DE3922456C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Halbleiterspeicherzelle nach dem Oberbegriff des Patentanspruches 1 und auf ein Verfahren zum Herstellen derselben.

Eine derartige Halbleiterspeicherzelle ist in der nachveröffentlichten DE 39 10 033 A1 beschrieben. Bei dieser Halbleiterspeichereinrichtung ist der Öffnungsabschnitt vollständig von der ersten Elektrodenschicht gefüllt.

Eine ähnliche Speicherzelle, bei der der Kondensator auch im Öffnungsabschnitt gebildet ist, die jedoch keinen leitenden Film im Sinne des Anspruches 1 aufweist, ist aus der US 41 51 607 bekannt.

Diese Speicherzellen sind vom Ein-Transistor- Ein-Kondensator-Typ, die einen MOS-(Metalloxidhalbleiter)- Transistor und ein Kondensatorelement, das damit verbunden ist, aufweisen. Die Speicherzellenstruktur dieses Types ist einfach und ermöglicht die Verbesserung des Grades der Inte­ gration des Speicherzellenfeldes, so daß diese Struktur weit verbreitet für DRAMs ist, die eine hohe Kapazität haben.

Fig. 5 ist eine Draufsicht, die ein Beispiel eines Speicher­ zellenfeldes eines DRAMs vom Typ des übereinandergeschichte­ ten Kondensators ist. Fig. 6A bis 6D sind Querschnittsan­ sichten entlang der Linie VIII-VIII von Fig. 5, die in der Reihenfolge die Schritte zur Herstellung einer derartigen Struktur zeigen. Solche Speicherzellen vom übereinanderge­ schichteten Typ des DRAMs werden gemäß der folgenden Her­ stellungsschritte hergestellt.

Zuerst wird, wie in Fig. 6A gezeigt ist, ein dicker Feldoxid­ film 2 auf einer Oberfläche eines Halbleitersubstrates 1 gebildet zum Umgeben eines Elemente bildenden Bereiches durch das LOCOS-(lokale Oxidation von Silizium)-Verfahren. Danach werden bemusterte Gateelektroden (Wortleitungen) 4a und 4b auf der Oberfläche des Halbleitersubstrates gebildet, wobei ein dünner Oxidfilm 3 dazwischen eingefügt wird. Diffundierte Störstellengebiete 5a und 5b werden in den Oberflächen des Halbleitersubstrates 1 auf beiden Seiten der Gateelektrode 4a gebildet, die auf der Oberfläche des Halbleitersubstrates 1 gebildet ist. Die Ränder der Gateelektroden 4a und 4b wer­ den mit einem isolierenden Film 6 bedeckt.

Als nächstes wird, wie in Fig. 6B gezeigt ist, eine leitende Polysiliziumschicht 7 auf die Oberfläche des isolierenden Filmes 6 geschichtet.

Weiter wird, wie in Fig. 6C gezeigt ist, die Polysilizium­ schicht 7 nach einem vorgeschriebenen Muster durch anisotro­ pes Ätzen, wie etwa reaktives Ionenätzen, bemustert. Aniso­ tropes Ätzen wird zum Beispiel durch gerichtete Ionen auf die Oberfläche der Polysiliziumschicht 7 durchgeführt. Die Reak­ tion zwischen Ionen und Schicht schreitet fort, und die Schicht wird um eine gewöhnliche Dicke in die einzige Rich­ tung in die Schicht geätzt. Die bemusterte Polysilizium­ schicht 7 stellt eine untere Elektrode 8 des Kondensators dar. Die Oberflächenfläche der unteren Elektrode 8, die aus Polysilizium gebildet ist, sollte so groß wie möglich sein, damit die Kapazität des Kondensators erhöht wird. Daher wird die Polysiliziumschicht 7, die in dem Schritt der Fig. 6B abgeschieden ist, dick gemacht. Die Ätzmethode, die zum Be­ mustern eingesetzt wird, ist anisotropes Ätzen, bei dem das Ätzen nicht in die horizontale Richtung zu der Hauptober­ fläche des Substrates ausgeführt wird. Aufgrund des aniso­ tropen Ätzens jedoch, bei dem eine gemeinsame Dicke der Poly­ siliziumschicht durchgeätzt wird, werden Abschnitte der Poly­ siliziumschicht 7 als Reste 9 in den Bereichen gelassen, wo die Oberfläche des Halbleitersubstrates 1 oder die Ober­ fläche des Feldoxidfilmes 2 die Seitenbereiche der Gateelek­ trode 4 schneidet. Die Bereiche, wo die Reste 9 gebildet werden, sind in der Draufsicht von Fig. 5 gezeigt.

Danach wird, wie in Fig. 6D gezeigt ist, ein Siliziumnitrid­ film 10, der eine dielektrische Schicht des Kondensators darstellt, abgeschieden, eine Polysiliziumschicht, die eine obere Elektrode 11 darstellt, wird darauf geschichtet, und der Kondensator wird durch Bemustern gebildet.

Bei dem oben beschriebenen Verfahren zum Herstellen von DRAMs vom übereinandergeschichteten Typ stellt der Rest 9 des lei­ tenden Polysiliziums, der in dem Schritt des Herstellens der unteren Elektrode 8 gebildet wird, wie in Fig. 6C gezeigt ist, ein Problem dar. Wie nämlich in Fig. 5 gezeigt ist, verursachen die gebildeten Reste 9 einen Kurzschluß zwischen den Elektroden der Kondensatoren der Speicherzellen, die in einem Abstand voneinander in der horizontalen Richtung angeordnet sind. Daher werden im Betrieb Kurzschlüsse durch die leitenden Reste 9 zwischen den Speicherzellen verursacht, was eine Fehlfunktion und ähnliches verursacht.

Im folgenden wird eine Lösung gemäß dem Stand der Technik des Problemes beschrieben, das durch die Reste des Ätzens verursacht ist. Eine Struktur ist in der japanischen Offen­ legungsschrift Nr. 36 853/1987 gezeigt, bei der die Kapazität des Kondensators im Vergleich mit dem oben beschriebenen DRAM vom geschichteten Typ weiter vergrößert ist. Fig. 7A und 7B sind Querschnittsansichten, die die Querschnittsstruk­ tur der Speicherzelle eines DRAMs zeigt, der in dieser Publi­ kation gezeigt ist und gemäß eines repräsentativen Herstel­ lungsverfahrens hergestellt ist. Bei diesem Beispiel wird ein isolierender Film 6, der eine Gateelektrode 4 eines Über­ tragungsgatetransistors 13 bedeckt, dick gemacht, und ein Kondensator 14 wird unter Benutzung eines Öffnungsbereiches 12 und dessen Oberfläche selektiv in dem isolierenden Film 6 gebildet. Die wichtigen Herstellungsschritte werden im folgenden beschrieben.

Zuerst wird, wie in Fig. 7A gezeigt ist, ein isolierender Film 6 dick auf einem Halbleitersubstrat 1 abgeschieden, auf dem ein Übertragungsgatetransistor 13 gebildet wird. Die Oberfläche des Filmes wird flach gemacht. Danach wird der isolierende Film 6 bemustert, und Öffnungsabschnitte 12 werden auf den Oberflächen von diffundierten Störstellen­ gebieten 5a und 5b gebildet, die auf der Oberfläche des Halb­ leitersubstrates 1 gebildet sind.

Danach wird, wie in Fig. 7B gezeigt ist, ein Kondensator 14 in dem Öffnungsbereich 12 des isolierenden Filmes 6 und auf der Oberfläche des isolierenden Filmes 6 gebildet. Der Kondensator 14 weist eine untere Elektrode 8, die in direktem Kontakt mit dem diffundierten Störstellengebiet 5a steht, eine obere Elektrode 11 und eine dielektrische Schicht 10, die zwischen der unteren Elektrode 8 und der oberen Elektrode 11 eingeschlossen ist, auf. Die untere Elektrode 8 endet auf einer flachen Oberfläche des isolierenden Filmes 6. Daher wird bei dem Schritt des Bemusterns der unteren Elektrode 8 kein Rest entstehen, da kein Abschnitt der Elektrode 8 beim Ätzen nachbleibt. Der Öffnungsbereich 12 ist nur in den Oberflächen der diffundierten Störstellenbereiche 5a und 5b gebildet. Der Öffnungsabschnitt 12 ist nicht zwischen benachbarten Störstellenbereichen gebildet, wobei der isolie­ rende Feldfilm 2 dazwischen angeordnet ist. Daher gibt es keine Reste des Ätzens, die über benachbarten Störstellen­ bereichen gebildet sind. Zusätzlich ist der Kondensator 14 von der Oberfläche des isolierenden Filmes 6 entlang der inneren Wand des Öffnungsabschnittes 12 gekrümmt. Folglich wird die Oberflächenfläche der kapazitiven Verbindung groß, wodurch die Kapazität vergrößert wird.

Das Verfahren zum Herstellen der Speicherzelle mit einer solchen Struktur weist jedoch einen Schritt auf, der das Bemustern zum Bilden des Öffnungsabschnittes 12 in dem iso­ lierenden Film 6 enthält, wie in Fig. 7A gezeigt ist. Bei diesem Schritt wird im allgemeinen die Photolithographie benutzt. Dieses Verfahren weist einen Schritt der Ausrichtung von einer Bemusterungsmaske zum Bilden des Öffnungsabschnit­ tes 12 auf. Da ein Spielraum im Hinblick auf den Fehler des Ausrichtens der Masken vorhanden sein sollte, wird die Breite der Diffusion des diffundierten Störstellenbereiches 5a natürlicherweise groß. Die Breite der Diffusion des diffun­ dierten Störstellenbereiches 5a ist ein Faktor, der die Ver­ kleinerung der Speicherzellenstruktur verhindert.

Wie oben beschrieben ist, werden bei der Speicherzellenstruk­ tur des DRAMs die folgenden Punkte gewünscht: die Gatestruk­ tur des Übertragungsgatetransistors, der einen Teil der Spei­ cherzelle darstellt, soll verkleinert werden, und die Fläche des Kondensators, der ebenfalls einen Teil der Speicherzelle darstellt, soll vergrößert werden, damit die Kapazität des Kondensators erhalten und möglichst weiter vergrößert werden kann, die normalerweise, wenn die Transi­ storstruktur verkleinert wird, ebenfalls abnimmt. Das normale Verfahren weist die Nachteile auf, daß es Kurzschlüsse zwi­ schen den Kondensatoren geben kann, die durch das Herstellungsver­ fahren verursacht werden, und daß der diffun­ dierte Störstellenbereich des Transistors relativ groß werden kann, was durch die Erhöhung der Kapazität des Kondensators verursacht wird.

Es ist daher Aufgabe der Erfindung, den Grad der Integration durch Miniaturisierung der Strukturen von Halbleiterspei­ chereinrichtungen zu erhöhen, insbesondere soll die Konden­ satorkapazität eines DRAMs mit einem übereinandergeschich­ teten Kondensator vergrößert werden und die Struktur der Speicherzelle verkleinert werden.

Die erfindungsgemäße Halbleiterspeichereinrichtung ist durch die Merkmale des Anspruches 1 gekennzeichnet.

Die Fläche des Kondensators ist so vergrößert, daß die Kapazität durch die oben beschriebene Struktur vergrößert ist.

Der in dem isolierenden Film gebildete Öffnungsabschnitt ist mit einem der diffundierten Störstellengebiete des Schaltelementes durch eine leitende Schicht verbunden. Die leitende Schicht ist breiter als der diffundierte Störstellenbereich. Die elektrische Verbindung zwischen dem Kondensator, der auch in dem Öffnungsabschnitt des isolierenden Filmes gebildet ist, und dem Transistor wird durch die leitende Schicht realisiert. Folglich kann der Störstellenbereich des Transistors mit einer minimalen Breite der Diffusion gebildet werden, welche den Kontakt des Störstellengebietes mit der leitenden Schicht ermöglicht. Weiterhin kann der Kondensator in dem Öffnungsabschnitt so gebildet sein, daß er in vollem Kontakt mit der leitenden Schicht in dem weiten Bereich der leitenden Schicht steht, der weiter ist als der Störstellenbereich. Daher kann die Breite der Diffusion in den Störstellenbereich verringert werden, da es nicht nötig ist, einen Spielraum für den Fehler der Ausrichtung der Masken zum Bilden des Öffnungsabschnittes vorzusehen. Zusätzlich kann die Breite der Öffnung in dem isolierenden Film frei innerhalb der Breite der leitenden Schicht gewählt werden. Folglich kann die Fläche des in dem Öffnungsabschnitt gebildeten Kondensators vergrößert werden.

Bevorzugte Ausgestaltungen der erfindungsgemäßen Halbleiterspeicherzelle sind in den zugehörigen Unteransprüchen ausgeführt.

Die Aufgabe wird auch durch ein Verfahren mit den Merkmalen des Patentanspruches 6 gelöst.

Eine bevorzugte Ausgestaltung des Verfahrens ist in dem zugehörigen Unteranspruch ausgeführt.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 eine Querschnittsansicht einer Speicherzelle eines DRAMs gemäß einer ersten Ausführungsform der Halbleiterspeichereinrichtung;

Fig. 2A, 2B, 2C und 2D Querschnittsansichten der Schritte des Verfahrens zum Herstellen der Speicherzelle der ersten Ausführungsform;

Fig. 3 eine Querschnittsansicht einer Speicherzelle eines DRAMs gemäß einer zweiten Ausführungsform;

Fig. 4 eine Querschnittsansicht einer Speicherzelle eines DRAMs gemäß einer dritten Ausführungsform;

Fig. 5 eine Draufsicht auf einen Abschnitt eines Speicherzellenfeldes;

Fig. 6A, 6B, 6C und 6D Querschnittsansichten der Schritte des Verfahrens zum Herstellen der Speicherzelle des DRAMs; und

Fig. 7A und 7B Querschnittsansichten der wesentlichen Schritte des Herstellungsverfahrens einer Speicherzelle eines anderen DRAMs.

Wie in Fig. 1 gezeigt ist, weist die Speicherzelle einen Übertragungsgatetransistor (Schaltelement) 13 und einen Kon­ densator (passives, ein Signal speicherndes Element) 14 auf. Die Speicherzelle ist von einem dicken Feldoxidfilm 2 umge­ ben, der auf einer Oberfläche eines Halbleitersubstrates 1 gebildet ist, so daß die Speicherzelle getrennt und iso­ liert von benachbarten Speicherzellen ist. Der Übertragungs­ gatetransistor 13 weist diffundierte Störstellenbereiche 5a und 5b, die auf der Oberfläche des Halbleitersubstrates 1 gebildet sind, und eine Gateelektrode 4a, die zwischen den diffundierten Störstellenbereichen 5a und 5b gebildet ist, auf, wobei ein dünner Gateoxidfilm 3 zwischen Substrat und Gateelektrode angeordnet ist. Der Kondensator 14 weist eine untere Elektrode 8 und eine obere Elektrode 11, die aus lei­ tenden Materialien, wie Polysilizium, gebildet sind, und eine dielektrische Schicht 10, die aus einem dielektrischen Material, wie einem Nitridfilm oder einem Oxidfilm, gebildet ist und zwischen den Elektroden eingeschlossen ist, auf. Der Kondensator 14 ist so gebildet, daß er sich über einen isolierenden Film 16, der dick auf der Oberfläche des Halb­ leitersubstrates 1 gebildet ist, erstreckt, wobei der isolie­ rende Film 16 eine flache Oberfläche aufweist und sich ge­ krümmt entlang eines Öffnungsabschnittes 12 erstreckt, der in dem isolierenden Film 16 gebildet ist. Die untere Elek­ trode 8 des Kondensators 14 ist mit einem Störstellenbereich 5a des Übertragungsgatetransistors 13 über einen leitenden, aus Polysilizium oder ähnlichem gebildeten Film 15 verbunden. Der Film 15 ist so gebildet, daß er sich über die Gateelek­ trode 4a des Übertragungsgatetransistors 13 und über die Gateelektrode 4b erstreckt, die auf einer Oberfläche des Feldoxidfilmes 2 gebildet ist.

Bei einer solchen Speicherzellenstruktur ist die Breite der Diffusion von einem diffundierten Störstellenbereich 5a des Übertragungsgatetransistors 13 nur durch die Begrenzung in der Kontaktfläche zwischen dem diffundierten Störstellen­ bereich und dem leitenden Film 15 begrenzt. Folglich ist es nicht notwendig, einen Spielraum im Hinblick auf die Feh­ ler in der Ausrichtung von Masken bei dem photolithographi­ schen Schritt zum Bilden des Öffnungsabschnittes 12 in dem isolierenden Film 16 in den folgenden Schritten vorzusehen. Als Resultat kann die Breite der Diffusion des diffundierten Störstellengebietes 5a verringert werden. Zusätzlich ist der Öffnungsabschnitt 12 des isolierenden Filmes 16 zum Ver­ binden mit dem leitenden Film 15 in dem Bereich gebildet, in dem der leitende Film 15 gebildet ist. Daher gibt es einen ausreichenden Spielraum zum Anordnen des Öffnungsabschnittes 12 des isolierenden Filmes 16 im Hinblick auf den leitenden Film 15, der sich breit erstreckend über die Gateelektrode 4a des Übertragungsgatetransistors 13 gebildet ist. Zusätzlich braucht die Breite des Öffnungsabschnittes 12 in dem isolierenden Film 16 nicht durch die Breite der Diffusion des Störstellenbereiches 5a begrenzt zu sein. Daher kann die Breite des Öffnungsabschnittes 12 vergrößert werden, wodurch die Verbindungsfläche des in dem Öffnungsabschnitt 12 gebildeten Kondensators 14 vergrößert werden kann, so daß seine Kapazität vergrößert wird.

Im folgenden wird das Verfahren zum Herstellen der Speicher­ zelle dieser Ausführungsform unter Bezugnahme auf die Fig. 2A bis 2D beschrieben.

Zuerst wird, wie in Fig. 2A gezeigt ist, ein dicker Feldoxid­ film 2 auf einer Oberfläche des Halbleitersubstrates 1 durch das LOCOS-Verfahren gebildet. Die Oberfläche des Halbleiter­ substrates 1 wird thermisch zum Bilden eines dünnen Oxid­ filmes 3 oxidiert. Eine Polysiliziumschicht und ein isolie­ render Film 6 werden durch das CVD-Verfahren oder ähnliches abgeschieden. Vorgeschriebene Muster werden durch Photolitho­ graphie und Ätzen gebildet. So werden Gateelektroden 4a und 4b eines Übertragungsgatetransistors 13 gebildet. Ionen von Störstellen werden in die Oberfläche des Halbleitersubstrates unter Benutzung der Gateelektrode 4a als eine Maske implan­ tiert. Dadurch werden die Störstellenbereiche 5a und 5b ge­ bildet. Darauffolgend wird ein isolierender Film 6 weiter auf der Oberfläche des Halbleitersubstrates 1 abgeschieden, und der isolierende Film 6 wird seletiv durch anisotropes Ätzen zum Bilden der Seitenwände des isolierenden Filmes 6 auf den Seiten der Gateelektroden 4a und 4b entfernt.

Darauffolgend wird, wie in Fig. 2B gezeigt ist, ein leitender Film 15 aus Polysilizium oder ähnlichem dünn auf der Ober­ fläche des Halbleitersubstrates 1 abgeschieden. Die Poly­ siliziumschicht wird so bemustert, daß sie auf einem Bereich angeordnet ist, der sich von einem oberen Abschnitt der Gate­ elektrode 4a des Übertragungsgatetransistors 13 zu einem oberen Abschnitt der Gateelektrode 4b, die auf dem Feldoxid­ film 2 gebildet ist, erstreckt. Der leitende Film 15 weist einen Abschnitt auf, der auf einem oberen Abschnitt des dif­ fundierten Störstellenbereiches 5a abgeschieden ist, welcher Abschnitt als ein Kontaktbereich dient.

Als nächstes wird, wie in Fig. 2C gezeigt ist, ein dicker isolierender Film 16, wie ein Siliziumoxidfilm, auf der Ober­ fläche des leitenden Filmes 15 und ähnlichem durch das CVD- Verfahren abgeschieden. Der Siliziumoxidfilm wird so abge­ schieden, daß die Oberfläche des dicken isolierenden Filmes 16 flach wird. Dieser Schritt kann auch durch das folgende Verfahren durchgeführt werden. Es kann ein BPSG-(Borphosphor­ silikatglas)-Film auf der Oberfläche des leitenden Filmes 15 und ähnlichem durch das CVD-Verfahren gebildet werden, und danach wird der BPSG-Film wiederum durch thermisches Behandeln verflüssigt, um seine Oberfläche flach zu machen. Als ein weiteres Verfahren kann der isolierende Film 16 durch ein "RF-Bias-ECR-Plasma-CBD-Verfahren" hergestellt werden. Hierzu wird Bezug genommen auf "Planarization of Insulating Interlayer by Bias ECR Plasma CVD" von T. Akahori u.a., SEMI Technology Symposium, 28. November 1988.

Danach wird ein Öffnungsabschnitt 12, der tief genug ist, um den leitenden Film 15 zu erreichen, durch Photolitho­ graphie und Ätzen in dem isolierenden Film 16 gebildet. Die Fläche des Öffnungsabschnittes 12 ist so gewählt, daß er in dem Bereich enthalten ist, in dem der leitende Film 15 gebildet ist. Die zum Bilden des Öffnungsabschnittes 12 be­ nutzte Maske ist mit dem Bereich des leitenden Filmes 15 ausgerichtet. Daher ist ein Fehler im Ausrichten der Maske unabhängig von der Breite der Diffusion des diffundierten Störstellenbereiches 5a, und daher hat er keine Beziehung zu der Breite des diffundierten Störstellenbereiches 5a.

Danach wird, wie in Fig. 2D gezeigt ist, Polysilizium auf der Oberfläche des isolierenden Filmes 16 und auf der inneren Oberfläche des Öffnungsabschnittes 12 durch das CVD-Verfahren oder ähnliches abgeschieden. Diese Polysiliziumschicht wird so bemustert, daß der äußere Endabschnitt der Polysilizium­ schicht auf der flachen Oberfläche des isolierenden Filmes 16 angeordnet ist. Die Polysiliziumschicht stellt die untere Elektrode des Kondensators 14 dar. Die untere Elektrode 8 ist mit dem leitenden Film 15 an dem Boden des Öffnungsab­ schnittes 12 des isolierenden Filmes 16 verbunden. Diese Struktur bewirkt einen Kontakt zwischen dem diffundierten Störstellenbereich 5a des Übertragungsgatetransistors 13 und der unteren Elektrode 8 des Kondensators 14 durch den leitenden Film 15. Eine aus einem Siliziumnitridfilm oder einem Siliziumoxidfilm gebildete dielektrische Schicht 10 wird auf der Oberfläche der unteren Elektrode 8 usw. gebil­ det, und eine Polysiliziumschicht wird darauf abgeschieden. Diese werden durch Ätzen zum Bilden der dielektrischen Schicht 10 und der oberen Elektrode 11 des Kondensators 14 bemustert. Der Übertragungsgatetransistor 13 und der Konden­ sator 14, die eine Speicherzelle eines DRAMs darstellen, werden durch die oben beschriebenen Schritte gebildet.

Bei der in Fig. 3 gezeigten zweiten Ausführungsform ist der Öffnungsbereich des in dem isolierenden Film 16 gebildeten Öffnungsabschnittes 12 breiter gemacht als der Diffusions­ bereich des diffundierten Störstellenbereiches 5a des Über­ tragungsgatetransistors 13. Durch Zwischenschieben eines breiten leitenden Filmes 15 kann der Öffnungsbereich des Öffnungsabschnittes 12 vergrößert werden, wodurch der kapa­ zitive Verbindungsbereich des Kondensators 14 weit in die vertikale Richtung und in die horizontale des Öffnungsab­ schnittes 12 in dem isolierenden Film 16 erstreckt werden. Dieses macht es weiterhin möglich, die Kapazität des Konden­ sators 14 zu erhöhen.

Bei der in Fig. 4 gezeigten dritten Ausführungsform ist die Erfindung auf eine Speicherzelle angewandt, die eine soge­ nannte Feldabschirmisolierstruktur aufweist, bei der eine Transistorstruktur benutzt wird, um die Elemente in der Spei­ cherzelle voneinander zu trennen. Bei der Feldabschirmiso­ lierstruktur ist eine Transistorstruktur zwischen benachbar­ ten Speicherzellen gebildet, eine Spannung, die den norma­ lerweise ausgeschalteten Zustand des Transistors ermöglicht, ist an eine Elektrode der Transistorstruktur so angelegt, daß die Speicherzellen voneinander getrennt und isoliert sind. Ein Störstellenbereich 5a von einem Übertragungsgate­ transistor 13 und ein anderer Störstellenbereich (nicht ge­ zeigt) des anderen Transistors stellen die Source- und Drain­ gebiete dar, wobei eine isolierende Elektrode 20 dazwischen eingeschlossen ist und eine Gateelektrode darstellt. Durch Anlegen eines negativen oder Nullpotentiales an die isolie­ rende Elektrode 20 kann die Bildung eines Kanales auf der Oberfläche des Halbleitersubstrates unterhalb der isolieren­ den Elektrode 20 verhindert werden. Weitere Einzelheiten einer Feldabschirmisolierstruktur sind zum Beispiel in der US 41 51 607 beschrie­ ben. Im Vergleich mit der isolierenden LOCOS-Struktur kann bei dieser Struktur das Problem des sogenannten "Vogelschna­ bels", bei dem der isolierende Bereich vergrößert ist, ver­ hindert werden. Diese Ausführungsform, bei der der Elemente trennende Bereich weiter verkleinert ist, verkleinert weiter­ hin die Speicherzellenstruktur.

Obwohl die untere Elektrode 8 und die obere Elektrode 11, die den Kondensator 14 darstellen, aus Polysilizium in der oben beschriebenen Ausführungsform gebildet sind, können sie auch aus Metallen, wie Aluminium, einem Metall mit einem hohen Schmelzpunkt usw., gebildet werden.

Die Form des Kondensators 14 ist nicht auf die in den Fig. 1 und 4 gezeigte begrenzt, und sie kann weiterhin auf die Oberfläche des isolierenden Filmes 16 erstreckt werden, oder sie kann eine Stufe aufweisen.

Obwohl Polysilizium als leitender Film 15 in den oben be­ schriebenen Ausführungsformen benutzt ist, ist er nicht auf dieses beschränkt, jedes leitende Material kann verwandt werden.

Wie oben beschrieben ist, kann die Kapa­ zität des Kondensators durch Bilden des Kondensators auf der Oberfläche eines isolierenden Filmes und in einem in dem isolierenden Film gebildeten Abschnitt erhöht werden.

Eine leitende Schicht ist zwischen der unteren Elektrode des Kondensators und dem Störstellenbereich des Übertragungs­ gatetransistors so angeordnet, daß die Begrenzung der räum­ lichen Beziehung zum Verbinden zwischen der Elektrode und dem Bereich erleichtert wird. Daher kann die Breite der Dif­ fusion des Störstellenbereiches des Übertragungsgatetransi­ stors verringert werden, da der Spielraum für die Verbindung weggelassen werden kann. Da das Bemustern des Kondensators auf einer flachen Oberfläche des isolierenden Filmes durch­ geführt wird, können Defekte, die beim Bemustern erzeugt werden, ausgeschlossen werden. Somit kann eine Halbleiter­ speichereinrichtung geschaffen werden, die hohe Zuverlässig­ keit bei dem Herstellungsverfahren aufweist und bei der die Struktur verringert werden kann, ohne daß die Kondensator­ kapazität verringert wird.

Claims (7)

1. Halbleiterspeicherzelle mit einem Transistor (13) und einem Kondensator (14);
bei der der Transistor (13) und der Kondensator (14) von einem Elemente trennenden Bereich (2) umgeben sind;
bei der der Transistor (13) einen ersten und einen zweiten in einem Abstand voneinander in einem Halbleitersubstrat (1) angeordneten Störstellenbereich (5a, 5b) und eine auf der Oberfläche des Halbleitersubstrates (1) zwischen den beiden Störstellenbereichen (5a, 5b) gebildete und von Isolationsmaterial (3, 6) eingeschlossene erste leitende Schicht (4a) aufweist;
bei der ein leitender Film (15) auf dem ersten Störstellenbereich (5a) gebildet ist, der sich bis zu einem oberen Abschnitt der ersten leitenden Schicht (4a) und bis zu einem oberen Abschnitt des Elemente trennenden Bereiches (2) erstreckt;
bei der ein isolierender Film (16) mit einer flachen Oberfläche und einem sich in den isolierenden Film (16) bis zu dem leitenden Film (15) erstreckenden Öffnungsabschnitt (12) auf dem Halbleitersubstrat (1) gebildet ist; und
bei der der Kondensator (14) auf einer Oberfläche des isolierenden Filmen (16) gebildet ist und eine mit dem leitenden Film (15) verbundene erste Elektrodenschicht (8), einen in Kontakt mit der ersten Elektrodenschicht (8) gebildeten dielektrischen Film (10) und eine in Kontakt mit dem dielektrischen Film (10) gebildete zweite Elektrodenschicht (11) aufweist; dadurch gekennzeichnet, daß der Kondensator (14) auch in dem Öffnungsabschnitt (12) gebildet ist.

2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß der leitende Film (15) sich so erstreckt, daß er über einem oberen Abschnitt einer weiteren leitenden Schicht (4b) liegt, die auf dem Element trennenden Bereich (2) gebildet ist, wobei eine isolierende Schicht (6) dazwischen angeordnet ist.

3. Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Öffnungsabschnitt (12) des isolierenden Filmes (16) breiter als der erste Störstellenbereich (5a) gebildet ist.

4. Speicherzelle nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Elemente trennende Bereich (2) eine Elemente trennende Elektrodenschicht aufweist, die auf dem Halbleitersubstrat (1) gebildet ist, wobei ein isolierender Film dazwischen angeordnet ist.

5. Speicherzelle nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der leitende Film (15) aus polykristallinem Silizium gebildet ist.

6. Verfahren zum Herstellen einer Speicherzelle nach einem der Ansprüche 1 bis 5, mit den Schritten:
Bilden des leitenden Filmes (15) auf der Oberfläche des Halbleitersubstrates (1), auf der der Transistor (14) gebildet ist;
Bemustern des leitenden Filmes (15);
Bilden des planaren isolierenden Filmes (16) auf der gesamten Oberfläche des Halbleitersubstrates (1);
Ätzen des isolierenden Filmes (16) zum Vorsehen des Öffnungsabschnittes (12), der tief genug ist, um den leitenden Film (15) zu erreichen;
Bilden der ersten Elektrodenschicht (8) auf der planaren Oberfläche des isolierenden Filmes (16), auf einer inneren Oberfläche des Öffnungsabschnittes (12) und einer Oberfläche des leitenden Filmes (15), der in dem Öffnungsabschnitt (12) offenliegt;
Bilden des dielektrischen Filmes (10) auf der Oberfläche der ersten Elektrodenschicht (8); und
Bilden der zweiten Elektrodenschicht (11) auf der Oberfläche des dielektrischen Filmes (10).

7. Verfahren nach Anspruch 6,
dadurch gekennzeichnet, daß das Bilden des isolierenden Filmes (16) das Bilden eines isolierenden Filmes (16) auf der gesamten Oberfläche des Halbleitersubstrates (1) und thermisches Behandeln des isolierenden Filmes (16) mit dem Ziel, eine flache Oberfläche des isolierenden Filmes (16) zu erhalten, umfaßt.