JP3079637B2 - 半導体メモリの製造方法 - Google Patents
半導体メモリの製造方法Info
- Publication number
- JP3079637B2 JP3079637B2 JP03126889A JP12688991A JP3079637B2 JP 3079637 B2 JP3079637 B2 JP 3079637B2 JP 03126889 A JP03126889 A JP 03126889A JP 12688991 A JP12688991 A JP 12688991A JP 3079637 B2 JP3079637 B2 JP 3079637B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- peripheral circuit
- memory cell
- semiconductor memory
- circuit portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000000034 method Methods 0.000 title description 7
- 230000002093 peripheral effect Effects 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 239000005380 borophosphosilicate glass Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＤＲＡＭと称されてい
る半導体メモリの製造方法に関するものである。
る半導体メモリの製造方法に関するものである。
【０００２】
【従来の技術】ＤＲＡＭでは、トランジスタの他にキャ
パシタを用いてメモリセルが構成されているので、ビッ
ト線の下地の段差が大きい。このため、この段差を緩和
するために、ＢＰＳＧ膜等の低融点絶縁膜をフローさせ
て平坦化を行っている。
パシタを用いてメモリセルが構成されているので、ビッ
ト線の下地の段差が大きい。このため、この段差を緩和
するために、ＢＰＳＧ膜等の低融点絶縁膜をフローさせ
て平坦化を行っている。
【０００３】ところが、ＤＲＡＭでも周辺回路部では、
メモリセル部よりも元々段差が小さい。このため、平坦
化のためのＢＰＳＧ膜を周辺回路部にも残しておくと、
Ａｌ配線のコンタクト孔等の段差が却って大きくなり、
Ａｌ配線の段差被覆性等が低下する。
メモリセル部よりも元々段差が小さい。このため、平坦
化のためのＢＰＳＧ膜を周辺回路部にも残しておくと、
Ａｌ配線のコンタクト孔等の段差が却って大きくなり、
Ａｌ配線の段差被覆性等が低下する。
【０００４】そこで、ＢＰＳＧ膜の下層に減圧ＣＶＤ法
によってＳｉＮ膜を形成しておき、このＳｉＮ膜をスト
ッパにして、周辺回路部のＢＰＳＧ膜のみをウェットエ
ッチングによって除去することが考えられている。
によってＳｉＮ膜を形成しておき、このＳｉＮ膜をスト
ッパにして、周辺回路部のＢＰＳＧ膜のみをウェットエ
ッチングによって除去することが考えられている。
【０００５】
【発明が解決しようとする課題】ところが、減圧ＣＶＤ
法によって形成したＳｉＮ膜は膜質が緻密で水素の透過
を素子する能力を有しており、しかもこのＳｉＮ膜は周
辺回路部のみならずメモリセル部の全面をも覆ってい
る。
法によって形成したＳｉＮ膜は膜質が緻密で水素の透過
を素子する能力を有しており、しかもこのＳｉＮ膜は周
辺回路部のみならずメモリセル部の全面をも覆ってい
る。
【０００６】一方、Ｓｉ−ＳｉＯ2 界面領域における界
面凖位等の発生・再結合中心を補償するためにＨ2 シン
タが一般に行われているが、このＨ2 シンタは通常はＡ
ｌ膜の蒸着前つまり上記ＳｉＮ膜にコンタクト孔を開孔
する前に行われる。
面凖位等の発生・再結合中心を補償するためにＨ2 シン
タが一般に行われているが、このＨ2 シンタは通常はＡ
ｌ膜の蒸着前つまり上記ＳｉＮ膜にコンタクト孔を開孔
する前に行われる。
【０００７】このため、Ｈ2 シンタが十分には行われ
ず、発生・再結合中心に起因するリーク電流が発生す
る。従って、従来の方法で製造したＤＲＡＭでは、アク
セス用のトランジスタにリーク電流が流れ、必ずしも十
分なデータ保持特性を得ることができなかった。
ず、発生・再結合中心に起因するリーク電流が発生す
る。従って、従来の方法で製造したＤＲＡＭでは、アク
セス用のトランジスタにリーク電流が流れ、必ずしも十
分なデータ保持特性を得ることができなかった。
【０００８】
【課題を解決するための手段】本発明による半導体メモ
リの製造方法は、キャパシタ３３のプレート電極とする
ための導電膜２５を形成し、前記導電膜２５をメモリセ
ル部１３においてのみ前記プレート電極のパターンに加
工し、低融点絶縁膜２７で前記導電膜２５上を平坦化
し、周辺回路部１７における前記低融点絶縁膜２７と前
記導電膜２５とを除去する。
リの製造方法は、キャパシタ３３のプレート電極とする
ための導電膜２５を形成し、前記導電膜２５をメモリセ
ル部１３においてのみ前記プレート電極のパターンに加
工し、低融点絶縁膜２７で前記導電膜２５上を平坦化
し、周辺回路部１７における前記低融点絶縁膜２７と前
記導電膜２５とを除去する。
【０００９】
【作用】本発明による半導体メモリの製造方法では、平
坦化のための低融点絶縁膜２７を周辺回路部１７におい
てのみ除去することによって、メモリセル部１３を平坦
化し且つ周辺回路部１７の段差を緩和している。
坦化のための低融点絶縁膜２７を周辺回路部１７におい
てのみ除去することによって、メモリセル部１３を平坦
化し且つ周辺回路部１７の段差を緩和している。
【００１０】そして、周辺回路部１７における低融点絶
縁膜２７を除去する時点ではその下層に導電膜２５を残
しているので、低融点絶縁膜２７の除去に際して導電膜
２５をストッパにすることができる。このため、減圧Ｃ
ＶＤ法によって形成するシリコン窒化膜等をストッパと
して使用する必要がなく、発生・再結合中心を補償する
ための水素化処理を十分に行うことができる。
縁膜２７を除去する時点ではその下層に導電膜２５を残
しているので、低融点絶縁膜２７の除去に際して導電膜
２５をストッパにすることができる。このため、減圧Ｃ
ＶＤ法によって形成するシリコン窒化膜等をストッパと
して使用する必要がなく、発生・再結合中心を補償する
ための水素化処理を十分に行うことができる。
【００１１】しかも、周辺回路部１７に残しておいた導
電膜２５も低融点絶縁膜２７の除去と同時に除去してい
るので、周辺回路部１７における導電膜２５を除去する
ために追加的なリソグラフィ工程を実行する必要がな
い。
電膜２５も低融点絶縁膜２７の除去と同時に除去してい
るので、周辺回路部１７における導電膜２５を除去する
ために追加的なリソグラフィ工程を実行する必要がな
い。
【００１２】
【実施例】以下、積み上げキャパシタ型ＤＲＡＭの製造
に適用した本発明の一実施例を、図１を参照しながら説
明する。
に適用した本発明の一実施例を、図１を参照しながら説
明する。
【００１３】本実施例では、図１（ａ）に示す様に、Ｓ
ｉ基板１１の素子分離領域にＬＯＣＯＳ法によってＳｉ
Ｏ2 膜１２をまず形成する。そして、メモリセル部１３
にアクセス用のトランジスタ１４のゲート電極つまりワ
ード線をポリサイド膜１５によって形成し、更に拡散層
１６ａ、１６ｂを形成する。この時、周辺回路部１７に
も同時にトランジスタ（図示せず）を形成する。
ｉ基板１１の素子分離領域にＬＯＣＯＳ法によってＳｉ
Ｏ2 膜１２をまず形成する。そして、メモリセル部１３
にアクセス用のトランジスタ１４のゲート電極つまりワ
ード線をポリサイド膜１５によって形成し、更に拡散層
１６ａ、１６ｂを形成する。この時、周辺回路部１７に
も同時にトランジスタ（図示せず）を形成する。
【００１４】その後、ポリサイド膜１５等を層間絶縁膜
２１で覆い、拡散層１６ａに達するコンタクト孔２２を
層間絶縁膜２１に開孔する。そして、多結晶Ｓｉ膜２３
を堆積させ、この多結晶Ｓｉ膜２３に不純物をドープ
し、更にパターニングを行って、拡散層１６ａにコンタ
クトする記憶ノードを形成する。
２１で覆い、拡散層１６ａに達するコンタクト孔２２を
層間絶縁膜２１に開孔する。そして、多結晶Ｓｉ膜２３
を堆積させ、この多結晶Ｓｉ膜２３に不純物をドープ
し、更にパターニングを行って、拡散層１６ａにコンタ
クトする記憶ノードを形成する。
【００１５】その後、多結晶Ｓｉ膜２３上に誘電体膜２
４を形成してキャパシタ絶縁膜とする。そして、プレー
ト電極を形成するための多結晶Ｓｉ膜２５をＣＶＤ法で
堆積させ、この多結晶Ｓｉ膜２５に不純物をドープす
る。
４を形成してキャパシタ絶縁膜とする。そして、プレー
ト電極を形成するための多結晶Ｓｉ膜２５をＣＶＤ法で
堆積させ、この多結晶Ｓｉ膜２５に不純物をドープす
る。
【００１６】その後、レジスト２６の塗布及びパターニ
ングを行う。レジスト２６のパターニングは、従来の方
法では、メモリセル部１３のレジスト２６をプレート電
極のパターンに加工すると共に周辺回路部１７のレジス
ト２６を除去する様に行っていた。しかし、本実施例で
は、周辺回路部１７ではその全面にレジスト２６を残
す。
ングを行う。レジスト２６のパターニングは、従来の方
法では、メモリセル部１３のレジスト２６をプレート電
極のパターンに加工すると共に周辺回路部１７のレジス
ト２６を除去する様に行っていた。しかし、本実施例で
は、周辺回路部１７ではその全面にレジスト２６を残
す。
【００１７】次に、図１（ｂ）に示す様に、レジスト２
６をマスクにして、多結晶Ｓｉ膜２５をエッチングす
る。従って、メモリセル部１３では多結晶Ｓｉ膜２５に
よってプレート電極が形成されるが、周辺回路部１７で
はその全面に多結晶Ｓｉ膜２５が残される。レジスト２
６は、このエッチング後に、灰化によって除去する。
６をマスクにして、多結晶Ｓｉ膜２５をエッチングす
る。従って、メモリセル部１３では多結晶Ｓｉ膜２５に
よってプレート電極が形成されるが、周辺回路部１７で
はその全面に多結晶Ｓｉ膜２５が残される。レジスト２
６は、このエッチング後に、灰化によって除去する。
【００１８】その後、メモリセル部１３を平坦化するた
めのＢＰＳＧ膜２７を、ＣＶＤ法で堆積させ且つフロー
させる。そして更に、ＳｉＯ2 膜３１をＣＶＤ法で堆積
させる。但し、ＳｉＯ2 膜３１の代りにＰＳＧ膜を用い
てもよい。
めのＢＰＳＧ膜２７を、ＣＶＤ法で堆積させ且つフロー
させる。そして更に、ＳｉＯ2 膜３１をＣＶＤ法で堆積
させる。但し、ＳｉＯ2 膜３１の代りにＰＳＧ膜を用い
てもよい。
【００１９】その後、レジスト３２を塗布し、メモリセ
ル部１３のみを覆う様にレジスト３２をパターニングす
る。そして、このレジスト３２をマスクにし且つ多結晶
Ｓｉ膜２５をストッパにして、周辺回路部１７のＳｉＯ
2 膜３１とＢＰＳＧ膜２７とをウェットエッチングす
る。
ル部１３のみを覆う様にレジスト３２をパターニングす
る。そして、このレジスト３２をマスクにし且つ多結晶
Ｓｉ膜２５をストッパにして、周辺回路部１７のＳｉＯ
2 膜３１とＢＰＳＧ膜２７とをウェットエッチングす
る。
【００２０】次に、図１（ｃ）に示す様に、レジスト３
２をマスクにして、周辺回路部１７の多結晶Ｓｉ膜２５
をエッチングする。但し、レジスト３２を灰化によって
除去した後に、ＳｉＯ2 膜３１及びＢＰＳＧ膜２７をマ
スクにして、多結晶Ｓｉ膜２５をエッチングしてもよ
い。ここまでの工程で、キャパシタ３３が完成する。
２をマスクにして、周辺回路部１７の多結晶Ｓｉ膜２５
をエッチングする。但し、レジスト３２を灰化によって
除去した後に、ＳｉＯ2 膜３１及びＢＰＳＧ膜２７をマ
スクにして、多結晶Ｓｉ膜２５をエッチングしてもよ
い。ここまでの工程で、キャパシタ３３が完成する。
【００２１】その後、層間絶縁膜３４をＣＶＤ法で堆積
させ、拡散層１６ｂに達するコンタクト孔３５を層間絶
縁膜３４等に開孔する。そして、ポリサイド膜３６の堆
積及びパターニングによって、拡散層１６ｂにコンタク
トするビット線を形成する。
させ、拡散層１６ｂに達するコンタクト孔３５を層間絶
縁膜３４等に開孔する。そして、ポリサイド膜３６の堆
積及びパターニングによって、拡散層１６ｂにコンタク
トするビット線を形成する。
【００２２】次に、図１（ｄ）に示す様に、ＢＰＳＧ膜
３７をＣＶＤ法で堆積させ且つフローさせる。そして、
Ａｌ配線用のコンタクト孔（図示せず）を開孔した後、
スパッタによってＡｌ膜３８を形成し且つパターニング
して、積み上げキャパシタ型ＤＲＡＭを完成させる。
３７をＣＶＤ法で堆積させ且つフローさせる。そして、
Ａｌ配線用のコンタクト孔（図示せず）を開孔した後、
スパッタによってＡｌ膜３８を形成し且つパターニング
して、積み上げキャパシタ型ＤＲＡＭを完成させる。
【００２３】以上の様な本実施例は、周辺回路部１７の
ＢＰＳＧ膜２７をウェットエッチングする際のストッパ
として多結晶Ｓｉ膜２５を利用しており、減圧ＣＶＤ法
によって形成するＳｉＮ膜を使用していない。従って、
発生・再結合中心を補償するためのＨ2 シンタを十分に
行うことができる。
ＢＰＳＧ膜２７をウェットエッチングする際のストッパ
として多結晶Ｓｉ膜２５を利用しており、減圧ＣＶＤ法
によって形成するＳｉＮ膜を使用していない。従って、
発生・再結合中心を補償するためのＨ2 シンタを十分に
行うことができる。
【００２４】
【発明の効果】本発明による半導体メモリの製造方法で
は、周辺回路部における段差を緩和させるに際して追加
的なリソグラフィ工程を実行することなく、発生・再結
合中心を補償するための水素化処理を十分に行うことが
できる。従って、メモリセル部を平坦化し且つ周辺回路
部の段差を緩和しつつ、工程を増加させることなくデー
タ保持特性を向上させることができる。
は、周辺回路部における段差を緩和させるに際して追加
的なリソグラフィ工程を実行することなく、発生・再結
合中心を補償するための水素化処理を十分に行うことが
できる。従って、メモリセル部を平坦化し且つ周辺回路
部の段差を緩和しつつ、工程を増加させることなくデー
タ保持特性を向上させることができる。
【図１】本発明の一実施例を順次に示す側断面図であ
る。
る。
１３ メモリセル部 １７ 周辺回路部 ２５ 多結晶Ｓｉ膜 ２７ ＢＰＳＧ膜 ３３ キャパシタ
Claims (1)
- 【請求項１】メモリセル部と周辺回路部とを有しており
トランジスタとキャパシタとでメモリセルが構成されて
いる半導体メモリの製造方法において、前記キャパシタ
のプレート電極とするための導電膜を形成し、前記導電
膜を前記メモリセル部においてのみ前記プレート電極の
パターンに加工し、低融点絶縁膜で前記導電膜上を平坦
化し、前記周辺回路部における前記低融点絶縁膜と前記
導電膜とを除去する半導体メモリの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03126889A JP3079637B2 (ja) | 1991-04-30 | 1991-04-30 | 半導体メモリの製造方法 |
| US07/871,705 US5346843A (en) | 1991-04-30 | 1992-04-21 | Method of manufacturing a semiconductor device having a memory cell and peripheral circuit including forming a first electrode for the capacitor |
| KR1019920006650A KR920020719A (ko) | 1991-04-30 | 1992-04-21 | 반도체 메로리의 제조방법 |
| DE69211608T DE69211608T2 (de) | 1991-04-30 | 1992-04-28 | Herstellungsmethode für Halbleiterspeicher |
| EP92107215A EP0511631B1 (en) | 1991-04-30 | 1992-04-28 | Method of manufacturing semiconductor memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03126889A JP3079637B2 (ja) | 1991-04-30 | 1991-04-30 | 半導体メモリの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04329668A JPH04329668A (ja) | 1992-11-18 |
| JP3079637B2 true JP3079637B2 (ja) | 2000-08-21 |
Family
ID=14946369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03126889A Expired - Fee Related JP3079637B2 (ja) | 1991-04-30 | 1991-04-30 | 半導体メモリの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5346843A (ja) |
| EP (1) | EP0511631B1 (ja) |
| JP (1) | JP3079637B2 (ja) |
| KR (1) | KR920020719A (ja) |
| DE (1) | DE69211608T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102327744B1 (ko) | 2020-03-31 | 2021-11-17 | 김형중 | 개봉이 편리한 밀봉테이프가 부착된 포장상자 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01230081A (ja) * | 1988-03-10 | 1989-09-13 | Nec Corp | 現像装置 |
| JP2757733B2 (ja) * | 1992-03-25 | 1998-05-25 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2643870B2 (ja) * | 1994-11-29 | 1997-08-20 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| JP6408372B2 (ja) * | 2014-03-31 | 2018-10-17 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及びその駆動制御方法、並びに、電子機器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153158A (ja) * | 1984-01-23 | 1985-08-12 | Oki Electric Ind Co Ltd | キャパシタ誘電体膜の製造方法 |
| JPH0666437B2 (ja) * | 1987-11-17 | 1994-08-24 | 富士通株式会社 | 半導体記憶装置及びその製造方法 |
| JPH0221652A (ja) * | 1988-07-08 | 1990-01-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5043780A (en) * | 1990-01-03 | 1991-08-27 | Micron Technology, Inc. | DRAM cell having a texturized polysilicon lower capacitor plate for increased capacitance |
| JP2519569B2 (ja) * | 1990-04-27 | 1996-07-31 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
-
1991
- 1991-04-30 JP JP03126889A patent/JP3079637B2/ja not_active Expired - Fee Related
-
1992
- 1992-04-21 KR KR1019920006650A patent/KR920020719A/ko not_active Application Discontinuation
- 1992-04-21 US US07/871,705 patent/US5346843A/en not_active Expired - Fee Related
- 1992-04-28 DE DE69211608T patent/DE69211608T2/de not_active Expired - Fee Related
- 1992-04-28 EP EP92107215A patent/EP0511631B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102327744B1 (ko) | 2020-03-31 | 2021-11-17 | 김형중 | 개봉이 편리한 밀봉테이프가 부착된 포장상자 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0511631B1 (en) | 1996-06-19 |
| DE69211608T2 (de) | 1997-02-13 |
| EP0511631A1 (en) | 1992-11-04 |
| US5346843A (en) | 1994-09-13 |
| DE69211608D1 (de) | 1996-07-25 |
| JPH04329668A (ja) | 1992-11-18 |
| KR920020719A (ko) | 1992-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319560B1 (ko) | 물리 화학적 연마(cmp) 저지막을 사용한 커패시터 스토리지 전극 형성 방법 | |
| US20020135004A1 (en) | Method for fabricating a capacitor of a semiconductor device and a capacitor made thereby | |
| US6200898B1 (en) | Global planarization process for high step DRAM devices via use of HF vapor etching | |
| KR100533971B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US5500384A (en) | Method for manufacturing a bit line via hole in a memory cell | |
| JP3605493B2 (ja) | 半導体装置の製造方法 | |
| KR100448719B1 (ko) | 다마신공정을 이용한 반도체 장치 및 그의 제조방법 | |
| US6383862B2 (en) | Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole | |
| US6238968B1 (en) | Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein | |
| KR19990035652A (ko) | 디램 장치의 제조 방법 | |
| JPH10125865A (ja) | 半導体装置、半導体記憶装置、およびその製造方法 | |
| KR100301369B1 (ko) | 반도체메모리장치의커패시터제조방법 | |
| JPH0964179A (ja) | 半導体装置およびその製造方法 | |
| JPH04317358A (ja) | 半導体装置の製造方法 | |
| EP0573996A1 (en) | Method of manufacturing a semiconductor memory device | |
| JP3079637B2 (ja) | 半導体メモリの製造方法 | |
| US5989954A (en) | Method for forming a cylinder capacitor in the dram process | |
| KR100735015B1 (ko) | 셀프얼라인된 스토리지 노드를 구비한 반도체 장치의제조방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| JPH05160362A (ja) | スタックト型ｄｒａｍの製造方法 | |
| JP3172229B2 (ja) | 半導体装置の製造方法 | |
| JPH11330400A (ja) | ダイナミックｒａｍセルキャパシタの製造方法 | |
| JPH06338593A (ja) | 半導体記憶装置の製造方法 | |
| US20040108534A1 (en) | Semiconductor device and manufacturing method for the same | |
| KR100755059B1 (ko) | 반도체 소자의 랜딩 플러그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |