DE3842474C2 - Verfahren zur Herstellung eines Stapelkondensator-DRAM - Google Patents

Verfahren zur Herstellung eines Stapelkondensator-DRAM

Info

Publication number
DE3842474C2
DE3842474C2 DE3842474A DE3842474A DE3842474C2 DE 3842474 C2 DE3842474 C2 DE 3842474C2 DE 3842474 A DE3842474 A DE 3842474A DE 3842474 A DE3842474 A DE 3842474A DE 3842474 C2 DE3842474 C2 DE 3842474C2
Authority
DE
Germany
Prior art keywords
layer
polysilicon
oxide layer
oxide
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3842474A
Other languages
English (en)
Other versions
DE3842474A1 (de
Inventor
Dae-Je Chin
Tae-Young Chung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE3842474A1 publication Critical patent/DE3842474A1/de
Application granted granted Critical
Publication of DE3842474C2 publication Critical patent/DE3842474C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Stapelkondensator-DRAM.
Ein Verfahren zur Herstellung eines Stapelkondesnator-DRAM, das im Prinzip in der nicht vorveröffentlichten prioritätsälteren Patentanmeldung gemäß DE 39 10 033 A1 beschrieben ist, wird nachfolgend anhand von Fig. 1 näher erläutert. Dort ist ein nach diesem Verfahren hergestelltes Stapelkondesnator-DRAM im Schnitt dargestellt.
Zur Herstellung dieses Stapelkondensator-DRAM wird zunächst eine p-Wanne (32) auf einem p-dotierten Substrat (31) gebildet. Ein Feldoxidbereich (34) wird auf einem aktiven Bereich über der p-Wanne ausgebildet und eine p⁺-Schicht wird durch Injizieren von Fremdatomen hergestellt. Danach werden eine Gate-Siliziumschicht (35) und ein Source/Drain-Bereich für Transistoren gebildet. Zur Bildung einer Speicher- Polysiliziumschicht (41) wird ein Kontakt hergestellt und die Speicher-Polysiliziumschicht wird selektiv geätzt.
Anschließend wird zur Bildung eines Kondensators eine Isolierschicht (46) durch Oxidieren der Speicher- Polysiliziumschicht (41) erzeugt und hierauf eine als Platte dienende Polysiliziumschicht (48) aufgebracht. Anschließend werden hierauf eine Oxidschicht (49), eine Polyoxidschicht (50), eine BPSG-Schicht (51) und eine Metallschicht (52) gebildet, womit die Schritte zur Herstellung einer DRAM-Zelle beendet sind.
Der für die Speicherung effektive Bereich des Kondensators einer nach dem vorstehend beschriebenen Verfahren hergestellten DRAM-Zelle wird durch die Größe der Oberseite und und von Seitenflächen der Speicher-Polysliliziumschicht (41) bestimmt. Zur Vergrößerung des für die Speicherung effektiven Bereichs kann der Bereich der Seitenflächen der Polysiliziumschicht (41) durch Erhöhung von deren Schichtdicke etwas vergrößert werden. Jedoch ist die Kapazität, die durch Erhöhung der Schichtdicke erreichbar ist, für hochdichte Speicher nicht ausreichend. Ist der Bereich einer 4M-DRAM-Zelle noch 10 µm², so verringert sich dieser bei einer 16M-DRAM-Zelle auf 5 µm². Deshalb verursacht eine Erhöhung der Schichtdicke der Speicher- Polysiliziumschicht bei hochdichten Speichern Schwierigkeiten bei der Zellengestaltung, so daß die Bildung von Mustern in der Speicher-Polysiliziumschicht wie auch bei den Bitleitungen und der Metallschicht schwierig wird.
In der Zeitschrift "der elektroniker", 10/1985, Anzeigenseite 006, wird der allgemeine Hinweis gegeben, daß bei einem Kondensator-DRAM durch Krümmung und Ausnutzen einer Seitenwand einer unteren Polysiliziumschicht des einen Kondensator bildenden Schichtaufbaus höhere Kapazitäten erzielbar sind.
Aus der DE 39 16 228 A1 ist es bekannt, ein Stapelkondensator-DRAM in der Weise herzustellen, daß eine untere Polysiliziumschicht des den Kondensator bildenden Schichtaufbaus aus einer ersten, nach unten gekrümmten Polysiliziumschicht und einer zweiten, die erste Schicht überlagernden Polysiliziumschicht gebildet wird, die allerdings nicht darauf ausgerichtet ist, im Bereich der Überlagerung die Gesamtschichtdicke an einer Seitenfläche dieser unteren Schicht wesentlich zu erhöhen.
Aus der US-PS 47 42 018 ist ein Verfahren zur Herstellung eines Stapelkondensator-DRAM bekannt, bei dem die untere Schicht des den Kondensator bildenden Schichtaufbaus aus einer ersten gekrümmten Polysiliziumschicht und einer zweiten gekrümmten Polysiliziumschicht besteht, wobei über der ersten Polysiliziumschicht nach deren Bildung die zweite Polysiliziumschicht derart ausgebildet wird, daß sie mit der ersten Schicht nur in einem mittleren oder inneren Bereich in Berührung kommt, in äußeren Bereichen aber durch vorheriges Aufbringen einer Zwischenschicht von der ersten Schicht beabstandet ist. Die erste und zweite Schicht bilden somit flügelartige, radial abstehende äußere Teilbereiche, die zwischen sich radial gerichtete Hohlräume bilden, welche nach Entfernen der Zwischenschicht entstehen. Hierdurch kann zwar die für die Speicherung nutzbare Gesamtoberfläche der aus den ersten und zweiten Schichten gebildeten unteren Kondensatorschicht erheblich vergrößert werden. Der gesamte Schichtaufbau wird jedoch in der Herstellung komplex und führt zu einer sperrigen geometrischen Gestalt, die einen hohen Raumbedarf hat und deshalb dem Bestreben nach Miniaturisierung der Kondensatorzellen entgegensteht.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Stapelkondensator-DRAM anzugeben, das bei vergleichsweise einfacher Ausführbarkeit zu Zellen hoher Speicherkapazität bei geringem Raumbedarf führt.
Erfindungsgemäß wird diese Aufgabe mit dem Verfahren nach dem Patentanspruch 1 gelöst.
Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Eine bevorzugte Ausführungsform des erfindungsgemäßen Verfahrens und ein hiermit hergestellter Stapelkondensator- DRAM sind im folgenden anhand der Zeichnungen näher beschrieben. Darin zeigen
Fig. 1 eine früher vorgeschlagene DRAM-Zelle im Schnitt,
Fig. 2 eine Zelle mit nach dem erfindungsgemäßen Verfahren hergestellten Stapelkondensator-DRAMs im Grundriß,
Fig. 3 den Gegenstand von Fig. 2 im Schnitt längs der Linie A-A′,
Fig. 4 den Gegenstand von Fig. 2 im Schnitt längs der Linie B-B′ und
Fig. 5 in den Abbildungen a bis f Schnittdarstellungen vom Gegenstand von Fig. 2 im Zustand der Entstehung in aufeinanderfolgenden Schritten des erfindungsgemäßen Herstellungsverfahrens.
In Fig. 2 bezeichnet das Bezugszeichen (60) eine Gate-Schicht aus Polysilizium. Das Bezugszeichen (62) bezeichnet eine Sattelmaske. Die Bezugszeichen (64) und (66) bezeichnen einen vergrabenen Kontakt bzw. eine Speicher-Siliziumschicht. Das Bezugszeichen (68) bezeichnet eine als Platte dienende Polysiliziumschicht. Ein Bitleitungskontakt trägt das Bezugszeichen (70). Die Bezugszeichen ML und BL bezeichnen jeweils eine Metalleitung bzw. Bitleitung.
Fig. 3 und 4 zeigen den Schichtaufbau eines nach den erfindungsgemäßen Verfahren hergestellten Stapelkondensator- DRAM in unterschiedlichen Schnitten, während Fig. 5 in den Abbildungen a bis l Querschnitte dieses Stapelkondensator- DRAM in der jeweiligen Fertigungsphase aufeinanderfolgender Schritte bei der Herstellung zeigt.
Zunächst werden gemäß Fig. 5a in einem p-dotierten Substrat (1) eine p-dotierte Wanne (2) und eine n-dotierte Wanne (3) gebildet. Im folgenden wird das erfindungsgemäße Verfahren in Anwendung bei der p-Wanne beschrieben. Für die Anwendung bei der n-Wanne gilt die nachfolgende Beschreibung analog, wobei der Typ der Fremdatome für die Dotierung entsprechend geändert wird.
Fremdatome vom p-Typ werden in einen Bereich der p-dotierten Wanne (2) injiziert und darin ein Feldbereich gebildet. Anschließend wird eine Feldoxidschicht (4) gebildet. Hiervon ausgehend wird ein Kanalstopbereich mit p⁺-Dotierung gebildet, wie aus Fig. 5b ersichtlich ist.
Gemäß Fig. 5c wird eine Gate-Oxidschicht (4′) in üblicher Weise in Bereichen gebildet, die aktive Bereiche bilden sollen, und es werden Fremdatome injiziert, um eine Schwellwertspannung eines Transistors zu bestimmen. Anschließend wird auf das Substrat eine Polysiliziumschicht (5) aufgebracht, und eine Gate-Polysiliziumschicht (6) wird auf der Polysiliziumschicht (5) gebildet. Die Schichten (4′), (5) und (6) werden unter Verwendung üblicher photolithographischer Verfahren selektiv geätzt, und die Polysiliziumschicht (5) ergibt eine Gate- Polysiliziumschicht.
Fig. 5d zeigt ein Oxid-Distanzstück (7), das in den Seitenwänden der Polysiliziumschicht (5) gebildet wird. Fremdionen des n-Typs werden anschließend in die p-Wanne injiziert, um die Bereiche zu formen, die Source S und Drain D eines Transistors ergeben sollen.
Anschließend werden aufeinanderfolgend gemäß Fig. 5e eine Oxidschicht (8) (untere Oxidschicht) und Schichten (9, 10) durch chemisches Aufdampfen gebildet, und die Dicke jeder Schicht beträgt etwa 100 nm. Eine erste Polysiliziumschicht (11) wird anschließend in einer Dicke von etwa 300 nm aufgebracht.
Die Schichten (8, 9 und 10) spielen die Rolle einer Zwischen-Polysiliziumisolierschicht zwischen der Gate- Polysiliziumschicht (5) und der ersten Polysiliziumschicht (11). Die erste Polysiliziumschicht (11) kann mit der Polysiliziumschicht gebildet werden, die einleitend mit Fremdatomen des n⁺-Typs dotiert wurde, oder die Fremdatome des n⁺-Typs können nach Aufbringen von nicht­ dotiertem Polysiliziums injiziert werden.
Es wird nunmehr auf Fig. 5f Bezug genommen. Die erste Polysiliziumschicht (11) wird unter Verwendung einer Maske selektiv herausgeätzt, wobei ein sattelförmiger Bereich dieser Polysiliziumschicht über der Oberseite der Feldoxidschicht (4) verbleibt. Infolge der sattelförmigen Gestalt der oberen Fläche der ersten Polysiliziumschicht (11) hat auch die vorerwähnte Maske über dem sattelförmigen Bereich der Polysiliziumschicht (11) eine sattelartige Gestalt. Die obere Fläche der nach dem beschriebenen Ätzvorgang noch vorhandenen ersten Polysiliziumschicht (11) ist aufgrund der sattelförmigen Gestalt größer als bei flacher Ausbildung, so daß diese Bedingungen den effektiven Bereich des Kondensators in einem großen Ausmaß vergrößern. Das heißt, Anstieg des Oberflächenbereichs mit gekrümmten Oberflächen erhöht die Größe der Speicher-Polysiliziumschicht.
Anschließend werden verdeckte Kontakte (12) (in der Fachliteratur häufig auch als "buried contacts" bezeichnet) gebildet, sodaß die Source mit einer zweiten Polysiliziumschicht verbunden wird, die eine Elektrode eines Kondensators sein wird. Die Reihenfolge der Bildung der ersten Polysiliziumschicht und des Kontakts kann umgekehrt sein.
Anschließend wird gemäß Fig. 5g eine zweite Polysiliziumschicht (11′) mit einer Dicke von etwa 250 nm über die Gesamtfläche der p-Wanne abgeschieden, und eine Oxidschicht (14) in einer Stärke von etwa 150 nm bis 300 nm durch chemisches Aufdampfen auf die zweite Polysiliziumschicht aufgebracht.
Fig. 5h zeigt die nächste Stufe. Das Bezugszeichen (13) bezeichnet eine Polysilizium-Speicherschicht, die aus der ersten und zweiten Polysiliziumschicht (11 und 11′) besteht. Im folgenden werden die erste und zweite Polysiliziumschicht (11, 11′) als Polysilizium- Speicherschicht (13) mit einer einzigen Schraffierung dargestellt.
Unter Verwendung einer Photoresistmaske wird die Oxidschicht (14) selektiv je Zelleneinheit ausgeätzt. Bei diesem Ätzvorgang wird das Ätzmuster der Oxidschicht (14) durch das Auflösungsvermögen des Photoresist-Materials beschränkt. Entsprechend muß die Größe des Ätzmusters mindestens gleich groß wie oder größer als das Auflösungsvermögen der Photoresist-Schicht sein. Vorzugsweise wird ein Oxiddistanzstück verwendet, um die Kapazität zu maximieren. Nach Bildung des Ätzmusters der Speicher-Polysiliziumschicht wird eine Oxidschicht auf die Oxidschicht (14) aufgebracht. Das Oxiddistanzstück (15) wird dann mittels des Rückätzverfahrens gebildet. Die Größe des Distanzstücks wird durch die Größe der zu verbleibenden Speicherschicht bestimmt, d. h. durch die Kapazität eines Kondensators im Einklang mit einem geforderten Nennwert.
In Fig. 5i wird der freiliegende Bereich der Speicher- Polysiliziumschicht (13) entfernt, indem die verbleibende Oxidschicht (14) und das Oxiddistanzstück (15) als Maske verwendet werden. Dieser Ätzvorgang legt die Abschnitte der Oxidschicht (10) unter der weggenommenen Speicherschicht frei. Anschließend werden unter Verwendung der Isotropentechnik die Oxidschichten (10, 14) entfernt. Das isotrope Ätzen verleiht der Oxidschicht (10) unterätzte Flächen, da die Grenzabschnitte der Oxidschicht (10) infolge der isotropen Eigenschaften in Öffnungen ausgeätzt werden. Daher werden die freiliegenden Abschnitte der Speicher-Polysiliziumschicht ver­ größert, und das Speichervermögen für Ladungen wird erhöht.
Das Ausmaß des Unterätzens hängt von der Größe der zu erzielenden Kapazität ab und wird durch den Dickenunterschied zwischen der Oxidschicht (10 und 14) gesteuert. Ist die Oxidschicht (14) dicker als die Oxidschicht (10), so kann das Ausmaß des Ätzens in der Oxidschicht (10) größer sein. Die Entfernung der Schichten (10, 14) kann getrennt durchgeführt werden.
Der Schutz der Oxidschicht (8) mittels der als Nitridschicht ausge­ bildeten Schicht (9) verhindert einen Kurzschluß zwischen der Gate- Polysiliziumschicht (5) und einer in Fig. 5j dargestellten Platte-Polysiliziumschicht (17).
Es wird nunmehr auf Fig. 5j Bezug genommen; eine dielektrische Schicht (16) für den Kondensator wird längs der gesamten freiliegenden Fläche der Speicher- Polysiliziumschicht (13) gebildet. Die Platte- Polysiliziumschicht (17) wird anschließend über der p-Wanne in einer Stärke von etwa 150 nm aufgebracht, und anschließend wird die Platte-Polysiliziumschicht (17) gemäß Fig. 5j selektiv entfernt.
Anschließend wird eine Schicht (18) durch Oxidieren der Platte-Polysiliziumschicht (17) gebildet, bis sie eine Dicke von 100 nm erreicht.
Gemäß Fig. 5k wird BPSG (Borphosphorsilikatglas) (19) mittels eines Niedertemperaturoxidationsverfahrens aufgebracht. Eine BPSG-Strömung wird dann für das Ebenmachen der Oberfläche durchgeführt. Unter Verwendung einer Maske wird ein Bitleitungskontakt hergestellt, und eine Polyoxidschicht (20) darin eingefüllt.
Nach den vorausgehend aufgeführten Verfahren gemäß Fig. 5l wird das BPSG (21) aufgebracht und Glas (21) wird fließen gelassen. Anschließend wird ein Kontakt für eine Metalleitung unter Verwendung einer Maske gebildet, und es wird eine Metallschicht aufgebracht. Die aufgebrachte Metallschicht wird unter Verwendung einer Maske selektiv entfernt.
Die mittels des vorausgehend aufgeführten Verfahrens hergestellte DRAM-Zelle hat gemäß den Fig. 2 und 3 einen großen effektiven Bereich für den Kondensator, da das Speicher-Polysilizium für den Kondensator mit genügender Dicke über der Feldoxidschicht (4) gebildet wird, und ferner der freiliegende Bereich der Speicher- Polysiliziumschicht (13) erhöht wird, indem die Unterätzung gerade unterhalb des Grenzbereichs der Speicherschicht durchgeführt wird, so daß die effektive Fläche des Kondensators einen weiten Bereich ergibt. Ferner wird durch die Verwendung des Oxiddistanzstücks die Größe der Kapazität erhöht und durch die Abmessungen des Oxiddistanzstücks gesteuert.
Vorteile des erfindungsgemäßen Verfahrens und Eigenschaften des hiernach hergestellten Stapelkondensator-DRAM sind nachfolgend aufgeführt.
Da die Speicher-Polysiliziumschicht (13), die eine Kondensatorelektrode bildet, im Bereich über der Feldoxidschicht infolge zweifachen Auftrags von Teilschichten (11) und (11′) verhältnismäßig dick ausgeführt ist, jedoch im Kontaktbereich der Bitleitung dünn ist, erhöht sich die für die Speicherung wirksame Fläche der Speicher- Polysiliziumschicht (13), ohne daß die Gestaltung des Kontaktbereichs an der Bitleitung beeinträchtigt wird.
Der Spalt, in dem die Speicher-Polysiliziumschicht (13) zu entfernen ist, kann insbesondere dann sehr eng gehalten werden, wenn unter Verwendung einer Sattelmaske ein Oxiddistanzstück (15) gebildet wird, so daß die verbleibende Fläche der Speicher-Polysiliziumschicht vergleichsweise groß bleibt. Darüber hinaus ist die geätzte Oberfläche dieser Fläche verhältnismäßig rauh, was zur weiteren Vergrößerung der für die Speicherung wirksamen Oberfläche dieser Schicht beiträgt.
Die oben beschriebene Unterätzung der Speicher- Polysiliziumschicht findet gerade unterhalb des Grenzbereiches an der Seitenfläche dieser Schicht statt, was zu einer erheblichen Vergrößerung der für die Speicherung wirksamen Oberfläche dieser Schicht führt.
Wie in Fig. 4 dargestellt ist, kann die wirksame Oberfläche der Speicher-Polysiliziumschicht in einer gekrümmten Fläche mittels der Sattelmaske noch vergrößert werden, was zu einem gesattelten Stapelkondensator führt.
Die Oxidschicht unter der Speicher-Siliziumschicht wird von einer dielektrischen Kondensatorschicht umhüllt, was als umhüllter Stapelkondensator bezeichnet wird.
Infolge der nach den vorstehenden Ausführungen erheblichen Vergrößerung des für die Speicherung wirksamen Oberflächenbereiches der Speicher-Polysiliziumschicht des Kondensators verringert sich entsprechend die vom DRAM benötigte Fläche, was eine Höchstintegration von Stapelskondensator-DRAMs ermöglicht. Beispielsweise können mit dem erfindungsgemäßen Verfahren 16M-DRAMs hergestellt werden.

Claims (8)

1. Verfahren zur Herstellung eines Stapelkondensator-DRAM, umfassend folgende Schritte:
  • (a) Ausbilden eines Transistors an einer Oberfläche eines Substrates (1) mit einer Gate-Elektrode (5) und einer davon beabstandeten Feldoxidschicht (4),
  • (b) Bilden einer Isolierschicht (8, 9, 10) mit einer Oxidschicht (10), die sich über der Feldoxidschicht (4) erstreckt,
  • (c) Aufbringen einer ersten Polysiliziumschicht (11) auf der Isolierschicht (8, 9, 10),
  • (d) selektives Entfernen der Isolierschicht (8, 9, 10) und der Polysiliziumschicht (11) in Bereichen neben der Feldoxidschicht (4),
  • (e) Aufbringen einer zweiten Polysiliziumschicht (11′) auf der Gesamtfläche, wobei die verbliebenen Abschnitte der ersten Polysiliziumschicht (11) mit der zweiten Polysiliziumschicht (11′) gemeinsam einen ersten Bereich einer Speicherschicht (13) eines Kondensators und die zweite Polysiliziumschicht (11′) neben der Feldoxidschicht (4) einen zweiten, mit dem Substrat (1) in Kontakt befindlichen Bereich der Speicherschicht bilden,
  • (f) Bilden einer Oxidschicht (14) auf der zweiten Polysiliziumschicht (11′),
  • (g) selektives Entfernen der Oxidschicht (14) über der zweiten Polysiliziumschicht (11′) innerhalb des ersten Bereiches der Speicherschicht (13) zur Bildung einer Maske unter Freilegung der zweiten Polysiliziumschicht (11′),
  • (h) selektives Entfernen der freiliegenden Speicherschicht (13) durch Ätzen unter Verwendung der durch die Oxidschicht (14) gebildeten Maske bis zur Freilegung der Oxidschicht (10) der Isolierschicht (8, 9, 10) zwecks Bildung einer durch die erste und zweite Polysiliziumschicht (11, 11′) gebildeten freiliegenden Seitenfläche der Speicherschicht (13),
  • (i) Entfernen der Oxidschicht (14) durch Ätzen,
  • (j) selektives Entfernen der Oxidschicht (10) der Isolierschicht (8, 9, 10) unter der ersten Polysiliziumschicht (11) der Speicherschicht (13) durch Ausätzen von Grenzabschnitten der Oxidschicht (10) unter Bildung freiliegender unterer Flächenabschnitte der Speicherschicht (13),
  • (k) Ausbilden einer dielektrischen Schicht (16) auf den freiliegenden Flächen der Speicherschicht (13) einschließlich der freiliegenden Seitenfläche und der unteren Flächenabschnitte der Speicherschicht (13) und
  • (l) Ausbilden einer eine zweite Elektrode des Kondensators bildenden leitenden Schicht (17) auf der dielektrischen Schicht (16).
2. Verfahren nach Anspruch 1, bei dem die erste Polysiliziumschicht (11) durch Aufbringen von mit Fremdatomen vordotiertem Polysilizium gebildet oder die Polysiliziumschicht nach dem Aufbringen mit Fremdatomen dotiert wird.
3. Verfahren nach einem der vorangehenden Ansprüche, bei dem die durch die Oxidschicht (14) gebildete Maske mit einem Oxiddistanzstück (15) ausgebildet wird.
4. Verfahren nach Anspruch 3, bei dem das Oxiddistanzstück (15) durch Rückätzen gebildet wird.
5. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Ausätzen von Grenzabschnitten der Oxidschicht (10) der Isolierschicht (8, 9, 10) unter Bildung freiliegender unterer Flächenabschnitte der Speicherschicht (13) durch isotropes Ätzen erfolgt.
6. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Entfernen der Oxidschicht (14) durch isotropes Ätzen erfolgt.
7. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Oxidschicht (14) dicker ist als die Oxidschicht (10) der Isolierschicht (8, 9, 10).
8. Verfahren nach einem der vorangehenden Ansprüche, bei dem in der Isolierschicht (8, 9, 10) unter der Oxidschicht (10) eine Nitridschicht (9) vorgesehen wird.
DE3842474A 1988-06-07 1988-12-16 Verfahren zur Herstellung eines Stapelkondensator-DRAM Expired - Lifetime DE3842474C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880006796A KR910010167B1 (ko) 1988-06-07 1988-06-07 스택 캐패시터 dram셀 및 그의 제조방법

Publications (2)

Publication Number Publication Date
DE3842474A1 DE3842474A1 (de) 1989-12-14
DE3842474C2 true DE3842474C2 (de) 1996-12-19

Family

ID=19275004

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3842474A Expired - Lifetime DE3842474C2 (de) 1988-06-07 1988-12-16 Verfahren zur Herstellung eines Stapelkondensator-DRAM

Country Status (7)

Country Link
US (3) US5378908A (de)
JP (1) JP2825245B2 (de)
KR (1) KR910010167B1 (de)
DE (1) DE3842474C2 (de)
FR (1) FR2632453B1 (de)
GB (1) GB2219690B (de)
NL (1) NL193882C (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法
US20010008288A1 (en) * 1988-01-08 2001-07-19 Hitachi, Ltd. Semiconductor integrated circuit device having memory cells
US5180683A (en) * 1988-06-10 1993-01-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing stacked capacitor type semiconductor memory device
DE3918924C2 (de) * 1988-06-10 1996-03-21 Mitsubishi Electric Corp Herstellungsverfahren für eine Halbleiterspeichereinrichtung
JP2838412B2 (ja) * 1988-06-10 1998-12-16 三菱電機株式会社 半導体記憶装置のキャパシタおよびその製造方法
US5248628A (en) * 1989-09-08 1993-09-28 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor memory device
EP0764974B1 (de) * 1990-03-08 2006-06-14 Fujitsu Limited Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben
KR930000581B1 (ko) * 1990-04-04 1993-01-25 금성일렉트론 주식회사 자기 정렬된 캐패시터 콘택을 갖는 셀 제조방법 및 구조
KR930000718B1 (ko) * 1990-05-21 1993-01-30 삼성전자 주식회사 반도체장치의 제조방법
FR2663786A1 (fr) * 1990-06-21 1991-12-27 Samsung Electronics Co Ltd Procede de fabrication de condensateurs dans une cellule dram.
KR930007192B1 (ko) * 1990-06-29 1993-07-31 삼성전자 주식회사 디램셀의 적층형캐패시터 및 제조방법
US5219778A (en) * 1990-10-16 1993-06-15 Micron Technology, Inc. Stacked V-cell capacitor
KR100249268B1 (ko) * 1990-11-30 2000-03-15 가나이 쓰도무 반도체 기억회로장치와 그 제조방법
JPH04242938A (ja) * 1991-01-08 1992-08-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH04342164A (ja) * 1991-05-20 1992-11-27 Hitachi Ltd 半導体集積回路装置の形成方法
US5269895A (en) * 1991-05-21 1993-12-14 North American Philips Corporation Method of making composite structure with single domain magnetic element
US5149668A (en) * 1991-11-19 1992-09-22 Micron Technology, Inc. Method of preventing storage node to storage node shorts in fabrication of memory integrated circuitry having stacked capacitors and stacked capacitor memory integrated circuits
JPH05218349A (ja) * 1992-02-04 1993-08-27 Sony Corp 半導体記憶装置
US5244826A (en) * 1992-04-16 1993-09-14 Micron Technology, Inc. Method of forming an array of finned memory cell capacitors on a semiconductor substrate
US5326714A (en) * 1993-07-22 1994-07-05 Taiwan Semiconductor Manufacturing Company Method of making a fully used tub DRAM cell
JP3474332B2 (ja) * 1994-10-11 2003-12-08 台灣茂▲夕▼電子股▲分▼有限公司 Ｄｒａｍ用の自己調整されたキャパシタ底部プレート・ローカル相互接続方法
US7705383B2 (en) 1995-09-20 2010-04-27 Micron Technology, Inc. Integrated circuitry for semiconductor memory
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
US5970340A (en) * 1997-06-24 1999-10-19 Micron Technology, Inc. Method for making semiconductor device incorporating an electrical contact to an internal conductive layer
KR100486197B1 (ko) * 1997-06-30 2006-04-21 삼성전자주식회사 하프톤 마스크를 사용한 커패시터 하부전극 형성방법
US6369432B1 (en) 1998-02-23 2002-04-09 Micron Technology, Inc. Enhanced capacitor shape
TW396545B (en) 1998-12-21 2000-07-01 Vanguard Int Semiconduct Corp DRAM using oxide plug in bitline contacts during fabrication and its methods
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
US8169014B2 (en) * 2006-01-09 2012-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitive structure for an integrated circuit
US7842579B2 (en) * 2007-01-22 2010-11-30 Infineon Technologies Ag Method for manufacturing a semiconductor device having doped and undoped polysilicon layers

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936331A (en) * 1974-04-01 1976-02-03 Fairchild Camera And Instrument Corporation Process for forming sloped topography contact areas between polycrystalline silicon and single-crystal silicon
US4251571A (en) * 1978-05-02 1981-02-17 International Business Machines Corporation Method for forming semiconductor structure with improved isolation between two layers of polycrystalline silicon
US4214946A (en) * 1979-02-21 1980-07-29 International Business Machines Corporation Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
JPS5649553A (en) * 1979-09-28 1981-05-06 Hitachi Ltd Manufacture of semiconductor memory
JPS5824022B2 (ja) * 1979-10-17 1983-05-18 沖電気工業株式会社 Ｍｏｓ型半導体記憶装置の製造方法
DE3174468D1 (en) * 1980-09-17 1986-05-28 Hitachi Ltd Semiconductor device and method of manufacturing the same
JPS58134458A (ja) * 1982-02-04 1983-08-10 Toshiba Corp 半導体装置におけるキヤパシタの製造方法
JPS58213461A (ja) * 1982-06-07 1983-12-12 Nec Corp 半導体装置
JPS602784B2 (ja) * 1982-12-20 1985-01-23 富士通株式会社 半導体記憶装置
JPH0618257B2 (ja) * 1984-04-28 1994-03-09 富士通株式会社 半導体記憶装置の製造方法
JPS61183952A (ja) * 1985-02-09 1986-08-16 Fujitsu Ltd 半導体記憶装置及びその製造方法
US4863849A (en) * 1985-07-18 1989-09-05 New York Medical College Automatable process for sequencing nucleotide
JPS62124766A (ja) * 1985-11-25 1987-06-06 Toshiba Corp 半導体装置及びその製造方法
JPH0736437B2 (ja) * 1985-11-29 1995-04-19 株式会社日立製作所 半導体メモリの製造方法
US4855801A (en) * 1986-08-22 1989-08-08 Siemens Aktiengesellschaft Transistor varactor for dynamics semiconductor storage means
JPH0734451B2 (ja) * 1986-09-03 1995-04-12 日本電気株式会社 半導体装置の製造方法
EP0750347B1 (de) * 1987-06-17 2002-05-08 Fujitsu Limited Dynamisches Speicherbauteil mit wahlfreiem Zugriff und Verfahren zu seiner Herstellung
JP2627515B2 (ja) * 1987-12-10 1997-07-09 富士通株式会社 半導体記憶装置及びその製造方法
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法
JP2755591B2 (ja) * 1988-03-25 1998-05-20 株式会社東芝 半導体記憶装置
US4871688A (en) * 1988-05-02 1989-10-03 Micron Technology, Inc. Sequence of etching polysilicon in semiconductor memory devices
DE3916228C2 (de) * 1988-05-18 1995-06-22 Toshiba Kawasaki Kk Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
JP2838412B2 (ja) * 1988-06-10 1998-12-16 三菱電機株式会社 半導体記憶装置のキャパシタおよびその製造方法

Also Published As

Publication number Publication date
US5120674A (en) 1992-06-09
DE3842474A1 (de) 1989-12-14
FR2632453B1 (fr) 1992-07-03
US5378908A (en) 1995-01-03
USRE36261E (en) 1999-08-03
JPH0226065A (ja) 1990-01-29
KR900001045A (ko) 1990-01-31
NL8803117A (nl) 1990-01-02
GB8829637D0 (en) 1989-02-15
GB2219690A (en) 1989-12-13
JP2825245B2 (ja) 1998-11-18
GB2219690B (en) 1992-10-07
FR2632453A1 (fr) 1989-12-08
NL193882C (nl) 2001-01-03
NL193882B (nl) 2000-09-01
KR910010167B1 (ko) 1991-12-17

Similar Documents

Publication Publication Date Title
DE3842474C2 (de) Verfahren zur Herstellung eines Stapelkondensator-DRAM
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE3922456C2 (de)
DE4402216C2 (de) Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren
DE4016686C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE4201520A1 (de) Verfahren zur herstellung einer dram-anordnung
DE69733055T2 (de) Herstellungsverfahren für DRAM-Stapelkondensator
EP0875937A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE4210855C2 (de) Herstellungsverfahren für einen gestapelten Kondensator
DE4238081C2 (de) Stapelkondensator und Verfahren zu dessen Herstellung
DE102004030806A1 (de) Halbleitrvorrichtung und Verfahren zur Herstellung derselben
DE3543937C2 (de)
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
EP1116270A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE4426311A1 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE4407532C2 (de) DRAM-Speicherzelle und Verfahren zur Herstellung derselben
DE4229837C2 (de) Verfahren zur Herstellung eines Speicherkondensators für eine Halbleiter-Speicherzelle
DE4441153C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung
DE4441166C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE19740534B4 (de) Halbleitervorrichtung mit mindestens zwei Verbindungsebenen sowie Verfahren zu deren Hertellung
EP1068645B1 (de) Speicherzellenanordnung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition