DE4406850C1 - Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halblei­ terstruktur, wenigstens bestehend aus einem Transistor und einer Kon­ densatorelektrode.

Um die Integrationsdichte von Halbleiterspeichereinrichtungen zu erhö­ hen, wurden in jüngster Zeit verschiedene Techniken entwickelt. Dabei wurden insbesondere für die Zwecke der Miniaturisierung verschiedene Zellenstrukturen für dynamische Speicher mit wahlfreiem Zugriff (DRAM′s) vorgeschlagen.

Speicherzellen für Höchstintegrationszwecke weisen vorzugsweise einen Transistor und einen Kondensator auf. In einer solchen Speicherzelle wer­ den elektrische Ladungen in einem Speicherknoten des Kondensators ge­ speichert, der mit dem Transistor (Schalttransistor) verbunden ist.

Wird zum Zwecke der Höchstintegration die Speicherzelle miniaturisiert, so verringert sich auch die Größe des Kondensators und damit die Anzahl der elektrischen Ladungen, die sich im Speicherknoten speichern lassen. Der Speicherknoten sollte jedoch einen vorgegebenen Oberflächenbereich aufweisen, um eine hinreichend große Kapazität zur fehlerfreien Übertra­ gung eines gewünschten Signals zu erhalten. Bei einer miniaturisierten Speicherzelle muß also der Speicherknoten des Kondensators innerhalb eines relativ begrenzten Gebiets eine große Oberfläche besitzen.

Vorgeschlagene Speicherzellenstrukturen weisen z. B. einen sogenannten "Stack-Kondensator" auf, also einen Stapelkondensator, wodurch sich auch bei sehr hoher Integrationsdichte ein Speicherknoten mit sehr gro­ ßer Oberfläche realisieren läßt, um Signale fehlerfrei übertragen zu kön­ nen. Eine Speicherzelle mit Stapelkondensator eignet sich darüber hinaus zur Massenproduktion und läßt sich relativ einfach fertigen.

Aus IEDM 90, Seiten 651 bis 654 ist bereits eine Stapelkondensatorzelle mit dualer Zellenplatte für 64 Mb DRAMs bekannt. Auch hier erfolgt die Bildung dielektrischer Seitenwandstücke im Bereich einer Source- oder Drain-Kontaktöffnung.

Ein weiteres Verfahren zur Herstellung von DRAM-Speicherzellen mit Sta­ pelkondensatoren ist aus der DE 42 01 506 A1 bekannt. Hier werden Iso­ lierschichten mit unterschiedlichen Ätztrennschärfen verwendet, um die Fläche von Kondensatorbereichen zu erweitern. Dabei werden zunächst drei Isolierschichten auf ein Halbleitersubstrat aufgebracht, wonach die oberste Isolierschicht teilweise abgeätzt und anschließend die mittlere Isolierschicht naßgeätzt wird, um ihre freiliegenden Teile vollständig und ihre verdeckten unter der dritten Isolierschicht liegenden Teile teilweise bis zu einer vorgegebenen Länge zu entfernen, um dadurch die Fläche von Kondensatorbereichen zu erweitern. Die Naßätzdauer der Isolierschich­ ten wird zur Regulierung der Ätzlänge kontrolliert.

Die DE 41 35 178 A1 offenbart einen gestapelten W-Zellenkondensator und einen modifizierten Stapelkondensator-Speicherzellen-Herstellungs­ prozeß. Dieser Zellenkondensator wird aus einer Polysilizium-Struktur hervorgebracht, weist einen W-förmigen Querschnitt auf, ist an einem ver­ grabenen Kontakt lokalisiert und erstreckt sich bis zu einem benachbar­ ten Speicherknoten, der von Polysilizium überlagert ist, mit einem dazwi­ schen geschichteten Dielektrikum.

Der Aufbau eines Stapelkondensators mit hoher Kapazität ist auch aus der US-PS 4,742,018 bekannt.

Die Fig. 1(a) bis 1(g) zeigen Querschnittsansichten einer solchen herkömmli­ chen Struktur in unterschiedlichen Fertigungsstufen.

In Fig. 1(a) ist ein p-Typ Siliziumsubstrat 1 dargestellt, auf welchem sich ein Schalttransistor befindet. Der Schalttransistor enthält n-Typ Halblei­ terbereiche, die als Source- und Drainbereiche verwendet werden, sowie ein Gate 2 und einen Gateisolationsfilm 3. Nachdem ein erster Oxidfilm 6 auf die gesamte Oberfläche aufgebracht wurde, erfolgt ein selektiver Ätz­ vorgang, um Kontaktöffnungen zu erhalten, durch die die Source- und Drainbereiche 5 freigelegt werden.

Darauf wird dann eine erste leitende Schicht 8 niedergeschlagen, und zwar so, daß diese erste leitende Schicht 8 über die Kontaktöffnung mit dem Source-/Drainbereich 5 verbunden ist, wie die Fig. 1(b) erkennen läßt. Die erste leitende Schicht 8 wird anschließend auf photolithographischem Weg strukturiert, um ein Kondensatorspeicherknotenmuster zu erhalten.

In Fig. 1(b) liegt die auf dem Substrat 1 vorhandene Schicht 8 nur noch auf einer Seite des Gates 2. In einem nachfolgenden Verfahrensschritt wird dann ein zweiter Oxidfilm 9 auf die gesamte Oberfläche der so erhalte­ nen Struktur aufgebracht, der anschließend selektiv geätzt wird, um eine Kontaktöffnung zu erhalten, durch die die erste leitende Schicht 8 wieder freigelegt wird, wie in Fig. 1(c) gezeigt ist.

Sodann wird eine zweite leitende Schicht 10 auf die gesamte Oberfläche der so erhaltenen Struktur niedergeschlagen, die also einerseits auf der zweiten Oxidschicht 9 zu liegen kommt und andererseits durch die Kon­ taktöffnung hindurch mit der ersten leitenden Schicht 8 elektrisch ver­ bunden ist. Dies ist in Fig. 1(d) gezeigt.

Danach wird die zweite leitende Schicht 10 strukturiert, und zwar durch Verwendung eines Kondensatorspeicherknotenmusters, wie dies auch schon bei der leitenden Schicht 8 der Fall war.

Schließlich wird die zweite Oxidschicht 9 durch Naßätzen entfernt, um ei­ nen Kondensatorspeicherknoten 11 zu erhalten, zu dem die erste leitende Schicht 8 und die zweite leitende Schicht 10 gehören, wie in Fig. 1(e) dar­ gestellt ist.

Auf die gesamte freiliegende Oberfläche des Kondensatorspeicherknotens 11 wird dann ein dielektrischer Kondensatorfilm 12 aufgebracht, und zwar entsprechend Fig. 1(f). In einem weiteren Verfahrensschritt wird danach ein leitendes Material 13 auf den dielektrischen Kondensatorfilm 12 auf­ gebracht, wobei das leitende Material 13 auch im Bereich zwischen den Schichten 8 und 10 zu liegen kommt. Die leitende Materialschicht 13 wird schließlich strukturiert, und zwar gemäß Fig. 1(g), um eine Kondensa­ torplattenelektrode zu bilden.

Soll die Kapazität des Kondensators weiter erhöht werden, so werden die genannten Vorgänge wiederholt, um mehr als zwei übereinanderliegende leitende Schichten zu erhalten. Hierzu sind jedoch weitere Verfahrens­ schritte nötig, was nachteilig ist. Darüber hinaus können leicht Fehler in der Struktur auftreten, da diese mechanisch nicht sehr stabil ist.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem eine Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode für einen Kondensator mit erhöhter Spei­ cherkapazität geschaffen werden kann, das sich einfach und zuverlässig durchführen läßt.

Die Lösung der gestellten Aufgabe ist im Patent­ anspruch 1 angegeben. Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.

Ein Verfahren nach der Erfindung zeichnet sich aus durch folgende Schritte:

• - Bildung eines Gateisolationsfilms auf einem Halbleitersubstrat;
• - Bildung einer Gateelektrode auf dem Gateisolationsfilm;
• - Bildung von Source- und Drainbereichen im Halbleitersubstrat an jeweils einer Seite der Gateelektrode;
• - Bildung einer Zwischenschicht und einer daraufliegenden Ätzstopp­ schicht auf der gesamten Substratoberfläche;
• - selektives Wegätzen der Ätzstoppschicht und der Zwischenschicht zur Bildung einer Öffnung, die den Source-/Drainbereich freilegt;
• - Bildung einer ersten leitenden Schicht auf der gesamten Substrat­ oberfläche;
• - Bildung eines ersten Isolationsfilms und darauf eines zweiten Isola­ tionsfilms auf der gesamten Substratoberfläche, wobei der zweite Isola­ tionsfilm mit dem ersten Isolationsfilm selektiv ätzbar ist;
• - der erste und der zweite Isolationsfilm werden selektiv weggeätzt, um die erste leitende Schicht in der Öffnung freizulegen;
• - Bildung von Seitenwandstücken aus einem dritten Isolationsfilm an der Seite von erstem und zweitem Isolationsfilm, wobei die Seitenwand­ stücke aus demselben Material bestehen wie der zweite Isolationsfilm;
• - Bildung eines vierten Isolationsfilms auf der gesamten Substratober­ fläche;
• - selektives Wegätzen des vierten Isolationsfilms zwecks Freilegung des zweiten Isolationsfilms;
• - Wegätzen des zweiten Isolationsfilms und der Seitenwandstücke, derart, daß sich ein Raum zwischen dem vierten Isolationsfilm und dem er­ sten Isolationsfilm ergibt;
• - Bildung einer zweiten leitenden Schicht auf der gesamten Oberfläche der so erhaltenen Struktur;
• - selektives Wegätzen der zweiten leitenden Schicht, des ersten Isola­ tionsfilms und der ersten leitenden Schicht unter Verwendung des vierten Isolationsfilm als Maske; und
• - Entfernen des vierten Isolationsfilms sowie des verbleibenden ersten Isolationsfilms.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung nä­ her beschrieben. Es zeigen:

Fig. 1(a) bis 1(g) Querschnittsdarstellungen von Strukturen zur Er­ läuterung eines herkömmlichen Produktionsverfahrens einer Halbleiter­ speichereinrichtung;

Fig. 2(a) bis 2(i) Querschnittsdarstellungen zur Erläuterung eines Produktionsverfahrens nach einem Ausführungsbeispiel der vorliegenden Erfindung; und

Fig. 3 eine Querschnittsdarstellung durch eine Struktur, hergestellt nach einem anderen Ausführungsbeispiel der vorliegenden Erfindung.

Die Fig. 2(a) bis 2(i) zeigen eine Halbleiterspeicher­ struktur in unterschiedlichen Herstellungsstufen und dienen zur Erläuterung des erfindungsgemäßen Verfahrens.

In Fig. 2(a) ist ein p-Typ Halbleitersubstrat mit dem Bezugszeichen 1 ver­ sehen. Auf dem Halbleitersubstrat 1 sind ein aktiver Bereich und ein Isola­ tionsbereich definiert, und zwar mit Hilfe eines LOCOS-Prozesses, also durch lokale Oxidation von Silizium. Der entsprechende Isolationsfilm zur Bildung des Isolationsbereichs ist mit dem Bezugszeichen 2 versehen. Auf die Oberfläche der so erhaltenen Struktur wird zunächst ein Isolationsfilm 3 aufgebracht und darauf eine leitende Schicht 4 zur Bildung einer Gate­ elektrode. Anschließend erfolgt ein photolithographischer Prozeß zur Strukturierung des Films 3 und der Schicht 4, um auf diese Weise unter Verwendung eines Gateelektrodenmusters die Gateelektrode 4 zu erhal­ ten. Verunreinigungen vom n-Typ werden durch Ionenimplantation in die Gateelektrode 4 in selbstausrichtender Weise eingebracht und auch unter Verwendung der Gateelektrode 4 als Ionenimplantationsmaske. Anschlie­ ßend erfolgt ein Wärmebehandlungsprozeß, so daß sich Source- und Drainbereiche 5 innerhalb des aktiven Bereichs bilden. Auf diese Weise wird ein Transistor für eine Speicherzelle erhalten. Auf die gesamte Ober­ fläche der so erhaltenen Struktur wird eine Zwischenschicht 21 aufge­ bracht, beispielsweise ein Oxidfilm, um den Transistor zu isolieren. Dann wird auf der Zwischenschicht 21 ein Ätzstopper (ein Nitridfilm) 22 mit ei­ ner Dicke von etwa 100 nm gebildet, und zwar durch chemische Dampfabscheidung im Vakuum, also durch ein CVD-Verfahren oder durch ein PECVD-Verfahren, also durch plasmaverstärkte chemische Dampfab­ scheidung im Vakuum.

In einem weiteren Verfahrensschritt wird Photoresist (nicht gezeigt) auf den Ätzstopper 22 aufgebracht und strukturiert, um ein Photoresistmu­ ster zu erhalten, wie in Fig. 2(b) angedeutet. Danach werden der Nitrid­ film 22 (Ätzstopper) und der Oxidfilm 21 weggeätzt, und zwar durch ein re­ aktives Ionenätzverfahren (RIE-Verfahren), wobei das zuvor erwähnte Photoresistmuster als Maske benutzt wird. Dadurch wird eine Öffnung er­ halten, durch die der Source-/Drainbereich 5 freigelegt wird. Als Ätzgas kann hier z. B. CHF₃/O₂ oder CF₄ verwendet werden. Auf die gesamte Oberfläche der so erhaltenen Struktur wird dann eine erste leitende Schicht 23 aufgebracht, die in Kontakt mit dem Source-/Drainbereich 5 steht. Vorzugsweise ist die erste leitende Schicht 23 eine amorphe Siliziumschicht oder eine Polysiliziumschicht, in die Verunreinigungen durch ein LPCVD-Verfahren unter Verwendung von SiH₄ oder Si₂H₆ und PH₃ als Dotierstoff eingebracht werden. Die erste leitende Schicht 23 liegt mit an­ deren Worten auf dem Nitridfilm 22, an den Seitenwänden sowie am Boden der genannten Öffnung.

Wie in Fig. 2(c) zu erkennen ist, werden anschließend auf die gesamte Oberfläche der so erhaltenen Struktur zunächst ein erster Isolationsfilm 24 und daraufliegend ein zweiter Isolationsfilm 25 aufgebracht, der sich gemeinsam mit dem ersten Isolationsfilm 24 selektiv ätzen läßt. Als erster Isolationsfilm 24 dient vorzugsweise ein Oxidfilm mit einer Dicke von etwa 100 nm, der durch ein CVD-Verfahren oder durch ein PECVD-Ver­ fahren hergestellt wird. Als zweiter Isolationsfilm 25 wird ein Nitridfilm verwendet, der eine Dicke von etwa 300 nm aufweist und ebenfalls durch ein CVD-Verfahren oder durch ein PECVD-Verfahren gebildet wird.

Der zweite Isolationsfilm 25 und der erste Isolationsfilm 24 werden dann gemäß Fig. 2(d) selektiv weggeätzt, um die erste leitende Schicht 23 frei­ zulegen, und zwar oberhalb des Source-/Drainbereichs 5 bzw. der in den Filmen 21 und 22 vorhandenen Öffnung. Der zweite Isolationsfilm 25 und der erste Isolationsfilm 24 werden hier der Reihe nach weggeätzt, und zwar durch Anwendung eines photolithographischen Prozesses unter Verwen­ dung eines vorbestimmten Photoresistmusters.

Anschließend wird ein dritter Isolationsfilm (ein Nitridfilm) mit einer Dicke von etwa 100 nm durch ein CVD-Verfahren oder durch ein PECVD-Verfahren auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht, wobei der dritte Isolationsfilm aus demselben Material be­ steht wie der zweite Isolationsfilm 25. Danach wird der dritte Isolations­ film zurückgeätzt, um Seitenwandstücke 26 zu erhalten, die sich an den Seiten des ersten und des zweiten Isolationsfilms 24 und 25 befinden. Dar­ über hinaus können die Seitenwandstücke 26 auch an den Seiten der er­ sten leitenden Schicht 23 verbleiben, und zwar im Bereich der innerhalb der Schicht 21 vorhandenen Öffnung.

Schließlich wird ein vierter Isolationsfilm 27 (ein Oxidfilm) mit einer Dicke von etwa 150 bis 200 nm auf die gesamte Oberfläche der so erhaltenen Struktur niedergeschlagen, wobei dessen Dicke größer ist als diejenige des ersten Isolationsfilms 24. Dies ist in Fig. 2(e) gezeigt. Dabei wird auch der vierte Isolationsfilm 27 mit Hilfe eines CVD-Verfah­ rens oder eines PECVD-Verfahrens hergestellt.

Auf den vierten Isolationsfilm 27 wird danach ein Photoresist aufgebracht, der durch ein photolithographisches Verfahren strukturiert wird, um ein Photoresistmuster PR zu erhalten. Unter Verwendung dieses Photoresist­ musters PR als Maske wird anschließend der vierte Isolationsfilm 27 selek­ tiv weggeätzt, was in Fig. 2(f) gezeigt ist. Der vierte Isolationsfilm 27 über­ deckt dann nur noch einen Teil der Schichten 24 und 25. Danach werden die Seitenwandstücke 26, die sich an den Seiten des ersten und zweiten Isolationsfilms 24 und 25 befinden, weggeätzt, und zwar durch ein Naßätz­ verfahren unter Verwendung einer H₃PO₄-Lösung, so daß sich ein Raum A zwischen dem vierten Isolationsfilm 27 und dem ersten Isolationsfilm 24 ergibt. Natürlich wird dabei auch der zweite Isolationsfilm 25 weggeätzt, da er aus demselben Material wie die Seitenwandstücke 26 besteht. Der Raum A liegt auch zwischen der Stirnseite des zweiten Isolationsfilms 24 und der Seitenwand des vierten Isolationsfilms 27.

In einem nächsten Verfahrensschritt wird eine zweite leitende Schicht 28 auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht, also auf alle freiliegenden Oberflächen des ersten Isolationsfilms 24 und des vierten Isolationsfilms 27. Diese zweite leitende Schicht 28 wird durch Aufbringen eines Siliziumfilms mit einer Dicke von etwa 100 nm gebildet. Dabei ist dieser Siliziumfilm mit Verunreinigungen dotiert. Das Aufbringen der zweiten leitenden Schicht 28 erfolgt mittels eines LPCVD- Verfahrens im Temperaturbereich von etwa 520 bis 620°C. Die resultie­ rende Struktur ist in Fig. 2(g) dargestellt.

Die zweite leitende Schicht 28, der erste Isolationsfilm 24 und die erste lei­ tende Schicht 23 werden in dieser Reihenfolge weggeätzt, und zwar durch ein RIE-Verfahren (reaktives Ionenätzverfahren) und unter Verwendung des vierten Isolationsfilms 27 als Maske sowie ohne zusätzlichen Photore­ sist, wie in Fig. 2(h) gezeigt ist. Wie bereits erwähnt, bestehen der vierte Isolationsfilm 27 und der erste Isolationsfilm 24 aus demselben Oxidmaterial, wobei die Dicke des vierten Isolationsfilms 27 größer ist als die Dicke des ersten Isolationsfilms 24. Demzufolge verbleibt ein Teil des vierten Iso­ lationsfilms 27, während der erste Isolationsfilm 24 vollständig entfernt wird, so daß sich auch die erste leitende Schicht 23 wegätzen läßt, und zwar unter Verwendung des verbleibenden vierten Isolationsfilms 27 als Maske. Erfolgt also auch ein geringes Überätzen des ersten Isolationsfilms 24, bleibt dennoch ein Teil des vierten Isolationsfilms 27 übrig.

Der verbleibende erste und vierte Isolationsfilm 24 und 27 werden dann durch Naßätzen weggeätzt, und zwar unter Verwendung einer HF enthal­ tenden Lösung, wobei der Nitridfilm 22 als Ätzstopper benutzt wird. Auf diese Weise wird eine dreidimensionale Struktur eines Kondensator­ speicherknotens erhalten, wobei die zweite leitende Schicht 28 mit der er­ sten leitenden Schicht 23 verbunden ist, wie in Fig. 2(i) gezeigt ist.

Sodann wird auf die gesamte Oberfläche des Kondensatorspeicherknotens ein dielektrischer Film 29 aufgebracht, und zwar in konventioneller Weise.

Dieser dielektrische Film 29 liegt im Boden der Öffnung auf dem ersten lei­ tenden Film 23 oder auf dem Rest des dort noch eventuell verbleibenden Materials des Films 27 und erstreckt sich von dort nach oben über die eventuell in der Öffnung vorhandenen Seitenwandstücke 26 (siehe Fig. 2(d)), über die an der Böschung der Öffnung liegende erste leitende Schicht 23 hinweg, verläuft dann über die zweite leitende Schicht 28 hinweg sowie anschließend wiederum über die äußeren Seiten der ersten leitenden Schicht 23 und kommt danach auf dem Ätzstopper 22 zu liegen. Dabei sei darauf hingewiesen, daß die zweite leitende Schicht 28 gemäß Fig. 2(g) nur so dick aufgebracht wird, daß durch sie der Raum zwischen dem vier­ ten Isolationsfilm 27 und dem ersten Isolationsfilm 24, gesehen in Verti­ kalrichtung zur Substratoberfläche, nicht vollständig ausgefüllt wird, so daß hier ebenfalls ein Einschnitt erhalten wird, der horizontal verläuft.

Sodann wird auf die gesamte Oberfläche des dielektrischen Films 29 lei­ tendes Material aufgebracht, um eine Kondensatorplattenelektrode 30 zu erhalten, wobei das leitende Material auch zwischen den horizontal ver­ laufenden Ausschnitten zu liegen kommt, die sich zwischen den Schichten 23 und 28 sowie den beiden oberen Armen der zweiten leitenden Schicht 28 befinden. Die Herstellung des Kondensators ist damit im wesentlichen ab­ geschlossen.

In der Fig. 3 ist ein weiterer Schritt des erfindungsgemäßen Verfahrens in Übereinstimmung mit einem anderen Ausführungsbeispiel erläutert. Nachdem die Kondensatorelektrode gebildet worden ist, werden der Nitridfilm 22 und diejenigen Seitenwandstücke 26, die sich an den Seiten­ wänden der ersten leitenden Schicht 23 befinden, also innerhalb der ge­ nannten Öffnung liegen, durch Naßätzen weggeätzt, und zwar mit Hilfe ei­ ner H₃PO₄ enthaltenden Lösung. Alternativ kann der Ätzvorgang hier auch ein isotropes Trockenätzen sein. Danach liegt die in Fig. 3 gezeigte Struktur vor.

Durch Beseitigen des Nitridfilms 22 wird ein noch größerer Teil der Ober­ fläche der ersten leitenden Schicht 23 freigelegt, wodurch sich die Kapazi­ tät des Kondensators noch weiter vergrößern läßt. Auch hier wird jetzt auf die gesamte Oberfläche wiederum ein dielektrischer Film aufgebracht, der insbesondere jetzt auch an der Unterseite der ersten leitenden Schicht 23 und auf der oberen Fläche der Zwischenschicht 21 liegt. Dabei ist die Dicke des dielektrischen Films 29 so gewählt, daß durch ihn der Zwischenraum zwischen den Schichten 21 und 23 nicht vollständig ausgefüllt ist. Wird anschließend leitendes Material zur Bildung der Kondensatorplattenelek­ trode auf die gesamte freiliegende Oberfläche der so erhaltenen Struktur aufgebracht, so kommt dieses auch im verbleibenden Spalt zwischen den Schichten 21 und 23 zu liegen.

Claims (9)

1. Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens be­ stehend aus einem Transistor und einer Kondensatorelektrode, mit fol­ genden Schritten:

• - Bildung eines Gateisolationsfilms (3) auf einem Halbleitersubstrat (1);
• - Bildung einer Gateelektrode (4) auf dem Gateisolationsfilm (3);
• - Bildung von Source- und Drainbereichen (5) im Halbleitersubstrat (1) an jeweils einer Seite der Gateelektrode (4);
• - Bildung einer Zwischenschicht (21) und einer daraufliegenden Ätz­ stoppschicht (22) auf der gesamten Substratoberfläche;
• - selektives Wegätzen der Ätzstoppschicht (22) und der Zwischen­ schicht (21) zur Bildung einer Öffnung, die den Source-/Drainbereich (5) freilegt;
• - Bildung einer ersten leitenden Schicht (23) auf der gesamten Sub­ stratoberfläche;
• - Bildung eines ersten Isolationsfilms (24) und darauf eines zweiten Isolationsfilms (25) auf der gesamten Substratoberfläche, wobei der zweite Isolationsfilm (25) mit dem ersten Isolationsfilm (24) selektiv ätzbar ist;
• - der erste und der zweite Isolationsfilm (24, 25) werden selektiv weg­ geätzt, um die erste leitende Schicht (23) in der Öffnung freizulegen;
• - Bildung von Seitenwandstücken (26) aus einem dritten Isolations­ film an der Seite von erstem und zweitem Isolationsfilm (24, 25), wobei die Seitenwandstücke (26) aus demselben Material bestehen wie der zweite Isolationsfilm (25);
• - Bildung eines vierten Isolationsfilms (27) auf der gesamten Substrat­ oberfläche;
• - selektives Wegätzen des vierten Isolationsfilms (27) zwecks Freile­ gung des zweiten Isolationsfilms (25);
• - Wegätzen des zweiten Isolationsfilms (25) und der Seitenwandstücke (26), derart, daß sich ein Raum (A) zwischen dem vierten Isolationsfilm (27) und dem ersten Isolationsfilm (24) ergibt;
• - Bildung einer zweiten leitenden Schicht (28) auf der gesamten Ober­ fläche der so erhaltenen Struktur;
• - selektives Wegätzen der zweiten leitenden Schicht (28), des ersten Isolationsfilms (24) und der ersten leitenden Schicht (23) unter Verwen­ dung des vierten Isolationsfilms (27) als Maske; und
• - Entfernen des vierten Isolationsfilms (27) sowie des verbleibenden ersten Isolationsfilms (24).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der er­ ste Isolationsfilm (24) und der vierte Isolationsfilm (27) jeweils durch einen Oxidfilm gebildet sind.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Isolationsfilm (25) ein Nitridfilm ist.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt zur Bildung der Seitenwandstücke (26) einen Teilschritt umfaßt, in welchem nach selektivem Wegätzen des ersten Isolationsfilms (24) und des zweiten Isolationsfilms (25) ein dritter Isolationsfilm aus demselben Mate­ rial wie der zweite Isolationsfilm (25) auf die gesamte Oberfläche der so er­ haltenen Struktur aufgebracht und anschließend zurückgeätzt wird.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Isolationsfilm (25) und die Seitenwandstücke (26) durch Naßätzen entfernt werden, und zwar unter Verwendung einer H₃PO₄ enthaltenden Lösung.

6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der vier­ te Isolationsfilm (27) aus demselben Material wie der erste Isolationsfilm (24) besteht.

7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke des vierten Isolationsfilms (27) größer ist als die Dicke des ersten Isolationsfilms (24).

8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Ent­ fernung des vierten Isolationsfilms (27) und des verbleibenden ersten Iso­ lationsfilms (24) gemäß letztem Verfahrensschritt ein Naßätzprozeß durchgeführt wird, und zwar unter Verwendung einer HF enthaltenden Lö­ sung.

9. Verfahren nach Anspruch 1, gekennzeichnet durch einen weiteren Schritt zur Entfernung der Ätzstoppschicht (22) nach Entfernung des vier­ ten Isolationsfilms (27) und des ersten Isolationsfilms (24).