DE4126046A1 - Herstellungsverfahren und struktur eines dram-speicherzellenkondensators - Google Patents
Herstellungsverfahren und struktur eines dram-speicherzellenkondensatorsInfo
- Publication number
- DE4126046A1 DE4126046A1 DE4126046A DE4126046A DE4126046A1 DE 4126046 A1 DE4126046 A1 DE 4126046A1 DE 4126046 A DE4126046 A DE 4126046A DE 4126046 A DE4126046 A DE 4126046A DE 4126046 A1 DE4126046 A1 DE 4126046A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- concave
- walls
- photoresist
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000003860 storage Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 238000009413 insulation Methods 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims 11
- 238000000926 separation method Methods 0.000 claims 3
- 238000002955 isolation Methods 0.000 claims 2
- 230000005055 memory storage Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 64
- 239000004642 Polyimide Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die vorliegende Erfindung betrifft eine
Halbleiterspeichereinrichtung und insbesondere ein
Herstellungsverfahren und eine Struktur eines
DRAM-Speicherzellenkondensators mit hoher Kapazität.
Da bei Halbleitereinrichtung allgemein eine Tendenz zu
einer höheren Chipintegrationsdichte zu beobachten ist,
werden die durch die Halbleitereinrichtung
eingenommenen Flächen mehr und mehr reduziert. Demgemäß
ist es bei der Herstellung einer DRAM-Speicherzelle mit
einem Transistor und einem Kondensator insbesondere
wichtig, auf einer begrenzten Fläche die Kapazität zu
erhöhen.
In den Fig. 1A bis 1C ist ein Herstellungsprozeß eines
konventionellen zylindrischen Kondensators dargestellt,
wie es in "Symposium On VLSI Technology", S. 13-14,
veröffentlicht 1990, offenbart ist. In Fig. 1A sind auf
einem Halbleitersubstrat 2 eines ersten
Leitfähigkeitstyps eine Feldoxidschicht 4, ein Gate 6,
eine Bitleitung 8 und eine Zwischenisolationsschicht 10
gebildet. Polyimid 12 wird auf das Substrat 2
aufgeschleudert und dadurch ein umgekehrtes Muster der
Speicherelektrode gebildet.
In Fig. 1B ist Polysilicium über die gesamte Oberfläche
2 durch das CVD-Verfahren (Chemical Vapor Deposition)
abgelagert, um eine erste Leitfähigkeitsschicht 14 zu
bilden. Danach wird Photolack 16 über die gesamte
Oberfläche der ersten Leitfähigkeitsschicht 14
aufgetragen, und ein Rückwärtsverfahren durchgeführt,
bis die erste Leitfähigkeitsschicht 14 auf der Spitze
des Polyimid 12 freigelegt ist.
In Fig. 1C werden die freigelegten Abschnitte der
ersten Leitfähigkeitsschicht 14, des Photolacks 16 und
des Polyimid 12 nacheinander entfernt, um eine
zylindrische Speicherelektrode 18 zu bilden. Danach
werden eine Isolationsschicht 20 aus Ta2O5 und eine
Zellelektrode 22 aus Wolfram aus dem Substrat 2
gebildet, um die Herstellung des Kondensators zu
vervollständigen. Aus dem Vorstehenden ergibt sich, daß
bei einem konventionellen zylindrischen Kondensator
beide Enden der Speicherelektroden senkrecht zum
Substrat nach oben weisen, so daß die Kapazität des
Kondensators stark vergrößert werden kann.
Es ist allerdings von Nachteil, daß das als
Aufreißschicht zur Bildung des
Speicherelektrodenmusters verwendete Polyimid
hitzeempfindlich ist. Demgemäß gab es die
Schwierigkeit, daß das Polyimid bei der hohen
Temperatur, bei der die Polysiliciumschicht abgelagert
wird, transformiert oder kontaminiert werden kann.
Weiterhin war das Anwachsen der Kapazität begrenzt, da
nur ein einzelner konkaver Bereich im Kondensator
gebildet wurde.
Es ist Aufgabe der Erfindung, ein Herstellungsverfahren
eines DRAM-Speicherzellenkondensators unter Verwendung
einer Aufreißschicht bereitzustellen, welche zur
Bildung eines Speichermusters verwendet wird und die
nicht durch Hitze transformiert oder kontaminiert wird.
Es ist eine weitere Aufgabe der Erfindung, ein
Herstellungsverfahren eines
DRAM-Speicherzellenkondensators mit hoher Kapazität
durch einen einfachen und sicheren Herstellungsprozeß
zu gewährleisten.
Aufgrund einer weiteren Aufgabe der Erfindung wird eine
DRAM-Zelle mit einer Vielzahl von konkaven Bereichen in
einer Speicherelektrode bereitgestellt.
Zur Lösung der vorangehenden Aufgabe und anderer
Merkmale der Erfindung verwendet eine Ausführungsform
der Erfindung eine Oxidschicht anstelle der
Polyimidschicht als Aufreißschicht zur Bildung des
Speicherelektrodenmusters.
Gemäß eines weiteren Aspekts der Erfindung wird bei
einer Ausführungsform der Erfindung ein erster konkaver
Bereich durch Verwendung einer Oxidschicht als
Aufreißschicht gebildet und darauffolgend eine
Isolationszwischenlage aus Oxidschicht im ersten
konkaven Bereich gebildet. Danach wird eine
Leitungsschicht gebildet und dann die Leitungsschicht
in dem konkaven Bereich und die Spitze der
Leitungsschicht entfernt, wodurch ein Kondensator mit
einer Vielzahl von konkaven Bereichen gebildet wird.
Im folgenden wird die Erfindung anhand der in der
Zeichnung beigefügten Figuren näher erläutert und
beschrieben. Es zeigen:
Fig. 1A bis 1D einen Herstellungsprozeß eines DRAM-
Speicherzellenkondensators nach einem konventionellen
Verfahren;
Fig. 2 eine perspektivische Ansicht eines
DRAM-Speicherzellenkondensators gemäß der Erfindung;
Fig. 3 eine Querschnittsansicht des
DRAM-Speicherzellenkondensators entlang der Linie A-A′
aus Fig. 2, und
Fig. 4A bis 4F einen Herstellungsprozeß des
erfindungsgemäßen DRAM-Speicherzellenkondensators.
In Fig. 2 ist eine perspektivische Ansicht des
erfindungsgemäßen DRAM-Speicherzellenkondensators
dargestellt. Eine Feldoxidschicht 28 ist auf einem
Halbleitersubstrat 26 eines ersten Leitfähigkeitstyps
gebildet. Source- und Drain-Bereiche 34, 36 des anderen
Leitfähigkeitstyps sind durch eine zwischen ihnen
ausgebildete Kanalregion in einem bestimmten Abstand
zueinander angeordnet. Gates 32 sind oberhalb der
Feldoxidschicht 28 und dem Kanalbereich gebildet.
Zusätzlich weist die Speicherelektrode 72 eine Vielzahl
von konkaven Bereichen 64, 66, 68 und 70 auf, die so
gebildet sind, daß der Source-Bereich 34 und die Gates
32 benachbart zum Source-Bereich mit dem unteren Teil
der Speicherelektrode 72 verbunden sind. In Fig. 3 ist
ein Querschnitt des erfindungsgemäßen
DRAM-Speicherzellenkondensators dargestellt. Es werden
gleiche Bezugszeichen für gleiche oder äquivalente
Teile gemäß Fig. 2 verwendet. In der Figur sind zwei
Transistoren und zwei Kondensatoren dargestellt. Jeder
Kondensator hat eine Speicherelektrode 71 mit eine
Vielzahl von konkaven Bereichen. Außerdem sind eine
dielektrische Schicht 74 und eine Zellenelektrode 76
auf der Speicherelektrode 72 aufgetragen.
In den Fig. 4A bis 4F wird ein Herstellungsprozeß des
erfindungsgemäßen DRAM-Speicherzellenkondensators
beschrieben. Gleiche Bezugszeichen werden wiederum für
gleiche oder äquivalente Teile gemäß den Fig. 2 und 3
verwendet.
In Fig. 4A ist ein Halbleitersubstrat 26 eines ersten
Leitfähigkeitstyps dargestellt, auf dem eine
Feldoxidschicht 28 mit einer Dicke von 2000A-3000A
aufgetragen ist. Die Gateoxidschicht 30 weist eine
Dicke von 100-200A auf. Source 34 und Drain 36 des
anderen Leitfähigkeitstyps sind getrennt durch den
Kanalbereich gebildet. Darauffolgend ist die
Isolationsschicht 38 auf dem Kanalbereich, dem Gate 32
und den Seitenwänden des Gates 32 auf der
Feldoxidschicht 28 aufgetragen. Eine erste Oxidschicht
40 und Nitridschicht 42 sind aufeinanderfolgend auf das
Substrat aufgebracht. Danach wird ein erster Photolack
44 auf das Substrat 26 mit einer Dicke von
0,5 µm-1 µm aufgetragen und ein Photoätzverfahren
durchgeführt, um den ersten Photolack nur in Bereichen,
in denen die Speicherelektrode geformt werden soll, zu
belassen. Zwischen dem ersten verbleibenden
Photolackmuster wird eine zweite Feldoxidschicht 26
eingefüllt. Ein Rückwärtsprozeß wird solange
durchgeführt, bis der erste Photolack 44 vollständig
abgeätzt ist. Die zweite Feldoxidschicht, die zwischen
das erste Photolackmuster eingefüllt wurde, ist durch
eine Nitridschicht oder durch eine SOG (Spin-On-Glass)
Schicht ersetzbar.
In Fig. 4B ist die erste Photolackschicht 44 entfernt,
um ein umgekehrtes Muster der ersten Speicherelektrode
in einem ersten konkaven Bereich 54 zu bilden. Bei
dieser Ausführungsform sind die verbleibenden Wände der
zweiten Oxidschicht 46 Aufreißschichten zur Bildung
eines Speicherelektrodenmusters.
In Fig. 4C sind freigelegte Bereiche der Nitridschicht
42 und der unter dieser gebildeten Oxidschicht 40
entfernt, um die Oberfläche des Source-Bereichs 34
freizulegen. Eine erste Polysiliciumschicht 48 wird auf
das Substrat 26 aufgetragen, wobei diese mit den
freigelegten Abschnitten des Source-Bereiches 34 in
Kontakt steht. Vorzugsweise wird die erste
Polysiliciumschicht 48 mit einer Dicke von etwa 1000 A
ausgebildet. Danach wird ein zweiter Photolack 50 auf
die Oberfläche 26 aufgetragen und ein Rücksetzprozeß
durchgeführt, bis die erste Polysiliciumschicht auf der
Spitze der zweiten Oxidschicht 46 freigelegt ist. In
Fig. 4D sind die freigelegten Abschnitte der ersten
Polysiliciumschicht 48 entfernt, um eine
Speicherelektrode 52 im ersten konkaven Bereich 54 zu
bilden. Der im Zentrum des ersten konkaven Bereichs 54
verbleibende zweite Photolack 50 wird entfernt, um eine
Öffnung 56 zu bilden, welche erste und zweite
Seitenwände aufweist, die in einem bestimmten Abstand
von den zwei zugewandten Wänden des ersten konkaven
Bereichs 54 angeordnet sind. Die Öffnung 56 umfaßt
weiterhin eine dritte und eine vierte Wand der ersten
Polysiliciumschicht, die im wesentlichen zwischen der
ersten und zweiten Wand und senkrecht zu diesen
verlaufen. Die Enden der dritten und vierten Wand sind
mit dem vorderen und entsprechenden hinteren Ende der
ersten und zweiten Wand verbunden. Eine dritte
Oxidschicht mit einer Dicke von 1500 A ist auf dem
Substrat 26 angeordnet und in einem darauffolgenden
Rückätzprozeß werden auf den Wänden der Öffnung 56
die isolierende Schicht 58 aus der dritten Oxidschicht
gebildet.
In Fig. 4E wird der noch verbliebene Rest des zweiten
Photolacks 50 aus dem ersten konkaven Bereich 54
entfernt. Eine zweite Polysiliciumschicht 60 der Dicke
500 bis 1000 A wird auf dem Substrat 26 abgelagert. Ein
dritter Photolack 62 wird auf das Substrat 26
aufgetragen und ein Rückätzprozeß durchgeführt, bis
die zweite Polysiliciumschicht 60 auf der Spitze der
zweiten Oxidschicht 46 und auf der isolierenden Schicht
58 freigelegt ist.
In Fig. 4F werden die freigelegten Abschnitte der
zweiten Polysiliciumschicht 60 entfernt und
darauffolgend nacheinander ein dritter Photolack 62 und
die isolierende Schicht 58 aus der dritten Oxidschicht
entfernt, um die Speicherelektrode 72 mit einem zweiten
bis fünften konkaven Bereich 64, 66, 68 und 70 zu
bilden. Danach werden die zweite Oxidschicht 46, die
unter dieser gebildete Nitridschicht 42 und die erste
Oxidschicht 40 entfernt. Dann wird die dielektrische
Schicht 74 und die Zellelektrode 76 auf dem Substrat 26
gebildet, um die Herstellung eines
Vielkammertyp-Kondensators mit einer Vielzahl von
konkaven Bereichen zu vervollständigen. Bei dieser
Ausführungsform ist die dieelektrische Schicht 74
vorzugsweise eine Schicht aus Ta2O5, eine ONO-Schicht
oder eine PZT-Schicht, jeweils in der Dicke von
300-80A. Die Zellelektrode 76 ist 1000A-3000A dick.
Wie vorstehend beschrieben, weist eine Ausführungsform
der Erfindung eine Speicherelektrode 72 auf, bei der
die linke und rechte Seitenwand 58 der Öffnung 56 in
einem bestimmten Abstand zueinander und parallel zu den
entsprechenden Seitenwänden 52 des ersten konkaven
Bereichs 54 gebildet sind, wobei ringförmig ein
rechteckiger konkaver Bereich 66 einen mittleren
konkaven Bereich 68 des ersten konkaven Bereichs 54
umgibt und zwei konkave Bereiche 64 und 70 symmetrisch
auf der linken und rechten Seite davon angeordnet sind.
Bei einer anderen Ausführungsform der Erfindung kann
die Speicherelektrode so geformt sein, daß vier
Seitenwände der Öffnung 56 mit einem bestimmten Abstand
untereinander parallel zu entsprechenden Seitenwänden
des ersten konkaven Bereichs 54 angeordnet sind, wobei
ein erster und zweiter konkaver Bereich ringgleich um
einen zentralen konkaven Bereich 68 des ersten konkaven
Bereichs 54 angeordnet ist.
Der erfindungsgemäße DRAM-Speicherzellenkondensators
verwendet anstelle des konventionellen Polyimids als
Aufreißschicht eine Oxidschicht, um ein
Speicherelektrodenmuster zu bilden. Deshalb wird die
Aufreißschicht aus Oxid auch in einem darauffolgenden,
bei hoher Temperatur durchgeführten
Polysiliciumabscheidungsschritt nicht transformiert
oder kontaminiert, so daß ein gewünschtes
Speicherelektrodenmuster geformt werden kann und das
Ergebnis des Prozesses verbessert wird.
Außerdem weist der erfindungsgemäße
DRAM-Speicherzellenkondensators eine Vielzahl von
konkaven Bereichen auf, die im ersten konkaven Bereich
durch Bilden der Isolationsschicht im
Speicherelektrodenmuster geformt sind. Aufgrund dessen
kann die Kapazität im Vergleich zu einem
konventionellen zylindrischen Kondensator erheblich
gesteigert werden. Demgemäß kann im Falle einer
hochintegrierten Halbleiterspeichereinrichtung mit mehr
als 64 Mbit der erfindungsgemäße
DRAM-Speicherzellenkondensators ohne eine Zunahme der
durch den Kondensator benötigten Fläche genügend
Kapazität aufweisen.
Claims (17)
1. Herstellungsverfahren eines
DRAM-Speicherzellenkondensators mit einem Transistor und
einem Kondensator mit den Verfahrensschritten:
Bilden einer ersten und zweiten Isolationsschicht (40, 42) und eines ersten Photolacks (44) nacheinanderfolgend auf einem Halbleitersubstrat (26) eines ersten Leitfähigkeitstyps, auf dem der Transistor gebildet ist, und Entfernen des auf dem Substrat abgelagerten ersten Photolacks außer von einem Diffusionsbereich (34) und einem benachbart zum Diffusionsbereich angeordneten Gate (32);
Auftragen einer dritten Isolationsschicht (46) zwischen das verbleibende erste Photolackmuster und Entfernen des verbleibenden ersten Photolacks, um eine Vielzahl von aus der dritten Isolationsschicht gebildeten Wänden und einen ersten konkaven Bereich (54) zu bilden, der von der dritten Isolationsschicht (46) umgeben ist;
Ätzen von freiliegenden Abschnitten der ersten und zweiten Isolationsschichten (40, 42) und Freilegen der Oberfläche des Diffusionsbereichs (34), um eine erste Leitungsschicht (48) auf dem Substrat (26) abzulagern;
Auftragen eines zweiten Photolacks (50) auf der ersten Leitungsschicht (48) und Durchführen eines Rückätzprozesses, bis die erste auf der Spitze der dritten Isolationsschicht (46) abgelagerte Leitungsschicht (48) freiliegt, und
Entfernen der freiliegenden Abschnitte der ersten Leitungsschicht (48) und des zweiten Photolacks (50), um eine Speicherelektrode zu bilden.
Bilden einer ersten und zweiten Isolationsschicht (40, 42) und eines ersten Photolacks (44) nacheinanderfolgend auf einem Halbleitersubstrat (26) eines ersten Leitfähigkeitstyps, auf dem der Transistor gebildet ist, und Entfernen des auf dem Substrat abgelagerten ersten Photolacks außer von einem Diffusionsbereich (34) und einem benachbart zum Diffusionsbereich angeordneten Gate (32);
Auftragen einer dritten Isolationsschicht (46) zwischen das verbleibende erste Photolackmuster und Entfernen des verbleibenden ersten Photolacks, um eine Vielzahl von aus der dritten Isolationsschicht gebildeten Wänden und einen ersten konkaven Bereich (54) zu bilden, der von der dritten Isolationsschicht (46) umgeben ist;
Ätzen von freiliegenden Abschnitten der ersten und zweiten Isolationsschichten (40, 42) und Freilegen der Oberfläche des Diffusionsbereichs (34), um eine erste Leitungsschicht (48) auf dem Substrat (26) abzulagern;
Auftragen eines zweiten Photolacks (50) auf der ersten Leitungsschicht (48) und Durchführen eines Rückätzprozesses, bis die erste auf der Spitze der dritten Isolationsschicht (46) abgelagerte Leitungsschicht (48) freiliegt, und
Entfernen der freiliegenden Abschnitte der ersten Leitungsschicht (48) und des zweiten Photolacks (50), um eine Speicherelektrode zu bilden.
2. Verfahren nach Anspruch 1, wobei die erste
Isolationsschicht (40) eine Oxidschicht ist.
3. Verfahren nach Anspruch 1, wobei die zweite
Isolationsschicht (42) eine Nitridschicht ist.
4. Verfahren nach Anspruch 1, wobei die dritte
Isolationsschicht (46) entweder eine Oxidschicht, eine
Nitridschicht oder eine SON (Spin-On-Glass) Schicht ist.
5. Verfahren nach Anspruch 1, wobei die erste
Leitungsschicht eine Polysiliciumschicht ist.
6. Herstellungsverfahren eines
DRAM-Speicherzellenkondensators mit einem Transistor und
einem Kondensator, mit den folgenden Schritten.
Bilden eines ersten konkaven Bereichs (54), der von Oxidwänden (46) umgeben ist, die auf dem Halbleitersubstrat (26) außerhalb eines Diffusionsbereiches (34) und eines benachbart zum Diffusionsbereich angeordneten Gates (32) gebildet sind;
Bilden einer ersten Leitungsschicht (48) in dem ersten konkaven Bereich (54), die in Kontakt mit dem Diffusionsbereich (34) steht;
Auftragen eines ersten Photolacks (50) auf der ersten Leitungsschicht (48) und Durchführen eines Rückätzprozesses, bis die auf der Spitze der Oxidwände (46) aufgetragene Leitungsschicht (48) freigelegt ist;
Entfernen der freigelegten Bereiche der ersten Leitungsschicht (48) und Ätzen eines vorbestimmten Bereiches des ersten im ersten konkaven Bereich (54) verbleibenden Photolacks (50), bis die erste oben auf dem Diffusionsbereich (34) aufgetragene erste Leitungsschicht freiliegt, um eine Öffnung (56) und auf deren inneren Wänden eine Isolationstrennschicht (58) aus einer Isolationsschicht zu bilden;
Entfernen der verbleibenden Abschnitte des ersten Photolacks (50), um auf dem Substrat (26) eine zweite Leitungsschicht (60) zu bilden;
Auftragen eines zweiten Photolacks (62) auf der zweiten Leitungsschicht (60) und Durchführen eines Rückätzprozesses, bis die oben auf den Oxidwänden (46) und der Isolationstrennschicht (58) gebildete zweite Leitungsschicht (60) freiliegt; und
Entfernen der freiliegenden Abschnitte der zweiten Leitungsschicht (60) und des zweiten Photolacks (62) und der Isolationstrennschicht, um eine Speicherelektrode mit einer Vielzahl von konkaven Bereichen (64, 66, 68, 70) im ersten konkaven Bereich (54) zu bilden.
Bilden eines ersten konkaven Bereichs (54), der von Oxidwänden (46) umgeben ist, die auf dem Halbleitersubstrat (26) außerhalb eines Diffusionsbereiches (34) und eines benachbart zum Diffusionsbereich angeordneten Gates (32) gebildet sind;
Bilden einer ersten Leitungsschicht (48) in dem ersten konkaven Bereich (54), die in Kontakt mit dem Diffusionsbereich (34) steht;
Auftragen eines ersten Photolacks (50) auf der ersten Leitungsschicht (48) und Durchführen eines Rückätzprozesses, bis die auf der Spitze der Oxidwände (46) aufgetragene Leitungsschicht (48) freigelegt ist;
Entfernen der freigelegten Bereiche der ersten Leitungsschicht (48) und Ätzen eines vorbestimmten Bereiches des ersten im ersten konkaven Bereich (54) verbleibenden Photolacks (50), bis die erste oben auf dem Diffusionsbereich (34) aufgetragene erste Leitungsschicht freiliegt, um eine Öffnung (56) und auf deren inneren Wänden eine Isolationstrennschicht (58) aus einer Isolationsschicht zu bilden;
Entfernen der verbleibenden Abschnitte des ersten Photolacks (50), um auf dem Substrat (26) eine zweite Leitungsschicht (60) zu bilden;
Auftragen eines zweiten Photolacks (62) auf der zweiten Leitungsschicht (60) und Durchführen eines Rückätzprozesses, bis die oben auf den Oxidwänden (46) und der Isolationstrennschicht (58) gebildete zweite Leitungsschicht (60) freiliegt; und
Entfernen der freiliegenden Abschnitte der zweiten Leitungsschicht (60) und des zweiten Photolacks (62) und der Isolationstrennschicht, um eine Speicherelektrode mit einer Vielzahl von konkaven Bereichen (64, 66, 68, 70) im ersten konkaven Bereich (54) zu bilden.
7. Verfahren nach Anspruch 6, wobei die Öffnung (56)
erste und zweite im bestimmten Abstand zueinander
angeordnete Wände (58) aufweist, welche parallel zu
einer linken und rechten Seitenwand (52) des ersten
konkaven Bereichs (54) verlaufen, und mit dritten und
vierten Wänden aus der ersten Leitungsschicht (48), die
zwischen den ersten und zweiten Wänden angeordnet sind,
wobei die dritten und vierten Wände im wesentlichen
senkrecht entsprechend mit den vorderen und hinteren
Enden der ersten und zweiten Wände verbunden sind.
8. Verfahren nach Anspruch 6, wobei die Öffnung (56)
vier in einer bestimmten Entfernung zu den
entsprechenden Wänden des ersten konkaven Bereichs (54)
angeordnete Wände umfaßt.
9. Verfahren nach Anspruch 6, wobei die erste
Leitungsschicht (48) eine Polysiliciumschicht ist.
10. Verfahren nach Anspruch 6, wobei die zweite
Leitungsschicht (60) eine Polysiliciumschicht ist.
11. Verfahren nach Anspruch 6, wobei die
Isolationstrennschicht eine Oxidschicht ist.
12. Verfahren nach Anspruch 6 mit den weiteren
Schritten:
Bilden einer ersten und zweiten Isolationsschicht auf dem Substrat (26) vor dem Verfahrensschritt der Bildung eines ersten konkaven Bereiches (54).
Bilden einer ersten und zweiten Isolationsschicht auf dem Substrat (26) vor dem Verfahrensschritt der Bildung eines ersten konkaven Bereiches (54).
13. Verfahren nach Anspruch 12, wobei die erste
Isolationsschicht eine Oxidschicht ist.
14. Verfahren nach Anspruch 12, wobei die zweite
Isolationsschicht eine Nitridschicht ist.
15. Ein DRAM-Speicherzellenkondensator, gekennzeichnet
durch eine Speicherelektrode (72) mit eine Vielzahl von
konkaven Bereichen (64, 66, 68, 70), die auf einem
Diffusionsbereich (34) und zwei zum Diffusionsbereich
benachbart angeordneten Gates (32) ausgebildet sind;
einer Zellelektrode (76), die auf der Oberfläche der
Speicherelektrode (72) mit einer dazwischen angeordneten
Isolationsschicht (74) gebildet ist.
16. Der DRAM-Speicherzellenkondensator nach Anspruch 15,
gekennzeichnet durch eine Speicherelektrode (72) mit
einem ersten konkaven Bereich (68), der auf dem
Diffusionsbereich (34) angeordnet ist; einem zweiten
ringähnlich konkaven Bereich (66), der um den ersten
konkaven Bereich (68) angeordnet ist, und einem dritten
und vierten konkaven Bereich (64, 70), die symmetrisch
auf der linken und rechten Seite des ringähnlichen
konkaven Bereiches (66) angeordnet sind.
17. Der DRAM-Speicherzellenkondensator nach Anspruch 15,
gekennzeichnet durch eine Speicherelektrode (72) mit
einem ersten konkaven Bereich (68), der auf dem
Diffusionsbereich (34) angeordnet ist; einem zweiten
ringähnlich konkaven Bereich (66), der um den ersten
konkaven Bereich (68) angeordnet ist, und einem dritten
ringähnlichen konkaven Bereich, der um den zweiten
ringähnlichen konkaven Bereich angeordnet ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910008366A KR940006587B1 (ko) | 1991-05-23 | 1991-05-23 | 디램셀의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4126046A1 true DE4126046A1 (de) | 1992-11-26 |
| DE4126046C2 DE4126046C2 (de) | 1994-02-24 |
Family
ID=19314810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4126046A Expired - Fee Related DE4126046C2 (de) | 1991-05-23 | 1991-08-06 | Herstellungsverfahren für einen DRAM-Speicherzellenkondensator |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5364809A (de) |
| JP (1) | JP2501501B2 (de) |
| KR (1) | KR940006587B1 (de) |
| DE (1) | DE4126046C2 (de) |
| FR (1) | FR2676863B1 (de) |
| GB (1) | GB2256089B (de) |
| IT (1) | IT1251855B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19526232A1 (de) * | 1994-07-18 | 1996-01-25 | Hyundai Electronics Ind | Verfahren zur Herstellung eines Kondensators für eine Halbleitervorrichtung |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE39665E1 (en) | 1992-03-13 | 2007-05-29 | Micron Technology, Inc. | Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing |
| US5162248A (en) * | 1992-03-13 | 1992-11-10 | Micron Technology, Inc. | Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing |
| KR950021710A (ko) * | 1993-12-01 | 1995-07-26 | 김주용 | 반도체 장치의 캐패시터 제조방법 |
| US5536671A (en) * | 1993-12-28 | 1996-07-16 | Hyundai Electronics Industries, Co., Ltd. | Method for fabricating capacitor of a semiconductor device |
| US5550077A (en) * | 1995-05-05 | 1996-08-27 | Vanguard International Semiconductor Corporation | DRAM cell with a comb-type capacitor |
| US5950092A (en) * | 1995-06-02 | 1999-09-07 | Micron Technology, Inc. | Use of a plasma source to form a layer during the formation of a semiconductor device |
| US7294578B1 (en) * | 1995-06-02 | 2007-11-13 | Micron Technology, Inc. | Use of a plasma source to form a layer during the formation of a semiconductor device |
| US6716769B1 (en) | 1995-06-02 | 2004-04-06 | Micron Technology, Inc. | Use of a plasma source to form a layer during the formation of a semiconductor device |
| US5627094A (en) * | 1995-12-04 | 1997-05-06 | Chartered Semiconductor Manufacturing Pte, Ltd. | Stacked container capacitor using chemical mechanical polishing |
| US5607874A (en) * | 1996-02-02 | 1997-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a DRAM cell with a T shaped storage capacitor |
| US5856220A (en) | 1996-02-08 | 1999-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a double wall tub shaped capacitor |
| US5702989A (en) * | 1996-02-08 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for fabricating a tub structured stacked capacitor for a DRAM cell having a central column |
| US5940713A (en) * | 1996-03-01 | 1999-08-17 | Micron Technology, Inc. | Method for constructing multiple container capacitor |
| US5604146A (en) * | 1996-06-10 | 1997-02-18 | Vanguard International Semiconductor Corporation | Method to fabricate a semiconductor memory device having an E-shaped storage node |
| US5721154A (en) * | 1996-06-18 | 1998-02-24 | Vanguard International Semiconductor | Method for fabricating a four fin capacitor structure |
| US5998256A (en) * | 1996-11-01 | 1999-12-07 | Micron Technology, Inc. | Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry |
| US5726086A (en) * | 1996-11-18 | 1998-03-10 | Mosel Vitelic Inc. | Method of making self-aligned cylindrical capacitor structure of stack DRAMS |
| US6534409B1 (en) * | 1996-12-04 | 2003-03-18 | Micron Technology, Inc. | Silicon oxide co-deposition/etching process |
| US5972769A (en) * | 1996-12-20 | 1999-10-26 | Texas Instruments Incoporated | Self-aligned multiple crown storage capacitor and method of formation |
| US6146961A (en) | 1997-06-23 | 2000-11-14 | Micron Technology, Inc. | Processing methods of forming a capacitor |
| US6590250B2 (en) | 1997-11-25 | 2003-07-08 | Micron Technology, Inc. | DRAM capacitor array and integrated device array of substantially identically shaped devices |
| US6037213A (en) * | 1998-06-03 | 2000-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making cylinder-shaped capacitors for dynamic random access memory |
| KR100533376B1 (ko) * | 1998-12-30 | 2006-04-21 | 주식회사 하이닉스반도체 | 반도체 장치의 크라운형 커패시터 제조 방법 |
| TW448565B (en) * | 1999-06-03 | 2001-08-01 | Taiwan Semiconductor Mfg | Structure and manufacture method for window-frame type capacitor |
| US6297121B1 (en) * | 2000-08-16 | 2001-10-02 | Vanguard International Semiconductor Corporation | Fabrication method for capacitors in integrated circuits with a self-aligned contact structure |
| KR100599051B1 (ko) | 2004-01-12 | 2006-07-12 | 삼성전자주식회사 | 향상된 캐패시턴스를 갖는 캐패시터 및 그 제조 방법 |
| FR2885452A1 (fr) * | 2005-05-04 | 2006-11-10 | St Microelectronics Sa | Circuit integre comprenant au moins un condensateur et procede de formation de condensateur |
| US9997548B1 (en) * | 2017-05-11 | 2018-06-12 | Himax Technologies Limited | Method of fabricating semiconductor display apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0404553A1 (de) * | 1989-06-20 | 1990-12-27 | Sharp Kabushiki Kaisha | Halbleiterspeicheranordnung |
| DE4105501A1 (de) * | 1990-02-23 | 1991-08-29 | Zentr Mikroelekt Dresden Gmbh | Ein-transistor-speicherzellenanordnung und verfahren zu deren herstellung |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62286270A (ja) * | 1986-06-05 | 1987-12-12 | Sony Corp | 半導体メモリ装置 |
| JPS6474752A (en) * | 1987-09-17 | 1989-03-20 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JP2744457B2 (ja) * | 1989-02-28 | 1998-04-28 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JP2645069B2 (ja) * | 1988-04-07 | 1997-08-25 | 富士通株式会社 | 半導体集積回路装置 |
| JP2723530B2 (ja) * | 1988-04-13 | 1998-03-09 | 日本電気株式会社 | ダイナミック型ランダムアクセスメモリ装置の製造方法 |
| US5075428A (en) * | 1988-07-30 | 1991-12-24 | Bayer Aktiengesellschaft | 2,4-diamino-6-fluorotriazine disazo reactive dyestuffs |
| JPH0276257A (ja) * | 1988-09-12 | 1990-03-15 | Sharp Corp | 半導体メモリ素子 |
| JPH0290563A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Ltd | 電荷蓄積キヤパシタ |
| US5047826A (en) * | 1989-06-30 | 1991-09-10 | Texas Instruments Incorporated | Gigaohm load resistor for BICMOS process |
| JP2514435B2 (ja) * | 1989-08-02 | 1996-07-10 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| JPH0364964A (ja) * | 1989-08-03 | 1991-03-20 | Toshiba Corp | 半導体記憶装置の製造方法 |
| JPH0391957A (ja) * | 1989-09-04 | 1991-04-17 | Sony Corp | メモリ装置の製造方法 |
| JPH03127859A (ja) * | 1989-10-13 | 1991-05-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH07114260B2 (ja) * | 1989-11-23 | 1995-12-06 | 財団法人韓国電子通信研究所 | コップ状のポリシリコン貯蔵電極を有するスタック構造のｄｒａｍセル，およびその製造方法 |
| US5030585A (en) * | 1990-03-22 | 1991-07-09 | Micron Technology, Inc. | Split-polysilicon CMOS DRAM process incorporating selective self-aligned silicidation of conductive regions and nitride blanket protection of N-channel regions during P-channel gate spacer formation |
| JPH0437062A (ja) * | 1990-05-31 | 1992-02-07 | Sony Corp | スタックトキャパシタ型ｄｒａｍの製造方法 |
| US5126280A (en) * | 1991-02-08 | 1992-06-30 | Micron Technology, Inc. | Stacked multi-poly spacers with double cell plate capacitor |
| JPH04264767A (ja) * | 1991-02-20 | 1992-09-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1991
- 1991-05-23 KR KR1019910008366A patent/KR940006587B1/ko not_active IP Right Cessation
- 1991-07-01 US US07/723,403 patent/US5364809A/en not_active Expired - Lifetime
- 1991-08-01 FR FR9109791A patent/FR2676863B1/fr not_active Expired - Fee Related
- 1991-08-06 DE DE4126046A patent/DE4126046C2/de not_active Expired - Fee Related
- 1991-09-24 IT ITMI912535A patent/IT1251855B/it active IP Right Grant
- 1991-09-25 JP JP3271780A patent/JP2501501B2/ja not_active Expired - Fee Related
- 1991-09-30 GB GB9120753A patent/GB2256089B/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0404553A1 (de) * | 1989-06-20 | 1990-12-27 | Sharp Kabushiki Kaisha | Halbleiterspeicheranordnung |
| DE4105501A1 (de) * | 1990-02-23 | 1991-08-29 | Zentr Mikroelekt Dresden Gmbh | Ein-transistor-speicherzellenanordnung und verfahren zu deren herstellung |
Non-Patent Citations (3)
| Title |
|---|
| 1990 Symposium of VLSI Technology, S. 13/14 * |
| IBM Techn. Discl. Bull., Vol. 33, No. 2, 1990, S 245-247 * |
| IEEE Transactions on Electron Devices, Vol. 38, No. 2, Feb. 1991, S. 255-260 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19526232A1 (de) * | 1994-07-18 | 1996-01-25 | Hyundai Electronics Ind | Verfahren zur Herstellung eines Kondensators für eine Halbleitervorrichtung |
| DE19526232C2 (de) * | 1994-07-18 | 1998-02-26 | Hyundai Electronics Ind | Verfahren zur Herstellung eines Kondensators für eine Halbleitervorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI912535A0 (it) | 1991-09-24 |
| GB2256089A (en) | 1992-11-25 |
| JPH04350965A (ja) | 1992-12-04 |
| FR2676863B1 (fr) | 1998-09-04 |
| JP2501501B2 (ja) | 1996-05-29 |
| ITMI912535A1 (it) | 1993-03-24 |
| FR2676863A1 (fr) | 1992-11-27 |
| GB2256089B (en) | 1995-06-07 |
| KR940006587B1 (ko) | 1994-07-22 |
| GB9120753D0 (en) | 1991-11-13 |
| KR920022525A (ko) | 1992-12-19 |
| US5364809A (en) | 1994-11-15 |
| IT1251855B (it) | 1995-05-26 |
| DE4126046C2 (de) | 1994-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4126046C2 (de) | Herstellungsverfahren für einen DRAM-Speicherzellenkondensator | |
| DE3922456C2 (de) | ||
| DE4031411C2 (de) | Verfahren zur Herstellung einer einen Kondensator aufweisenden Halbleitervorrichtung | |
| DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
| DE4402216C2 (de) | Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren | |
| DE19935947B4 (de) | Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement | |
| DE19638684C2 (de) | Halbleitervorrichtung mit einem Kontaktloch | |
| DE4016686C2 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
| DE4027074C2 (de) | ||
| DE4029256C2 (de) | Halbleiterspeichervorrichtung mit wenigstens einer DRAM-Speicherzelle und Verfahren zu deren Herstellung | |
| DE3834241A1 (de) | Halbleitereinrichtung | |
| DE19930295C2 (de) | Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben | |
| DE4341698B4 (de) | Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung | |
| DE19838741A1 (de) | Kondensator und Verfahren zur Herstellung eines Kondensators | |
| DE4316503A1 (de) | Verfahren zur Herstellung einer beerdigten Bitleiteranordnung von Speicherzellen | |
| DE4203565C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE3543937C2 (de) | ||
| DE4210855A1 (de) | Speicherelement fuer einen dram und herstellungsverfahren fuer einen dram | |
| DE102020115742A1 (de) | Halbleitervorrichtung mit integrierter Schaltung | |
| DE4034995A1 (de) | Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung | |
| DE4406850C1 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode | |
| EP0443439A2 (de) | Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung | |
| DE4102184C2 (de) | Verfahren zum Herstellen einer DRAM-Zelle | |
| EP0931342B1 (de) | Eine barrierenfreie halbleiterspeicheranordnungen und deren herstellungsverfahren | |
| DE4101940A1 (de) | Dram-zelle mit tunnelfoermigem aufbau und verfahren zu ihrer bildung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |