JPH04350965A - 半導体メモリー装置のメモリーセルに用いられるキャパシターの製造方法及びその構造 - Google Patents
半導体メモリー装置のメモリーセルに用いられるキャパシターの製造方法及びその構造Info
- Publication number
- JPH04350965A JPH04350965A JP3271780A JP27178091A JPH04350965A JP H04350965 A JPH04350965 A JP H04350965A JP 3271780 A JP3271780 A JP 3271780A JP 27178091 A JP27178091 A JP 27178091A JP H04350965 A JPH04350965 A JP H04350965A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- memory device
- capacitor
- manufacturing
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000003860 storage Methods 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims 8
- 238000011109 contamination Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 11
- 239000004642 Polyimide Substances 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
め要約のデータは記録されません。
Description
で、特に高集積度の半導体メモリー装置、中でもDRA
Mのメモリーセルに用いられるキャパシターの製造方法
及びその構造に関するものである。
り、これに用いられるメモリーセル等の占有面積は減少
して行く傾向にある。そのため、メモリーセルが一つの
トランジスタと一つのキャパシターとから構成されるD
RAMの場合、制限された小面積内で最大の容量を確保
する努力が試みられている。
indrical) キャパシターの製造工程図であっ
て、1990年シンポジウムオンVLSIテクノロジ(
Symposium on VLSI Technol
ogy, PP13〜14) 誌に開示されている。
ットライン8及び層間絶縁膜10が形成された第1導電
形の半導体基板2の上面にポリイミド12をスピン塗布
してから、ストレージ電極の逆パターンを形成する。そ
の後に、図10で基板2の全面に化学気相蒸着法で多結
晶シリコンを蒸着させて導電層14を形成する。そして
、導電層14の上面にフォトレジスト16を塗布してか
ら、ポリイミド12の上面の導電層14が露出するまで
エッチング工程を実施する。図11で、露出した導電層
14を除去してから、フォトレジスト16及びポリイミ
ド12を除去する。これまでの工程によってシリンダ形
のストレージ電極18が形成される。そして、図12で
基板2の表面に5酸化タンタラム(Ta2O5)から成
る誘電膜20とタングステン(W)から成るプレート電
極22を形成してシリンダ形キャパシターを完成する。
終端を基板に直立するように上方向に伸張してシリンダ
形のキャパシターを形成することによって、キャパシタ
ーの容量を大幅に増大させていた。しかし、ストレージ
電極のパターンを形成するために犠牲層として使用され
るポリイミドが高温に弱い性質があるため、多結晶シリ
コンが蒸着されるときの高温でポリイミドが変形したり
、汚染されたりする問題点があった。また、できあがっ
たキャパシターの凹面が一つだけであるので、容量の増
大に限界があるという問題点もあったのである。
的は、DRAM等のメモリーセルのキャパシターの製造
方法において、高温で変形したり、汚染されたりしない
ストレージ電極のパターン形成用の犠牲層を使用したキ
ャパシターの製造方法を提供することにある。あるいは
、容易で、信頼性の高い工程で容量が極大化したキャパ
シターが形成できる方法を提供することにある。また、
本発明の他の目的は、容量を増大させるために複数個の
凹面を有したキャパシターを提供することにある。
するために本発明は、ストレージ電極のパターンを形成
するための犠牲層としてポリイミドに換えて酸化膜を使
用したことを特徴とする。また、本発明の他の目的を達
成するために、酸化膜から成る第1犠牲層で第1凹面部
を形成してから、この第1凹面部内に酸化膜から成る第
2犠牲層を形成する。その後に、これらの上面に導電層
を形成して複数個の凹面を有するストレージ電極を形成
したことを特徴とする。
化膜を使用しことで、高温でも変形せず、汚染の心配の
ない製造方法を提供でき、また、複数個の凹面をストレ
ージ電極に設けたことで表面積を大幅に増大でき、それ
によってキャパシターの容量を増大することが可能とな
る。
説明する。図1は本発明によるキャパシターの斜視図で
あって、フィールド酸化膜28が形成された第1導電形
の半導体基板26と、基板26内のチャネル領域によっ
て相互に所定距離離隔された第2導電形のソース34及
びドレイン36と、チャネル領域の上部及びフィールド
酸化膜28の上面に形成されたゲート32と、ソース3
4に接触し、ソース34及びこれに隣接した二つのゲー
トの上部に複数個の凹面64、66、68、70を有す
るストレージ電極72とを図示している。
であって、図1のA−A′線に沿った端面図である。図
1と同じ名称に該当するものは同じ番号を使用している
。尚、図2においては、図1では示さなかった図1のキ
ャパシターに隣接するキャパシターも図示しており、各
キャパシターは、複数個の凹面を有するストレージ電極
72と、図1には示されていないストレージ電極72の
表面に積層された誘電膜74と、プレート電極76とか
ら構成されている。
一実施例の製造工程図であって、図1及び図2と同じ名
称に該当するものは同じ番号を使用している。また、各
図とも図2と同様の端面を図示している。
000Å〜3000Åの厚さをもつフィールド酸化膜2
8と、100Å〜200Åの厚さをもつゲート酸化膜3
0と、チャネル領域によって相互に所定距離離隔された
第2導電形のソース34及びドレイン36と、チャネル
領域の上部及びフィールド酸化膜28の上部のゲート3
2と、ゲート32側壁に形成された絶縁膜スペーサ38
とが形成された第1導電形の半導体基板26の上面に、
各々が500Å〜1000Åの厚さをもった第1酸化膜
40及び窒化膜42を順次に積層する。その後に、この
ような基板26の上面に0.5μm〜1μmの厚さで第
1フォトレジスト44を塗布してから、光食刻工程を実
施してストレージ電極を形成する領域のみ第1フォトレ
ジスト44を残留させる。そして、第1フォトレジスト
44を除去した領域に第2酸化膜46を充填してから、
第1フォトレジスト44の表面が現われるまでエッチン
グ工程を実施する。ここで、第2酸化膜46は酸化膜で
あるが、この換わりに窒化膜またはSOG(Spin
on Glass) 膜を使用することもできる。
た後に残った第2酸化膜46がストレージ電極の逆パタ
ーンを形成しており、この第2酸化膜46がストレージ
電極を形成するための第1犠牲層となる。そして、第1
フォトレジスト44を除去した領域が第1凹面部54で
あり、ここにストレージ電極が形成される。
第1酸化膜40を除去してソース34の上面を露出させ
る。その後に、露出したソース34に接触する第1多結
晶シリコン層48を基板26の表面に形成する。この第
1多結晶シリコン層48の厚さは1000Å程度である
。その後、基板26の上面に第2フォトレジスト50を
塗布してから、第2酸化膜46の上部の第1多結晶シリ
コン層48が露出するまでエッチング工程を実施する。
8を除去して、第1凹面部54の表面に沿ったストレー
ジ電極52を形成する。
2酸化膜46を除去し、誘電膜とプレート電極とをスト
レージ電極52の上面に形成すれば、高温による変形や
、汚染の心配のないシリンダー形キャパシターを形成す
ることが可能である。
2フォトレジスト50の一部分を除去して開口部56を
形成する。この開口部56は、第1凹面部54の対向す
る二つの壁すなわち第1多結晶シリコン層52から所定
距離離隔され、第2フォトレジスト50から成る第1及
び第2側壁と、この第1及び第2側壁間の露出した第1
多結晶シリコン層52から成る第3及び第4側壁(図示
しない)とで構成されている。その後に、基板26の上
面に1500Å程度の厚さをもつ第3酸化膜58を形成
してからエッチング工程を実施して、第3酸化膜58を
除去する。このとき、開口部56の各側壁の第3酸化膜
58のみが残留する。この残留した第3酸化膜58が第
2犠牲層となる。
除去してから、基板26の上面に500Å〜1000Å
の厚さをもつ第2多結晶シリコン層60を形成する。そ
の後に、基板26の上面に第3フォトレジスト62を塗
布してから、第2酸化膜46及び第3酸化膜58の上部
の第2多結晶シリコン層60が露出するまでエッチング
工程を実施する。
0を除去してから、第3フォトレジスト62と第3酸化
膜58を除去すると、第1、第2、第3及び第4凹面6
8、66、64、70をもつストレージ電極72が形成
されている。その後に、第1酸化膜46とその下の窒化
膜42及び酸化膜40とを除去する。
レート電極76を形成して複数個の凹面を有するキャパ
シターを完成する。これをマルチチャンバ形キャパシタ
ーと呼ぶ。ここで、誘電膜74は5酸化タンタラム(T
a2O5)、ONO膜、PZT膜等で形成することがで
き、酸化膜としての換算厚さは30Å〜80Åである。 一方、プレート電極76は1000Å〜3000Åの厚
さをもつ。
、第1凹面部54内に開口部56を形成する際に、開口
部56の第1、第2側壁のみが第1凹面部54の壁すな
わち第1多結晶シリコン層52から所定距離離隔される
ようにして、第1凹面部54の中央領域の第1凹面68
及びこれを囲こむ環状の第2凹面66及びこれらを挟ん
で図中左右対称に位置する第3凹面64と第4凹面70
を形成した。しかし、本発明の他の実施例においては、
第1凹面部内に開口部を形成する際に、開口部の四つの
側壁が全部第1凹面部の壁すなわち多結晶シリコン層か
ら所定距離離隔されるようにすることで、第1凹面部の
中央領域の第1凹面を囲こんで第2及び第3の環状の凹
面を形成することも可能である。
装置のメモリーセルに用いられるキャパシターの製造方
法及びその構造において、ストレージ電極のパターンを
形成するための犠牲層として、従来のポリイミドの換わ
りに酸化膜を使用するようにしたことで、後続の高温の
多結晶シリコン蒸着工程が実施されても、酸化膜で形成
された犠牲層は変形や汚染の発生がなく、所望のストレ
ージ電極のパターンを形成することができるばかりでな
く、工程の歩留りを向上させる効果がある。また、スト
レージ電極のパターンである第1凹面部内にも犠牲層を
形成することによって、ストレージ電極に複数個の凹面
を形成することができ、従来のシリンダ型キャパシター
よりさらに容量を増大させることができる効果もある。 その結果、64M級以上の高集積度の半導体メモリー装
置においても、面積を増加させることなく充分な容量を
確保することができ、動作の信頼性を得ることができる
効果もある。
沿った端面図である。
する際の製造工程図である。
する際の製造工程図である。
する際の製造工程図である。
牲層を形成する際の製造工程図である。
する際の製造工程図である。
及び第4凹面を形成する際の製造工程図である。
ある。
ある。
ある。
Claims (17)
- 【請求項1】 一つのトランジスタと一つのキャパシ
ターとを具備するDRAM等のメモリーセルに用いられ
るキャパシターの製造方法において、トランジスタが形
成された第1導電形の半導体基板の上面に第1絶縁膜と
第2絶縁膜と第1フォトレジストとを順次に形成してか
ら、所定の拡散領域及びこれに隣接したゲートの上部の
領域以外の第1フォトレジストを除去する第1工程と、
第1フォトレジストが除去された領域に第3絶縁膜を充
填してから、残留している第1フォトレジストを除去し
て第3絶縁膜から成る犠牲層及びこの犠牲層で囲まれた
凹面部を形成する第2工程と、第2工程で露出した第2
絶縁膜及びその下の第1絶縁膜を食刻してその下の拡散
領域の上面を露出させてから、基板の表面に導電層を形
成する第3工程と、導電層の上面に第2フォトレジスト
を塗布してから、前記犠牲層の上部の導電層が露出する
までエッチング工程を実施する第4工程と、露出した導
電層及び第2フォトレジストを除去してストレージ電極
を形成する第5工程とを順次に実施することを特徴とす
る半導体メモリー装置のメモリーセルに用いられるキャ
パシターの製造方法。 - 【請求項2】 第1絶縁膜が酸化膜である請求項1記
載の半導体メモリー装置のメモリーセルに用いられるキ
ャパシターの製造方法。 - 【請求項3】 第2絶縁膜が窒化膜である請求項1記
載の半導体メモリー装置のメモリーセルに用いられるキ
ャパシターの製造方法。 - 【請求項4】 第3絶縁膜が、酸化膜又は窒化膜又は
SOG膜である請求項1記載の半導体メモリー装置のメ
モリーセルに用いられるキャパシターの製造方法。 - 【請求項5】 導電層が多結晶シリコン層である請求
項1記載の半導体メモリー装置のメモリーセルに用いら
れるキャパシターの製造方法。 - 【請求項6】 一つのトランジスタと一つのキャパシ
ターとを具備するDRAM等のメモリーセルに用いられ
るキャパシターの製造方法において、トランジスタが形
成された第1導電形の半導体基板上面の所定の拡散領域
及びこれに隣接したゲートの上部の領域以外に酸化膜か
ら成る第1犠牲層を形成し、同時に、この第1犠牲層に
よって囲まれた第1凹面部を形成する第1工程と、第1
凹面部内の拡散領域と接触する第1導電層を基板上面に
形成する第2工程と、第1導電層の上面に第2フォトレ
ジストを塗布してから、第1犠牲層の上部の第1導電層
が露出するまでエッチング工程を実施する第3工程と、
第3工程によって露出した第1導電層を除去してから、
第1凹面部内に残留している第2フォトレジストの一部
分を第1導電層が露出するまで食刻して開口部を形成し
、この開口部の内壁に第2犠牲層を形成する第4工程と
、第2フォトレジストを除去してから、基板上面に第2
導電層を形成する第5工程と、第5工程後の基板上面に
第3フォトレジストを塗布してから、第1及び第2犠牲
層の上部の第2導電層が露出するまでエッチング工程を
実施する第6工程と、露出した第2導電層を除去してか
ら第3フォトレジスト及び第2犠牲層を除去して、第1
凹面部内に複数個の凹面をもつストレージ電極を形成す
る第7工程とを順次に実施することを特徴とする半導体
メモリー装置のメモリーセルに用いられるキャパシター
の製造方法。 - 【請求項7】 第4工程で形成される開口部の側壁が
、第1凹面部の対向する二つの壁から所定距離離隔され
、第2フォトレジストから成る第1及び第2側壁と、こ
の第1及び第2側壁間の露出した第1導電層から成る第
3及び第4側壁とからなる請求項6記載の半導体メモリ
ー装置のメモリーセルに用いられるキャパシターの製造
方法。 - 【請求項8】 第4工程で形成される開口部が、第1
凹面部の各壁から所定距離離隔され、第2フォトレジス
トから成る四つの側壁からなる請求項6記載の半導体メ
モリー装置のメモリーセルに用いられるキャパシターの
製造方法。 - 【請求項9】 第1導電層が多結晶シリコン層である
請求項6記載の半導体メモリー装置のメモリーセルに用
いられるキャパシターの製造方法。 - 【請求項10】 第2導電層が多結晶シリコン層であ
る請求項6記載の半導体メモリー装置のメモリーセルに
用いられるキャパシターの製造方法。 - 【請求項11】 第2犠牲層が酸化膜で形成される請
求項6記載の半導体メモリー装置のメモリーセルに用い
られるキャパシターの製造方法。 - 【請求項12】 第1工程を実施する前に、基板上面
に第1及び第2絶縁膜を順次に形成する工程を実施する
請求項6記載の半導体メモリー装置のメモリーセルに用
いられるキャパシターの製造方法。 - 【請求項13】 第1絶縁膜が酸化膜である請求項1
2記載の半導体メモリー装置のメモリーセルに用いられ
るキャパシターの製造方法。 - 【請求項14】 第2絶縁膜が窒化膜である請求項1
2記載の半導体メモリー装置のメモリーセルに用いられ
るキャパシターの製造方法。 - 【請求項15】 半導体メモリー装置のメモリーセル
に用いられるキャパシターであって、所定の拡散領域に
接触し、この拡散領域とこれに隣接するゲートの上部に
かけて複数個の凹面部をもつストレージ電極と、このス
トレージ電極の表面に誘電膜を中間層として形成された
プレート電極とから構成される半導体メモリー装置のメ
モリーセルに用いられるキャパシター。 - 【請求項16】 ストレージ電極が、所定の拡散領域
の上部の第1凹面と、第1凹面を囲こむ環状の第2凹面
と、第2凹面を挟んで対称の位置で第2凹面に隣接する
第3及び第4凹面を包含している請求項15記載の半導
体メモリー装置のメモリーセルに用いられるキャパシタ
ー。 - 【請求項17】 ストレージ電極が、所定の拡散領域
の上部の第1凹面と、第1凹面を囲こむ環状の第2凹面
と、第2凹面を囲こむ環状の第3凹面とを包含している
請求項15に記載の半導体メモリー装置のメモリーセル
に用いられるキャパシター。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910008366A KR940006587B1 (ko) | 1991-05-23 | 1991-05-23 | 디램셀의 캐패시터 제조방법 |
KR8366/1991 | 1991-05-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04350965A true JPH04350965A (ja) | 1992-12-04 |
JP2501501B2 JP2501501B2 (ja) | 1996-05-29 |
Family
ID=19314810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3271780A Expired - Fee Related JP2501501B2 (ja) | 1991-05-23 | 1991-09-25 | 半導体メモリ―装置のメモリ―セルに用いられるキャパシタ―の製造方法及びその構造 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5364809A (ja) |
JP (1) | JP2501501B2 (ja) |
KR (1) | KR940006587B1 (ja) |
DE (1) | DE4126046C2 (ja) |
FR (1) | FR2676863B1 (ja) |
GB (1) | GB2256089B (ja) |
IT (1) | IT1251855B (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5162248A (en) * | 1992-03-13 | 1992-11-10 | Micron Technology, Inc. | Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing |
USRE39665E1 (en) | 1992-03-13 | 2007-05-29 | Micron Technology, Inc. | Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing |
KR950021710A (ko) * | 1993-12-01 | 1995-07-26 | 김주용 | 반도체 장치의 캐패시터 제조방법 |
US5536671A (en) * | 1993-12-28 | 1996-07-16 | Hyundai Electronics Industries, Co., Ltd. | Method for fabricating capacitor of a semiconductor device |
KR960006030A (ko) * | 1994-07-18 | 1996-02-23 | 김주용 | 반도체소자의 캐패시터 제조방법 |
US5550077A (en) * | 1995-05-05 | 1996-08-27 | Vanguard International Semiconductor Corporation | DRAM cell with a comb-type capacitor |
US5950092A (en) * | 1995-06-02 | 1999-09-07 | Micron Technology, Inc. | Use of a plasma source to form a layer during the formation of a semiconductor device |
US7294578B1 (en) * | 1995-06-02 | 2007-11-13 | Micron Technology, Inc. | Use of a plasma source to form a layer during the formation of a semiconductor device |
US6716769B1 (en) | 1995-06-02 | 2004-04-06 | Micron Technology, Inc. | Use of a plasma source to form a layer during the formation of a semiconductor device |
US5627094A (en) * | 1995-12-04 | 1997-05-06 | Chartered Semiconductor Manufacturing Pte, Ltd. | Stacked container capacitor using chemical mechanical polishing |
US5607874A (en) * | 1996-02-02 | 1997-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a DRAM cell with a T shaped storage capacitor |
US5702989A (en) * | 1996-02-08 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for fabricating a tub structured stacked capacitor for a DRAM cell having a central column |
US5856220A (en) | 1996-02-08 | 1999-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a double wall tub shaped capacitor |
US5940713A (en) * | 1996-03-01 | 1999-08-17 | Micron Technology, Inc. | Method for constructing multiple container capacitor |
US5604146A (en) * | 1996-06-10 | 1997-02-18 | Vanguard International Semiconductor Corporation | Method to fabricate a semiconductor memory device having an E-shaped storage node |
US5721154A (en) * | 1996-06-18 | 1998-02-24 | Vanguard International Semiconductor | Method for fabricating a four fin capacitor structure |
US5998256A (en) | 1996-11-01 | 1999-12-07 | Micron Technology, Inc. | Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry |
US5726086A (en) * | 1996-11-18 | 1998-03-10 | Mosel Vitelic Inc. | Method of making self-aligned cylindrical capacitor structure of stack DRAMS |
US6534409B1 (en) | 1996-12-04 | 2003-03-18 | Micron Technology, Inc. | Silicon oxide co-deposition/etching process |
US5972769A (en) * | 1996-12-20 | 1999-10-26 | Texas Instruments Incoporated | Self-aligned multiple crown storage capacitor and method of formation |
US6146961A (en) | 1997-06-23 | 2000-11-14 | Micron Technology, Inc. | Processing methods of forming a capacitor |
US6590250B2 (en) | 1997-11-25 | 2003-07-08 | Micron Technology, Inc. | DRAM capacitor array and integrated device array of substantially identically shaped devices |
US6037213A (en) * | 1998-06-03 | 2000-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making cylinder-shaped capacitors for dynamic random access memory |
KR100533376B1 (ko) * | 1998-12-30 | 2006-04-21 | 주식회사 하이닉스반도체 | 반도체 장치의 크라운형 커패시터 제조 방법 |
TW448565B (en) * | 1999-06-03 | 2001-08-01 | Taiwan Semiconductor Mfg | Structure and manufacture method for window-frame type capacitor |
US6297121B1 (en) * | 2000-08-16 | 2001-10-02 | Vanguard International Semiconductor Corporation | Fabrication method for capacitors in integrated circuits with a self-aligned contact structure |
KR100599051B1 (ko) | 2004-01-12 | 2006-07-12 | 삼성전자주식회사 | 향상된 캐패시턴스를 갖는 캐패시터 및 그 제조 방법 |
FR2885452A1 (fr) * | 2005-05-04 | 2006-11-10 | St Microelectronics Sa | Circuit integre comprenant au moins un condensateur et procede de formation de condensateur |
US9997548B1 (en) * | 2017-05-11 | 2018-06-12 | Himax Technologies Limited | Method of fabricating semiconductor display apparatus |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01257365A (ja) * | 1988-04-07 | 1989-10-13 | Fujitsu Ltd | 半導体集積回路装置 |
JPH0364068A (ja) * | 1989-08-02 | 1991-03-19 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JPH0391957A (ja) * | 1989-09-04 | 1991-04-17 | Sony Corp | メモリ装置の製造方法 |
JPH03127859A (ja) * | 1989-10-13 | 1991-05-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JPH0437062A (ja) * | 1990-05-31 | 1992-02-07 | Sony Corp | スタックトキャパシタ型dramの製造方法 |
JPH04264767A (ja) * | 1991-02-20 | 1992-09-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62286270A (ja) * | 1986-06-05 | 1987-12-12 | Sony Corp | 半導体メモリ装置 |
JPS6474752A (en) * | 1987-09-17 | 1989-03-20 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
JP2744457B2 (ja) * | 1989-02-28 | 1998-04-28 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP2723530B2 (ja) * | 1988-04-13 | 1998-03-09 | 日本電気株式会社 | ダイナミック型ランダムアクセスメモリ装置の製造方法 |
US5075428A (en) * | 1988-07-30 | 1991-12-24 | Bayer Aktiengesellschaft | 2,4-diamino-6-fluorotriazine disazo reactive dyestuffs |
JPH0276257A (ja) * | 1988-09-12 | 1990-03-15 | Sharp Corp | 半導体メモリ素子 |
JPH0290563A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Ltd | 電荷蓄積キヤパシタ |
JP2724209B2 (ja) * | 1989-06-20 | 1998-03-09 | シャープ株式会社 | 半導体メモリ素子の製造方法 |
US5047826A (en) * | 1989-06-30 | 1991-09-10 | Texas Instruments Incorporated | Gigaohm load resistor for BICMOS process |
JPH0364964A (ja) * | 1989-08-03 | 1991-03-20 | Toshiba Corp | 半導体記憶装置の製造方法 |
JPH07114260B2 (ja) * | 1989-11-23 | 1995-12-06 | 財団法人韓国電子通信研究所 | コップ状のポリシリコン貯蔵電極を有するスタック構造のdramセル,およびその製造方法 |
DD299990A5 (de) * | 1990-02-23 | 1992-05-14 | Dresden Forschzentr Mikroelek | Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung |
US5030585A (en) * | 1990-03-22 | 1991-07-09 | Micron Technology, Inc. | Split-polysilicon CMOS DRAM process incorporating selective self-aligned silicidation of conductive regions and nitride blanket protection of N-channel regions during P-channel gate spacer formation |
US5126280A (en) * | 1991-02-08 | 1992-06-30 | Micron Technology, Inc. | Stacked multi-poly spacers with double cell plate capacitor |
-
1991
- 1991-05-23 KR KR1019910008366A patent/KR940006587B1/ko not_active IP Right Cessation
- 1991-07-01 US US07/723,403 patent/US5364809A/en not_active Expired - Lifetime
- 1991-08-01 FR FR9109791A patent/FR2676863B1/fr not_active Expired - Fee Related
- 1991-08-06 DE DE4126046A patent/DE4126046C2/de not_active Expired - Fee Related
- 1991-09-24 IT ITMI912535A patent/IT1251855B/it active IP Right Grant
- 1991-09-25 JP JP3271780A patent/JP2501501B2/ja not_active Expired - Fee Related
- 1991-09-30 GB GB9120753A patent/GB2256089B/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01257365A (ja) * | 1988-04-07 | 1989-10-13 | Fujitsu Ltd | 半導体集積回路装置 |
JPH0364068A (ja) * | 1989-08-02 | 1991-03-19 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JPH0391957A (ja) * | 1989-09-04 | 1991-04-17 | Sony Corp | メモリ装置の製造方法 |
JPH03127859A (ja) * | 1989-10-13 | 1991-05-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JPH0437062A (ja) * | 1990-05-31 | 1992-02-07 | Sony Corp | スタックトキャパシタ型dramの製造方法 |
JPH04264767A (ja) * | 1991-02-20 | 1992-09-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
IT1251855B (it) | 1995-05-26 |
ITMI912535A1 (it) | 1993-03-24 |
GB2256089A (en) | 1992-11-25 |
FR2676863B1 (fr) | 1998-09-04 |
FR2676863A1 (fr) | 1992-11-27 |
ITMI912535A0 (it) | 1991-09-24 |
GB9120753D0 (en) | 1991-11-13 |
KR920022525A (ko) | 1992-12-19 |
JP2501501B2 (ja) | 1996-05-29 |
DE4126046C2 (de) | 1994-02-24 |
DE4126046A1 (de) | 1992-11-26 |
KR940006587B1 (ko) | 1994-07-22 |
US5364809A (en) | 1994-11-15 |
GB2256089B (en) | 1995-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04350965A (ja) | 半導体メモリー装置のメモリーセルに用いられるキャパシターの製造方法及びその構造 | |
JP2504606B2 (ja) | 半導体記憶装置およびその製造方法 | |
RU2194338C2 (ru) | Полупроводниковое запоминающее устройство с конденсаторами, образованными над и под транзистором ячейки памяти (варианты), и способ его изготовления | |
US5403767A (en) | Methods for manufacturing a storage electrode of DRAM cells | |
US5491103A (en) | Method for manufacturing a capacitor structure of a semiconductor memory device | |
US5284787A (en) | Method of making a semiconductor memory device having improved electrical characteristics | |
JP2875588B2 (ja) | 半導体装置の製造方法 | |
US5432116A (en) | Method for the fabrication of dynamic random access memory capacitor | |
JPH0439964A (ja) | Dramセルとdramセルの積層型キャパシタ及びその製造方法 | |
JP3222944B2 (ja) | Dramセルのキャパシタの製造方法 | |
JPH02312269A (ja) | 半導体記憶装置およびその製造方法 | |
JPH11345944A (ja) | Dramセルキャパシタ及びその製造方法 | |
US5571742A (en) | Method of fabricating stacked capacitor of DRAM cell | |
JP2780156B2 (ja) | 半導体メモリ装置及びその製造方法 | |
JPH06326268A (ja) | Dramセルのキャパシター及びその製造方法 | |
JPH04298074A (ja) | スタックキャパシタを備えたdramおよびその製造方法 | |
JPH04264767A (ja) | 半導体装置及びその製造方法 | |
JPS6384149A (ja) | 半導体メモリの製造方法 | |
JPH02260454A (ja) | メモリ装置の製造方法 | |
JP2620529B2 (ja) | ディーラム キャパシター製造方法 | |
JP3120462B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JPH08204148A (ja) | 半導体装置及びその製造方法 | |
GB2244596A (en) | Semiconductor memory device with stacked capacitor | |
JP2950550B2 (ja) | 半導体記憶装置の製造方法 | |
KR940006677B1 (ko) | 반도체 메모리 장치의 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |