DE4409718A1 - Kondensator für ein Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents
Kondensator für ein Halbleiterbauelement und Verfahren zu seiner HerstellungInfo
- Publication number
- DE4409718A1 DE4409718A1 DE4409718A DE4409718A DE4409718A1 DE 4409718 A1 DE4409718 A1 DE 4409718A1 DE 4409718 A DE4409718 A DE 4409718A DE 4409718 A DE4409718 A DE 4409718A DE 4409718 A1 DE4409718 A1 DE 4409718A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- capacitor
- further characterized
- etching process
- storage electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- C—CHEMISTRY; METALLURGY
- C07—ORGANIC CHEMISTRY
- C07D—HETEROCYCLIC COMPOUNDS
- C07D417/00—Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and sulfur atoms as the only ring hetero atoms, not provided for by group C07D415/00
- C07D417/02—Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and sulfur atoms as the only ring hetero atoms, not provided for by group C07D415/00 containing two hetero rings
- C07D417/12—Heterocyclic compounds containing two or more hetero rings, at least one ring having nitrogen and sulfur atoms as the only ring hetero atoms, not provided for by group C07D415/00 containing two hetero rings linked by a chain containing hetero atoms as chain links
Description
Die Erfindung bezieht sich auf einen Kondensator für ein Halb
leiterbauelement nach dem Oberbegriff des Patentanspruchs 1,
speziell auf einen Kondensator vom Stapeltyp, sowie auf ein
Verfahren zu seiner Herstellung.
In einer aus einem Transistor und einem Kondensator bestehenden
Speicherzelle eines dynamischen Halbleiterspeichers mit wahl
freiem Zugriff (DRAM) bewirkt ein Anwachsen der Zellenkapazität
eine Verbesserung der Lesefähigkeit der Speicherzelle sowie
eine Reduktion des Ausmaßes an alphateilchenverursachten
Fehlern, wodurch sich die Speichereigenschaften der Zelle ver
bessern. Während sich die DRAM-Integrationsdichte ungefähr alle
drei Jahre vervierfacht, erhöht sich die entsprechende Chip
fläche lediglich um das 1,4-fache. Die von einer Speicher
einheitszelle benötigte Zellenkapazität sollte in der normalen
Größenordnung bleiben, wobei sich die Speichereinheitszellen
fläche um ein Drittel verringert. Dementsprechend besteht die
Gefahr, daß sich die Zellenkapazität verringert und sich damit
die elektrischen Eigenschaften des Speicherbauelementes ver
schlechtern. Die Zellenkapazität einer Speichereinheitszelle
sollte daher innerhalb eines begrenzten Flächenbereiches
möglichst hoch gehalten werden.
Es begegnet großen Schwierigkeiten, eine ausreichend hohe
Zellenkapazität innerhalb des begrenzten Flächenbereiches für
eine herkömmliche Kondensatorstruktur sicherzustellen. Um dem
zu begegnen, werden eine Vielzahl von Verfahren zur dreidimen
sionalen Gestaltung der Kondensatorstruktur zwecks Erhöhung der
Zellenkapazität vorgeschlagen. Dabei gibt es Grundstrukturen
dreidimensionaler Kondensatoren, wie den Grabenkondensator, den
Stapelkondensator und den Stapel/Graben-Kondensator. Der Gra
benkondensator ist zur Bereitstellung einer großen Kapazität
vorteilhaft, er verschlechtert jedoch die Bauelementcharakteri
stika aufgrund eines komplexen parasitären Transistoreffektes,
wie des parasitären MOS-Transistoreffektes, der an der Graben
oberfläche existiert, oder aufgrund des Leckstroms zwischen den
Gräben. Außerdem muß das Herstellungsverfahren sehr genau sein.
Im Gegensatz dazu besitzt der Stapelkondensator verglichen mit
dem Grabenkondensator einen geringeren parasitären Transistor
effekt und ist einfach herzustellen. Jedoch ist die Kapazität
des Stapelkondensators bei hoher Integrationsdichte nachteili
gerweise nicht ausreichend groß. Dementsprechend wird ein Kon
densator benötigt, der in einem einfachen Prozeß der Bau
elementherstellung erzeugt werden kann und eine hohe Zellen
kapazität sicherstellt.
T. Ema et al. haben einen Kondensator mit Rippenstruktur vor
geschlagen, um den obigen Anforderungen zu genügen (siehe T.
Erna et al., 3-dimensional stacked capacitor cell for 16M and
64M DRAM, IEDM, 1988, S. 592-595). Der rippenstrukturierte
Kondensator ist eine Art von Stapelkondensator und besitzt eine
Speicherelektrode, die aus mehreren leitfähigen Schichtteilen
aufgebaut ist, wobei die leitfähigen Schichtteile durch Ab
standsschichten voneinander beabstandet gehalten werden. Auf
diese Weise können sowohl die Seitenflächen als auch die Unter-
und die Oberseiten der leitfähigen Schichtteile als effektive
Elektrodenfläche Verwendung finden, wobei die leitfähigen
Schichtteile durch eine einzige Schicht oder durch eine
Schichtfolge aus mehreren Schichten gebildet sein können. Da
die Zellenkapazität hierbei leicht steuerbar ist, stellt der
rippenstrukturierte Kondensator eine vorteilhafte Struktur dar.
Beispielsweise kann ein Halbleiterspeicherbauelement mit
rippenstrukturiertem Kondensator eine Speicherelektrode be
sitzen, bei der sich vier Schichtteile einer ersten leitfähigen
Schicht symmetrisch nach allen Seiten mittig um einen Source-
Bereich eines Transistors herum erstrecken, wobei vier Ab
standsschichten zum Separieren der vier Schichtteile der ersten
leitfähigen Schicht gebildet sind und bei der weiter durch
Verbinden der Kanten der vier leitfähigen Schichtteile eine
zylindrische Säule aus der ersten leitfähigen Schicht geformt
sowie die gesamte Speicherelektrodenfläche mit einem dielektri
schen Film überzogen und überall auf dem dielektrischen Film
eine Plattenelektrode gebildet ist.
Unter Bezugnahme auf die Fig. 1 bis 3 wird zunächst ein
Verfahren zur Herstellung rippenstrukturierter Kondensatoren
des herkömmlichen Halbleiterbauelementes erläutert, wie es von
T. Ema et al. offenbart wurde. Bezugnehmend auf Fig. 1 ist ein
Halbleitersubstrat (10) durch eine Feldoxidschicht (12) in
einen aktiven Bereich und einen Isolationsbereich unterteilt,
und im aktiven Bereich sind Schalttransistoren ausgebildet, die
jeweils aus einem Source-Bereich (14), einem Drain-Bereich (16)
sowie einer Gate-Elektrode (18) bestehen. In Verlängerung einer
Gate-Elektrode eines angrenzenden Transistors wird hierbei eine
jeweilige Wortleitung (18′) auf dem Feldoxidfilm (12) gebildet.
Daraufhin wird über das Halbleitersubstrat (10) ganz flächig
eine erste Ätzstoppschicht (31) mittels Abscheiden von Sili
ziumnitrid (Si3N4) aufgebracht, um einen späteren Ätzprozeß
stoppen zu können und die Gate-Elektroden (18) sowie die Wort
leitungen (18′) zu isolieren. Dann werden ganzflächig auf der
Ätzstoppschicht (31) seriell abwechselnd jeweils eine erste
Isolationsschicht (32) und eine erste leitfähige Schicht (34)
abgeschieden, so daß z. B. eine Struktur mit vier Rippen ent
steht, bei der die erste Isolationsschicht vier Schichtteile
und die erste leitfähige Schicht drei Schichtteile beinhaltet.
Anschließend wird ein photolithographischer Prozeß zur Kontakt
locherzeugung über dem Source-Bereich (14) ausgeführt, um
Kontaktlöcher (36) zu bilden, welche einen jeweiligen Source-
Bereich (14) freilegen. Als Isolationsmaterial zur Bildung der
ersten Isolationsschicht (32) wird hierbei beispielsweise
Siliziumdioxid (SiO2) verwendet, während als leitfähiges
Material zur Bildung der ersten leitfähigen Schicht (34) z. B.
störstellendotiertes polykristallines Silizium eingesetzt wird.
Bezugnehmend auf Fig. 2 wird dasselbe leitfähige Material, aus
dem die erste leitfähige Schicht (34) besteht, in einer vorbe
stimmten Dicke ganz flächig auf die resultierende Struktur auf
gebracht, um eine zweite leitfähige Schicht (35) zu erzeugen.
Die zweite leitfähige Schicht (35) ist mit den Source-Bereichen
(14) des Halbleitersubstrats (10) über das jeweilige Kontakt
loch (36) sowie mit der ersten leitfähigen Schicht (34) über
die Seitenwände der Kontaktlöcher (36) elektrisch verbunden.
Bezugnehmend auf Fig. 3 werden die zuvor aufgebrachten Schich
ten, d. h. die erste Isolationsschicht (32) sowie die erste und
die zweite leitfähige Schicht (34 und 35), durch Ausführen
eines photolithographischen Prozesses unter Verwendung eines
(nicht gezeigten) speicherelektrodenbildenden Maskenmusters
strukturiert, um eine Speicherelektrodenstruktur auszubilden.
Daraufhin wird das zwischen der ersten und der zweiten leit
fähigen Schicht (34 und 35) verbliebene Isolationsmaterial
durch einen Naßätzprozeß entfernt, so daß eine jeweilige
Speicherelektrode (100) entsteht. Dabei schützt die erste
Ätzstoppschicht (31) den zuvor erzeugten Transistor vor einer
Beschädigung durch das Ätzmittel während der Durchführung des
Naßätzprozesses. Anschließend werden ein dielektrischer Film
(110) über die ganze Oberfläche der Speicherelektroden (100)
sowie zur Erzeugung einer Plattenelektrode (120) ein leit
fähiges Material ganz flächig auf der resultierenden Struktur
abgeschieden. Dann werden durch einen photolithographischen
Prozeß über den Drain-Bereichen (16) diese freilegende Kon
taktlöcher erzeugt. Eine zweite Ätzstoppschicht (42) und eine
zweite Isolationsschicht (44) werden nacheinander ganzflächig
auf die resultierende Struktur aufgebracht, wonach die Drain-
Bereiche (16) wieder teilweise freigelegt werden. Anschließend
wird ein leitfähiges Material ganz flächig auf der resultieren
den Struktur zur Erzeugung einer dritten leitfähigen Schicht
abgeschieden, wonach zur Bildung einer Bitleitung (50) ein
photolithographischer Prozeß unter Verwendung eines (nicht
gezeigten) Maskenmusters durchgeführt wird.
Für ein Halbleiterspeicherbauelement mit rippenstrukturiertem
Kondensator, wie er durch dieses herkömmliche Verfahren herge
stellt wird, werden abwechselnd mehrere leitfähige und isolie
rende Schichten auf einem Halbleitersubstrat abgeschieden und
die Isolationsschicht später weggeätzt. Die oberen, seitlichen
und unteren Oberflächen der leitfähigen Schichten werden dann
als effektive Kondensatorfläche benutzt, wodurch ein Konden
sator mit hoher Kapazität auf einer kleinen Halbleitersubstrat
fläche gebildet werden kann, wie es für eine hohe Integrations
dichte erwünscht ist.
Zur Erzeugung des rippenstrukturierten Kondensators ist jedoch
ein Prozeß zum Ätzen der Mehrschichtfolge aus abwechselnd einer
leitenden und einer isolierenden Schicht erforderlich, wobei zu
beachten ist, daß diese einzelnen Schichten beträchtlich unter
schiedliche selektive Ätzraten besitzen. Die leitfähige Schicht
und die Isolationsschicht könnend daher nicht in einem einzigen
Ätzschritt entfernt werden. Vielmehr ist ein für die jeweilige
Schicht jeweils geeigneter Ätzschritt erforderlich, was die
Herstellung aufwendig macht und eine erhöhte Prozeßdauer erfor
dert, wodurch sich wiederum der Durchsatz verringert. Normaler
weise wird als Ätzprozeß zur Separierung der leitfähigen
Schicht in die einzelnen Speicherelektroden für jede Zellenein
heit ein Trockenätzprozeß verwendet. Wenn sich das zu ätzende
Objekt während des Ätzprozesses verändert, muß der Trockenätz
prozeß jedoch so geführt werden, daß die Ätzquelle entsprechend
des Ätzselektivitätsmaßes verändert wird. Zudem wird die leit
fähige Schicht zur Erhöhung der Zellenkapazität zweifach oder
noch öfter abgeschieden. Die Verbindung der leitfähigen
Schichtteile untereinander erzeugt jeweils eine Kontaktober
fläche, auf der sich ein natürlicher Oxidfilm bilden kann, was
die elektrischen Eigenschaften des Speicherbauelementes ver
schlechtert. Außerdem erhöht sich die Höhe des höchstgelegenen
Kondensatorteils über der Substratoberfläche mit zwecks Vergrö
ßerung der Zellenkapazität größer werdender Rippenanzahl. Dies
ruft Schwierigkeiten bei der Stufenbedeckung hervor, wenn der
Metallisierungsprozeß durchgeführt wird, was die Zuverlässig
keit des Speicherbauelements herabsetzt.
In der Patentschrift US 5.142.639 ist ein verbesserter Konden
sator mit Rippenstruktur offenbart. Fig. 4 stellt einen Quer
schnitt des in dieser US-Patentschrift gezeigten Kondensators
dar, wobei gleiche Bezugszeichen wie in den Fig. 1 bis 3
gleiche funktionelle Elemente bezeichnen. Bezugnehmend auf Fig.
4 beinhaltet das Halbleiterspeicherbauelement mit einem
solchen rippenstrukturierten Kondensator eine erste Isolations
schicht (20), eine zweite Isolationsschicht (21), jeweilige
Speicherelektroden (25), eine dielektrischen Film (26) sowie
eine Plattenelektrode (27) auf einer Isolationsschicht (19),
welche jeweilige Gate-Elektroden (18) und Wortleitungen (18′)
isoliert, wobei eine hierarchische Struktur vorliegt, bei der
der dielektrische Film (26) und Speicherelektrodenteile (25)
bereichsweise übereinander geschichtet sind.
Im Gegensatz zu dem im Zusammenhang mit den Fig. 1 bis 3
beschriebenen herkömmlichen Verfahren besteht bei diesem
Beispiel die speicherelektrodenbildende Rippenstruktur aus
einer einzigen leitfähigen Schicht, so daß ein Leckstrom auf
grund eines zwischenliegenden Materials, wie eines natürlichen
Oxidmaterials, verhindert werden kann. Jedoch können die
außenliegenden Seitenflächen der Speicherelektroden nicht als
effektive Kondensatorflächen benutzt werden, was der Erhöhung
der Zellenkapazität Grenzen setzt.
Weitere verbesserte Kondensatoren mit Rippenstruktur sind in
den Patentschriften US 4.974.040 (von Taguchi et al.), US
5.071.781 (von Seo et al.), US 5.053.351 sowie US 5.164.337
(von Ogawa et al.) offenbart. Bei den dort gezeigten Kondensa
toren wird jedoch die verbesserte speicherelektrodenbildende
Rippenstruktur durch Aufbringen mehrerer leitfähiger Schichten
erzeugt, was den Herstellungsvorgang aufwendig macht und die
Bauelementeigenschaften aufgrund des sich bildenden natürlichen
Oxidfilms verschlechtert.
Der Erfindung liegt als technisches Problem die Bereitstellung
eines Kondensators für ein Halbleiterbauelement mit hoher Zu
verlässigkeit, der eine hohe Kapazität aufweist und mit ge
ringem Aufwand herstellbar ist, sowie eines Verfahrens zu
seiner Herstellung zugrunde.
Dieses Problem wird durch einen Kondensator für ein Halbleiter
bauelement mit den Merkmalen des Patentanspruchs 1 sowie durch
ein Verfahren zu seiner Herstellung mit den Merkmalen des Pa
tentanspruchs 5 gelöst. Da die Speicherelektrode aus einer
einzigen leitfähigen Schicht gefertigt ist, vereinfacht sich
das zugehörige Herstellungsverfahren, und Leckströme durch
zwischenliegendes Material, wie z. B. ein natürlicher Oxidfilm,
werden verhindert. Gleichzeitig wird durch die spezielle Ge
staltung des mittleren Speicherelektrodenabschnitts mit einem
konvexen, sich nach außen vasenförmig ausbauchenden, mittig
hohlen Bereich die Speicherelektrodenoberfläche vor allem in
horizontaler Richtung erhöht, so daß eine vergleichsweise hohe
Kapazität vorliegt. Des weiteren stehen sowohl die oberen als
auch die seitlichen und die unteren Außenflächenabschnitte der
Speicherelektrode als effektive Kondensatorfläche zur Ver
fügung, was auf einfache Weise die Zellenkapazität erhöht.
Insgesamt läßt sich so ein Kondensator mit zuverlässiger
Funktion und hoher Kapazität erhalten.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unter
ansprüchen angegeben. Beispielsweise werden die im unteren Bau
elementbereich gebildeten Komponenten durch die Bildung der
Schicht aus einem dritten Material, wie dies nach Anspruch 7
vorgesehen ist, während eines beliebigen isotropen Ätzvorgangs
geschützt. Eine Vorgehensweise nach Anspruch 9 hat des weiteren
den Vorteil einer in einfacher Weise möglichen Kontaktloch
erzeugung sowie einer einfachen Bildung des konvexen Elektro
denabschnitts. Diese einfache Herstellung des konvexen Spei
cherelektrodenabschnitts wird weiter durch die spezielle
Schichtdickenwahl nach Anspruch 10 unterstützt. Wird gemäß
Anspruch 11 verfahren, so wird die untere Schicht aus dem
zweiten Material zusammen mit der anderen Schicht aus dem
zweiten Material sowie der Schicht aus dem ersten Material
entfernt, um den unteren Teil des konvexen Abschnitts der
Speicherelektrodenstruktur freizulegen. Mit einer Verfahrens
ausgestaltung nach Anspruch 12 erhält die Speicherelektroden
struktur eine Mehrzahl von konvexen Bereichen, was die Zellen
kapazität erhöht. Durch die in Anspruch 13 angegebene Vor
gehensweise läßt sich der konvexe Speicherelektrodenabschnitt
in lateraler Richtung ausdehnen, was bis zu dem Maße möglich
ist, daß die Peripherie der benachbarten Struktur nicht be
einträchtigt wird.
Bevorzugte, nachfolgend beschriebene Ausführungsformen der Er
findung sowie die zu deren besserem Verständnis oben beschrie
benen herkömmlichen Ausführungsformen sind in den Zeichnungen
dargestellt. Hierbei zeigen:
Fig. 1 bis 3 Querschnitte zur Erläuterung eines herkömmlichen Ver
fahrens zur Herstellung eines rippenstrukturierten
Kondensators für ein Halbleiterbauelement,
Fig. 4 einen Querschnitt zur Veranschaulichung eines modifi
zierten herkömmlichen rippenstrukturierten Konden
sators für ein Halbleiterbauelement,
Fig. 5 einen Querschnitt zur Veranschaulichung eines erfin
dungsgemäßen Kondensators für ein Halbleiterbau
element,
Fig. 6 bis 10 Querschnitte zur Veranschaulichung eines ersten er
findungsgemäßen Verfahrens zur Herstellung des
Kondensators von Fig. 5,
Fig. 11 und 12 Querschnitte zur Veranschaulichung eines zweiten er
findungsgemäßen Verfahrens zur Herstellung eines
weiteren erfindungsgemäßen Kondensators für ein
Halbleiterbaulelement und
Fig. 13 und 14 Querschnitte zur Veranschaulichung eines dritten
erfindungsgemäßen Verfahrens zur Herstellung eines
weiteren erfindungsgemäßen Kondensators für ein
Halbleiterbauelement.
Nachfolgend wird die Erfindung detaillierter unter Bezugnahme
auf die dazugehörigen Fig. 5 bis 14 erläutert, wobei funktions
gleiche Elemente wie in den Fig. 1 bis 4 mit den gleichen
Bezugszeichen versehen sind.
Bezugnehmend auf Fig. 5 besteht bei dem dortigen Halbleiter
speicherbauelement eine jede Speicherelektrode (105) aus einem
unteren Abschnitt, der mit einem vorbestimmten Bereich, hier
z. B. dem Source-Bereich (14) eines Transistors, eines Halb
leitersubstrats (10), in welchem eine darunterliegende Struk
tur, hier z. B. ein Transistor, ausgebildet ist, verbunden ist,
sowie aus einem sich von dem unteren Abschnitt nach oben
erstreckenden Körper. Der Mittelabschnitt des Körpers bein
haltet einen konvexen, sich laterial nach außen ausbauchenden
und mittig hohlen Bereich und ist auf diese Weise vasenförmig
gestaltet, wodurch sich die Oberfläche der Speicherelektrode
erhöht. Am obenliegenden Abschnitt des Körpers ist eine sich
horizontal erstreckende Rippenstruktur gebildet. Auf die
gesamte freiliegende Oberfläche, d. h. auf den innenliegenden
und außenliegenden Flächen jeder Speicherelektrode (105) ist
unter Zwischenfügung eines dielektrischen Films (115) eine
Plattenelektrode (125) aufgebracht. Bei der in Fig. 5 ge
zeigten Speicherelektrode (105) grenzen die Unterseite eines
unteren Teils des konvexen Bereichs sowie ein Teil des unter
dem konvexen Bereich liegenden Abschnitts an eine Isolations
schicht (30) und eine Ätzstoppschicht (31) an, die sich auf dem
Halbleitersubstrat (10) befinden. Wie in Fig. 5 dargestellt,
ist der dielektrischer Film (115) an der Innenseite, an der
Außenseite und um den über dem konvexen Bereich liegenden
oberen Abschnitt des Speicherelektrodenkörpers herum ausge
bildet, wobei alle diese Speicherelektrodenflächenbereiche
dementsprechend als effektive Kondensatorflächen zur Verfügung
stehen.
Nachfolgend wird ein erfindungsgemäßes Verfahren zur Her
stellung dieses Kondensators unter Bezugnahme auf die Fig. 6
bis 10 genauer erläutert.
Fig. 6 veranschaulicht den Schritt zur Erzeugung von Tran
sistoren auf dem Halbleitersubstrat (10). Genauer gesagt wird
zunächst zur Festlegung eines aktiven Gebietes und eines Iso
lationsgebietes eine Feldoxidschicht (12) auf dem Halbleiter
substrat (10) erzeugt. Dann wird ganz flächig auf die resul
tierende Struktur zur Bildung eines Gate-Oxidfilms ein Oxidfilm
aufgebracht, wonach zur Bildung von Gate-Elektroden ein leit
fähiges Material auf dem Oxidfilm abgeschieden wird. Der
Oxidfilm und die leitfähige Schicht werden dann durch einen
photolithographischen Prozeß strukturiert, so daß die Gate-
Elektroden (18) entstehen. Gleichzeitig werden auf der Feld
oxidschicht (12) Wortleitungen (18, 18′) erzeugt, die jeweils
mit der Gate-Elektrode eines benachbarten Transistors verbunden
sind. Anschließend wird, wenn ohne Beschränkung der Allge
meinheit das Halbleitersubstrat als p-dotiert angenommen wird,
die resultierende Struktur ganz flächig mit n-leitenden Ionen
unter Verwendung der Gate-Elektroden (18) als Maske dotiert, um
Source-Bereiche (14) und Drain-Bereiche (16) zu erzeugen, wo
durch Transistoren mit jeweils einem Source-Bereich (14), einem
Drain-Bereich (16) und einer Gate-Elektrode (18) entstehen.
Daraufhin wird ganz flächig auf dem mit den Transistoren ver
sehenen Halbleitersubstrat (10) ein Isolationsmaterial, z. B.
ein Hochtemperaturoxid (HTO) erzeugt, so daß eine die Transi
storen isolierende Isolationsschicht (30) gebildet wird.
Fig. 7 veranschaulicht einen Schritt zum aufeinanderfolgenden
Aufbringen einer Schicht (33) aus einem ersten Material sowie
einer Schicht (37) aus einem zweiten Material jeweils ganz
flächig auf das Halbleitersubstrat (10). Zuvor wird zwecks Er
zeugung einer Ätzstoppschicht (31) ganzflächig auf der mit den
Transistoren versehenen resultierenden Struktur eine Silizium
nitridschicht in einer Dicke von ungefähr 20 nm bis 50 nm abge
schieden. Dann werden zur Bildung der Schicht (33) aus dem
ersten Material sowie der Schicht (37) aus dem zweiten Material
nacheinander ein erstes Material und ein zweites Material,
deren Ätzraten bezüglich eines ersten isotropen Ätzprozesses
unterschiedlich und bezüglich eines zweiten isotropen Ätz
prozesses ähnlich sind, in einer Dicke von ungefähr 100 nm bis
1000 nm abgeschieden. Wenn beispielsweise Borphosphorsilikatglas
(BPSG) als erstes Material verwendet wird, kann als zweites
Material ein Hochtemperaturoxid (HTO) benutzt werden. Wenn BPSG
als erstes Material für die Schicht (33) verwendet wird, kann
die Oberfläche für den nachfolgenden Prozeß durch einen Pla
narisierungsprozeß geglättet werden, d. h. durch einen BPSG-
Aufschmelzprozeß, was bevorzugt ist. Es ist außerdem vorzugs
weise vorgesehen, die Dicke der Schicht (33) aus dem ersten
Material größer, z. B. doppelt so groß oder noch mehr, zu wählen
als diejenige einer später aufzubringenden ersten leitfähigen
Schicht (Bezugszeichen 41 in Fig. 9) zur Erzeugung erster
Kondensatorelektroden. Als die beiden Materialien für die
Schicht (33) aus dem ersten Material und die Schicht (37) aus
dem zweiten Material (sie seien mit "A" und "B" bezeichnet)
sind solche zu verwenden, die bezüglich eines vorbestimmten
anisotropen Ätzvorgangs dieselbe Ätzrate und bezüglich eines
vorbestimmten ersten isotropen Ätzprozesses unterschiedliche
Ätzraten aufweisen (es ist bevorzugt, daß die Ätzrate von "B"
achtmal größer als die Ätzrate von "A" oder noch größer ist).
Wenn durch ein Naßätzverfahren ein isotroper Ätzprozeß durchge
führt wird, bei dem ein Ätzmittel wie sogenanntes SC1, das aus
einer Mischung von NH4OH, H2O2 und H2O in einem Verhältnis von
1 : 4 : 20 besteht, das eine bezüglich des vorbestimmten isotropen
Ätzprozesses viel höhere Ätzrate für die Schicht (33) aus dem
ersten Material wie für die Schicht (37) aus dem zweiten
Material aufweist, verwendet wird, ist es wünschenswert, als
Schicht (33) aus dem ersten Material eine BPSG-Schicht und als
Schicht (37) aus dem zweiten Material eine HTO-Schicht zu
benutzen (hierbei beträgt die Ätzrate der HTO-Schicht bezüglich
SC1 ungefähr 0,44 nm/min und diejenige der BPSG-Schicht ungefähr
3,52 nm/min). Wenn ein isotropes Ätzen mittels eines Naßätzver
fahrens unter Verwendung von Flußsäure (HF) durchgeführt wird,
ist es wünschenswert, als Schicht (33) aus dem ersten Material
eine Spin-on-glass(SOG)-Schicht und als Schicht (37) aus dem
zweiten Material eine HTO-Schicht zu verwenden (hierbei beträgt
die Ätzrate der SOG-Schicht bezüglich HF ungefähr 500 nm/min bis
900 nm/min und diejenige der HTO-Schicht ungefähr 9 nm/min. Als
Material für die Ätzstoppschicht (31) wird bevorzugt ein
solches verwendet, dessen Ätzrate von derjenigen des ersten
Materials hinsichtlich desjenigen vorbestimmten isotropen
Ätzvorgangs verschieden ist, mit dem beabsichtigt ist, die
Schicht aus dem ersten Material teilweise zu entfernen. Als
derartiges Ätzstoppschichtmaterial eignet sich daher z. B. das
oben erwähnte Nitrid. Darüber hinaus kann die Zellenkapazität
durch Verändern der Prozeßdauern zum Abscheiden der Schichten
aus dem ersten und zweiten Material eingestellt werden. Wenn
ein Kondensator nach Bildung einer Bitleitung erzeugt wird,
kann die Dicke der Schichten (33 und 37) aus dem ersten und aus
dem zweiten Material erhöht werden, wodurch sich die Zellen
kapazität vergrößern läßt.
Fig. 8 veranschaulicht einen Schritt zur Erzeugung von Kon
taktlöchern (39) sowie von Aussparungsbereichen (38). Die über
den jeweiligen Source-Bereichen (14) der Transistoren liegenden
Schichtbereiche werden unter Verwendung eines (nicht gezeigten)
Maskenmusters zur Kontaktlocherzeugung entfernt, um zu errei
chen, daß durch das jeweils gebildete Kontaktloch (39) ein
Speicherelektrodenkontakt zum Source-Bereich (14) des jeweili
gen Transistors erzielbar ist. Wenn das erste und das zweite
Material für die Schichten (33 und 37) dieselbe Ätzrate be
züglich eines anisotropen Ätzprozesses zur Erzeugung der
Kontaktlöcher (39) aufweisen, braucht das Ätzgas aufgrund der
Änderung des Ätzobjektes im Gegensatz zu dem herkömmlichen
Verfahren nicht geändert werden, was die Herstellung verein
facht. Um die Kontaktlöcher (39) zu erzeugen, wird nach Durch
führung eines isotropen Ätzens durch ein Naßätzverfahren ein
anisotropes Ätzen durch ein Trockenätzverfahren ausgeführt. Die
Kontaktlöcher (39) werden daher mit großer Apartur in ihrem
oberen Bereich ausgebildet, um einer Hohlraumbildung vorzu
beugen, die ansonsten in dem nachfolgenden Prozeß auftreten
könnte.
Daraufhin wird unter Verwendung eines Naßätzverfahrens ein
erster isotroper Ätzprozeß mit der Schicht (33) aus dem ersten
Material als Ätzobjekt ganz flächig über der resultierenden
Struktur durchgeführt, um den jeweiligen Aussparungsbereich
(38) zu erzeugen. In diesem ersten isotropen Ätzprozeß wird
nämlich der durch das Kontaktloch (39) jeweils freigelegte
Seitenbereich der Schicht (33) aus dem ersten Material teil
weise geätzt und entfernt. Mit Aussparungsbereich (38) ist
dabei ein Bereich gemeint, in welchem der freiliegende Sei
tenbereich der Schicht (33) aus dem ersten Material lateral
zurückgeätzt wurde. Zur Erzeugung des Aussparungsbereichs (38)
wird bei diesem Beispiel ein Naßätzprozeß unter Verwendung von
SC1 für eine Zeitdauer von 20 bis 50 Minuten durchgeführt.
Fig. 9 veranschaulicht einen Schritt zur Erzeugung von Spei
cherelektroden. Nach Abschluß der Schrittfolge von Fig. 8 wird
hierbei zunächst ein leitfähiges Material, z. B. störstellen
dotiertes polykristallines Silizium zur Erzeugung einer ersten
leitfähigen Schicht (41) mit einer Dicke, die ungefähr halb so
groß ist wie die Dicke der Schicht aus dem ersten Material und
z. B. ungefähr 50 nm bis 500 nm beträgt, ganzflächig auf der re
sultierenden Struktur abgeschieden. Dann wird durch Anwendung
eines (nicht gezeigten) Maskenmusters eine Photoresiststruktur
(43) zur Erzeugung der Speicherelektroden aufgebracht. Unter
Verwendung der Photoresiststruktur als Ätzmaske wird die erste
leitfähige Schicht (41) in einzelne Zelleneinheiten unterteilt,
um die Speicherelektroden (Bezugszeichen 105 in Fig. 10) zu
fertigen. Bei dem oben erwähnten herkömmlichen Verfahren müssen
zur Erzeugung der Speicherelektroden mehrere leitfähige und
isolierende Schichten mit voneinander sehr unterschiedlichen
Ätzraten durch einen für jede Schicht jeweils geeigneten Ätz
vorgang geätzt werden, was deren Herstellung aufwendig macht
und die Prozeßdauer verlängert. Im Gegensatz dazu ist der
Herstellungsvorgang bei dem erfindungsgemäßen Beispiel sehr
viel einfacher und die Prozeßdauer ist beträchtlich verkürzt,
da lediglich die erste leitfähige Schicht (41) zu ätzen ist.
Fig. 10 veranschaulicht einen Schritt zur Erzeugung eines
dielektrischen Films (115) und einer jeweiligen Plattenelektro
de (125). Dazu werden zunächst alle verbliebenen Teile der
Schichten (33 und 37) aus dem ersten und dem zweiten Material
mittels Durchführung eines zweiten isotropen Ätzvorgangs durch
ein Naßätzverfahren ganz flächig über der mit den Speicherelek
troden (105) versehenen Struktur beseitigt, so daß auch die
außenliegenden Seitenflächen der Speicherelektroden (105)
freigelegt werden. Der Naßätzprozeß wird hierbei für ungefähr 5
bis 50 Minuten unter Verwendung eines Naßätzmittels durchge
führt, bezüglich dem die Schichten aus dem ersten und dem
zweiten Material ähnliche Ätzraten aufweisen, z. B. LAL500,
gepuffertes Oxidätzmittel (BOE, d. h. eine Mischung von NH4F und
HF) oder grenzflächenaktives, gepuffertes Oxidätzmittel (SBOE,
d. h. eine Mischung von NH4F und HF mit einem Zusatz eines
grenzflächenaktiven Stoffes). Dann wird zur Erzeugung des
dielektrischen Films (115) auf der gesamten Oberfläche der
Speicherelektroden (105) ein Isolationsmaterial, z. B. eine
Nitrid/Oxid-Schichtung (NO), eine Oxid/Nitrid/Oxid-Schichtung
(ONO) oder Tantalpentoxid (Ta2O5), abgeschieden. Anschließend
wird auf die gesamte resultierende Struktur zur Bildung einer
zweiten leitfähigen Schicht ein leitfähiges Material, z. B.
störstellendotiertes polykristallines Silizium, aufgebracht.
Dann wird unter Anwenden eines (nicht gezeigten) Maskenmusters
zur Plattenelektrodenbildung ein photolithographischer Prozeß
ausgeführt, um jeweils die Plattenelektrode (125) zu erzeugen.
Im vorliegenden Beispiel werden durch den zweiten Naßätzprozeß
alle restlichen Teile der Schichten (33 und 37) aus dem ersten
und dem zweiten Material entfernt, so daß sowohl alle innen
liegenden als auch alle außenliegenden Oberflächenbereiche der
Speicherelektroden (105), die zuvor mit den Schichten aus dem
ersten und dem zweiten Material in Kontakt sind, freigelegt
werden, was die effektive Kondensatorfläche vergrößert.
Anhand der Fig. 11 und 12 wird nachfolgend die erfindungs
gemäße Herstellung eines zweiten erfindungsgemäßen Kondensators
für ein Halbleiterbauelement beschrieben. Bei diesem Beispiel
verlaufen die Herstellungsprozesse analog zu denjenigen des
vorigen Beispiels, mit der Ausnahme, daß eine zusätzliche
Schicht aus dem zweiten Material aufgebracht wird, bevor die
Schicht aus dem ersten Material des vorangegangenen Beispiels
gebildet wird.
Fig. 11 veranschaulicht einen Schritt zur Erzeugung eines je
weiligen Kontaktloches (39) und eines jeweiligen Aussparungs
bereiches (38). Entsprechend der zu Fig. 6 beschriebenen Vor
gehensweise werden hierbei zunächst nacheinander auf dem mit
Transistoren versehenen Halbleitersubstrat (10) die Isolations
schicht (30) sowie die Ätzstoppschicht (31) aufgebracht. Dann
wird zuerst ganz flächig über der resultierenden Struktur eine
erste Schicht (37a) aus dem zweiten Material aufgebracht, bevor
auf dieser ersten Schicht (37a) aus dem zweiten Material nach
einander die Schicht (33) aus dem ersten Material sowie eine
zweite Schicht (37b) aus dem zweiten Material gebildet werden.
Dabei werden für die Schicht aus dem ersten Material sowie die
erste und zweite Schicht (37a und 37b) aus dem zweiten Material
dieselben Materialien verwendet, wie dies im Zusammenhang mit
Fig. 6 oben erläutert wurde. Insbesondere ist es bevorzugt,
BPSG beispielsweise für die Schicht (33) aus dem ersten Ma
terial sowie HTO für die erste und die zweite Schicht (37a und
37b) aus dem zweiten Material zu verwenden. Anschließend er
folgt die Bildung der Kontaktlöcher (39) auf dieselbe Weise wie
im Zusammenhang mit Fig. 8 oben erläutert durch Entfernen des
über den Source-Bereichen (14) der Transistoren abgeschiedenen
Materials. Zur Erzeugung des jeweiligen Aussparungsbereiches
(38) wird dann ein erster Naßätzprozeß ganz flächig über der
resultierenden Struktur ausgeführt, bei dem die Schicht (33)
aus dem ersten Material das Ätzobjekt ist.
Fig. 12 veranschaulicht einen Schritt zur Vervollständigung
der Kondensatorbildung. Nachdem die zu Fig. 11 beschriebene
Schrittfolge ausgeführt worden ist, werden die Speicherelek
troden (105) in derselben Weise erzeugt, wie dies zu den Fig.
9 und 10 beschrieben wurde. Dann werden alle verbliebenen
Teile der Schicht (33) aus dem ersten Material sowie der ersten
und der zweiten Schicht (37a und 37b) aus dem zweiten Material
durch ein zweites Naßätzverfahren beseitigt. Anschließend wer
den über den gesamten Flächen der Speicherelektroden (105) ein
dielektrischer Film (115) und eine jeweilige Plattenelektrode (125)
aufgebracht, was die Kondensatorerzeugung vervollstän
digt.
Demgemäß wird bei diesem Ausführungsbeispiel die effektive Kon
densatorfläche zusätzlich dadurch erhöht, daß der unterseitige
Teil des konvexen Bereichs, d. h. des sich nach außen ausbau
chenden Bereichs, der jeweiligen Speicherelektrode (105)
aufgrund der vorangegangenen Bildung der ersten Schicht (37a)
aus dem zweiten Material, die später wieder entfernt wird, dann
freiliegt, während im Vergleich hierzu dieser Bereich bei dem
vorangegangenen Beispiel der Fig. 5 bis 10 in Kontakt mit
der Ätzstoppschicht (31) bleibt und daher dort nicht zur
effektiven Kondensatorfläche beiträgt.
Nachfolgend wird anhand der Fig. 13 und 14 ein erfindungs
gemäßes Verfahren zur Herstellung eines dritten erfindungsge
mäßen Kondensators für ein Halbleiterbauelement erläutert. Bei
diesem Beispiel entsprechen die Herstellungsschritte denjenigen
des Beispiels gemäß der Fig. 6 bis 10 mit der Ausnahme, daß
durch Wiederholung des dortigen ersten Naßätzvorgangs der je
weilige Aussparungsbereich für die Bildung der Speicherelektro
den weiter lateral ausgedehnt wird.
Fig. 13 veranschaulicht einen Schritt zur Erzeugung dieser
Aussparungsbereiche. Über der resultierenden Struktur mit den
Kontaktlöchern (39), wie sie gemäß der oben zu den Fig. 6
bis 9 beschriebenen Vorgehensweise erhalten wird, wird ganz
flächig ein erster Naßätzprozeß mit der Schicht (31) aus dem
ersten Material als Ätzobjekt durchgeführt, um zunächst den
jeweiligen Aussparungsbereich zu erzeugen, wie er in Fig. 8
gezeigt ist (das Bezugszeichen 38 in Fig. 8 bezeichnet den
Bereich, der dem Bezugszeichen B1 in Fig. 13 entspricht).
Daraufhin wird ausgehend von dem Aussparungsbereich (B1) ein
weitergehender Aussparungsbereich (B2) ausgeformt, indem der
erste Naßätzvorgang erneut durchgeführt wird. Der Aussparungs
bereich (B2) kann sich dabei, indem der erste Naßätzvorgang
wiederholt wird, lateral so weit erstrecken, wie dies möglich
ist, ohne die Anordnung der angrenzenden peripheren Struktur
(z. B. einer Bitleitung, wenn nach der Kondensatorbildung eine
Bitleitung angeordnet wird) zu stören.
Fig. 14 zeigt einen Schritt zur Vervollständigung der Kon
densatorbildung. Nachdem die Aussparungsbereiche (B2) erzeugt
wurden, werden die Speicherelektroden (105), der dielektrische
Film (115) sowie die jeweilige Plattenelektrode (125) in der
selben Weise erzeugt, wie dies im Zusammenhang mit Fig. 10
beschrieben wurde, was die Kondensatorbildung vervollständigt.
Bei diesem Ausführungsbeispiel ist die effektive Kondensator
fläche aufgrund der tieferen Ausbildung des Aussparungsbe
reiches (B2) vergrößert. Da diese zusätzliche Kondensatorfläche
hauptsächlich in horizontaler Richtung liegt, kann die Zellen
kapazität sogar ohne wesentliche Zunahme der Speicherelektro
denhöhe und damit der Stufenbedeckungsproblematik in vertikaler
Richtung erhöht werden. Diese Technik der vertieften Bildung
des Aussparungsbereichs kann außerdem mit der Herstellungs
technik gemäß der Fig. 11 und 12 kombiniert werden.
Gemäß der erfindungsgemäßen Vorgehensweise zur Herstellung
eines Kondensators für ein Halbleiterbauelement werden ganz
flächig auf ein Halbleitersubstrat, das eine untenliegende
Struktur beinhaltet (z. B. einschließlich einer Bitleitung, wenn
eine solche Bitleitung vor der Bildung von Transistoren und
Kondensatoren aufgebracht wurde), zur sequentiellen Erzeugung
einer Schicht aus einem ersten Material sowie einer Schicht aus
einem zweiten Material ein erstes und ein zweites Material ab
geschieden, deren Ätzraten sich bezüglich eines vorbestimmten
anisotropen Ätzvorgangs entsprechen, deren Ätzraten jedoch
bezüglich eines vorbestimmten isotropen Ätzvorgangs voneinander
verschieden sind. Anschließend wird jeweils ein Kontaktloch zur
Freilegung eines Teils eines Source-Bereiches eines Transistors
eingebracht. Dann wird jeweils ein konvexer, sich mit lateraler
Richtungskomponente erstreckender Aussparungsbereich durch
teilweises Entfernen einer der beiden durch das Kontaktloch
freigelegten Schichten aus dem ersten und dem zweiten Material
unter Verwendung eines ersten isotropen Ätzverfahrens gebildet.
Anschließend wird zur Erzeugung von Speicherelektroden ein
leitfähiges Material abgeschieden, wonach sämtliche verblie
benen Teile der Schichten aus dem ersten und dem zweiten
Material durch einen zweiten isotropen Ätzprozeß beseitigt
werden. Die äußere Seitenwand der Speicherelektrode, welche
zuvor in Kontakt mit den Schichten aus dem ersten und dem
zweiten Material war, liegt dadurch frei, was auf einfache
Weise die Zellenkapazität erhöht. Zu dieser Zellenkapazität
serhöhung trägt also bei, daß die außenseitige Speicherelektro
denoberfläche als effektive Kondensatorfläche herangezogen
werden kann. Während bei dem herkömmlichen Verfahren für ein
anisotropes Ätzen ein Trockenätzvorgang mehrmalig ausgeführt
werden muß (da bei dem herkömmlichen Verfahren das Ätzgas mit
der Änderung des Ätzobjekts variiert werden muß), ist dieser
Trockenätzprozeß bei der Erfindung auf einen einmaligen Vorgang
reduziert, was den Herstellungsvorgang insgesamt vereinfacht.
Da zudem die Speicherelektroden aus einer einzigen leitfähigen
Schicht gebildet werden, werden Leckströme aufgrund zwischen
liegenden Materials, wie eines natürlichen Oxidfilms, verhin
dert, und die Speicherelektrodenfläche in horizontaler Richtung
kann erhöht werden. Die Speicherelektrodenhöhe und damit das
Stufenbedeckungsproblem in vertikaler Richtung vergrößern sich
daher nicht wesentlich, so daß der nachfolgende Metallisie
rungsprozeß mit hoher Zuverlässigkeit durchführbar ist. Als
Gesamtergebnis ist es folglich möglich, ein hochintegriertes
Halbleiterspeicherbauelement mit hoher Zuverlässigkeit und
vergleichsweise geringem Herstellungsaufwand zu fertigen. Es
versteht sich, daß der Fachmann im Rahmen der durch die bei
gefügten Patentansprüche festgelegten Erfindung weitere Modi
fikationen der oben beschriebenen Ausführungsformen, insbeson
dere hinsichtlich der jeweiligen detaillierten Gestaltung der
Speicherelektroden, vorzunehmen vermag.
Claims (16)
1. Kondensator für ein Halbleiterbauelement, mit
- - einer aus einer einzigen leitfähigen Schicht gefertigten Speicherelektrode (105), welche aus einem mit einem vor bestimmten Bereich eines Halbleitersubstrats (10) in Kontakt befindlichen unteren Abschnitt sowie einem sich von diesem unteren Abschnitt nach oben erstreckenden, mittig hohlen Körper besteht,
- - einem auf die Innen- und die Außenseite der Speicher elektrode (105) aufgebrachten dielektrischen Film (115) und
- - einer auf den dielektrischen Film (115) aufgebrachten Plattenelektrode (125),
dadurch gekennzeichnet, daß
- - der Speicherelektrodenkörper in einem mittleren Abschnitt wenigstens einen kapazitätserhöhenden, konvex ausgebauchten Bereich aufweist.
2. Kondensator nach Anspruch 1, weiter dadurch gekenn
zeichnet, daß der Speicherelektrodenkörper in seinem obersten
Abschnitt eine sich in horizontaler Richtung erstreckende
Rippenstruktur aufweist.
3. Kondensator nach Anspruch 1 oder 2, weiter dadurch
gekennzeichnet, daß die außenliegende Unterseite des konvexen
Bereichs und die seitliche Außenfläche des unter dem konvexen
Bereich liegenden unteren Abschnitts in Kontakt mit einer auf
dem Halbleitersubstrat (10) gebildeten Struktur sind.
4. Kondensator nach Anspruch 1 oder 2, weiter dadurch
gekennzeichnet, daß der dielektrische Film (115) und die
Plattenelektrode (125) sich auch entlang der außenliegenden
Unterseite des konvexen Bereichs erstreckend ausgebildet sind.
5. Verfahren zur Herstellung eines Kondensators für ein
Halbleiterbauelement, gekennzeichnet durch folgende Schritte
zur Erzeugung eines Kondensators nach einem der Ansprüche 1 bis
4:
- - aufeinander folgendes Aufbringen eines ersten und eines zweiten Materials mit bezüglich eines ersten isotropen Ätzprozesses unterschiedlichen Ätzraten ganz flächig auf ein Halbleitersubstrat (10), auf dem ein aus einem Source- Bereich (14), einem Drain-Bereich (16) und einer Gate- Elektrode (18) bestehender Transistor und eine diesen isolierende Isolationsschicht (30) erzeugt wurden, um Schichten (33, 37) aus dem ersten und dem zweiten Material zu bilden,
- - Ätzen der über dem Source-Bereich (14) befindlichen Teile der Schichten (33 und 37) aus dem ersten und dem zweiten Material sowie der Isolationsschicht (30) zur Erzeugung eines den Source-Bereich (14) teilweise freilegenden Kon taktloches (39),
- - teilweises, isotropes Ätzen des durch das Kontaktloch (39) freigelegten Seitenbereiches der Schicht (33) aus dem ersten Material durch den ersten isotropen Ätzprozeß zur Erzeugung eines sich lateral erstreckenden, konvexen Aussparungsbe reiches (38),
- - Aufbringen einer ersten leitfähigen Schicht (41) ganzflächig auf die resultierende Struktur einschließlich des Kontakt loches (39) und des konvexen Aussparungsbereiches (38),
- - Strukturieren der ersten leitfähigen Schicht (41) in ein zelne Zelleneinheiten zur Bildung eines Speicherelektroden musters (105),
- - Entfernen der Schichten (33 und 37) aus dem ersten und dem zweiten Material zur Freilegung des Speicherelektroden musters (105) und
- - Aufbringen eines dielektrischen Films (115) und einer Plattenelektrode (125) auf das Speicherelektrodenmuster (105).
6. Verfahren nach Anspruch 5, weiter dadurch gekenn
zeichnet, daß der Schritt zum Entfernen der Schichten (33 und
37) aus dem ersten und dem zweiten Material mittels eines
zweiten isotropen Ätzvorgangs unter Verwendung eines Ätzmittels
durchgeführt wird, bezüglich dem die Schichten (33 und 37) aus
dem ersten und dem zweiten Material ähnliche Ätzraten auf
weisen.
7. Verfahren nach Anspruch 5 oder 6, weiter gekennzeich
net durch einen Schritt zum Aufbringen eines dritten Materials
auf die Isolationsschicht zur Bildung einer Schicht (31) aus
dem dritten Material vor dem Aufbringen der Schicht (33) aus
dem ersten Material.
8. Verfahren nach Anspruch 7, weiter dadurch gekenn
zeichnet, daß als drittes Material ein solches verwendet wird,
das bezüglich irgendeines Naßätzprozesses eine von denjenigen
des ersten und des zweiten Materials unterschiedliche Ätzrate
aufweist.
9. Verfahren nach einem der Ansprüche 5 bis 8, weiter
dadurch gekennzeichnet, daß das erste Material, das bezüglich
des ersten isotropen Ätzprozesses eine von derjenigen des
zweiten Materials unterschiedliche Ätzrate aufweist, bezüglich
eines vorbestimmten anisotropen Ätzprozesses dieselbe Ätzrate
besitzt wie das zweite Material.
10. Verfahren nach einem der Ansprüche 5 bis 9, weiter
dadurch gekennzeichnet, daß die Dicke der Schichten (33 und 37)
aus dem ersten und dem zweiten Material mehr- als doppelt so
groß ist wie diejenige der ersten leitfähigen Schicht (41).
11. Verfahren nach einem der Ansprüche 5 bis 10, weiter
gekennzeichnet durch einen Schritt zum Aufbringen einer unten
liegenden Schicht (37a) aus dem zweiten Material durch Abschei
den des zweiten Materials vor dem Schritt des aufeinander
folgenden Aufbringens der Schichten (33, 37) aus dem ersten und
dem zweiten Material.
12. Verfahren nach einem der Ansprüche 5 bis 11, weiter
dadurch gekennzeichnet, daß der Schritt des aufeinanderfolgen
den Aufbringens der Schichten (33 und 37) aus dem ersten und
dem zweiten Material wenigstens einmal wiederholt wird.
13. Verfahren nach einem der Ansprüche 5 bis 12, weiter
dadurch gekennzeichnet, daß der erste isotrope Ätzprozeß
wenigstens einmal wiederholt wird, um die laterale Ausdehnung
des konvexen Aussparungsbereiches (38) zu erhöhen.
14. Verfahren nach einem der Ansprüche 5 bis 13, weiter
dadurch gekennzeichnet, daß das Kontaktloch (39) durch einen
anisotropen Ätzprozeß erzeugt wird.
15. Verfahren nach einem der Ansprüche 5 bis 13, weiter
dadurch gekennzeichnet, daß das Kontaktloch (39) mittels Durch
führung eines isotropen Ätzvorgangs und eines anschließenden
anisotropen Ätzvorgangs erzeugt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930004396A KR940022841A (ko) | 1993-03-22 | 1993-03-22 | 반도체장치의 커패시터 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4409718A1 true DE4409718A1 (de) | 1994-09-29 |
Family
ID=19352552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4409718A Withdrawn DE4409718A1 (de) | 1993-03-22 | 1994-03-22 | Kondensator für ein Halbleiterbauelement und Verfahren zu seiner Herstellung |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPH077088A (de) |
KR (1) | KR940022841A (de) |
CA (1) | CA2119547A1 (de) |
DE (1) | DE4409718A1 (de) |
GB (1) | GB2276980A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10257669B4 (de) * | 2001-12-11 | 2008-12-11 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Herstellung einer Kondensatorelektrode |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1044948C (zh) * | 1994-06-22 | 1999-09-01 | 现代电子产业株式会社 | 用于制造半导体器件叠层电容器的方法 |
KR0180779B1 (ko) * | 1995-02-27 | 1999-03-20 | 김주용 | 반도체소자의 캐패시터 제조방법 |
GB2321779A (en) * | 1996-08-16 | 1998-08-05 | United Microelectronics Corp | Semiconductor memory device having a capacitor |
JPH11186524A (ja) | 1997-12-24 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
KR100537195B1 (ko) * | 1998-06-29 | 2006-05-12 | 주식회사 하이닉스반도체 | 반도체 메모리장치의 커패시터 제조방법 |
KR100434496B1 (ko) | 2001-12-11 | 2004-06-05 | 삼성전자주식회사 | 단일 실린더 스택형 커패시터 및 이중 몰드를 이용한 제조방법 |
CN113725165B (zh) * | 2021-08-30 | 2023-07-11 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2504606B2 (ja) * | 1990-05-18 | 1996-06-05 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
KR920001760A (ko) * | 1990-06-29 | 1992-01-30 | 김광호 | 디램셀의 적층형 캐패시터 제조방법 |
-
1993
- 1993-03-22 KR KR1019930004396A patent/KR940022841A/ko not_active Application Discontinuation
-
1994
- 1994-03-18 JP JP6049094A patent/JPH077088A/ja active Pending
- 1994-03-21 CA CA002119547A patent/CA2119547A1/en not_active Abandoned
- 1994-03-22 DE DE4409718A patent/DE4409718A1/de not_active Withdrawn
- 1994-03-22 GB GB9405612A patent/GB2276980A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10257669B4 (de) * | 2001-12-11 | 2008-12-11 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Herstellung einer Kondensatorelektrode |
Also Published As
Publication number | Publication date |
---|---|
JPH077088A (ja) | 1995-01-10 |
CA2119547A1 (en) | 1994-09-23 |
GB9405612D0 (en) | 1994-05-11 |
KR940022841A (ko) | 1994-10-21 |
GB2276980A (en) | 1994-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
DE10007018B4 (de) | Halbleiterbauelement mit Kondensator und Herstellungsverfahren hierfür | |
DE102004031385B4 (de) | Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung | |
DE19521489B4 (de) | Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen | |
DE69835780T2 (de) | Halbleiter-Speicherbauelement und Verfahren zu seiner Herstellung | |
DE4217443C2 (de) | Verfahren zur Herstellung einer DRAM-Anordnung | |
DE4412089A1 (de) | Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement | |
DE4316503C2 (de) | Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern | |
DE19933480A1 (de) | Zylindrischer Kondensator und Verfahren für dessen Herstellung | |
DE4321638A1 (de) | Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung | |
DE4201520A1 (de) | Verfahren zur herstellung einer dram-anordnung | |
DE4224946A1 (de) | Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung | |
DE4142961A1 (de) | Dram-speicheranordnung | |
DE4213945A1 (de) | Speicherkondensator und verfahren zu dessen herstellung | |
DE69628708T2 (de) | Herstellungsverfahren für einen Stapelkondensator mit wellenförmiger Elektrode | |
DE4328510C2 (de) | Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator | |
DE4341698A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE4327813C2 (de) | Verfahren zur Herstellung eines DRAM's | |
EP0987753A2 (de) | Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben | |
WO2000019529A1 (de) | Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung | |
DE19860884A1 (de) | Verfahren zur Herstellung eines Dram-Zellenkondensators | |
DE4034995C2 (de) | Hochintegriertes Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung | |
DE19832095C1 (de) | Stapelkondensator-Herstellungsverfahren | |
EP0779656A2 (de) | Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung | |
DE10012198B4 (de) | Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |