DE10012198B4 - Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung - Google Patents

Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE10012198B4
DE10012198B4 DE10012198A DE10012198A DE10012198B4 DE 10012198 B4 DE10012198 B4 DE 10012198B4 DE 10012198 A DE10012198 A DE 10012198A DE 10012198 A DE10012198 A DE 10012198A DE 10012198 B4 DE10012198 B4 DE 10012198B4
Authority
DE
Germany
Prior art keywords
layer
nitride
storage node
forming
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10012198A
Other languages
English (en)
Other versions
DE10012198A1 (de
Inventor
Young Sub Pyoungtaek Yu
Hyun-Bo Yongin Shin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10012198A1 publication Critical patent/DE10012198A1/de
Application granted granted Critical
Publication of DE10012198B4 publication Critical patent/DE10012198B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

Verfahren zur Herstellung eines zylindrischen Kondensatorbauelementes mit HSG-Silicium auf der Innenseite eines Speicherknotens, bei dem
– ein zylindrischer Speicherknoten (122) in einer ersten Isolationsschicht (116) gebildet wird, die auf einem integrierten Schaltkreissubstrat (100) gebildet ist, und
– HSG-Silicium (124) an der Innenseite des Speicherknotens gebildet wird,
gekennzeichnet durch folgende anschließende Schritte:
– Bilden einer HSG-Siliciumschutzschicht (126),
– Bilden einer Planarisierungsschicht (128) auf der ersten Isolationsschicht unter vollständiger Füllung des Zylinderinneren,
– planarisierendes Ätzen der Planarisierungsschicht bis hinunter auf eine Oberseite der ersten Isolationsschicht,
– Entfernen der restlichen Planarisierungsschicht vom Zylinderinneren,
– Bilden einer dünnen zweiten Isolationsschicht (132) als Nitridschicht auf der HSG-Siliciumschutzschicht,
– Bilden einer Oxidschicht (134) auf der dünnen zweiten Nitrid-Isolationsschicht zur Vervollständigung eines dielektrischen Nitrid/Oxid-Films und
– Bilden eines Plattenknotens (136) auf dem dielektrischen Film zur Vervollständigung des Kondensators.

Description

  • Die Erfindung bezieht sich auf ein zylindrisches Kondensatorbauelement mit Silicium in Form einer halbkugelförmigen Körnung (HSG) auf seinen Innenflächen, wie es in einem Halbleiterbauelement verwendbar ist, sowie auf ein Verfahren zu seiner Herstellung.
  • Mit dem weiteren Anwachsen der Integrationsdichte von DRAM-Bauelementen geht ein Trend einher, die Zellenabmessung und die von einem Kondensator einer DRAM-Zelle eingenommene Fläche zu reduzieren. Der Kondensator besteht aus zwei einander gegenüberliegenden Elektroden und einem dazwischen eingebrachten dieelektrischen Film. Wie auf dem Fachgebiet allgemein bekannt, benötigt der Kondensator ein Mindestmaß an Ladungsspeicherkapazität. Die Kapazität steht mit der Dielektrikumdicke, der absoluten Dielektrizitätskonstanten und den verfügbaren Oberflächen in Beziehung. Wie allgemein bekannt, ist die Kapazität proportional zur absoluten Dielektrizitätskonstanten und den verfügbaren Oberflächen sowie invers proportional zur Dielektrikumdicke.
  • Eine Möglichkeit zur Erhöhung der Kapazität bei gegebenem Zellengebiet besteht darin, einen dünnen dielektrischen Film zu bilden. Eine weitere Möglichkeit besteht darin, einen hoch dielektrischen Film mit hoher absoluter Dielektrizitätskonstanten, wie aus BST, zu verwenden. Eine alternative Vorgehensweise besteht darin, die Oberflächengebiete des Kondensators durch Vergrößern der Topologie zu steigern, wie z.B. in Form eines gestapelten Kondensators. Solche gestapelten Kondensatoren umfassen beispielsweise doppelt gestapelte, rippenförmig gestapelte, zylindrische, ausgedehnt gestapelte und boxförmig strukturierte Kondensatoren.
  • Die zylindrische Struktur ist besonders für den dreidimensionalen gestapelten Kondensator geeignet, da sowohl die Außenfläche als auch die Innenfläche als eine effektive Kondensatorfläche benutzt werden kann, so dass diese Struktur ganz besonders für eine integrierte Speicherzelle geeignet ist. In jüngerer Zeit wurden neue Technologien zur Erhöhung der effektiven Oberfläche durch Modifizieren der Oberflächenmorphologie der Polysilicium-Speicherelektrode selbst durch Eingravieren oder durch Steuern der Nukleation und Wachstumsbedingung des Polysiliciums entwickelt. Eine Methode beinhaltet das Aufbringen einer Polysiliciumschicht mit halbkugelförmiger Körnung (HSG) auf einem Speicherknoten zwecks Erhöhung der Oberfläche und Kapazität.
  • Bei einem in der Patentschrift US 5.827.766 offenbarten Verfahren zur Herstellung eines zylindrischen Kondensators für eine Speicherzelle wird HSG-Silicium an einer Innenseite eines zylindrischen Kondensators gebildet. Dazu wird ein zylindrischer Speicherknoten in einer ersten Isolationsschicht erzeugt, die auf einem integrierten Schaltkreissubstrat aufgebracht wird, wonach HSG-Silizium an der Innenseite des Speicherknotens gebildet wird. Anschließend wird eine dielektrische Kondensatorschicht aufgebracht, gefolgt vom Aufbringen einer oben liegenden Plattenelektrode des Kondensators. Dieses und andere herkömmliche Vorgehensweisen zur Bildung eines zylindrischen Kondensators mit HSG-Silicium weisen gewisse Probleme auf. Beispielsweise kann das HSG-Silicium vom Kondensator nach Bildung desselben während eines anschließenden Reinigungsprozesses unter Verwendung eines chemischen Ätzmittels maskiert werden. Als Folge davon kann eine Verschlechterung der Zuverlässigkeit des Kondensators durch maskiertes HSG-Silicium auftreten. Demgemäß besteht ein starker Bedarf für einen zuverlässigen Kondensator mit möglichst großer Oberfläche bei gegebenem Zellengebiet unter Verwendung von HSG-Silicium und an einem entsprechenden Kondensatorherstellungsverfahren.
  • Die Patentschrift US 5.618.747 offenbart das Aufbringen einer ONO(Oxinitrid/Nitrid/Oxid)-Schicht als dielektrische Kondensatorschicht auf einer HSG-Polysiliziumschicht durch Bilden einer natürlichen Siliziumoxidschicht nach Reinigen der HSG-Polysiliziumschicht und anschließendes Abscheiden einer dünnen Siliziumnitridschicht, gefolgt von einem Oxidationsvorgang, durch den ein Siliziumoxinitridfilm an der Oberfläche der Siliziumnitridschicht erzeugt wird.
    •
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines zylindrischen Kondensatorbauelementes hoher Zuverlässigkeit mit innenseitigem HSG-Silicium und eines vorteilhaften Verfahrens zu seiner Herstellung zugrunde.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Herstellungsverfahrens für einen zylindrischen Kondensator mit den Merkmalen des Anspruchs 1 oder 11 sowie eines zylindrischen Kondensatorbauelements mit den Merkmalen des Anspruchs 16.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß einem ersten Erfindungsaspekt beinhaltet das Herstellungsverfahren für einen zylindrischen Kondensator die Bildung einer ersten Isolationsschicht auf einem integrierten Schaltkreissubstrat, wonach in der ersten Isolationsschicht durch einen Prozess des Ätzens eines ausgewählten Teils der ersten Isolationsschicht ein Kontaktloch erzeugt und dieses mit einem leitfähigen Material gefüllt wird, um einen Kontaktstift zu bilden. Eine zweite Isolationsschicht, die aus PE-TEOS(plasmaverstärktes Tetraethylorthosilikat)-Oxid besteht, wird auf der ersten Oxidschicht in einer Dicke gebildet, die der gewünschten Höhe eines Speicherknotens entspricht.
  • In der zweiten Isolationsschicht wird eine zylindrische Öffnung erzeugt. Um eine Prozesstoleranz zu erhalten, kann optional zwischen zwei Isolationsschichten eine Nitridschicht als Ätzstopp gebildet werden. In der Öffnung und auf der zweiten Isolationsschicht wird ein erstes leitfähiges Material für den Speicherknoten abgeschieden. Auf der ersten leitfähigen Schicht wird dann HSG-Silicium gebildet. Im Anschluss daran wird eine HSG-Siliciumschutzschicht aufgebracht. Die Schutzschicht besteht aus einer Nitridschicht in einer Dicke von wenigstens etwa 0,5nm, was ausreicht, das HSG-Silicium während eines Reinigungsprozesses zu schützen. Auf der zweiten Isolationsschicht wird eine Planarisierungsschicht abgeschieden, die aus USG (undotiertem Silikatglas) besteht, um die zylindrische Öffnung vollständig zu füllen. Diese Planarisierungsschicht dient dazu, vor Verunreinigung und Defekten des inneren Zylinders zu schützen. Der Planarisierungsprozess wird mit der Planarisierungsschicht bis hinunter zu einer Oberseite der zweiten Isolationsschicht ausgeführt.
  • Der verbliebende Rest der Planarisierungsschicht in der zylindrischen Öffnung wird dann selektiv durch eine chemische Lösung entfernt, z.B. durch LAL, um den Speicherknoten zu bilden. Während dieses Reinigungsprozesses wird das HSG-Silicium vor der Nasschemikalie durch die Anwesenheit der Nitridschutzschicht geschützt. Auf dem Speicherknoten wird dann eine zweite Nitridschicht für einen dielektrischen Film gebildet. Durch einen Oxidationsprozess wird auf der zweiten Nitridschicht eine Oxidschicht erzeugt, um eine dielektrische Schicht aus Nitrid/Oxid zu vervollständigen. Anschließend wird auf der dielektrischen Schicht eine zweite leitfähige Schicht für einen Plattenknoten abgeschieden, um einen zylindrischen Kondensator zu bilden.
  • Der aus dem vorstehenden Verfahren resultierende Kondensator besteht aus einem zylindrischen Speicherknoten mit innenseitigem HSG-Silicium, einem dielektrischen Film und einem Plattenknoten. Der dielektrische Film besteht aus einer Nitrid/Oxid-Struktur. Spezieller besteht die Nitrid/Oxid-Struktur am inneren Speicherknoten aus einem Schutznitrid, einem zweiten Nitrid und einem Oxid. Andererseits besteht die Nitrid/Oxid-Struktur am äußeren Speicherknoten aus dem zweiten Nitrid und dem Oxid. Der Boden des Speicherknotens ist elekt risch mit der Oberseite des Kontaktstifts verbunden. Bei diesem Verfahren kann die zweite Oxidschicht außerhalb des Speicherknotens entfernt werden.
  • In einem weiteren Erfindungsaspekt kann auf der ersten Isolationsschicht eine Nitridschicht zur Erzeugung einer Hinterschneidung gebildet werden. In diesem Fall wird der Kontaktstift in der Nitridschicht und der ersten Isolationsschicht gebildet. Spezieller wird nach Abscheiden der ersten Isolationsschicht auf dem integrierten Schaltkreissubstrat auf selbiger die Nitridschicht aufgebracht. Ein ausgewählter Teil der Nitridschicht und der ersten Isolationsschicht wird geätzt, um ein Kontaktloch zu erzeugen, das dann mit einem leitfähigen Material gefüllt wird, um den Kontaktstift zu bilden. Dann wird eine zweite Isolationsschicht gebildet, wonach in dieser eine zylindrische Öffnung zu dem Kontaktstift erzeugt wird. In der Öffnung und auf der zweiten Isolationsschicht wird ein erstes leitfähiges Material abgeschieden.
  • Auf der ersten leitfähigen Schicht wird HSG-Silicium gebildet, wonach eine aus Nitrid bestehende HSG-Siliciumschutzschicht aufgebracht wird. Auf der zweiten Isolationsschicht wird eine Planarisierungsschicht abgeschieden, um die zylindrische Öffnung vollständig zu füllen. Der Planarisierungsprozess wird bis hinunter zu einer Oberseite der zweiten Isolationsschicht durchgeführt, um einen Speicherknoten zu bilden.
  • Der Rest der Planarisierungsschicht in der zylindrischen Öffnung und die zweite Isolationsschicht außerhalb des Speicherknotens werden durch eine nasse Chemikalie entfernt, wobei die Nitridschicht zwecks Hinterschneidung als ein Ätzstopp verwendet wird. Die Nitridschicht wird dann selektiv entfernt, um die Bildung der Hinterschneidung unter dem Speicherknoten zu bewirken und auf diese Weise dessen Oberfläche weiter zu vergrößern. Anschließend wird eine Nitridschicht als Dielektrikum auf der resultierenden Struktur aufgebracht, wonach durch einen Oxidationsprozess eine Oxidschicht gebil det wird, was eine dielektrische Schicht mit Nitrid/Oxid-Struktur vervollständigt.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
  • 1 eine schematische Querschnittsansicht eines gestapelten Kondensators mit HSG-Silicium,
  • 2A bis 2H schematische Querschnittsansichten aus verschiedenen Stadien eines Verfahrens zur Herstellung des gestapelten Kondensators von 1,
  • 3 eine schematische Querschnittsansicht eines weiteren gestapelten Kondensators mit HSG-Silicium und
  • 4A bis 4I schematische Querschnittsansichten zur Veranschaulichung verschiedener Stadien eines Verfahrens zur Herstellung des gestapelten Kondensators von 3.
    •
  • Nachstehend werden bevorzugte Ausführungsbeispiele der Erfindung in Verbindung mit den Zeichnungen beschrieben, wobei vorausgeschickt sei, dass die Bezeichnung, eine Schicht liege "auf" einer anderen Schicht oder einem Substrat, bedeuten soll, dass die Schicht direkt oder unter Zwischenfügung weiterer Schichten auf der anderen Schicht oder dem Substrat liegen kann. Hingegen soll die Bezeichnung "direkt auf" angegeben, dass es keine zwischenliegenden Elemente gibt. Statt der beispielhaft angegebenen Ladungsträgertypen ist jeweils auch die Realisierung mit dem komplementären Ladungsträgertyp möglich.
  • Die Erfindung befasst sich primär mit der Bereitstellung eines zuverlässigen Kondensators mit erhöhter Kapazität, zu welchem Zweck nach Bildung des HSG-Siliciums auf diesem eine aus Nitrid bestehende Schutzschicht gebildet wird.
  • 1 zeigt in einem schematischen Querschnitt einen ersten erfindungsgemäßen, gestapelten Kondensator. Der gestapelte Kondensator besteht aus einem zylindrischen Speicherknoten 122 (wobei der Begriff vorliegend synonym für den Begriff Elektrode verwendet wird) mit an seiner Innenseite gebildetem HSG-Silicium 124, aus dielektrischen Komponenten in Form einer Nitridschutzschicht 126, einer weiteren Nitridschicht 132 und einer Oxidschicht 134 sowie aus einem Plattenknoten 136. Am inneren Zylinder ist die Nitridschutzschicht 126 auf dem HSG-Silicium gebildet. Dementsprechend besteht der dielektrische Film im inneren Zylinder aus zwei Nitridschichten 126, 132 und der Oxidschicht 134, während am äußeren Zylinder, d.h. an der Zylinderaußenseite, die dielektrische Schicht aus der Nitridschicht 132 und der Oxidschicht 134 besteht. Der Boden des zylindrischen Speicherknotens ist elektrisch mit einem aktiven Bereich eines Substrats 100 über einen Kontaktstift 112 verbunden, der in Isolationsschichten 106 und 110 gebildet ist. Die Nitridschutzschicht 126 ist in einer Dicke gebildet, die ausreicht, das HSG-Silicium während eines Reinigungsprozesses zu schützen, z.B. in einer Dicke von wenigstens 0,5nm. Vorzugsweise ist sie in einer Dicke von etwa 0,5nm bis 2,5nm gebildet.
  • Nachfolgend wird in Verbindung mit den 2A bis 2H auf die wesentlichen Verfahrensschritte zur Herstellung des gestapelten Kondensators von 1 eingegangen. 2A veranschaulicht im Querschnitt ein integriertes Schaltkreissubstrat 100, das bereits gewisse Prozessschritte erfahren hat. Spezieller ist das integrierte Schaltkreissubstrat 100 ein Teil eines Wafers, auf dem eine Vielzahl von Halbleiterbauelementen gebildet werden. Um aktive Bereiche zu definieren, zu denen eine elektrische Verbindung herzustellen ist, wird eine Bauelementisolationsschicht 102 in und auf dem Substrat 100 erzeugt. Die Bauelementisolationsschicht 102 umgibt das je weilige aktive Gebiet, um die aktiven Gebiete voneinander elektrisch zu isolieren, und kann durch eine Technik der lokalen Oxidation von Silicium oder eine Technik flacher Grabenisolation erzeugt werden. Andere geeignete Techniken sind ebenfalls verwendbar. Im Bereich der aktiven Gebiete werden Transistoren gebildet, beispielsweise ist ein gebildeter Transistor 104 gezeigt, stellvertretend für meist viele gleichzeitig gebildete Transistoren. In gleicher Weise sind stellvertretend in den Figuren nur eine Bitleitung und ein Kondensator dargestellt.
  • Der Transistor wird in einer allgemein bekannten, herkömmlichen Weise erzeugt. Kurz erläutert wird hierfür eine erste Gateoxidschicht aufgebracht, und auf dieser eine Gateelektrodenschicht abgeschieden. Letztere besteht vorzugsweise aus einer Mehrlagenstruktur aus einer Polysiliciumschicht und einer Metallsilicidschicht, z.B. aus Wolframsilicid. Auf die Gateelektrodenschicht wird dann eine Deckschicht aufgebracht. Durch einen Fotolithografieprozess werden ausgewählte Teile der abgeschiedenen Schichten geätzt, um Gateelektrodenmuster zu erzeugen. Durch eine herkömmliche Störstellenionenimplantation werden lateral zu den Gateelektrodenmustern Source/Drain-Bereiche gebildet. An lateralen Kanten der Gateelektrodenmuster werden Seitenwandabstandshalter erzeugt, was den Transistor vervollständigt.
  • Auf der resultierenden Struktur wird in herkömmlicher Weise eine erste Isolationsschicht 106 abgeschieden. Diese kann beispielsweise eine Oxidschicht aus Borphosphorsilikatglas (BPSG) oder Tetraethylorthosilikat (TEOS) sein. Als nächstes wird eine Mehrzahl von Bitleitungsmustern auf der ersten Isolationsschicht 106 erzeugt, z.B. wird ein Bitleitungsmuster 108 erzeugt. Die Bitleitung 108 ist elektrisch mit einer Seite des Source-Drain-Bereichs verbunden. Nach der Bildung des Bitleitungsmusters 108 wird eine zweite Isolationsschicht 110 auf der ersten Isolationsschicht 106 und dem Bitleitungsmus ter 108 abgeschieden. Beispielsweise besteht die zweite Isolationsschicht 110 aus einer Oxidschicht aus TEOS oder BPSG.
  • Durch einen herkömmlichen Fotoätzprozess wird ein ausgewählter Bereich der Oxidschichten 110 und 106 geätzt, um darin ein Kontaktloch zu erzeugen, das die andere Seite des Source/Drain-Bereiches freilegt. Auf der zweiten Oxidschicht 110 wird ein leitfähiges Material abgeschieden, um das Kontaktloch zu füllen. Dann wird ein Planarisierungsprozess bis hinunter zu der zweiten Oxidschicht 110 ausgeführt, um einen in 2A gezeigten Kontaktstift 112 zu bilden. Die leitfähige Schicht kann aus dotiertem Polysilicium bestehen.
  • Alternativ kann vor der Abscheidung des leitfähigen Materials ein Seitenwandabstandshalter an den Seitenwänden des Kontaktlochs gebildet werden. Dazu kann nach der Erzeugung des Kondensatorkontaktlochs eine Materialschicht z.B. aus Nitrid abgeschieden und dann zurückgeätzt werden, um den Seitenwandabstandshalter zu erzeugen.
  • Die anschließenden Prozesssequenzen betreffen die Bildung des gestapelten Kondensators. Wie aus 2B zu erkennen, wird auf der zweiten Oxidschicht 110 und dem Kontaktstift 112 eine Ätzstopp-Nitridschicht 114 abgeschieden, die eine Ätzselektivität bezüglich eines Oxides aufweist. Die Ätzstoppschicht 114 besteht aus einem ersten Nitrid mit einer Dicke von etwa 30nm, das durch chemische Niederdruck-Gasphasenabscheidung, d.h. eine LPCVD-Technik, abgeschieden wird. Als nächstes wird auf die erste Nitridschicht 114 eine dritte Isolationsschicht 116 aufgebracht. Diese besteht aus einer Oxidschicht unter Verwendung einer TEOS-Quelle und weist eine Dicke auf, die mindestens der gewünschten Höhe des später erzeugten Speicherknotens entspricht. Beispielsweise wird die dritte Isolationsschicht 116 in einer Dicke von etwa 1200nm gebildet. Um die Schwankung der kritischen Abmessung (CD) zu minimieren, wird auf die dritte Oxidschicht 116 eine Antireflex-Überzugsschicht 118 mit einer Dicke von etwa 26nm aufgebracht.
  • Die Antireflex-Überzugsschicht 118 beinhaltet eine Siliciumoxinitridschicht.
  • Die anschließende Prozessfrequenz dient der Bildung einer zylindrischen Öffnung 120 für einen Speicherknoten in der dritten Oxidschicht 116 und der ersten Nitridschicht 114, wie schematisch in 2C veranschaulicht. Spezieller wird hierzu eine nicht gezeigte Fotoresistschicht durch Aufschleudern auf die Antireflex-Überzugschicht aufgebracht und in einer vorgegebenen Konfiguration strukturiert. Unter Verwendung der strukturierten Fotoresistschicht werden die Antireflex-Überzugsschicht 118 und die dritte Oxidschicht 116 geätzt. Nach Entfernen der strukturierten Fotoresistschicht durch einen herkömmlichen Veraschungs- und Ablöseprozess wird dann die freigelegte erste Nitridschicht 114 zusammen mit der Antireflex-Überzugsschicht 118 entfernt, wodurch die zylindrische Öffnung 120 gebildet wird.
  • Als nächstes geht es um die Bildung des Speicherknotens. Dazu wird, wie in 2D gezeigt, eine erste leitfähige Schicht 122 für einen Speicherknoten in der Öffnung 120 und auf der dritten Oxidschicht 116 abgeschieden. Die erste leitfähige Schicht 122 wird in einer Dicke gebildet, welche die Bildung von HSG-Silicium darauf sicherstellt, speziell in einer Dicke von 50nm oder mehr. In diesem Beispiel beträgt die Dicke der ersten leitfähigen Schicht 122 etwa 50nm bis 60nm. Danach wird auf der ersten leitfähigen Schicht das HSG-Silicium 124 gebildet, um die verfügbare Oberfläche zu erhöhen.
  • Anschließend wird, wie in 2E illustriert, eine HSG-Siliciumschutzschicht 126 abgeschieden, um das HSG-Silicium 124 während eines nachfolgenden Reinigungsprozesses zu schützen. Die HSG-Siliciumschutzschicht 126 besteht aus einem Nitrid und weist eine gute Ätzselektivität bezüglich einer nachfolgenden Planarisierungsschicht aus einem Oxid auf. Die Nitridschutzschicht 126 wird in einer Dicke von wenigstens 0,5nm aufgebracht, die ausreicht, als Schutzschicht zu dienen. In diesem Beispiel beträgt die Dicke der Nitridschutzschicht 126 zwischen etwa 0,5nm und etwa 2,5nm.
  • Daraufhin wird eine aus Oxid bestehende Planarisierungsschicht 128 abgeschieden, um den Rest der Öffnung vollständig zu füllen. Die Planarisierungsschicht 128 dient dazu, eine Kontamination der Innenseite der Öffnung während eines anschließenden Planarisierungsprozesses zu verhindern. Die Planarisierungsoxidschicht 128 besteht aus einem undotierten Silikatglas(USG)-Oxid mit einer Dicke von etwa 300nm.
  • Dann wird ein Planarisierungsprozess bis hinunter zur dritten Oxidschicht 116 ausgeführt, wie in 2F gezeigt, um voneinander separierte Speicherknoten zu bilden. Während dieses Planarisierungsprozesses dient die Planarisierungsschicht 128 dazu, vor Kontamination und Defekten der Innenseite des Speicherknotens zu schützen.
  • Der Rest der Planarisierungsschicht 128 im Inneren des Speicherknotens wird dann entfernt, um die Speicherknotenbildung zu vervollständigen. Optional kann des weiteren die dritte Oxidschicht 116 außerhalb des Speicherknotens gleichzeitig entfernt werden, was im Speicherknoten 130 resultiert, wie er in 2G dargestellt ist. Die Entfernung dieser Schichten wird durch Nassätzen mit einer geeigneten Chemikalie durchgeführt, wie z.B. einer LAL-200-Lösung. Da die Nitridschutzschicht 126 der LAL-Lösung widersteht, wird das darunterliegende HSG-Silicium 126 geschützt.
  • Auf dem Speicherknoten 130 wird eine dritte dielektrische Nitridschicht 132 mit einer Dicke im Bereich von etwa 3,5nm bis etwa 7nm gebildet. Um die dielektrische Schicht zu vervollständigen, wird ein Oxidationsprozess ausgeführt, mit dem auf der dritten dielektrischen Nitridschicht 132 eine Oxidschicht 134 gebildet wird. Bei dem Oxidationsprozess kann es sich um einen nassen oder trockenen Oxidationsprozess handeln. In diesem Beispiel wird eine Nassoxidation in einer H2O-Atmosphäre bei einer Temperatur von etwa 850°C für etwa 30min unter Verwendung von O2 durchgeführt, und die resultierende Oxidschicht 134 weist eine Dicke im Bereich von etwa 1,3nm bis 2nm auf. Als Resultat vervollständigt dies eine dielektrische Schicht aus Nitrid/Oxid, d.h. aus einer NO-Struktur. Alternativ kann auch eine dielektrische ON-Struktur durch Oxidieren der dritten dielektrischen Nitridschicht 132 gebildet werden.
  • Wie aus 2H ersichtlich, besitzt die resultierende dielektrische Schicht außen und innen unterschiedliche Dicken. Die dieelektrische Schicht besteht nämlich an der Innenseite des Speicherknotens aus der zweiten HSG-Siliciumschutzschicht 126 aus Nitrid, der dritten Nitridschicht 132 und der Oxidschicht 132, an der Außenseite des Speicherknotens hingegen aus der dritten Nitridschicht 132 und der Oxidschicht 132.
  • Beim oben erwähnten Verfahren kann die zweite HSG-Siliciumschutzschicht aus Nitrid nach Entfernen der Planarisierungsschicht von der Innenseite des Speicherknotens durch eine nasse Chemikalie, wie Phosphorsäure, entfernt werden.
  • Schließlich wird auf der dielektrischen Schicht ein zweites leitfähiges Material 136 abgeschieden, um einen gestapelten Kondensator zu vervollständigen. Anschließend werden in herkömmlicher Weise Metallzwischenverbindungs- und Passivierungsprozesse durchgeführt.
  • 3 zeigt schematisch einen weiteren gestapelten Kondensator. Wie aus 3 ersichtlich, weist dieser gestapelte Kondensator einen zylindrischen Speicherknoten 122 mit HSG-Silicium 124 an seiner Innenseite, einen dielektrischen Film und einen Plattenknoten 136 auf. Der dielektrische Film besteht aus einer NO-Struktur aus einem dielektrischen Nitrid 132 und einer dielektrischen Oxidschicht 134. Unter den Bodenkanten des Speicherknotens sind Hinterschneidungsbereiche gebildet, wie innerhalb eines gestrichelten Kreises illust riert. Diese tragen zu einer weiteren Oberflächenvergrößerung bei. Der Mittenbereich des Speicherknotenbodens ist elektrisch mit einem Kontaktstift 112 verbunden, der in Isolationsschichten 106 und 110 vergraben ist und zu einem aktiven Bereich eines Halbleitersubstrats 100 führt.
  • Nachfolgend wird in Verbindung mit den zugehörigen 4A bis 4I auf ein Verfahren zur Herstellung des gestapelten Kondensators von 3 eingegangen. Dabei bezeichnen in den 4A bis 4I gleiche Bezugszeichen funktionell gleiche Elemente.
  • Wie aus 4A zu erkennen, wird in und auf einem vorgegebenen Teil eines Halbleitersubstrats 100 eine Bauelementisolationsschicht 102 gebildet, um einen jeweiligen aktiven Bereich zu definieren. Der aktive Bereich ist der Bereich, zu dem eine elektrische Verbindung herzustellen ist. Auf dem aktiven Bereich wird in herkömmlicher Weise ein Transistor 104 gebildet. Dieser weist eine Gateelektrode mit Deckschicht und Seitenwandabstandshalter sowie ein Paar von Source/Drain-Bereichen auf. Wie auf dem Fachgebiet allgemein bekannt, ist zwischen dem Halbleitersubstrat und der Gateelektrode zwecks elektrischer Separation eine dünne Oxidschicht gebildet.
  • Auf dem Transistor 104 und dem Halbleitersubstrat 100 wird eine vorzugsweise aus einem Oxid bestehende, erste Isolationsschicht 106 aufgebracht. Auf der ersten Oxidschicht 106 wird ein Bitleitungsmuster 108 erzeugt, das elektrisch mit einem der beiden Source/Drain-Bereiche über einen ausgewählten Teil der ersten Oxidschicht 106 verbunden wird. Danach wird auf die erste Isolationsschicht 106 eine aus einer Oxidschicht bestehende, zweite Isolationsschicht 110 aufgebracht. Auf der zweiten Oxidschicht 110 wird dann eine erste Nitridschicht 114 zur Hinterschneidungsbildung abgeschieden. Die erste Nitridschicht 114 wird durch eine allgemein bekannte Technik erzeugt, z.B. durch chemische Niederdruck-Gasphasenabscheidung (LPCVD), und zwar in einer Dicke zwischen etwa 30nm und 200nm.
  • Die anschließende Prozesssequenz betrifft die Erzeugung eines Kontaktstiftes. Durch einen herkömmlichen Fotoätzprozess werden ausgewählte Teile der abgeschiedenen Schichten 114, 110 und 106 geätzt, um darin ein zum anderen Source/Drain-Bereich führendes Kontaktloch zu erzeugen. Das Kontaktloch wird mit einem leitfähigen Material gefüllt, welches dann zur Bildung des Kontaktstiftes 112 planarisiert wird. Das leitfähige Material besteht aus dotiertem Polysilicium, einem Metall oder dergleichen.
  • Wie aus 4B zu erkennen, werden auf die erste Nitridschicht 114 und den Kontaktstift 112 eine aus Oxid bestehende, dritte Isolationsschicht 116 und eine Antireflex-Überzugschicht 118 aufgebracht. Die dritte Oxidschicht 116 wird in einer Dicke gebildet, die mindestens der gewünschten Höhe des Speicherknotens entspricht, z.B. einer Dicke von etwa 1200nm. Die Antireflex-Überzugschicht 118 dient dazu, die Schwankung der kritischen Abmessung (CD) des Photoprozesses zu minimieren. Die Antireflex-Überzugschicht 118 wird in einer Dicke von etwa 26nm aufgebracht. Dann wird ganzflächig auf das Substrat 100 eine Photoresistschicht aufgeschleudert und in eine vorgegebene Konfiguration strukturiert. Unter Verwendung dieser strukturierten Fotoresistschicht werden die Antireflex-Überzugschicht 118 und die dritte Oxidschicht anisotrop geätzt, um eine Öffnung 120 zu erzeugen, in welcher ein leitfähiges Material zur Bildung des Speicherknotens abgeschieden wird, wie in 4C gezeigt. Danach werden die strukturierte Fotoresistschicht und die Antireflex-Überzugschicht entfernt.
  • In der Öffnung und auf der dritten Oxidschicht 116 wird eine erste leitfähige Schicht 112 abgeschieden, wie in 4D dargestellt. Die erste leitfähige Schicht dient als Grundlage zur HSG-Siliciumbildung und weist eine Dicke im Bereich von etwa 50nm bis etwa 60nm auf. Auf der ersten leitfähigen Schicht 122 wird dann HSG-Silicium 124 gebildet, um die Oberfläche zu vergrößern.
  • Nach der Bildung des HSG-Siliciums 124 wird eine zweite Nitridschutzschicht 126 aufgebracht, um das HSG-Silicium während eines nachfolgenden Reinigungsprozesses zu schützen. Die zweite Nitridschutzschicht 126 wird durch eine LPCVD-Technik in einer Dicke zwischen etwa 0,5nm und 2,5nm gebildet. Diese Nitridschicht kann verbleiben und als eine dielektrische Komponente verwendet werden. Der Rest der Öffnung wird vollständig mit einer Planarisierungsschicht 128 gefüllt. Die Planarisierungsschicht dient dazu, vor Kontamination und Defekten der Innenseite der Öffnung während des Planarisierungsprozesses zu schützen, wie in 4E gezeigt.
  • Zur elektrischen Separation wird für die Planarisierungsschicht 128 ein Planarisierungsprozess, wie z.B. CMP, bis hinunter auf die dritte Oxidschicht 116 ausgeführt, wie in 4F dargestellt. Als nächstes wird ein Reinigungsprozess unter Verwendung einer Nasschemikalie, wie einer LAL-Lösung, durchgeführt, um die Planarisierungsschicht und die dritte Oxidschicht zu entfernen und so den Speicherknoten 130 zu bilden, wie in 4G gezeigt. Während dieses Reinigungsprozesses kann das HSG-Silicium 124 durch die zweite Nitridschutzschicht 126 geschützt werden, die gegenüber der LAL-Lösung beständig ist.
  • Die nächste Prozesssequenz betrifft die Hinterschneidungsbildung. Dazu wird die erste Nitridschicht 114 unter Verwendung von Phosphorsäure entfernt, wie in 4H innerhalb des gestrichelten Kreises illustriert. Während dieses Prozesses wird gleichzeitig auch die zweite Nitridschutzschicht entfernt. Der Hinterschneidungsbereich ermöglicht eine weitere Vergrößerung der Oberfläche.
  • Die nächste Prozesssequenz betrifft die Bildung einer dielektrischen Schicht. Dazu wird als erstes eine dielektrische Nitridschicht 132 auf dem Speicherknoten aufgebracht. Die dritte dielektrische Nitridschicht 132 wird in einer Dicke zwischen etwa 3,5nm und etwa 7nm gebildet. Um das Dielektri kum mit NO-Struktur zu vervollständigen, wird ein Oxidationsprozess durchgeführt, mit dem eine dielektrische Oxidschicht 134 in einer Dicke zwischen etwa 1,3nm und etwa 2nm gebildet wird. Der Oxidationsprozess kann ein nasser oder trockener Oxidationsprozess sein. Nassoxidation wird in einer H2O-Atmosphäre bei einer Temperatur von etwa 850°C für etwa 30min unter Verwendung von O2 durchgeführt. Alternativ kann das dielektrische Oxid 134 durch Oxidieren der dritten dielektrischen Nitridschicht gebildet werden.
  • Anschließend wird auf der resultierenden Struktur eine zweite leitfähige Schicht 136 als Plattenknoten abgeschieden, was den gestapelten Kondensator vervollständigt, wie in 4I dargestellt. Dann können übliche Metallzwischenverbindungsund Passivierungsprozesse ausgeführt werden. Bei der obigen Vorgehensweise kann nach dem Entfernen der Isolationsschichten 116 und 128 die zweite Nitridschutzschicht 126 entfernt werden.
  • Wie anhand der obigen Beschreibung vorteilhafter Ausführungsbeispiele deutlich wird, stellt die Erfindung einen zuverlässigen Kondensator mit HSG-Silicium zur Verfügung, bei dem ein Ablösen von HSG-Silicium vom Speicherknoten während verschiedener Reinigungsprozesse bei der Halbleiterbauelementherstellung verhindert wird. Das HSG-Silicium kann vor dem reinigenden Ätzmittel durch Bildung einer Schutzschicht aus Siliciumnitrid darauf geschützt werden. Es versteht sich, dass sich die Erfindung für alle Anwendungszwecke eignet, bei denen ein Kondensatorbauelement mit HSG-Silicium zum Einsatz kommt.

Claims (18)

  1. Verfahren zur Herstellung eines zylindrischen Kondensatorbauelementes mit HSG-Silicium auf der Innenseite eines Speicherknotens, bei dem – ein zylindrischer Speicherknoten (122) in einer ersten Isolationsschicht (116) gebildet wird, die auf einem integrierten Schaltkreissubstrat (100) gebildet ist, und – HSG-Silicium (124) an der Innenseite des Speicherknotens gebildet wird, gekennzeichnet durch folgende anschließende Schritte: – Bilden einer HSG-Siliciumschutzschicht (126), – Bilden einer Planarisierungsschicht (128) auf der ersten Isolationsschicht unter vollständiger Füllung des Zylinderinneren, – planarisierendes Ätzen der Planarisierungsschicht bis hinunter auf eine Oberseite der ersten Isolationsschicht, – Entfernen der restlichen Planarisierungsschicht vom Zylinderinneren, – Bilden einer dünnen zweiten Isolationsschicht (132) als Nitridschicht auf der HSG-Siliciumschutzschicht, – Bilden einer Oxidschicht (134) auf der dünnen zweiten Nitrid-Isolationsschicht zur Vervollständigung eines dielektrischen Nitrid/Oxid-Films und – Bilden eines Plattenknotens (136) auf dem dielektrischen Film zur Vervollständigung des Kondensators.
  2. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass für die HSG-Siliciumschutzschicht eine Nitridschicht gewählt wird.
  3. Verfahren nach Anspruch 2, weiter dadurch gekennzeichnet, dass die Nitridschicht in einer Dicke von etwa 0,5nm bis etwa 2,5 nm gebildet wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass die dünne zweite Isolationsschicht aus einer Nitridschicht besteht und eine Dicke im Bereich von etwa 3,5nm bis etwa 7nm aufweist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass die Oxidschicht in einer Dicke im Bereich von etwa 1,3nm bis etwa 2nm gebildet wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, weiter dadurch gekennzeichnet, dass der Schritt zur Bildung eines Speicherknotens ein Ätzen der ersten Isolationsschicht zur Erzeugung einer zylindrischen Öffnung und ein Aufbringen eines leitfähigen Materials für den Speicherknoten in der zylindrischen Öffnung (120) umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, dass vor der Bildung der zweiten dünnen Isolationsschicht die HSG-Siliciumschutzschicht gereinigt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, weiter dadurch gekennzeichnet, dass zwischen dem Substrat und der ersten Isolationsschicht eine dritte Isolationsschicht (106, 110) vorgesehen wird, in welcher ein Kontaktstift (112) vergraben wird, der einen Bodenbereich des Speicherknotens elektrisch mit einem aktiven Gebiet des Substrats verbindet.
  9. Verfahren nach Anspruch 8, weiter dadurch gekennzeichnet, dass auf der Oberseite der dritten Isolationsschicht eine Ätzstopp-Siliciumnitridschicht (114) vorgesehen wird.
  10. Verfahren nach Anspruch 9, weiter dadurch gekennzeichnet, dass die erste Isolationsschicht außerhalb des Speicherknotens vor der Bilung der dünnen zweiten Isolationsschicht entfernt wird und die Ätzstopp-Siliciumnitridschicht entfernt wird, um einen Hinterschneidungsbereich unter dem Speicherknoten zwecks Oberflächenvergrößerung zu erzeugen.
  11. Verfahren zur Herstellung eines zylindrischen Kondensators mit HSG-Silicium an der Innenseite eines zylindrischen Speicherknotens, gekennzeichnet durch folgende Schritte: – Bilden einer ersten Oxidschicht (106, 110) auf einem integrierten Schaltkreissubstrat (100) mit einem aktiven Bereich, – Bilden einer ersten Nitridschicht (114) auf der ersten Oxidschicht, – Erzeugen eines Kontaktstifts (112) in der ersten Nitridschicht und der Oxidschicht, der elektrisch mit dem aktiven Bereich auf dem Substrat verbunden ist, – Bilden einer zweiten Oxidschicht (116) auf der ersten Nitridschicht und auf dem Kontaktstift, – Ätzen der zweiten Oxidschicht zur Bildung einer zylindrischen Öffnung (120) wenigstens zu dem Kontaktstift, – Bilden einer ersten leitfähigen Schicht (122) in der Öffnung und auf der zweiten Oxidschicht, – Bilden von HSG-Silicium (124) auf der ersten leitfähigen Schicht, – Bilden einer zweiten Nitridschicht (126) auf dem HSG-Silicium zum Schutz desselben, – Bilden einer dritten Oxidschicht (128) auf der zweiten Oxidschich unter vollständigem Füllen der zylindrischen Öffnung, – Planarisieren der dritten Oxidschicht bis hinunter auf eine Oberseite der zweiten Oxidschicht, – Verwenden der zweiten Nitridschicht als Ätzstoppschicht und Entfernen der zweiten und des Restes der dritten Oxidschicht, um einen Speicherknoten zu bilden, – Entfernen der zweiten Nitridschicht und Bilden eines Hinterschneidungsbereichs unter dem Speicherknoten, – Bilden einer dritten Nitridschicht (132) auf der Oberfläche des Speicherknotens, – Bilden einer vierten Oxidschicht (134) auf der dritten Nitridschicht und Vervollständigen einer dielektrischen Nitrid/Oxid-Schicht und – Bilden einer zweiten leitfähigen Schicht (136) als ein Plattenknoten zur Bildung eines Kondensators.
  12. Verfahren nach Anspruch 11, weiter dadurch gekennzeichnet, dass die erste Nitridschicht in einer Dicke im Bereich von etwa 30nm bis etwa 200nm aufgebracht wird.
  13. Verfahren nach Anspruch 11 oder 12, weiter dadurch gekennzeichnet, dass die zweite Nitridschicht in einer Dicke im Bereich von etwa 0,5nm bis etwa 2,5nm aufgebracht wird.
  14. Verfahren nach einem der Ansprüche 11 bis 13, weiter dadurch gekennzeichnet, dass die dritte Nitridschicht in einer Dicke im Bereich von etwa 3,5nm bis etwa 7nm aufgebracht wird.
  15. Verfahren nach einem der Ansprüche 11 bis 14, weiter dadurch gekennzeichnet, dass die vierte Oxidschicht in einer Dicke im Bereich von etwa 1,3nm bis etwa 2nm aufgebracht wird.
  16. Zylindrisches Kondensatorbauelement mit HSG-Silicium, mit – einem Speicherknoten (122), einem dielektrischen Film (124, 126, 132, 134) und einem Plattenknoten (136), wobei das HSG-Silicium (124) an einer Innenseite des Speicherknotens gebildet ist, dadurch gekennzeichnet, dass – der dielektrische Film an der Speicherknoteninnenseite aus einer ersten Nitridschicht (126), einer zweiten Nitridschicht (132) und einer Oxidschicht (134) und an der Speicherknotenaußenseite aus der zweiten Nitridschicht (132) und der Oxidschicht (134) besteht.
  17. Zylindrisches Kondensatorbauelement nach Anspruch 16, weiter dadurch gekennzeichnet, dass die erste Nitridschicht eine Dicke im Bereich von etwa 0,5nm bis etwa 2,5nm, die zweite Nitridschicht eine Dicke im Bereich von etwa 3,5nm bis etwa 7nm und die Oxidschicht eine Dicke im Bereich von etwa 1,3nm bis etwa 2nm aufweisen.
  18. Zylindrisches Kondensatorbauelement nach Anspruch 16 oder 17, weiter dadurch gekennzeichnet, dass die Oxidschicht (134) durch Oxidation der zweiten Nitridschicht (132) gebildet ist.
DE10012198A 1999-03-18 2000-03-13 Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung Expired - Fee Related DE10012198B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR99-09222 1999-03-18
KR1019990009222A KR100317042B1 (ko) 1999-03-18 1999-03-18 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE10012198A1 DE10012198A1 (de) 2000-09-28
DE10012198B4 true DE10012198B4 (de) 2006-02-02

Family

ID=19576964

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10012198A Expired - Fee Related DE10012198B4 (de) 1999-03-18 2000-03-13 Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US6238968B1 (de)
KR (1) KR100317042B1 (de)
DE (1) DE10012198B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030096232A1 (en) * 1997-12-19 2003-05-22 Kris Richard M. High throughput assay system
KR20020082544A (ko) * 2001-04-24 2002-10-31 주식회사 하이닉스반도체 반도체 소자의 캐패시터 하부 전극 형성방법
KR100681267B1 (ko) * 2001-06-12 2007-02-09 삼성전자주식회사 반도체 장치의 제조에서 콘택 형성 방법
KR100824136B1 (ko) * 2001-06-28 2008-04-21 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
KR100818076B1 (ko) * 2001-12-28 2008-03-31 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
KR100784037B1 (ko) * 2001-12-28 2007-12-10 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
KR100413606B1 (ko) * 2001-12-31 2004-01-03 주식회사 하이닉스반도체 캐패시터의 제조 방법
US6794245B2 (en) * 2002-07-18 2004-09-21 Micron Technology, Inc. Methods of fabricating double-sided hemispherical silicon grain electrodes and capacitor modules
US6867131B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Apparatus and method of increasing sram cell capacitance with metal fill
US6884692B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Method for forming conductive material in opening and structures regarding same
US6746877B1 (en) * 2003-01-07 2004-06-08 Infineon Ag Encapsulation of ferroelectric capacitors
KR100526885B1 (ko) * 2004-01-02 2005-11-09 삼성전자주식회사 반도체 소자에서의 캐패시터 형성방법
US7547598B2 (en) * 2006-01-09 2009-06-16 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618747A (en) * 1996-06-03 1997-04-08 Industrial Technology Research Institute Process for producing a stacked capacitor having polysilicon with optimum hemispherical grains
US5827766A (en) * 1997-12-11 1998-10-27 Industrial Technology Research Institute Method for fabricating cylindrical capacitor for a memory cell

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171157A (ja) 1983-03-18 1984-09-27 Hitachi Ltd 半導体装置
US5623243A (en) 1990-03-20 1997-04-22 Nec Corporation Semiconductor device having polycrystalline silicon layer with uneven surface defined by hemispherical or mushroom like shape silicon grain
JP2886280B2 (ja) 1990-06-29 1999-04-26 宮城沖電気株式会社 半導体記憶装置の製造方法
KR940011801B1 (ko) 1991-03-23 1994-12-26 삼성전자 주식회사 고용량 캐패시터를 포함하는 반도체 장치 및 그의 제조방법
US5234857A (en) 1991-03-23 1993-08-10 Samsung Electronics, Co., Ltd. Method of making semiconductor device having a capacitor of large capacitance
JP2508948B2 (ja) 1991-06-21 1996-06-19 日本電気株式会社 半導体装置の製造方法
TW243541B (de) 1991-08-31 1995-03-21 Samsung Electronics Co Ltd
US5142438A (en) 1991-11-15 1992-08-25 Micron Technology, Inc. Dram cell having a stacked capacitor with a tantalum lower plate, a tantalum oxide dielectric layer, and a silicide buried contact
KR960010002B1 (ko) 1991-12-18 1996-07-25 삼성전자 주식회사 고집적 반도체 메모리장치의 커패시터 제조방법
US5208479A (en) 1992-05-15 1993-05-04 Micron Technology, Inc. Method of increasing capacitance of polycrystalline silicon devices by surface roughening and polycrystalline silicon devices
DE4321638A1 (de) 1992-09-19 1994-03-24 Samsung Electronics Co Ltd Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung
JP2786071B2 (ja) 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
US5278091A (en) 1993-05-04 1994-01-11 Micron Semiconductor, Inc. Process to manufacture crown stacked capacitor structures with HSG-rugged polysilicon on all sides of the storage node
KR970000977B1 (ko) 1993-05-21 1997-01-21 현대전자산업 주식회사 반도체 소자의 캐패시터 제조방법
DE4419074C2 (de) 1993-06-03 1998-07-02 Micron Semiconductor Inc Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung
JPH0738068A (ja) 1993-06-28 1995-02-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5330931A (en) 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
JPH07161931A (ja) 1993-12-02 1995-06-23 Nec Corp 半導体装置の製造方法
US5656531A (en) 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
US5407534A (en) 1993-12-10 1995-04-18 Micron Semiconductor, Inc. Method to prepare hemi-spherical grain (HSG) silicon using a fluorine based gas mixture and high vacuum anneal
KR950021644A (ko) 1993-12-31 1995-07-26 김주용 반도체 기억장치 및 그 제조방법
US5362632A (en) 1994-02-08 1994-11-08 Micron Semiconductor, Inc. Barrier process for Ta2 O5 capacitor
US5696014A (en) 1994-03-11 1997-12-09 Micron Semiconductor, Inc. Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch
US5418180A (en) * 1994-06-14 1995-05-23 Micron Semiconductor, Inc. Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon
JP2803589B2 (ja) 1995-01-13 1998-09-24 日本電気株式会社 半導体装置の製造方法
KR0165499B1 (en) 1995-01-26 1998-12-15 Samsung Electronics Co Ltd Capacitor fabrication method of semiconductor device
US5726085A (en) 1995-03-09 1998-03-10 Texas Instruments Inc Method of fabricating a dynamic random access memory (DRAM) cell capacitor using hemispherical grain (HSG) polysilicon and selective polysilicon etchback
KR0165496B1 (ko) 1995-03-22 1998-12-15 윤종용 고집적 반도체장치의 캐패시터 제조방법
JP2827958B2 (ja) 1995-04-27 1998-11-25 日本電気株式会社 半導体記憶装置の容量素子の製造方法
US5658381A (en) 1995-05-11 1997-08-19 Micron Technology, Inc. Method to form hemispherical grain (HSG) silicon by implant seeding followed by vacuum anneal
US5597754A (en) 1995-05-25 1997-01-28 Industrial Technology Research Institute Increased surface area for DRAM, storage node capacitors, using a novel polysilicon deposition and anneal process
US5663090A (en) 1995-06-29 1997-09-02 Micron Technology, Inc. Method to thermally form hemispherical grain (HSG) silicon to enhance capacitance for application in high density DRAMs
KR100232160B1 (ko) 1995-09-25 1999-12-01 김영환 반도체 장치의 커패시터 구조 및 그 제조방법
US5639685A (en) 1995-10-06 1997-06-17 Micron Technology, Inc. Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon
US5634974A (en) 1995-11-03 1997-06-03 Micron Technologies, Inc. Method for forming hemispherical grained silicon
US5612558A (en) 1995-11-15 1997-03-18 Micron Technology, Inc. Hemispherical grained silicon on refractory metal nitride
US5650351A (en) * 1996-01-11 1997-07-22 Vanguard International Semiconductor Company Method to form a capacitor having multiple pillars for advanced DRAMS
US5753559A (en) 1996-01-16 1998-05-19 United Microelectronics Corporation Method for growing hemispherical grain silicon
US5691228A (en) 1996-01-18 1997-11-25 Micron Technology, Inc. Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer
US5891744A (en) 1996-01-29 1999-04-06 Micron Technology, Inc. Method of monitoring a process of manufacturing a semiconductor wafer including hemispherical grain polysilicon
US5554557A (en) 1996-02-02 1996-09-10 Vanguard International Semiconductor Corp. Method for fabricating a stacked capacitor with a self aligned node contact in a memory cell
US5721171A (en) 1996-02-29 1998-02-24 Micron Technology, Inc. Method for forming controllable surface enhanced three dimensional objects
KR100195329B1 (ko) 1996-05-02 1999-06-15 구본준 반도체 소자의 캐패시터 제조 방법
US5798280A (en) 1996-12-02 1998-08-25 Micron Technology, Inc. Process for doping hemispherical grain silicon
US5804480A (en) 1997-02-28 1998-09-08 Vanguard International Semiconductor Corporation method for forming a DRAM capacitor using HSG-Si technique and oxygen implant
US5759894A (en) 1997-02-28 1998-06-02 Vanguard International Semiconductor Corporation Method for forming a DRAM capacitor using HSG-Si
US5837581A (en) 1997-04-04 1998-11-17 Vanguard International Semiconductor Corporation Method for forming a capacitor using a hemispherical-grain structure
KR100247931B1 (ko) 1997-05-21 2000-03-15 윤종용 반구형 그레인의 다결정실리콘막을 갖는 반도체장치의 제조방법
US5874336A (en) 1997-06-23 1999-02-23 Vanguard International Semiconductor Manufacturing Method to improve yield for capacitors formed using etchback of polysilicon hemispherical grains
US5763306A (en) 1997-10-24 1998-06-09 Vanguard International Semiconductor Corporation Method of fabricating capacitor over bit line COB structure for a very high density DRAM applications
US5885867A (en) 1997-12-03 1999-03-23 Samsung Electronics Co., Ltd. Methods of forming hemispherical grained silicon layers including anti-nucleation gases
US5956587A (en) * 1998-02-17 1999-09-21 Vanguard International Semiconductor Corporation Method for crown type capacitor in dynamic random access memory
TW373323B (en) * 1998-03-18 1999-11-01 United Microelectronics Corporaiton Dynamic RAM production method
US5897352A (en) 1998-03-25 1999-04-27 Vanguard International Semiconductor Corporation Method of manufacturing hemispherical grained polysilicon with improved adhesion and reduced capacitance depletion
US5913119A (en) 1998-06-26 1999-06-15 Vanguard Int Semiconduct Corp Method of selective growth of a hemispherical grain silicon layer on the outer sides of a crown shaped DRAM capacitor structure
US6105568A (en) * 1998-12-22 2000-08-22 Yu; Fang-Chun Diamond wire saw

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618747A (en) * 1996-06-03 1997-04-08 Industrial Technology Research Institute Process for producing a stacked capacitor having polysilicon with optimum hemispherical grains
US5827766A (en) * 1997-12-11 1998-10-27 Industrial Technology Research Institute Method for fabricating cylindrical capacitor for a memory cell

Also Published As

Publication number Publication date
KR20000060687A (ko) 2000-10-16
DE10012198A1 (de) 2000-09-28
KR100317042B1 (ko) 2001-12-22
US6238968B1 (en) 2001-05-29

Similar Documents

Publication Publication Date Title
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE4430780C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE4323363B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE102004002659B4 (de) Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE10362148B4 (de) Verfahren zur Herstellung der Bodenelektrode eines Kondensators einer Halbleitervorrichtung
DE4224946A1 (de) Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
WO2004059735A1 (de) Verfahren zum herstellen einer kondensatoranordnung und kondensatoranordnung
DE10310329A1 (de) Verfahren zur Herstellung von Sicherungsbox-Schutzringen für integrierte Schaltungsvorrichtungen und integrierte Schaltungsvorrichtung, die damit ausgestattet sind
DE19719699A1 (de) Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang
DE69932472T2 (de) Halbleiter-Schmelzsicherung
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE4327813C2 (de) Verfahren zur Herstellung eines DRAM's
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE102004030806A1 (de) Halbleitrvorrichtung und Verfahren zur Herstellung derselben
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE19860884A1 (de) Verfahren zur Herstellung eines Dram-Zellenkondensators
DE19925657A1 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19907062A1 (de) Verfahren zur Herstellung eines DRAM-Zellenkondensators
DE102005042732A1 (de) Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren
DE10031881A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE19852763A1 (de) Verfahren zur Herstellung von Graben-Kondensatoren für DRAM-Zellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee