DE4419074C2 - Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung - Google Patents

Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung

Info

Publication number
DE4419074C2
DE4419074C2 DE4419074A DE4419074A DE4419074C2 DE 4419074 C2 DE4419074 C2 DE 4419074C2 DE 4419074 A DE4419074 A DE 4419074A DE 4419074 A DE4419074 A DE 4419074A DE 4419074 C2 DE4419074 C2 DE 4419074C2
Authority
DE
Germany
Prior art keywords
layer
silicon
gas
polysilicon
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4419074A
Other languages
English (en)
Other versions
DE4419074A1 (de
Inventor
Charles Turner
Randhir P S Takur
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Semiconductor Inc filed Critical Micron Semiconductor Inc
Publication of DE4419074A1 publication Critical patent/DE4419074A1/de
Application granted granted Critical
Publication of DE4419074C2 publication Critical patent/DE4419074C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/014—Capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/138—Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Ver­ fahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung.
Der anhaltende Trend zur Reduzierung der Größe inte­ grierter Schaltungen hat die Halbleiterindustrie dazu gezwungen, neue Techniken zum Herstellen exakter Kom­ ponenten im Submikronbereich ins Auge zu fassen. Zu­ sammen mit dem Bedarf für kleinere Bauteile besteht ein zunehmender Bedarf für Kondensatoren mit erhöhten Kapazitäten und verkleinerten Strukturabmessungen.
Bei dynamischen Speichervorrichtungen müssen Speicher­ knotenkondensatorzellenplatten ausreichend groß sein, um eine angemessene Ladung zu halten. Dies ist beson­ ders wichtig, wenn Rauscheffekte und parasitäre Effek­ te der Vorrichtungen berücksichtigt werden. Da die Dichte von Halbleitervorrichtungen, wie z. B. dynami­ schen RAM-Anordnungen bzw. DRAM-Anordnungen, stetig weiter zunimmt, hat die Frage der Aufrechterhaltung von Speicherknotenkapazität an Bedeutung gewonnen.
In Anbetracht der vorstehenden Bedürfnisse sind mehre­ re Techniken zum Erhöhen der Kapazität von Kondensato­ ren ohne negative Auswirkung auf die Zellenfläche vor­ geschlagen worden. Diese Techniken beinhalten die Ver­ wendung von Graben- und Stapelkondensatorstrukturen, sowie die Verwendung von neuem dielektrischen Material mit höherer Dielektrizitätskonstante.
Ein weiterer Versuch zur Erhöhung der Kapazität unter Reduzierung der Merkmalsgröße wird in dem Stand der Technik gemäß US-PS 5 208 479 erörtert. Das dort be­ schriebene Verfahren beinhaltet die Verwendung einer aufgerauhten Schicht aus polykristallinem Silizium ("Polysilizium") als Kondensatorspeicherknoten. Im großen und ganzen wird durch die Verwendung von aufge­ rauhtem Polysilizium im Vergleich zu derselben plana­ ren Fläche, die für den Kondensator zur Verfügung steht, eine größere Oberfläche geschaffen.
In Anbetracht der Vorteile von aufgerauhtem Polysili­ zium wird ein Speicherknoten eines Zellenkondensators typischerweise dadurch gebildet, daß man zuerst eine dotierte Polysiliziumschicht mit einer Dicke von ca. 80 nm (800 Å) ausbildet. Gemäß der US-PS 5 208 479 erfolgt das Wachsenlassen der undotierten Polysiliziumschicht bei einer Temperatur von 550°C unter einem Druck von 10-1 Torr (13,3 Pa). Anschließend wird die Oberfläche der dotierten Polysiliziumschicht gereinigt. Nach der Reinigung wird oben auf die do­ tierte Polysiliziumschicht eine aufgerauhte Polysili­ ziumschicht mit einer Dicke von ca. 60 nm (600 Å) auf­ gebracht. Nach der Aufbringung wird die aufgerauhte Polysiliziumschicht unter Verwendung einer bei hoher Temperatur erfolgenden Dotierstoff-Eintreibtechnik dotiert. Bei der Eintreibtechnik beim Dotieren der aufgerauhten Polysiliziumschicht wird Dotierstoff von der zuvor dotierten Polysiliziumschicht nach oben in die aufgerauhte Polysiliziumschicht getrieben.
Die Verfahrensweise der nach oben gehenden Eintreib­ dotierung besitzt jedoch mehrere Nachteile. Ein beson­ derer Nachteil besteht in der fehlenden Gleichmäßig­ keit beim Dotieren des aufgerauhten Polysiliziums. Unter Bezugnahme auf Fig. 3 ist ein Speicherknoten dargestellt, der eine aufgerauhte Polysiliziumschicht 30, z. B. mit halbkugelförmiger Körnung, verwendet, wobei die Schicht ungleichmäßige Dotierungseigen­ schaften aufweist. Es ist ein Halbleitersubstrat 10 gezeigt, das eine Siliziumdioxidschicht 20 oben auf einer Polysiliziumschicht 15 aufweist. Während die Polysiliziumschicht 15 in nach unten getriebener Weise dotiert wird, wird derselbe Dotierstoff zur nach oben gehenden Eintreibdotierung der aufgerauhten Polysili­ ziumschicht 30 verwendet. Genau bei dieser Verfahrens­ weise entstehen letztendlich eine Reihe von schlecht ausgebildeten Bereichen 35 in der Schicht 15. Diese Bereiche 35 beeinträchtigen letztendlich die Zuver­ lässigkeit und die Leistung der Speicherknotens.
Unter Bezugnahme auf Fig. 4 ist ein fertiger Zellen­ kondensator dargestellt, der von der Technologie mit halbkugelförmiger Körnung Gebrauch macht und zwei De­ fektbereiche 35' und 35'' aufweist. Der Kondensator besitzt eine obere und eine untere Elektrode 40 und 45 sowie eine dielektrische Schicht 50, bei der es sich z. B. um Barium-Strontium-Titanat ("BST"), um Oxid-Ni­ trid-Oxid ("ONO") oder um Oxid-Nitrid-Oxid-Nitrid ("ONON") handelt. Nach der Ausbildung des Kondensators werden die Bereiche 35' und 35'' gebildet. Die Berei­ che 35' und 35'' entwickeln sich während der Ätzung von Zugangsbereichen zur Erzeugung von Kontakten zu den beiden Speicherknoten des beabsichtigten Kondensa­ tors. Die Bildung der Bereiche 35' und 35'' läßt sich in erster Linie auf die Rauhigkeit der der Schicht 30 zugehörigen Oberfläche sowie auf die mangelnde Gleich­ mäßigkeit beim Dotieren der Schicht 30 zurückführen. Die mangelnde Gleichmäßigkeit beim Dotieren trägt zum Teil zu den Bereichen 35' und 35'' bei, da die Ätz­ raten in Abhängigkeit von der Dotierstoffkonzentration variieren. Fig. 2 zeigt dies in einer graphischen Dar­ stellung, in der die Eigenschaften der Dotierstoffkon­ zentration gegenüber der Dicke in bezug auf die Ätz­ raten C1 und C2 dargestellt sind.
Die EP-A-04 48 374 zeigt ein Verfahren zum Herstellen von polykristallinen Siliziumschichten mit aufgerauh­ ter Oberfläche, wobei die aufgerauhte Oberfläche der Siliziumschicht eine halbkugelförmige Körnung auf­ weist. Zunächst wird amorphes Silizium niedergeschla­ gen. Um die halbkugelförmige Körnung zu erhalten, er­ folgt eine Wärmebehandlung des amorphen Siliziums bei einer Temperatur oberhalb der Übergangstemperatur, bei welcher die amorphe Phase in die polykristalline Phase übergeht. Diese Temperatur liegt über 550°C. Die Wär­ mebehandlung erfolgt unter Vakuum bei einem Druck von 10-6 Torr oder mehr. Bei der Wärmebehandlung bilden sich zunächst polykristalline Siliziumkeime aus, die dann pilzförmig wachsen, bis schließlich die halbku­ gelförmige Körnung entstanden ist.
Aus der EP 05 21 644 ist ein Verfahren zum Herstellen von Polysilizium-Schichten mit halbkugelförmiger Kör­ nung bekannt, bei dem ebenfalls zunächst amorphes Silizium niedergeschlagen und dann durch lokales Aus­ bilden von polykristallinem Silizium Ausgangspunkte für die wachsenden Körnungen erzeugt werden.
Gewünscht ist ein Verfahren zum Dotieren der oberen aufgerauhten Polysiliziumschicht unabhängig von der Dotierung einer unteren Polysiliziumschicht. Das Ver­ fahren sollte eine gleichmäßigere Dotierung der oberen aufgerauhten Polysiliziumschicht und der unteren Poly­ siliziumschicht ermöglichen.
Aufgabe der vorliegenden Erfindung ist daher die Schaffung eines Verfahrens zum gleichmäßigen Dotieren einer polykristallinen, aufgerauhten Polysilizium­ schicht unabhängig von der Dotierung einer unteren Polysiliziumschicht.
Gelöst wird die Aufgabe durch die Merkmale der unab­ hängigen Ansprüche 1, 2 und 3.
Zu Beginn wird ein Halbleitersubstrat mit einer Si­ liziumdioxidschicht, die oben auf einer Polysilizium­ schicht ausgebildet ist, vorzugsweise in einer Kammer angeordnet. Anschließend wird eine dotierte rauhe Si­ liziumschicht an Ort und Stelle oben auf der Silizium­ dioxidschicht gebildet. Dies erfolgt, indem man die Siliziumschicht oben auf der Siliziumdioxidschicht aufbringt und man die Siliziumschicht einem Quellen­ gas, wie z. B. Silan (SiH4), Disilan, Trisilan oder Di­ chlorsilan, und einem Dotierungsgas wie z. B. Phosphin (PH3), Arsin, Boran, Diboran oder Triboran, und Energie aussetzt, und zwar vorzugsweise an Ort und Stelle, um dadurch eine gleichmäßig dotierte Siliziumschicht und eine aufgerauhte Polysiliziumschicht zu bilden. Zur Erzielung der optimalen Leistung muß die Energie die Entstehung einer Temperatur von wenigstens 550°C für wenigstens 10 Sekunden hervorbringen, wenn rasche che­ mische Abscheidungstechniken aus der Dampfphase bzw. Dampfphasenabscheidungstechniken verwendet werden. Bei Verwendung einer bei niedrigem Druck ablaufenden che­ mischen Dampfphasenabscheidung beträgt die Zeitdauer, in der die Schicht 550°C ausgesetzt wird, ca. 30 Minu­ ten. Die erforderliche Energie kann dabei entweder durch einen Ofen oder durch eine rasch arbeitende Wärmeentwicklungslampe erzeugt werden.
Gemäß einem zweiten Gesichtspunkt der vorliegenden Erfindung wird ein Halbleitersubstrat mit einer Sili­ ziumdioxidschicht oben auf einer ersten Polysilizium­ schicht zu Beginn vorzugsweise in einer Kammer vorge­ sehen. Anschließend wird eine gleichmäßige dotierte aufgerauhte Polysiliziumschicht an Ort und Stelle oben auf der Siliziumdioxidschicht gebildet. Diese Bildung wird erzielt durch Aufbringen einer Schicht aus amor­ phem Silizium oben auf der Siliziumdioxidschicht sowie durch an Ort und Stelle erfolgendes Aufrauhen der Schicht aus amorphem Silizium. Der Vorgang des Aufrau­ hens erfolgt durch Vakuum-Wärmebehandlung der Schicht aus amorphem Silizium bei einem Druck von 10-8 Torr, einer Temperatur von wenigstens 550°C sowie für eine Zeitdauer von wenigstens 10 Sekunden bei Verwendung rascher thermischer chemischer Dampfphasenabschei­ dungstechniken. Bei Verwendung einer bei niedrigem Druck ablaufenden chemischen Dampfphasenabscheidung beträgt der Aussetzungszeitraum gegenüber 550°C ca. 30 Minuten. Schließlich wird die aufgerauhte Schicht aus amorphem Silizium dotiert, indem man sie einem Quellengas, wie z. B. Silan (SiH4), Disilan, Trisilan oder Dichlorsilan, und einem Dotierungsgas, wie z. B. Phosphin (PH3), Arsin, Boran, Diboran oder Triboran, sowie Energie aussetzt. Zur Erzielung der optimalen Leistung muß die Energie die Entstehung einer Tempera­ tur von wenigstens 550°C für eine Zeitdauer von wenig­ stens 10 Sekunden bei Verwendung rascher thermischer chemischer Dampfabscheidungstechniken hervorrufen. Im Fall der Verwendung einer bei niedrigem Druck ablau­ fenden chemischen Dampfphasenabscheidung beträgt der Aussetzungszeitraum gegenüber der Temperatur von 550°C ca. 30 Minuten. Die Energie kann dabei entweder durch einen Ofen oder durch eine rasch arbeitende Wärme­ entwicklungslampe erzeugt werden.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der zeichnerischen Darstellungen von Ausführungsbeispielen beschrieben. In den Zeich­ nungen zeigen:
Fig. 1 eine perspektivische Querschnittsansicht einer dotierten Schicht aus Polysilizium mit halbku­ gelförmiger Körnung, an der die vorliegende Erfindung durchgeführt worden ist;
Fig. 2 eine graphische Darstellung, in der die Do­ tierstoffkonzentration gegenüber der Dicke gezeigt ist;
Fig. 3 eine perspektivische Querschnittsansicht einer dotierten Schicht aus Polysilizium mit halbku­ gelförmiger Körnung, die auf einer Siliziumdi­ oxidschicht angeordnet ist, die wiederum auf einer nicht-gleichmäßig dotierten Silizium­ schicht angeordnet ist; und
Fig. 4 eine Schnittansicht eines fertigen Zellenkon­ densators, bei dem die Technologie mit halbku­ gelförmiger Körnung zur Verwendung kam und der zwei Defektbereiche aufweist.
Es ist darauf hinzuweisen, daß die Zeichnungen der vorliegenden Anmeldung nicht maßstabsgetreu sind, son­ dern lediglich als Darstellungen gesehen werden sol­ len, die die speziellen Parameter oder Konstruktions­ details der Erfindung veranschaulichen sollen, wie sie sich für den Fachmann aufgrund der hierin angegebenen Information erschließen.
Fig. 1 zeigt eine dotierte Schicht aus polykristalli­ nem Silizium (im folgenden auch kurz "Polysilizium") mit halbkugelförmiger Körnung, an der die vorliegende Erfindung durchgeführt worden ist. Gemäß dem Verfahren der vorliegenden Erfindung wird zuerst ein Halbleiter­ substrat 10 vorgesehen, und zwar vorzugsweise in einer Kammer. Durch Ausführen des erfindungsgemäßen Verfah­ rens an Ort und Stelle in einer Kammer wird die Wahr­ scheinlichkeit einer Verunreinigung des resultierenden Halbleiters beträchtlich reduziert.
Das Substrat 10 umfaßt eine Halbleiterschicht 15, die bereits dotiert ist, und eine Siliziumdioxidschicht 20 oben auf der Halbleiterschicht 15. Bei der bevorzugten Ausführungsform der vorliegenden Erfindung handelt es sich bei der Halbleiterschicht um eine Polysilizium­ schicht. Außerdem ist darauf hinzuweisen, daß das er­ findungsgemäße Verfahren auch an einem anderen Ort durchgeführt werden kann, jedoch werden bei dem bevor­ zugten Ausführungsbeispiel nach der Anordnung des Sub­ strats 10 in einer Kammer (nicht gezeigt) die übrigen Schritte an Ort und Stelle durchgeführt.
Eine dotierte rauhe Siliziumschicht 30 wird oben auf dem Substrat 10 gebildet. Bei dem bevorzugten Ausfüh­ rungsbeispiel der vorliegenden Erfindung handelt es sich bei der dotierten rauhen Siliziumschicht 30 um Polysilizium mit halbkugelförmiger Körnung und wird die Siliziumschicht 30 oben auf der Siliziumdioxid­ schicht 20 ausgebildet.
Die dotierte rauhe Siliziumschicht 30 wird gebildet durch Aufbringen einer rauhen Siliziumschicht 30 oben auf dem Substrat 10, genauer gesagt oben auf der Sili­ ziumdioxidschicht 20, sowie durch Dotieren der rauhen Siliziumschicht 30, indem man sie einem Gas und Ener­ gie aussetzt. Bei dem bevorzugten Ausführungsbeispiel werden sowohl die Aufbringung als auch die genannte Aussetzung gleichzeitig durchgeführt, und zwar durch schnelle thermische chemische Abscheidung aus der Dampfphase. Dennoch kann auch eine bei niedrigem Druck erfolgende chemische Abscheidung aus der Dampfphase erfolgen. Bei der schnellen thermischen chemischen Abscheidung aus der Dampfphase handelt es sich jedoch um eine rascher ablaufende Technik.
Hinsichtlich der Aussetzung der rauhen Siliziumschicht 30 gegenüber einem Gas und Energie handelt es sich bei dem bevorzugten Ausführungsbeispiel bei dem verwende­ ten Gas sowohl um ein Quellengas als auch um ein Do­ tierungsgas. Bei dem Quellengas handelt es sich um Silan (SiH4), Disilan, Trisilan oder Dichlorsilan, ob­ wohl alternativ hierzu auch andere dem Fachmann be­ kannte Gase verwendet werden können. Weiterhin handelt es sich bei dem Dotierungsgas um Phosphin (PH3), Arsin, Boran, Diboran oder Triboran, obwohl alternativ hierzu auch andere dem Fachmann bekannte Gase verwendet wer­ den können.
Außerdem ist ein erforderlicher Energiepegel zum Dotieren der rauhen Siliziumschicht 30 notwendig. Letztendlich muß die verwendete Energie zur Entstehung einer Temperatur von wenigstens 550°C für wenigstens 10 Sekunden bei Verwendung rascher thermischer chemi­ scher Abscheidungsverfahren aus der Dampfphase füh­ ren. Bei der Verwendung der mit niedrigem Druck ablau­ fenden chemischen Dampfphasenabscheidung beträgt die Zeit, in der die Schicht der Temperatur von 550°C aus­ gesetzt wird, ca. 30 Minuten. Die erforderliche Energie kann durch verschiedene Mittel erzeugt werden, wie z. B. einen Ofen oder rasch arbeitende Wärmeent­ wicklungslampen.
Bei einem zweiten Ausführungsbeispiel der vorliegenden Erfindung beinhaltet der Schritt der Bildung einer dotierten rauhen Siliziumschicht die Aufbringung einer nicht gezeigten Schicht aus amorphem Silizium sowie das Aufrauhen der Schicht aus amorphem Silizium. Der Vorgang des Aufrauhens erfolgt durch Vakuum-Wärme­ behandlung der Schicht aus amorphem Silizium an Ort und Stelle. Der Schritt der Vakuum-Wärmebehandlung erfolgt bei einer Temperatur von wenigstens 550°C bei einem Druck von 10-8 Torr für eine Zeitdauer von wenig­ stens 10 Sekunden bei Verwendung rascher thermischer chemischer Dampfphasenabscheidungstechniken. Bei der Verwendung einer bei niedrigem Druck ablaufenden che­ mischen Dampfphasenabscheidung beträgt die Dauer, in der die Schicht einer Temperatur von 550°C ausgesetzt wird, ca. 30 Minuten. Sobald die Schicht aufgerauht ist, wird sie dotiert, indem sie Energie und einem Gas ausgesetzt wird. Wie vorstehend erwähnt wurde, handelt es sich bei dem Gas um ein Quellengas, wie z. B. Silan (SiH4), Disilan, Trisilan oder Dichlorsilan, sowie um ein Dotierungsgas, wie Phosphin (PH3), Arsin, Boran, Diboran oder Triboran. Zur Erzielung der optimalen Leistung muß die verwendete Energie zur Entstehung einer Temperatur von wenigstens 550°C für wenigstens 10 Sekunden bei Verwendung der raschen thermischen chemischen Dampfphasenabscheidungstechniken führen. Bei Verwendung der mit niedrigem Druck ablaufenden chemischen Dampfphasenabscheidung beträgt die Dauer, in der die Schicht der Temperatur von 550°C ausgesetzt wird, ca. 30 Minuten. Dennoch kann die Temperatur ent­ weder durch einen Ofen oder durch eine rasch arbeiten­ de Wärmeentwicklungslampe erzeugt werden.

Claims (6)

1. Verfahren zum gleichmäßigen Dotieren von polykri­ stallinem Silizium (30) mit halbkugelförmiger Körnung, mit den Schritten:
  • - Anordnen eines Halbleitersubstrats (10), das eine erste Polysiliziumschicht (15) und eine Silizium­ dioxidschicht (20) oben auf der ersten Polysili­ ziumschicht (15) aufweist, in einer Kammer;
  • - Aufbringen einer Schicht (30) aus amorphem Sili­ zium oben auf der Siliziumdioxidschicht (20);
  • - Aufrauhen der Schicht (30) aus amorphem Silizium durch Vakuum-Wärmebehandlung bei einem Druck von 10-8 Torr (1,33.10-6Pa), wobei die eingesetzte Energie zur Entstehung einer Temperatur von min­ destens 550°C während mindestens 10 Sekunden führt; und
  • - Dotieren der aufgerauhten Schicht (30) aus amorphen Silizium, indem die Schicht (30) Energie und einem Gas ausgesetzt wird.
2. Verfahren zum gleichmäßigen Dotieren von polykri­ stallinem Silizium (30) mit halbkugelförmiger Körnung, mit den Schritten:
  • - Anordnen eines Halbleitersubstrats (10), das eine Siliziumdioxidschicht (20) oben auf einer ersten Polysiliziumschicht (15) aufweist, in einer Kam­ mer; und
  • - Bilden einer dotierten, rauhen zweiten Polysili­ ziumschicht (30) oben auf der Siliziumdioxid­ schicht (20) durch gleichzeitiges Aufbringen der zweiten Schicht (30) sowie Aussetzen der zweiten Poly­ siliziumschicht (30) gegenüber Energie und einem Gas, um dadurch eine dotierte zweite Polysilizium­ schicht (30) oben auf der ersten Polysilizium­ schicht (15) zu bilden,
  • - wobei das Aufrauhen stattfindet bei einem Druck von 10-8 Torr (1,33.10-6Pa), wobei die eingesetz­ te Energie zur Entstehung einer Temperatur von mindestens 550°C während mindestens 10 Sekunden führt.
3. Verfahren zum gleichmäßigen Dotieren von polykri­ stallinem Silizium (30) mit halbkugelförmiger Körnung, mit den Schritten:
  • - Vorsehen eines Halbleitersubstrats (10); und
  • - Bilden einer dotierten rauhen Siliziumschicht (30) oben auf dem Substrat (10) durch
    • - Aufbringen der Siliziumschicht (30) oben auf dem Substrat (10), wobei die Siliziumschicht (30) Polysilizium mit halbkugelförmiger Kör­ nung umfaßt; und gleichzeitig damit erfolgen­ des
    • - Aussetzen der Siliziumschicht (30) gegenüber einem Gas und Energie, um dadurch eine dotier­ te Siliziumschicht (30) zu bilden, wobei das Aufrauhen bei einem Druck von 10-8 Torr (1,33. 10-6 Pa) erfolgt und die verwendete Energie zur Entstehung einer Temperatur von wenigstens 550°C für wenigstens 10 Sekunden führt.
4. Verfahren zum Herstellen von Halbleiter-Wafern, dadurch gekennzeichnet, daß das Verfahren nach einem der Ansprüche 1 bis 3 durchgeführt wird, und daß das Verfahren zur Reduzierung von Verunreinigungen an Ort und Stelle durchgeführt wird.
5. Verfahren nach einem der Ansprüche 1-4, dadurch gekennzeichnet, daß das Gas ein Quellengas und ein Dotierungsgas umfaßt, wobei es sich bei dem Quel­ lengas um wenigstens eines aus der Gruppe bestehend aus Silan (SiH4), Disilan, Trisilan und Dichlorsilan handelt.
6. Verfahren nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß das Gas ein Quellengas und Dotierungsgas umfaßt, wobei es sich bei dem Dotie­ rungsgas um wenigstens eines der Gruppe bestehend aus Phosphin (PH3), Arsin, Boran, Diboran und Triboran han­ delt.
DE4419074A 1993-06-03 1994-05-31 Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung Expired - Fee Related DE4419074C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US7190493A 1993-06-03 1993-06-03

Publications (2)

Publication Number Publication Date
DE4419074A1 DE4419074A1 (de) 1994-12-08
DE4419074C2 true DE4419074C2 (de) 1998-07-02

Family

ID=22104351

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4419074A Expired - Fee Related DE4419074C2 (de) 1993-06-03 1994-05-31 Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung

Country Status (3)

Country Link
US (1) US5885869A (de)
JP (1) JPH0714797A (de)
DE (1) DE4419074C2 (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2795313B2 (ja) * 1996-05-08 1998-09-10 日本電気株式会社 容量素子及びその製造方法
JP2795316B2 (ja) * 1996-05-21 1998-09-10 日本電気株式会社 半導体装置の製造方法
KR100235938B1 (ko) * 1996-06-24 1999-12-15 김영환 반구형 실리콘 제조방법
KR100547541B1 (ko) * 1997-03-27 2006-04-21 텍사스 인스트루먼츠 인코포레이티드 캐패시터와메모리구조및방법
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
JP3161523B2 (ja) 1998-05-14 2001-04-25 日本電気株式会社 半導体装置の製造方法
US6362096B1 (en) 1998-07-31 2002-03-26 Streag Cvd Systems Ltd Wafer processing with water vapor pumping
JP2992516B1 (ja) * 1998-09-04 1999-12-20 株式会社日立製作所 半導体装置の製造方法
US7115422B1 (en) 1998-10-23 2006-10-03 Micron Technology, Inc. Separation apparatus including porous silicon column
US6762057B1 (en) * 1998-10-23 2004-07-13 Micron Technology, Inc. Separation apparatus including porous silicon column
JP3125770B2 (ja) * 1998-11-11 2001-01-22 日本電気株式会社 容量素子の形成方法
KR100363083B1 (ko) 1999-01-20 2002-11-30 삼성전자 주식회사 반구형 그레인 커패시터 및 그 형성방법
US6316353B1 (en) * 1999-02-18 2001-11-13 Micron Technology, Inc. Method of forming conductive connections
KR100317042B1 (ko) 1999-03-18 2001-12-22 윤종용 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법
US6162732A (en) * 1999-04-07 2000-12-19 Taiwan Semiconductor Manufacturing Corp. Method for reducing capacitance depletion during hemispherical grain polysilicon synthesis for DRAM
JP4655321B2 (ja) * 1999-08-27 2011-03-23 東京エレクトロン株式会社 熱処理方法
KR100345053B1 (ko) 1999-10-01 2002-07-19 삼성전자 주식회사 Ｈｓｇ-ｓｉ 제조 방법 및 상기 방법을 수행하는 장치
JP2001111002A (ja) * 1999-10-13 2001-04-20 Matsushita Electronics Industry Corp 半導体記憶容量素子のストレージノード及びその製造方法
US6218315B1 (en) * 2000-02-24 2001-04-17 International Business Machines Corporation HTO (high temperature oxide) deposition for capacitor dielectrics
US6689668B1 (en) * 2000-08-31 2004-02-10 Samsung Austin Semiconductor, L.P. Methods to improve density and uniformity of hemispherical grain silicon layers
JP2002124650A (ja) * 2000-10-17 2002-04-26 Hitachi Ltd 半導体集積回路装置の製造方法
US7026219B2 (en) 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
AU2002306436A1 (en) * 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US6815007B1 (en) 2002-03-04 2004-11-09 Taiwan Semiconductor Manufacturing Company Method to solve IMD-FSG particle and increase Cp yield by using a new tougher UFUN season film
US7294582B2 (en) * 2002-07-19 2007-11-13 Asm International, N.V. Low temperature silicon compound deposition
WO2004009861A2 (en) * 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7092287B2 (en) * 2002-12-18 2006-08-15 Asm International N.V. Method of fabricating silicon nitride nanodots
US7629270B2 (en) * 2004-08-27 2009-12-08 Asm America, Inc. Remote plasma activated nitridation
US7253084B2 (en) * 2004-09-03 2007-08-07 Asm America, Inc. Deposition from liquid sources
US7966969B2 (en) * 2004-09-22 2011-06-28 Asm International N.V. Deposition of TiN films in a batch reactor
US7427571B2 (en) * 2004-10-15 2008-09-23 Asm International, N.V. Reactor design for reduced particulate generation
US7674726B2 (en) * 2004-10-15 2010-03-09 Asm International N.V. Parts for deposition reactors
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
US20070054048A1 (en) * 2005-09-07 2007-03-08 Suvi Haukka Extended deposition range by hot spots
WO2007075369A1 (en) * 2005-12-16 2007-07-05 Asm International N.V. Low temperature doped silicon layer formation
US7553516B2 (en) * 2005-12-16 2009-06-30 Asm International N.V. System and method of reducing particle contamination of semiconductor substrates
US7691757B2 (en) 2006-06-22 2010-04-06 Asm International N.V. Deposition of complex nitride films
TW200814164A (en) * 2006-09-05 2008-03-16 Promos Technologies Inc Method for fabricating bottom electrode of capacitor
US20080246101A1 (en) * 2007-04-05 2008-10-09 Applied Materials Inc. Method of poly-silicon grain structure formation
US7629256B2 (en) * 2007-05-14 2009-12-08 Asm International N.V. In situ silicon and titanium nitride deposition
US7851307B2 (en) 2007-08-17 2010-12-14 Micron Technology, Inc. Method of forming complex oxide nanodots for a charge trap
US7934921B2 (en) * 2007-10-31 2011-05-03 Hitachi Global Storage Technologies Netherlands B.V. Apparatus, system, and method for guided growth of patterned media using monodisperse nanospheres
US8012876B2 (en) * 2008-12-02 2011-09-06 Asm International N.V. Delivery of vapor precursor from solid source
US7833906B2 (en) 2008-12-11 2010-11-16 Asm International N.V. Titanium silicon nitride deposition
US20100273307A1 (en) * 2009-04-27 2010-10-28 Infineon Technologies Ag Method of making a device including a capacitive structure
CN111653474A (zh) * 2020-05-19 2020-09-11 上海华虹宏力半导体制造有限公司 多晶硅薄膜成膜方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448374A1 (de) * 1990-03-20 1991-09-25 Nec Corporation Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kondensator, wobei polykristallines Silizium mit mikrorauher Oberfläche verwendet wird
EP0521644A1 (de) * 1991-06-21 1993-01-07 Nec Corporation Verfahren zur Herstellung eines polykristallinen Siliziumfilmes
US5208479A (en) * 1992-05-15 1993-05-04 Micron Technology, Inc. Method of increasing capacitance of polycrystalline silicon devices by surface roughening and polycrystalline silicon devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290729A (en) * 1990-02-16 1994-03-01 Mitsubishi Denki Kabushiki Kaisha Stacked type capacitor having a dielectric film formed on a rough surface of an electrode and method of manufacturing thereof
US5112773A (en) * 1991-04-10 1992-05-12 Micron Technology, Inc. Methods for texturizing polysilicon utilizing gas phase nucleation
US5192708A (en) * 1991-04-29 1993-03-09 International Business Machines Corporation Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization
US5089867A (en) * 1991-05-06 1992-02-18 Micron Technology, Inc. High control gate/floating gate coupling for EPROMs, E2 PROMs, and Flash E2 PROMs
US5320880A (en) * 1992-10-20 1994-06-14 Micron Technology, Inc. Method of providing a silicon film having a roughened outer surface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448374A1 (de) * 1990-03-20 1991-09-25 Nec Corporation Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kondensator, wobei polykristallines Silizium mit mikrorauher Oberfläche verwendet wird
EP0521644A1 (de) * 1991-06-21 1993-01-07 Nec Corporation Verfahren zur Herstellung eines polykristallinen Siliziumfilmes
US5208479A (en) * 1992-05-15 1993-05-04 Micron Technology, Inc. Method of increasing capacitance of polycrystalline silicon devices by surface roughening and polycrystalline silicon devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEDM 1992, S. 263-266 *

Also Published As

Publication number Publication date
JPH0714797A (ja) 1995-01-17
US5885869A (en) 1999-03-23
DE4419074A1 (de) 1994-12-08

Similar Documents

Publication Publication Date Title
DE4419074C2 (de) Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung
DE69130263T2 (de) Verfahren zum Herstellen von polykristallinem Silizium mit mikrorauher Oberfläche
DE69204386T2 (de) Verfahren zur Herstellung eines polykristallinen Siliziumfilmes.
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE4234676C2 (de) Verfahren zum Herstellen eines Kondensators
DE4206848A1 (de) Verfahren zur texturierung von polykristallinem silizium
DE19860829B4 (de) Verfahren zur Herstellung eines Halbleiterbausteins
EP0491976A1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
DE10002315A1 (de) Verfahren zum Ausbilden von HSG-Kondensatoren aus ungleichmäßig dotierten amorphen Siliziumschichten und darin ausgebildeten HSG-Kondensatoren
DE4227227B4 (de) Verfahren zur Herstellung eines Lochkondensators für DRAM-Zellen
DE60037443T2 (de) Herstellung eines kondensators durch bildung einer mit halbkugel-korn-silizium versehenen siliziumelektrode
DE10131716B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE10163345A1 (de) Ein Kondensator für Halbleiterelemente und ein Verfahren zur Herstellung
DE4016268C2 (de)
DE19607351A1 (de) Verfahren zur Herstellung von Kondensatoren einer Halbleitervorrichtung
DE4018412A1 (de) Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatoren
DE19649670A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und zugehörige Anordnung
DE10341576A1 (de) Vertikale Hartmaske
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
DE10038378A1 (de) Verfahren zur Herstellung von Kondensatorelektroden
DE19620185C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE4113999A1 (de) Integrierte halbleitereinrichtung und herstellungsverfahren fuer diese
EP0862207A1 (de) Verfahren zur Herstellung eines DRAM-Grabenkondensators
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE19710491C2 (de) Herstellungsverfahren für Halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/8242

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MICRON TECHNOLOGY, INC. (N.D.GES.D. STAATES DELAWA

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20121201