JPH0714797A - 半球粒状面性多結晶シリコンの均一ドーピング方法 - Google Patents
半球粒状面性多結晶シリコンの均一ドーピング方法Info
- Publication number
- JPH0714797A JPH0714797A JP6140710A JP14071094A JPH0714797A JP H0714797 A JPH0714797 A JP H0714797A JP 6140710 A JP6140710 A JP 6140710A JP 14071094 A JP14071094 A JP 14071094A JP H0714797 A JPH0714797 A JP H0714797A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- polysilicon
- polysilicon layer
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 22
- 239000010703 silicon Substances 0.000 title claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 60
- 229920005591 polysilicon Polymers 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 21
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000002019 doping agent Substances 0.000 claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 238000007788 roughening Methods 0.000 claims description 6
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 5
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims description 5
- 229910000085 borane Inorganic materials 0.000 claims description 5
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 5
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910000077 silane Inorganic materials 0.000 claims description 5
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 238000011109 contamination Methods 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 66
- 239000007789 gas Substances 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 13
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/014—Capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/138—Roughened surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、表層部の面の粗いポリシリコン層
と底部ポリシリコン層に、より均一なドーピングを施す
ことができる方法を提供することを目的とする。 【構成】 本発明の方法は、多結晶シリコン層（３０）
を、半導体基板（１０）の他の層とは独立に、均一にド
ーピングする。本発明の方法においては、チャンバ内
に、ポリシリコン層（１５）の上に形成された二酸化シ
リコン層（２０）を有する半導体基板（１０）を用意す
る。ついで、二酸化シリコン層の上に、その場でドーピ
ングを施した表面の粗いシリコン層（３０）を形成す
る。これは、急熱化学蒸着法または低圧化学蒸着法によ
り、二酸化シリコン層（２０）の上にシリコン層（３
０）を蒸着し、このシリコン層（３０）を、ソースガス
とドーパントガス、およびエネルギーに曝すことによっ
て、好ましくはその場で均一にドーピングされた底部ポ
リシリコン層（１５）と表面の粗いポリシリコン層（３
０）を形成するものである。
と底部ポリシリコン層に、より均一なドーピングを施す
ことができる方法を提供することを目的とする。 【構成】 本発明の方法は、多結晶シリコン層（３０）
を、半導体基板（１０）の他の層とは独立に、均一にド
ーピングする。本発明の方法においては、チャンバ内
に、ポリシリコン層（１５）の上に形成された二酸化シ
リコン層（２０）を有する半導体基板（１０）を用意す
る。ついで、二酸化シリコン層の上に、その場でドーピ
ングを施した表面の粗いシリコン層（３０）を形成す
る。これは、急熱化学蒸着法または低圧化学蒸着法によ
り、二酸化シリコン層（２０）の上にシリコン層（３
０）を蒸着し、このシリコン層（３０）を、ソースガス
とドーパントガス、およびエネルギーに曝すことによっ
て、好ましくはその場で均一にドーピングされた底部ポ
リシリコン層（１５）と表面の粗いポリシリコン層（３
０）を形成するものである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体の製造方法、特
に半球粒状面性多結晶シリコンの均一ドーピング方法に
関する。
に半球粒状面性多結晶シリコンの均一ドーピング方法に
関する。
【０００２】
【従来の技術】集積回路の小型化傾向が続いていること
から、半導体産業はサブミクロンの単位で正確な素子を
製造する技術を開発する必要に迫られている。そしてよ
り小さい素子を求める要求とともに、容量が大きく、か
つ素子幅の小さなキャパシタを求める声も高まってい
る。
から、半導体産業はサブミクロンの単位で正確な素子を
製造する技術を開発する必要に迫られている。そしてよ
り小さい素子を求める要求とともに、容量が大きく、か
つ素子幅の小さなキャパシタを求める声も高まってい
る。
【０００３】ダイナミックメモリ装置においては、メモ
リノードキャパシタセルプレートは、適当な電荷を保持
するのに十分な大きさをもたなければならない。これ
は、ノイズと寄生効果を考える場合特に重要である。産
業界の傾向として、ＤＲＡＭ（ダイナミックランダムア
クセスメモリ）のような半導体装置の密度が増加し続け
た結果、メモリノード容量を維持するという問題が重要
性を増してきた。
リノードキャパシタセルプレートは、適当な電荷を保持
するのに十分な大きさをもたなければならない。これ
は、ノイズと寄生効果を考える場合特に重要である。産
業界の傾向として、ＤＲＡＭ（ダイナミックランダムア
クセスメモリ）のような半導体装置の密度が増加し続け
た結果、メモリノード容量を維持するという問題が重要
性を増してきた。
【０００４】上述の要求に鑑み、セル面積に影響を与え
ずにキャパシタの容量を増大させるいくつかの技術が提
案された。これらの技術は、誘電率の大きい新しい誘電
材料を用いるとともに、トレンチ（塹壕）型やスタック
（積み重ね）型のキャパシタ構造を利用するものであっ
た。
ずにキャパシタの容量を増大させるいくつかの技術が提
案された。これらの技術は、誘電率の大きい新しい誘電
材料を用いるとともに、トレンチ（塹壕）型やスタック
（積み重ね）型のキャパシタ構造を利用するものであっ
た。
【０００５】これまでのキャパシタの幅を減少させなが
ら容量を増大させる試みが、米国特許第5,208,479 号に
開示されている。この方法は、キャパシタメモリノード
として、半球粒状面性多結晶シリコン（ポリシリコン）
のような粗い多結晶シリコン膜を用いる。面の粗いポリ
シリコンを用いると、基本的に、同じキャパシタ用の表
面においてより大きな表面積が得られる。
ら容量を増大させる試みが、米国特許第5,208,479 号に
開示されている。この方法は、キャパシタメモリノード
として、半球粒状面性多結晶シリコン（ポリシリコン）
のような粗い多結晶シリコン膜を用いる。面の粗いポリ
シリコンを用いると、基本的に、同じキャパシタ用の表
面においてより大きな表面積が得られる。
【０００６】このように有利な、面の粗いポリシリコン
を用いるとして、セルキャパシタのメモリノードは、典
型的には最初に厚さ約８００ のドーピング済のポリシ
リコンを用いることにより形成される。このドーピング
済のポリシリコンは、次いで洗浄される。この後、この
ドーピング済のポリシリコンの上に、厚さ約６００の面
の粗いポリシリコン層を蒸着する。蒸着の際、面の粗い
ポリシリコン層は、高温ドーパント移動法を用いてドー
ピングを施される。ドーパント移動法によって面の粗い
ポリシリコン層にドーピングする場合は、すでにドーピ
ング済のポリシリコンから、ドーパントを上方の面の粗
いポリシリコン層に移動させる。
を用いるとして、セルキャパシタのメモリノードは、典
型的には最初に厚さ約８００ のドーピング済のポリシ
リコンを用いることにより形成される。このドーピング
済のポリシリコンは、次いで洗浄される。この後、この
ドーピング済のポリシリコンの上に、厚さ約６００の面
の粗いポリシリコン層を蒸着する。蒸着の際、面の粗い
ポリシリコン層は、高温ドーパント移動法を用いてドー
ピングを施される。ドーパント移動法によって面の粗い
ポリシリコン層にドーピングする場合は、すでにドーピ
ング済のポリシリコンから、ドーパントを上方の面の粗
いポリシリコン層に移動させる。
【０００７】
【発明が解決しようとする課題】しかし、この上方ドー
パント移動法には、いくつか問題点がある。一つは、面
の粗いポリシリコンへのドーピングが均一性を欠くとい
うことである。図１には、ドーピング特性が非均一な半
球粒状面性の、面の粗いポリシリコン層３０を用いたメ
モリノードを示してある。半導体基板１０は、ポリシリ
コン層１５と、この上の二酸化シリコン層２０を含む。
ポリシリコン１５は下方にドーピングされているが、こ
のドーピングに用いたのと同じドーパントを、面の粗い
ポリシリコン層３０に向けて上方に移動させる。しか
し、この方法によると、最終的には層１５において一連
のドーピング不良領域３５が生ずる。このドーピング不
良領域３５は、メモリノードの信頼性とパフォーマンス
に影響を及ぼす。
パント移動法には、いくつか問題点がある。一つは、面
の粗いポリシリコンへのドーピングが均一性を欠くとい
うことである。図１には、ドーピング特性が非均一な半
球粒状面性の、面の粗いポリシリコン層３０を用いたメ
モリノードを示してある。半導体基板１０は、ポリシリ
コン層１５と、この上の二酸化シリコン層２０を含む。
ポリシリコン１５は下方にドーピングされているが、こ
のドーピングに用いたのと同じドーパントを、面の粗い
ポリシリコン層３０に向けて上方に移動させる。しか
し、この方法によると、最終的には層１５において一連
のドーピング不良領域３５が生ずる。このドーピング不
良領域３５は、メモリノードの信頼性とパフォーマンス
に影響を及ぼす。
【０００８】図２は半球粒状面技術を用いて形成したセ
ルキャパシタを示すがこのキャパシタは欠陥領域３５’
と３５”を有する。このキャパシタは、表面電極４０と
底面電極４５、および例えばチタン酸バリウムストロン
チウム、酸化物−窒化物−酸化物あるいは酸化物−窒化
物−酸化物−窒化物などの誘電層５０を含む。欠陥領域
３５’と３５”は、キャパシタの完成と同時に形成され
る。これらの領域３５’，３５”は、キャパシタの目的
とする二つのメモリノードから接続をとるため、アクセ
ス領域をエッチングする際に成長する。不良領域３
５’，３５”が形成されるのは、主に層３０に係る表面
の粗さおよび層３０におけるドーピングの均一性の欠如
による。図３は、ドーパントの濃度と層３０の厚さの関
係をエッチングレートＣ１，Ｃ２との関連において示す
グラフである。
ルキャパシタを示すがこのキャパシタは欠陥領域３５’
と３５”を有する。このキャパシタは、表面電極４０と
底面電極４５、および例えばチタン酸バリウムストロン
チウム、酸化物−窒化物−酸化物あるいは酸化物−窒化
物−酸化物−窒化物などの誘電層５０を含む。欠陥領域
３５’と３５”は、キャパシタの完成と同時に形成され
る。これらの領域３５’，３５”は、キャパシタの目的
とする二つのメモリノードから接続をとるため、アクセ
ス領域をエッチングする際に成長する。不良領域３
５’，３５”が形成されるのは、主に層３０に係る表面
の粗さおよび層３０におけるドーピングの均一性の欠如
による。図３は、ドーパントの濃度と層３０の厚さの関
係をエッチングレートＣ１，Ｃ２との関連において示す
グラフである。
【０００９】このため、底部ポリシリコン層のドーピン
グとは独立して、表層部の面の粗いポリシリコン層にド
ーピングをする方法を求める声が高まっている。そし
て、表層部の面の粗いポリシリコン層と底部ポリシリコ
ン層のより均一なドーピングを可能にする方法が求めら
れている。
グとは独立して、表層部の面の粗いポリシリコン層にド
ーピングをする方法を求める声が高まっている。そし
て、表層部の面の粗いポリシリコン層と底部ポリシリコ
ン層のより均一なドーピングを可能にする方法が求めら
れている。
【００１０】
【課題を解決するための手段および作用】上述の目的お
よび後に明らかになる他の目的を達成するため、半導体
基板の他の層とは独立に、多結晶シリコンに均一にドー
ピングする方法を開示する。本発明の方法においては、
最初に、好ましくはチャンバ内に、ポリシリコン層の上
に形成された二酸化シリコン層を有する半導体基板を用
意する。ついで、二酸化シリコン層の上に、その場でド
ーピングを施した表面の粗いシリコン層を形成する。こ
れは、二酸化シリコン層の上にシリコン層を蒸着し、こ
のシリコン層を、シラン（SiH4）、ジシラン、トリシラ
ン、ジクロロシランなどのソースガス（source gas）
と、ホスフィン（PH3 ）、アルシン、ボラン、ジボラ
ン、トリボランなどのドーパントガス（dopant gas）、
およびエネルギーに曝すことによって、好ましくはその
場で均一にドーピングされた底部ポリシリコン層と表面
の粗いポリシリコン層を形成するものである。本発明に
おいて最適のパフォーマンスを得るためには、もし急熱
化学蒸着法を用いる場合は、上述のエネルギーは、少な
くとも５５０℃の温度を少なくとも１０秒間達成するも
のでなければならない。また低圧化学蒸着法による場合
は、５５０℃の温度に曝す時間は、約３０分である。よ
って、このために必要なエネルギーは、炉または急熱処
理用ランプで生成する。
よび後に明らかになる他の目的を達成するため、半導体
基板の他の層とは独立に、多結晶シリコンに均一にドー
ピングする方法を開示する。本発明の方法においては、
最初に、好ましくはチャンバ内に、ポリシリコン層の上
に形成された二酸化シリコン層を有する半導体基板を用
意する。ついで、二酸化シリコン層の上に、その場でド
ーピングを施した表面の粗いシリコン層を形成する。こ
れは、二酸化シリコン層の上にシリコン層を蒸着し、こ
のシリコン層を、シラン（SiH4）、ジシラン、トリシラ
ン、ジクロロシランなどのソースガス（source gas）
と、ホスフィン（PH3 ）、アルシン、ボラン、ジボラ
ン、トリボランなどのドーパントガス（dopant gas）、
およびエネルギーに曝すことによって、好ましくはその
場で均一にドーピングされた底部ポリシリコン層と表面
の粗いポリシリコン層を形成するものである。本発明に
おいて最適のパフォーマンスを得るためには、もし急熱
化学蒸着法を用いる場合は、上述のエネルギーは、少な
くとも５５０℃の温度を少なくとも１０秒間達成するも
のでなければならない。また低圧化学蒸着法による場合
は、５５０℃の温度に曝す時間は、約３０分である。よ
って、このために必要なエネルギーは、炉または急熱処
理用ランプで生成する。
【００１１】本発明の第二の態様においては、第１のポ
リシリコン層の上に二酸化シリコン層を有する半導体基
板を用意する。ついで、二酸化シリコン層の上に、その
場でドーピングを施した表面の粗いポリシリコン層を形
成する。これは、二酸化シリコン層の上にアモルファス
シリコン層を蒸着し、このアモルファスシリコン層の表
面をその場で粗くすることにより行う。面を粗くする工
程は、急熱化学蒸着法によって、１０-8Torrの圧力下、
そして少なくとも５５０℃の温度下で少なくとも１０秒
間、アモルファスシリコン層を真空アニーリングするこ
とにより行う。また低圧化学蒸着法による場合は、５５
０℃の温度に曝す時間は、約３０分間である。最後に、
表面を粗くしたアモルファスシリコン層は、シラン（Si
H4）、ジシラン、トリシラン、ジクロロシランなどのソ
ースガス（source gas）と、ホスフィン（PH3 ）、アル
シン、ボラン、ジボラン、トリボランなどのドーパント
ガス（dopant gas）、およびエネルギーに曝すことによ
って、ドーピングを施される。本発明において最適のパ
フォーマンスを得るためには、もし急熱化学蒸着法を用
いる場合は、上述のエネルギーは、少なくとも５５０℃
の温度を少なくとも１０秒間達成するものでなければな
らない。また低圧化学蒸着法による場合は、５５０℃の
温度に曝す時間は、約３０分である。このために必要な
エネルギーは、炉または急熱処理用ランプで生成するこ
とができる。
リシリコン層の上に二酸化シリコン層を有する半導体基
板を用意する。ついで、二酸化シリコン層の上に、その
場でドーピングを施した表面の粗いポリシリコン層を形
成する。これは、二酸化シリコン層の上にアモルファス
シリコン層を蒸着し、このアモルファスシリコン層の表
面をその場で粗くすることにより行う。面を粗くする工
程は、急熱化学蒸着法によって、１０-8Torrの圧力下、
そして少なくとも５５０℃の温度下で少なくとも１０秒
間、アモルファスシリコン層を真空アニーリングするこ
とにより行う。また低圧化学蒸着法による場合は、５５
０℃の温度に曝す時間は、約３０分間である。最後に、
表面を粗くしたアモルファスシリコン層は、シラン（Si
H4）、ジシラン、トリシラン、ジクロロシランなどのソ
ースガス（source gas）と、ホスフィン（PH3 ）、アル
シン、ボラン、ジボラン、トリボランなどのドーパント
ガス（dopant gas）、およびエネルギーに曝すことによ
って、ドーピングを施される。本発明において最適のパ
フォーマンスを得るためには、もし急熱化学蒸着法を用
いる場合は、上述のエネルギーは、少なくとも５５０℃
の温度を少なくとも１０秒間達成するものでなければな
らない。また低圧化学蒸着法による場合は、５５０℃の
温度に曝す時間は、約３０分である。このために必要な
エネルギーは、炉または急熱処理用ランプで生成するこ
とができる。
【００１２】
【実施例】図４は、本発明の方法によってドーピングを
施した半球粒状ポリシリコン層を示す。本発明の方法に
おいては、最初に、好ましくはチャンバ内に、半導体基
板１０を用意する。したがって、本発明の方法をこのチ
ャンバ内で実施すれば、得られる半導体が汚染されるお
それは、かなり少なくなる。
施した半球粒状ポリシリコン層を示す。本発明の方法に
おいては、最初に、好ましくはチャンバ内に、半導体基
板１０を用意する。したがって、本発明の方法をこのチ
ャンバ内で実施すれば、得られる半導体が汚染されるお
それは、かなり少なくなる。
【００１３】基板１０は、すでにドーピングされた半導
体層１５と、この半導体層１５の上に形成された二酸化
シリコン層２０を有する。半導体層１５は、好ましくは
ポリシリコン層がよい。本発明はチャンバ外で行うこと
もできるが、好ましくは、基板１０をチャンバ（図示せ
ず）内に用意し、残りの工程をそのチャンバ内で行うの
がよい。
体層１５と、この半導体層１５の上に形成された二酸化
シリコン層２０を有する。半導体層１５は、好ましくは
ポリシリコン層がよい。本発明はチャンバ外で行うこと
もできるが、好ましくは、基板１０をチャンバ（図示せ
ず）内に用意し、残りの工程をそのチャンバ内で行うの
がよい。
【００１４】ドーピングされた面の粗いシリコン層３０
は、基板１０の上に形成される。ドーピングされた面の
粗いシリコン層３０は、好ましくは半球粒状面性ポリシ
リコンで、二酸化シリコン層２０の上に形成するのがよ
い。
は、基板１０の上に形成される。ドーピングされた面の
粗いシリコン層３０は、好ましくは半球粒状面性ポリシ
リコンで、二酸化シリコン層２０の上に形成するのがよ
い。
【００１５】ドーピングされた面の粗いシリコン層３０
は、基板１０、より詳しくは二酸化シリコン層２０の上
に面の粗いシリコン層３０を蒸着し、面の粗いシリコン
層３０をガスとエネルギーに暴露して、この面の粗いシ
リコン層３０にドーピングを施すことによって形成され
る。蒸着と暴露は、好ましくは急熱化学蒸着法によって
同時に行うのがよい。低圧化学蒸着法も用いることがで
きるが、より迅速に行えるのは急熱化学蒸着法である。
は、基板１０、より詳しくは二酸化シリコン層２０の上
に面の粗いシリコン層３０を蒸着し、面の粗いシリコン
層３０をガスとエネルギーに暴露して、この面の粗いシ
リコン層３０にドーピングを施すことによって形成され
る。蒸着と暴露は、好ましくは急熱化学蒸着法によって
同時に行うのがよい。低圧化学蒸着法も用いることがで
きるが、より迅速に行えるのは急熱化学蒸着法である。
【００１６】面の粗いシリコン層３０をガスとエネルギ
ーに曝すことについては、使用するガスは、好ましくは
ソースガスとドーパントガスからなるのがよい。ソース
ガスとなるのは、シラン（SiH4）、ジシラン、トリシラ
ンまたはジクロロシランであるが、業界で知られている
他のガスも用いることができる。またドーパントガスも
ホスフィン（PH3 ）、アルシン、ボラン、ジボランまた
はトリボランが用いられるが、同じく業界で知られてい
る他のガスも用いることができる。
ーに曝すことについては、使用するガスは、好ましくは
ソースガスとドーパントガスからなるのがよい。ソース
ガスとなるのは、シラン（SiH4）、ジシラン、トリシラ
ンまたはジクロロシランであるが、業界で知られている
他のガスも用いることができる。またドーパントガスも
ホスフィン（PH3 ）、アルシン、ボラン、ジボランまた
はトリボランが用いられるが、同じく業界で知られてい
る他のガスも用いることができる。
【００１７】さらに、面の粗いシリコン層３０にドーピ
ングを施すには一定のエネルギーレベルが必要である。
結局のところ、用いるエネルギーは、急熱化学蒸着法を
採用する場合は、少なくとも５５０℃の温度を少なくと
も１０秒間生成しなければならない。一方、低圧化学蒸
着法を採用する場合は、５５０℃の温度への暴露は約３
０分間である。このためのエネルギーは、炉および急熱
処理用ランプを含むいくつかの手段で生成することがで
きる。
ングを施すには一定のエネルギーレベルが必要である。
結局のところ、用いるエネルギーは、急熱化学蒸着法を
採用する場合は、少なくとも５５０℃の温度を少なくと
も１０秒間生成しなければならない。一方、低圧化学蒸
着法を採用する場合は、５５０℃の温度への暴露は約３
０分間である。このためのエネルギーは、炉および急熱
処理用ランプを含むいくつかの手段で生成することがで
きる。
【００１８】本発明の第二の態様においては、ドーピン
グされた面の粗いシリコン層を形成する工程は、アモル
ファスシリコン層（図示せず）を蒸着する工程と、アモ
ルファスシリコン層の面を粗くする工程を含む。面を粗
くする処理は、アモルファスシリコン層をその場で真空
アニーリングすることによって達成される。真空アニー
リング工程は、急熱化学蒸着法によって、少なくとも１
０-8Torrの圧力、そして少なくとも５５０℃の温度下
で、少なくとも１０秒間行われる。また低圧化学蒸着法
による場合は、５５０℃の温度に曝す時間は、約３０分
間である。アモルファスシリコン層は、表面を粗くした
後は、エネルギーとガスに曝してドーピングを施す。上
述のように、ガスは、シラン（SiH4）、ジシラン、トリ
シランまたはジクロロシランなどのソースガスと、ホス
フィン（PH3 ）、アルシン、ボラン、ジボラン、トリボ
ランなどのドーパントガスからなる。最適のパフォーマ
ンスを得るためには、もし急熱化学蒸着法を用いる場合
は、上述のエネルギーは、少なくとも５５０℃の温度を
少なくとも１０秒間達成するものでなければならない。
また低圧化学蒸着法による場合は、５５０℃の温度に曝
す時間は、約３０分である。このために必要なエネルギ
ーは、炉または急熱処理用ランプで生成することができ
る。
グされた面の粗いシリコン層を形成する工程は、アモル
ファスシリコン層（図示せず）を蒸着する工程と、アモ
ルファスシリコン層の面を粗くする工程を含む。面を粗
くする処理は、アモルファスシリコン層をその場で真空
アニーリングすることによって達成される。真空アニー
リング工程は、急熱化学蒸着法によって、少なくとも１
０-8Torrの圧力、そして少なくとも５５０℃の温度下
で、少なくとも１０秒間行われる。また低圧化学蒸着法
による場合は、５５０℃の温度に曝す時間は、約３０分
間である。アモルファスシリコン層は、表面を粗くした
後は、エネルギーとガスに曝してドーピングを施す。上
述のように、ガスは、シラン（SiH4）、ジシラン、トリ
シランまたはジクロロシランなどのソースガスと、ホス
フィン（PH3 ）、アルシン、ボラン、ジボラン、トリボ
ランなどのドーパントガスからなる。最適のパフォーマ
ンスを得るためには、もし急熱化学蒸着法を用いる場合
は、上述のエネルギーは、少なくとも５５０℃の温度を
少なくとも１０秒間達成するものでなければならない。
また低圧化学蒸着法による場合は、５５０℃の温度に曝
す時間は、約３０分である。このために必要なエネルギ
ーは、炉または急熱処理用ランプで生成することができ
る。
【００１９】これまで、本発明を例示的な態様を用いて
説明してきたが、これまでの記述は、本発明を限定する
ためのものではない。本発明は好ましい態様を基に記述
してきたが、当業者にとっては、この記載をみれば、こ
れら態様の種々の変形および追加的な態様も、本発明の
範囲内で容易に想起できるであろう。本明細書における
特許請求の範囲は、そのような変形あるいは追加的な態
様をも包含するものである。
説明してきたが、これまでの記述は、本発明を限定する
ためのものではない。本発明は好ましい態様を基に記述
してきたが、当業者にとっては、この記載をみれば、こ
れら態様の種々の変形および追加的な態様も、本発明の
範囲内で容易に想起できるであろう。本明細書における
特許請求の範囲は、そのような変形あるいは追加的な態
様をも包含するものである。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
表層部の面の粗いポリシリコン層のドーピングを底部ポ
リシリコン層のドーピングとは独立に行えるようにな
り、表層部の面の粗いポリシリコン層と底部ポリシリコ
ン層のより均一なドーピングが可能になる。また、当業
者ならば、本明細書、請求の範囲および図面を照らし合
わせれば、これ以外の効果も思い付くであろう。
表層部の面の粗いポリシリコン層のドーピングを底部ポ
リシリコン層のドーピングとは独立に行えるようにな
り、表層部の面の粗いポリシリコン層と底部ポリシリコ
ン層のより均一なドーピングが可能になる。また、当業
者ならば、本明細書、請求の範囲および図面を照らし合
わせれば、これ以外の効果も思い付くであろう。
【図１】非均一にドーピングされたシリコン層の上に形
成された二酸化シリコン層の上にさらに形成されたドー
ピング済み半球粒状面性ポリシリコンを示す断面図。
成された二酸化シリコン層の上にさらに形成されたドー
ピング済み半球粒状面性ポリシリコンを示す断面図。
【図２】半球粒状面性技術を用いて形成した、二つの欠
陥領域を有するセルキャパシタの断面図
陥領域を有するセルキャパシタの断面図
【図３】ドーパント濃度とシリコン層の厚さの関係を示
すグラフ図。
すグラフ図。
【図４】本発明の方法で形成した、ドーピング済み半球
粒状面性ポリシリコン層の断面図。
粒状面性ポリシリコン層の断面図。
１０ 半導体基板 １５ 第１のポリシリコン層 ２０ 二酸化シリコン層 ３０ 半球粒状面性多結晶シリコン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8242 27/108 (72)発明者 ランディール・ピー・エス・タッカー アメリカ合衆国、83705 アイダホ州、ボ イーズ、サウス・ブリッジポート 3545
Claims (10)
- 【請求項１】 半球粒状面性多結晶シリコン（３０）に
均一にドーピングする方法であって、 チャンバ内に、第１のポリシリコン層（１５）とこの第
１のポリシリコン層（１５）の上に二酸化シリコン層
（２０）を有する半導体基板（１０）を用意する工程
と、 前記二酸化シリコン層（２０）をそのままの状態におい
て、この二酸化シリコン層（２０）の上にアモルファス
シリコン層（３０）を蒸着する工程と、 真空アニーリングによって、前記アモルファスシリコン
層（３０）の面を粗くする工程と、 前記表面の粗いアモルファスシリコン層（３０）をエネ
ルギーとガスに曝すことによって、この表面の粗いアモ
ルファスシリコン層（３０）にドーピングを施 す工程を含む方法。 - 【請求項２】 半球粒状面性多結晶シリコン（３０）に
均一にドーピングする方法であって、 チャンバ内に、第１のポリシリコン層（１５）とこの第
１のポリシリコン層（１５）の上に二酸化シリコン層
（２０）を有する半導体基板（１０）を用意する工程
と、 前記二酸化シリコン層（２０）の上に第２のポリシリコ
ン層（３０）を蒸着し、同時にこの第２のポリシリコン
層（３０）をエネルギーとガスに曝して、前記二酸化シ
リコン層（２０）の上にドーピングされた面の粗い第２
のポリシリコン層（１０）を形成する工程を含む方法。 - 【請求項３】 半球粒状面性多結晶シリコン（３０）に
均一にドーピングする方法であって、 半導体基板（１０）を用意する工程と、 この半導体基板（１０）の上にドーピングされた面の粗
いシリコン層（３０）を形成する工程を含む方法。 - 【請求項４】 前記シリコン層（３０）を形成する工程
は、前記半導体基板（１０）の上に半球粒状面性ポリシ
リコンを含むシリコン層（３０）を蒸着する工程と、同
時にこのシリコン層（３０）をガスとエネルギーに曝す
工程を含む請求項３記載の方法。 - 【請求項５】 前記面を粗くする工程は１０-8Torrの圧
力下で行われ、前記エネルギーは少なくとも５５０℃の
温度を少なくとも１０秒間生成する請求項１、２および
４記載の方法。 - 【請求項６】 前記方法はチャンバ内のその場で行い、
シリコン層の汚染を減少させる請求項１ないし５のいず
れか一項記載の方法。 - 【請求項７】 前記ガスはソースガスとドーパントガス
を含み、前記ソースガスはシラン（SiH4）、ジシラン、
トリシランおよびジクロロシランの少なくとも一つを含
む請求項１、２、４、５および６のいずれか一項記載の
方法。 - 【請求項８】 前記ガスはソースガスとドーパントガス
を含み、前記ドーパントガスはホスフィン（PH3 ）、ア
ルシン、ボラン、ジボランおよびトリボランの少なくと
も一つを含む請求項１、２、４、５、６および７のいず
れか一項記載の方法。 - 【請求項９】 前記第２のポリシリコン層（３０）は半
球粒状面性ポリシリコン（３０）を含む請求項２、５、
６、７および８のいずれか一項記載の方法。 - 【請求項１０】 前記第１のポリシリコン層（１５）は
ドーピングされている請求項２、５、６、７、８および
９のいずれか一項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US7190493A | 1993-06-03 | 1993-06-03 | |
| US08/071904 | 1993-06-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714797A true JPH0714797A (ja) | 1995-01-17 |
Family
ID=22104351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6140710A Pending JPH0714797A (ja) | 1993-06-03 | 1994-06-01 | 半球粒状面性多結晶シリコンの均一ドーピング方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5885869A (ja) |
| JP (1) | JPH0714797A (ja) |
| DE (1) | DE4419074C2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1084089A (ja) * | 1996-06-24 | 1998-03-31 | Hyundai Electron Ind Co Ltd | 半球形シリコンの製造方法及び半球形シリコンを利用した半導体素子のキャパシタの製造方法 |
| US5959326A (en) * | 1996-05-08 | 1999-09-28 | Nec Corporation | Capacitor incorporated in semiconductor device having a lower electrode composed of multi-layers or of graded impurity concentration |
| US6146966A (en) * | 1996-05-21 | 2000-11-14 | Nec Corporation | Process for forming a capacitor incorporated in a semiconductor device |
| US6200876B1 (en) | 1998-05-14 | 2001-03-13 | Nec Corporation | Method of producing a semiconductor device |
| JP2001111002A (ja) * | 1999-10-13 | 2001-04-20 | Matsushita Electronics Industry Corp | 半導体記憶容量素子のストレージノード及びその製造方法 |
| KR100347555B1 (ko) * | 1998-11-11 | 2002-08-07 | 닛본 덴기 가부시끼가이샤 | 용량소자 형성방법 |
| KR100547541B1 (ko) * | 1997-03-27 | 2006-04-21 | 텍사스 인스트루먼츠 인코포레이티드 | 캐패시터와메모리구조및방법 |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218260B1 (en) | 1997-04-22 | 2001-04-17 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby |
| US6362096B1 (en) | 1998-07-31 | 2002-03-26 | Streag Cvd Systems Ltd | Wafer processing with water vapor pumping |
| JP2992516B1 (ja) * | 1998-09-04 | 1999-12-20 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US7115422B1 (en) | 1998-10-23 | 2006-10-03 | Micron Technology, Inc. | Separation apparatus including porous silicon column |
| US6762057B1 (en) | 1998-10-23 | 2004-07-13 | Micron Technology, Inc. | Separation apparatus including porous silicon column |
| KR100363083B1 (ko) | 1999-01-20 | 2002-11-30 | 삼성전자 주식회사 | 반구형 그레인 커패시터 및 그 형성방법 |
| US6316353B1 (en) * | 1999-02-18 | 2001-11-13 | Micron Technology, Inc. | Method of forming conductive connections |
| KR100317042B1 (ko) | 1999-03-18 | 2001-12-22 | 윤종용 | 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법 |
| US6162732A (en) * | 1999-04-07 | 2000-12-19 | Taiwan Semiconductor Manufacturing Corp. | Method for reducing capacitance depletion during hemispherical grain polysilicon synthesis for DRAM |
| JP4655321B2 (ja) * | 1999-08-27 | 2011-03-23 | 東京エレクトロン株式会社 | 熱処理方法 |
| KR100345053B1 (ko) | 1999-10-01 | 2002-07-19 | 삼성전자 주식회사 | Ｈｓｇ-ｓｉ 제조 방법 및 상기 방법을 수행하는 장치 |
| US6218315B1 (en) * | 2000-02-24 | 2001-04-17 | International Business Machines Corporation | HTO (high temperature oxide) deposition for capacitor dielectrics |
| US6689668B1 (en) * | 2000-08-31 | 2004-02-10 | Samsung Austin Semiconductor, L.P. | Methods to improve density and uniformity of hemispherical grain silicon layers |
| JP2002124650A (ja) * | 2000-10-17 | 2002-04-26 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| WO2002080244A2 (en) * | 2001-02-12 | 2002-10-10 | Asm America, Inc. | Improved process for deposition of semiconductor films |
| US7026219B2 (en) * | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| US6815007B1 (en) | 2002-03-04 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company | Method to solve IMD-FSG particle and increase Cp yield by using a new tougher UFUN season film |
| JP5005170B2 (ja) * | 2002-07-19 | 2012-08-22 | エーエスエム アメリカ インコーポレイテッド | 超高品質シリコン含有化合物層の形成方法 |
| US7294582B2 (en) * | 2002-07-19 | 2007-11-13 | Asm International, N.V. | Low temperature silicon compound deposition |
| US7186630B2 (en) * | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| US7092287B2 (en) * | 2002-12-18 | 2006-08-15 | Asm International N.V. | Method of fabricating silicon nitride nanodots |
| US7629270B2 (en) * | 2004-08-27 | 2009-12-08 | Asm America, Inc. | Remote plasma activated nitridation |
| US7253084B2 (en) * | 2004-09-03 | 2007-08-07 | Asm America, Inc. | Deposition from liquid sources |
| US7966969B2 (en) * | 2004-09-22 | 2011-06-28 | Asm International N.V. | Deposition of TiN films in a batch reactor |
| US7674726B2 (en) * | 2004-10-15 | 2010-03-09 | Asm International N.V. | Parts for deposition reactors |
| US7427571B2 (en) * | 2004-10-15 | 2008-09-23 | Asm International, N.V. | Reactor design for reduced particulate generation |
| US7629267B2 (en) * | 2005-03-07 | 2009-12-08 | Asm International N.V. | High stress nitride film and method for formation thereof |
| US20070054048A1 (en) * | 2005-09-07 | 2007-03-08 | Suvi Haukka | Extended deposition range by hot spots |
| US7718518B2 (en) * | 2005-12-16 | 2010-05-18 | Asm International N.V. | Low temperature doped silicon layer formation |
| US7553516B2 (en) * | 2005-12-16 | 2009-06-30 | Asm International N.V. | System and method of reducing particle contamination of semiconductor substrates |
| US7691757B2 (en) | 2006-06-22 | 2010-04-06 | Asm International N.V. | Deposition of complex nitride films |
| TW200814164A (en) * | 2006-09-05 | 2008-03-16 | Promos Technologies Inc | Method for fabricating bottom electrode of capacitor |
| US20080246101A1 (en) * | 2007-04-05 | 2008-10-09 | Applied Materials Inc. | Method of poly-silicon grain structure formation |
| US7629256B2 (en) * | 2007-05-14 | 2009-12-08 | Asm International N.V. | In situ silicon and titanium nitride deposition |
| US7851307B2 (en) | 2007-08-17 | 2010-12-14 | Micron Technology, Inc. | Method of forming complex oxide nanodots for a charge trap |
| US7934921B2 (en) * | 2007-10-31 | 2011-05-03 | Hitachi Global Storage Technologies Netherlands B.V. | Apparatus, system, and method for guided growth of patterned media using monodisperse nanospheres |
| US8012876B2 (en) * | 2008-12-02 | 2011-09-06 | Asm International N.V. | Delivery of vapor precursor from solid source |
| US7833906B2 (en) | 2008-12-11 | 2010-11-16 | Asm International N.V. | Titanium silicon nitride deposition |
| US20100273307A1 (en) * | 2009-04-27 | 2010-10-28 | Infineon Technologies Ag | Method of making a device including a capacitive structure |
| CN111653474A (zh) * | 2020-05-19 | 2020-09-11 | 上海华虹宏力半导体制造有限公司 | 多晶硅薄膜成膜方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5290729A (en) * | 1990-02-16 | 1994-03-01 | Mitsubishi Denki Kabushiki Kaisha | Stacked type capacitor having a dielectric film formed on a rough surface of an electrode and method of manufacturing thereof |
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| US5112773A (en) * | 1991-04-10 | 1992-05-12 | Micron Technology, Inc. | Methods for texturizing polysilicon utilizing gas phase nucleation |
| US5192708A (en) * | 1991-04-29 | 1993-03-09 | International Business Machines Corporation | Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization |
| US5089867A (en) * | 1991-05-06 | 1992-02-18 | Micron Technology, Inc. | High control gate/floating gate coupling for EPROMs, E2 PROMs, and Flash E2 PROMs |
| JP2508948B2 (ja) * | 1991-06-21 | 1996-06-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5208479A (en) * | 1992-05-15 | 1993-05-04 | Micron Technology, Inc. | Method of increasing capacitance of polycrystalline silicon devices by surface roughening and polycrystalline silicon devices |
| US5320880A (en) * | 1992-10-20 | 1994-06-14 | Micron Technology, Inc. | Method of providing a silicon film having a roughened outer surface |
-
1994
- 1994-05-31 DE DE4419074A patent/DE4419074C2/de not_active Expired - Fee Related
- 1994-06-01 JP JP6140710A patent/JPH0714797A/ja active Pending
-
1995
- 1995-09-14 US US08/528,183 patent/US5885869A/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5959326A (en) * | 1996-05-08 | 1999-09-28 | Nec Corporation | Capacitor incorporated in semiconductor device having a lower electrode composed of multi-layers or of graded impurity concentration |
| US6146966A (en) * | 1996-05-21 | 2000-11-14 | Nec Corporation | Process for forming a capacitor incorporated in a semiconductor device |
| JPH1084089A (ja) * | 1996-06-24 | 1998-03-31 | Hyundai Electron Ind Co Ltd | 半球形シリコンの製造方法及び半球形シリコンを利用した半導体素子のキャパシタの製造方法 |
| US5909625A (en) * | 1996-06-24 | 1999-06-01 | Hyundai Electronics Industries Co., Ltd. | Method for forming layer of hemispherical grains and for fabricating a capacitor of a semiconductor device |
| US6238995B1 (en) | 1996-06-24 | 2001-05-29 | Hyundai Electronics Industries Co., Ltd. | Method for forming layer of hemispherical grains and for fabricating a capacitor of a semiconductor device |
| CN1090814C (zh) * | 1996-06-24 | 2002-09-11 | 现代电子产业株式会社 | 用于形成半导体装置的电容器的方法 |
| KR100547541B1 (ko) * | 1997-03-27 | 2006-04-21 | 텍사스 인스트루먼츠 인코포레이티드 | 캐패시터와메모리구조및방법 |
| US6200876B1 (en) | 1998-05-14 | 2001-03-13 | Nec Corporation | Method of producing a semiconductor device |
| KR100347555B1 (ko) * | 1998-11-11 | 2002-08-07 | 닛본 덴기 가부시끼가이샤 | 용량소자 형성방법 |
| JP2001111002A (ja) * | 1999-10-13 | 2001-04-20 | Matsushita Electronics Industry Corp | 半導体記憶容量素子のストレージノード及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4419074C2 (de) | 1998-07-02 |
| DE4419074A1 (de) | 1994-12-08 |
| US5885869A (en) | 1999-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0714797A (ja) | 半球粒状面性多結晶シリコンの均一ドーピング方法 | |
| JP2795313B2 (ja) | 容量素子及びその製造方法 | |
| US5622888A (en) | Method of manufacturing a semiconductor device | |
| KR100207444B1 (ko) | 반도체 장치의 고유전막/전극 및 그 제조방법 | |
| JPH10303368A (ja) | 電極と誘電層特性が改善した集積回路キャパシタの製造方法及びその製造方法により製造されたキャパシタ | |
| JPH08250665A (ja) | 凹凸の表面形状を有するタングステン膜の形成方法及びこれを用いた半導体装置の製造方法 | |
| JP2000216346A (ja) | 半球形グレ―ンキャパシタ及びその形成方法 | |
| US5821152A (en) | Methods of forming hemispherical grained silicon electrodes including multiple temperature steps | |
| US5856007A (en) | Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices | |
| US6699745B1 (en) | Capacitor and memory structure and method | |
| KR100259038B1 (ko) | 반도체커패시터제조방법및그에따라형성된반도체커패시터 | |
| US6635568B2 (en) | Refractory metal roughness reduction using high temperature anneal in hydrides or organo-silane ambients | |
| JPH07202028A (ja) | Ｄｒａｍセルのキャパシター製造方法 | |
| JPH08204145A (ja) | 半導体装置の製造方法 | |
| US5885867A (en) | Methods of forming hemispherical grained silicon layers including anti-nucleation gases | |
| US5963805A (en) | Method for forming integrated circuit capacitors including dual layer electrodes | |
| US6197653B1 (en) | Capacitor and memory structure and method | |
| JP3488068B2 (ja) | 半球形グレーンのシリコン膜を持つ半導体装置の製造方法 | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| WO2001061738A1 (en) | Dram capacitor with ultra-thin nitride layer | |
| JP3159796B2 (ja) | 半導体素子の製造方法 | |
| US6403455B1 (en) | Methods of fabricating a memory device | |
| JPH09232529A (ja) | 半導体記憶装置およびその製造方法 | |
| US6312987B1 (en) | Method for manufacturing semiconductor device having hemispherical grain polysilicon film | |
| JP3034377B2 (ja) | 半導体素子におけるキャパシタ電極の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050622 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050630 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060920 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061115 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070330 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070926 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071001 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |