JP2002124650A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2002124650A JP2002124650A JP2000321919A JP2000321919A JP2002124650A JP 2002124650 A JP2002124650 A JP 2002124650A JP 2000321919 A JP2000321919 A JP 2000321919A JP 2000321919 A JP2000321919 A JP 2000321919A JP 2002124650 A JP2002124650 A JP 2002124650A
- Authority
- JP
- Japan
- Prior art keywords
- film
- integrated circuit
- forming
- circuit device
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 238000000034 method Methods 0.000 claims abstract description 78
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 63
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims abstract description 63
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 58
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 58
- 239000003990 capacitor Substances 0.000 claims abstract description 49
- 239000013078 crystal Substances 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000005121 nitriding Methods 0.000 claims description 31
- 150000004767 nitrides Chemical class 0.000 claims description 28
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 24
- 229910052698 phosphorus Inorganic materials 0.000 claims description 24
- 239000011574 phosphorus Substances 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 2
- 238000009434 installation Methods 0.000 claims 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 2
- 229910052715 tantalum Inorganic materials 0.000 claims 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 21
- 230000003647 oxidation Effects 0.000 abstract description 20
- 230000008569 process Effects 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 105
- 230000000694 effects Effects 0.000 description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 238000002425 crystallisation Methods 0.000 description 10
- 230000008025 crystallization Effects 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- JLQVNAYPXDUYEI-UHFFFAOYSA-M [O-2].[O-2].[OH-].O.O.O.[Ta+5] Chemical compound [O-2].[O-2].[OH-].O.O.O.[Ta+5] JLQVNAYPXDUYEI-UHFFFAOYSA-M 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 101000634707 Homo sapiens Nucleolar complex protein 3 homolog Proteins 0.000 description 1
- 101000831940 Homo sapiens Stathmin Proteins 0.000 description 1
- 102100029099 Nucleolar complex protein 3 homolog Human genes 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 102100024237 Stathmin Human genes 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- HSXKFDGTKKAEHL-UHFFFAOYSA-N tantalum(v) ethoxide Chemical compound [Ta+5].CC[O-].CC[O-].CC[O-].CC[O-].CC[O-] HSXKFDGTKKAEHL-UHFFFAOYSA-N 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 情報蓄積容量の静電容量を増大させ、リーク
電流を減少させる。 【解決手段】 情報蓄積容量を以下の工程で作成する。
（１）半球状シリコン結晶を表面に形成した多結晶シリ
コン下部電極を形成する（２）当該下部電極表面を５５
０℃以下の低温でプラズマ窒化し、１．５ｎｍ以上の膜
厚のシリコン窒化膜を形成する（３）五酸化タンタル膜
を非晶質で堆積した後、結晶化させる。 【効果】 シリコン窒化膜の耐酸化性が向上し、リーク
電流が小さくなる。この結果、多結晶シリコン下部電極
の酸化が抑制されて情報蓄積容量の静電容量が増大する
とともに、リーク電流が抑制される。
電流を減少させる。 【解決手段】 情報蓄積容量を以下の工程で作成する。
（１）半球状シリコン結晶を表面に形成した多結晶シリ
コン下部電極を形成する（２）当該下部電極表面を５５
０℃以下の低温でプラズマ窒化し、１．５ｎｍ以上の膜
厚のシリコン窒化膜を形成する（３）五酸化タンタル膜
を非晶質で堆積した後、結晶化させる。 【効果】 シリコン窒化膜の耐酸化性が向上し、リーク
電流が小さくなる。この結果、多結晶シリコン下部電極
の酸化が抑制されて情報蓄積容量の静電容量が増大する
とともに、リーク電流が抑制される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造技術に関し、特に、ＤＲＡＭ（Ｄｙｎ
ａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ）を有する半導体集積回路装置に適用して有効な技術
に関するものである。
置およびその製造技術に関し、特に、ＤＲＡＭ（Ｄｙｎ
ａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ）を有する半導体集積回路装置に適用して有効な技術
に関するものである。
【０００２】
【従来の技術】ＤＲＡＭは、選択トランジスタとこれに
接続された情報蓄積容量（以下キャパシタ）とからなる
メモリセルを、半導体基板上にマトリクス状に配置して
構成する。大容量のＤＲＡＭを構成するためには、この
メモリセルキャパシタの静電容量の高密度化が必要であ
る。
接続された情報蓄積容量（以下キャパシタ）とからなる
メモリセルを、半導体基板上にマトリクス状に配置して
構成する。大容量のＤＲＡＭを構成するためには、この
メモリセルキャパシタの静電容量の高密度化が必要であ
る。
【０００３】そのための技術として、例えば特開平６−
２４４３６４によれば、キャパシタの誘電体膜に高誘電
率をもつ五酸化タンタルを用いる方法が開示されてい
る。ここで、電極である多結晶シリコンには、アンモニ
アを用いた熱窒化により表面にシリコン窒化膜を形成
し、五酸化タンタル膜を酸素熱処理する際に多結晶シリ
コン電極が酸化されるのを防止している。
２４４３６４によれば、キャパシタの誘電体膜に高誘電
率をもつ五酸化タンタルを用いる方法が開示されてい
る。ここで、電極である多結晶シリコンには、アンモニ
アを用いた熱窒化により表面にシリコン窒化膜を形成
し、五酸化タンタル膜を酸素熱処理する際に多結晶シリ
コン電極が酸化されるのを防止している。
【０００４】また、例えば特開平１１−２６７１２によ
れば、電極多結晶シリコンの表面に半球状シリコン結晶
を形成し、同様に熱窒化と五酸化タンタルを形成し、キ
ャパシタを構成している。この方法によれば、五酸化タ
ンタルの高誘電率と同時に半球状シリコン結晶による実
効電極表面積の増加により静電容量の高密度化が図れ
る。
れば、電極多結晶シリコンの表面に半球状シリコン結晶
を形成し、同様に熱窒化と五酸化タンタルを形成し、キ
ャパシタを構成している。この方法によれば、五酸化タ
ンタルの高誘電率と同時に半球状シリコン結晶による実
効電極表面積の増加により静電容量の高密度化が図れ
る。
【０００５】一方、多結晶シリコン表面へのシリコン窒
化膜の別の形成法として、特開平４−２２３３６６によ
れば、プラズマ窒化法による方法が述べられている。
化膜の別の形成法として、特開平４−２２３３６６によ
れば、プラズマ窒化法による方法が述べられている。
【０００６】
【発明が解決しようとする課題】２５６ＭビットＤＲＡ
Ｍのような大容量半導体集積回路装置に対し、上記ＤＲ
ＡＭ用キャパシタの製造方法を発明者らは詳細に検討し
た。このような大容量ＤＲＡＭでは、キャパシタ工程を
行うところではすでにメモリセル信号読み出し回路など
のトランジスタが作られており、キャパシタ工程での熱
工程を例えば９００℃で行うと、トランジスタの特性が
劣化し、回路誤動作の原因となる。そこで熱窒化を８０
０℃で行ったところ、五酸化タンタルの結晶化熱処理
（７５０℃、酸素中）の間にこのシリコン窒化膜の酸化
がおこり、キャパシタの容量が低下してしまった。五酸
化タンタルの結晶化に必要な温度は少なくとも７００
℃、望ましくは７５０℃以上である。この結晶化によ
り、五酸化タンタルは比誘電率２５の非晶質構造からδ
相に結晶化し、比誘電率が６０に増大するが、従来の技
術では結晶化とシリコン窒化膜の酸化とがほぼ同時にお
こるため、誘電率増大による容量高密度化の効果がシリ
コン窒化膜の酸化による容量低下で相殺されてしまい、
五酸化タンタルの高誘電率を有効に利用できないという
問題があった。
Ｍのような大容量半導体集積回路装置に対し、上記ＤＲ
ＡＭ用キャパシタの製造方法を発明者らは詳細に検討し
た。このような大容量ＤＲＡＭでは、キャパシタ工程を
行うところではすでにメモリセル信号読み出し回路など
のトランジスタが作られており、キャパシタ工程での熱
工程を例えば９００℃で行うと、トランジスタの特性が
劣化し、回路誤動作の原因となる。そこで熱窒化を８０
０℃で行ったところ、五酸化タンタルの結晶化熱処理
（７５０℃、酸素中）の間にこのシリコン窒化膜の酸化
がおこり、キャパシタの容量が低下してしまった。五酸
化タンタルの結晶化に必要な温度は少なくとも７００
℃、望ましくは７５０℃以上である。この結晶化によ
り、五酸化タンタルは比誘電率２５の非晶質構造からδ
相に結晶化し、比誘電率が６０に増大するが、従来の技
術では結晶化とシリコン窒化膜の酸化とがほぼ同時にお
こるため、誘電率増大による容量高密度化の効果がシリ
コン窒化膜の酸化による容量低下で相殺されてしまい、
五酸化タンタルの高誘電率を有効に利用できないという
問題があった。
【０００７】また、電極多結晶シリコンの表面に半球状
シリコン結晶を形成する方法では、一般に形成後にシリ
コン結晶表面にリンをド−ピングし、キャパシタ容量の
電圧依存性を小さくすることがおこなわれる。プラズマ
窒化を８００℃で行った場合、リンの再蒸発が起き、容
量の電圧依存性が強くなって実質的にキャパシタ容量の
低下がおきてしまった。
シリコン結晶を形成する方法では、一般に形成後にシリ
コン結晶表面にリンをド−ピングし、キャパシタ容量の
電圧依存性を小さくすることがおこなわれる。プラズマ
窒化を８００℃で行った場合、リンの再蒸発が起き、容
量の電圧依存性が強くなって実質的にキャパシタ容量の
低下がおきてしまった。
【０００８】本発明の目的は、このような微細な半導体
集積回路装置に要求される低温で製造でき、かつ、十分
な容量密度を有するキャパシタの製造技術を提供するこ
とにある。
集積回路装置に要求される低温で製造でき、かつ、十分
な容量密度を有するキャパシタの製造技術を提供するこ
とにある。
【０００９】本発明における新規な特徴は、本明細書の
記述および添付図面からあきらかになろう。
記述および添付図面からあきらかになろう。
【００１０】
【課題を解決するための手段】本発明の一実施態様によ
る半導体集積回路装置においては、下部電極を多結晶シ
リコン膜とその表面に形成された半球状シリコン結晶と
し、７００℃以下の低温で下部電極表面を直接窒化して
形成したシリコン窒化膜と五酸化タンタル膜の二層構造
の誘電体膜としたキャパシタを有するものである。
る半導体集積回路装置においては、下部電極を多結晶シ
リコン膜とその表面に形成された半球状シリコン結晶と
し、７００℃以下の低温で下部電極表面を直接窒化して
形成したシリコン窒化膜と五酸化タンタル膜の二層構造
の誘電体膜としたキャパシタを有するものである。
【００１１】また、本発明の他の実施態様による半導体
集積回路装置においては、下部電極を多結晶シリコン膜
とその表面に形成された半球状シリコン結晶とし、プラ
ズマ窒化して形成したシリコン窒化膜と五酸化タンタル
膜の二層構造の誘電体膜としたキャパシタを有するもの
である。
集積回路装置においては、下部電極を多結晶シリコン膜
とその表面に形成された半球状シリコン結晶とし、プラ
ズマ窒化して形成したシリコン窒化膜と五酸化タンタル
膜の二層構造の誘電体膜としたキャパシタを有するもの
である。
【００１２】更に、本発明の他の実施態様による半導体
集積回路装置においては、下部電極をリンが添加された
多結晶シリコン膜とし、７００℃以下の低温で下部電極
表面を直接窒化して形成したシリコン窒化膜と五酸化タ
ンタル膜の二層構造の誘電体膜としたキャパシタを有す
るものである。
集積回路装置においては、下部電極をリンが添加された
多結晶シリコン膜とし、７００℃以下の低温で下部電極
表面を直接窒化して形成したシリコン窒化膜と五酸化タ
ンタル膜の二層構造の誘電体膜としたキャパシタを有す
るものである。
【００１３】更に、本発明の他の実施態様による半導体
集積回路装置においては、下部電極をリンが添加された
多結晶シリコン膜とし、プラズマ窒化してシリコン窒化
膜と五酸化タンタル膜の二層構造の誘電体膜としたキャ
パシタを有するものである。
集積回路装置においては、下部電極をリンが添加された
多結晶シリコン膜とし、プラズマ窒化してシリコン窒化
膜と五酸化タンタル膜の二層構造の誘電体膜としたキャ
パシタを有するものである。
【００１４】
【発明の実施の形態】＜実施例１＞図３は、本発明によ
るキャパシタを有するＤＲＡＭのメモリセルキャパシタ
の断面構造を示す図である。この製造方法を図４〜図１
０を用いて具体的に説明する。
るキャパシタを有するＤＲＡＭのメモリセルキャパシタ
の断面構造を示す図である。この製造方法を図４〜図１
０を用いて具体的に説明する。
【００１５】公知な方法で形成されたメモリセル選択ト
ランジスタの上に、ビット線１０５を形成し、また、選
択トランジスタとキャパシタとの電気的接続を行う多結
晶シリコンプラグ１０６を形成する（図４）。
ランジスタの上に、ビット線１０５を形成し、また、選
択トランジスタとキャパシタとの電気的接続を行う多結
晶シリコンプラグ１０６を形成する（図４）。
【００１６】この上に、膜厚１００ｎｍ程度の窒化シリ
コン膜１０７をＣＶＤ法で堆積し、後のキャパシタ下部
電極間分離用のシリコン酸化膜１０８を加工する際の、
エッチングストッパ−とする。窒化シリコン膜１０７の
上部に、テトラエトキシシラン（ＴＥＯＳ）を原料とす
るＣＶＤ法により、酸化シリコン膜１０８を２μｍ形成
した（図５）。
コン膜１０７をＣＶＤ法で堆積し、後のキャパシタ下部
電極間分離用のシリコン酸化膜１０８を加工する際の、
エッチングストッパ−とする。窒化シリコン膜１０７の
上部に、テトラエトキシシラン（ＴＥＯＳ）を原料とす
るＣＶＤ法により、酸化シリコン膜１０８を２μｍ形成
した（図５）。
【００１７】この酸化シリコン膜１０８と窒化シリコン
膜１０７とをフォトレジストをマスクとするドライエッ
チングにより加工し、多結晶シリコンプラグ１０６の上
部に下部電極用の溝を形成した（図６）。
膜１０７とをフォトレジストをマスクとするドライエッ
チングにより加工し、多結晶シリコンプラグ１０６の上
部に下部電極用の溝を形成した（図６）。
【００１８】リンをド−ピングした非晶質シリコン膜１
０９を３５ｎｍ堆積し、フォトレジストを用いた公知の
エッチバック技術によってこの非晶質シリコン膜１０９
を各ビット毎に分離する（図７）。
０９を３５ｎｍ堆積し、フォトレジストを用いた公知の
エッチバック技術によってこの非晶質シリコン膜１０９
を各ビット毎に分離する（図７）。
【００１９】洗浄工程を経た後、非晶質シリコン膜１０
９の表面に核生成処理を施した後に結晶化を行い、半球
状シリコン結晶１１０を生成する（図８）。
９の表面に核生成処理を施した後に結晶化を行い、半球
状シリコン結晶１１０を生成する（図８）。
【００２０】次に、この半球状シリコン結晶１１０が形
成された表面に対して、例えばホスフィンを用いてリン
をド−ピングし、下部電極構造を構成した。すでに周知
のごとく、半球状シリコン結晶１１０の生成の際にはこ
の結晶表面のリン濃度が低下し、多結晶シリコンが電界
で空乏化し、容量も低下する。この問題をさけるため
に、追加のリンド−ピングは、半球状シリコン結晶を利
用する際には不可欠である。
成された表面に対して、例えばホスフィンを用いてリン
をド−ピングし、下部電極構造を構成した。すでに周知
のごとく、半球状シリコン結晶１１０の生成の際にはこ
の結晶表面のリン濃度が低下し、多結晶シリコンが電界
で空乏化し、容量も低下する。この問題をさけるため
に、追加のリンド−ピングは、半球状シリコン結晶を利
用する際には不可欠である。
【００２１】この下部電極の表面にシリコン窒化膜１１
１を形成する。本実施例では、窒素プラズマによるプラ
ズマ窒化法を用いており、平行平板型の電極を持つプラ
ズマ窒化装置を用いる。プラズマ窒化法は、生成された
活性窒素が多結晶シリコン表面でシリコン原子を直接窒
化し、シリコン窒化膜を形成する原理に基づくものであ
る。本実施例の窒化処理は、４００℃，高周波電力１０
０Ｗで１分間おこなった。この結果、およそ１．５ｎｍ
のシリコン窒化膜１１１が生成された（図９）。
１を形成する。本実施例では、窒素プラズマによるプラ
ズマ窒化法を用いており、平行平板型の電極を持つプラ
ズマ窒化装置を用いる。プラズマ窒化法は、生成された
活性窒素が多結晶シリコン表面でシリコン原子を直接窒
化し、シリコン窒化膜を形成する原理に基づくものであ
る。本実施例の窒化処理は、４００℃，高周波電力１０
０Ｗで１分間おこなった。この結果、およそ１．５ｎｍ
のシリコン窒化膜１１１が生成された（図９）。
【００２２】次に、ＣＶＤ法により、非晶質五酸化タン
タル膜を形成した。たとえば４５０℃の基板温度でペン
タエトキシタンタルを原料とし、８ｎｍの非晶質五酸化
タンタル膜を形成した。引き続き、酸素中で８００℃，
５分間の熱処理を行って、δ相五酸化タンタル１１２に
結晶化させた（図１０）。
タル膜を形成した。たとえば４５０℃の基板温度でペン
タエトキシタンタルを原料とし、８ｎｍの非晶質五酸化
タンタル膜を形成した。引き続き、酸素中で８００℃，
５分間の熱処理を行って、δ相五酸化タンタル１１２に
結晶化させた（図１０）。
【００２３】上部電極は、窒化チタン膜１１３をＣＶＤ
法で堆積して形成する。膜厚は下部電極と誘電体膜で構
成される溝を埋めるように選択し、下部電極溝に起因す
る表面凹凸を平坦化し、図３の構造を得た。ＣＶＤ法
は、例えば四塩化チタンとアンモニアを原料とする減圧
ＣＶＤ法が適当である。さらに、必要に応じてスパッタ
法で膜厚を増加させ、上部電極の抵抗を減少させた。ま
た、ＣＶＤ法で形成した窒化チタンに残留する塩素を取
り除くため、電極形成後に熱処理として５００℃程度の
処理を施すこともできる。
法で堆積して形成する。膜厚は下部電極と誘電体膜で構
成される溝を埋めるように選択し、下部電極溝に起因す
る表面凹凸を平坦化し、図３の構造を得た。ＣＶＤ法
は、例えば四塩化チタンとアンモニアを原料とする減圧
ＣＶＤ法が適当である。さらに、必要に応じてスパッタ
法で膜厚を増加させ、上部電極の抵抗を減少させた。ま
た、ＣＶＤ法で形成した窒化チタンに残留する塩素を取
り除くため、電極形成後に熱処理として５００℃程度の
処理を施すこともできる。
【００２４】この上部電極をフォトレジストをマスクと
するドライエッチングにより加工し、メモリセル部以外
の窒化チタンを除去する。さらに、周知の配線工程を経
ることで、半導体集積回路装置が完成する。
するドライエッチングにより加工し、メモリセル部以外
の窒化チタンを除去する。さらに、周知の配線工程を経
ることで、半導体集積回路装置が完成する。
【００２５】本発明の特徴であるプラズマ窒化法の効果
を、図１と図２とを用いて説明する。図１において、縦
軸はキャパシタの１ビット当たりの容量、横軸は五酸化
タンタルの酸素中熱処理温度である。また、図２におい
て、縦軸は１ビット当たりのリーク電流が１ｆＡとなる
電圧で定義した耐圧、横軸は図１と同じく熱処理温度で
ある。
を、図１と図２とを用いて説明する。図１において、縦
軸はキャパシタの１ビット当たりの容量、横軸は五酸化
タンタルの酸素中熱処理温度である。また、図２におい
て、縦軸は１ビット当たりのリーク電流が１ｆＡとなる
電圧で定義した耐圧、横軸は図１と同じく熱処理温度で
ある。
【００２６】従来技術の熱窒化でシリコン窒化膜を形成
した場合、熱処理温度の上昇に従って容量値は徐々に増
大して行くが、結晶化がおこる７５０℃を境に容量は低
下する。これは、シリコン窒化膜の酸化も同時に７５０
℃から顕著になるためである。この下地酸化の進行は、
キャパシタの耐圧増加には顕著な効果があり、図２に示
したように７００℃から高温になるに従って、急激に耐
圧が上昇する。しかし、このメカニズムから容易に推察
されるように、耐圧の上昇は必ず容量値の低下を伴うの
で、本実施例のような大容量ＤＲＡＭを実現するに足る
容量と耐圧を同時に実現することはできなかった。
した場合、熱処理温度の上昇に従って容量値は徐々に増
大して行くが、結晶化がおこる７５０℃を境に容量は低
下する。これは、シリコン窒化膜の酸化も同時に７５０
℃から顕著になるためである。この下地酸化の進行は、
キャパシタの耐圧増加には顕著な効果があり、図２に示
したように７００℃から高温になるに従って、急激に耐
圧が上昇する。しかし、このメカニズムから容易に推察
されるように、耐圧の上昇は必ず容量値の低下を伴うの
で、本実施例のような大容量ＤＲＡＭを実現するに足る
容量と耐圧を同時に実現することはできなかった。
【００２７】一方、本実施例で用いたプラズマ窒化法で
形成したシリコン窒化膜には、従来の熱窒化膜と比較し
て２つの重要な特徴があることが、発明者らの検討の結
果判った。１つは、プラズマ窒化膜の耐酸化性は、従来
の熱窒化膜と常圧酸化の進行する温度で比較すると、１
００℃程度優れているということである。もう１つは、
高濃度にリンを含むシリコンを窒化した場合、プラズマ
窒化膜は、熱窒化膜よりもリーク電流が少ないという点
である。これらを具体的に図１と図２で説明する。
形成したシリコン窒化膜には、従来の熱窒化膜と比較し
て２つの重要な特徴があることが、発明者らの検討の結
果判った。１つは、プラズマ窒化膜の耐酸化性は、従来
の熱窒化膜と常圧酸化の進行する温度で比較すると、１
００℃程度優れているということである。もう１つは、
高濃度にリンを含むシリコンを窒化した場合、プラズマ
窒化膜は、熱窒化膜よりもリーク電流が少ないという点
である。これらを具体的に図１と図２で説明する。
【００２８】五酸化タンタル膜が７５０℃で結晶化する
と、誘電率の上昇が起きる。非晶質では２５であった比
誘電率は、結晶化で６０に増大し、これに対応してビッ
ト当たり容量値は増加して、２５ｆＦ以上となる（図
１）。これは、プラズマ窒化で形成したシリコン窒化膜
は、五酸化タンタルの結晶化温度でも酸化がほとんど起
きないので、五酸化タンタル膜の誘電率上昇をそのまま
容量値の増大として利用できるためである。さらに、熱
処理温度を８００℃にしても、容量値は変化しないが、
８５０℃付近から容量が徐々に低下する。この現象は、
熱窒化膜の酸化が７００℃付近から始まるのに対し、８
００℃までプラズマ窒化膜が酸化しないという特徴に由
来するものである。
と、誘電率の上昇が起きる。非晶質では２５であった比
誘電率は、結晶化で６０に増大し、これに対応してビッ
ト当たり容量値は増加して、２５ｆＦ以上となる（図
１）。これは、プラズマ窒化で形成したシリコン窒化膜
は、五酸化タンタルの結晶化温度でも酸化がほとんど起
きないので、五酸化タンタル膜の誘電率上昇をそのまま
容量値の増大として利用できるためである。さらに、熱
処理温度を８００℃にしても、容量値は変化しないが、
８５０℃付近から容量が徐々に低下する。この現象は、
熱窒化膜の酸化が７００℃付近から始まるのに対し、８
００℃までプラズマ窒化膜が酸化しないという特徴に由
来するものである。
【００２９】一方、耐圧は、従来の熱窒化膜を用いた場
合と比較して、プラズマ窒化を用いた場合は耐圧が高い
という特徴がある。先に述べた通り、熱窒化を用いた場
合には、窒化膜自身が酸化して初めて耐圧が高くなっ
た。これに対して、プラズマ窒化を用いた場合は、自身
の酸化が起きなくても耐圧が高い。五酸化タンタルキャ
パシタのリーク電流は、電子が多結晶シリコン電極から
五酸化タンタル中に注入される確率に支配されており、
この確率は、多結晶シリコン電極表面に形成されたシリ
コン窒化膜の電子に対するバリア性で決まっている。図
２の結果は、プラズマ窒化膜はそれ自身が酸化しなくと
も十分なバリア性を有していることを示しており、酸化
が起きないとバリア性のない従来の熱窒化膜と比較して
優れた点である。このため、五酸化タンタルが結晶化
し、かつ、シリコン窒化膜は酸化していないという熱処
理温度（７５０℃から８００℃）で、大容量のＤＲＡＭ
を実現するのに十分な容量と耐圧を得ることができた。
図１はビット当たり容量で示したが、平面構造の実験パ
タ−ンによる検討では、単位面積あたり容量は２５ｆＦ
／μｍ2で、１Ｖにおけるリーク電流は２×１０-8Ａ／
ｃｍ2以下が実現できた。これは、多結晶シリコン電極
で、五酸化タンタルを誘電体として持つ半導体集積回路
装置用情報記憶キャパシタとしては、従来にない薄い実
効膜厚であり、従来技術の熱窒化では実現できなかった
ものである。
合と比較して、プラズマ窒化を用いた場合は耐圧が高い
という特徴がある。先に述べた通り、熱窒化を用いた場
合には、窒化膜自身が酸化して初めて耐圧が高くなっ
た。これに対して、プラズマ窒化を用いた場合は、自身
の酸化が起きなくても耐圧が高い。五酸化タンタルキャ
パシタのリーク電流は、電子が多結晶シリコン電極から
五酸化タンタル中に注入される確率に支配されており、
この確率は、多結晶シリコン電極表面に形成されたシリ
コン窒化膜の電子に対するバリア性で決まっている。図
２の結果は、プラズマ窒化膜はそれ自身が酸化しなくと
も十分なバリア性を有していることを示しており、酸化
が起きないとバリア性のない従来の熱窒化膜と比較して
優れた点である。このため、五酸化タンタルが結晶化
し、かつ、シリコン窒化膜は酸化していないという熱処
理温度（７５０℃から８００℃）で、大容量のＤＲＡＭ
を実現するのに十分な容量と耐圧を得ることができた。
図１はビット当たり容量で示したが、平面構造の実験パ
タ−ンによる検討では、単位面積あたり容量は２５ｆＦ
／μｍ2で、１Ｖにおけるリーク電流は２×１０-8Ａ／
ｃｍ2以下が実現できた。これは、多結晶シリコン電極
で、五酸化タンタルを誘電体として持つ半導体集積回路
装置用情報記憶キャパシタとしては、従来にない薄い実
効膜厚であり、従来技術の熱窒化では実現できなかった
ものである。
【００３０】半球状シリコン結晶を形成しない場合の容
量は１２ｆＦ／μｍ2であり、１Ｖにおけるリーク電流
は１×１０-8Ａ／ｃｍ2以下であった。これより半球状
シリコン結晶による実効電極面積増大の効果は約２倍で
あると見積もれた。半球状シリコン結晶を形成しない場
合にはリンの追加ド−ピングを行っていないが、本発明
による低温窒化膜形成を用いることにより窒化膜中への
リンのとりこみを抑制することができ、リーク電流の低
減が図れた。
量は１２ｆＦ／μｍ2であり、１Ｖにおけるリーク電流
は１×１０-8Ａ／ｃｍ2以下であった。これより半球状
シリコン結晶による実効電極面積増大の効果は約２倍で
あると見積もれた。半球状シリコン結晶を形成しない場
合にはリンの追加ド−ピングを行っていないが、本発明
による低温窒化膜形成を用いることにより窒化膜中への
リンのとりこみを抑制することができ、リーク電流の低
減が図れた。
【００３１】なお、プラズマ窒化膜の耐酸化性は、従来
の熱窒化膜より高いが、全く酸化が起きないわけではな
い。例えば、８００℃で五酸化タンタルを結晶化した場
合、シリコン窒化膜は０．２ｎｍ弱酸化されている。し
たがって、本実施例で作成されたプラズマ窒化膜は、最
終的には五酸化タンタルとの界面近傍に酸素を含む窒化
膜となっていることが判明した。
の熱窒化膜より高いが、全く酸化が起きないわけではな
い。例えば、８００℃で五酸化タンタルを結晶化した場
合、シリコン窒化膜は０．２ｎｍ弱酸化されている。し
たがって、本実施例で作成されたプラズマ窒化膜は、最
終的には五酸化タンタルとの界面近傍に酸素を含む窒化
膜となっていることが判明した。
【００３２】＜実施例２＞実施例１では、プラズマ窒化
の条件は窒素プラズマ４００℃，１００Ｗ，１分間とし
た。発明者等は、シリコン窒化膜の形成条件を検討し、
次のような結果を得た。ここでは、プラズマ窒化温度に
ついて説明する。
の条件は窒素プラズマ４００℃，１００Ｗ，１分間とし
た。発明者等は、シリコン窒化膜の形成条件を検討し、
次のような結果を得た。ここでは、プラズマ窒化温度に
ついて説明する。
【００３３】図１１は、窒化温度に対する容量の電圧依
存性とリーク電流値を示した図である。７００℃付近か
ら電圧依存性，リーク電流値ともに急増する様子がわか
る。これより、実施例１で述べたプラズマ窒化の優れた
性質は、低温でシリコン窒化膜が形成できるという特徴
によるものであることがわかった。電圧依存性の増大
は、シリコン窒化膜界面付近に存在するリンの濃度が低
下していることを示している。高温で形成したキャパシ
タのリーク電流が電圧依存性と同様に増大することか
ら、リンが窒化膜中に取り込まれ、表面リン濃度を低下
させると共に、窒化膜の電子に対するバリア性も低下さ
せていると理解できる。すなわち、低温でシリコンの窒
化が可能な方法が、実施例１と同様な効果をもたらすと
予想される。
存性とリーク電流値を示した図である。７００℃付近か
ら電圧依存性，リーク電流値ともに急増する様子がわか
る。これより、実施例１で述べたプラズマ窒化の優れた
性質は、低温でシリコン窒化膜が形成できるという特徴
によるものであることがわかった。電圧依存性の増大
は、シリコン窒化膜界面付近に存在するリンの濃度が低
下していることを示している。高温で形成したキャパシ
タのリーク電流が電圧依存性と同様に増大することか
ら、リンが窒化膜中に取り込まれ、表面リン濃度を低下
させると共に、窒化膜の電子に対するバリア性も低下さ
せていると理解できる。すなわち、低温でシリコンの窒
化が可能な方法が、実施例１と同様な効果をもたらすと
予想される。
【００３４】そこで、この知見を元に、他の低温窒化膜
形成法について検討した。ラジカル発生装置から供給さ
れる窒化種を用いた形成法は、窒化膜形成速度が非常に
遅く、３０分以上のプロセス時間を要したが、実施例１
と同様な効果を確認できた。リモ−トプラズマ源を用い
た窒化膜形成方法でも同様に時間を要するものの、高い
耐酸化性と耐圧を実現できた。現状で工業生産に適用で
きる形成方式は、事実上実施例１で示したプラズマ窒化
に限られるが、低温窒化が可能な方式であれば、本発明
の効果が得られることが確認できた。図１１から、窒化
温度は７００℃以下、望ましくは５５０℃以下である。
このような温度範囲ではアンモニアによる熱窒化はほと
んど反応が起きないため適用できないことが分かってお
り、従来技術で低温化するだけでは本発明の効果を得る
ことは不可能である。また、減圧ＣＶＤ法で窒化膜を形
成する場合にも、反応温度は概ね７００℃以上が必要で
あり、本発明の効果を得ることはできなかった。
形成法について検討した。ラジカル発生装置から供給さ
れる窒化種を用いた形成法は、窒化膜形成速度が非常に
遅く、３０分以上のプロセス時間を要したが、実施例１
と同様な効果を確認できた。リモ−トプラズマ源を用い
た窒化膜形成方法でも同様に時間を要するものの、高い
耐酸化性と耐圧を実現できた。現状で工業生産に適用で
きる形成方式は、事実上実施例１で示したプラズマ窒化
に限られるが、低温窒化が可能な方式であれば、本発明
の効果が得られることが確認できた。図１１から、窒化
温度は７００℃以下、望ましくは５５０℃以下である。
このような温度範囲ではアンモニアによる熱窒化はほと
んど反応が起きないため適用できないことが分かってお
り、従来技術で低温化するだけでは本発明の効果を得る
ことは不可能である。また、減圧ＣＶＤ法で窒化膜を形
成する場合にも、反応温度は概ね７００℃以上が必要で
あり、本発明の効果を得ることはできなかった。
【００３５】なお、低温化が顕著な効果を示すのは、上
記の機構からも明確なように、多結晶シリコン表面に高
濃度にリンが含有されている場合である。実施例１で述
べたように、半球状シリコン結晶を用いる場合、気相か
らホスフィンを用いたリンの追加が不可欠で、必然的に
表面は高濃度リンを含有する状態になっている。従っ
て、半球状シリコン結晶を用いたＤＲＡＭキャパシタの
大容量化にとって、本発明が極めて有効であることがわ
かる。
記の機構からも明確なように、多結晶シリコン表面に高
濃度にリンが含有されている場合である。実施例１で述
べたように、半球状シリコン結晶を用いる場合、気相か
らホスフィンを用いたリンの追加が不可欠で、必然的に
表面は高濃度リンを含有する状態になっている。従っ
て、半球状シリコン結晶を用いたＤＲＡＭキャパシタの
大容量化にとって、本発明が極めて有効であることがわ
かる。
【００３６】＜実施例３＞次に、プラズマ窒化膜厚につ
いて検討した結果を示す。
いて検討した結果を示す。
【００３７】膜厚はほぼ入力電力により決定され、時間
依存性は小さい。そこで、耐酸化性に対する膜厚の効果
を、主に入射電力を変えて検討した結果が図１２であ
る。図１２において、横軸は窒化膜膜厚、縦軸は８００
℃，５分の酸化を行った後の膜厚増加分である。
依存性は小さい。そこで、耐酸化性に対する膜厚の効果
を、主に入射電力を変えて検討した結果が図１２であ
る。図１２において、横軸は窒化膜膜厚、縦軸は８００
℃，５分の酸化を行った後の膜厚増加分である。
【００３８】窒化膜厚１ｎｍ未満では、耐酸化性が急激
に劣化する。これより、窒化膜厚は少なくとも１ｎｍ、
望ましくは１．５ｎｍ必要であることがわかった。な
お、膜厚を厚くしすぎるとキャパシタ容量が低下するの
で、実現する容量値を考慮した場合に膜厚上限が存在す
ることはいうまでもない。
に劣化する。これより、窒化膜厚は少なくとも１ｎｍ、
望ましくは１．５ｎｍ必要であることがわかった。な
お、膜厚を厚くしすぎるとキャパシタ容量が低下するの
で、実現する容量値を考慮した場合に膜厚上限が存在す
ることはいうまでもない。
【００３９】なお、反応ガスについては、純窒素の他
に、アンモニアプラズマ，水素添加窒素プラズマについ
て検討した。先に述べたように、耐酸化性を決定するも
っとも重要な条件は反応温度であり、５５０℃以下の温
度で比較する限り有意差は見られなかった。
に、アンモニアプラズマ，水素添加窒素プラズマについ
て検討した。先に述べたように、耐酸化性を決定するも
っとも重要な条件は反応温度であり、５５０℃以下の温
度で比較する限り有意差は見られなかった。
【００４０】＜実施例４＞次に、五酸化タンタル薄膜の
熱処理方式の検討結果を示す。
熱処理方式の検討結果を示す。
【００４１】実施例１では酸素中８００℃，５分の例を
示したが、図１および図２に示すように、容量密度，耐
圧のいずれでも、従来技術と比較して本発明の方式は優
れた値を示しており、効果は熱処理温度によらない。と
くに、シリサイドなど熱履歴に対する要求がより厳しい
技術との併用は、本発明の好適な実施形態の一つであ
る。例えばプロセス最高温度を６５０℃とする場合、本
技術によればビット当たり容量２３ｆＦ，耐圧１Ｖ以上
を得ることが可能である。容量が高温処理の場合よりや
や小さくなることが問題の場合には、下部電極構造の高
さを増大することで対応し、必要な容量を確保する必要
がある。
示したが、図１および図２に示すように、容量密度，耐
圧のいずれでも、従来技術と比較して本発明の方式は優
れた値を示しており、効果は熱処理温度によらない。と
くに、シリサイドなど熱履歴に対する要求がより厳しい
技術との併用は、本発明の好適な実施形態の一つであ
る。例えばプロセス最高温度を６５０℃とする場合、本
技術によればビット当たり容量２３ｆＦ，耐圧１Ｖ以上
を得ることが可能である。容量が高温処理の場合よりや
や小さくなることが問題の場合には、下部電極構造の高
さを増大することで対応し、必要な容量を確保する必要
がある。
【００４２】熱処理雰囲気は、実施例１では酸素を用い
たが、希釈酸素やオゾン，亜酸化窒素のような他の酸化
性ガスでも本発明は実施できる。また、プラズマ酸素処
理や酸素ラジカル処理のような場合でも、本発明のシリ
コン窒化膜耐酸化性向上やリーク電流低減効果は有効で
あり、実施可能である。
たが、希釈酸素やオゾン，亜酸化窒素のような他の酸化
性ガスでも本発明は実施できる。また、プラズマ酸素処
理や酸素ラジカル処理のような場合でも、本発明のシリ
コン窒化膜耐酸化性向上やリーク電流低減効果は有効で
あり、実施可能である。
【００４３】＜実施例５＞次に、五酸化タンタルの高誘
電率相を利用する実施例１の結晶化について検討した結
果を開示する。
電率相を利用する実施例１の結晶化について検討した結
果を開示する。
【００４４】五酸化タンタルの結晶構造は一般的にはＬ
相と呼ばれる長周期の構造をとる。しかし、本発明にお
けるような非常に薄い膜においては、この長周期を安定
化させる程の膜厚が存在しないため、短周期の対称性を
持つ六方晶のδ相が相対的に安定になる。δ相は、比誘
電率は６０程度と高い。また、伝導帯最低エネルギーが
Ｌ相よりも０．５ｅＶ程度高い位置にあるため、電極
（例えば多結晶シリコンや窒化チタン）から電子の注入
が起きにくい結晶構造である。この２つの特徴は、半導
体集積回路装置にとって非常に有利な点であり、限られ
た面積で大容量のキャパシタを構成でき、しかもリーク
電流が小さくできるという利点を生み出す。
相と呼ばれる長周期の構造をとる。しかし、本発明にお
けるような非常に薄い膜においては、この長周期を安定
化させる程の膜厚が存在しないため、短周期の対称性を
持つ六方晶のδ相が相対的に安定になる。δ相は、比誘
電率は６０程度と高い。また、伝導帯最低エネルギーが
Ｌ相よりも０．５ｅＶ程度高い位置にあるため、電極
（例えば多結晶シリコンや窒化チタン）から電子の注入
が起きにくい結晶構造である。この２つの特徴は、半導
体集積回路装置にとって非常に有利な点であり、限られ
た面積で大容量のキャパシタを構成でき、しかもリーク
電流が小さくできるという利点を生み出す。
【００４５】図１３は、７５０℃で結晶化させた五酸化
タンタルの比誘電率の累積分布を示したものである。δ
相を安定化させるための閾値膜厚は明確ではないが、２
０ｎｍにおいては、安定して高誘電率を示していること
がわかる。また、リーク電流密度についても、閾値膜厚
は明確ではないが、膜厚が減少するにつれてリーク電流
密度は減少して行き、２０ｎｍでは実用上問題のない分
布におさまった。これらから、δ相五酸化タンタルの高
誘電率，低リーク電流の特徴を工業的に利用するには、
膜厚２０ｎｍ以下にすることが重要であることが分かっ
た。
タンタルの比誘電率の累積分布を示したものである。δ
相を安定化させるための閾値膜厚は明確ではないが、２
０ｎｍにおいては、安定して高誘電率を示していること
がわかる。また、リーク電流密度についても、閾値膜厚
は明確ではないが、膜厚が減少するにつれてリーク電流
密度は減少して行き、２０ｎｍでは実用上問題のない分
布におさまった。これらから、δ相五酸化タンタルの高
誘電率，低リーク電流の特徴を工業的に利用するには、
膜厚２０ｎｍ以下にすることが重要であることが分かっ
た。
【００４６】なお、このδ相五酸化タンタルをＤＲＡＭ
のキャパシタに適用する場合に、結晶化と同時に下地の
シリコン窒化膜が酸化して厚膜化しない様、耐酸化性を
向上させておくことが重要であることは、実施例１の中
で述べた。さらに、δ相五酸化タンタルは、その高誘電
率と低リーク電流の利点を活かし、電界効果トランジス
タのゲート絶縁膜に適用できる。また、フラッシュメモ
リの層間絶縁膜にも適用可能である。いずれもＬ相の五
酸化タンタルでは歩留まり、信頼性の両面で十分でない
が、薄膜化してδ相を安定化させることにより、工業的
に十分な性能を得ることが可能になった。
のキャパシタに適用する場合に、結晶化と同時に下地の
シリコン窒化膜が酸化して厚膜化しない様、耐酸化性を
向上させておくことが重要であることは、実施例１の中
で述べた。さらに、δ相五酸化タンタルは、その高誘電
率と低リーク電流の利点を活かし、電界効果トランジス
タのゲート絶縁膜に適用できる。また、フラッシュメモ
リの層間絶縁膜にも適用可能である。いずれもＬ相の五
酸化タンタルでは歩留まり、信頼性の両面で十分でない
が、薄膜化してδ相を安定化させることにより、工業的
に十分な性能を得ることが可能になった。
【００４７】
【発明の効果】微細化しても十分な静電容量を示すキャ
パシタを構成でき、大容量半導体集積回路装置、特にＤ
ＲＡＭが提供できる。
パシタを構成でき、大容量半導体集積回路装置、特にＤ
ＲＡＭが提供できる。
【図１】本発明の実施例１により作成されたキャパシタ
と、従来技術である熱窒化を用いたキャパシタの静電容
量の、五酸化タンタル酸素熱処理温度による変化。
と、従来技術である熱窒化を用いたキャパシタの静電容
量の、五酸化タンタル酸素熱処理温度による変化。
【図２】本発明の実施例１により作成されたキャパシタ
と、従来技術である熱窒化を用いたキャパシタにおい
て、リーク電流が１ｆＡ／ビットとなる電圧の、五酸化
タンタル酸素熱処理温度による変化。
と、従来技術である熱窒化を用いたキャパシタにおい
て、リーク電流が１ｆＡ／ビットとなる電圧の、五酸化
タンタル酸素熱処理温度による変化。
【図３】本発明の実施例１により作成されたＤＲＡＭの
メモリセル部の断面構造。
メモリセル部の断面構造。
【図４】本発明の実施例１によるＤＲＡＭのメモリセル
部製造方法を示す断面図。
部製造方法を示す断面図。
【図５】本発明の実施例１によるＤＲＡＭのメモリセル
部製造方法を示す断面図。
部製造方法を示す断面図。
【図６】本発明の実施例１によるＤＲＡＭのメモリセル
部製造方法を示す断面図。
部製造方法を示す断面図。
【図７】本発明の実施例１によるＤＲＡＭのメモリセル
部製造方法を示す断面図。
部製造方法を示す断面図。
【図８】本発明の実施例１によるＤＲＡＭのメモリセル
部製造方法を示す断面図。
部製造方法を示す断面図。
【図９】本発明の実施例１によるＤＲＡＭのメモリセル
部製造方法を示す断面図。
部製造方法を示す断面図。
【図１０】本発明の実施例１によるＤＲＡＭのメモリセ
ル部製造方法を示す断面図。
ル部製造方法を示す断面図。
【図１１】本発明の実施例２におけるプラズマ窒化温度
の影響を示す図。
の影響を示す図。
【図１２】本発明の実施例３におけるプラズマ窒化膜厚
の、耐酸化性に対する影響を示す図。
の、耐酸化性に対する影響を示す図。
【図１３】本発明の実施例５における五酸化タンタル膜
厚の影響を示す図。
厚の影響を示す図。
１０１…シリコン基板、１０２…トランジスタ分離用シ
リコン酸化膜、１０３…ワ−ド線、１０４…配線間絶縁
膜、１０５…ビット線、１０６…多結晶シリコンプラ
グ、１０７…シリコン窒化膜、１０８…シリコン酸化
膜、１０９…非晶質シリコン膜、１０９Ａ…多結晶シリ
コン膜、１１０…半球状シリコン結晶、１１１…プラズ
マ窒化膜、１１２…五酸化タンタル膜、１１３…窒化チ
タン上部電極。
リコン酸化膜、１０３…ワ−ド線、１０４…配線間絶縁
膜、１０５…ビット線、１０６…多結晶シリコンプラ
グ、１０７…シリコン窒化膜、１０８…シリコン酸化
膜、１０９…非晶質シリコン膜、１０９Ａ…多結晶シリ
コン膜、１１０…半球状シリコン結晶、１１１…プラズ
マ窒化膜、１１２…五酸化タンタル膜、１１３…窒化チ
タン上部電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平谷 正彦 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 浜田 智之 埼玉県比企郡鳩山町赤沼2520番地 株式会 社日立製作所基礎研究所内 Ｆターム(参考） 5F083 AD24 AD48 AD62 GA09 JA06 JA40 MA06 MA17 MA20 NA01 NA08 PR22 PR34
Claims (48)
- 【請求項１】下部電極と、シリコン窒化膜と五酸化タン
タル膜が積層された誘電体膜と，上部電極とからなる容
量素子を有する半導体集積回路装置の製造方法におい
て、 半球状シリコン結晶を表面に有する多結晶シリコンから
なる下部電極を形成する第１の工程と、 プラズマ窒化法により上記下部電極表面にシリコン窒化
膜を形成する第２の工程と、 上記シリコン窒化膜上に非晶質五酸化タンタル膜を形成
した後、熱処理を行い結晶化五酸化タンタル膜を形成す
る第３の工程と、 上記結晶化タンタル膜上に上部電極を形成する第４の工
程とを有することを特徴とする半導体集積回路装置の製
造方法。 - 【請求項２】上記第２の工程は、プラズマ発生部分と半
導体基板設置部分とが空間的に分離されて備えてある装
置で行われ、かつ、窒化反応が上記プラズマ発生部分か
ら供給される窒化反応種で行われることを特徴とする請
求項１に記載の半導体集積回路装置の製造方法。 - 【請求項３】上記第２の工程において、シリコン窒化膜
をその膜厚が１ｎｍ以上となるように形成することを特
徴とする請求項１に記載の半導体集積回路装置の製造方
法。 - 【請求項４】上記第２の工程において、シリコン窒化膜
をその膜厚が１．５ｎｍ以上となるように形成すること
を特徴とする請求項３に記載の半導体集積回路装置の製
造方法。 - 【請求項５】上記第２の工程において、上記上部電極を
窒化チタン膜で形成することを特徴とする請求項１に記
載の半導体集積回路装置の製造方法。 - 【請求項６】上記窒化チタン膜の少なくとも一部を化学
気相成長法で形成することを特徴とする請求項５に記載
の半導体集積回路装置の製造方法。 - 【請求項７】下部電極と、シリコン窒化膜と五酸化タン
タル膜が積層された誘電体膜と，上部電極とからなる容
量素子を有する半導体集積回路装置の製造方法におい
て、 半球状シリコン結晶を表面に有する多結晶シリコンから
なる下部電極を形成する第１の工程と、 上記多結晶シリコンを７００℃以下で直接窒化すること
により、上記下部電極表面にシリコン窒化膜を形成する
第２の工程と、 上記シリコン窒化膜上に非晶質五酸化タンタル膜を形成
した後、熱処理を行い結晶化五酸化タンタル膜を形成す
る第３の工程と、 上記結晶化タンタル膜上に上部電極を形成する第４の工
程とを有することを特徴とする半導体集積回路装置およ
びその製造方法。 - 【請求項８】上記第２の工程を５５０℃以下で行なうこ
とを特徴とする請求項７に記載の半導体集積回路装置の
製造方法。 - 【請求項９】上記第２の工程における上記直接窒化は、
窒素ラジカル発生装置から供給される反応種で行われる
ことを特徴とする請求項７に記載の半導体集積回路装置
の製造方法。 - 【請求項１０】上記第２の工程において、シリコン窒化
膜をその膜厚が１ｎｍ以上となるように形成することを
特徴とする請求項７に記載の半導体集積回路装置の製造
方法。 - 【請求項１１】上記第２の工程において、シリコン窒化
膜をその膜厚が１．５ｎｍ以上となるように形成するこ
とを特徴とする請求項１０に記載の半導体集積回路装置
の製造方法。 - 【請求項１２】上記第２の工程において、上記上部電極
を窒化チタン膜で形成することを特徴とする請求項７に
記載の半導体集積回路装置の製造方法。 - 【請求項１３】上記窒化チタン膜の少なくとも一部を化
学気相成長法で形成することを特徴とする請求項１２に
記載の半導体集積回路装置の製造方法。 - 【請求項１４】下部電極と、シリコン窒化膜と五酸化タ
ンタル膜が積層された誘電体膜と，上部電極とからなる
容量素子を有する半導体集積回路装置の製造方法におい
て、 リンが添加された多結晶シリコンからなる下部電極を形
成する第１の工程と、 プラズマ窒化法により上記下部電極表面にシリコン窒化
膜を形成する第２の工程と、 上記シリコン窒化膜上に非晶質五酸化タンタル膜を形成
した後、熱処理を行い結晶化五酸化タンタル膜を形成す
る第３の工程と、 上記結晶化タンタル膜上に上部電極を形成する第４の工
程とを有することを特徴とする半導体集積回路装置の製
造方法。 - 【請求項１５】上記第２の工程は、プラズマ発生部分と
半導体基板設置部分とが空間的に分離されて備えてある
装置で行われ、かつ、窒化反応が上記プラズマ発生部分
から供給される窒化反応種で行われることを特徴とする
請求項１４に記載の半導体集積回路装置の製造方法。 - 【請求項１６】上記第２の工程において、シリコン窒化
膜をその膜厚が１ｎｍ以上となるように形成することを
特徴とする請求項１４に記載の半導体集積回路装置の製
造方法。 - 【請求項１７】上記第２の工程において、シリコン窒化
膜をその膜厚が１．５ｎｍ以上となるように形成するこ
とを特徴とする請求項１６に記載の半導体集積回路装置
の製造方法。 - 【請求項１８】上記第２の工程において、上記上部電極
を窒化チタン膜で形成することを特徴とする請求項１４
に記載の半導体集積回路装置の製造方法。 - 【請求項１９】上記窒化チタン膜の少なくとも一部を化
学気相成長法で形成することを特徴とする請求項１８に
記載の半導体集積回路装置の製造方法。 - 【請求項２０】下部電極と、シリコン窒化膜と五酸化タ
ンタル膜が積層された誘電体膜と，上部電極とからなる
容量素子を有する半導体集積回路装置の製造方法におい
て、 リンが添加された多結晶シリコンからなる下部電極を形
成する第１の工程と、 上記多結晶シリコンを７００℃以下で直接窒化すること
により、上記下部電極表面にシリコン窒化膜を形成する
第２の工程と、 上記シリコン窒化膜上に非晶質五酸化タンタル膜を形成
した後、熱処理を行い結晶化五酸化タンタル膜を形成す
る第３の工程と、 上記結晶化タンタル膜上に上部電極を形成する第４の工
程とを有することを特徴とする半導体集積回路装置およ
びその製造方法。 - 【請求項２１】上記第２の工程を５５０℃以下で行なう
ことを特徴とする請求項２０に記載の半導体集積回路装
置の製造方法。 - 【請求項２２】上記第２の工程における上記直接窒化
は、窒素ラジカル発生装置から供給される反応種で行わ
れることを特徴とする請求項２０に記載の半導体集積回
路装置の製造方法。 - 【請求項２３】上記第２の工程において、シリコン窒化
膜をその膜厚が１ｎｍ以上となるように形成することを
特徴とする請求項２０に記載の半導体集積回路装置の製
造方法。 - 【請求項２４】上記第２の工程において、シリコン窒化
膜をその膜厚が１．５ｎｍ以上となるように形成するこ
とを特徴とする請求項２３に記載の半導体集積回路装置
の製造方法。 - 【請求項２５】上記第２の工程において、上記上部電極
を窒化チタン膜で形成することを特徴とする請求項２０
に記載の半導体集積回路装置の製造方法。 - 【請求項２６】上記窒化チタン膜の少なくとも一部を化
学気相成長法で形成することを特徴とする請求項２５に
記載の半導体集積回路装置の製造方法。 - 【請求項２７】半球状シリコン結晶を表面に形成した多
結晶シリコンを下部電極とし、窒化シリコンを主成分と
する第１の誘電体と、五酸化タンタルを主成分とする第
２の誘電体との積層構造を持つ誘電体膜を有する容量素
子を含む半導体集積回路装置において、上記第１の誘電
体がプラズマ窒化膜であることを特徴とする半導体集積
回路装置。 - 【請求項２８】上記第１の誘電体の膜厚が１ｎｍ以上で
あることを特徴とする請求項２７に記載の半導体集積回
路装置。 - 【請求項２９】上記第１の誘電体の膜厚が１．５ｎｍ以
上であることを特徴とする請求項２８に記載の半導体集
積回路装置。 - 【請求項３０】上記第２の誘電体が結晶化されており、
その結晶が六方晶であることを特徴とする請求項２７に
記載の半導体集積回路装置。 - 【請求項３１】上記第２の誘電体が結晶化されており、
その誘電率が５０以上であることを特徴とする請求項２
７に記載の半導体集積回路装置。 - 【請求項３２】上記容量素子は、上記誘電体膜を挟んで
対向する上部電極が窒化チタンで形成されていることを
特徴とする請求項２７に記載の半導体集積回路装置。 - 【請求項３３】半球状シリコン結晶を表面に形成した多
結晶シリコンを下部電極とし、シリコン窒化膜を主成分
とする第１の誘電体と、五酸化タンタル膜を主成分とす
る第２の誘電体との積層構造を持つ誘電体膜を有する容
量素子を持つ半導体集積回路装置において、 上記容量素子の静電容量が２５ｆＦ／μｍ2以上である
ことを特徴とする半導体集積回路装置。 - 【請求項３４】上記第１の誘電体の膜厚が１ｎｍ以上で
あることを特徴とする請求項３３に記載の半導体集積回
路装置。 - 【請求項３５】上記第１の誘電体の膜厚が１．５ｎｍ以
上であることを特徴とする請求項３４に記載の半導体集
積回路装置。 - 【請求項３６】上記第２の誘電体が結晶化されており、
その結晶が六方晶であることを特徴とする請求項３３に
記載の半導体集積回路装置。 - 【請求項３７】上記第２の誘電体が結晶化されており、
その誘電率が５０以上であることを特徴とする請求項３
３に記載の半導体集積回路装置。 - 【請求項３８】上記容量素子は、上記誘電体膜を挟んで
対向する上部電極が窒化チタンで形成されていることを
特徴とする請求項３３に記載の半導体集積回路装置。 - 【請求項３９】リンを添加した多結晶シリコンを下部電
極とし、シリコン窒化膜を主成分とする第１の誘電体
と、五酸化タンタル膜を主成分とする第２の誘電体との
積層構造を持つ誘電体膜を有する容量素子を有する半導
体集積回路装置において、上記シリコン窒化膜がプラズ
マ窒化膜であることを特徴とする半導体集積回路装置。 - 【請求項４０】リンを添加した多結晶シリコンを下部電
極とし、シリコン窒化膜を主成分とする第１の誘電体
と、五酸化タンタル膜を主成分とする第２の誘電体との
積層構造を持つ誘電体を有する容量素子を持つ半導体集
積回路装置において、上記容量素子の静電容量が１２ｆ
Ｆ／μｍ2以上であることを特徴とする半導体集積回路
装置。 - 【請求項４１】メモリセル選択用トランジスタとこれに
直列に接続された情報蓄積用容量素子とでメモリセルを
構成し、上記情報蓄積用容量素子が、上方に開口部を有
する筒形の多結晶シリコン膜とその表面に形成された半
球状シリコン結晶とからなる下部電極と、上記下部電極
の表面に形成された容量絶縁膜と、上記容量絶縁膜を挟
み上記下部電極に対向して形成された上部電極とを備
え、上記メモリセル選択用トランジスタの上方に配置さ
れたＤＲＡＭを有する半導体集積回路装置の製造方法で
あって、 上記メモリセル選択用トランジスタ形成後に絶縁膜を堆
積し、その絶縁膜の一部を開口して溝を形成する第１工
程と、 上記溝の内部に非晶質シリコン膜を形成する第２工程
と、 上記非晶質シリコン膜の表面に半球状シリコン結晶を形
成する第３工程と、 上記半球状シリコン結晶の表面にリンを導入する第４工
程と、 上記リンを導入した半球状シリコン結晶の表面をプラズ
マ窒化し、窒化シリコンを主成分とする誘電体膜を形成
する第５工程と、 上記誘電体膜表面に非晶質五酸化タンタル膜を形成する
第６工程と、 上記非晶質五酸化タンタル膜を７００℃以上の酸化性雰
囲気で結晶化させる第７工程と、 上記五酸化タンタル膜の上部に上記溝を埋めるように窒
化チタンを堆積する第８工程とを含むことを特徴とする
半導体集積回路装置の製造方法。 - 【請求項４２】メモリセル選択用トランジスタとこれに
直列に接続された情報蓄積用容量素子とでメモリセルを
構成し、上記上方蓄積用容量素子が、上方に開口部を有
する筒形の多結晶シリコン膜とその表面に形成された半
球状シリコン結晶とからなる下部電極と、上記下部電極
の表面に形成された容量絶縁膜と、上記容量絶縁膜を挟
み上記下部電極に対向して形成された上部電極とを備
え、上記メモリセル選択用トランジスタの上方に配置さ
れたＤＲＡＭを有する半導体集積回路装置の製造方法で
あって、 上記メモリセル選択用トランジスタ形成後に絶縁膜を堆
積し、その絶縁膜の一部を開口して溝を形成する第１工
程と、 上記溝の内部に非晶質シリコン膜を形成する第２工程
と、 上記非晶質シリコン膜の表面に半球状シリコン結晶を形
成する第３工程と、 上記半球状シリコン結晶の表面にリンを導入する第４工
程と、 上記リンを導入した半球状シリコン結晶の表面を７００
℃以下で直接窒化し、 窒化シリコンを主成分とする誘電体膜を形成する第５工
程と、 上記誘電体膜表面に非晶質五酸化タンタル膜を形成する
第６工程と、 上記非晶質五酸化タンタル膜を７００℃以上の酸化性雰
囲気で結晶化させる第７工程と、 上記五酸化タンタル膜の上部に上記溝を埋めるように窒
化チタンを堆積する第８工程とを含むことを特徴とする
半導体集積回路装置の製造方法。 - 【請求項４３】上記第７工程を５５０℃以下で行なうこ
とを特徴とする請求項４２に記載の半導体集積回路装置
の製造方法。 - 【請求項４４】上記誘電体膜の膜厚を１ｎｍ以上とする
ことを特徴とする請求項４１乃至４３に記載の半導体集
積回路装置の製造方法。 - 【請求項４５】上記誘電体膜の膜厚を１．５ｎｍ以上と
することを特徴とする請求項４４に記載の半導体集積回
路装置の製造方法。 - 【請求項４６】多結晶シリコン膜とその表面に形成され
た半球状シリコン結晶とからなる下部電極と、上記下部
電極の表面に形成された容量絶縁膜と、上記容量絶縁膜
を挟み上記下部電極に対向して形成された上部電極とを
備えた容量素子を有する半導体集積回路装置の製造方法
であって、 リンを含む多結晶シリコン膜を形成する第１工程と、 上記多結晶シリコンの表面をプラズマ窒化し、窒化シリ
コンを主成分とする誘電体膜を形成する第２工程と、 上記誘電体膜表面に非晶質五酸化タンタル膜を形成する
第３工程と、 上記非晶質五酸化タンタル膜を７００℃未満の酸化性雰
囲気で熱処理する第４工程とを含むことを特徴とする半
導体集積回路装置の製造方法。 - 【請求項４７】多結晶シリコン膜とその表面に形成され
た半球状シリコン結晶とからなる下部電極と、上記下部
電極の表面に形成された容量絶縁膜と、上記容量絶縁膜
を挟み上記下部電極に対向して形成された上部電極とを
備えた容量素子を有する半導体集積回路装置の製造方法
であって、 リンを含む多結晶シリコン膜を形成する第１工程と、 上記多結晶シリコンの表面を７００℃以下以下で直接窒
化し、窒化シリコンを主成分とする誘電体膜を形成する
第２工程と、 上記誘電体膜表面に非晶質五酸化タンタル膜を形成する
第３工程と、 上記非晶質五酸化タンタル膜を７００℃未満の酸化性雰
囲気で熱処理する第４工程とを含むことを特徴とする半
導体集積回路装置の製造方法。 - 【請求項４８】上記第２工程を５５０℃以下で行なうこ
とを特徴とする請求項４７に記載の半導体集積回路装置
の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000321919A JP2002124650A (ja) | 2000-10-17 | 2000-10-17 | 半導体集積回路装置の製造方法 |
| TW090113721A TW495973B (en) | 2000-10-17 | 2001-06-06 | Manufacturing method for semiconductor integrated circuit device |
| KR1020010032464A KR100851080B1 (ko) | 2000-10-17 | 2001-06-11 | 반도체 집적회로장치의 제조방법 |
| US09/877,207 US6509246B2 (en) | 2000-10-17 | 2001-06-11 | Production of semiconductor integrated circuit |
| US10/307,354 US6740901B2 (en) | 2000-10-17 | 2002-12-02 | Production of semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000321919A JP2002124650A (ja) | 2000-10-17 | 2000-10-17 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002124650A true JP2002124650A (ja) | 2002-04-26 |
| JP2002124650A5 JP2002124650A5 (ja) | 2004-11-25 |
Family
ID=18799889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000321919A Pending JP2002124650A (ja) | 2000-10-17 | 2000-10-17 | 半導体集積回路装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6509246B2 (ja) |
| JP (1) | JP2002124650A (ja) |
| KR (1) | KR100851080B1 (ja) |
| TW (1) | TW495973B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091899A (ja) * | 2006-09-29 | 2008-04-17 | Hynix Semiconductor Inc | 半導体素子のキャパシタ形成方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313951A (ja) | 2001-04-11 | 2002-10-25 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| US7577333B2 (en) * | 2001-08-04 | 2009-08-18 | Samsung Electronics Co., Ltd. | Method and apparatus for recording and reproducing video data, and information storage medium in which video data is recorded by the same |
| JP2003168749A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| JP2003282873A (ja) * | 2002-03-22 | 2003-10-03 | Sony Corp | 半導体装置およびその製造方法 |
| US7945280B2 (en) * | 2003-02-20 | 2011-05-17 | Fujitsu Limited | Radio channel control method and receiving apparatus |
| KR100536030B1 (ko) * | 2003-02-25 | 2005-12-12 | 삼성전자주식회사 | 반도체 장치의 커패시터 형성 방법 |
| US7019351B2 (en) * | 2003-03-12 | 2006-03-28 | Micron Technology, Inc. | Transistor devices, and methods of forming transistor devices and circuit devices |
| US20050115842A1 (en) * | 2003-12-01 | 2005-06-02 | Stillwell Phil R. | Headwear and clothing packaging system and method |
| US7071117B2 (en) * | 2004-02-27 | 2006-07-04 | Micron Technology, Inc. | Semiconductor devices and methods for depositing a dielectric film |
| US20070080426A1 (en) * | 2005-10-11 | 2007-04-12 | Texas Instruments Incorporated | Single lithography-step planar metal-insulator-metal capacitor and resistor |
| KR100909780B1 (ko) * | 2007-10-30 | 2009-07-29 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| WO2019204273A1 (en) | 2018-04-19 | 2019-10-24 | Siemens Postal, Parcel & Airport Logistics Llc | Powered, angled-roller array delamination equipment |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04223366A (ja) | 1990-12-25 | 1992-08-13 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH0519296A (ja) * | 1991-07-12 | 1993-01-29 | Matsushita Electric Ind Co Ltd | 絶縁膜の形成方法及び絶縁膜形成装置 |
| JP2786071B2 (ja) | 1993-02-17 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE4419074C2 (de) * | 1993-06-03 | 1998-07-02 | Micron Semiconductor Inc | Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung |
| US5696014A (en) * | 1994-03-11 | 1997-12-09 | Micron Semiconductor, Inc. | Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch |
| US6218260B1 (en) * | 1997-04-22 | 2001-04-17 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby |
| KR19990003054A (ko) * | 1997-06-24 | 1999-01-15 | 김영환 | 반도체소자의 캐패시터 제조방법 |
| JPH1126712A (ja) | 1997-06-30 | 1999-01-29 | Hitachi Ltd | 半導体集積回路装置およびその製造方法ならびにその製造装置 |
| TW357430B (en) * | 1997-12-22 | 1999-05-01 | United Microelectronics Corp | Manufacturing method of capacitors |
| KR19990069422A (ko) * | 1998-02-09 | 1999-09-06 | 윤종용 | 디램 셀 캐패시터의 제조 방법 |
| JP3630551B2 (ja) * | 1998-04-02 | 2005-03-16 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US20020009861A1 (en) * | 1998-06-12 | 2002-01-24 | Pravin K. Narwankar | Method and apparatus for the formation of dielectric layers |
| KR100282709B1 (ko) * | 1998-08-28 | 2001-03-02 | 윤종용 | 반구형 실리콘을 이용한 캐패시터의 제조 방법 |
| US6037235A (en) * | 1998-09-14 | 2000-03-14 | Applied Materials, Inc. | Hydrogen anneal for curing defects of silicon/nitride interfaces of semiconductor devices |
| JP2000150826A (ja) * | 1998-11-16 | 2000-05-30 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| KR100304699B1 (ko) * | 1999-01-05 | 2001-09-26 | 윤종용 | 탄탈륨 산화막을 갖춘 커패시터 제조방법 |
| KR20010005086A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 반도체 소자의 캐패시터 제조방법 |
| US6103567A (en) * | 1999-08-10 | 2000-08-15 | Vanguard International Semiconductor Corp. | Method of fabricating dielectric layer |
| US6562684B1 (en) * | 2000-08-30 | 2003-05-13 | Micron Technology, Inc. | Methods of forming dielectric materials |
| KR20020043815A (ko) * | 2000-12-04 | 2002-06-12 | 윤종용 | 반구형 그레인 커패시터의 제조방법 |
-
2000
- 2000-10-17 JP JP2000321919A patent/JP2002124650A/ja active Pending
-
2001
- 2001-06-06 TW TW090113721A patent/TW495973B/zh not_active IP Right Cessation
- 2001-06-11 KR KR1020010032464A patent/KR100851080B1/ko not_active IP Right Cessation
- 2001-06-11 US US09/877,207 patent/US6509246B2/en not_active Expired - Fee Related
-
2002
- 2002-12-02 US US10/307,354 patent/US6740901B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091899A (ja) * | 2006-09-29 | 2008-04-17 | Hynix Semiconductor Inc | 半導体素子のキャパシタ形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6509246B2 (en) | 2003-01-21 |
| KR20020032285A (ko) | 2002-05-03 |
| KR100851080B1 (ko) | 2008-08-08 |
| US6740901B2 (en) | 2004-05-25 |
| US20030129806A1 (en) | 2003-07-10 |
| US20020043679A1 (en) | 2002-04-18 |
| TW495973B (en) | 2002-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2843704B2 (ja) | 単結晶半導体基板上に粗化された表面コンデンサの製造方法 | |
| US6900497B2 (en) | Integrated circuit with a capacitor comprising an electrode | |
| JPH06244364A (ja) | 半導体装置の製造方法 | |
| JPH05110014A (ja) | 半導体装置の製造方法 | |
| JPH1117153A (ja) | 半導体素子のキャパシタ形成方法 | |
| JP2006060230A (ja) | ３次元半導体キャパシタおよびその製造方法 | |
| JP2002124650A (ja) | 半導体集積回路装置の製造方法 | |
| US6525364B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| JP2002124650A5 (ja) | ||
| TW471161B (en) | Method of manufacturing capacitor of semiconductor device | |
| JP3683764B2 (ja) | メモリ素子のキャパシタ製造方法 | |
| US6503810B2 (en) | Method for forming a capacitor for semiconductor devices with an amorphous LixTa1-xO3 dieletric layer having a perovskite structure | |
| KR20000041370A (ko) | 메모리 소자의 커패시터 제조 방법 | |
| JPH1154729A (ja) | 半導体素子のコンデンサの製造方法 | |
| KR100342873B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| JP2001053250A (ja) | 半導体装置およびその製造方法 | |
| JP4051922B2 (ja) | 五酸化タンタルからなるｍｉｓキャパシタの製造方法 | |
| JP2001053255A (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| JP2001223343A (ja) | キャパシタの下部電極及びその製造方法 | |
| KR20020045550A (ko) | 커패시턴스 유전막 및 그 제조 방법 | |
| KR100381028B1 (ko) | 누설전류를 감소시킬 수 있는 캐패시터 제조 방법 | |
| KR100574473B1 (ko) | 반도체장치의 커패시터 제조방법_ | |
| JP2001053256A (ja) | 半導体メモリ素子のキャパシタ形成方法 | |
| KR100881737B1 (ko) | 반도체 장치의 캐패시터 및 그 제조방법 | |
| KR100636661B1 (ko) | 고신뢰성 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070925 |