CN1090814C - 用于形成半导体装置的电容器的方法 - Google Patents
用于形成半导体装置的电容器的方法 Download PDFInfo
- Publication number
- CN1090814C CN1090814C CN97112377A CN97112377A CN1090814C CN 1090814 C CN1090814 C CN 1090814C CN 97112377 A CN97112377 A CN 97112377A CN 97112377 A CN97112377 A CN 97112377A CN 1090814 C CN1090814 C CN 1090814C
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- oxide film
- storage electrode
- removal
- crystal grain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 238000003860 storage Methods 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 20
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000000243 solution Substances 0.000 claims description 7
- 239000011259 mixed solution Substances 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000004381 surface treatment Methods 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 2
- 238000005507 spraying Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 239000012535 impurity Substances 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract 1
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种用于形成具所需密度与所需形状的半球形硅晶粒层以增大一电容器的储存电极的面积的方法。该方法包括于一供形成半球形硅晶粒的底硅层上形成一薄氧化物膜，以使该等半球形硅晶粒可于指定状况下形成为具有所需的密度与所需的形状，不管底硅层是否掺有杂质离子且不管底硅层的晶体结构如何。
Description
本发明系关于一种于高度集成的半导体装置的制造中，用以形成半球形晶粒层及制造半导体装置中的电容器的方法，且尤指一种用以形成一具所需密度与所需形状的半球形晶粒层以增大电容器的储存电极的表面积的方法。
现今半导体装置的高度集成的趋势不可避免地牵涉到格尺寸的减小。有鉴于此，有必要形成具一大容量同时减小布局的电容器。于一由一晶体管与一电容器构成的动态随机存取存储器(DRAM)装置的情形中，特别重要的系增大电容器的电容量。为了达成电容量的增大，业者已提出了与利用呈高介电常数的材料、利用具一较小厚度的电介质膜、及利用一具增大的表面积的低电极有关的各种方法，如Ta2O3、TiO2或SrTiO3已被认为系呈高介电常数的材料，其可靠度与薄膜特性尚未被证实。利用具一减小厚度的电介质膜导致于利用该电介质膜的半导体工作期间极易发生电介质膜的破坏。
为了增大储存电极的表面积，各种结构已被提出。例如，其包括一层叠结构，一片状结构及一圆柱结构。
为于层叠与圆柱结构，已提出了一种方法，其中半球形晶粒层形成于一储存电极的表面以增大该储存电极的表面积。
于此情形下，半球形硅晶粒的形状与密度可依据用作底层以供半球形硅晶粒生长的硅层的状况而变化。有鉴此，有必要依据底硅层内所掺入的杂质离子浓度与底硅层的晶体结构来改变该等半球形硅晶粒的形成状况。然而，此举十分麻烦。若于底硅层这形成状况变化之际，形成半球形硅晶粒的处理状况内无变化，则难以获得所需密度与形状的半球形硅晶粒。
依据本发明的一个特点，提供一种用于形成半导体装置的一电容器的方法，其包括下列步骤：于一半导体基片上形成一整平的绝缘膜，并依据使用一储存电极接触掩模的一蚀刻制程而于该绝缘膜内形成一接触孔；于形成该接触孔后所获结构上沉积一用于储存电极的多晶硅层，并依据一使用一储存电极掩模的蚀刻制程而对该多晶硅层加图案，藉此形成一多晶硅层图案；去除存在于该多晶硅层图案上的自然氧化物膜；使用一含所需比例的NH4OH、H2O2与H2O溶液而表面处理该多晶硅层图案，藉此于该多晶硅层图案上形成具一均匀厚度的薄氧化物膜；于该氧化物膜上形成一半球形硅晶粒层；藉由使用储存电极掩模，去除无用的半球形硅晶粒；及于该半球形硅晶粒层上依序形成一电介质膜与一用于一板极的多晶硅层。
本发明的其它目的与特征将于以下参考附图的实施例描述中变得更为清楚，其中：
第一图与第二图为剖视图，分别说明依据本发明的一个实施例的用以形成一半球形硅晶粒层的方法；及
第三图与第四图为剖视图，分别说明依据本发明的另一实施例的用以制造一具半球形硅晶粒层的电容器的方法的后续步骤。
第一图与第二图分别说明依据本发明的一实施例的用以形成一半球形硅晶粒层的方法的后续步骤。
依据该方法，首先准备一底层1，如一多晶硅或无定形硅层。然后使用一含氟化氢(HF)与水(H2O)的溶液来去除形成于底层1上的一自然氧化物膜(图中未示)。随后使用一NH4OH与H2O2的混合溶液而于该底层1上形成一具均匀厚度的薄氧化物膜2，如第一图所示。
该自然氧化物膜的去除可使用由喷洒HF与H2O所形成的氟化氢蒸气取代含HF与H2O的溶液而达成。亦可使用含HF与NH4F的一缓冲氧化物蚀刻剂。
薄氧化物膜2的形成可于NH4OH与H2O2的混合溶液保持于50℃或以下温度的状况下进行。一HNO3与H2O2的混合溶液亦可被使用以取代NH4OH与H2O2的混合溶液。氧化物膜2具有一十分脆弱的结构，因为其系形成于多晶硅或无定形硅层之上。于底层为一单晶硅基片的情形下，其系使用NH4OH与H2O2的混合溶液于50℃以下的温度下来处理，同时该氧化物膜具有一大约小于15埃的厚度，该厚度使硅晶粒有可能生长地底层1上并于底层1整合一起。于此情形下，可获得一用于储存电极的整合结构。
随后，于炉内沉积温度为550℃至585℃下，一半球形硅晶粒层3形成于该氧化物膜2上至1000埃或以下的厚度，如第二图所示。晶片的装入可于400℃或以下的温度，N2气体已被加入炉内的状况下进行。
为何使用一化学过程所形成的氧化物膜2来取代自然生成于底层1上的自然氧化物膜的原因系在于其具有一均一的表面，可使半球形硅晶粒3的形成较使用自然氧化物膜之时具更大的密度且更为均匀。
自然氧化物膜可依据底层的表面状况而仅仅形成于底层的一部位上。该一自然氧化物膜可被加厚，加厚的部位的晶片被装入高温下的炉内。于此情开下，半球形硅晶粒的形成可非均匀地进行。再者，该厚氧化物可供令半球形硅晶粒与底层电绝缘。结果，实际使用所获得的储存电极并不适当。
应当注意，于半球形晶粒层3依据本发明生成于形成于底层1上的薄氧化物膜2之处，其可与底层1电气连接。
第三图与第四图剖视图，显示用于制造一半导体装置的电容器的方法，分别说明依据本发明的另一实施例，用以令一半球形硅晶粒层形成于一具层叠结构的储存电极表面上的一薄氧化物膜上的方法的后续步骤。
依据该方法，一整平的绝缘膜12首先形成于一半导体基片11上，如第三图所示。该绝缘膜12依据一使用储存电极接触掩模的一蚀刻制程而被蚀刻一所需厚度，藉此形成一接触孔13。一用于储存电极的多晶硅层随后被沉积于所获的结构上。随后依据一使用储存电极掩模的蚀刻制程对该多晶硅层加图案，藉此获得一多晶硅层图案14。随后，可使用一含HF与H2O的溶液来去除形成于该多晶硅层图案14上的一自然氧化物膜(图中未示)。
然后，使用一含所需比例的NH4OH、H2O2与H2O的溶液而对该多晶硅层图案14表面处理。结果，一均匀的氧化物膜15可形成于该多晶硅层图案14的表面。
随后，于炉内沉积温度为550℃至585℃下，一半球形硅晶粒层16形成于该氧化物膜15至1000或以下的厚度，如第四图所示。
晶片的装入可于400℃或以下的温度，N2气体已被加入炉内的状况下进行。
然后，所获结构经历形成电容器电极所需的一习知后续制程。亦即，半球形硅晶粒层16纱依据一使用该储存电极掩模的蚀刻制程而被部份地去除掉存在于一无用区域的部位。一电介质膜随后形成于所获结构上。最后，用于一板极的多晶硅层沉积于该电介质膜上。
如前所述，本发明提供一种用于形成半球形硅晶粒层的方法，其包括于一供形成半球形硅晶粒的底硅层上形成一薄氧化物膜，以使该等半球形硅晶粒的形成可具有所需的密度与所需的形状，不管底硅层是否掺有杂质离子且不管底硅层的晶体结构如何。因此，获得可再生性的提升。
尽管本发明的较佳实施例以为了说明的目的而被提出，那些熟悉此项技艺的人士应可理解未脱离本发明的范畴与精神，如随附的权利要求所揭示者的各种变化、添加与替代为可能者。
Claims (6)
1.一种用于形成半导体装置的电容器的方法，包括下列步骤：
于一半导体基片上形成一整平的绝缘膜，并依据使用一储存电极接触掩模的蚀刻制程而于该绝缘膜内形成一接触孔；
于形成该接触孔后所获结构上沉积一用于储存电极的多晶硅层，并依据一使用一储存电极掩模的蚀刻制程而对该多晶硅层加图案，藉此形成一多晶硅层图案；
去除存在于该多晶硅层图案上的自然氧化物膜；
使用一含所需比例的NH4OH与H2O2与H2O溶液而表面处理该多晶硅层图案，藉此于该多晶硅层图案上形成具一均匀厚度的薄氧化物膜；
于该氧化物膜上形成一半球形硅晶粒层；
藉由使用储存电极掩模，去除无用的半球形硅晶粒；及
于该半球形硅晶粒层上依序形成一电介质膜与一用于板极的多晶硅层。
2.如权利要求10所述之方法，其中该半球形硅晶粒层是在550至585℃的温度下形成为1000埃或以下的厚度。
3.如权利要求10所述之方法，其中该自然氧化物膜的去除可使用一氟化氢与H2O的溶液而进行。
4.如权利要求10所述之方法，其中该自然氧化物膜的去除可使用一由喷洒氟化氢与H2O2所形成的氟化氢蒸气而进行。
5.如权利要求10所述之方法，其中该自然氧化物膜的去除可使用一含氟化氢与NH4F的缓冲氧化物蚀刻剂而进行。
6.如权利要求10所述之方法，其中该薄氧化物膜的去除可使用一含NHO3与H2O2的混合溶液而进行。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR23262/96 | 1996-06-24 | ||
| KR1019960023262A KR100235938B1 (ko) | 1996-06-24 | 1996-06-24 | 반구형 실리콘 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1170956A CN1170956A (zh) | 1998-01-21 |
| CN1090814C true CN1090814C (zh) | 2002-09-11 |
Family
ID=19463062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97112377A Expired - Fee Related CN1090814C (zh) | 1996-06-24 | 1997-06-16 | 用于形成半导体装置的电容器的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5909625A (zh) |
| JP (1) | JPH1084089A (zh) |
| KR (1) | KR100235938B1 (zh) |
| CN (1) | CN1090814C (zh) |
| TW (1) | TW412831B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3159136B2 (ja) * | 1997-07-18 | 2001-04-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100282484B1 (ko) | 1998-12-16 | 2001-02-15 | 윤종용 | 디램 셀 커패시터 및 그의 제조방법 |
| KR100335775B1 (ko) * | 1999-06-25 | 2002-05-09 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
| KR100328454B1 (ko) * | 1999-06-29 | 2002-03-16 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
| KR100331270B1 (ko) * | 1999-07-01 | 2002-04-06 | 박종섭 | ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| GB2358284B (en) * | 1999-07-02 | 2004-07-14 | Hyundai Electronics Ind | Method of manufacturing capacitor for semiconductor memory device |
| JP2001111002A (ja) * | 1999-10-13 | 2001-04-20 | Matsushita Electronics Industry Corp | 半導体記憶容量素子のストレージノード及びその製造方法 |
| KR100361081B1 (ko) | 1999-10-29 | 2002-11-18 | 삼성전자 주식회사 | 반도체 소자의 커패시터 제조방법 |
| KR100494322B1 (ko) * | 1999-12-22 | 2005-06-10 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100351450B1 (ko) * | 1999-12-30 | 2002-09-09 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR20010066386A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 플래시 메모리의 게이트전극 제조방법 |
| KR102282136B1 (ko) * | 2017-07-07 | 2021-07-27 | 삼성전자주식회사 | 반도체 장치 |
| US10388461B2 (en) | 2017-08-02 | 2019-08-20 | Perriquest Defense Research Enterprises, Llc | Capacitor arrangements |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110022A (ja) * | 1974-07-11 | 1976-01-27 | Kubota Ltd | Karitorishukakuki |
| JPH0714797A (ja) * | 1993-06-03 | 1995-01-17 | Micron Semiconductor Inc | 半球粒状面性多結晶シリコンの均一ドーピング方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121653A (en) * | 1979-03-14 | 1980-09-18 | Fujitsu Ltd | Method of treating surface of semiconductor substrate |
| JPS60247928A (ja) * | 1984-05-23 | 1985-12-07 | Seiko Instr & Electronics Ltd | 半導体基板の洗浄方法 |
| US4590792A (en) * | 1984-11-05 | 1986-05-27 | Chiang William W | Microanalysis particle sampler |
| JPS63283028A (ja) * | 1986-09-29 | 1988-11-18 | Hashimoto Kasei Kogyo Kk | 微細加工表面処理剤 |
| JP2937395B2 (ja) * | 1990-03-20 | 1999-08-23 | 日本電気株式会社 | 半導体素子 |
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| JP3192673B2 (ja) * | 1991-03-18 | 2001-07-30 | 宮崎沖電気株式会社 | 半導体素子の製造方法 |
| KR920022523A (ko) * | 1991-05-13 | 1992-12-19 | 문정환 | 디램셀의 커패시터 제조 방법 |
| KR100256256B1 (ko) * | 1992-12-30 | 2000-05-15 | 김영환 | 반도체장치의 금속배선형성 방법 |
| US5340765A (en) * | 1993-08-13 | 1994-08-23 | Micron Semiconductor, Inc. | Method for forming enhanced capacitance stacked capacitor structures using hemi-spherical grain polysilicon |
| KR100250749B1 (ko) * | 1993-11-11 | 2000-04-01 | 김영환 | 캐패시터의 전하저장전극 형성방법 |
| US5696014A (en) * | 1994-03-11 | 1997-12-09 | Micron Semiconductor, Inc. | Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch |
| CN1044948C (zh) * | 1994-06-22 | 1999-09-01 | 现代电子产业株式会社 | 用于制造半导体器件叠层电容器的方法 |
| TW239234B (en) | 1994-07-13 | 1995-01-21 | United Microelectronics Corp | Process of DRAM |
| TW277159B (en) * | 1995-06-29 | 1996-06-01 | Ind Tech Res Inst | Fabrication method for DRAM capacitor |
| JP3401585B2 (ja) * | 1995-06-30 | 2003-04-28 | 東京エレクトロン株式会社 | 基板の洗浄方法 |
| US5634974A (en) * | 1995-11-03 | 1997-06-03 | Micron Technologies, Inc. | Method for forming hemispherical grained silicon |
| US5753559A (en) * | 1996-01-16 | 1998-05-19 | United Microelectronics Corporation | Method for growing hemispherical grain silicon |
-
1996
- 1996-06-24 KR KR1019960023262A patent/KR100235938B1/ko not_active IP Right Cessation
-
1997
- 1997-05-20 TW TW086106845A patent/TW412831B/zh not_active IP Right Cessation
- 1997-06-09 US US08/871,842 patent/US5909625A/en not_active Expired - Lifetime
- 1997-06-16 CN CN97112377A patent/CN1090814C/zh not_active Expired - Fee Related
- 1997-06-18 JP JP9161565A patent/JPH1084089A/ja active Pending
-
1999
- 1999-02-12 US US09/249,086 patent/US6238995B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110022A (ja) * | 1974-07-11 | 1976-01-27 | Kubota Ltd | Karitorishukakuki |
| JPH0714797A (ja) * | 1993-06-03 | 1995-01-17 | Micron Semiconductor Inc | 半球粒状面性多結晶シリコンの均一ドーピング方法 |
Non-Patent Citations (1)
| Title |
|---|
| JOURNAL OF CRYSTAL GROWTH VOL 157 1995.5.22 TOHRU AOYAMA ETC SEGREGATION OF INTERFACE CARBONDURING SILICON EPITAMIAL GROWTH BY UHVCVD * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005361A (ko) | 1998-03-30 |
| JPH1084089A (ja) | 1998-03-31 |
| TW412831B (en) | 2000-11-21 |
| US6238995B1 (en) | 2001-05-29 |
| US5909625A (en) | 1999-06-01 |
| KR100235938B1 (ko) | 1999-12-15 |
| CN1170956A (zh) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573552B1 (en) | Method to form hemispherical grained polysilicon | |
| CN1090814C (zh) | 用于形成半导体装置的电容器的方法 | |
| US6100203A (en) | Methods of employing aqueous cleaning compositions in manufacturing microelectronic devices | |
| KR100275754B1 (ko) | 커패시터 하부전극의 반구형 그레인 형성전 전처리방법 | |
| KR100597958B1 (ko) | 표면 부위가 증가된 도전성 층을 포함하는 집적회로 구조및 그의 형성 방법 | |
| US6429071B1 (en) | Method of increasing capacitance of memory cells incorporating hemispherical grained silicon | |
| US5861332A (en) | Method for fabricating capacitors of semiconductor devices | |
| US5956595A (en) | Method of fabricating a semiconductor integrated circuit having a capacitor with lower electrode comprising titanium nitride | |
| US6090679A (en) | Method for forming a crown capacitor | |
| EP0941552B1 (en) | Semiconductor device with memory capacitor and method of manufacturing such a device | |
| KR100438781B1 (ko) | 금속-절연체-금속 캐패시터 및 그 제조방법 | |
| CN1110851C (zh) | 堆叠形动态随机存取存储器的电容器的制造方法 | |
| US6232177B1 (en) | Method for increasing surface area of a bottom electrode for a DRAM | |
| KR100324718B1 (ko) | 반도체 소자 제조방법 | |
| KR100485113B1 (ko) | 반구형 알갱이의 실리콘을 이용하여 형성된 요철면을 가진커패시터전극 | |
| CN1107348C (zh) | 生产动态随机存取存储器的方法 | |
| KR100345065B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100895823B1 (ko) | 캐패시터 형성 방법 | |
| JPH04242967A (ja) | 半導体装置の製造方法 | |
| KR100265329B1 (ko) | 반도체 장치의 선택적 반구형 실리콘 그레인전하저장전극 형성방법 | |
| KR100291508B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR19990020386A (ko) | 반구형 다결정 실리콘막 제조 방법 | |
| CN1250950A (zh) | 堆叠电容器底部存储节点的制造方法 | |
| CN1200566A (zh) | 半导体器件的制作方法 | |
| KR20020000407A (ko) | 티타늄나이트라이드 확산방지막의 실리콘 플라즈마 처리에따른 캐패시터 하부전극의 실리사이드화를 방지할 수 있는반도체 메모리 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20020911 Termination date: 20110616 |