JP3488068B2 - 半球形グレーンのシリコン膜を持つ半導体装置の製造方法 - Google Patents

半球形グレーンのシリコン膜を持つ半導体装置の製造方法

Info

Publication number
JP3488068B2
JP3488068B2 JP35451297A JP35451297A JP3488068B2 JP 3488068 B2 JP3488068 B2 JP 3488068B2 JP 35451297 A JP35451297 A JP 35451297A JP 35451297 A JP35451297 A JP 35451297A JP 3488068 B2 JP3488068 B2 JP 3488068B2
Authority
JP
Japan
Prior art keywords
silicon film
amorphous silicon
doped
impurities
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35451297A
Other languages
English (en)
Other versions
JPH1117120A (ja
Inventor
榮 善 金
相 協 李
承 桓 李
泳 旭 朴
幹夫 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1117120A publication Critical patent/JPH1117120A/ja
Application granted granted Critical
Publication of JP3488068B2 publication Critical patent/JP3488068B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置に係り、
特にキャパシタ(capacitor)電極として使用
できる半球形グレーン(hemispherical
grain)のシリコン膜(以下、”HSG−Si膜”
と称する)を持つ半導体装置の製造方法に関する。
【0002】
【従来の技術】ダイナミックラム(dynamic r
andom access memory:DRAM)
装置において、セルキャパシタンス(cell cap
acitance)の増加はメモリーセルの読出能力を
向上させてソフトエラー(soft error)率を
減少させる役割をするのでセルのメモリー特性を向上さ
せるのに大きく寄与する。しかし、半導体素子の集積度
が漸次増加することによって一つのチップで単位セルが
占める面積が縮まることになり、結果的にセルキャパシ
タ(cell capacitor)の減少を招いてき
たので、集積度の増加につれて単位面積に確保されるべ
きセルキャパシタンスの増加が必須の状況である。
【0003】したがって、セルキャパシタンスを増加さ
せるための多くの研究報告が続いてきたが、これらの大
部分はセルキャパシタを構成する下部電極の構造、例え
ば多結晶シリコン膜の構造を変更することであり、その
例としては、フィン構造(Fin Structur
e)、ボックス構造(Box Structure)、
円筒構造(Cylindrical Structur
e)などを挙げることができる。
【0004】しかし、セルキャパシタを構成する下部電
極の構造を改善してセルキャパシタンスを増加させよう
とする試みはデザインルール(design rul
e)の限界、複雑な製造工程によるエラー率増加などの
点で問題がある。
【0005】
【発明が解決しようする課題】したがって、本発明の技
術的課題は前述した問題点を解決できるHSG−Si膜
を利用して下部電極を形成する半導体装置の製造方法の
提供を目的とする。
【0006】
【課題を解決するための手段】前記目的を達成するため
の本発明は、半導体基板上にLPCVD(low pr
essure chemical vapor dep
osition)方法で不純物がドーピングされた第1
非晶質シリコン膜を形成した後、前記不純物がドーピン
グされた第1非晶質シリコン膜上にPECVD方法で4
00℃以下の低温で第2非晶質シリコン膜を形成する段
階を含む。前記不純物がドーピングされた第1非晶質シ
リコン膜及び不純物がドーピングされた第2非晶質シリ
コン膜をパターニングして不純物がドーピングされた第
1非晶質シリコン膜パターン(pattern)及び不
純物がドーピングされた第2非晶質シリコン膜パターン
を形成する。そして、前記不純物がドーピングされた第
1非晶質シリコン膜パターン及び不純物がドーピングさ
れた第2非晶質シリコン膜パターンの表面にHSG−S
i膜を形成する。
【0007】
【0008】本発明によれば、不純物がドーピングされ
た非晶質シリコン膜をPECVD方法で低温で形成した
後HSG−Si膜を形成することによって均一なHSG
−SI膜を形成することができる。
【0009】
【発明の実施の形態】図1ないし図3は、本発明の第1
実施例による半導体装置の製造方法を図示した断面図で
ある。図1において、半導体基板1上にコンタクトホー
ル(contact hole)を持つ絶縁膜3を形成
する。続いて、前記絶縁膜3上にPECVD方法で前記
コンタクトホールを埋立するように不純物がドーピング
された非晶質シリコン膜を形成した後パターニングして
不純物がドーピングされた非晶質シリコン膜パターン5
を形成する。前記不純物がドーピングされた非晶質シリ
コン膜は400℃以下の低温でSiH4 ガス、Si2
6 ガスまたはその組み合わせのガスを利用して形成し、
キャパシタの下部電極として利用する。このように前記
不純物がドーピングされた非晶質シリコン膜を低温で形
成する理由は、後述する様に前記不純物がドーピングさ
れた非晶質シリコン膜パターン5上にHSG−Si膜を
均一に形成するためである。本実施例では前記不純物が
ドーピングされた非晶質シリコン膜を単一ステップ(s
tep)で形成したが、不純物がドーピングされない非
晶質シリコン膜を形成した後、不純物をドーピングする
2ステップで不純物がドーピングされた非晶質シリコン
膜を形成することもできる。
【0010】図2において、前記不純物がドーピングさ
れた非晶質シリコン膜パターン5が形成された半導体基
板1を湿式洗浄して半導体基板1の表面の汚れと表面酸
化膜を除去する。この様に不純物がドーピングされた非
晶質シリコン膜の表面を洗浄する理由は、後述する様に
前記不純物がドーピングされた非晶質シリコン膜パター
ン5上にHSG−Si膜を均一に形成するためである。
続いて、前記不純物がドーピングされた非晶質シリコン
膜パターン5の表面にHSG−Si膜7を形成する。こ
の時、前記非晶質シリコン膜パターン5が400℃以下
の低温で形成された故に前記HSG−Si膜7は後述す
る様に均一に形成される。
【0011】図3において、前記HSG−Si膜7上に
誘電体膜9、例えば窒化膜−酸化膜(NO膜)を形成す
る。続いて、前記誘電体膜9上にキャパシタ用電極、例
えば不純物がドーピングされた多結晶シリコン膜11を
形成する。前記多結晶シリコン膜11は半導体装置で上
部電極として利用される。
【0012】次は、本発明に適用されたHSG−Si膜
7の形成過程に対し更に詳細に説明する。本発明に適用
された前記HSG−Si膜7は非晶質シリコンが結晶質
シリコンへ相変態する過程で発生する特異な物理的現象
を利用したことである。具体的には、半導体基板に非晶
質シリコン膜を蒸着した後シリコンソース(silic
on source)としてSiH4 やSi2 6 を利
用して望む厚さに凹凸形のシリコンシード(seed)
を形成させた後熱を加えれば前記非晶質シリコン膜の表
面に微細な半球形の結晶粒(grain)が形成されて
でこぼこな表面(半球形)を持つシリコン膜(HSG−
Si膜)が形成される。この様な過程を経てできた非晶
質シリコン膜上に形成されたでこぼこな表面のHSG−
Si膜は、平らな表面より2〜3倍の表面積の増加をも
たらすようになる。
【0013】ここで、前記不純物がドーピングされた非
晶質シリコン膜パターン5の表面に前記HSG−Si膜
7を均一に形成するためには、第1に、前記不純物がド
ーピングされた非晶質シリコン膜パターン5が結晶粒が
存在しない完全な非晶質シリコン膜パターン5でなけれ
ばならなく、第2に、前記HSG−Si膜7を形成する
工程の前または工程中に非晶質シリコン膜パターン5が
汚されないことである。即ち、不純物がドーピングされ
た非晶質シリコン膜パターン5にどんなに微細な部分で
も結晶化が進行されていたり不純物がドーピングされた
非晶質シリコン膜パターン5の表面が他の物質によって
汚されている場合には不純物がドーピングされた非晶質
シリコン膜パターン5内の非晶質シリコン原子の表面移
動が抑制されて結晶核生成及び成長が進まなく前記HS
G−Si膜7が均一に形成できない。
【0014】ところが、前記不純物がドーピングされた
非晶質シリコン膜パターン5の結晶化は蒸着条件とHS
G−Si膜7の形成条件に依存する。前記不純物がドー
ピングされた非晶質シリコン膜の蒸着温度を増加させる
ほど、図4に図示した様に不均一な結晶粒数が増加す
る。即ち、不純物がドーピングされた非晶質シリコン膜
の蒸着温度が535℃の場合には、不均一な結晶粒数が
数千個あるが、520℃に減少させた場合には数百個水
準に減少することがわかる。そして、非晶質シリコン膜
上にHSG−Si膜7を形成させるとき、HSG−Si
膜7の結晶粒の大きさを増加させるためにはHSG−S
i膜7の蒸着温度を高めるべきである。
【0015】しかし、前記HSG−Si7膜の結晶粒の
大きさを増加させるためにHSG−Si膜7の蒸着温度
を増加させれば、図4に図示の如く不均一なHSG−S
i膜7の結晶粒数が大きく増加する。したがって、本発
明はHSG−Si膜7の結晶粒の大きさを不均一な結晶
粒の形成なしに増加させるために、図2に図示の如く本
発明は前記不純物がドーピングされた非晶質シリコン膜
の蒸着温度を下げた。このために400℃以下の低温で
PECVD方法を利用して不純物がドーピングされた非
晶質シリコン膜を形成した。
【0016】 図5ないし図7は本発明の第2実施例に
よる半導体装置の製造方法を示した断面図である。図5
において、半導体基板21上にコンタクトホールを持つ
絶縁膜23を形成する。続いて、前記絶縁膜23上に前
記コンタクトホールを埋立する様にLPCVD方法で不
純物がドーピングされた第1非晶質シリコン膜を形成す
る。続いて、前記不純物がドーピングされた第1非晶質
シリコン膜上にPECVD方法で不純物がドーピングさ
れた第2非晶質シリコン膜を形成する。前記不純物がド
ーピングされた第2非晶質シリコン膜は400℃以下の
低温でSiHガス、Siガスまたはその組み合
わせのガスを利用して形成する。この様に前記不純物が
ドーピングされた第2非晶質シリコン膜を低温で形成す
る理由は第1実施例の様に以後に形成される不純物がド
ーピングされた第2非晶質シリコン膜パターン27上に
HSG−Si膜を均一に形成するためである。また、前
記第1非晶質シリコン膜を形成した後に第2非晶質シリ
コン膜を形成することは、前記第2非晶質シリコン膜の
形成時ステップカバレージ(step coverag
e)を向上させるためである。
【0017】本実施例では前記不純物がドーピングされ
た第1及び第2非晶質シリコン膜を単一ステップで形成
したが、不純物がドーピングされない第1及び第2非晶
質シリコン膜を各々形成した後、各々不純物をドーピン
グする2ステップで不純物がドーピングされた第1及び
第2非晶質シリコン膜を形成することもできる。
【0018】引き続き、前記不純物がドーピングされた
第1非晶質シリコン膜及び不純物がドーピングされた第
2非晶質シリコン膜をパターニングして不純物がドーピ
ングされた第1非晶質シリコン膜パターン25及び不純
物がドーピングされた第2非晶質シリコン膜パターン2
7を形成する。前記不純物がドーピングされた第1非晶
質シリコン膜パターン25及び不純物がドーピングされ
た第2非晶質シリコン膜パターン27はキャパシタの下
部電極として利用する。
【0019】図6において、前記不純物がドーピングさ
れた第1非晶質シリコン膜パターン25及び不純物がド
ーピングされた第2非晶質シリコン膜パターン27が形
成された半導体基板21を湿式洗浄して表面の汚れと表
面酸化膜を除去する。この様に不純物がドーピングされ
た第2非晶質シリコン膜パターン27の表面を洗浄する
ことは、第1実施例の様に前記不純物がドーピングされ
た第2非晶質シリコン膜パターン27上に形成されるH
SG−Si膜を均一に形成するためである。続いて、前
記不純物がドーピングされた第1非晶質シリコン膜パタ
ーン25の表面及び不純物がドーピングされた第2非晶
質シリコン膜パターン27の表面にHSG−Si膜29
を形成する。この時、前記第2非晶質シリコン膜パター
ン27が400℃以下の低温で形成された故に、前記H
SG−Si膜は第1実施例の様に均一に形成される。
【0020】図7において、前記HSG−Si膜29上
に誘電体膜31、例えば窒化膜−酸化膜(NO膜)を形
成する。続いて、前記誘電体膜31上にキャパシタ用電
極、例えば不純物がドーピングされた多結晶シリコン膜
33を形成する。前記多結晶シリコン膜33は半導体装
置で上部電極として利用される。
【0021】
【発明の効果】前述した様に、本発明の半導体装置の製
造方法によれば、HSG−Si膜形成前に形成する不純
物がドーピングされた非晶質シリコン膜をPECVD方
法で低温で形成することによって均一なHSG−SI膜
を形成することができる。こうすれば、キャパシタの下
部電極の表面積を大きくして誘電体の表面積を増加させ
ることができてキャパシタンスを向上させることができ
る。
【0022】以上、本発明を具体的に説明したが、本発
明はこれに限定されなく、本発明の技術的思想内で当分
野で通常の知識を持つ者にとってその変形または改良が
可能である。
【図面の簡単な説明】
【図1】 本発明の一実施例による半導体装置の製造方
法を図示した断面図である。
【図2】 本発明の一実施例による半導体装置の製造方
法を図示した断面図である。
【図3】 本発明の一実施例による半導体装置の製造方
法を図示した断面図である。
【図4】 本発明によって不純物がドーピングされた非
晶質シリコン膜の蒸着温度とHSG−Si膜の不均一結
晶粒数を図示したグラフ(graph)である。
【図5】 本発明の他の実施例による半導体装置の製造
方法を図示した断面図である。
【図6】 本発明の他の実施例による半導体装置の製造
方法を図示した断面図である。
【図7】 本発明の他の実施例による半導体装置の製造
方法を図示した断面図である。
【符号の説明】
1…半導体基板、 3…絶縁膜、 5…非晶質シリコン膜パターン、 7…HSG−Si膜、 9…誘電体膜、 11…多結晶シリコン膜、 21…半導体基板、 23…絶縁膜、 25…第1非晶質シリコン膜パターン、 27…第2非晶質シリコン膜パターン、 29…HSG−Si膜、 31…誘電体膜、 33…多結晶シリコン膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朴 泳 旭 大韓民国京畿道水原市長安區亭子洞37− 42番地 世韓ビラーB棟201號 (72)発明者 高木 幹夫 大韓民国ソウル特別市江南區押鴎亭洞 513番地 漢陽アパート53棟1103號 (56)参考文献 特開 平6−163850(JP,A) 実開 昭56−65644(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 21/822 H01L 21/205 H01L 21/8242 H01L 27/04 H01L 27/108

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上にLPCVD方法で不純物
    がドーピングされた第1非晶質シリコン膜を形成する段
    階と、 前記不純物がドーピングされた第1非晶質シリコン膜上
    にPECVD方法で第2非晶質シリコン膜を形成する段
    階と、 前記不純物のドーピングされた第1非晶質シリコン膜及
    び不純物がドーピングされた第2非晶質シリコン膜をパ
    ターニングして不純物のドーピングされた第1非晶質シ
    リコン膜パターン及び不純物がドーピングされた第2非
    晶質シリコン膜パターンを形成する段階と、 前記不純物がドーピングされた第1非晶質シリコン膜パ
    ターン及び不純物がドーピングされた第2非晶質シリコ
    ン膜パターンの表面に半球形のグレーンを持つシリコン
    膜を形成する段階とを含んでなることを特徴とする半導
    体装置の製造方法。
  2. 【請求項2】 前記不純物がドーピングされた第2非晶
    質シリコン膜は400℃以下の温度で形成されることを
    特徴とする請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】 前記不純物がドーピングされた第2非晶
    質シリコン膜はSiHガス、Siガス及びその
    組み合わせの中から選択された一つのガスを利用して形
    成されることを特徴とする請求項1に記載の半導体装置
    の製造方法。
  4. 【請求項4】 前記半球形のグレーンを持つシリコン膜
    を形成する段階前に前記不純物がドーピングされた第2
    非晶質シリコン膜パターンが形成された半導体基板を洗
    浄する段階を更に含むことを特徴とする請求項1に記載
    の半導体装置の製造方法。
  5. 【請求項5】 半導体基板上にコンタクトホールを持つ
    絶縁膜を形成する段階と、前記絶縁膜上に前記コンタク
    トホールを埋立する様にPECVD方法で不純物がドー
    ピングされた非晶質シリコン膜を形成する段階と、 前記不純物がドーピングされた非晶質シリコン膜をパタ
    ーニングして不純物がドーピングされた非晶質シリコン
    膜パターンを形成する段階と、 前記不純物がドーピングされた非晶質シリコン膜パター
    ンの表面に半球形のグレーンを持つシリコン膜を形成す
    る段階を含んでなることを特徴とする半導体装置の製造
    方法。
  6. 【請求項6】 前記不純物がドーピングされた非晶質シ
    リコン膜は400℃以下の温度で形成されることを特徴
    とする請求項5に記載の半導体装置の製造方法。
  7. 【請求項7】 前記半球形のグレーンを持つシリコン膜
    を形成する段階の前に前記不純物がドーピングされた非
    晶質シリコン膜パターンが形成された半導体基板を洗浄
    する段階を更に含むことを特徴とする請求項5に記載の
    半導体装置の製造方法。
  8. 【請求項8】 半導体基板上にコンタクトホールを持つ
    絶縁膜を形成する段階と、 前記絶縁膜上に前記コンタクトホールを埋立する様にL
    PCVD方法で不純物がドーピングされた第1非晶質シ
    リコン膜を形成する段階と、 前記不純物がドーピングされた第1非晶質シリコン膜上
    にPECVD方法で不純物がドーピングされた第2非晶
    質シリコン膜を形成する段階と、 前記不純物がドーピングされた第1非晶質シリコン膜及
    び不純物がドーピングされた第2非晶質シリコン膜をパ
    ターニングして不純物がドーピングされた第1非晶質シ
    リコン膜パターン及び不純物がドーピングされた第2非
    晶質シリコン膜パターンを形成する段階と、 前記不純物がドーピングされた第1非晶質シリコン膜パ
    ターン及び不純物がドーピングされた第2非晶質シリコ
    ン膜パターンの表面に半球形のグレーンを持つシリコン
    膜を形成する段階とを含んでなることを特徴とする半導
    体装置の製造方法。
  9. 【請求項9】 前記不純物がドーピングされた第2非晶
    質シリコン膜は400℃以下の温度で形成される事を特
    徴とする請求項8に記載の半導体装置の製造方法。
  10. 【請求項10】 前記半球形のグレーンを持つシリコン
    膜を形成する段階の前に前記不純物がドーピングされた
    第2非晶質シリコン膜パターンが形成された半導体基板
    を洗浄する段階を更に含むことを特徴とする請求項8
    記載の半導体装置の製造方法。
JP35451297A 1997-06-11 1997-12-24 半球形グレーンのシリコン膜を持つ半導体装置の製造方法 Expired - Fee Related JP3488068B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970024204A KR100234380B1 (ko) 1997-06-11 1997-06-11 반구형 그레인의 실리콘막을 갖는 반도체장치의 제조방법
KR97P24204 1997-06-11

Publications (2)

Publication Number Publication Date
JPH1117120A JPH1117120A (ja) 1999-01-22
JP3488068B2 true JP3488068B2 (ja) 2004-01-19

Family

ID=19509273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35451297A Expired - Fee Related JP3488068B2 (ja) 1997-06-11 1997-12-24 半球形グレーンのシリコン膜を持つ半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6077573A (ja)
JP (1) JP3488068B2 (ja)
KR (1) KR100234380B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937314A (en) * 1997-02-28 1999-08-10 Micron Technology, Inc. Diffusion-enhanced crystallization of amorphous materials to improve surface roughness
KR100277909B1 (ko) * 1998-12-23 2001-02-01 김영환 커패시터의 구조 및 제조 방법
KR20010083563A (ko) 2000-02-16 2001-09-01 윤종용 폴리머 부착에 의한 선택적 반구형 그레인 성장을 이용한커패시터의 형성방법 및 이에 의해 형성된 커패시터
DE10100961B4 (de) * 2001-01-11 2005-08-04 Polyzenix Gmbh Körperverträglicher Werkstoff und mit diesem Werkstoff beschichtetes Substrat für die Züchtung von Zellen und künstlichen aus Zellen aufgebauten oder gewachsenen organischen Implantaten
KR100434489B1 (ko) 2001-03-22 2004-06-05 삼성전자주식회사 루테늄 산화막 씨딩층을 포함하는 루테늄막 증착 방법
US7700454B2 (en) * 2001-07-24 2010-04-20 Samsung Electronics Co., Ltd. Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
US20030020122A1 (en) * 2001-07-24 2003-01-30 Joo Jae Hyun Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby
KR100417860B1 (ko) * 2001-09-13 2004-02-05 주식회사 하이닉스반도체 캐패시터 형성방법
KR100417859B1 (ko) * 2001-09-13 2004-02-05 주식회사 하이닉스반도체 캐패시터 형성방법
US6911373B2 (en) * 2002-09-20 2005-06-28 Intel Corporation Ultra-high capacitance device based on nanostructures
KR100706193B1 (ko) * 2006-01-25 2007-04-13 (주)한국남견 모터 고정자용 인슐레이터

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105691B2 (ja) * 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
US5366917A (en) * 1990-03-20 1994-11-22 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
US5691249A (en) * 1990-03-20 1997-11-25 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
TW209253B (ja) * 1990-09-21 1993-07-11 Nidden Aneruba Kk
JP2679433B2 (ja) * 1991-03-14 1997-11-19 日本電気株式会社 多結晶シリコン膜の形成方法
JP2508948B2 (ja) * 1991-06-21 1996-06-19 日本電気株式会社 半導体装置の製造方法
EP0553791A1 (en) * 1992-01-31 1993-08-04 Nec Corporation Capacitor electrode for dram and process of fabrication thereof
KR960002097B1 (ko) * 1992-02-28 1996-02-10 삼성전자주식회사 반도체장치의 커패시터 제조방법
JPH06188385A (ja) * 1992-10-22 1994-07-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2682386B2 (ja) * 1993-07-27 1997-11-26 日本電気株式会社 半導体装置の製造方法
JP2658824B2 (ja) * 1993-08-31 1997-09-30 日本電気株式会社 半導体装置の製造方法
JP2658840B2 (ja) * 1993-12-01 1997-09-30 日本電気株式会社 プロセスシミュレータおよびこれを用いたcvd装置およびプロセスシミュレーション方法
JPH07161931A (ja) * 1993-12-02 1995-06-23 Nec Corp 半導体装置の製造方法
JP2727981B2 (ja) * 1993-12-27 1998-03-18 日本電気株式会社 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法
JP2728025B2 (ja) * 1995-04-13 1998-03-18 日本電気株式会社 半導体装置の製造方法
US5554557A (en) * 1996-02-02 1996-09-10 Vanguard International Semiconductor Corp. Method for fabricating a stacked capacitor with a self aligned node contact in a memory cell
KR100247931B1 (ko) * 1997-05-21 2000-03-15 윤종용 반구형 그레인의 다결정실리콘막을 갖는 반도체장치의 제조방법

Also Published As

Publication number Publication date
KR100234380B1 (ko) 1999-12-15
JPH1117120A (ja) 1999-01-22
US6077573A (en) 2000-06-20
KR19990001022A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US5885869A (en) Method for uniformly doping hemispherical grain polycrystalline silicon
JP2795313B2 (ja) 容量素子及びその製造方法
JP3493627B2 (ja) 半球粒状ポリシリコン半導体構造の製造方法
JPH10303368A (ja) 電極と誘電層特性が改善した集積回路キャパシタの製造方法及びその製造方法により製造されたキャパシタ
US5821152A (en) Methods of forming hemispherical grained silicon electrodes including multiple temperature steps
JP2000216346A (ja) 半球形グレ―ンキャパシタ及びその形成方法
JPH08250665A (ja) 凹凸の表面形状を有するタングステン膜の形成方法及びこれを用いた半導体装置の製造方法
JPH08264733A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP3488068B2 (ja) 半球形グレーンのシリコン膜を持つ半導体装置の製造方法
JPH0821696B2 (ja) 半導体装置のキャパシタおよびその製造方法
JP2674963B2 (ja) Dramセルのキャパシター製造方法
JP3313840B2 (ja) 半導体装置の製造方法
JPH08204145A (ja) 半導体装置の製造方法
KR100316027B1 (ko) 반도체 소자의 전하저장 전극 형성방법
JP3149910B2 (ja) 半導体装置の製造方法
JPH10242429A (ja) 半導体装置のコンデンサの製造方法
JP3362839B2 (ja) 半導体装置の製造方法
JPH06132493A (ja) 半導体記憶装置の製造方法
JPH07120753B2 (ja) 半導体メモリ装置及びその製造方法
JPH0645521A (ja) 半導体素子の製造方法
JP2000012800A (ja) 半導体素子のキャパシタ及びその製造方法
JP2000196035A (ja) メモリ素子のキャパシタ製造方法
JPH09232529A (ja) 半導体記憶装置およびその製造方法
JP2001223343A (ja) キャパシタの下部電極及びその製造方法
JP2002334940A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030924

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees