JP2727981B2 - 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法 - Google Patents

凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法

Info

Publication number
JP2727981B2
JP2727981B2 JP6263032A JP26303294A JP2727981B2 JP 2727981 B2 JP2727981 B2 JP 2727981B2 JP 6263032 A JP6263032 A JP 6263032A JP 26303294 A JP26303294 A JP 26303294A JP 2727981 B2 JP2727981 B2 JP 2727981B2
Authority
JP
Japan
Prior art keywords
film
amorphous silicon
heavy metal
uneven
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6263032A
Other languages
English (en)
Other versions
JPH07235526A (ja
Inventor
英夫 川野
計二 塩谷
雅生 三上
達也 鈴木
清一 獅子口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6263032A priority Critical patent/JP2727981B2/ja
Priority to US08/363,941 priority patent/US5543347A/en
Priority to KR1019940037111A priority patent/KR0149194B1/ko
Publication of JPH07235526A publication Critical patent/JPH07235526A/ja
Application granted granted Critical
Publication of JP2727981B2 publication Critical patent/JP2727981B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/138Roughened surface
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/964Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子におけるアモ
ルファスシリコン膜およびポリシリコン膜に関し、表面
の凸凹構造の形成方法に関する。
【0002】
【従来の技術】近年、DRAMの高集積化に伴いメモリ
サイズは縮小化し、キャパシタの面積が小さくなり、そ
の結果メモリ容量が減少する問題が生じていた。そこ
で、十分な容量を確保するため、容量膜厚を現状維持し
容量部の面積を増やす方法が提案されている。
【0003】例えば、特開平4−252018号公報に
示されている図5(a)、(b)のように、アモルファ
スシリコン7の形成直後に、その表面を大気中にさらす
ことなくプラズマ水素8を照射すると、アモルファスシ
リコン7の表面原子は水素原子9によって終端され不活
性となり、例え大気中に放置しても自然酸化膜の形成は
抑止される。これらの水素原子9は、アモルファスシリ
コン層の結晶化より低い温度で脱離するため、結晶化に
先立って清浄表面が形成される。清浄表面上におけるシ
リコン原子の拡散速度は極めて早く、アモルファスシリ
コン7表面において核形成及び核成長が起き、表面に表
面積の大きい半円球状の結晶粒を持った多結晶シリコン
11が形成される。このようにして形成した多結晶シリ
コン11を用いたキャパシタ電極でプラズマ水素8を照
射しなかった場合にくらべて約2倍以上の容量が得られ
ている。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
方法ではアモルファスシリコン7の清浄表面を長時間維
持することが困難であり安定性に欠けており、実用上問
題となる。また、キャパシタの電極プロセスでは電極パ
ターンPR(ホトレジスト膜)工程を施すことになり、
実際上アモルファスシリコン7の清浄表面を維持するこ
とが困難である。さらに、核形成及び核成長のために超
高真空下での熱処理が必要であり、装置が高価なこと、
また熱処理温度の許容範囲が狭いという欠点があった。
【0005】本発明の目的は、このような従来の欠点を
解消し、安定性に優れ、簡単な工程で制御性良く表面積
の大きな凸凹ポリシリコン膜を均一に形成する方法を提
供することにある。
【0006】
【課題を解決するための手段】本発明の凸凹アモルファ
スシリコン膜の形成方法は、アモルファスシリコン膜上
に重金属膜を成膜することにより、アモルファスシリコ
ンと重金属膜との間に膜厚が不均一または島状の重金属
シリサイドを形成する工程と、前記重金属膜を除去する
工程と、前記重金属シリサイドを選択マスクとして前記
アモルファスシリコン膜をエッチングし表面層を凸凹に
する工程とを有することを特徴とする。
【0007】本発明の凸凹ポリシリコン膜の形成方法
は、アモルファスシリコン膜上に重金属膜を成膜するこ
とにより、アモルファスシリコン膜と重金属膜との間に
膜厚が不均一または島状の重金属シリサイドを形成する
工程と、前記重金属膜を除去する工程と、前記重金属シ
リサイドを選択マスクとして前記アモルファスシリコン
膜をエッチングし表面層を凸凹にする工程と、前記凸凹
アモルファスシリコン膜を加熱し多結晶化する工程とを
有することを特徴とする。
【0008】またアモルファスシリコン膜中に含まれる
P(リン)濃度が1×1020cm-3以下であることを特
徴とする
【0009】また本発明の凸凹ポリシリコン膜の形成方
法は、ポリシリコン膜上に重金属膜を成膜することによ
り、ポリシリコン膜と重金属膜との間に膜厚が不均一ま
たは島状の重金属シリサイドを形成する工程と、前記重
金属膜を除去する工程と、前記重金属シリサイドを選択
マスクとして前記ポリシリコン膜をエッチングし表面層
を凸凹にする工程とを有することを特徴とする。
【0010】
【実施例】本発明の実施例について具体的に図1、図2
を用いて説明する。
【0011】先ず、図1(a)に示すように、表面上に
熱酸化によって厚さ1000Aのアモルファス絶縁膜
(SiO)1を形成したn型シリコン(001)基板
2上に、LPCVD法(減圧化学気相成長法)を用いて
厚さ4000Aのアモルファスシリコン膜3を形成す
る。次に、図1(b)、(c)に示すように、基板温度
は室温にてスパッタリング法でアモルファスシリコン膜
3上にクロム(Cr)膜4を厚さ1500A成膜した
後、続いてCl/O/H混合ガスを用いたドライ
エッチング法により、厚さ1500Aのクロム膜4を全
部エッチングして除去する。次に、露出したアモルファ
スシリコン膜3をSF/O/He混合ガスを用いた
ドライエッチング法により、深さ3000Aまでエッチ
ングすることにより、図1(d)に示すように、高さ約
1500Aの針状の凸凹表面構造をもったアモルファス
シリコン膜5が形成される。図2にその凸凹アモルファ
スシリコン膜5表面を電子顕微鏡(倍率20万倍)で観
察した結果を示す。この凸凹表面構造の形成はアモルフ
ァスシリコン膜5表面に形成されるCrSi(クロムシ
リサイド)層の膜厚が不均一または島状になっているた
めに、そのCrSi層が選択マスクとなって起きること
を実験的に見いだした。
【0012】最後に、図1(e)に示すように、650
℃で5分間加熱し、アモルファスシリコン膜5を多結晶
化させ凸凹ポリシリコン膜6を形成する。
【0013】さらに、このようにして形成したポリシリ
コン膜6上に厚さ100Aの酸化膜を形成し、キャパシ
タを作製してその容量を測定した結果、アモルファスシ
リコン膜3形成直後に対して約3倍以上の容量が得られ
た。このようにアモルファスシリコン膜3上に成膜した
クロム膜4を室温条件でドライエッチングした後、続い
て同様に室温条件でアモルファスシリコン膜3をドライ
エッチングすることで簡単に凸凹アモルファスシリコン
膜5を形成できる。
【0014】なお、本実施例では、重金属膜としてクロ
ム(Cr)膜4を用いたが、タングステン(W)、チタ
ン(Ti)など密度の大きい金属でも良い。また、クロ
ム膜のエッチング法にドライエッチングを用いた例を示
したが、これをウェットエッチングで行っても同様な効
果が確認された。
【0015】なお本実施例では、アモルファスシリコン
膜3上にクロム膜4を形成した例を述べたが、下地がポ
リシリコン膜でもクロム膜4等の重金属シリサイド膜を
選択エッチングマスクに用いれば、これをドライエッチ
ングすることによって凸凹形状のポリシリコン膜6を形
成できることは言うまでもない。
【0016】図3、図4に第2の実施例を示す。図3は
濃度3×1020cm-3のP(リン)を含むアモルファス
シリコン膜を用いた場合の凸凹ポリシリコン膜の形成工
程を示す。
【0017】しかしながら、図3(d)、(e)及び図
4に示すように、ウェハー面内で凸凹アモルファスシリ
コン膜5、凸凹ポリシリコン膜6の凸凹形状が不均一に
分布しており、部分的に台形状の凸凹部7が形成され、
これがキャパシタ容量のばらつきの原因となる。これ
は、台形状の凸凹部7の発生がアモルファスシリコン膜
3中に含まれているP(リン)濃度に関与していること
によるものであり、P(リン)濃度が高くなるとアモル
ファスシリコン膜3表面上にP(リン)が偏析され、こ
れがドライエッチングのマスクとして働き、ウェハー面
内で部分的に台形状の凸凹7が形成されるためである。
【0018】なお、本実施例では、例えばP(リン)濃
度を3×1020cm−3としたが、これ以下の濃度で
も均一な凸凹アモルファスシリコン膜6(図1、図2)
が形成されることを確認している。
【0019】
【発明の効果】以上詳細に述べたように、本発明によれ
ば、アモルファスシリコン膜が清浄表面である必要もな
く、電極パターンPR工程等による影響もなく安定に形
成でき、再現性も非常に良く、量産性に優れた方法であ
る。さらに、超高真空装置も不要であり、通常の簡便な
ドライエッチング装置で実現できることからも生産性に
優れている。
【0020】また、温度制御の制約もないことから、安
定性に優れ制御性良く、アモルファスシリコン膜中のP
(リン)濃度を1×1020cm−3以下にすることに
よって均一な凸凹ポリシリコン膜6を作製できる。さら
に、ドライエッチング量を多くすることによって、針状
またはピラー状の凸凹表面の高さを増大させることがで
き、大きな容量を確保することが可能である。
【0021】さらに、アモルファスシリコン膜の例を述
べたが、下地がポリシリコン膜でもよく、重金属シリサ
イド膜等の選択エッチングマスクを用いれば、これをエ
ッチングすることによって凸凹形状のポリシリコン膜を
形成できることは言うまでもない。
【図面の簡単な説明】
【図1】本発明の多結晶シリコン膜の形成方法を説明す
るための作製工程図である。
【図2】本発明によって形成された凸凹アモルファスシ
リコン膜表面の電子顕微鏡写真である。
【図3】本発明の第2実施例の多結晶シリコン膜の形成
方法を説明するための作製工程図である。
【図4】第2実施例によって形成された凸凹アモルファ
スシリコン膜表面の電子顕微鏡写真である。
【図5】従来の多結晶シリコン膜の形成方法を説明する
ための概念図である。
【符号の説明】
1 アモルファス絶縁膜(SiO) 2 n型シリコン(001)基板 3 アモルファスシリコン膜 4 クロム膜 5 凸凹アモルファスシリコン膜 6 凸凹ポリシリコン膜 7 アモルファスシリコン 8 プラズマ水素 9 水素原子 10 アモルファス絶縁膜(酸化膜) 11 多結晶シリコン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/108 (72)発明者 鈴木 達也 東京都港区芝五丁目7番1号 日本電気 株式会社内 (72)発明者 獅子口 清一 東京都港区芝五丁目7番1号 日本電気 株式会社内 (56)参考文献 特開 平3−266460(JP,A) 特開 平3−272165(JP,A) 特開 平4−196162(JP,A) 特開 平3−101261(JP,A)

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 アモルファスシリコン膜上に重金属膜を
    成膜することにより、アモルファスシリコンと重金属膜
    との間に膜厚が不均一または島状の重金属シリサイドを
    形成する工程と、前記重金属膜を除去する工程と、前記
    重金属シリサイドを選択マスクとして前記アモルファス
    シリコン膜をエッチングし表面層を凸凹にする工程とを
    有することを特徴とする凸凹アモルファスシリコン膜の
    形成方法。
  2. 【請求項2】 アモルファスシリコン膜上に重金属膜を
    成膜することにより、アモルファスシリコン膜と重金属
    膜との間に膜厚が不均一または島状の重金属シリサイド
    を形成する工程と、前記重金属膜を除去する工程と、前
    記重金属シリサイドを選択マスクとして前記アモルファ
    スシリコン膜をエッチングし表面層を凸凹にする工程
    と、前記凸凹アモルファスシリコン膜を加熱し多結晶化
    する工程とを有することを特徴とする凸凹ポリシリコン
    膜の形成方法。
  3. 【請求項3】 前記アモルファスシリコン膜中に含まれ
    るP(リン)濃度が1×1020cm-3以下であることを
    特徴とする請求項1記載の凸凹アモルファスシリコン膜
    の形成方法。
  4. 【請求項4】 前記アモルファスシリコン膜中に含まれ
    るP(リン)濃度が1×1020cm-3以下であることを
    特徴とする請求項2記載の凸凹ポリシリコン膜の形成方
    法。
  5. 【請求項5】 ポリシリコン膜上に重金属膜を成膜する
    ことにより、ポリシリコン膜と重金属膜との間に膜厚が
    不均一または島状の重金属シリサイドを形成する工程
    と、前記重金属膜を除去する工程と、前記重金属シリサ
    イドを選択マスクとして前記ポリシリコン膜をエッチン
    グし表面層を凸凹にする工程とを有することを特徴とす
    る凸凹ポリシリコン膜の形成方法。
JP6263032A 1993-12-27 1994-09-20 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法 Expired - Fee Related JP2727981B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6263032A JP2727981B2 (ja) 1993-12-27 1994-09-20 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法
US08/363,941 US5543347A (en) 1993-12-27 1994-12-27 Method of forming silicon film having jagged surface
KR1019940037111A KR0149194B1 (ko) 1993-12-27 1994-12-27 요철면을 갖는 실리콘막의 형성방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33147993 1993-12-27
JP5-331479 1993-12-27
JP6263032A JP2727981B2 (ja) 1993-12-27 1994-09-20 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法

Publications (2)

Publication Number Publication Date
JPH07235526A JPH07235526A (ja) 1995-09-05
JP2727981B2 true JP2727981B2 (ja) 1998-03-18

Family

ID=26545827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6263032A Expired - Fee Related JP2727981B2 (ja) 1993-12-27 1994-09-20 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法

Country Status (3)

Country Link
US (1) US5543347A (ja)
JP (1) JP2727981B2 (ja)
KR (1) KR0149194B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2664634B2 (ja) * 1994-02-24 1997-10-15 株式会社ジーティシー 薄膜半導体素子およびその製法
JP2697645B2 (ja) * 1994-10-31 1998-01-14 日本電気株式会社 半導体装置の製造方法
JP2636796B2 (ja) * 1995-05-24 1997-07-30 日本電気株式会社 半導体装置の製造方法
US5877063A (en) * 1995-07-17 1999-03-02 Micron Technology, Inc. Method of forming rough polysilicon surfaces
KR100224710B1 (ko) 1995-10-10 1999-10-15 윤종용 반도체 장치의 커패시터 제조 방법
KR100224707B1 (ko) * 1995-12-23 1999-10-15 윤종용 반도체 장치 커패시터의 제조방법
US5631188A (en) * 1995-12-27 1997-05-20 Taiwan Semiconductor Manufacturing Company Ltd. Low voltage coefficient polysilicon capacitor
KR100219482B1 (ko) * 1996-05-23 1999-09-01 윤종용 반도체 메모리 장치의 커패시터 제조 방법
KR100230363B1 (ko) * 1996-06-28 1999-11-15 윤종용 반도체장치의 커패시터 제조방법
KR100269287B1 (ko) * 1996-11-22 2000-11-01 윤종용 반도체장치의hsg형성방법
US6117692A (en) * 1997-01-14 2000-09-12 Kim; Young-Sun Calibrated methods of forming hemispherical grained silicon layers
KR100259038B1 (ko) * 1997-03-31 2000-06-15 윤종용 반도체커패시터제조방법및그에따라형성된반도체커패시터
KR100247931B1 (ko) * 1997-05-21 2000-03-15 윤종용 반구형 그레인의 다결정실리콘막을 갖는 반도체장치의 제조방법
US6245632B1 (en) 1997-05-22 2001-06-12 Samsung Electronics Co., Ltd. Variable temperature methods of forming hemispherical grained silicon (HSG-Si) layers
KR100234380B1 (ko) * 1997-06-11 1999-12-15 윤종용 반구형 그레인의 실리콘막을 갖는 반도체장치의 제조방법
US6033967A (en) * 1997-07-21 2000-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method for increasing capacitance in DRAM capacitors and devices formed
CN1214542A (zh) * 1997-09-30 1999-04-21 西门子公司 集成电路制造方法及结构
US5885867A (en) * 1997-12-03 1999-03-23 Samsung Electronics Co., Ltd. Methods of forming hemispherical grained silicon layers including anti-nucleation gases
US6004858A (en) * 1997-12-11 1999-12-21 Samsung Electronics Co., Ltd. Methods of forming hemispherical grained silicon (HSG-Si) capacitor structures including protective layers
US6087226A (en) * 1998-03-26 2000-07-11 Samsung Electronics Co., Ltd. Methods of forming capacitors including electrodes with hemispherical grained silicon layers on sidewalls thereof and related structures
KR100327123B1 (ko) 1998-03-30 2002-08-24 삼성전자 주식회사 디램셀캐패시터의제조방법
US7220704B2 (en) * 2002-10-01 2007-05-22 Conocophillips Company Desulfurization and novel compositions for same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03266460A (ja) * 1990-03-15 1991-11-27 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2937395B2 (ja) * 1990-03-20 1999-08-23 日本電気株式会社 半導体素子
JP2911212B2 (ja) * 1990-11-26 1999-06-23 沖電気工業株式会社 半導体装置の製造方法
JP2666572B2 (ja) * 1991-01-28 1997-10-22 日本電気株式会社 多結晶シリコン膜の形成方法
US5256587A (en) * 1991-03-20 1993-10-26 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
US5182232A (en) * 1991-04-08 1993-01-26 Micron Technology, Inc. Metal silicide texturizing technique
US5110752A (en) * 1991-07-10 1992-05-05 Industrial Technology Research Institute Roughened polysilicon surface capacitor electrode plate for high denity dram

Also Published As

Publication number Publication date
US5543347A (en) 1996-08-06
JPH07235526A (ja) 1995-09-05
KR0149194B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
JP2727981B2 (ja) 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法
US5372962A (en) Method of making a semiconductor integrated circuit device having a capacitor with a porous surface of an electrode
JP4101409B2 (ja) 半導体装置の製造方法
JPH0714797A (ja) 半球粒状面性多結晶シリコンの均一ドーピング方法
JPH08264733A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JPH0774320A (ja) 半導体装置の製造方法
JP2564316B2 (ja) 半導体装置およびその製造方法
JP2000058878A (ja) 半導体素子のキャパシタ及びその製造方法
JP2697645B2 (ja) 半導体装置の製造方法
JPH07202028A (ja) Dramセルのキャパシター製造方法
JP3488068B2 (ja) 半球形グレーンのシリコン膜を持つ半導体装置の製造方法
JPH0567730A (ja) 半導体素子の構造および半導体素子の製造方法
JP2830705B2 (ja) 半導体装置の製造方法
JP3186077B2 (ja) 多結晶シリコン膜の形成方法
JP3058057B2 (ja) 凸凹シリコン膜の形成方法と半導体メモリデバイス
JP2666572B2 (ja) 多結晶シリコン膜の形成方法
JP2910422B2 (ja) 半導体装置の製造方法
JP2861343B2 (ja) 半導体装置およびその製造方法
JP2867799B2 (ja) 半導体装置の製造方法
JPH09232529A (ja) 半導体記憶装置およびその製造方法
JPH05114698A (ja) 半導体装置の製造方法
JPH01313974A (ja) 珪素基体上の珪素の多結晶半導体抵抗層の製造方法及びこれにより製造する珪素圧力センサ
JP2633489B2 (ja) 半導体装置の製造方法
JP3420098B2 (ja) 半導体装置の製造方法
JPH07122752A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971111

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees