JP3058057B2 - 凸凹シリコン膜の形成方法と半導体メモリデバイス - Google Patents
凸凹シリコン膜の形成方法と半導体メモリデバイスInfo
- Publication number
- JP3058057B2 JP3058057B2 JP7188329A JP18832995A JP3058057B2 JP 3058057 B2 JP3058057 B2 JP 3058057B2 JP 7188329 A JP7188329 A JP 7188329A JP 18832995 A JP18832995 A JP 18832995A JP 3058057 B2 JP3058057 B2 JP 3058057B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- uneven
- amorphous silicon
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置におけるキ
ャパシタの電極に用いる凸凹シリコン膜形成方法と、そ
のシリコン膜を用いた半導体メモリデバイスに関する。
ャパシタの電極に用いる凸凹シリコン膜形成方法と、そ
のシリコン膜を用いた半導体メモリデバイスに関する。
【０００２】
【従来の技術】近年、半導体メモリデバイスであるＤＲ
ＡＭの高集積化に伴いメモリサイズは縮小化し、キャパ
シタの面積が小さくなり、それに伴う容量の減少を抑え
るために容量膜を薄くしたり、電極をスタック構造のよ
うに立体化すること、さらにはこの電極表面を凸凹にす
ることによって電極表面積を増大する方法が提案されて
いる。
ＡＭの高集積化に伴いメモリサイズは縮小化し、キャパ
シタの面積が小さくなり、それに伴う容量の減少を抑え
るために容量膜を薄くしたり、電極をスタック構造のよ
うに立体化すること、さらにはこの電極表面を凸凹にす
ることによって電極表面積を増大する方法が提案されて
いる。
【０００３】例えば、電極表面を凸凹にする方法は、本
発明者らによる特願平６−２６３０３２号の明細書に記
載されている。上述した方法は図３に示すように、ＬＰ
ＣＶＤ法（減圧化学気相成長法）で成長した膜厚４００
０Åのアモルファスシリコン膜３上に膜厚１５００Åの
クロム（Ｃｒ）膜４をスパッタ法で成膜し、このクロム
膜４をＣｌ2／Ｏ2／Ｈ2の混合ガスを用いてドライエッ
チング法により除去する。
発明者らによる特願平６−２６３０３２号の明細書に記
載されている。上述した方法は図３に示すように、ＬＰ
ＣＶＤ法（減圧化学気相成長法）で成長した膜厚４００
０Åのアモルファスシリコン膜３上に膜厚１５００Åの
クロム（Ｃｒ）膜４をスパッタ法で成膜し、このクロム
膜４をＣｌ2／Ｏ2／Ｈ2の混合ガスを用いてドライエッ
チング法により除去する。
【０００４】次に、露出したアモルファスシリコン膜３
をＳＰ6／Ｃｌ2／Ｈ2の混合ガスを用いてドライエッチ
ングすることにより、深さ３０００Åまでエッチングす
る。その結果、高さ約１５００Åの針状の凸凹表面構造
をもったアモルファスシリコン膜５が形成される。この
あと熱処理によってアモルファスシリコン膜５をポリシ
リコンに、この凸凹ポリシリコン膜６を電極として用い
てＤＲＡＭ用のキャパシタを作製し、凸凹なしのキャパ
シタ電極に対して約３倍の容量を得ている。
をＳＰ6／Ｃｌ2／Ｈ2の混合ガスを用いてドライエッチ
ングすることにより、深さ３０００Åまでエッチングす
る。その結果、高さ約１５００Åの針状の凸凹表面構造
をもったアモルファスシリコン膜５が形成される。この
あと熱処理によってアモルファスシリコン膜５をポリシ
リコンに、この凸凹ポリシリコン膜６を電極として用い
てＤＲＡＭ用のキャパシタを作製し、凸凹なしのキャパ
シタ電極に対して約３倍の容量を得ている。
【０００５】上述した従来の方法を用いて凸凹アモルフ
ァスシリコン膜５が得られる理由は、クロム膜４のドラ
イエッチングでアモルファスシリコン膜３の表面にクロ
ムシリサイドが不均一または島状に形成され、これがア
モルファスシリコン膜３のドライエッチングの選択マス
クとなるためである。
ァスシリコン膜５が得られる理由は、クロム膜４のドラ
イエッチングでアモルファスシリコン膜３の表面にクロ
ムシリサイドが不均一または島状に形成され、これがア
モルファスシリコン膜３のドライエッチングの選択マス
クとなるためである。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
方法では選択マスクのエッチング選択性が悪く、３００
０Åのエッチングに対して凸凹の高さはせいぜい１５０
０Åが限度であり、それ以上では表面全体がエッチング
されてしまい、凸凹高さの制御がかなり困難である。
方法では選択マスクのエッチング選択性が悪く、３００
０Åのエッチングに対して凸凹の高さはせいぜい１５０
０Åが限度であり、それ以上では表面全体がエッチング
されてしまい、凸凹高さの制御がかなり困難である。
【０００７】さらに金属膜をドライエッチングして選択
マスク層を残すということで、プロセスが複雑で再現性
を確保することがかなり困難であるという欠点があっ
た。
マスク層を残すということで、プロセスが複雑で再現性
を確保することがかなり困難であるという欠点があっ
た。
【０００８】本発明の目的は、このような従来の欠点を
解消し、簡単な工程で制御性良く、凸凹の高さが十分に
大きく表面積の大きな凸凹ポリシリコン膜を形成する方
法とそれを用いた半導体メモリデバイスを提供する。
解消し、簡単な工程で制御性良く、凸凹の高さが十分に
大きく表面積の大きな凸凹ポリシリコン膜を形成する方
法とそれを用いた半導体メモリデバイスを提供する。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る凸凹シリコン膜の形成方法は、膜厚が
不均一または島状に形成された金属膜または化合物膜を
ドライエッチングの選択マスクとしてシリコン膜表面を
凸凹にする凸凹シリコン膜の形成方法であって、選択マ
スクとして、物理的または化学的薄膜成長法で５０Å以
下に成膜した金属膜を酸化した金属酸化膜または直接成
膜した５０Å以下の金属酸化膜を用いるものである。
め、本発明に係る凸凹シリコン膜の形成方法は、膜厚が
不均一または島状に形成された金属膜または化合物膜を
ドライエッチングの選択マスクとしてシリコン膜表面を
凸凹にする凸凹シリコン膜の形成方法であって、選択マ
スクとして、物理的または化学的薄膜成長法で５０Å以
下に成膜した金属膜を酸化した金属酸化膜または直接成
膜した５０Å以下の金属酸化膜を用いるものである。
【００１０】また前記シリコン膜は、アモルファスシリ
コンまたはポリシリコンである。
コンまたはポリシリコンである。
【００１１】また前記金属膜は、タングステン，チタ
ン，モリブデンのいずれかである。
ン，モリブデンのいずれかである。
【００１２】また前記金属酸化膜は、タングステン，チ
タン，モリブデンの酸化膜のいずれかである。
タン，モリブデンの酸化膜のいずれかである。
【００１３】また本発明に係る半導体メモリデバイス
は、容量電極を有する半導体メモリデバイスであって、
容量電極は、表面が凸凹のシリコン膜からなり、 前記シ
リコン膜の表面凸凹は、膜厚が不均一または島状に形成
された金属膜または化合物膜をドライエッチングの選択
マスクとして形成され、エッチング深さに相当した高低
差を有するものである。
は、容量電極を有する半導体メモリデバイスであって、
容量電極は、表面が凸凹のシリコン膜からなり、 前記シ
リコン膜の表面凸凹は、膜厚が不均一または島状に形成
された金属膜または化合物膜をドライエッチングの選択
マスクとして形成され、エッチング深さに相当した高低
差を有するものである。
【００１４】
【作用】本発明は、シリコン基板上にアモルファスシリ
コン膜またはポリシリコン膜を形成し、このシリコン膜
上に５０Å以下の金属膜または金属酸化膜を成膜し、ま
たは前記金属膜を酸化し、前記アモルファスシリコン膜
かポリシリコン膜のシリコン膜をドライエッチングする
ことはよって凸凹シリコン膜を形成する。
コン膜またはポリシリコン膜を形成し、このシリコン膜
上に５０Å以下の金属膜または金属酸化膜を成膜し、ま
たは前記金属膜を酸化し、前記アモルファスシリコン膜
かポリシリコン膜のシリコン膜をドライエッチングする
ことはよって凸凹シリコン膜を形成する。
【００１５】
【実施例】以下、本発明の実施例について図を用いて説
明する。
明する。
【００１６】（実施例１）図１は本発明の実施例１を製
造工程順に示す断面図である。まず図１（ａ）に示すよ
うに、表面上に熱酸化によって厚さ１０００Åのアモル
ファス絶縁膜（ＳｉＯ2）２を形成したｎ型シリコン
（００１）基板１上に、ＬＰＣＶＤ法（減圧化学気相成
長法）を用いて厚さ４０００Åのアモルファスシリコン
膜３を形成する。
造工程順に示す断面図である。まず図１（ａ）に示すよ
うに、表面上に熱酸化によって厚さ１０００Åのアモル
ファス絶縁膜（ＳｉＯ2）２を形成したｎ型シリコン
（００１）基板１上に、ＬＰＣＶＤ法（減圧化学気相成
長法）を用いて厚さ４０００Åのアモルファスシリコン
膜３を形成する。
【００１７】次に図１（ｂ）に示すように、スパッタリ
ング法でアモルファスシリコン膜３上に極薄タングステ
ン（Ｗ）膜７を厚さ２０Å成膜する。その後、３０日間
室温の空気中に放置した。続いて、ＨＢｒ／Ｃｒ2／Ｈ
ｅ混合ガスを用いたドライエッチング法により、深さ２
０００Å間でエッチングすることにより、図１（ｃ）に
示すように、ほぼエッチング深さに相当する高さ約２０
００Åの柱状の凸凹表面構造をもったアモルファスシリ
コン膜５が形成される。
ング法でアモルファスシリコン膜３上に極薄タングステ
ン（Ｗ）膜７を厚さ２０Å成膜する。その後、３０日間
室温の空気中に放置した。続いて、ＨＢｒ／Ｃｒ2／Ｈ
ｅ混合ガスを用いたドライエッチング法により、深さ２
０００Å間でエッチングすることにより、図１（ｃ）に
示すように、ほぼエッチング深さに相当する高さ約２０
００Åの柱状の凸凹表面構造をもったアモルファスシリ
コン膜５が形成される。
【００１８】図２にその柱状の凸凹アモルファスシリコ
ン膜５表面および断面を電子顕微鏡（倍率５万倍）で観
察した結果を示す。ここで、アモルファスシリコン膜３
表面に成膜される極薄タングステン膜７表面が自然酸化
され、タングステン酸化層が形成していることがＸ線光
電子分光法（ＸＰＳ）によって確認されている。この凸
凹表面構造の形成のメカニズムは、極薄タングステン膜
７の膜厚が非常に薄いため、そのタングステン酸化層の
厚さが不均一または島状に形成されているために、これ
が選択マスクとなって凸凹表面構造が形成されたと考え
られる。
ン膜５表面および断面を電子顕微鏡（倍率５万倍）で観
察した結果を示す。ここで、アモルファスシリコン膜３
表面に成膜される極薄タングステン膜７表面が自然酸化
され、タングステン酸化層が形成していることがＸ線光
電子分光法（ＸＰＳ）によって確認されている。この凸
凹表面構造の形成のメカニズムは、極薄タングステン膜
７の膜厚が非常に薄いため、そのタングステン酸化層の
厚さが不均一または島状に形成されているために、これ
が選択マスクとなって凸凹表面構造が形成されたと考え
られる。
【００１９】最後に図１（ｄ）に示すように、６５０℃
で５分間加熱し、凸凹アモルファスシリコン膜５を多結
晶化させ凸凹ポリシリコン膜６を形成する。本実施例に
おいて、極薄タングステン膜７の膜厚を１０Å〜７０Å
の範囲で１０Å毎変化させて、同様の実験をしたとこ
ろ、膜厚の増加とともに凸凹アモルファスシリコン膜５
の溝幅が減少していき、６０Å，７０Åではほとんど凸
凹アモルファスシリコン膜５が形成されなかった。
で５分間加熱し、凸凹アモルファスシリコン膜５を多結
晶化させ凸凹ポリシリコン膜６を形成する。本実施例に
おいて、極薄タングステン膜７の膜厚を１０Å〜７０Å
の範囲で１０Å毎変化させて、同様の実験をしたとこ
ろ、膜厚の増加とともに凸凹アモルファスシリコン膜５
の溝幅が減少していき、６０Å，７０Åではほとんど凸
凹アモルファスシリコン膜５が形成されなかった。
【００２０】（実施例２）実施例１においては、極薄タ
ングステン膜７を成膜後、空気中に放置する時間を１日
以内としてドライエッチングしたところ、凸凹アモルフ
ァスシリコン膜５は形成されなかった。このことは、例
えばタングステンの酸化がある程度以上進展することが
凸凹アモルファスシリコン膜５を形成するために必要な
条件であることを示すものである。
ングステン膜７を成膜後、空気中に放置する時間を１日
以内としてドライエッチングしたところ、凸凹アモルフ
ァスシリコン膜５は形成されなかった。このことは、例
えばタングステンの酸化がある程度以上進展することが
凸凹アモルファスシリコン膜５を形成するために必要な
条件であることを示すものである。
【００２１】（実施例３）実施例１において、タングス
テンの替わりに、チタンまたはモリブデン膜を用いて
も、ほぼ同様の凸凹アモルファスシリコン膜５が形成さ
れた。
テンの替わりに、チタンまたはモリブデン膜を用いて
も、ほぼ同様の凸凹アモルファスシリコン膜５が形成さ
れた。
【００２２】（実施例４）実施例１および２において示
したように、極薄タングステン膜７を長時間放置してお
かないとタングステンの酸化が進行せず、エッチングの
選択マスクとして有効に機能しないという問題があるこ
とが判明した。このため、この問題を解決するために、
極薄タングステン膜７を成膜後、表面酸化速度を速める
ために空気中で１５０℃，１時間加熱した。その後、実
施例１と同様にドライエッチングを行ったところ、同様
の凸凹アモルファスシリコン膜５が形成された。
したように、極薄タングステン膜７を長時間放置してお
かないとタングステンの酸化が進行せず、エッチングの
選択マスクとして有効に機能しないという問題があるこ
とが判明した。このため、この問題を解決するために、
極薄タングステン膜７を成膜後、表面酸化速度を速める
ために空気中で１５０℃，１時間加熱した。その後、実
施例１と同様にドライエッチングを行ったところ、同様
の凸凹アモルファスシリコン膜５が形成された。
【００２３】（実施例５）実施例１において、スパッタ
リング法でＡｒガス中に３％の酸素を混入することによ
ってタングステン膜の替わりに酸化タングステン膜を１
０Å〜５０Åの膜厚になるように成膜した後、同様のド
ライエッチングをすることによって凸凹アモルファスシ
リコン膜５を形成することができた。
リング法でＡｒガス中に３％の酸素を混入することによ
ってタングステン膜の替わりに酸化タングステン膜を１
０Å〜５０Åの膜厚になるように成膜した後、同様のド
ライエッチングをすることによって凸凹アモルファスシ
リコン膜５を形成することができた。
【００２４】（実施例６）前記実施例１，３，４，５に
おいて、アモルファスシリコン膜３の替わりにポリシリ
コン膜を使用しても同様の凸凹ポリシリコン膜６の形成
ができた。
おいて、アモルファスシリコン膜３の替わりにポリシリ
コン膜を使用しても同様の凸凹ポリシリコン膜６の形成
ができた。
【００２５】（実施例７）シリコン基板１と電気的コン
タクトをとり、実施例１または実施例２の方法で作製し
た高低差４０００Åの凸凹ポリシリコン膜６をサイズ
０．５μｍ×１．３μｍの電極とし、その上に膜厚５０
Åのシリコン窒化膜を形成し、さらにその上に共通電極
としてポリシリコン膜を形成することによって、ダイナ
ミック ランダム アクセス メモリ（ＤＲＡＭ）用の
キャパシタセルアレイを作製し容量を測定した結果、凸
凹ポリシリコン膜６を用いない場合の４倍の容量値が得
られた。これは、きわめて安定した電荷保持特性を保証
する半導体メモリデバイスを提供するものである。
タクトをとり、実施例１または実施例２の方法で作製し
た高低差４０００Åの凸凹ポリシリコン膜６をサイズ
０．５μｍ×１．３μｍの電極とし、その上に膜厚５０
Åのシリコン窒化膜を形成し、さらにその上に共通電極
としてポリシリコン膜を形成することによって、ダイナ
ミック ランダム アクセス メモリ（ＤＲＡＭ）用の
キャパシタセルアレイを作製し容量を測定した結果、凸
凹ポリシリコン膜６を用いない場合の４倍の容量値が得
られた。これは、きわめて安定した電荷保持特性を保証
する半導体メモリデバイスを提供するものである。
【００２６】
【発明の効果】以上詳細に述べたように本発明によれ
ば、膜厚５０Å以下に成膜した金属膜を酸化するか、直
接成膜した同等レベルの膜厚の酸化膜をエッチングの選
択マイクとすることによって、きわめて選択性の強い微
細マスク効果によって、エッチング深さに相当した高低
差を有する凸凹ポリシリコン膜６を再現性良く作製する
ことができる。
ば、膜厚５０Å以下に成膜した金属膜を酸化するか、直
接成膜した同等レベルの膜厚の酸化膜をエッチングの選
択マイクとすることによって、きわめて選択性の強い微
細マスク効果によって、エッチング深さに相当した高低
差を有する凸凹ポリシリコン膜６を再現性良く作製する
ことができる。
【００２７】また、プロセス的にも従来の装置，材料を
用いた簡単な工程で作成可能である。その上、キャパシ
タ増大率も４倍以上と大きく、電荷保持時間の長いＤＲ
ＡＭデバイスを提供することを可能にするもので、半導
体メモリデバイスに対してその価値は大きいことが明ら
かである。
用いた簡単な工程で作成可能である。その上、キャパシ
タ増大率も４倍以上と大きく、電荷保持時間の長いＤＲ
ＡＭデバイスを提供することを可能にするもので、半導
体メモリデバイスに対してその価値は大きいことが明ら
かである。
【図１】本発明の実施例を製造工程順に示す断面図であ
る。
る。
【図２】本発明によって形成された凸凹アモルファスシ
リコン膜表面および断面の電子顕微鏡写真である。
リコン膜表面および断面の電子顕微鏡写真である。
【図３】従来の凸凹シリコン膜の形成方法を示す断面図
である。
である。
１ ｎ型シリコン（００１）基板 ２ アモルファス絶縁膜（ＳｉＯ2） ３ アモルファスシリコン膜 ４ クロム膜 ５ 凸凹アモルファスシリコン膜 ６ 凸凹ポリシリコン膜 ７ 極薄タングステン膜
Claims (4)
- 【請求項１】 選択マスクとして、物理的または化学的
薄膜成長法で５０Å以下に成膜した金属膜を酸化した金
属酸化膜または直接成膜した５０Å以下の金属酸化膜を
用いてシリコン膜表面を凸凹にドライエッチすることを
特徴とする凸凹シリコン膜の形成方法。 - 【請求項２】 前記シリコン酸化膜は、アモルファスシ
リコンまたはポリシリコンであることを特徴とする請求
項１に記載の凸凹シリコン膜の形成方法。 - 【請求項３】 前記金属膜は、タングステン，チタン，
モリブデンのいずれかであることを特徴とする請求項１
に記載の凸凹シリコン膜の形成方法。 - 【請求項４】 前記金属酸化膜は、タングステン，チタ
ン，モリブデンの酸化膜のいずれかであることを特徴と
する請求項１に記載の凸凹シリコン膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7188329A JP3058057B2 (ja) | 1995-06-30 | 1995-06-30 | 凸凹シリコン膜の形成方法と半導体メモリデバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7188329A JP3058057B2 (ja) | 1995-06-30 | 1995-06-30 | 凸凹シリコン膜の形成方法と半導体メモリデバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0917975A JPH0917975A (ja) | 1997-01-17 |
| JP3058057B2 true JP3058057B2 (ja) | 2000-07-04 |
Family
ID=16221711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7188329A Expired - Fee Related JP3058057B2 (ja) | 1995-06-30 | 1995-06-30 | 凸凹シリコン膜の形成方法と半導体メモリデバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3058057B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3285341B2 (ja) | 2000-06-01 | 2002-05-27 | 士郎 酒井 | 窒化ガリウム系化合物半導体の製造方法 |
| JP3466144B2 (ja) | 2000-09-22 | 2003-11-10 | 士郎 酒井 | 半導体の表面を荒くする方法 |
| JP3548735B2 (ja) | 2001-06-29 | 2004-07-28 | 士郎 酒井 | 窒化ガリウム系化合物半導体の製造方法 |
| US7005685B2 (en) | 2002-02-28 | 2006-02-28 | Shiro Sakai | Gallium-nitride-based compound semiconductor device |
| KR100894102B1 (ko) * | 2007-10-29 | 2009-04-20 | 주식회사 하이닉스반도체 | 고집적화된 반도체 메모리소자의 제조방법 |
| JP5196403B2 (ja) * | 2009-03-23 | 2013-05-15 | 国立大学法人山口大学 | サファイア基板の製造方法、および半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283685A (ja) * | 1993-03-26 | 1994-10-07 | Matsushita Electric Ind Co Ltd | 半導体記憶装置の製造方法 |
-
1995
- 1995-06-30 JP JP7188329A patent/JP3058057B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0917975A (ja) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0831574B2 (ja) | キャパシタおよびその製造方法 | |
| JPH04320370A (ja) | 半導体装置の製造方法 | |
| JPH06140569A (ja) | 半導体装置のキャパシタ及びその製造方法並びに該キャパシタを備えた半導体装置及びその製造方法 | |
| JP2727981B2 (ja) | 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法 | |
| US6004857A (en) | Method to increase DRAM capacitor via rough surface storage node plate | |
| JP2839076B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06295992A (ja) | 高容量キャパシタを含む半導体装置およびその製造方法 | |
| US5583070A (en) | Process to form rugged polycrystalline silicon surfaces | |
| JP3105788B2 (ja) | 半導体装置の製造方法 | |
| US5858853A (en) | Method for forming capacitor electrode having jagged surface | |
| JP3058057B2 (ja) | 凸凹シリコン膜の形成方法と半導体メモリデバイス | |
| JP3494194B2 (ja) | 円筒形キャパシタの製造方法 | |
| US6093617A (en) | Process to fabricate hemispherical grain polysilicon | |
| JP3038088B2 (ja) | 半導体記憶装置の製造方法 | |
| US4873203A (en) | Method for formation of insulation film on silicon buried in trench | |
| JPH06267912A (ja) | 薄膜の加工方法、容量素子の製造方法及び半導体装置の製造方法 | |
| US6165838A (en) | Method of forming a capacitor | |
| WO2001024236A1 (en) | Semiconductor structures having a capacitor and manufacturing methods | |
| JPH04336464A (ja) | 半導体記憶装置の製造方法 | |
| JPH065805A (ja) | 半導体装置の製造方法 | |
| JP2750159B2 (ja) | 半導体装置の製造方法 | |
| JPH02130852A (ja) | 半導体装置 | |
| JPH07263573A (ja) | 半導体装置及びその製造方法 | |
| JP2998996B2 (ja) | 半導体素子の製造方法 | |
| KR100413755B1 (ko) | 반도체장치의커패시터제조방법및그에의한커패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |