JP5196403B2 - サファイア基板の製造方法、および半導体装置 - Google Patents

サファイア基板の製造方法、および半導体装置 Download PDF

Info

Publication number
JP5196403B2
JP5196403B2 JP2009070630A JP2009070630A JP5196403B2 JP 5196403 B2 JP5196403 B2 JP 5196403B2 JP 2009070630 A JP2009070630 A JP 2009070630A JP 2009070630 A JP2009070630 A JP 2009070630A JP 5196403 B2 JP5196403 B2 JP 5196403B2
Authority
JP
Japan
Prior art keywords
sapphire substrate
less
sapphire
manufacturing
thin plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009070630A
Other languages
English (en)
Other versions
JP2010225787A (ja
Inventor
一行 只友
成仁 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NATIONAL UNIVERSITY CORPORATION YAMAGUCHI UNIVERSITY
Original Assignee
NATIONAL UNIVERSITY CORPORATION YAMAGUCHI UNIVERSITY
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NATIONAL UNIVERSITY CORPORATION YAMAGUCHI UNIVERSITY filed Critical NATIONAL UNIVERSITY CORPORATION YAMAGUCHI UNIVERSITY
Priority to JP2009070630A priority Critical patent/JP5196403B2/ja
Priority to PCT/JP2010/000780 priority patent/WO2010109750A1/ja
Priority to KR1020117023524A priority patent/KR101636104B1/ko
Priority to US13/256,843 priority patent/US8384111B2/en
Priority to CN201080013017.0A priority patent/CN102362018B/zh
Publication of JP2010225787A publication Critical patent/JP2010225787A/ja
Application granted granted Critical
Publication of JP5196403B2 publication Critical patent/JP5196403B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明はサファイア基板の製造方法、および半導体装置に関するものである。
発光ダイオード（ＬＥＤ）は、エネルギー変換効率が良いことや長寿命であることから種々の照明デバイスやイルミネーション、電子機器等に多く使われている。可視光線の発光が可能なＬＥＤは、ＡｌＧａＩｎＮ（以後、ＧａＮで代表させる）あるいはＡｌＧａＩｎＰからなるＩＩＩ−Ｖ族化合物半導体材料を用いて主に作製されている。ＧａＮは、緑色光、青色光および紫外光を発するＬＥＤで使われる。ＡｌＧａＩｎＰは、赤色光、橙色光、および黄色光を発するＬＥＤで使われる。
現在コストや品質等の理由から、ＧａＮ結晶はサファイア（Ａｌ２Ｏ３）基板の上に成長させている。しかし、サファイア基板の上に成長させたＧａＮ層には、サファイア結晶格子とＧａＮ結晶格子との間の格子不整合が原因でＧａＮ結晶中に高密度の非発光再結合中心として働く貫通転位が発生し、そのため光出力（外部量子効率）および耐久寿命が減少し、またリーク電流が増加してしまうという現象が生じていた。
さらに、青色領域の波長においてＧａＮの屈折率が約２．４、サファイア基板の屈折率が約１．８と、ＧａＮとサファイア基板の屈折率差が大きいためにＩｎＧａＮ／ＧａＮ多重量子井戸層から発光した光のおよそ７０％は、全反射の制限から多重量子井戸層を含んだＧａＮ層に閉じ込められてＧａＮ層中を伝搬する間に多重量子井戸層に自己吸収され、あるいは電極などに吸収され最終的に熱に変換される。すなわち、屈折率差に起因する全反射の制限のためにＬＥＤの光取り出し効率が大幅に低下するという現象が生じている。
このような貫通転位を減らすために、また光取り出し効率を向上させるために、サファイア基板のＧａＮ層を成長させる面を予めエッチングして凹凸を形成し、いわゆるパターン化されたサファイア基板（ＰＳＳ）を作製し、このＰＳＳを用いてＧａＮ層及びＡｌＧａＮ層を成長させる技術が開示されている。（例えば、特許文献１）
特許第３５９５２７７号公報
しかしながら、特許文献１に開示されているような従来のＰＳＳは、複数本の平行溝やドーム型、円柱形、四角柱、さらには六角形の凸起が規則正しく並んだ幾何学的図形のパターンがサファイア基板の一面に設けられているものである。
このような規則的なパターンを作製するためには通常、内部量子効率を低下させないように設計したパターンのフォトマスク、あるいは金型を作製し、高価な露光装置、あるいはナノインプリント装置を使用し多くの工程を経る必要があり、ＬＥＤ素子の製造コストを引き上げる要因となる。
さらに周期的なパターンは光の取り出し効率の方向依存性を生み、ＬＥＤ素子からの発光の配光性に異方性を生じる。すなわち、ＧａＮ層中の光の伝搬方向にパターンの周期配列が直交する場合はＬＥＤ素子の表面からの光取り出し効率が向上し、周期配列が平行の場合は通常の平坦な表面のサファイア基板と同程度の光取り出し効率となる。
このように従来の規則的なパターンのＰＳＳでは製造コストが大きくなる可能性があり、さらに光取り出し効率の異方性によりＬＥＤ素子からの発光の配光性に異方性を生じ高効率かつ均一発光を必要とする照明や電子機器等に使用するのに支障が生じていた。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、サファイア基板上に作製したＬＥＤ素子の配光性の異方性が少なく、光取り出し効率の高い半導体装置の基板となるサファイア加工基板を簡単かつ安価に製造する方法を提供することにある。
上記課題を解決するために、本発明のサファイア基板の製造方法は、サファイア薄板の一面に金属を蒸着する工程Ａと、前記工程Ａの後に前記サファイア薄板を熱処理して前記金属を微粒子状態とする工程Ｂと、前記微粒子状態の金属をマスクとして前記サファイア薄板の前記一面をエッチングする工程Ｃとを含む構成とした。
前記工程Ａでは、前記金属の厚みを１ｎｍ以上２０ｎｍ以下とすることができる。
前記工程Ｃでは、前記一面に複数の凸起が形成されており、前記複数の凸起は、前記一面のランダムな位置に設けられているとともに、底部から頂部にかけて先細の形状を有しており、前記凸起の頂部の平面の面積は、０μｍ２以上大きく０．０５μｍ２以下とすることが可能である。
前記凸起の底面の長径は、１００ｎｍ以上１μｍ以下であり、短径は５０ｎｍ以上０．５μｍ以下であり、前記凸起を、１×１０６個／ｃｍ２以上５×１０１０個／ｃｍ２以下の密度で配置することが可能である。
前記凸起の側面を曲面とすることが可能である。
前記凸起の高さを１００ｎｍ以上１μｍ以下とすることが可能である。
前記サファイア薄板は、前記一面に複数の凸形状がランダムな位置に設けられており、前記凸形状は底部から頂部にかけて先細の形状を有していて、１×１０５個／ｃｍ２以上５×１０７個／ｃｍ２以下の密度で配置されており、前記凸形状の頂部の平面の面積は０よりも大きく１０μｍ２以下であり、前記凸形状の底面の長径は１μｍ以上５０μｍ以下であり、短径は１００ｎｍ以上１０μｍ以下とすることが可能である。
本発明の半導体装置は、上記のサファイア基板の製造方法により製造されたサファイア基板を備え、前記一面の上に化合物半導体層が設けられている構成である。
少ない工程で且つ簡単・安価な方法で、サファイア基板上のランダムな位置に先細の複数の凸起を設けることができる。さらに、その基板を使うことで光取り出し効率の高い発光ダイオードを作製することができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
（実施形態１）
図１に示す模式的な製造フローによって実施形態１に係るサファイア基板１の製造方法を説明する
＜サファイア薄板の準備＞
Ａｌ２Ｏ３のコランダム構造の単結晶からなる円盤状のサファイア薄板１００を用意した。サファイア薄板１００の直径は５０〜３００ｍｍ、厚みは０．３〜３ｍｍである。サファイア薄板１００はＧａＮ薄板に比較してコストが圧倒的に低く、Ｓｉ薄板に比較して光透過性を考慮したデバイス性能が圧倒的に優れている。また後に化合物半導体を形成する際にＧａＮ層を成長させることとなるサファイア薄板１００の一面（主面）は、ａ面＜｛１１−２０｝面＞、ｃ面＜（０００１）面＞、ｍ面＜｛１−１００｝面＞、若しくはｒ面＜｛１−１０２｝面＞のいずれでも良く、あるいは他の面方位の結晶面であっても良い。
＜蒸着工程＞
サファイア薄板１００の一面（主面）に金属を蒸着して金属薄膜１０２を該主面に形成した（工程Ｓ１）。金属は、金属そのもののコスト及び工程のコストを考慮して選べばよいが、例えばＮｉ、Ｐｄ等を挙げることができる。金属薄膜１０２の厚みは、必要とする凸起の大きさやこの後の工程の条件などによって変わってくるが、１ｎｍ以上２０ｎｍ以下が好ましい。ここでは金属としてＮｉを用い、５ｎｍの厚みの金属薄膜１０２とした。
＜熱処理工程＞
金属薄膜１０２が載ったサファイア薄板１００を真空下あるいは窒素雰囲気下で熱処理（アニール）した（工程Ｓ２）。この熱処理によって金属薄膜１０２は微粒子１０３状態になった。図２にサファイア薄板１００上に微粒子１０３が載っている状態を示す。
微粒子１０３は球あるいは半球状であることが好ましい。熱処理の条件は、金属種、金属薄膜１０２の厚み、形成したい微粒子１０３の形状・大きさなどによって調整する。金属の微粒子１０３の大きさは、サファイア薄板１００の上から見た時に（上方よりの平面視）、径が５０ｎｍ以上１μｍ以下であることが好ましい。微粒子１０３の大きさにはばらつきがある。ここでは、８５０℃２２秒の条件でアニールし、出来上がった金属の微粒子１０３は大きさにばらつきがあったが、大きいもので径が約１００ｎｍの球状であった。
＜エッチング工程＞
金属の微粒子１０３をマスクとして用いて、サファイア薄板１００の主面を誘導結合プラズマ型反応性イオンエッチング（Inductive Coupled Plasma Reactive Ion Etching：ＩＣＰ−ＲＩＥ）によってエッチングを行った（工程Ｓ３）。エッチングの条件を調節することにより、金属の微粒子１０３が除去されるくらい十分にエッチングを行い、図１の最下部分に示す複数の凸起２，２，…が主面上にランダムに配置されたサファイア基板１を作製した。図３にこのサファイア基板１の斜視状態のＳＥＭ写真を示す。
図４はこのサファイア基板１を主面の上方から見た平面図であり、図５はその断面図である。また、図８は凸起２の模式的な拡大断面図である。
図８に示すように、サファイア基板１の主面上に形成した凸起２は、略円錐状であって側面がやや上に凸の曲面により構成されており、底部６から頂部４にかけて先細である。底部６はほぼ円形である。これは金属の微粒子１０３の形状に由来するものであり、金属薄膜１０２の厚みやアニール条件によっては底部６の形状は変化する。頂部４は十分なエッチングによって削られてほぼ平面が無くなってやや尖り形状となっている。頂部４の平面部分の面積は、０．０５μｍ２を越えるものはなく、平均でも０．００１μｍ２未満である。なお、頂部４の平面部分の面積は、断面ＳＥＭ写真より、平面部分を円形と仮定して算出する。
複数の凸起２，２，…は大きさにばらつきがあるが、その高さｈは平均すると１００ｎｍ以上１μｍ以下の範囲内にあることが好ましく、ここでは平均約３００ｎｍであった。また、底部６の直径（長径）Ｒは平均すると１００ｎｍ以上１μｍ以下の範囲内にあることが好ましく、ここでは平均約３００ｎｍであった。凸起２の分布密度は、１×１０６個／ｃｍ２以上５×１０１０個／ｃｍ２以下の範囲内にあることが好ましく、ここでは５×１０８個／ｃｍ２であった。凸起２の側面が曲面であることは、側面では結晶面が連続的に変化していることを意味している。
複数の凸起２，２，…の位置は金属の微粒子１０３の位置と同じ位置であり、金属の微粒子１０３は主面３上にランダムに散らばっているので、主面３上に複数の凸起２，２，…はランダムに配置されており、凸起２，２，…同士の間の位置関係には規則性が無い。また、複数の凸起２，２，…それぞれの大きさも所定の範囲内でランダムである。従って、複数の凸起２，２，…に起因する光の反射・屈折・減衰等が互いに相互作用（例えば干渉）を起こしてもその相互作用に方向性がなく、光は全方向に均一に発せられる。そしてこれら複数の凸起２，２，…が存在しない平坦なサファイア基板を用いて半導体発光素子を作製した場合に比べて光取り出し効率が大きくなり、従って光出力が大きくなる。このことを確認するために、以下のようにこのサファイア基板１を用いて化合物半導体層を有する半導体発光素子を作製した。
＜ＧａＮ層の作製＞
複数の凸起２，２，…を有するサファイア基板１の主面３上に、有機金属気相成長法（Metal Organic Vapor Phase Epitaxy：ＭＯＰＶＥ）によってＧａＮ層を成長させた。なお、このときＳｉをドープすることによりｎ−ＧａＮとした。図６はＧａＮ層１０の成長の初期の状態を示す模式的な断面図であり、図７はＧａＮ層１０の厚みが凸起２の高さよりも大きくなるまでＧａＮ層１０が成長した状態を示す模式的な断面図である。
図６に示すようにＧａＮ層１０は、凸起２部分を除くサファイア基板１の主面３から成長し、凸起２の側面及び頂部４からは成長しない。凸起２の側面は特定の面方位の結晶面が露出しているのではないので、ＧａＮの成長の始点となる核が生成しにくいのであるが、サファイア基板１の主面３は特定の面方位の結晶面が全面に露出しているので、ＧａＮの核が生成しやすくＧａＮ層１０が成長していく。すなわち、凸起２の側面では結晶面が連続的に変化しているため、凸起２側面からのＧａＮの結晶成長を抑制している。凸起２の頂部４は平らな部分がほとんど無いか非常に狭いため、ＧａＮ層１０が成長しない。
図７に示すように、ＧａＮ層１０が厚くなって行くに連れて、凸起２は横方向（水平方向）に成長するＧａＮ層１０によって全面が覆われる。最終的にＧａＮ層１０の厚みが凸起２の高さ以上になると、凸起２はＧａＮ層１０に覆い隠され、上面から見ると、平らなＧａＮ層１０の表面が観察されるだけとなる。
本実施形態においては、最終的にＧａＮ層１０の厚みが６μｍになるまでＧａＮ層１０を成長させた。カソードルミネッセンス（ＣＬ）によって、このＧａＮ層１０の転位密度の評価を行った。ＣＬによって観察される暗点はＧａＮ層１０の表面に現れている貫通転位であり、従って暗点密度はほぼ転位密度である。本実施形態において観測される暗点密度は、従来のストライプ状のサファイア基板（基板表面に複数の平行な溝を形成したＰＳＳ）上に成長させたＧａＮ層において観察される暗点密度と同程度であった。なお、次に説明する半導体発光素子を作製する場合には、ＧａＮ層１０を成長させた後に、暗点観察をすることなく、連続して次の化合物半導体層を成長させる。
＜半導体発光素子の作製＞
上記のサファイア基板１上のＧａＮ層１０の上に更に複数の化合物半導体層および電極を形成して、図１０に示す半導体発光素子を作製した。以下にその作製について説明する。
まずＧａＮ層１０の上に、ＩｎＧａＮ層とＧａＮ層とを交互に複数回成長させて多重量子井戸層１２を形成した。それから多重量子井戸層１２の上にＭｇをドープしたｐ−ＡｌＧａＮ層１４を成長させ、更にその上にＭｇをドープしたｐ−ＧａＮ層１６を成長させた。それからｐ−ＧａＮ層１６の上に透明電極であるＩＴＯ層１８を電子ビーム蒸着法により形成した。
次に上記の積層させた化合物半導体層の一部に対してＩＣＰ−ＲＩＥを使ってエッチング加工を行うことによってＧａＮ層１０を露出させる。そして露出したＧａＮ層１０の上にＴｉ／Ａｌ（積層構造）からなるｎ型電極２２を電子ビーム蒸着法により形成し、ＩＴＯ層１８の上にＴｉ／Ａｌからなるｐ型電極２１を形成して半導体発光素子を作製した。
＜半導体発光素子の特性＞
上述のように作製した本実施形態の半導体発光素子（半導体装置）の発光出力を、ＯＰＴＯ-ＳＹＳＴＥＭ社製の自動プローブテスターＷＰＳＲ３１００を用いて測定した。比較のため、サファイア基板として主面がフラット（凸起を形成していない）な基板を用い、それ以外の構成・製法は本実施形態の半導体発光素子と同じ比較用発光素子を作製し、同じように発光出力を測定した。
２０ｍＡの電流を入力させたときの比較用発光素子の発光出力を１００とすると、本実施形態の半導体発光素子の発光出力は１４４となり、４４％の出力向上を確認した。また、本実施形態の半導体発光素子は全面均一に発光していた。このように、サファイア基板１の主面３上に複数の凸起２，２，…をランダムに形成し、そのサファイア基板１上に化合物半導体層を形成して半導体発光素子を作製することにより、発光効率が向上し均一発光する半導体発光素子を得ることができた。本実施形態のサファイア基板１はフォトマスクを用いるフォトリソ工程を経ずに作製されているため、作製コスト、作製時間ともに少ないものとすることができる。
（実施形態２）
実施形態２では、サファイア薄板が実施形態１と異なっており、それ以外の構成は実施形態１と同じであるので、実施形態１と異なっている部分を以下に説明する。なお本実施形態に係るサファイア基板１’は図１１に示されている。
本実施形態のサファイア薄板は、主面３に予め複数の凸形状２’がランダムな位置に設けられており、これらの凸形状２’は底部から頂部にかけて先細の形状を有していて、１×１０５個／ｃｍ２以上５×１０７個／ｃｍ２以下の密度で配置されており、凸形状２’の頂部４’の平面の面積は０よりも大きく１０μｍ２以下であり、凸形状２’の底面の長径は１μｍ以上５０μｍ以下であり、短径は１００ｎｍ以上１０μｍ以下である。このサファイア薄板を使用して実施形態１と同様の工程を行って、図１１に示すサファイア基板１’を得た。
実施形態２では実施形態１と同じ効果を奏する。
（その他の実施形態）
上記の実施形態は本発明の例示であって、本発明はこれらの例に限定されない。凸起２の形状は略円錐形状に限らず、例えば略半球形状などであっても構わない。上記の実施形態１又は２において、サファイア薄板を、特許文献１に開示されているような、複数本の平行溝やドーム型、円柱形、四角柱、さらには六角形の凸起が規則正しく並んだ幾何学的図形のパターンと併用してもよい。例えば、四角柱の形状の突起部頂上の平坦な部分の一面に上記実施形態の複数の凸起が設けられているものとしてもよい。
凸起２の平均の高さは１００ｎｍ以上１μｍ以下が好ましく、８００ｎｍ以下がより好ましい。
凸起２の底部６の形状は円形に限定されず、楕円形や曲線で囲まれた不定形などであってもよい。底部６の長径Ｒは１００ｎｍ以上１μｍ以下が好ましい。
凸起２の分布密度は、１×１０６個／ｃｍ２以上５×１０１０個／ｃｍ２以下が好ましい。１×１０６個／ｃｍ２未満であると光取り出し効率の向上効果が小さくなり、５×１０１０個／ｃｍ２よりも大きいと凸起間の重なりが大きくなり結晶成長に不具合が生じる可能性が大きい。
半導体発光素子の各構成層は、公知の手法で成長させれば良い。
サファイア基板１の主面上３に成長させる半導体層はＧａＮ層１０に限らず、ＡｌＮやＩｎＧａＮなどの化合物半導体層であってもよい。
ランダム配置の複数凸起による光取り出し効率の向上効果は、複数本の平行溝によるＰＳＳの効果と同等であり、凸起がないときは全反射の制限でＧａＮ層中に閉じ込められていた光を光散乱効果によりＧａＮ層の外に（さらにＬＥＤ素子の外部に）取り出すことができる。
以上説明したように、本発明に係るサファイア基板は、均一に且つ効率よく発光する半導体発光素子の基板となるので、照明用途等として有用である。
実施形態に係るサファイア基板の模式的な製造工程図である。 実施形態に係る金属微粒子が載ったサファイア薄板のＳＥＭ写真である。 実施形態に係るサファイア基板のＳＥＭ写真である。 実施形態に係るサファイア基板の模式的な平面図である。 実施形態に係るサファイア基板の模式的な拡大断面図である。 ＧａＮ層が成長初期である実施形態に係る模式的な拡大断面図である。 ＧａＮ層が凸起を埋め込んだ状態である実施形態に係る模式的な拡大断面図である。 サファイア基板上の凸起を拡大した模式断面図である。 サファイア基板上の凸起を拡大した模式平面図である。 実施形態に係る半導体発光素子の模式的な拡大断面図である。 別の実施形態に係るサファイア基板の模式的な平面図である。
１、１’ サファイア基板
２ 凸起
２’ 凸形状
３ 主面
４ 凸起頂部
６ 凸起底部
１００ サファイア薄板
１０２ 金属薄膜
１０３ 微粒子

Claims (8)

  1. サファイア薄板の一面に金属を蒸着する工程Ａと、
    前記工程Ａの後に前記サファイア薄板を熱処理して前記金属を微粒子状態とする工程Ｂと、
    前記微粒子状態の金属をマスクとして前記サファイア薄板の前記一面をエッチングする工程Ｃと
    を含む、サファイア基板の製造方法。
  2. 前記工程Ａでは、１ｎｍ以上２０ｎｍ以下の厚みで前記金属を蒸着する、請求項１に記載のサファイア基板の製造方法。
  3. 前記工程Ｃでは、前記一面に複数の凸起が形成されており、
    前記複数の凸起は、前記一面のランダムな位置に設けられているとともに、底部から頂部にかけて先細の形状を有しており、
    前記凸起の頂部の平面の面積は、０μｍ２以上０．０５μｍ２以下である、請求項１または２に記載されているサファイア基板の製造方法。
  4. 前記凸起の底面の長径は、１００ｎｍ以上１μｍ以下であり、短径は５０ｎｍ以上０．５μｍ以下であり、
    前記凸起は、１×１０６個／ｃｍ２以上５×１０１０個／ｃｍ２以下の密度で配置されている、請求項３に記載されているサファイア基板の製造方法。
  5. 前記凸起の側面は曲面である、請求項３又は４に記載されているサファイア基板の製造方法。
  6. 前記凸起の高さは、１００ｎｍ以上１μｍ以下である、請求項３から５のいずれか一つに記載されているサファイア基板の製造方法。
  7. 前記サファイア薄板は、前記一面に複数の凸形状がランダムな位置に設けられており、
    前記凸形状は底部から頂部にかけて先細の形状を有していて、１×１０５個／ｃｍ２以上５×１０７個／ｃｍ２以下の密度で配置されており、
    前記凸形状の頂部の平面の面積は０よりも大きく１０μｍ２以下であり、
    前記凸形状の底面の長径は１μｍ以上５０μｍ以下であり、短径は１００ｎｍ以上１０μｍ以下である、請求項１または２に記載されているサファイア基板の製造方法。
  8. 請求項１から７のいずれか一つに記載されているサファイア基板の製造方法により製造されたサファイア基板を備え、前記一面の上に化合物半導体層が設けられている半導体装置。
JP2009070630A 2009-03-23 2009-03-23 サファイア基板の製造方法、および半導体装置 Expired - Fee Related JP5196403B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009070630A JP5196403B2 (ja) 2009-03-23 2009-03-23 サファイア基板の製造方法、および半導体装置
PCT/JP2010/000780 WO2010109750A1 (ja) 2009-03-23 2010-02-09 サファイア基板の製造方法、および半導体装置
KR1020117023524A KR101636104B1 (ko) 2009-03-23 2010-02-09 사파이어 기판의 제조방법, 및 반도체 장치
US13/256,843 US8384111B2 (en) 2009-03-23 2010-02-09 Method for forming sapphire substrate and semiconductor device
CN201080013017.0A CN102362018B (zh) 2009-03-23 2010-02-09 蓝宝石衬底的制造方法及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009070630A JP5196403B2 (ja) 2009-03-23 2009-03-23 サファイア基板の製造方法、および半導体装置

Publications (2)

Publication Number Publication Date
JP2010225787A JP2010225787A (ja) 2010-10-07
JP5196403B2 true JP5196403B2 (ja) 2013-05-15

Family

ID=42780450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009070630A Expired - Fee Related JP5196403B2 (ja) 2009-03-23 2009-03-23 サファイア基板の製造方法、および半導体装置

Country Status (5)

Country Link
US (1) US8384111B2 (ja)
JP (1) JP5196403B2 (ja)
KR (1) KR101636104B1 (ja)
CN (1) CN102362018B (ja)
WO (1) WO2010109750A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201214802A (en) * 2010-09-27 2012-04-01 Nat Univ Chung Hsing Patterned substrate and LED formed using the same
JP2012216753A (ja) 2011-03-30 2012-11-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
CN103367555B (zh) * 2012-03-28 2016-01-20 清华大学 发光二极管的制备方法
JP5811009B2 (ja) * 2012-03-30 2015-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
EP2942821A1 (en) * 2012-04-02 2015-11-11 Asahi Kasei E-materials Corporation Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
TWI539624B (zh) * 2012-05-28 2016-06-21 晶元光電股份有限公司 具有圖形化界面之發光元件及其製造方法
US9029890B2 (en) 2012-07-12 2015-05-12 Epistar Corporation Light-emitting device having patterned substrate and method of manufacturing thereof
EP2922103B1 (en) 2012-08-21 2017-04-05 Oji Holdings Corporation Substrate for semiconductor light emitting elements and semiconductor light emitting element
TW201423166A (zh) * 2012-12-12 2014-06-16 Lucemitek Co Ltd 圖案化基板及光電半導體元件
TW201423925A (zh) * 2012-12-12 2014-06-16 Lucemitek Co Ltd 圖案化基板及光電半導體元件
JP2014195040A (ja) * 2013-02-27 2014-10-09 Mitsuboshi Diamond Industrial Co Ltd Ｌｅｄ素子の製造方法、ｌｅｄ素子製造用ウェハ基材およびｌｅｄ素子の製造装置
JP6028690B2 (ja) * 2013-08-06 2016-11-16 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子
US9048387B2 (en) 2013-08-09 2015-06-02 Qingdao Jason Electric Co., Ltd. Light-emitting device with improved light extraction efficiency
WO2015030276A1 (ko) * 2013-08-30 2015-03-05 An Jong Uk 근자외선과 형광체를 이용한 백색 발광 조명용 소자
JP2015072751A (ja) * 2013-10-01 2015-04-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
TWI632696B (zh) 2013-10-11 2018-08-11 王子控股股份有限公司 半導體發光元件用基板之製造方法、半導體發光元件之製 造方法、半導體發光元件用基板、以及半導體發光元件
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
CN103647005A (zh) * 2013-12-04 2014-03-19 南昌大学 一种用于AlGaInN材料体系薄膜生长的分割图形蓝宝石衬底
KR102189611B1 (ko) 2014-01-23 2020-12-14 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
CN103871844B (zh) * 2014-03-31 2017-04-05 海迪科（南通）光电科技有限公司 用于改善图形化蓝宝石衬底的底部刻蚀异常的方法
JP6375890B2 (ja) * 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP2017069463A (ja) * 2015-09-30 2017-04-06 旭化成株式会社 半導体発光素子及びその製造方法
US10461221B2 (en) * 2016-01-18 2019-10-29 Sensor Electronic Technology, Inc. Semiconductor device with improved light propagation
CN108269896A (zh) * 2016-12-31 2018-07-10 山东华光光电子股份有限公司 一种激光刻蚀错位半球与odr结合的蓝宝石图形衬底及制备方法
CN108321312B (zh) 2018-03-19 2020-02-14 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
JP7305428B2 (ja) 2018-06-05 2023-07-10 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
CN115020562A (zh) * 2022-06-01 2022-09-06 淮安澳洋顺昌光电技术有限公司 具有团簇状小岛微结构的衬底的制备方法和外延结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3058057B2 (ja) * 1995-06-30 2000-07-04 日本電気株式会社 凸凹シリコン膜の形成方法と半導体メモリデバイス
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
KR100632760B1 (ko) 2001-03-21 2006-10-11 미츠비시 덴센 고교 가부시키가이샤 반도체 발광 소자
JP3595277B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP4088111B2 (ja) 2002-06-28 2008-05-21 日立電線株式会社 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP4223797B2 (ja) * 2002-12-19 2009-02-12 株式会社東芝 窒化物系半導体発光素子およびその製造方法
JP4471726B2 (ja) * 2004-04-26 2010-06-02 京セラ株式会社 単結晶サファイア基板の製造方法
KR101364168B1 (ko) * 2007-03-20 2014-02-18 서울바이오시스 주식회사 발광 소자용 기판 제조방법
JP2008270416A (ja) * 2007-04-18 2008-11-06 Sanken Electric Co Ltd 物体に粗面を形成する方法
US7598105B2 (en) * 2007-12-21 2009-10-06 Tekcore Co., Ltd. Light emitting diode structure and method for fabricating the same

Also Published As

Publication number Publication date
US20120009768A1 (en) 2012-01-12
US8384111B2 (en) 2013-02-26
KR101636104B1 (ko) 2016-07-04
WO2010109750A1 (ja) 2010-09-30
CN102362018B (zh) 2015-06-03
CN102362018A (zh) 2012-02-22
JP2010225787A (ja) 2010-10-07
KR20110139250A (ko) 2011-12-28

Similar Documents

Publication Publication Date Title
JP5196403B2 (ja) サファイア基板の製造方法、および半導体装置
KR102141815B1 (ko) 자외선 발광 다이오드 및 그 제조 방법
JP5724819B2 (ja) 窒化物半導体成長用基板及びその製造方法、窒化物半導体エピタキシャル基板、並びに窒化物半導体素子
US8735867B2 (en) Group III nitride nanorod light emitting device
US20170069793A1 (en) Ultraviolet light-emitting device and production method therefor
KR100736623B1 (ko) 수직형 발광 소자 및 그 제조방법
JP5673581B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル
JP5306779B2 (ja) 発光素子及びその製造方法
US20110272703A1 (en) Semiconductor device, light emitting device and method for manufacturing the same
JP2009242130A (ja) エピタキシャル成長用基板およびその製造方法ならびにｉｉｉ族窒化物半導体素子
JP2014509781A (ja) 半導体装置及び製造方法
JP2010092936A (ja) 半導体装置
US8885683B2 (en) Process for forming microstructure of nitride semiconductor, surface emitting laser using two-dimensional photonic crystal and production process thereof
JP2012169615A (ja) ナノ構造を有する発光ダイオードおよびその製造方法
US20110175126A1 (en) Light-emitting diode structure
JP5181370B2 (ja) 半導体装置
JP5643553B2 (ja) 窒化物半導体の微細構造の製造方法、面発光レーザとその製造方法
JP2019079994A (ja) テンプレート基板およびその製造方法、発光素子
US9876136B2 (en) Separation method of GaN substrate by wet etching
JP2019040898A (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
KR101720864B1 (ko) 반도체 발광 소자의 제조 방법 및 그 반도체 발광 소자
WO2017126569A1 (ja) 半導体発光素子用基板、および、半導体発光素子用基板の製造方法
KR20120097583A (ko) 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법
JP2013168493A (ja) 窒化物半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5196403

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees