TW201423166A - 圖案化基板及光電半導體元件 - Google Patents

圖案化基板及光電半導體元件 Download PDF

Info

Publication number
TW201423166A
TW201423166A TW101146961A TW101146961A TW201423166A TW 201423166 A TW201423166 A TW 201423166A TW 101146961 A TW101146961 A TW 101146961A TW 101146961 A TW101146961 A TW 101146961A TW 201423166 A TW201423166 A TW 201423166A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor layer
dimensional patterns
patterned substrate
patterned
Prior art date
Application number
TW101146961A
Other languages
English (en)
Inventor
Cheng-Yu Chiu
Chun-Yi Lee
Chun-Hung Chen
Chih-An Chen
Wei-Lun Wang
Original Assignee
Lucemitek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucemitek Co Ltd filed Critical Lucemitek Co Ltd
Priority to TW101146961A priority Critical patent/TW201423166A/zh
Priority to CN201310601767.5A priority patent/CN104347767A/zh
Priority to US14/103,843 priority patent/US20140159100A1/en
Publication of TW201423166A publication Critical patent/TW201423166A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/854—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)

Abstract

一種圖案化基板包括一基板本體以及複數個立體圖案。立體圖案其係設於基板本體，其中至少部分立體圖案彼此之間的週期間距介於1.5微米至2.5微米之間，至少部分立體圖案彼此之間的間距介於0.1微米至0.7微米之間，至少部分立體圖案的高度介於0.7微米至1.7微米之間。

Description

圖案化基板及光電半導體元件
本發明係關於一種光電半導體元件，特別關於一種能夠提升光電效能的光電半導體元件。
光電半導體元件，其係廣泛地應用於人們的日常生活中的各項產品，舉例如照明、車輛、顯示裝置、通訊產業或電腦等領域。
習知的光電半導體元件係於基板本體的一面設有複數個立體圖案，而光電半導體元件之立體圖案係呈規律狀的排列，形成圖案化結構基板(Patterned Structural Substrate,PSS)，亦稱圖案化基板，本發明以圖案化基板說明。
圖1A為習知圖案化基板的局部上視圖，圖1B為習知立體圖案的示意圖，請同時參考圖1A及圖1B所示。圖案化基板10包括一基板本體11及複數個立體圖案12，各立體圖案12為規則的類圓錐體，並規則的設置於基板本體11。一般而言，基板本體11上定義有複數個規則排列的排列中心122，立體圖案12垂直投影於基板本體11具有投影面積121，而投影面積121的中心點即為排列中心122，因習知的立體圖案12為規則的類圓錐體，故立體圖案12的幾何中心垂直投影於基板本體11上的幾何中心點等於排列中心122(故圖1A未標示幾何中心點)，且習知相鄰 立體圖案12彼此之間的排列中心122(或幾何中心點)的距離D’係為相等。
雖現有的光電半導體元件已具有相當的光電效能，但也僅限於此，該光電效能係不易提升至生產廠商所預期。然而，圖案化結構基板仍可藉由改變立體圖案的態樣及其於基板本體的配置，藉此提升光電半導體元件之光電效能。
因此，如何設計一種光電半導體元件，能夠提升光電效能，已成為重要課題之一。
有鑑於上述課題，本發明之目的為提供一種能夠提升光電效能的圖案化基板及光電半導體元件，其藉由圖案化基板上的複數個立體圖案依特定尺寸及其間相對距離及週期以不同的方式排列配置，達到提升光電效能之功效。
另外，該立體圖案亦可為不規則形，進一步達到提升光電效能之功效。
為達上述目的，依據本發明之一種圖案化基板包括一基板本體以及複數個立體圖案。立體圖案其係設於基板本體。其中，至少部分立體圖案彼此之間的週期間距介於1.5微米至2.5微米之間，至少部分立體圖案彼此之間的間距介於0.1微米至0.7微米之間，至少部分立體圖案的高度介於0.7微米至1.7微米之間。
在本發明之一實施例中，立體圖案呈陣列排列、錯位 排列、蜂巢狀排列、六角狀排列、或螺旋狀排列。
在本發明之一實施例中，至少部分立體圖案呈不規則形狀。
在本發明之一實施例中，各立體圖案的幾何中心垂直投影於該基板本體具有一幾何中心點，至少部分幾何中心點彼此之間的距離不相同。
在本發明之一實施例中，各立體圖案的排列中心與對應之立體圖案的幾何中心點不相同。
在本發明之一實施例中，立體圖案為凸狀圖案、凹狀圖案、或其組合。
在本發明之一實施例中，立體圖案的頂面包含平面及/或曲面。
在本發明之一實施例中，至少部分立體圖案與其他立體圖案不相同。
在本發明之一實施例中，基板本體包括藍寶石基板、矽基板、碳化矽基板、尖晶石基板、或高分子基板。
在本發明之一實施例中，藍寶石基板係為C面(0001)藍寶石基板。
在本發明之一實施例中，基板本體包括二氧化矽基板、氮化矽基板、氮化鋁基板、鑽石基板、或類鑽碳基板。
為達上述目的，依據本發明之一種光電半導體元件包括於上述實施例中之任一圖案化基板以及一光電半導體單元。光電半導體單元設置於圖案化基板上。
在本發明之一實施例中，光電半導體元件為發光二極 體、有機發光二極體、或太陽能電池。
在本發明之一實施例中，光電半導體單元包括一第一半導體層及一第二半導體層依序設置於圖案化基板上。
在本發明之一實施例中，第一半導體層為P型半導體層，第二半導體層為N型半導體層；或者第一半導體層為N型半導體層，第二半導體層為P型半導體層。
承上所述，本發明之光電半導體元件依據其所限定相鄰立體圖案的週期間距、間距以及立體圖案的高度，可達成具有較高光電效能的圖案化基板；其中，立體圖案的不規則設計更可造成多種不同入射角度及出射角度，以增加光折射、散射與反射的路線。而立體圖案的排列中心與幾何中心不相同，更可影響光反射時朝向不同的方向，同樣可增加光折射、散射與反射的路線，進而提升光電效能。
以下將參照相關圖式，說明依本發明較佳實施例之圖案化基板及光電半導體元件，其中相同的元件將以相同的參照符號加以說明。
圖2A為本發明較佳實施例之一種圖案化基板的局部上視圖，圖2B為圖2A所示之部分立體圖案的示意圖，並請參照圖2A及圖2B所示。圖案化基板20包括一基板本體21以及複數個立體圖案22。複數個立體圖案22係設置於基板本體21，基板本體21可為藍寶石基板、矽基板、碳化矽基板、尖晶石基板、或高分子基板。其中，藍寶石 基板更可為C面(0001)藍寶石基板。另外，基板本體21亦可為二氧化矽基板、氮化矽基板、氮化鋁基板、鑽石基板、或類鑽碳基板。
圖2A為圖案化基板20的上視圖，因此，圖2A所示之立體圖案22亦等同於立體圖案22垂直投影於基板本體21的投影面積221，並以此解釋本發明所述之週期間距P(Pitch)及間距S。
複數個立體圖案22設於基板本體21，其特徵為至少部分該些立體圖案彼此之間的週期間距P介於1.5微米至2.5微米之間，例如二相鄰立體圖案的週期間距P係介於1.5微米至2.5微米之間，且該些立體圖案彼此之間的週期間距P可不相同。
本發明所述之週期距離P係指一立體圖案22的投影面積221經由兩平行直線分別與該投影面積221的相對距離最大之二側邊緣相切所得之兩個切點的距離，並加上該投影面積221與另一相鄰投影面積221的間距S，當然也可以是二相鄰立體圖案的幾何中心之間的距離D，而本發明較佳實施例係以二相鄰立體圖案的幾何中心之間的距離作為週期間距P說明之，然其非用以限制本發明。
舉例來說，如圖2A所示，任意選取二相鄰立體圖案，例如立體圖案22a、22b，則立體圖案22a的幾何中心與立體圖案22b的幾何中心之間的距離為週期間距P’，週期間距P’是介於1.5微米至2.5微米之間。而任二週期間距可不需完全相等，即週期間距P與週期間距P’可不需完全相 等，僅需介於1.5微米至2.5微米之間的範圍即可。
另外，任二相鄰立體圖案22之間的距離為間距S，至少部分該些立體圖案22彼此之間的間距S係介於0.1微米至0.7微米之間。並且，請參考圖2B所示，至少部分該些立體圖案22之高度H係介於0.7微米至1.7微米之間。
當然，相鄰立體圖案22的週期間距P、間距S與立體圖案22的高度H可在本發明限定之範圍中調整，每一立體圖案22可不需完全相同。依據本發明所限定之立體圖案22的尺寸，製成密度較高的圖案化基板20，故可提供光源更多的反射路徑。另外，立體圖案之高度H較習知低，於磊晶製程上，更加容易進行；惟本發明不限於此。
立體圖案22可以陣列排列、錯位排列、蜂巢狀排列、六角狀排列、或螺旋狀排列等方式排列於基板本體21，但本發明不限定以完全相同週期性的方式排列，相鄰之立體圖案22之週期間距P與間距S在本發明之限定下，可以有些微的不同。換言之，立體圖案22是基於陣列排列、錯位排列等上述排列方式，再以部分不規則的方式，如二相鄰立體圖案22的週期間距P及間距S不同，設置於基板本體21上。故本發明較佳實施例之圖案化基板20藉由複數個立體圖案22依特定尺寸(高度H)及其間相對距離(間距S)及週期(週期間距P)以不同的方式排列配置於基板本體21，達到提升光電效能之功效。
除了位於基板本體21之立體圖案22可為規則性或非規則性的排列方式之外，立體圖案22本身亦可為規則或 不規則形狀。其中，不規則形狀的立體圖案22可進一步達到提升光電效能之功效，而本發明較佳實施例以不規則形狀之立體圖案22說明。請參考圖2A及圖2B所示，其中，參照先前技術中所述對於規則形狀之立體圖案所設定之排列中心的定義，基板本體21上定義有複數個排列中心222(為求圖面簡潔，圖2A僅示其中之一排列中心222)，而立體圖案22對應設置於排列中心222，形成本發明所限定之較佳範圍之週期間距P及間距S。然而，因本發明較佳實施例的立體圖案22為不規則形狀，故至少部分立體圖案22的幾何中心垂直投影於基板本體21上的幾何中心點223與排列中心222不相同，當然亦可有部分立體圖案22的幾何中心點223與排列中心222相同。另需註明的是，規則形狀之立體圖案的幾何中心點與其排列中心的位置相同(如先前技術之圖1A所示)。
請參照圖2A所示，較佳地，至少部分相鄰的幾何中心點223彼此之間的距離D不相同。舉例而言，相鄰立體圖案22c、22d、22e，其幾何中心點分別為223c、223d、223e，而幾何中心點223c與幾何中心點223d之間有距離D1、幾何中心點223d與幾何中心點223e之間有距離D2、幾何中心點223c與幾何中心點223e之間有距離D3，而至少部分不相同的情形有距離D1~D3皆不相同，或其中有一個距離(例如距離D1)與另兩個距離(例如距離D2、D3)不相同。而立體圖案22的排列中心222與幾何中心223點不相同，更可影響光反射時朝向不同的方向，同樣 可增加光折射、散射與反射的路線，進而提升光電效能。
請同時參考圖2A及圖2B所示，各立體圖案22具有複數個脊線224(為求圖2A簡潔明瞭，部分立體圖案22未標示脊線224)，脊線224將各立體圖案22的表面區分為多個面積不相等的區域，該些脊線224係呈放射狀分佈。因立體圖案22表面的不規則設計可造成多種不同入射角度及出射角度，以增加光折射、散射與反射的路線，同樣可提升光電效能。
另外，圖3A至圖3D為依據本發明較佳實施例之立體圖案的示意圖，請參考圖3A至圖3D所示。立體圖案之頂面可包含平面及/或曲面，亦即立體圖案之頂面可包含至少一平面、或包含至少一曲面、或包含至少一平面及至少一曲面。其中，曲面可為尖銳之錐體形狀或平滑之圓弧形狀。圖3A所示立體圖案22f的頂面為尖銳之錐體形狀，而圖3B所示立體圖案22g的頂面為平滑之圓弧形狀；亦可為如圖3C所示，立體圖案22h的頂面225為一平面。更可如圖3D所示立體圖案22i為類三角錐的形狀，至少部分該些立體圖案22i僅需符合彼此之間的週期間距介於1.5微米至2.5微米之間，至少部分該些立體圖案22i彼此之間的間距介於0.1微米至0.7微米之間，至少部分該些立體圖案22i的高度H介於0.7微米至1.7微米之間，且為不規則形狀。
除了立體圖案22呈現不規則形狀外，至少部分立體圖案22與其他立體圖案22可不相同。立體圖案22更可 為凸狀圖案、凹狀圖案、或凸狀及凹狀組合之圖案。各立體圖案的不規則形狀之設計，可使得光源入射及反射之間形成的夾角不相等，其係能夠增加光的折射、散射與反射，而使得光行進路線不一致，進而提升光電效能。
以下以實驗數據證明本發明相較於習知技術，確能夠提升光電效能。
習知立體圖案的尺寸規格為直徑約2.4微米、間距約0.6微米、高度約1.5微米，而可於2英吋圖案化基板單面配置約2.6億個的立體圖案。
依據本發明較佳實施例的立體圖案可形成例如但不限於尺寸規格為兩平行直線分別與該立體圖案的相對距離最大之二側邊緣相切所得的兩個切點的距離約1.6微米、間距約0.4微米、高度約1.1微米的圖案化基板，同樣配置於2英吋圖案化基板的單面，約配置5.8億個的立體圖案。需特別註明的是，該些立體圖案亦為不規則排列，而該排列方式已詳述於上述實施例，故於此不再贅述。
本發明與習知技術相較，若以上述習知圖案化基板配置的立體圖案之尺寸規格(2.4×0.6×1.5)及數量(約2.6億個)設定其結構總表面積的比(設置於基板本體的所有立體圖案的表面積總和/基板本體的面積)為100%作為比較基礎，則本發明立體圖案之尺寸規格(1.6×0.4×1.1)及數量(約5.8億個)所形成的結構總表面積的比可達到約133.6%，相較於習知技術相對提升約33.6%。由實驗比較 可知，本發明在相同基板本體面積，能夠配置數量較多立體圖案搭配立體圖案的特定尺寸，使結構總表面積的比提高，故可提供光源更多的反射、折射及散射路徑，以提升光電效能。惟需特別註明的是，本發明立體圖案雖以尺寸規格1.6×0.4×1.1及數量約5.8億個為例作說明，然本發明不以此為限。
圖4為依據本發明較佳實施例之一種光電半導體元件，請參照圖4所示。光電半導體元件3可為發光二極體、有機發光二極體、或太陽能電池等。於本實施例中，光電半導體元件3係以發光二極體為例，然非可用以限定本發明。
光電半導體元件3包括一圖案化基板31、一光電半導體單元32，而光電半導體單元32設置於圖案化基板31上，且光電半導體單元32包括一第一半導體層321及一第二半導體層322依序設置於圖案化基板31上。圖案化基板31上具有以非規則性排列配置之立體圖案311，且立體圖案311為不規則之三維結構體，而圖案化基板31及立體圖案311的技術特徵已詳述於上述實施例，故於此不再贅述。
於本發明較佳實施例中，光電半導體單元32更包括一發光層323，夾設於第一半導體層321及第二半導體層322之間。第一半導體層321係設置於圖案化基板31上，發光層323設置於第一半導體層321上，第二半導體層322設置於發光層323上。其中，第一半導體層321為P型半 導體層，而第二半導體322為N型半導體層；或者第一半導體層321為N型半導體層，第二半導體層322為P型半導體層。由第一半導體層321、發光層323及第二半導體層322所組成之光電半導體單元32係可為發光磊晶結構。
本發明較佳實施例之光電半導體元件3更包括一接觸層33、一第一電極34以及一第二電極35，接觸層33設置於第二半導體層322上，第一電極34設置於接觸層33上，而第二電極35設置於第一半導體層321上，且與第一電極34相對設置。當電流導通時，所產生之光經由圖案化基板31反射，以離開光電半導體元件3，故光的反射率與光電半導體元件3的發光效能息息相關。
於此，將本發明上述配置立體圖案的圖案化基板(1.6×0.4×1.1，約5.8億個)與習知技術(2.4×0.6×1.5，約2.6億個)分別應用於上述光電半導體元件3作為配置立體圖案311的圖案化基板31，並比較其於封裝前後的發光效能。
圖5A為依據本發明較佳實施例之光電半導體元件與習知光電半導體元件於封裝前的發光效能比較示意圖。若以習知光電半導體元件(2.4×0.6×1.5，約2.6億個)所測得的發光效能設為100%作為比較基礎，則本發明光電半導體元件(1.6×0.4×1.1，約5.8億個)的發光效能可達到110%，明顯較習知技術的光電效能為佳。
圖5B為依據本發明較佳實施例之光電半導體元件與習知光電半導體元件於封裝後的發光效能比較示意圖。如同上述，以習知光電半導體元件於封裝後所測得的發光效 能設為100%作為比較基礎，則本發明光電半導體元件於封裝後的發光效能可達到105%，仍明顯較習知技術的光電效能為佳。
此乃因依據本發明較佳實施例所限定之相鄰立體圖案之間的週期間距及間距、以及立體圖案的高度，使該些立體圖案不規則的排列於基板本體，可提供光源更多的反射、折射及散射路徑，以提高光電半導體元件的光電效能。
另外，若立體圖案的表面為不規則形，更可加強形成較高光學效能的圖案化基板，再進一步提高光電半導體元件的光電效能。
綜上所述，本發明之光電半導體元件依據其所限定相鄰立體圖案的週期間距、間距以及立體圖案的高度，可達成具有較高光電效能的圖案化基板；其中，立體圖案的不規則設計更可造成多種不同入射角度及出射角度，以增加光折射、散射與反射的路線。而立體圖案的排列中心與幾何中心不相同，更可影響光反射時朝向不同的方向，同樣可增加光折射、散射與反射的路線，進而提升光電效能。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
10、20、20f~20i、31‧‧‧圖案化基板
11、21‧‧‧基板本體
12、22、22a~22i、311‧‧‧立體圖案
121、221‧‧‧投影面積
122、222‧‧‧排列中心
223、223c、223d、223e‧‧‧幾何中心點
224‧‧‧脊線
225‧‧‧頂面
3‧‧‧光電半導體元件
32‧‧‧光電半導體單元
321‧‧‧第一半導體層
322‧‧‧第二半導體層
323‧‧‧發光層
33‧‧‧接觸層
34‧‧‧第一電極
35‧‧‧第二電極
D、D’、D1、D2、D3‧‧‧距離
H‧‧‧高度
P、P’‧‧‧週期間距
S‧‧‧間距
圖1A為習知圖案化基板的局部上視圖；圖1B為習知立體圖案的示意圖； 圖2A為本發明較佳實施例之一種圖案化基板的局部上視圖；圖2B為圖2A所示之部分立體圖案的示意圖；圖3A至圖3D為依據本發明較佳實施例之立體圖案的示意圖；圖4為依據本發明較佳實施例之一種光電半導體元件的示意圖；圖5A為依據本發明較佳實施例之光電半導體元件與習知光電半導體元件於封裝前的發光效能比較示意圖；以及圖5B為依據本發明較佳實施例之光電半導體元件與習知光電半導體元件於封裝後的發光效能比較示意圖。
20‧‧‧圖案化基板
21‧‧‧基板本體
22、22a、22b、22c、22d、22e‧‧‧立體圖案
221‧‧‧投影面積
222‧‧‧排列中心
223、223c、223d、223e‧‧‧幾何中心點
224‧‧‧脊線
D、D1、D2、D3‧‧‧距離
P、P’‧‧‧週期間距
S‧‧‧間距

Claims (15)

  1. 一種圖案化基板，包括：一基板本體；以及複數個立體圖案，設置於該基板本體；其中，至少部分該些立體圖案彼此之間的週期間距介於1.5微米至2.5微米之間，至少部分該些立體圖案彼此之間的間距介於0.1微米至0.7微米之間，至少部分該些立體圖案的高度介於0.7微米至1.7微米之間。
  2. 如申請專利範圍第1項所述之圖案化基板，其中該些立體圖案呈陣列排列、錯位排列、蜂巢狀排列、六角狀排列、或螺旋狀排列。
  3. 如申請專利範圍第1項所述之圖案化基板，其中至少部分該些立體圖案呈不規則形狀。
  4. 如申請專利範圍第1項所述之圖案化基板，其中各該些立體圖案的幾何中心垂直投影於該基板本體具有一幾何中心點，至少部分該些幾何中心點彼此之間的距離不相同。
  5. 如申請專利範圍第4項所述之圖案化基板，其中各該些立體圖案的排列中心與對應之該立體圖案的該幾何中心點不相同。
  6. 如申請專利範圍第1項所述之圖案化基板，其中該些立體圖案為凸狀圖案、凹狀圖案、或其組合。
  7. 如申請專利範圍第1項所述之圖案化基板，其中該立 體圖案的頂面包含平面及/或曲面。
  8. 如申請專利範圍第1項所述之圖案化基板，其中至少部分該些立體圖案與其他立體圖案不相同。
  9. 如申請專利範圍第1項所述之圖案化基板，其中該基板本體包括藍寶石基板、矽基板、碳化矽基板、尖晶石基板、或高分子基板。
  10. 如申請專利範圍第9項所述之圖案化基板，其中該藍寶石基板係為C面(0001)藍寶石基板。
  11. 如申請專利範圍第1項所述之圖案化基板，基板本體包括二氧化矽基板、氮化矽基板、氮化鋁基板、鑽石基板、或類鑽碳基板。
  12. 一種光電半導體元件，包括：一如申請專利範圍第1項至第11項任一項所述之圖案化基板；以及一光電半導體單元設置於該圖案化基板上。
  13. 如申請專利範圍第12項所述之光電半導體元件，其為發光二極體、有機發光二極體、或太陽能電池。
  14. 如申請專利範圍第12項所述之光電半導體元件，其中該光電半導體單元包括一第一半導體層及一第二半導體層依序設置於該圖案化基板上。
  15. 如申請專利範圍第14項所述之光電半導體元件，其中該第一半導體層為P型半導體層，該第二半導體層為N型半導體層；或者該第一半導體層為N型半導體層，該第二半導體層為P型半導體層。
TW101146961A 2012-12-12 2012-12-12 圖案化基板及光電半導體元件 TW201423166A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101146961A TW201423166A (zh) 2012-12-12 2012-12-12 圖案化基板及光電半導體元件
CN201310601767.5A CN104347767A (zh) 2012-12-12 2013-11-25 图案化基板及光电半导体元件
US14/103,843 US20140159100A1 (en) 2012-12-12 2013-12-11 Patterned substrate and electro-optical semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101146961A TW201423166A (zh) 2012-12-12 2012-12-12 圖案化基板及光電半導體元件

Publications (1)

Publication Number Publication Date
TW201423166A true TW201423166A (zh) 2014-06-16

Family

ID=50880007

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146961A TW201423166A (zh) 2012-12-12 2012-12-12 圖案化基板及光電半導體元件

Country Status (3)

Country Link
US (1) US20140159100A1 (zh)
CN (1) CN104347767A (zh)
TW (1) TW201423166A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59004235D1 (de) * 1990-02-13 1994-02-24 Siemens Ag Strahlungserzeugendes Halbleiterbauelement.
CN101771110B (zh) * 2008-12-29 2013-05-01 大连美明外延片科技有限公司 一种发光二极管及其制造方法
JP5196403B2 (ja) * 2009-03-23 2013-05-15 国立大学法人山口大学 サファイア基板の製造方法、および半導体装置
CN101567415B (zh) * 2009-06-04 2010-08-04 上海蓝光科技有限公司 发光二极管芯片衬底结构的制备方法
TW201225336A (en) * 2010-12-03 2012-06-16 Genesis Photonics Inc Led

Also Published As

Publication number Publication date
US20140159100A1 (en) 2014-06-12
CN104347767A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
US7976201B2 (en) Lens body equipped with a light emitting device capable of generating two-side illumination
US7391059B2 (en) Isotropic collimation devices and related methods
US7388233B2 (en) Patchwork patterned devices and related methods
US20150003060A1 (en) Optcal element for uniform lighting
US20070085098A1 (en) Patterned devices and related methods
WO2023045409A1 (zh) 提高发光二极管取光效率的超表面
US20200066940A1 (en) Flip-chip Light Emitting Diode Chip and Fabrication Method
US7348603B2 (en) Anisotropic collimation devices and related methods
TWM532660U (zh) 圖案化基板及光電半導體元件
JP2011107195A (ja) 光学素子および光学素子の製造方法ならびに微細凹凸構造および成形型
US10224315B2 (en) Light source device having light-emitting diode chips of varying thickness
CN101110461A (zh) 利用衍射效应的表面微柱阵列结构高效率发光二极管
JP2018530924A5 (zh)
JP6297911B2 (ja) 発光素子パッケージ及びそれを含む照明装置
TWI483422B (zh) 發光二極體
JP2023159281A5 (zh)
US20160141452A1 (en) Lighting emitting device, manufacturing method thereof and display device
TW201423166A (zh) 圖案化基板及光電半導體元件
TW201423925A (zh) 圖案化基板及光電半導體元件
TW201403867A (zh) 具有圖案化基板之發光元件及其製作方法
US8648352B2 (en) Semiconductor light emitting structure
CN205752222U (zh) 一种led图形衬底及led外延片
CN210376746U (zh) 一种导光板
KR20120084841A (ko) 발광 다이오드 소자 및 그의 제조 방법
TWI575770B (zh) Patterned substrate