JP5181370B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5181370B2
JP5181370B2 JP2010150905A JP2010150905A JP5181370B2 JP 5181370 B2 JP5181370 B2 JP 5181370B2 JP 2010150905 A JP2010150905 A JP 2010150905A JP 2010150905 A JP2010150905 A JP 2010150905A JP 5181370 B2 JP5181370 B2 JP 5181370B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
bumps
epitaxial layer
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010150905A
Other languages
English (en)
Other versions
JP2011211145A (ja
Inventor
チーチン チォン
チンウェン トゥン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huga Optotech Inc
Original Assignee
Huga Optotech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huga Optotech Inc filed Critical Huga Optotech Inc
Publication of JP2011211145A publication Critical patent/JP2011211145A/ja
Application granted granted Critical
Publication of JP5181370B2 publication Critical patent/JP5181370B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体装置に関し、より詳しくは、欠陥密度を減少させ、静電気放電(ESD)に対する保護能力を高めるように、パターンニングされた基板のバンプ(複数の結晶方位を有する)上に実質的に単一の結晶方位を有するエピタキシャル層を備えた半導体装置に関する。
発光ダイオード(LED)などの半導体装置が、信号機、車両の電子機器、LCDバックライト、および全般照明に広く使用されてきた。発光ダイオードにおいて、n型半導体層、発光領域およびp型半導体層が基板上に成長せしめられて重層構造を形成し、電極がp型半導体層とn型半導体層の上に形成されている。光は、半導体層を通って発光領域に注入された電子と正孔の再結合により発せられ、次いで、その光は、p型半導体層上の光透過電極を通して、または基板から放出される。可視光発光ダイオードの調製に使用される材料としては、緑色、黄色、オレンジまたは赤色の発光ダイオードに関するAlGaInP、青色または紫外光発光ダイオードに関するGaNなどのIII−V化合物が挙げられ、GaN発光ダイオードはサファイア基板上に形成される。しかしながら、従来の発光ダイオードにおいて、サファイア基板とこのサファイア基板上に形成された窒化ガリウム層との間の格子不整合は比較的程度が大きく、活性層の転位密度の減少において躍進を遂げるのは難しい。
特許文献1には、外部量子効率の高い発光装置が開示されている。発光装置において高い外部量子効率を安定に確保するために、基板の表面部分に発光領域において発せられた光を散乱または分散させるために、少なくとも1つの凹部および/または突出部分が形成される。この凹部および/または突出部分は、結晶欠陥が半導体層に生じるのを防ぐ形状を有する。
特許文献2には、パターンニングされた表面を有する基板であって、かつ複数の間隔の置かれたキャビティが形成された基板と、その基板のパターンニングされた表面上に形成されたエピタキシャル層であって、この基板のパターンニングされた表面と接触した別のパターンニングされた表面を有し、かつこのエピタキシャル層のパターンニングされた表面から突出し、前記キャビティ内にそれぞれ受け入れられる複数の凸部が形成されたエピタキシャル層とを備えた発光装置が開示されている。凸部の各々は、形状が多角形であり、複数の頂点を画成する。各凸部の頂点は、凸部の各々と、キャビティのそれぞれの1つのキャビティ画成壁との間に複数の閉じた細孔を形成するように、キャビティのそれぞれの1つのキャビティ画成壁と接触する。
特許文献3には、表面と複数の円柱状光学結晶を有する基板、第1の種類のドーピング半導体層、第1の電極、発光層、第2の種類のドーピング半導体層、および第2の電極を備えた発光ダイオード構造が開示されている。この第1の種類のドーピング半導体層は基板上に形成されて、複数の光学結晶を被覆する。発光層、第2の種類のドーピング半導体層および第2の電極は、順々に、第1の種類のドーピング半導体層の一部分に形成される。第1の電極は、発光層に被覆されずに、第1の種類のドーピング半導体層の他の部分に形成される。光学結晶を備えたこの基板は、第1の種類のドーピング半導体層のエピタキシャル品質を改善し、発光ダイオード構造の発光効率を著しく向上させるように、発光ダイオード構造から垂直に発せられる光のエネルギーを増加させることができる。
ウゥー(Wuu)等は、410nm辺りにピーク発光波長を有する近紫外窒化物系発光ダイオード(LED)を開示している(非特許文献1)。パターンニングされたサファイア基板(PSS)LEDの電界発光強度は、従来のLEDの強度よりも63%大きいことが分かった。20mAの順電流で動作する典型的なランプ形状のPSS LEDについて、出力と外部量子効率は、それぞれ、10.4mWおよび14.1%であると予測された。光強度の改善は、貫通転位の減少およびPSSを用いた水平方向の光取り出し効率の増加によるものであろう。
台湾国特許第561632号明細書 台湾国特許第236773号明細書 台湾国特許第253771号明細書
"Enhanced Output Power of Near-Ultraviolet InGaN-GaN LEDs Grown on Patterned Sapphire Substrates," IEEE PHOTONICS TECHNOLOGY LETTERS, VOL. 17, NO. 2, FEBRUARY 2005
本発明の態様の1つは、欠陥を減少させ、静電気放電に対する保護能力を高めるための、パターンニングされた基板上に実質的に単一の結晶方位を有するエピタキシャル層を備えた電子装置または発光装置などの半導体装置を提供する。
本発明のこの態様による半導体装置は、基板、およびこの基板上に配置されたエピタキシャル層を備えている。本発明の実施の形態の1つにおいて、基板は、上面と、この上面に配置された複数のバンプとを備え、これらバンプの各々は、上面に対して実質的に平行な頂面と、上面と頂面との間の複数の壁面とを有する。本発明の実施の形態の1つにおいて、エピタキシャル層は、欠陥密度を減少させ、静電気放電に対する保護能力を高めるために、基板の上面およびバンプの壁面に同じ結晶方位を有する。
本発明の別の態様は、基板と、この基板上に配置されたエピタキシャル層を備えた半導体装置を提供する。本発明の実施の形態の1つにおいて、基板は、上面と、この上面に配置された複数のバンプとを備え、これらバンプの各々は、上面に対して実質的に平行な頂面と、上面と頂面との間の複数の壁面とを有する。本発明の実施の形態の1つにおいて、エピタキシャル層は、実質的に単一の結晶方位を有し、欠陥密度を減少させ、静電気放電に対する保護能力を高めるために、基板の上面およびバンプの壁面を被覆する。
前述のものは、以下の本発明の詳細な説明がよりよく理解されるように、本発明の特徴および技術的利点をむしろ広く要点をまとめて述べたものである。本発明の追加の特徴および利点は、以下に記載されており、本発明の特許請求の範囲の主題を形成する。開示された概念および特定の実施の形態は、本発明の同じ目的を実施するための他の構造またはプロセスを改変または設計するための根拠として容易に利用してよいことが当業者には等界されるであろう。そのような同等の構成は、添付の特許請求の範囲に述べられた本発明の精神および範囲から逸脱しないことが当業者に理解されるであろう。
本発明の目的および利点は、以下の説明を読み、添付の図面を参照した際に明らかになるであろう。
本発明の第1の実施の形態による半導体装置の平面図 図1の線1−1に沿った断面図 本発明の第1の実施の形態による基板の平面図 本発明の第1の実施の形態による基板の走査型電子顕微鏡画像 図5Aは本発明の実施の形態の1つによる半導体装置の透過型電子顕微鏡画像;図5Bは図5Aの観察区域を示す概略図;図5C〜5Fは本発明の実施の形態の1つによる半導体装置のある領域でのナノビーム回折画像 図6Aは本発明の比較の実施の形態の1つによる半導体装置の透過型電子顕微鏡画像;図6B〜6Eは本発明の比較の実施の形態の1つによる半導体装置のナノビーム回折画像 従来技術で製造されたエピタキシャル層の表面形状の画像 従来技術で製造されたエピタキシャル層の表面形状の画像 本発明で製造されたエピタキシャル層の表面形状の画像 本発明で製造されたエピタキシャル層の表面形状の画像
従来技術の問題を解決して発光効率を高めるべく、本願発明者は、パターンニングされたサファイヤ基板を発光ダイオードのエピタキシャル基板として用いて、発光構造により発生した光束をパターンニングされたサファイヤ基板のバンプの最上面、斜面および壁面にて異なる角度で反射/回折させることで、発光構造により発生した光束がこの半導体発光装置の内部で繰り返して反射することを大幅に低減し、よってこの光束がその発光構造自身により吸収されて減衰し消滅するのを回避して、光取り出し効率を高めた、発明名称「SEMICONDUCTOR LIGHT-EMITTING DEVICE」(米国特許出願第12/327367号明細書参照)を開示している。その全文を引用する方式で本文中に組み入れる。
しかしながら、パターンニングされたサファイヤ基板のバンプの最上面、斜面および壁面の結晶方位(orientation)は異なるとともにエピタキシャル成長に供されることにより、異なる結晶方位で成長した結晶粒子は接触して膜層を形成するに際して、結晶方位が異なることから、空洞状の欠陥(図16に示す)が形成されてしまうことを回避できない。したがって、後続のエピタキシャル成長による発光構造内部にも空洞状の欠陥(図17に示す)が形成されてしまい、つまりは発光構造内部の欠陥密度が増加することで半導体装置における静電気放電(ESD)に対する保護能力も低下してしまう。このパターンニングされた基板(複数の結晶方位を有する)にて派生的に欠陥密度が増加してしまう問題を解決すべく、本願発明者はエピタキシャル成長工程の前に、パターンニングされた基板上に予め熱処理工程を施しておき、後続のエピタキシャル成長工程では特定面方向のみエピタキシャル層を成長させ、その他の面方向ではエピタキシャル層を成長させないようにした。このようにエピタキシャル層は結晶方位が実質的に単一方向となり、結晶成長方向が異なる結晶粒子が欠陥を形成する問題を解決している。詳細は下記のとおりである。
図1は、本発明の第1の実施の形態による半導体装置10の平面図であり、図2は、図1の線1−1に沿った断面図である。本発明の実施の形態の1つにおいて、半導体装置10は、複数のバンプ30を有する基板12、基板12上に配置されたバッファ層13、バッファ層13上に配置されたn型半導体層14、n型半導体層14上に配置された発光構造16、発光構造16上に配置されたp型半導体層18、p型半導体層18上に配置された接触層20、接触層20上に配置された透明導電層22、n型半導体層14上に配置された第1の電極24、および透明導電層22上に配置された第2の電極26を備えている。
図3は、本発明の第1の実施の形態による基板12の平面図であり、図4は、本発明の第1の実施の形態による基板12の走査型電子顕微鏡画像である。本発明の実施の形態の1つにおいて、基板12は上面12Aを有し、この上面12A上にはバンプ30が周期的に配置されている。本発明の実施の形態の1つにおいて、バンプ30は、複数の奇数列と複数の偶数列に配列され、偶数列のバンプ30の各々は、奇数列のバンプ30の隣接する対の間に、ある間隔で配列されている。本発明の実施の形態の1つにおいて、バンプ30の高さは0.5および5マイクロメートルの間であり、隣接する2つのバンプ30の間の間隔は0.5および10マイクロメートルの間であり、バンプ30の幅は0.5および5マイクロメートルの間である。
本発明の実施の形態の1つにおいて、各バンプ30は、頂面32、3つの壁面34、および頂面32と壁面34との間に挟まれた3つの傾斜面36を有し、傾斜面36の各々は、壁面34の内の2つの間にある。バンプ30の壁面34および傾斜面36は異なる傾斜角を有する。傾斜角とは、上面12Aと壁面34(または傾斜面36)との間の角度である。壁面34および傾斜面36は連結されており、傾斜面36と壁面34との間の傾斜角は90および180度の間である。その上、バンプ30は、3つの角を持つベース面38を有し、これらの角の接続は弧状であり、すなわち、壁面34は弧状である。
図5Aは、透過型電子顕微鏡(TEM)画像であり、図5Bは、図5Aの観察区域を示す概略図であり、図5Cから5Fは、本発明の実施の形態の1つによる半導体装置10の異なる領域でのナノビーム回折(NBD)画像である。本発明の実施の形態の1つにおいて、基板はサファイア基板であり、n型エピタキシャル層14は窒化ガリウム(GaN)層であり、熱処理プロセスが、壁面34が結晶成長に実質的に適さないように、バッファ層13をエピタキシャルプロセスにより成長させる前に所定の温度で実施される。本発明の実施の形態の1つにおいて、熱処理プロセスは、約200トールで3分間に亘り1030℃および1050℃の間で行われることが好ましく、必要に応じて、結晶成長に適した表面を形成するように、上面12Aおよび頂面32上のダングリング・ボンドを除去するのに対し、バンプ30の壁面34は、そのダングリング・ボンドによりまだ占められており、結晶成長に適していない。添付の特許請求の範囲に定義されるように本発明の精神および範囲から逸脱せずに、表面条件を変えるための種の添加または熱処理プロセスの温度、圧力および期間の様々な変更を行うことができるのが理解されよう。
その結果、エピタキシャル層13は、基板12の上面12Aおよび頂面32から成長し、次いで、バンプ30の壁面まで延在し、よって、エピタキシャル層13は、図5Dおよび5Eに示すように、基板12の上面12Aとバンプ30の壁面34に実質的に同じ結晶方位を有する。本発明の実施の形態の1つにおいて、エピタキシャル層13は、エピタキシャル層13の内側に空隙が実質的に埋め込まれずに、基板12の上面12Aとバンプ30の壁面34を実質的に被覆する。特に、バンプ30の壁面34上のエピタキシャル層13の回折画像は、図5Fに示すように、基板12の回折画像と一致する。その結果、エピタキシャル層13とその上の層の欠陥密度を減少させることができ、半導体装置10は、減少した欠陥密度のために静電気放電に対する保護能力が向上している。
図6Aは、透過型電子顕微鏡画像であり、図6Bから6Eは、本発明の比較の実施の形態の1つによる、バッファ層13を成長させる前に1050℃より高い温度で熱処理プロセスにより形成した半導体装置のナノビーム回折画像である。この熱処理プロセスにより、基板12の上面12Aとバンプ30の壁面34と頂面32が結晶成長に適するように、これらの面のダングリング・ボンドを除去し、エピタキシャル層13は、基板12の上面12Aおよびバンプ30の壁面34のいずれからも成長できる。その結果、エピタキシャル層13は、図6Cおよび6Dに示されるように、基板12の上面12Aとバンプ30の壁面34上に異なる結晶方位を有し、基板12上に調製されたエピタキシャル層は、壁面と上面との間の界面に欠陥を本質的に有する。特に、バンプの壁面上のエピタキシャル層の回折画像は、図6Eに示されるように、基板の回折画像とは一致しない。その結果、バッファ層の上の層において欠陥密度が増加し、半導体装置は、増加した欠陥密度のために静電気放電に対する保護能力が不十分である。
本発明の実施の形態の1つにおいて、基板12は、サファイア、シリコン、または炭化ケイ素などの透明絶縁材料を含み;バッファ層13、n型半導体層14、発光構造16およびp型半導体層18は、AlGaN、GaN、InGaN、AlGaInN、GaP、およびGaAsPからなる群より選択されるIII−V材料を含んでよく;接触層20は、AlGaN、GaN、InGaN、AlGaInN、GaP、またはGaAsPなどのIII−V材料を含み;透明導電層22は、酸化インジウム、酸化スズまたは酸化インジウムスズを含み;発光構造16は、n型半導体層14上のpクラッド層とnクラッド層との間に挟まれた量子井戸または多重量子井戸を含んでよい。その上、n型半導体層14、発光構造16およびp型半導体層18は、ZnCdSe、ZnMgSe、ZnBaSe、ZnBeSe、ZnCaSe、ZnSrSe、ZnCdSSe、ZnMgSSe、ZnCdTe、ZnMgTe、ZnBaTe、ZnBeTe、ZnCaTe、ZnSrTe、ZnCdSTeおよびZnMgSTeからなる群より選択されるII−VI材料を含んでもよい。特に、このエピタキシャル装置は、基板12上にこれらの層を調製するのに使用できる。
本発明の実施の形態の1つにおいて、頂面32は、基板12の上面12Aに対して実質的に平行なC面(0,0,1)である。バンプ30の調製は、基板の一部分を被覆する複数のパターンを有するマスクを形成し、エッチングプロセスを行って、マスクにより被覆されていない基板の一部分を除去して、パターンの下にバンプ30を形成する各工程を含んでよい。本発明の実施の形態の1つにおいて、このエッチングプロセスは、リン酸を含むエッチング液を用いたウェットエッチングプロセスである。
図7および図8は従来技術で製造されたエピタキシャル層の表面形状の画像である。従来技術では図4の基板を用いて、エピタキシャル成長工程を行ってバッファ層13を成長させる前に、壁面34が実質的にエピタキシャル成長に適さなくするために予め所定温度で熱処理工程を施すことをしていないため、C面(0,0,1)にエピタキシャル層が成長する以外に、例えば図7に示すバッファ層13の表面形状の画像のように、その他の面方向でもエピタキシャル層が成長してしまう。従来技術ではエピタキシャル製造工程で複数の結晶成長方向でエピタキシャル層の成長を許容しているため、図8に示すp型半導体層18の表面形状の画像のように、エピタキシャル成長工程が完了した半導体装置の表面形状を倍率5,000倍で拡大したときに空洞状の欠陥がはっきりと現れている。
図9および図10は本発明で製造されたエピタキシャル層の表面形状の画像である。本発明は同様に図4の基板を用いているものの、エピタキシャル成長工程でバッファ層13を成長させる前に、壁面34が実質的にエピタキシャル成長に適さなくするために予め所定温度で熱処理工程を施しているため、エピタキシャル成長工程でC面(0,0,1)にのみエピタキシャル層が成長しており、例えば図9に示すバッファ層13の表面形状の画像のように、その他の面方向にはエピタキシャル層は成長していない。本発明ではエピタキシャル層が単一方向のみで成長するようにエピタキシャル成長工程を調節することで、欠陥の発生を効果的に低減しているため、図10に示すp型半導体層18の表面形状の画像のように、表面形状の画像を50,000倍で拡大したとしても、顕著な空洞状の欠陥が観察されることはない。
本発明の開示およびその利点を詳しく記載してきたが、添付の特許請求の範囲により定義された本発明の精神および範囲から逸脱せずに、様々な変更、置換および改変を行えることが理解されよう。例えば、先に論じられたプロセスの多くは、異なる方法論により実施しても、他のプロセスにより置き換えられても、もしくはその組合せであっても差し支えない。
さらに、本発明の範囲は、本明細書に記載されたプロセス、装置、製造、物質の組成、手段、方法および工程の特定の実施の形態に制限されることを意図したものではない。ここに記載された対応する実施の形態と実質的に同じ機能を果たす、または実質的に同じ結果を達成する、既存の、または後に開発される、プロセス、装置、製造、物質の組成、手段、方法、または工程を、本開示にしたがって利用してもよいことが、当業者にはこの開示から明らかであろう。したがって、添付の特許請求の範囲は、そのようなプロセス、装置、製造、物質の組成、手段、方法、または工程をその範囲に含めることを意図している。
10 半導体装置
12 基板
13 バッファ層
14 n型半導体層またはエピタキシャル層
16 発光構造
18 p型半導体層またはエピタキシャル層
20 接触層
22 透明導電層
24 第1の電極
26 第2の電極
30 バンプ
32 頂面
34 壁面
36 傾斜面

Claims (12)

  1. 半導体装置であって、当該半導体装置が、
    上面および該上面に配置された複数のバンプを備えた基板であって、前記バンプの各々が、前記上面に対して実質的に平行な頂面および該頂面と前記上面との間の複数の壁面を有するものである基板
    前記基板上に配置されたエピタキシャル層であって、該基板の上面および前記バンプの壁面に実質的に同じ結晶方位を有するエピタキシャル層、および、
    前記壁面と前記エピタキシャル層との間に位置する前記壁面のダングリング・ボンドであって、当該ダングリング・ボンドからは前記エピタキシャル層は成長していないもの、
    有してなり、
    前記バンプの各々が、前記頂面と前記壁面との間に挟まれた複数の傾斜面を含み、該傾斜面の各々が前記壁面の内の2つの間にあり、前記エピタキシャル層が、前記バンプの壁面と傾斜面に同じ結晶方位を有し、
    前記傾斜面および前記壁面が異なる傾斜角を有することを特徴とする半導体装置。
  2. 前記傾斜面が前記壁面に接触し、前記傾斜面と前記壁面との間の傾斜角が90度および180度の間であることを特徴とする請求項記載の半導体装置。
  3. 前記壁面が弧状であることを特徴とする請求項記載の半導体装置。
  4. 前記バンプの壁面上の前記エピタキシャル層の回折画像が、前記基板の回折画像と一致することを特徴とする請求項1記載の半導体装置。
  5. 前記頂面がC面であることを特徴とする請求項1記載の半導体装置。
  6. 前記バンプが前記上面に周期的に配列されていることを特徴とする請求項1記載の半導体装置。
  7. 前記バンプが、複数の奇数列と複数の偶数列で配列され、該偶数列のバンプの各々が、該奇数列のバンプの隣接する対の間にある間隔で配列されていることを特徴とする請求項1記載の半導体装置。
  8. 前記バンプの高さが0.5および5マイクロメートルの間であることを特徴とする請求項1記載の半導体装置。
  9. 隣接する2つの前記バンプの間の間隔が0.5および10マイクロメートルの間であることを特徴とする請求項1記載の半導体装置。
  10. 前記バンプの幅が0.5および5マイクロメートルの間であることを特徴とする請求項1記載の半導体装置。
  11. 前記エピタキシャル層上に配置された発光構造をさらに備えることを特徴とする請求項1記載の半導体装置。
  12. 前記バンプが、前記発光構造からの光を散乱および/または分散させるように構成されていることを特徴とする請求項11記載の半導体装置。
JP2010150905A 2010-03-26 2010-07-01 半導体装置 Active JP5181370B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/732,537 2010-03-26
US12/732,537 US8258531B2 (en) 2010-03-26 2010-03-26 Semiconductor devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012286293A Division JP2013110426A (ja) 2010-03-26 2012-12-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011211145A JP2011211145A (ja) 2011-10-20
JP5181370B2 true JP5181370B2 (ja) 2013-04-10

Family

ID=44655343

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010150905A Active JP5181370B2 (ja) 2010-03-26 2010-07-01 半導体装置
JP2012286293A Pending JP2013110426A (ja) 2010-03-26 2012-12-27 半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012286293A Pending JP2013110426A (ja) 2010-03-26 2012-12-27 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8258531B2 (ja)
JP (2) JP5181370B2 (ja)
KR (1) KR101208803B1 (ja)
CN (2) CN103346228B (ja)
TW (2) TWI533471B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976819B1 (ko) * 2010-02-10 2010-08-20 (주)더리즈 반도체 기판 및 이를 이용한 발광소자
TWI430476B (zh) * 2010-05-24 2014-03-11 Huga Optotech Inc 半導體發光元件
EP2837021A4 (en) * 2012-04-13 2016-03-23 Tandem Sun Ab MANUFACTURING A SEMICONDUCTOR DEVICE
TWI515929B (zh) * 2012-04-24 2016-01-01 新世紀光電股份有限公司 發光角度收斂之圖案化基材及發光二極體元件
TW201616674A (zh) * 2014-10-17 2016-05-01 新世紀光電股份有限公司 發光二極體基板之圖形化微結構

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595277B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 GaN系半導体発光ダイオード
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP3991823B2 (ja) 2002-09-04 2007-10-17 昭和電工株式会社 Iii族窒化物半導体結晶、その製造方法、iii族窒化物半導体エピタキシャルウェーハ
WO2005018008A1 (ja) * 2003-08-19 2005-02-24 Nichia Corporation 半導体素子
KR100714639B1 (ko) * 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
TWI236773B (en) 2004-06-21 2005-07-21 Nat Univ Chung Hsing High-efficiency light-emitting device
JP4645225B2 (ja) * 2005-02-24 2011-03-09 豊田合成株式会社 半導体素子の製造方法
CN101232067B (zh) * 2005-05-16 2013-05-15 索尼株式会社 发光二极管及其制造方法、集成发光二极管、以及显示器
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
JP2007012809A (ja) * 2005-06-29 2007-01-18 Univ Of Tokushima 窒化ガリウム系化合物半導体装置およびその製造方法
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
TWI253771B (en) 2005-07-25 2006-04-21 Formosa Epitaxy Inc Light emitting diode structure
JP2007201379A (ja) * 2006-01-30 2007-08-09 Hamamatsu Photonics Kk 化合物半導体基板、その製造方法及び半導体デバイス
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP4231088B2 (ja) * 2007-12-27 2009-02-25 富士通株式会社 光磁気記録媒体

Also Published As

Publication number Publication date
US8258531B2 (en) 2012-09-04
KR101208803B1 (ko) 2012-12-06
US20110233582A1 (en) 2011-09-29
TW201133935A (en) 2011-10-01
TWI533471B (zh) 2016-05-11
JP2011211145A (ja) 2011-10-20
CN102201510B (zh) 2013-07-24
JP2013110426A (ja) 2013-06-06
CN102201510A (zh) 2011-09-28
TW201448268A (zh) 2014-12-16
CN103346228A (zh) 2013-10-09
KR20110108224A (ko) 2011-10-05
TWI450417B (zh) 2014-08-21
CN103346228B (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
US8847199B2 (en) Nanorod light emitting device and method of manufacturing the same
JP4927042B2 (ja) 光子結晶発光素子及びその製造方法
US9831385B2 (en) Semiconductor light-emitting devices
US8247822B2 (en) Semiconductor light-emitting device
JP5673581B2 (ja) Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子、ランプ、並びに、レチクル
JP5306779B2 (ja) 発光素子及びその製造方法
JP2009147140A (ja) 発光素子および発光素子の製造方法
JP2007165908A (ja) 垂直型発光素子及びその製造方法
TWI774759B (zh) 發光元件及其製造方法
JP5181370B2 (ja) 半導体装置
KR102284535B1 (ko) 발광 소자 및 그 제조 방법
JP5165668B2 (ja) 半導体発光素子及びその製造方法
JP2009123836A (ja) 窒化物半導体発光素子
KR20090017945A (ko) 반도체 발광소자 및 그 제조방법
KR20120128961A (ko) 반도체 발광소자 및 그 제조방법
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
KR20100054594A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100826395B1 (ko) 수직구조 질화물 반도체 발광소자 제조방법
KR20130073546A (ko) 반도체 소자 및 이를 제조하는 방법
KR20110114812A (ko) 지향특성 조절이 가능한 발광다이오드 및 그 제조방법
KR20110092525A (ko) 반도체 발광소자 제조방법
KR20110092527A (ko) 반도체 발광소자 제조방법 및 이에 의하여 제조된 반도체 발광소자

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20121129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20121130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121227

R150 Certificate of patent or registration of utility model

Ref document number: 5181370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250