KR20090017945A - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20090017945A
KR20090017945A KR1020070082493A KR20070082493A KR20090017945A KR 20090017945 A KR20090017945 A KR 20090017945A KR 1020070082493 A KR1020070082493 A KR 1020070082493A KR 20070082493 A KR20070082493 A KR 20070082493A KR 20090017945 A KR20090017945 A KR 20090017945A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
layer
semiconductor
uneven
Prior art date
Application number
KR1020070082493A
Other languages
English (en)
Other versions
KR101382801B1 (ko
Inventor
손효근
정흥섭
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070082493A priority Critical patent/KR101382801B1/ko
Publication of KR20090017945A publication Critical patent/KR20090017945A/ko
Application granted granted Critical
Publication of KR101382801B1 publication Critical patent/KR101382801B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명의 실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 반도체 발광소자는 표면이 요철 형상으로 형성된 요철표면의 반도체층; 상기 요철표면의 반도체층 위에 각 층이 요철 형태로 형성된 발광 구조물을 포함한다.
반도체, 발광소자, 요철 구조

Description

반도체 발광소자 및 그 제조방법{Semiconductor light emitting device and fabrication method thereof}
본 발명의 실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
일반적으로 반도체 발광소자는 자외선, 청색 및 녹색 영역을 포괄하는 발광 영역을 가진다. 특히, GaN계 질화물 반도체 발광소자는 그 응용 분야에 있어서 청색/녹색 LED의 광소자 및 MESFET(Metal Semiconductor Field Effect Transistor), HEMT (Hetero junction Field - Effect Transistors) 등의 고속 스위칭 소자, 고출력 소자에 응용되고 있다.
도 1은 종래 반도체 발광소자를 나타낸 도면이다.
도 1을 참조하면, 반도체 발광소자(10)는 사파이어 기판(11) 위에 n형 반도체층(13), 활성층(15) 및 p형 반도체층(17)을 형성하게 된다. 부분 식각 공정을 통해 상기 n형 반도체층(13) 위에 n형 전극(19) 및 p형 반도체층(17) 위에 p형 전극(21)이 형성된다.
이러한 반도체 발광소자(10)는 p형 전극(21) 및 n형 전극(19)에 전압을 인가하면, p형 반도체층(17)과 n형 반도체층(13) 사이에 순방향 바이어스(forward bias)가 걸리게 된다. 이때 상기 활성층(15)에서 전자 및 정공들이 재 결합(recombination)되어 광을 방출하게 된다.
이러한 반도체 발광소자(10)는 내부에 흐르는 전류로부터 많은 양의 빛을 얻기 위해 내부 양자효율(internal quantum efficiency)이 높아야 하고, 발광 빛이 발광 소자의 외부로 빠져나오도록 하는 적출효율(extraction efficiency)이 높아야 한다. 이를 위해 사파이어 기판(11) 및 n형 반도체층(13) 사이에 결정성이 우수한 반도체층을 성장시켜 발광 소자의 내부 양자 효율을 높이고, 반도체층의 기하학적 구조를 변형시킴으로써, 발광 빛의 내부 전반사(total internal reflection) 비율을 줄여 발광 소자의 적출 효율을 높여주어야 한다.
종래 반도체 발광 소자에서는 활성층에서 발산된 빛의 많은 양이 발광 소자의 외부로 잘 빠져나가지 못하고, 내부에서 전반사를 일으키며 순환하다가 소멸되는 문제가 있다.
본 발명의 실시 예는 기판 위의 반사체층 및 발광 구조물에 대해 요철 구조로 형성시켜 줌으로써, 광 적출 효율을 개선시켜 줄 수 있도록 한 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명의 실시 예는 경사진 요철 구조의 활성층을 제공함으로써, 활성층 내부의 전자와 정공이 보다 효율적으로 재 결합할 수 있도록 한 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명의 실시 예에 따른 반도체 발광소자는 표면이 요철 형상으로 형성된 요철표면의 반도체층; 상기 요철표면의 반도체층 위에 각 층이 요철 형태로 형성된 발광 구조물을 포함한다.
본 발명의 실시 예에 따른 반도체 발광소자 제조방법은 요철표면의 반도체층을 형성하는 단계; 상기 요철표면의 반도체층 위에 각 층이 요철 구조로 형성된 발광 구조물을 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 반도체 발광소자 및 그 제조방법에 의하면, 반도체 발광소자의 내부에서 발광된 빛을 반사, 산란 또는 굴절시켜 줌으로써, 내부 전반사 비율을 감소시켜 줌으로써, 광 적출효율 및 외부 양자효율을 개선시켜 줄 수 있다.
또한 반도체 발광소자의 광 특성 및 신뢰성을 개선시켜 줄 수 있다.
또한 활성층의 경사 구조로 인해 발광 면적을 확대와 더블어, 전자와 정공이 보다 효율적으로 재 결합될 수 있어, 내부 양자 효율을 높여줄 수 있다.
이하 첨부된 도면을 참조하여 본 발명을 설명하면 다음과 같다.
도 2는 본 발명 실시 예에 따른 반도체 발광소자를 나타낸 도면이다.
도 2를 참조하면, 반도체 발광소자(100)는 기판(110), 요철표면의 반도체층(120), 그리고 요철 구조의 발광 구조물로서 요철 구조의 제 1도전성 반도체층(140), 요철 구조의 활성층(140) 및 요철 구조의 제 2도전성 반도체층(150)을 포함한다.
상기 기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 발광 구조물 생성 후 제거될 수도 있다.
상기 기판(110) 위에는 마스크 패턴(112)이 형성된다. 상기 마스크 패턴(112)은 Si02, Si0x, SiN2, SiNx, SiOxNy 또는 금속물질로 이루어진 군에서 선택될 수 있다. 여기서, 상기 마스크 패턴(112)의 평면 형상은 사각형, 오각형 등의 다각형 또는/및 원 형태로 형성될 수 있다.
상기 마스크 패턴(112)이 형성된 기판(110) 위에 요철표면의 반도체층(120)을 형성하게 된다. 상기 요철표면의 반도체층(120)은 GaN, InN, InGaN, AlGaN, 또 는 InAlGaN으로 이루어진 군에서 선택될 수 있다. 또한 요철표면의 반도체층(120)은 도펀트가 도핑되지 않는 언도프드 반도체층이나 n형 도펀트가 도핑된 도전형 반도체층으로 구현될 수도 있다.
이러한 요철 구조의 반도체층(120)은 저결함 반도체층으로서, 마스크 패턴(112)이 형성되지 않는 영역부터 제 1반도체층(122) 이 형성된 후, 상기 제 1반도체층이 일정 높이로 형성되면 제 2반도체층(도 5의 124)이 형성되어, 이웃한 제 2반도체층과 봉합됨으로써, 요철표면의 반도체층(120)의 표면이 요철 형상으로 형성되어 진다.
이러한 요철표면의 반도체층(120)의 표면(126)은 요철(126a,126b) 구조로 형성되는 데, 상기 요(126a) 부분의 깊이는 0<깊이≤5um로 형성되며, 요와 요 사이의 주기 또는 철(126b)과 철(126b) 사이의 주기는 0< 주기 ≤10um로 형성될 수 있다. 또한 요철표면의 반도체층(120)의 관통 전위 밀도는 a ×107/cm2 이하이며, 상기 a는 0<a≤10이 된다. 즉, 관통 전위 밀도는 ~108/cm2이 될 수 있다.
상기 기판(110) 위의 요철표면의 반도체층(120)은 ELO(epitaxial lateral overgrowth) 방식과, PSS (patterned sapphire substrate)를 이용하는 LEPS (lateral epitaxy on patterned sapphire substrate) 방식과, PE(pendeo-epitaxy) 방식과, 패턴된 기판(예: Si)을 이용하는 CE(cantilever epitaxy) 방식 등 다양한 선택적 성장기술을 이용하여 성장될 수 있다.
상기 기판(110)과 요철표면의 반도체층(120) 사이에는 버퍼층(미도시)이 형 성될 수 있다. 상기 버퍼층은 상기 기판(110)과의 격자 상수 차이를 줄여주기 위한 층으로서, GaN 버퍼층, AlN 버퍼층, AlGaN 버퍼층, InGaN 버퍼층 등이 선택적으로 형성될 수 있다. 이러한 버퍼층은 형성되지 않을 수도 있다.
상기 요철표면의 반도체층(120) 위에는 요철 구조의 발광 구조물이 형성된다. 상기 발광 구조물은 요철 구조의 제 2도전성 반도체층(130), 요철 구조의 활성층(140), 요철 구조의 제 2도전성 반도체층(150)을 포함한다.
상기 제 1도전성 반도체층(130)은 요철표면의 반도체층(120) 위에 요철(132a,132b) 구조로 형성된다. 상기 제 1도전성 반도체층(130)은 적어도 한 층 이상의 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 GaN, AlGaN, InGaN 등 중에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트가 선택적으로 도핑된다.
여기서 상기 제 1도전성 반도체층(130) 위에는 요철표면(141n)의 활성층(140)이 형성된다. 상기 활성층(140)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성된다. 상기 활성층(140)은 InGaN으로 이루어진 양자 우물층(141)과, AlGaN 또는 GaN으로 이루어진 양자 장벽층(142)이 교대로 형성되며, 다중 양자우물 구조인 경우 양자 우물층 및 양자 장벽층의 주기가 여러 주기(예: 10주기)로 형성될 수 있다. 이러한 양자 우물층(141) 및 양자 장벽층(142)은 역 다각형 뿔 또는 역 피라미드 형상과 같은 요철표면(141a,142a)을 갖는다.
상기 활성층(140)의 양측에는 도전성 클래드층이 각각 형성될 수도 있다.
상기 활성층(140) 위에는 요철 구조의 제 2도전성 반도체층(150)이 형성된 다. 상기 제 2도전성 반도체층(150)은 적어도 한 층 이상의 p형 반도체층으로 구현될 수 있으며, 상기 p형 반도체층은 GaN, AlGaN, InGaN, InN, AlN, AlInGaN 등 중에서 선택될 수 있으며, p형 도펀트(예: Mg, Ze)가 도핑된다. 이러한 제 2도전성 반도체층(150)의 표면(152)은 역 다각형 뿔 또는 역 피라미드 형상의 요철 구조로 형성된다.
이러한 반도체 발광소자(100)는 수평형 반도체 발광소자로 구현될 경우, 상기 제 2도전성 반도체층(150)에서 제 1도전성 반도체층(130)의 일 부분까지 부분 시각하여 노출시키고, 제 1도전성 반도체층(130)에 제 1전극을 형성하며, 제 2도전성 반도체층(150)에 제 2전극을 형성할 수 있다. 또한 수직형 반도체 발광소자로 구현될 경우 제 2도전성 반도체층(150) 위에 제 2전극과 기판 기능을 수행하는 전도성 지지기판(미도시)을 형성한 후, 상기 기판(110)을 레이저 리프트 오프(LLO) 방법으로 제거한 후, 제 1전극을 형성하게 된다.
또한 반도체 발광소자는 pn 접합 구조 또는 np 접합 구조로 구현할 수 있으며, 제 2도전성 반도체층(150) 위에 제 3도전성 반도체층을 형성하여, npn 또는 pnp 등의 구조로 형성할 수도 있다.
한편, 본 발명의 실시 예에 따른 반도체 발광소자의 제조 과정에 대하여 도 3 내지 도 7을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 기판 위에 마스크층이 형성된 단면도이고, 도 4는 도 3의 마스크층의 식각에 따른 마스크 패턴을 나타낸 측 단면도이다.
도 3 및 도 4를 참조하면, 기판(110) 위에 성장 마스크 물질을 PECVD 또는 스퍼터링 장비를 이용하여 성장 마스크층(111)을 형성하게 되며, 상기 증착된 성장 마스크층(111)은 소정의 패턴으로 건식 또는 습식 식각 공정을 수행하여 마스크 패턴(112)이 형성된다. 여기서, 상기 마스크 물질은 Si02, Si0x, SiN2, SiNx, SiOxNy 또는 금속물질(예: 텅스텐) 중에서 선택될 수 있다.
여기서, 상기 마스크 패턴(112)은 평면 형상이 삼각형, 사각형, 오각형 등 다각형이나 원형 형상 또는 그물(net) 패턴의 마스크를 포함하며 소정 간격을 갖고형성된다. 또한 마스크 패턴(112)의 두께는 수십 nm ~ 수백 nm로 형성될 수 있다. 본 발명의 실시 예에서는 이에 대해 한정하지 않는다.
도 5는 본 발명의 실시 예에 따른 기판 위에 요철표면의 반도체층(120)을 나타낸 단면도이다. 도 6은 요철표면의 반도체층(120)에 의한 관통 전위가 감소된 상태를 나타낸 도면이다.
도 5를 참조하면, 상기 마스크 패턴(112)이 형성된 기판(110) 위에는 요철표면의 반도체층(120)이 형성된다. 상기 요철표면의 반도체층(120)은 제 1반도체층(122) 및 제 2반도체층(124)을 포함하며, 상기 제 1반도체층(122)은 마스크 패턴(112)이 형성되지 않는 영역부터 수직 방향의 성장이 촉진되는 구조로 형성되며, 상기 제 2반도체층(124)은 제 1반도체층(122) 사이 및 상기 마스크 패턴(124) 위에 수평 방향의 성장이 촉진되는 구조로 형성되어 다른 제 2반도체층과 봉합된다. 이러한 제 2반도체층(124)의 표면(126)이 역 육각형 뿔 또는 역 피라미드 형상을 갖는 요철(126a,126b) 구조로 형성될 수 있다.
상기 요철표면의 반도체층(120)은 예컨대, MOCVD 장비를 이용하여 소정의 성장 온도(500~1200℃)에서 NH3 및 TMGa를 공급하여 제 1 GaN 반도체층(122)을 1um 이상으로 성장시켜 준다. 이때 수평 성장이 좀더 활발한 조건에서 제 2 GaN 반도체층(124)이 성장되면서, 다른 수평 GaN 반도체층과 봉합될 수 있다. 이때 상기 제 2 GaN 반도체층(124)의 표면이 요철 형상일 때 수평 성장 단계를 멈추어 줌으로써, 요철표면의 반도체층(120)의 표면(126)이 요철(126a,126b) 형상으로 형성될 수 있다.
이러한 요철표면의 반도체층(120)은 GaN, InN, AlN, InGaN, AlGaN, 또는 InAlGaN으로 이루어진 군에서 선택될 수 있다. 여기서, 기판(110) 위의 요철표면의 반도체층(120)은 ELO(epitaxial lateral overgrowth) 방식과, PSS(patterned sapphire substrate)를 이용하는 LEPS (lateral epitaxy on patterned sapphire substrate) 방식과, PE(pendeo-epitaxy) 방식과, 패턴된 기판(예: Si)을 이용하는 CE(cantilever epitaxy) 방식 등 다양한 선택적 성장기술 중 어느 하나를 이용하여 선택적으로 성장될 수 있다. 또한 기판 위의 패턴은 다양한 패턴으로 형성할 수 있다.
도 6을 참조하면, 요철표면의 반도체층(120)의 표면(126)은 요철 구조로 형성되는 데, 상기 요(126a) 부분의 깊이는 0<깊이≤10um로 형성될 수 있으며, 요와 요 사이의 주기 또는 철(126b)과 철(126b) 사이의 주기는 0< 주기 ≤20um로 형성될 수 있다. 이러한 요철의 사이즈 및 주기는 제한하지 않는다. 또한 제 1반도체층(122)이 성장되고 제 2반도체층(124)의 성장 도중에 관통 전위(121)가 반도체층 의 수평 성장에 의해 수평 전위(123)로 꺾이게 되므로, 제 2반도체층(124)의 요철 표면에는 관통전위의 밀도가 감소될 수 있다. 예컨대, 요철표면의 반도체층(120)의 관통 전위 밀도는 a ×107/cm2 이하이며, 상기 a는 0<a≤10이 된다. 즉, 관통 전위 밀도는 ~108/cm2이 될 수 있다. 또한 성장 조건, 성장 마스크의 패턴 등에 따라 관통전위 밀도가 더 클 수도 있고 더 작을 수도 있다. 또한 수평성장 기술을 이용하여 상당 수의 관통 전위가 수평방향으로 꺾이도록 함으로써 요철표면의 반도체층(120)의 표면까지 전파되는 관통전위의 밀도를 종래보다 훨씬 감소시켜 줄 수 있다.
상기 요철표면의 반도체층(120)의 제 1반도체층(122)의 단면 형상은 삼각형, 사다리꼴, 사각형 형상 등과 같은 다각형으로 제조할 수 있는 데, 요철 구조의 표면 형상을 위해 역 육각형 뿔 또는 역 피라미드 형상으로 제공된다. 그리고, 도 9는 본 발명의 실시 예에 따른 요철표면의 반도체층(120)의 평면 SEM(scanning electron microscope) 사진을 나타낸 것으로서, 요철표면의 반도체층(120)의 표면(126)은 요(126a) 부분이 마스크 패턴(112) 영역에 형성되고, 철(126b) 부분이 마스크 패턴(112)의 사이의 영역에 형성된다. 이때의 요(126a)와 철(126b) 사이의 경사진 면{
Figure 112007059283132-PAT00001
}이 형성된다.
여기서, 상기 요철표면 반도체층(120)과 기판(110) 사이에는 GaN 버퍼층이 형성될 수 있다. 이러한 GaN 버퍼층은 500~600℃에서 20~30nm 두께로 성장될 수 있다.
상기 요철표면의 반도체층(120)의 위에는 도 7에 도시된 바와 같이, 요철 구조의 발광 구조물이 형성된다. 상기 발광 구조물은 제 1도전성 반도체층(130), 활성층(140) 및 제 2도전성 반도체층(150)을 포함한다.
상기 제 1도전성 반도체층(130)은 요철표면(132:132a,132b)을 갖는 n형 반도체층으로서, n형 도펀트가 도핑된 GaN, AlGaN, InGaN, InN, AlN, AlInGaN 등에서 선택적으로 형성될 수 있다. 상기 제 1도전성 반도체층(130)은 요철표면의 반도체층(120) 위에 요철 형태로 적층되도록 성장됨으로써, 제 1도전성 반도체층(130)의 표면(132)이 요철 구조로 형성된다.
여기서, 도 10은 제 1도전성 반도체층(130)의 평면 SEM 사진을 나타낸 도면으로서, 표면(132)은 육각 피라미드 요 영역(132a)과 그 요 영역 둘레의 철 영역(132b)이 연속적인 패턴으로 형성되어 진다.
상기 제 1도전성 반도체층(130) 위에는 요철표면(141n)의 활성층(140)이 형성된다.상기 활성층(140)은 양자 우물층(141) 및 양자 장벽층(142)의 주기를 갖고, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 양자 우물층(141) 및 양자 장벽층(142)의 표면 또는 계면이 요철 구조(141a,142a)로 형성되어 진다.
상기 활성층(140) 위에는 요철표면(152)의 제 2도전성 반도체층(150)이 형성된다. 상기 제 2도전성 반도체층(150)은 p형 반도체층으로 구현될 수 있으며, 상기 p형 반도체층은 p형 도펀트가 도핑된 GaN, AlGaN, InGaN, InN, AlN, AlInGaN 등에서 선택될 수 있다.
도 8은 본 발명의 실시 예에 따른 활성층(140)의 구조를 나타낸 도면이다.
도 8을 참조하면, 활성층(140)은 c-축([0001])과 수직인 평면(141m) 또는 계면((0001)), 그리고 경사진 표면(141j)을 포함할 수 있다. 이러한 활성층(140)에서 C-축과 수직인 평면 또는 계면은 QCSE(Quantum Confined Stark Effect)를 줄이고 반도체 요철표면을 통한 발광 빛의 적출 효율을 높여주기 위해 최소 또는 적은 비율로 형성시켜 줄 수 있다. 이에 따라 요철 구조의 활성층은 그 내부의 전자와 정공의 재 결합 효율을 개선시켜 줄 수 있다. 결과적으로는, 내부 양자 효율을 개선시켜 줄 수 있다.
또한 요철 구조의 반도체층(120,130,140,150)을 형성시켜 줌으로써, 광의 반사, 산란을 유도함으로써, 내부 전반사 비율을 감소시키고, 발광 소자의 적출효율을 향상시켜 줄 수 있다. 결과적으로는, 외부 양자효율을 개선시켜 줄 수 있다.
도 11 및 도 12는 본 발명의 실시 예에 따른 제 1도전성 반도체층 또는 요철표면의 반도체층의 평면의 동일 위치에서의 SEM 사진과 CL(cathode luminescence) 이미지를 나타낸 것이다.
도 11의 SEM 사진에서는 요철 구조는 벌집 모양으로서, 육각 피라미드형 요 영역과 육각 선형 철 영역(c-축과 수직인 평면)의 연결 구조로 이루어진다. 이러한 요철 구조의 요 영역의 경사면에서 광이 철 영역보다 잘 추출됨으로써, LED의 추출 효율을 높일 수 있다. 도 12에 도시된 바와 같이, 외부에서 전자빔을 조사하였을 때 제 2도전성 반도체층의 GaN에서 발광된 대부분의 광이 경사진 영역에서 방출되는 것을 보여준다. 이때 경사진 영역에서 광 추출 효율이 평면 영역보다 높게 나타난다. 이에 도시된 바와 같이, CL 이미지에서 GaN 밴드에지(bandedge)의 발광 빛 (예: 364nm)의 대부분이 요철 구조의 반도체 표면의 경사면을 통해 적출되고 있다.
도 13 및 도 14는 본 발명의 다른 크기의 요철 표면을 갖는 제 1도전성 반도체층 또는 요철표면의 반도체층의 평면 SEM 사진 및 CL 이미지를 나타낸 도면이다. 즉, 도 13 및 도 14의 요철 구조는 도 11 및 도 12의 요철 구조보다는 요의 크기가 작거나 불규칙한 크기로 형성되며, 이때 요철 구조에 철 표면이 상대적으로 증가하게 된다. 도 13 및 도 13에 도시된 바와 같이, CL 이미지에서 GaN 밴드에지(bandedge)의 발광 빛(예: 364nm)의 대부분이 요철 구조의 반도체 표면의 경사면을 통해 적출되고 있다. 즉, 육각 피라미드형 요 영역에서 광이 철 영역보다 광 추출 효율이 높게 나타남을 알 수 있다. 또한 도 13은 도 11과 비교하여, c-축과 수직인 평면의 영역은 보다 넓고 c-축으로부터 기울어진 경사면은 보다 좁게 형성된다. 이에 따라 경사면에 성장되는 양자 우물층의 영역도 좁아지게 형성될 수 있다. 이러한 경사진 양자 우물층에서는 분극 현상으로 인한 전계가 약하기 때문에 활성층 내부의 전자와 정공이 보다 효율적으로 재 결합할 수 있다.
따라서, 도 11과 도 13을 비교할 때, 발광 구조물의 각 층 특히, 활성층의 요 영역이 철 영역보다 넓을수록 광 추출 효율을 높일 수 있다.
도 15는 본 발명의 실시 예에 따른 반도체 발광소자(100A)의 제 1변형 예를 나타낸 도면이다. 이러한 제 1변형 예는 도 2와 동일 부분에 대해서는 동일 부호로 처리하며 중복 설명은 생략하기로 한다.
상기 반도체 발광소자(100A)의 기판(110) 위에 버퍼층(114) 또는 수 마이크 로 미터 두께 이상의 반도체 벌크 층을 형성하고, 상기 버퍼층(114) 위에 마스크층을 형성한 후 식각 공정을 통해 소정 형상의 마스크 패턴(112a)을 형성해 준다. 여기서 버퍼층(114)은 GaN 버퍼층, AlN 버퍼층, AlGaN 버퍼층, InGaN 버퍼층 중에서 선택적으로 형성될 수 있다.
상기 버퍼층(114) 위에 마스크 패턴(112a)이 형성되면, 상기 버퍼층(114) 및 마스크 패턴(112a) 위에 제 2반도체층(120)이 형성되어 진다. 여기서, 제 2반도체층(120)은 ELO 방식을 이용하여 성장될 수 있다.
도 16은 본 발명의 실시 예에 따른 반도체 발광소자(100B)의 제 2변형 예이다. 이러한 제 2변형 예는 도 2와 동일 부분에 대해서는 동일 부호로 처리하며 중복 설명은 생략하기로 한다.
도 16을 참조하면, 반도체 발광소자(100B)는 기판(110a) 위에 요철 패턴(115)을 형성되고, 상기 철 패턴(115) 위에 제 1반도체층(112) 및 제 2반도체층(114)으로 이루어진 요철표면의 반도체층(120)이 형성된다. 여기서, 상기 제 2반도체층(120)은 LEPS(lateral epitaxy on patterned sapphire substrate) 방식을 이용하여 성장된다.
이러한 변형 예에서는 발광구조물 하부의 반도체층에 대한 결정성을 향상시키고, 기하학적인 형태를 변형시켜 줌으로써, 발광 효율 및 신뢰성을 개선시킬 수 있다.
이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.
예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.
예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 종래 반도체 발광소자의 측 단면도.
도 2는 본 발명의 실시 예에 따른 반도체 발광소자의 측 단면도.
도 3 내지 도 7은 본 발명의 실시 예에 따른 반도체 발광소자의 제조 과정을 나타낸 단면도.
도 8은 본 발명의 실시 예에 따른 반도체 발광소자에 있어서, 활성층의 구조를 나타낸 도면.
도 9는 본 발명의 실시 예에 따른 반도체 발광소자에 있어서, 요철표면의 반도체층의 평면 SEM 사진을 나타낸 도면.
도 10은 본 발명의 실시 예에 따른 반도체 발광소자에 있어서, 제 1도전성 반도체층의 평면 SEM 사진을 나타낸 도면.
도 11 및 도 12는 본 발명의 실시 예에 따른 반도체 발광소자에 있어서, 활성층 성장 전의 반도체층의 평면 SEM 사진 및 CL 이미지를 나타낸 도면.
도 13 및 도 14는 본 발명의 실시 예에 따른 반도체 발광소자에 있어서, 활성층 성장 전의 반도체층의 다른 구조의 평면 SEM 사진 및 CL 이미지를 나타낸 도면.
도 15는 본 발명의 실시 예에 따른 반도체 발광소자의 제 1변형 예를 나타낸 단면도.
도 16은 본 발명의 실시 예에 따른 반도체 발광소자의 제 2변형 예를 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100,100A,100B : 반도체 발광소자
110 : 기판 112,112a : 마스크 패턴
114 : 버퍼층 120 : 요철표면의 반도체층
122 : 제 1반도체층 124 : 제 2반도체층
130 : 제 1도전성 반도체층 140 : 활성층
150 : 제 2도전성 반도체층

Claims (20)

  1. 표면이 요철 형상으로 형성된 요철표면의 반도체층;
    상기 요철표면의 반도체층 위에 각 층이 요철 형태로 형성된 발광 구조물을 포함하는 반도체 발광소자.
  2. 제 1항에 있어서,
    상기 요철표면의 반도체층 아래에는 요 영역에 대응되는 마스크 패턴이 형성된 기판을 포함하는 반도체 발광소자.
  3. 제 2항에 있어서,
    상기 마스크 패턴은 SiO2, SiOx, SiN2, SiNx, SiOxNy 또는 금속물질 중에서 선택적으로 형성되는 반도체 발광소자.
  4. 제 1항에 있어서,
    상기 요철표면의 반도체층은 GaN, InN, AlN, InGaN, AlGaN 또는 InAlGaN 중에서 적어도 하나를 포함하는 반도체 발광소자.
  5. 제 2항에 있어서,
    상기 요철표면의 반도체층은 기판 위의 마스크 패턴 사이에 성장되는 제 1반 도체층 및, 상기 제 1반도체층 및 마스크 패턴 위에 성장되며 그 표면이 역 다각형 뿔 또는 역피라미드 구조로 형성되는 제 2반도체층을 포함하는 반도체 발광 소자.
  6. 제 5항에 있어서,
    상기 제 1반도체층은 경사진 구조를 갖는 삼각형 단면 형상으로 형성되는 반도체 발광소자.
  7. 제 2항에 있어서,
    상기 기판 위 또는 요철표면의 반도체층 아래에 형성된 버퍼층을 포함하는 반도체 발광소자.
  8. 제 2항에 있어서,
    상기 기판은 Al203, GaN, SiC, ZnO, Si, GaP, InP 또는 GaAs으로 이루어진 군에서 선택되는 반도체 발광소자.
  9. 제 1항에 있어서,
    상기 요철표면의 반도체층의 관통 전위 밀도는 a×107/cm2 이하이며, 상기 0< a ≤10인 반도체 발광소자.
  10. 제 1항에 있어서,
    상기 요철표면의 반도체층의 요 깊이는 0<깊이<10um이며,
    상기 요 또는 철 간의 주기는 0<주기<20um인 반도체 발광 소자.
  11. 제 1항에 있어서,
    상기 발광 구조물은 요철 구조의 반사체층 위에 요철 구조로 형성된 제 1도전성 반도체층; 상기 제 1도전성 반도체층 위에 요철 구조로 형성된 활성층; 상기 활성층 위에 요철 구조로 형성된 제 2도전성 반도체층을 포함하는 반도체 발광소자.
  12. 제 11항에 있어서,
    상기 요철 구조의 발광 구조물의 각 층은 화합물 반도체의 c-축[0001]과 수직인 평면 또는 계면(0001), 그리고 c-축[0001]으로부터 경사진 경사면을 포함하며,
    상기 각 층의 요철 구조 중 요 영역이 철 영역보다 크게 형성되는 반도체 발광소자.
  13. 제 11항에 있어서,
    상기 제 1도전성 반도체층은 적어도 하나의 n형 반도체층이고,
    상기 제 2도전성 반도체층은 적어도 하나의 p형 반도체층이며,
    상기 활성층은 단일 또는 다중 양자우물 구조로 이루어진 반도체 발광소자.
  14. 제 11항에 있어서,
    상기 제 2도전성 반도체층 위에 형성된 전도성 지지기판 또는 제 3도전성 반도체층을 포함하는 반도체 발광소자.
  15. 제 2항에 있어서,
    상기 기판은 요철 형상의 패턴이 일체로 형성되며,
    상기 요 또는 철 형상의 패턴에 마스크 패턴이 형성된 반도체 발광소자.
  16. 요철표면의 반도체층을 형성하는 단계;
    상기 요철표면의 반도체층 위에 각 층이 요철 구조로 형성된 발광 구조물을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  17. 제 16항에 있어서,
    상기 요철표면의 반도체층의 아래에는, 기판 위에 마스크 층을 형성하는 단계; 상기 마스크층을 식각하여 마스크 패턴을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  18. 제 17항에 있어서,
    상기 요철표면의 반도체층은 기판 위의 마스크 패턴이 형성되지 않는 영역에 제 1반도체층을 형성하는 단계; 상기 제 1반도체층 및 마스크 패턴 위에 역 다각형 또는 역 피라미드 구조의 요철표면을 갖는 제 2반도체층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  19. 제 16항에 있어서,
    상기 발광 구조물은 요철 구조로 형성된 복수개의 도전형 반도체층 사이에 요철 구조의 활성층이 개재되는 pn 접합 구조, np 접합 구조, pnp 접합 구조, npn 접합 구조 중 적어도 하나를 포함하는 반도체 발광소자 제조방법.
  20. 제 17항에 있어서,
    상기 기판 위의 요철표면의 반도체층은 ELO(epitaxial lateral overgrowth) 방식과, PSS (patterned sapphire substrate)를 이용하는 LEPS(lateral epitaxy on patterned sapphire substrate) 방식과, PE(pendeo-epitaxy) 방식과, 패턴된 기판을 이용하는 CE(cantilever epitaxy) 방식 중 어느 하나로 성장되는 반도체 발광소자 제조방법.
KR1020070082493A 2007-08-16 2007-08-16 반도체 발광소자 및 그 제조방법 KR101382801B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070082493A KR101382801B1 (ko) 2007-08-16 2007-08-16 반도체 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070082493A KR101382801B1 (ko) 2007-08-16 2007-08-16 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090017945A true KR20090017945A (ko) 2009-02-19
KR101382801B1 KR101382801B1 (ko) 2014-04-09

Family

ID=40686481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070082493A KR101382801B1 (ko) 2007-08-16 2007-08-16 반도체 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101382801B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026216B1 (ko) * 2010-04-23 2011-03-31 주식회사 선반도체 발광 다이오드 및 그의 제조방법
US8890184B2 (en) 2011-07-12 2014-11-18 Samsung Electronics Co., Ltd. Nanostructured light-emitting device
US9425355B2 (en) 2013-02-05 2016-08-23 Samsung Electronics Co., Ltd. Semiconductor light emitting device
CN110444642A (zh) * 2019-08-13 2019-11-12 黄山博蓝特半导体科技有限公司 一种高亮度图形化复合衬底的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4595198B2 (ja) * 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
KR100661716B1 (ko) * 2005-06-16 2006-12-26 엘지전자 주식회사 발광 소자 성장용 기판, 이 기판에 성장된 삼차원 구조의발광층을 구비한 발광 소자 및 그의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026216B1 (ko) * 2010-04-23 2011-03-31 주식회사 선반도체 발광 다이오드 및 그의 제조방법
US8890184B2 (en) 2011-07-12 2014-11-18 Samsung Electronics Co., Ltd. Nanostructured light-emitting device
US9425355B2 (en) 2013-02-05 2016-08-23 Samsung Electronics Co., Ltd. Semiconductor light emitting device
CN110444642A (zh) * 2019-08-13 2019-11-12 黄山博蓝特半导体科技有限公司 一种高亮度图形化复合衬底的制备方法

Also Published As

Publication number Publication date
KR101382801B1 (ko) 2014-04-09

Similar Documents

Publication Publication Date Title
US9831385B2 (en) Semiconductor light-emitting devices
KR101277445B1 (ko) 반도체 발광소자 및 그 제조방법
KR20090010284A (ko) 반도체 발광소자 및 그 제조방법
KR100986557B1 (ko) 반도체 발광소자 및 그 제조방법
KR101762175B1 (ko) 발광소자 및 그 제조방법
KR101316415B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP5306779B2 (ja) 発光素子及びその製造方法
US10361339B2 (en) Light emitting device and manufacturing method therefor
TWI493747B (zh) 發光二極體及其形成方法
KR20090016051A (ko) 반도체 발광소자 및 그 제조방법
KR20090089975A (ko) 반도체 발광소자 및 그 제조방법
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
KR101382801B1 (ko) 반도체 발광소자 및 그 제조방법
JP5181370B2 (ja) 半導体装置
KR20090010569A (ko) 반도체 발광소자 및 그 제조방법
KR101862407B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR20140071161A (ko) 결정방향 정합성을 나타내는 패턴이 형성된 기판을 포함하는 반도체 발광소자 및 이의 제조방법
KR20110091245A (ko) 반도체 발광소자 및 그 제조방법
KR20120128961A (ko) 반도체 발광소자 및 그 제조방법
KR100700530B1 (ko) 요철 구조를 가진 발광 다이오드 및 그 제조 방법
KR101371819B1 (ko) 반도체 발광소자 및 그 제조방법
KR100786102B1 (ko) 발광 다이오드
KR100765722B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
JP2007251168A (ja) 発光素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180306

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 6