KR100700530B1 - 요철 구조를 가진 발광 다이오드 및 그 제조 방법 - Google Patents

요철 구조를 가진 발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR100700530B1
KR100700530B1 KR1020050102599A KR20050102599A KR100700530B1 KR 100700530 B1 KR100700530 B1 KR 100700530B1 KR 1020050102599 A KR1020050102599 A KR 1020050102599A KR 20050102599 A KR20050102599 A KR 20050102599A KR 100700530 B1 KR100700530 B1 KR 100700530B1
Authority
KR
South Korea
Prior art keywords
contact layer
electrode
light emitting
emitting diode
concave
Prior art date
Application number
KR1020050102599A
Other languages
English (en)
Inventor
문영부
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050102599A priority Critical patent/KR100700530B1/ko
Application granted granted Critical
Publication of KR100700530B1 publication Critical patent/KR100700530B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

본 발명은 요철 구조를 가진 발광 다이오드 및 그 제조 방법에 관한 것으로, 종래 일반적인 발광 다이오드 구조는 균일한 전류 확산이 보장되지 않아 효율이 낮고, 정전기나 역전압과 같은 ESD(Electro-Static Discharge) 특성이 좋지 않은 문제점이 있으며, 이를 보강하기 위해서는 별도의 제너 다이오드를 더 연결하거나, 나노로드 구조등을 적용하여 측면광 효율을 높이는 방법이 제안되는데, 공정이 복잡해지고, 좋은 효과를 얻기 위해 공정 조건이 까다롭기 때문에 비용이나 수율면에서 높은 효과를 기대하기는 아직 미흡한 실정이다. 이와 같은 문제점을 감안한 본 발명은 수직형 소자 구조 제조시 버퍼층이나 기판을 제거하는 필수 공정을 수행할 때 해당 공정을 이용하여 일측 콘택 부분에 요철형 구조를 정의하도록 하고, 상기 요철형 구조의 돌출부에만 선택적으로 투명 전극을 형성하도록 함으로써, 새로운 식각 공정의 추가 없이도 광 방출 효율을 높이고, 전류 확산 특성을 높일 수 있도록 함과 아울러 상기 요철 구조의 형상에 따라 광의 확산 성질을 조절할 수 있도록 하는 효과가 있다.

Description

요철 구조를 가진 발광 다이오드 및 그 제조 방법{CORRUGATED LIGHT EMITTING DIODE AND MANUFACTURING METHOD THEREOF}
도 1은 종래 측면 전류 주입형 발광 다이오드의 구조를 보인 단면도.
도 2는 종래 수직형 발광 다이오드의 구조를 보인 단면도.
도 3은 본 발명 일 실시예의 구조를 보인 단면도.
도 4a내지 도 4e는 상기 도 3의 구조를 제조하는 과정을 보인 수순 단면도.
도 5는 본 발명에 적용할 수 있는 전극 패턴의 예들을 보인 평면도.
도 6은 본 발명에 적용할 수 있는 전극 패턴들의 다른 예들을 보인 평면도.
*도면의 주요 부분에 대한 부호의 설명*
30: 기판 35: 버퍼층
40: n 콘택층 50: 활성층
60: p 클래딩층 70: p 콘택층
80: 반사형전극 90: 지지층
100: n 전극
본 발명은 발광 다이오드 및 그 제조 방법에 관한 것으로, 특히 Ⅲ-Ⅴ족 질화물 반도체를 이용한 수직형 발광 다이오드에서, 소정 콘택층에 요철 구조를 형성한 후 돌출된 부분에만 전극을 형성하도록 하여 측면 발광 효율을 높이고 전류 확산 특성을 개선하도록 한 요철 구조를 가진 발광 다이오드 및 그 제조 방법에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체는 그 응용 분야에 있어서 청색/녹색 발광 다이오드(LED)를 비롯한 광소자 및 MOSFET, HEMT 등의 고속 스위칭, 고출력 소자인 전자소자에 응용되고 있다. 특히, Ⅲ족 질화물 반도체를 이용한 발광소자는 가시광선에서 자외선까지의 영역에 대응하는 직접 천이형 밴드갭을 갖고, 고효율 광 방출을 실현할 수 있다. 따라서, 상기 반도체는 주로 LED 또는 레이저 다이오드(LD)로 활용되고 있으며 보다 용이한 제조 공정과 보다 높은 광 효율을 얻기 위한 연구가 지속되고 있다.
상기 Ⅲ-Ⅴ족 질화물 반도체 중 대표적으로 질화갈륨(GaN)이 사용되는데 이는 결정 성장 방식으로 기판상에 성장되며, 도핑되는 물질에 따라 p형 또는 n형으로 활성화되어 PN접합 다이오드로 구성되게 된다. 그러나, 현재까지의 기술로는 상기 질화물 반도체(GaN)가 직접 성장할 수 있을 정도로 격자 구조가 일치하는 단결정 기판을 대량으로 제조할 수 없기 때문에 사파이어(Al2O3) 단결정 또는 탄화 실리콘(SiC) 단결정과 같은 이종 재료로 이루어진 기판이 주로 사용된다.
상기 이종 기판 및 이 기판에서 에피택셜 성장된 Ⅲ-Ⅴ족 질화물 반도체 결정 사이에는, 큰 격자 부정합이 나타난다. 예를 들어, 사파이어(Al2O3)와 질화갈륨(GaN) 사이에는 16%의 격자 부정합이 나타나고, 탄화 실리콘(SiC)과 질화갈륨 사이에는 6%의 격자 부정합이 나타난다. 상기와 같이 큰 격자 부정합이 나타나는 경우, 해당 기판에서 질화물 반도체 결정을 에피택셜 성장시키는 것은 어려우며, 비록 성장시킬 수 있다 하더라도 결정성이 양호하지 않아 활용 가치가 없게 된다. 따라서, MOCVD(metal-organic chemical vapor deposition; 유기-금속 화학 기상 성장)법에 의해 Ⅲ족 질화물 반도체를 사파이어 단결정 또는 SiC 단결정의 기판에서 에피택셜 성장시키는 경우, (Al)GaN으로 이루어진 저온 버퍼 층을 상기 기판에 우선 증착한 다음, 고온에서 Ⅲ족 질화물 반도체 결정을 그 위에 에피택셜 성장시키는 방법을 사용한다.
도 1 내지 도 2는 종래 Ⅲ-Ⅴ족 질화물 반도체를 이용한 발광 다이오드의 구조를 보인 단면도들로서, 도 1에 도시한 경우는 전극이 모두 전면 방향에 적용되는 측면 전류 주입 방식 발광 다이오드의 구조이고, 도 2에 도시한 경우는 전극이 상하 방향에 위치하는 수직형 발광 다이오드의 구조이다.
기본적인 구조를 도 1을 통해 간단히 설명하면, 우선 사파이어 기판(10) 상에 격자 부정합을 해소하기 위해 도핑 없이 저온으로 형성된 GaN 버퍼층(11)이 있고, 그 상부에 n형 불순물을 포함하여 성장시킨 제1 및 제 2 n-GaN층(12, 13)이 위치한다. 그리고, 그 상부에 다양한 구성(단일 활성층, 양자우물 구조, 다중 양자우물 구조 등) 중 하나로 이루어진 활성층(15)이 있으며, 그 상부에 p형 불순물을 포 함시켜 성장시킨 p-GaN층(17)이 위치한다. 도시된 경우에는 발광 효율을 높이기 위해 상기 p-GaN층(17)과 활성층(15) 사이에 p-클래드층(16)이 더 형성된 구조이며, 상기 활성층(15)과 n-GaN층(13) 사이에 n-클래드층(미도시)이 더 형성될 수도 있다.
그리고, 상기 제 1 n-GaN층(12) 상부에 n 전극(14)이 위치하고, 상기 p-GaN층(17) 상부에 p 전극(18)이 위치한다. 고른 전류 분포를 위해 상기 p-GaN층(17) 전면에 투명 전극(미도시)을 더 형성하기도 한다. 여기서, 상기 n-GaN층(12, 13)을 n 콘택층, p-GaN층(17)을 p 콘택층이라는 더 광범위한 용어로 통칭할 수 있다.
상기 구조는 광이 상하부, 측면 모두에서 방출되므로 효율이 높지만, n 전극(14)을 형성하기 위해 소자의 일정 부분을 제거해야 하고, n-GaN층(12, 13)을 복수로 형성해야 하며, 이러한 소자를 적용 기판에 전기적으로 연결할 경우 두번의 연결이 요구되게 된다.
상기 설명한 구조와 기본 구성은 동일하지만, 전극의 위치나 제조 방식이 다소 상이한 수직형 발광 다이오드 구조를 도 2를 통해 설명하도록 한다.
먼저, n 전극(20) 상부에 n-GaN층(21)이 위치하고, 그 상부에 활성층(22)이 위치하며, 그 상부에 차례로 p-클래딩층(23), p-GaN층(24) 그리고, 반사 전극(25) 및 금속 지지층(26)이 위치된다. 이 경우, 일측 전극(26, 20)을 해당 소자가 적용될 기판 등의 전극에 직접 전기적으로 접합시키면 나머지 전극(20, 26) 하나만 별도로 연결하면 되므로 발광 다이오드 단품 소자나 발광 다이오드 그래픽 디스플레이용으로 적용이 용이한 구조이다.
상기 구조 역시 GaN층을 금속이나 이종 기판 상에 직접 형성하기는 어렵기 때문에 소정의 기판 상에 버퍼층(미도시)을 형성한 후 그 상부에 상기 설명한 구조들을 형성하면서, 적절한 단계에서 상기 기판과 버퍼층을 제거하고, 상기 n 전극(20)을 형성하는 식으로 제조된다.
상기 설명한 기본적인 발광 다이오드 소자 구조들은 전류가 균일하게 확산되지 않고 소자의 측면으로 흐르거나, 일측 전극에서 타측 전극으로 불규칙한 경로를 통해 편중되어 전류가 흐르기 때문에 효율이 낮고 ESD(Electro-Static Discharge)의 내성이 좋지 않다. 따라서, ESD의 내성을 높이기 위해 제너 다이오드를 추가로 형성하거나, 소자의 구조 내부에 전류 확산을 도와주는 재료들을 추가하기도 한다. 또한, 측면광의 효율을 높이기 위해 나노 로드 등의 구조를 적용하기도 하지만, 소자 성장이 복잡하거나 특성을 열화시킬 수 있는 문제가 발생할 수 있어 지속적인 기술 개발이 필요한 구조이다.
상기한 바와 같이 종래 일반적인 발광 다이오드 구조는 균일한 전류 확산이 보장되지 않아 효율이 낮고, 정전기나 역전압과 같은 ESD 특성이 좋지 않은 문제점이 있으며, 이를 보강하기 위해서는 별도의 제너 다이오드를 더 연결하거나, 나노로드 구조등을 적용하여 측면광 효율을 높이는 방법이 제안되는데, 공정이 복잡해지고, 좋은 효과를 얻기 위해 공정 조건이 까다롭기 때문에 비용이나 수율면에서 높은 효과를 기대하기는 아직 미흡한 실정이다.
상기와 같은 문제점을 감안한 본 발명은 수직형 소자 구조 제조시 버퍼층이 나 기판을 제거하는 필수 공정을 수행할 때 일측 콘택 부분에 요철형 구조를 정의하도록 하고, 상기 요철형 구조의 돌출부에만 선택적으로 투명 전극을 형성하도록 하여 광 방출 효율을 높이고, 전류 확산 특성을 높일 수 있도록 한 요철 구조를 가진 발광 다이오드 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예는 적어도 일부 영역이 부분적으로 제거된 요철 구조의 일측 표면을 가지는 제 1콘택층과; 상기 제 1콘택층의 요철구조 표면에 형성된 제 1전극과; 상기 제 1콘택층의 평탄한 상부에 형성된 활성층과; 상기 활성층 상부에 형성되는 제 2콘택층과; 상기 제 2콘택층 상부에 형성된 제 2전극을 포함하는 것을 특징으로 한다.
상기 일 실시예에서, 상기 제 1전극은 투명한 전극이며, 상기 제 1콘택층의 돌출부 표면 상부에만 선택적으로 형성되는 것을 특징으로 한다.
상기 일 실시예에서, 상기 제 1콘택층은 n형 콘택층이며, 상기 제 2콘택층은 p형 콘택층인 것을 특징으로 한다.
또한, 본 발명의 다른 실시예는 반도체 혹은 금속 지지층과; 상기 지지층 상부에 형성된 반사형 전극과; 상기 반사형 전극 상부에 형성된 p 콘택층과; 상기 p 콘택층 상부에 형성된 활성층과; 상기 활성층 상부에 형성되며, 적어도 소정의 패턴에 해당하는 일부 영역이 소정 깊이로 제거된 요철 형태의 표면을 가지는 n 콘택층과; 상기 n 콘택층의 요철 형태의 표면 중 돌출부 영역에만 선택적으로 형성된 n 전극을 포함하는 것을 특징으로 한다.
또한, 본 발명의 또 다른 실시예는 버퍼층이 형성된 기판이나 동종 격자 구조를 가지는 기판 상에 제 1 콘택층을 성장시키는 단계와; 상기 제 1 콘택층 상부에 차례로 활성층과 제 2콘택층을 형성하는 단계와; 상기 제 1콘택층 하부의 구조물을 제거하는 단계와; 상기 노출된 제 1콘택층의 표면을 일부 식각하여 소정 패턴의 요철 구조를 형성하는 단계와; 상기 요철 구조의 돌출부 표면에 선택적으로 제 1전극을 형성하는 단계와; 상기 제 2콘택층 상부에 제 2전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 같은 본 발명을 첨부한 도면들을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명 일 실시예의 구조를 보인 단면도로서, 도시한 바와 같이 제 1콘택층(40) 상부에 차례로 활성층(50), 클래딩층(60), 제 2콘택층(70), 그리고 반사형 전극(80) 및 지지층(90)이 형성된 수직형 발광 다이오드 구조에서, 상기 제 1콘택층(40)의 하부 표면에 요철형 구조가 형성되어 있고, 해당 요철형 구조물의 돌출부에만 선택적으로 제 1전극(100)이 형성되어 있다.
상기 제 1콘택층(40)에 형성되는 상기 요철형 구조는 상기 제 1콘택층(40)을 일정 깊이로 식각하여 형성한 것으로, 이러한 식각 공정은 리프트-오프 방식을 이용하여 상기 제 1콘택층(40)을 성장시키기 위한 하부 구조물을 제거한 후 거칠어진 상기 제 1콘택층(40)의 표면을 평탄화하기 위해 사용되던 전면 식각 공정을 이용하여 실시되기 때문에 상기와 같은 구조를 형성하기 위해 별도의 추가적인 새로운 공정 방식이 도입되지 않아도 된다는 점에서 주목할 점이 있는 것이다.
상기 요철 구조를 가진 제 1콘택층(40)의 돌출부 표면에만 선택적으로 형성되는 상기 제 1전극(100)은 투명한 전극으로, 상기와 같이 일정한 패턴을 이루면서 형성되기 대문에 전류 확산 특성을 개선할 수 있게 된다. 또한, 상기 요철 구조에 의해 상기 제 1전극(100)측으로 광이 방출될 경우 측면광이 강화되어 해당 면을 향한 광의 휘도를 높일 수 있다.
추가적인 새로운 식각이나 연마 공정을 도입하지 않으면서 휘도와 전류 확산 특성을 개선할 수 있도록 한 본 발명의 제조 과정을 도 4a 내지 도 4e에 도시한 수순 단면도를 통해 보다 상세히 설명하도록 한다. 실제 발광 다이오드를 구성하는 소재로서 다양한 Ⅲ-Ⅴ족 반도체가 사용될 수 있으나 여기서는 질화물 반도체, 특히 질화 갈륨(GaN)을 이용하여 형성한 발광 다이오드를 예로 들어 그 구성과 제조 방법들을 설명하도록 한다.
먼저, 도 4a에 도시한 바와 같이 실리콘 기판 혹은 사파이어 기판(30) 상부에 저온 버퍼층으로 불순물이 섞이지 않은 GaN층(35)을 비교적 저온에서 성장시켜 격자 부정합을 해소하도록 하고, 그 상부에 차례로 n형 불순물을 도입하면서 n-GaN층(35)을 성장시킨 후, 그 상부에 다양한 구조 중 하나로 활성층(50)을 성장시키고, 그 상부에 p 클래딩층(60)과 p-GaN층(70)을 성장시킨 다음 상기 기판(30)을 리프트-오프 법으로 제거한다. 상기 각 층의 구체적인 재료 조성이나 첨가되는 불순물의 종류들은 널리 알려진 것이므로 본 발명의 명료화를 위해 구체적으로 설명하지 않도록 한다. 또한, 클래딩층이나 초격자 구조와 같은 알려진 기능 향상용 추가층들이 상기 구조에 더 적용될 수 있다.
상기 경우에는 질화물 반도체와 상이한 격자 구조를 가지는 기판(30) 상에 버퍼층(35)을 형성하여 격자 구조의 부정합을 해소한 후 그 상부에 콘택층을 성장시키는 방법을 이용했으나, 최근에는 비용이 높고 대량 제조가 어려워 아직까지는 시험 단계지만 격자 구조가 동일한 반도체 기판을 이용하여 콘택층을 상기 기판 상에 직접 형성하는 방법도 이용되고 있으므로, 상기 버퍼층(35)의 사용 여부는 선택적이라 할 수 있다.
상기 기판(30)은 부도체이기 때문에 수직형 구조를 형성하기 위해 제거되어야하며, 주로 리프트-오프법으로 분리되어 제거된다.
그리고, 도 4b에 도시한 바와 같이, 상기 기판(30)이 제거된 구조물의 노출된 p-GaN층(70) 상부에 p형 전극으로 사용될 금속을 증착하는데 소정 수준 이상의 반사도를 가지는 금속을 성막하는 것으로 반사형 전극(80)을 형성하고, 그 상부에 실리콘이나 금속 지지층(90)을 더 형성한다. 상기 반사형 전극(80)은 상기 활성층(50)에서 방출되는 포톤을 반사시켜 측면이나 n-GaN층(40) 방향으로 광을 집중시키기 위한 것이다.
실제로, 상기 도 4a 및 도 4b는 종래에 수직형 구조를 만드는 일반적인 공정 중 일부로서, 본 실시예에서는 이를 그대로 따른다. 하지만, 이후 공정부터는 본 실시예의 특징적인 공정들이 실시되는데, 종래의 공정과 비교해볼 필요가 있다.
종래에는 상기 도 4b의 공정 후에 버퍼층(35)을 제거하는데, 이러한 과정에서 실제 소자의 핵심 구조물인 n 콘택층(n-GaN층)(40)의 표면이 거칠어지게 되므로, 이를 평탄화 하기 위해 노출되는 n 콘택층(40)을 전면 식각하는 과정을 거치게 된다. 따라서, 본 실시예에서는 이러한 n 콘택층(40)의 전면 식각 과정을 그대로 이용하면서 마스크를 더 적용하는 것으로 상기 n 콘택층(40)에 요철 구조를 형성하도록 하는 방법을 제시하고 있다. 이를 도 4c 내지 도 4e를 통해 보다 상세히 설명하도록 한다.
도 4c에 도시한 바와 같이 상기 도 4b의 구조물에서 버퍼층(35)을 식각하여 제거하고 포토레지스트 패턴(PR1)을 상기 노출되는 n-GaN층(40)의 표면에 형성한 후 노출된 n-GaN층(40)을 전면 식각하여 일정 깊이의 요철 구조를 형성한다. 상기 요철 구조는 다양한 형태가 가능한데, 일반적으로 원형, 스트라이프형, 다각형 등의 패턴이 반복 나열되는 형태로 적용할 수 있으며, 후속되는 전극의 전기적 연결을 위해 돌출 영역이 모두 연결되도록 하는 것이 바람직하다. 즉, 소정의 패턴이 양각되어 돌출되는 것 보다는 음각되어 요입되는 것이 후속 전극의 전기적 특성을 위해 바람직하다.
나노 로드를 형성하거나, 광 방출 영역의 측면광 증가를 위해 p 콘택층에 이러한 요철 구조를 형성하는 방법들이 제안되고 있으나, 이러한 방법들은 새로운 식각 공정을 추가로 적용해야 하는 것이지만, 본 실시예에서 제안하는 방법은 n 콘택층을 평탄화하기 위해 이미 적용되고 있는 식각 공정을 이용한다는 점에서 공정 단계를 줄이면서 요철 구조를 만들 수 있다는 장점이 있다. 또한, 이러한 요철 구조가 단순 측면광의 증가를 위한 것이 아니라 후속하는 전극의 전류 흐름을 분산시키는 역할을 하여 전류 확산 특성을 개선하기 위한 목적도 가지고 있다. 특히, p 콘택층의 전류 확산 특성을 향상시키는 경우에 비해 n 콘택층의 전류 확산 특성을 증 가시키는 경우가 발광 효율의 증가가 두드러지고 ESD 내성의 증가 역시 두드러지게 높기 때문에 본 실시예를 통해 얻을 수 있는 성능의 개선은 그 공정의 변화 정도에 비해 대단히 뛰어나다.
이후, 도 4d에 도시한 바와 같이, 상기 포토레지스트 패턴(PR1)을 제거한 후 식각된 상기 n-GaN층(40) 영역에 다시한번 포토레지스트 패턴(PR2)을 형성하여 후속 금속 전극 형성을 위한 몰드를 구성한다. 상기 포토레지스트 패턴(PR2)을 반복 이용하는 것은 공정 용이성을 위한 것이며 이러한 포토레지스트 패턴의 이용으로 제조 방법이 제한되는 것은 아니라는데 주의한다. 상기 설명한 방식 외에도, 상기 포토레지스트 패턴(PR1)을 제거하지 않은 상태에서, 희생층을 형성하여 몰드를 구성한 후 상기 포토레지스트 패턴(PR1)을 제거할 수도 있다.
그 다음, 도 4e에 도시한 바와 같이, 상기 형성된 몰드(PR2)를 이용하여 그 전면에 투명한 금속을 증착한 후 상기 몰드(PR2)를 제거하는 것으로 식각된 부분을 제외한 n-GaN층(40) 영역(즉, 돌출된 영역) 전면에 투명한 n 전극(100)을 형성한다.
따라서, 상기 n 전극(100)은 분산되는 패턴 형태로 형성되므로 전류 확산 특성이 좋아지게 된다. 즉, 인가되는 전압에 대비한 휘도의 증가를 가져와 효율이 높아지게 되며, 상기 요철 구조에 의한 측면광의 증가로 상기 n 전극(100) 방향의 광 집중을 높일 수 있고, 정전기나 역전압 등과 같은 ESD에 대한 내성도 증가하게 된다. 또한, 앞서 설명한 바와 같이 전류 확산이 좋지 않은 n 컨택층(40)의 전류 확산 특성을 높이는 구조이므로 어느 정도 전류 확산 특성을 가지는 p 컨택층(70)의 전류 확산을 더욱 높이도록 해당 부분에 전류 확산 개선 구조를 도입하는 것 보다 효과가 뛰어나게 된다.
상기 n 컨택층(n-GAN)(40)에 형성한 요철 구조 및 이를 통해 얻어지는 상기 n 전극(100)의 패턴 구조는 스트라이프, 원형, 타원형, 다각형, 혹은 3차원 구조를 가지는 피라밋, 원뿔, 반구형 등도 가능하며 각 패턴의 크기는 0.1~50㎛의 범위로 형성되는 것이 바람직하고, 상기 패턴들 사이의 거리 역시 0.1~50㎛의 범위로 형성되는 것이 바람직하다.
도 5내지 도 6은 상기 패턴들의 형태들을 보인 평면도들로서, 도시한 바와 같이 특정 패턴들이 균일하게 나열되면서 음각된 것을 알 수 있다. 그러나, 패턴의 균일성이나 패턴의 음각/양각 형태등은 대단히 자유롭게 변형될 수 있다는 것에 주의한다.
도 5a 내지 도 5d에 도시한 패턴 형태는 단순한 스트라이프형, 사각형, 다각형, 원형 패턴(실제 해당 패턴의 기둥 모양)을 적용한 상태를 보인 평면도로서, 도시한 바와 같이 해당 패턴이 식각되어 요입된 음각형 구조를 보인다. 도 5a는 일부 영역만을 보인 것이므로 n 전극(100)의 전기적 연결 구조가 잘 도시되지 않지만, 도 5b 내지 도 5d에 도시한 구조에서는 n 전극(100)이 모두 전기적으로 연결되어 있음을 알 수 있고, 해당 음각 패턴 부분은 측면광을 이용하기 위해 n 콘택층(40) 내부로 요입된 영역임을 알 수 있다. 앞서 설명한 바와 같이 각 패턴의 폭은 0.1~50㎛의 범위로 형성하고, 각 패턴 사이의 폭 역시 0.1~50㎛의 범위로 형성하며, 이들이 모두 동일할 필요는 없다. 또한, 도시한 바와 같이 동일한 패턴들이 형 성되는 것이 아니라 다양한 패턴들이 한꺼번에 형성될 수도 있는 등 상기 패턴들의 구조에 대한 유연성은 대단히 높다.
도 6은 상기 도 5와 같은 음각 패턴들의 구조를 보인 것으로, 상기 n 콘택층(40)을 입체적으로 식각하여 요입부를 형성한 경우이다. 이러한 입체적인 패턴 구조로는 도시한 도 6a의 피라미드 형태나 도 6b의 반구 형태가 있으며 그 외에도 원뿔형, 사다리꼴, 경사를 가진 테이퍼 구조 등이 가능하다. 이러한 입체적인 패턴 구조는 광을 적절히 모아주거나 분산시키는 기능도 수행할 수 있으므로 광을 집속하거나 분산시켜 소자의 광방출 특성을 조절할 수 있다.
상기한 바와 같이 본 발명 요철 구조를 가진 발광 다이오드 및 그 제조 방법은 수직형 소자 구조 제조시 버퍼층이나 기판을 제거하는 필수 공정을 수행할 때 해당 공정을 이용하여 일측 콘택 부분에 요철형 구조를 정의하도록 하고, 상기 요철형 구조의 돌출부에만 선택적으로 투명 전극을 형성하도록 함으로써, 새로운 식각 공정의 추가 없이도 광 방출 효율을 높이고, 전류 확산 특성을 높일 수 있도록 함과 아울러 상기 요철 구조의 형상에 따라 광의 확산 성질을 조절할 수 있도록 하는 효과가 있다.

Claims (20)

  1. 적어도 일부 영역이 부분적으로 제거된 요철 구조의 일측 표면을 가지는 제 1콘택층과;
    상기 제 1콘택층의 요철구조 표면에 형성된 제 1전극과;
    상기 제 1콘택층의 평탄한 상부에 형성된 활성층과;
    상기 활성층 상부에 형성되는 제 2콘택층과;
    상기 제 2콘택층 상부에 형성된 제 2전극을 포함하는 것을 특징으로 하는 요철 구조를 가진 발광 다이오드.
  2. 제 1항에 있어서, 상기 제 1전극은 투명한 전극이며, 상기 제 1콘택층의 돌출부 표면 상부에만 선택적으로 형성되는 것을 특징으로 하는 요철 구조를 가진 발광 다이오드.
  3. 제 1항에 있어서, 상기 요철 구조는 상부에서 볼 경우 스트라이프, 원형 또는 다각형 형태를 가지는 돌출부 혹은 요입부 패턴을 가지는 것을 특징으로 하는 요철 구조를 가진 발광 다이오드.
  4. 제 1항에 있어서, 상기 요철 구조는 다면체 혹은 원구와 같은 입체적인 형태를 가지는 것을 특징으로 하는 요철 구조를 가진 발광 다이오드.
  5. 제 1항에 있어서, 상기 요철 구조는 소정 구조의 요입부 혹은 돌출부의 반복 패턴을 가지며, 상기 패턴의 폭은 0.1~50㎛의 범위로 형성되고, 상기 패턴들 간 이격 영역의 폭은 0.1~50㎛의 범위인 것을 특징으로 하는 요철 구조를 가진 발광 다이오드.
  6. 제 1항에 있어서, 상기 제 1콘택층은 n형 콘택층이며, 상기 제 2콘택층은 p형 콘택층인 것을 특징으로 하는 요철 구조를 가진 발광 다이오드.
  7. 제 1항에 있어서, 상기 제 1콘택층과, 제 2콘택층은 질화물 반도체 물질로 형성된 것을 특징으로 하는 요철 구조를 가진 발광 다이오드.
  8. 제 1항에 있어서, 상기 활성층은 단일층, 양자 우물 구조의 적층, 혹은 다중 양자 우물 구조의 적층인 것을 특징으로 하는 요철 구조를 가진 발광 다이오드.
  9. 제 1항에 있어서, 상기 제 2전극은 반사형 금속 전극인 것을 특징으로 하는 요철 구조를 가진 발광 다이오드.
  10. 제 1항에 있어서, 상기 제 2전극은 반사를 목적으로 하는 전극과, 전류 확산 특성을 개선하기 위해 상기 전극 상부에 형성되는 반도체 혹은 금속 지지층의 적층 구조인 것을 특징으로 하는 요철 구조를 가진 발광 다이오드.
  11. 반도체 혹은 금속 지지층과;
    상기 지지층 상부에 형성된 반사형 전극과;
    상기 반사형 전극 상부에 형성된 p 콘택층과;
    상기 p 콘택층 상부에 형성된 활성층과;
    상기 활성층 상부에 형성되며, 적어도 소정의 패턴에 해당하는 일부 영역이 소정 깊이로 제거된 요철 형태의 표면을 가지는 n 콘택층과;
    상기 n 콘택층의 요철 형태의 표면 중 돌출부 영역에만 선택적으로 형성된 n 전극을 포함하는 것을 특징으로 하는 요철 구조를 가진 발광 다이오드.
  12. 제 11항에 있어서, 상기 n 전극은 투명한 금속 전극인 것을 특징으로 하는 요철 구조를 가진 발광 다이오드.
  13. 제 11항에 있어서, 상기 n 콘택층의 요철 형태는, 상기 요철 형태의 표면에 형성되는 n 전극이 전기적으로 연결되도록 상기 요철형 표면의 돌출부가 서로 연결되는 영역을 가지는 것을 특징으로 하는 요철 구조를 가진 발광 다이오드.
  14. 버퍼층이 형성된 기판이나 동종 격자 구조를 가지는 기판 상에 제 1 콘택층을 성장시키는 단계와;
    상기 제 1 콘택층 상부에 차례로 활성층과 제 2콘택층을 형성하는 단계와;
    상기 제 1콘택층 하부의 구조물을 제거하는 단계와;
    상기 노출된 제 1콘택층의 표면을 일부 식각하여 소정 패턴의 요철 구조를 형성하는 단계와;
    상기 요철 구조의 돌출부 표면에 선택적으로 제 1전극을 형성하는 단계와;
    상기 제 2콘택층 상부에 제 2전극을 형성하는 단계를 포함하는 것을 특징으로 하는 요철 구조를 가진 발광 다이오드 제조 방법.
  15. 제 14항에 있어서, 상기 제 1콘택층의 표면을 일부 식각하는 단계는 상부에서 볼 경우 스트라이프, 원형 또는 다각형 형태를 가지는 포토레지스트 패턴을 적용하여 전면 식각 공정을 통해 식각을 실시하는 단계를 포함하는 것을 특징으로 하는 요철 구조를 가진 발광 다이오드 제조 방법.
  16. 제 14항에 있어서, 상기 요철 구조의 돌출부 표면에 선택적으로 제 1전극을 형성하는 단계는 식각된 상기 제1콘택층 영역을 포토레지스트 패턴으로 마스킹한 후 투명한 금속 전극을 상기 구조물 전면에 증착하여 형성하는 단계를 포함하는 것을 특징으로 하는 요철 구조를 가진 발광 다이오드 제조 방법.
  17. 제 14항에 있어서, 상기 소정 패턴의 요철 구조를 형성하는 단계는 상부에서 볼 경우 해당 패턴이 스트라이프, 다각형, 다면체, 원형 혹은 타원형 돌출부 혹은 요입부를 가지도록 형성하는 단계를 포함하는 것을 특징으로 하는 요철 구조를 가진 발광 다이오드 제조 방법.
  18. 제 14항에 있어서, 상기 소정 패턴의 요철 구조를 형성하는 단계는 광의 반사나 확산을 고려한 입체적인 구조로 상기 제1콘택층의 표면을 식각하는 단계를 포함하는 것을 특징으로 하는 요철 구조를 가진 발광 다이오드 제조 방법.
  19. 삭제
  20. 삭제
KR1020050102599A 2005-10-28 2005-10-28 요철 구조를 가진 발광 다이오드 및 그 제조 방법 KR100700530B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050102599A KR100700530B1 (ko) 2005-10-28 2005-10-28 요철 구조를 가진 발광 다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050102599A KR100700530B1 (ko) 2005-10-28 2005-10-28 요철 구조를 가진 발광 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100700530B1 true KR100700530B1 (ko) 2007-03-28

Family

ID=41564890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050102599A KR100700530B1 (ko) 2005-10-28 2005-10-28 요철 구조를 가진 발광 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100700530B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969160B1 (ko) 2009-03-10 2010-07-21 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101409112B1 (ko) * 2007-02-09 2014-06-17 나노간 리미티드 반도체 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275867A (ja) * 1993-03-19 1994-09-30 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体のｐ型化方法
JP2002016312A (ja) 2000-06-27 2002-01-18 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275867A (ja) * 1993-03-19 1994-09-30 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体のｐ型化方法
JP2002016312A (ja) 2000-06-27 2002-01-18 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409112B1 (ko) * 2007-02-09 2014-06-17 나노간 리미티드 반도체 장치 및 그 제조 방법
KR100969160B1 (ko) 2009-03-10 2010-07-21 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8384104B2 (en) 2009-03-10 2013-02-26 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and lighting system including the same

Similar Documents

Publication Publication Date Title
KR101729263B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR100659373B1 (ko) 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
US9680060B2 (en) Light emitting diode having a plurality of light emitting units
US8878220B2 (en) Light emitting diode with improved luminous efficiency
KR101393785B1 (ko) 반도체 발광 소자 및 그 제조방법
US9831385B2 (en) Semiconductor light-emitting devices
KR101125395B1 (ko) 발광소자 및 그 제조방법
US8247822B2 (en) Semiconductor light-emitting device
JP2009147140A (ja) 発光素子および発光素子の製造方法
KR101034085B1 (ko) 발광소자 및 그 제조방법
KR101643757B1 (ko) 발광소자 및 그 제조방법
US11437427B2 (en) Light-emitting device and manufacturing method thereof
TWI493747B (zh) 發光二極體及其形成方法
KR20090027329A (ko) 수직구조 반도체 발광소자 및 그 제조 방법
KR20140066397A (ko) 복수개의 단위 발광소자들을 갖는 발광다이오드
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
KR20080030404A (ko) 발광 다이오드 칩 제조방법
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR100930187B1 (ko) 수직구조 반도체 발광소자 제조방법
KR100832070B1 (ko) 질화갈륨계 발광 다이오드 소자
KR100700530B1 (ko) 요철 구조를 가진 발광 다이오드 및 그 제조 방법
KR20110111799A (ko) 비극성 기판을 채택한 발광 다이오드
KR101382801B1 (ko) 반도체 발광소자 및 그 제조방법
KR100744941B1 (ko) 전극 구조체, 이를 구비하는 반도체 발광소자 및 그제조방법
CN111261760A (zh) 发光元件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151216

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171212

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 13