KR20090089975A - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20090089975A
KR20090089975A KR1020080015174A KR20080015174A KR20090089975A KR 20090089975 A KR20090089975 A KR 20090089975A KR 1020080015174 A KR1020080015174 A KR 1020080015174A KR 20080015174 A KR20080015174 A KR 20080015174A KR 20090089975 A KR20090089975 A KR 20090089975A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
conductive semiconductor
conductive
light emitting
horn shape
Prior art date
Application number
KR1020080015174A
Other languages
English (en)
Other versions
KR101499952B1 (ko
Inventor
정흥섭
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080015174A priority Critical patent/KR101499952B1/ko
Priority to US12/388,986 priority patent/US7989826B2/en
Publication of KR20090089975A publication Critical patent/KR20090089975A/ko
Application granted granted Critical
Publication of KR101499952B1 publication Critical patent/KR101499952B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 반도체 발광소자는 제 1도전성 반도체층; 상기 제 1도전성 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 반도체층; 및 상기 제 2도전성 반도체층 위에 다수개의 뿔 형상을 포함하는 반도체층을 포함한다.
반도체, 발광소자, 광 효율

Description

반도체 발광소자 및 그 제조방법{Semiconductor light emitting device and fabrication method thereof}
본 발명의 실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD(Laser Diode)의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 단말기의 키패드 발광부, 전광판, 조명 장치 등 제품의 광원으로 응용되고 있다.
본 발명의 실시 예는 발광 다이오드의 광 추출 효율을 개선시켜 줄 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명의 실시 예는 발광 구조물 위에 다각 뿔 형상을 포함하는 반도체층을 형성시켜 줌으로써, 다각 뿔 형상을 포함하는 반도체층를 통해 광 추출 효율을 개선시켜 줄 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명의 실시 예는 메사 에칭 영역의 제 1도전성 반도체층 상부에 발광 구조물을 형성시켜 주어, 발광 효율을 개선시켜 줄 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명의 실시 예에 따른 반도체 발광소자는 제 1도전성 반도체층; 상기 제 1도전성 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 반도체층; 및 상기 제 2도전성 반도체층 위에 다수개의 뿔 형상을 포함하는 반도체층을 포함한다.
본 발명의 실시 예에 따른 반도체 발광소자는 제 1도전성 반도체층; 상기 제 1도전성 반도체층 위에 형성된 제 2A반도체층; 상기 제 2A 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 반도체층; 상기 제 2도전성 반도체층 위에 다수개의 뿔 형상을 포함하는 반도체층을 포함한다.
본 발명의 실시 예에 따른 반도체 발광소자 제조방법은 제 1도전성 반도체층 위에 활성층을 형성하는 단계; 상기 활성층 위에 제 2도전성 반도체층을 형성하는 단계; 상기 제 2도전성 반도체층 위에 뿔 형상을 포함하는 반도체층을 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 반도체 발광소자 및 그 제조방법에 의하면, 광 추출 효율을 개선시켜 줄 수 있다.
또한 발광 다이오드의 발광 효율을 개선시켜 줄 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하면 다음과 같다.
도 1은 본 발명의 제 1실시 예에 따른 반도체 발광소자를 나타낸 도면이다.
도 1을 참조하면, 반도체 발광소자(100)는 기판(110), 제 1도전성 반도체층(120), 활성층(130), 제 2도전성 반도체층(140), 뿔 형상을 포함하는 반도체층(145), 투명전극(150), 제 1전극(170) 및 제 2전극(180)을 포함한다.
상기 기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다.
상기 기판(110) 위에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층(미도시)은 상기 기판(110)과의 격자 상수 차이를 줄여주기 위한 층으로서, GaN 버퍼층, AlN 버퍼층, AlGaN 버퍼층, InGaN 버퍼층 등이 선택적으로 형성될 수 있으며, 이에 한정하지는 않는다. 또한 상기 버퍼층 또는 기판 위에는 언도프드 반도체층(미도시)이 형성될 수 있으며, 상기 언도프드 반도체층은 GaN계로 형성될 수 있다. 상기 기판 위에는 상기 버퍼층 및 언도프드 반도체층 중 적어도 한 층을 형성하거나, 두 층 모두를 형성하지 않거나 두 층 중에서 적어도 한 층은 제거될 수 있다.
상기 기판(110) 위에는 제 1도전성 반도체층(120)이 형성된다. 상기 제 1도전성 반도체층(120)은 적어도 한 층 이상의 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 GaN, AlGaN, InGaN, InN, AlN, AlInGaN 등 중에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트가 선택적으로 도핑된다.
여기서 상기 제 1도전성 반도체층(120) 위에는 활성층(130)이 형성된다. 상기 활성층(130)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성된다. 상기 활성층(130)의 일측 또는 양측에는 도전성 클래드층이 형성될 수도 있다.
상기 활성층(130) 위에는 제 2도전성 반도체층(140)이 형성된다. 상기 제 2도전성 반도체층(140)은 적어도 한 층 이상의 p형 반도체층으로 구현될 수 있으며, 상기 p형 반도체층은 GaN, AlGaN, InGaN, InN, AlN, AlInGaN 등 중에서 선택될 수 있으며, p형 도펀트(예: Mg, Ze)가 도핑된다.
여기서, 상기 제 1도전성 반도체층(120)은 n형 반도체층이고, 제 2도전성 반도체층(140)의 p형 반도체층으로 형성하였으나, 이의 역 구조 예컨대, 제 1도전성 반도체층(120)이 p형 반도체층이고, 제 2도전성 반도체층(140)이 n형 반도체층으로 형성될 수 있다. 또한 제 2도전성 반도체층(140) 위에 n형 반도체층 또는 p형 반도체층으로 이루어진 제 3도전성 반도체층(미도시)이 형성될 수 있으며, n-p-n 또는 p-n-p 구조로 제공할 수 있다.
상기 제 2도전성 반도체층(140) 위의 일부 또는 전 영역에는 뿔 형상을 포함하는 반도체층(145)이 다수개 형성된다. 상기 뿔 형상을 포함하는 반도체층(145)은 GaN, AlGaN, InGaN, InN, AlN, AlInGaN 등 중에서 선택적으로 형성될 수 있으며, p형 도펀트가 도핑될 수 있다. 이러한 뿔 형상을 포함하는 반도체층(145)에는 p형 도펀트가 아닌 n형 도펀트가 도핑되거나 도펀트가 도핑되지 않을 수 있다.
상기 뿔 형상을 포함하는 반도체층(145)은 육각 피라미드 형상 또는 다각 뿔 형상 중 적어도 한 형상으로 형성될 수 있다. 이러한 반도체층(145)의 형상은 반도체 재료에 따라 또는 에칭 정도에 따라 결정 표면 및 육각 피라미드 형상이 부분적으로 변경될 수 있다.
상기 제 2도전성 반도체층(140) 및 뿔 형상을 포함하는 반도체층(145)의 표면에는 투명전극(150)이 형성될 수 있다. 상기 투명전극(150)은 ITO, ZnO, RuOx, TiOx, IrOx 등에서 선택적으로 형성될 수 있다.
그리고 제 1도전성 반도체층(120) 위에는 제 1전극(170)이 형성되고, 상기 투명 전극(150) 위에는 제 2전극(180)이 형성된다. 여기서, 상기 제 2전극(180)은 투명전극(150) 위 또는 제 2도전성 반도체층(140) 위에 형성될 수 있다.
상기 뿔 형상을 포함하는 반도체층(145)은 활성층(130)으로부터 발광된 광이 뿔 형상을 포함하는 반도체층(145) 내부로 입사될 때, 하부로 반사되는 비율을 줄이고, 입사된 광이 뿔 형상의 측면에서 1회 또는 2회 이상 상부 방향으로 반사되도록 하여(예: zigzag 형태), 결국 외부로 추출시켜 준다. 따라서 LED의 광 추출 효 율을 개선시켜 줄 수 있다.
또한 뿔 형상이 아닌, 수평면을 형성한 제 2도전성 반도체층(140)은 기존 LED 에피 구조의 P형 반도체층의 두께와 대응하게 얇은 두께로 형성될 수 있어, 대부분의 전류는 평탄하고 얇은 제 2도전성 반도체층(140)으로 흐르게 되어 LED 동작시 순방향 전압강하(Vf)가 기존 LED 에피 구조와 대응할 수 있다.
도 2 내지 도 10은 본 발명의 제 1실시 예에 따른 반도체 발광소자 제조방법을 나타낸 도면들이다.
도 2를 참조하면, 기판(110) 위에 제 1도전성 반도체층(120)을 형성하게 된다. 상기 제 1도전성 반도체층(120)은 적어도 한 층 이상의 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 GaN, AlGaN, InGaN, InN, AlN, AlInGaN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트가 선택적으로 도핑된다.
여기서, 상기 기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 기판 표면에 요철형 패턴 또는 러프니스 구조가 형성될 수도 있으며, 이러한 구조에 대해 한정하지는 않는다.
상기 기판(110)과 제 1도전성 반도체층(120) 사이에는 다른 반도체층 예컨대, 버퍼층(미도시), 언도프드 반도체층(미도시) 등 중에서 적어도 한 층이 형성될 수도 있으며, 이에 대해 한정하지는 않는다.
상기 제 1도전성 반도체층(120) 위에는 활성층(130)이 형성되고, 상기 활성층(130) 위에는 제 2도전성 반도체층(140)이 형성된다.
여기서, 상기 활성층(130)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 제 2도전성 반도체층(140)은 적어도 한 층 이상의 p형 반도체층으로 구현될 수 있으며, 상기 p형 반도체층은 GaN, AlGaN, InGaN, InN, AlN, AlInGaN 등 중에서 선택될 수 있으며, p형 도펀트(예: Mg, Ze)가 도핑된다.
상기 제 2도전성 반도체층(140) 위에는 마스크층(141)이 형성된다. 상기 마스크층(141)에는 다수개의 홀(142)이 형성된다. 상기 마스크층(141)은 Si02, Si0x, SiN2, SiNx, SiOxNy 또는 금속물질로 이루어진 군에서 선택될 수 있다. 상기 홀(142)은 원형, 다각형, 이들의 혼합형 등으로 형성될 수 있으며, 이에 한정하지는 않는다.
도 3은 도 2의 마스크층의 평면도이다.
도 2 및 도 3을 참조하면, 상기 마스크층(141)에 형성된 홀(142)은 일부 영역에 형성하고, 다른 영역 예컨대, 메사 에칭 영역(141A) 및 전극 형성 영역(141B)에는 형성하지 않을 수 있다.
그리고 상기 마스크층(141)에 형성된 홀(142)의 크기 및 홀 간의 간격은 서로 같거나 다를 수 있으며, 또한 홀(142)의 배치 구조는 매트릭스 형태 또는 지그재그 형태 등으로 형성될 수 있으며, 이러한 홀의 특징으로 한정하지는 않는다. 상기 마스크층(141)의 홀(142) 크기는 1~10um의 지름으로 형성될 수 있으며, 이는 변 경될 수도 있다.
도 4를 참조하면, 상기 마스크층(141)의 홀(142)에는 제 2도전성 반도체층(140) 위에 뿔 형상을 포함하는 반도체층(145)이 형성된다. 상기 뿔 형상을 포함하는 반도체층(145)은 GaN, AlGaN, InGaN, InN, AlN, AlInGaN 등을 이용한 p형 반도체층 또는 n형 반도체층으로 형성될 수 있으며, 도펀트를 도핑하지 않을 수도 있다.
또한 제 2도전성 반도체층(140) 위의 일부에 상기 마스크층(141)이 형성되지 않는 영역을 형성해 주어, 상기 마스크층(141)이 형성되지 않는 영역으로 뿔 형상의 반도체층(145)을 성장할 수도 있다. 여기서, 마스크층(141)이 없는 영역으로 뿔 형상을 포함하는 반도체층(145)을 성장하는 것보다는 마스크층(141)의 홀(142)을 통해 뿔 형상을 포함하는 반도체층(145)을 성장하는 것이 더 바람직하다.
상기 뿔 형상을 포함하는 반도체층(145)은 CVD(또는 MOCVD) 방법으로 예컨대, p형 GaN으로 형성되는데, Ga를 위한 소스 가스로는 트리메틸갈륨(TMGa) 또는 트리에틸갈륨(TEGa) 등의 3족 가스를 사용할 수 있으며, N을 위한 소스 가스로는 암모니아(NH3), 모노메틸히드라진(MMHy) 또는 디메틸히드라진(DMHy) 등의 5족 가스를 사용할 수 있고, Mg을 위한 소스 가스로는 CP2Mg를 사용할 수 있다.
이때, 상기 뿔 형상을 포함하는 반도체층(145)의 성장 시, 성장 조건인 성장 온도, 5족 가스와 3족 가스의 비율, 성장 압력에 따라 원하는 구조체의 형상으로 제조할 수 있다. 예컨대, 제 2도전성 반도체층(140)의 성장 조건에서 온도를 감소 시키고, 압력을 높이고, Ⅴ/Ⅲ족 가스(예: NH3/TMGa)의 비율을 감소시키는 조건 중에서 적어도 하나를 단계적으로 또는 일정 조건으로 조절할 수 있다. 이때의 분위기 가스로는 N2 또는/및 H2를 이용할 수 있다.
이러한 뿔 형상을 포함하는 반도체층(145)은 예컨대, 700~1050℃의 성장 온도, 100~600mbar의 압력, Ⅴ/Ⅲ족 가스의 비율은 100~5000의 범위로 할 수 있으며, 이에 한정하지는 않는다. 또한 이러한 반도체층(145)의 성장 조건은 성장 장비에 따라 변경될 수 있고, 각각의 변수(온도, 압력, 가스량)에 따라 수직 성장률을 높이기 위한 범위가 달라질 수 있다.
이때, 상기 뿔 형상을 포함하는 반도체층(145)의 성장 조건을 조절함으로써, 초기의 수평 성장(예: ~20분)으로 형성되고, 이후 수평 성장보다는 상대적으로 수직 방향인 c-축 방향으로 성장률이 더 촉진된다. 그리고 수직 방향으로 성장되는 시간이 진행됨에 따라 수평면이 사라지게 됨으로써, 뿔 형상으로 볼록한 반도체층(145)이 형성될 수 있다.
그리고 뿔 형상을 포함하는 반도체층(145)은 마스크층(141)의 홀(142)에 노출된 제 2도전성 반도체층(140) 위에 형성되는 데, 성장 초기에는 마스크층(141)의 홀(142) 형상과 동일한 형상으로 형성되며, 이후 성장시간이 진행되면서 GaN계 반도체의 결정성에 의해 육각형 모양으로 성장된다.
도 5는 제 2도전성 반도체층 위에 뿔 형상을 포함하는 반도체층이 형성된 구조를 나타낸 사시도이다.
도 5를 참조하면, 제 2도전성 반도체층(140) 위의 마스크층(도 4의 141)을 에칭 방법으로 제거하면, 제 2도전성 반도체층(140) 위에 다수개의 뿔 형상을 포함하는 반도체층(145)이 형성된다.
상기 뿔 형상을 포함하는 반도체층(145)은 육각 피라미드 형상 또는 다각 뿔 형상으로 서로 같은 크기 또는 서로 다른 크기로 형성될 수 있다. 이는 도 2 및 도 3에 도시된 마스크층(141)의 홀(142)의 크기에 따라 뿔 형상의 크기를 조절할 수 있다. 여기서, 상기 뿔 형상을 포함하는 반도체층(145)의 각각의 직경은 1-10um이며, 높이는 1-10um로 형성될 수 있다.
도 6은 뿔 형상을 포함하는 반도체층의 다른 배치 예를 나타낸 구조이다.
도 6을 참조하면, 뿔 형상을 포함하는 반도체층(145)은 지그 재그 구조 또는 어느 한 밑변이 서로 평행한 구조로 형성될 수 있다.
도 7은 뿔 형상을 포함하는 반도체층을 확대한 사시도이며, 도 8은 뿔 형상을 포함하는 반도체층의 성장 형태를 나타낸 도면이다.
도 7을 참조하면, 반도체층(145)의 뿔 형상은 육각 피라미드 형상의 결정면으로 형성되는 것으로, 6개의 측면이
Figure 112008012510900-PAT00001
면(S1) 또는
Figure 112008012510900-PAT00002
면(S2)으로 형성될 수 있다. 또한 상기 결정면보다 더 완만하거나 급한 경사면이 측면으로 형성될 수 있으며, 밑변 대비 각 측면의 기울기는 30~70°로 형성될 수 있으며, 꼭지점(P) 부분의 내각은 예각(즉, 0<예각<90°)으로 형성될 수 있다.
또한 뿔 형상을 포함하는 반도체층(135)은 꼭지점(P)과 이의 측면(S1,S2)이 결정면으로 형성될 경우, 상기 꼭지점(P)은 반구형 곡면으로 에칭 처리되거나, 꼭지점(P)이 제거된 또는 커팅된 형상으로 에칭할 수 있다. 또한 꼭지점(P)에 연결되는 각 측면과 측면의 경계(B)가 곡면으로 처리될 수도 있다.
도 8을 참조하면, 뿔 형상을 포함하는 반도체층(145)은 초기에 수평 성장이 촉진되며(G1), 이후에는 단계적으로 수직 성장이 촉진되고(G2,G3), 마지막에는 수평면이 없는 수직 성장으로 꼭지점을 형성하게 된다(G4). 즉, 성장 조건을 조절함으로써, 다각 뿔 형상으로 형성할 수 있다. 또한 성장 조건에 따라 완전한 다각뿔 형상이 되지 않을 수도 있다. 즉, 성장이 끝난 후에 볼록한 부분에 약간의 평탄면 또는 곡면이 형성될 수 있으며, 또 측면과 측면이 매우 좁은 곡면으로 연결될 수도 있다.
도 9를 참조하면, 제 2도전성 반도체층(140) 위 및 뿔 형상을 포함하는 반도체층(145) 위에는 투명 전극(150)이 형성된다. 상기 투명 전극(150)은 ITO, ZnO, RuOx, TiOx, IrOx 등에서 선택적으로 형성될 수 있다.
도 10을 참조하면, 상기 투명 전극(150)이 형성되면, 메사 에칭 영역을 통해 메사 에칭을 수행하여 제 1도전성 반도체층(120)의 일부를 노출시켜 준다. 상기 노출된 제 1도전성 반도체층(120) 위에는 제 1전극(170)이 형성되고, 상기 투명 전극(150) 위에는 제 2전극(180)이 형성된다. 여기서, 상기 제 2전극(180)은 투명전극(150) 위 또는 제 2도전성 반도체층(140) 위에 형성될 수 있다.
도 11은 질화물 반도체에서의 광의 방출 원뿔(escape cone)의 단면을 나타낸 도면이다.
도 11의 (a)(b)을 참조하면, 발광 구조물(101)의 활성층에서 광이 생성되어 방사된다.이때 광의 방사되는 모양은 방출 원뿔(escape cone, Ec) 형태로 표현될 수 있다. 상기 방출 원뿔 구조의 광원 위치(a)에서 반도체층(즉, 제 2도전성 반도체층) 계면 위치(b,c)에 입사되는 광의 입사각이 내부 전반사 임계각도(α) 보다 크면(α≤θ), 그 광(L2)은 내부에서 전반사되고, 상기 광의 입사각이 내부 전반사 임계각도(α)보다 작으면, 그 광(L1)의 일부는 외부로 방출되고 일부는 내부로 반사된다. 여기서, 입사광(L1)이 반도체층의 계면에서 내부 전반사가 일어나지 않고 반도체층 외부로 일부 추출될 수 있는 방출 각도의 범위는 반도체층과 계면을 이루는 물질에 따라 20°~ 60°정도의 범위에 이루며, 이에 한정하지는 않는다. 또한 방출 각도에 대응되는 내각을 갖는 뿔 형상을 포함하는 반도체층의 꼭지점 내각을 형성시켜 준다.
상기 뿔 형상을 포함하는 반도체층의 꼭지점 내각은 상기 방출 원뿔(Ec)의 꼭지점(a) 부분의 내각(2α)보다 넓을 수도 있고 좁을 수도 있다.
하기의 표 1은 GaN계 LED 소자를 구성하는 물질의 각 계면(Interface)에서 발광된 광이 내부 전반사가 일어나지 않고 일부가 외부로 추출될 수 있는 방출 각도를 나타낸 표이다.
Interface GaN/air GaN/epoxy GaN/ITO
방출 각도 24° 37° 57°
이러한 방출 각도에 대응되는 꼭지각을 갖는 뿔 형상을 포함하는 반도체층이 제 2도전성 반도체층 위에 형성되므로, 상기 방출 각도로 입사되는 광의 대부분은 뿔 형상을 포함하는 반도체층을 통해 외부로 방출되어, 광의 추출 효율을 개선시켜 줄 수 있다. 또한 뿔 형상을 포함하는 반도체층에는 수평면이 형성되지 않으므로, 발광 빛의 추출 효율을 개선시켜 줄 수 있다.
도 12 및 도 13은 본 발명의 제 2실시 예에 따른 반도체 발광소자의 제조 과정을 나타낸 도면이다. 이러한 제 2실시 예는 제 1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하여 설명하며, 중복 설명은 생략하기로 한다.
도 12를 참조하면, 반도체 발광소자(100A)는 제 1도전성 반도체층(120) 위에 제 2A 반도체층(125)을 형성하고, 제 2도전성 반도체층(140) 위에 뿔 형상을 포함하는 반도체층(145)이 형성된다. 여기서, 상기 제 2A 반도체층(125)은 p형 반도체층(또는 n형 반도체층)으로 형성되며, 순 방향 동작의 전기적 특성에 적은 영향을 주도록 형성한다.
상기 제 1도전성 반도체층(120)은 n형 반도체층이고, 제 2도전성 반도체층(140)은 p형 반도체층이며, 뿔 형상을 포함하는 반도체층(145)은 n형 반도체층(또는 p형 반도체층)으로 형성될 수 있다. 이러한 반도체층의 도전 특성은 역의 구조로 형성될 수 있다.
상기 제 2도전성 반도체층(140) 위에 뿔 형상을 포함하는 반도체층(145)을 형성하고, 상기 뿔 형상을 포함하는 반도체층(145) 및 제 2도전성 반도체층(140)의 위에 투명 전극(150)을 형성할 수 있다.
도 13을 참조하면, 도 12의 구조에서 에칭 영역(예: 메사 에칭 영역)에 대해 에칭을 수행하게 되며, 이때 메사 에칭 영역에 형성된 투명 전극(도 12의 150)이 에칭되어 제거되고, 뿔 형상을 포함하는 반도체층(145A)과 그 하부의 제 2도전성 반도체층(140A), 활성층(130A)이 부분 에칭된다. 이때 에칭 차이에 의해 그 에칭된 영역에 적층된 상기 뿔 형상을 포함하는 반도체층(145A), 제 2도전성 반도체층(140A), 활성층(130A)이 뿔 형상으로 형성된다. 상기 메사 에칭 영역의 에칭 깊이는 제 2A 반도체층(125) 또는 제 1도전성 반도체층(120)의 표면이 노출될 때까지 진행될 수 있다.
그리고 메사 에칭 영역에 위치하는 상기 제 1도전성 반도체층(120) 또는 제 2A반도체층(125)과 뿔 형상으로 적층된 상기 활성층(130A), 제 2도전성 반도체층(140A), 뿔 형상을 포함하는 반도체층(145A)의 표면에 제 1전극(171)이 형성된다. 이러한 구조는 활성층(130A)의 양측에 n형 반도체층과 p형 반도체층이 동시에 존재하는 n-p-활성층-p-n 발광 구조물로 기능하게 된다. 이러한 발광 구조물의 저항을 낮게 설계함으로써, 메사 에칭 영역의 활성층(130A)을 통해 광이 발생될 수 있어, 발광 량을 증가시켜 줄 수 있다.
상기 제 2전극(181)은 상기 제 2도전성 반도체층(140) 및 다각뿔 형상을 포함하는 반도체층(145) 위에 형성된다.
도 14는 본 발명의 제 3실시 예에 따른 반도체 발광소자를 나타낸 단면도이다. 상기 제 3실시 예는 제 1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 동일 구성 요소에 대한 중복 설명은 생략하기로 한다.
도 14를 참조하면, 반도체 발광소자(100B)는 기판(미도시) 위에 제 1도전성 반도체층(120), 활성층(130), 제 2도전성 반도체층(140), 뿔 형상을 포함하는 반도체층(145)이 차례대로 형성된다. 그리고 상기 제 2도전성 반도체층(140) 및 뿔 형상을 포함하는 반도체층(145) 위에 제 2전극(182)을 형성하고, 상기 제 2전극(182) 위에 전도성 지지부재(190)를 형성해 준다. 이후, 상기 기판을 물리적 또는/및 화학적 방법으로 제거한 후 상기 제 1도전성 반도체층(120)의 아래에 제 1전극(172)을 형성시켜 준다. 상기 기판의 물리적 제거 방법은 레이저 리프트 오프(LLO) 방법으로 제거할 수 있으며, 화학적 제거 방법은 습식 에칭 액을 이용하여 제거할 수 있으며, 이에 한정하지는 않는다.
한편, 본 발명의 제 1 내지 제 3실시 예에는 제 2도전성 반도체층 위에 n형 반도체층 또는 p형 반도체층으로 이루어진 제 3도전성 반도체층과 투명 전극 중 적어도 한 층이 형성되거나 두 층 모두 형성되지 않을 수도 있다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예시일뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 본 발명의 제 1실시 예에 따른 반도체 발광소자의 측 단면도.
도 2 내지 도 10은 본 발명의 제 1실시 예에 따른 반도체 발광소자의 제조 과정을 나타낸 도면.
도 11은 반도체 발광 구조물에서의 내부 전반사 임계각도를 나타낸 도면.
도 12 및 도 13은 본 발명의 제 2실시 예에 따른 반도체 발광소자의 제조 과정을 나타낸 도면.
도 14는 본 발명의 제 3실시 예에 따른 반도체 발광소자를 나타낸 도면.

Claims (19)

  1. 제 1도전성 반도체층;
    상기 제 1도전성 반도체층 위에 형성된 활성층;
    상기 활성층 위에 형성된 제 2도전성 반도체층; 및
    상기 제 2도전성 반도체층 위에 다수개의 뿔 형상을 포함하는 반도체층을 포함하는 반도체 발광소자.
  2. 제 1도전성 반도체층;
    상기 제 1도전성 반도체층 위에 형성된 제 2A반도체층;
    상기 제 2A 반도체층 위에 형성된 활성층;
    상기 활성층 위에 형성된 제 2도전성 반도체층;
    상기 제 2도전성 반도체층 위에 다수개의 뿔 형상을 포함하는 반도체층을 포함하는 반도체 발광소자.
  3. 제 1항 또는 제 2항에 있어서,
    상기 제 1도전성 반도체층 아래에 형성된 언도프드 반도체층, 버퍼층 또는 기판 중 적어도 하나를 포함하는 반도체 발광소자.
  4. 제 1항 또는 제 2항에 있어서,
    상기 뿔 형상은 육각 피라미드형 및 다각 뿔 형상 중 적어도 하나를 포함하는 반도체 발광소자.
  5. 제 1항 또는 제 2항에 있어서,
    상기 뿔 형상을 포함하는 반도체층은 GaN, InN, AlN, InGaN, AlGaN 또는 InAlGaN 중에서 적어도 하나를 포함하는 반도체 발광소자.
  6. 제 1항에 있어서,
    상기 뿔 형상을 포함하는 반도체층은 n형 도펀트 또는 p형 도펀트를 포함하는 반도체 발광소자.
  7. 제 1항 또는 제 2항에 있어서,
    상기 제 2도전성 반도체층 및 뿔 형상을 포함하는 반도체층의 위에 형성된 투명 전극, 제 3도전성 반도체층, 제 2전극 중 적어도 하나를 포함하는 반도체 발광소자.
  8. 제 1항 또는 제 2항에 있어서,
    상기 뿔 형상을 포함하는 반도체층의 밑변 지름 및 높이 중 적어도 하나는 1~10um로 형성되는 반도체 발광소자.
  9. 제 4항에 있어서,
    상기 뿔 형상을 포함하는 반도체층의 꼭지점 부분과 그 꼭지점을 형성하는 측면 사이의 경계 부분 중 적어도 하나는 곡면으로 형성되는 반도체 발광소자.
  10. 제 4항에 있어서,
    상기 뿔 형상을 포함하는 반도체층의 꼭지점 부분의 내각은 예각으로 형성되는 반도체 발광소자.
  11. 제 4항에 있어서,
    상기 뿔 형상을 포함하는 반도체층의 밑변과 각 측면의 기울기는 30~70°로 형성되는 반도체 발광소자.
  12. 제 2항에 있어서,
    상기 제 2A 반도체층 또는 제 2도전성 반도체층의 일면에 상기 활성층, 제 2도전성 반도체층을 포함하는 뿔 형상의 층과 제 1전극을 포함하는 반도체 발광소자.
  13. 제 12항에 있어서,
    상기 제 1도전성 반도체층 및 뿔 형상을 포함하는 반도체층은 n형 반도체층이고,
    상기 제 2도전성 반도체층 및 제 2A 반도체층은 p형 반도체층을 포함하는 반도체 발광소자.
  14. 제 1도전성 반도체층 위에 활성층을 형성하는 단계;
    상기 활성층 위에 제 2도전성 반도체층을 형성하는 단계;
    상기 제 2도전성 반도체층 위에 뿔 형상을 포함하는 반도체층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  15. 제 14항에 있어서,
    상기 제 1도전성 반도체층과 활성층 사이에 상기 제 1도전성 또는 제 2도전성 반도체층과 동일한 도전성을 갖는 제 2A 반도체층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  16. 제 14항 또는 제 15항에 있어서,
    상기 뿔 형상을 포함하는 반도체층은 제 2도전성 반도체층의 일부 영역 또는 전 영역에 형성되는 반도체 발광소자 제조방법.
  17. 제 14 또는 제 15항에 있어서,
    상기 뿔 형상을 포함하는 반도체층 형성 단계는, 상기 제 2도전성 반도체층 위에 홀이 형성된 마스크층을 형성하는 단계; 상기 홀을 통해 제 2도전성 반도체층 위에 뿔 형상을 포함하는 반도체층을 형성하는 단계; 상기 마스크층을 제거하는 단계를 포함하는 반도체 발광소자 제조방법.
  18. 제 14항에 있어서,
    상기 제 1도전성 반도체층의 일면이 노출되도록 에칭한 후 제 1전극을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  19. 제 15항에 있어서,
    상기 제 2A 반도체층 또는 제 1도전성 반도체층의 일면이 노출되도록 에칭한 후, 상기 에칭된 영역 상에 제 1전극을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
KR1020080015174A 2008-02-20 2008-02-20 반도체 발광소자 및 그 제조방법 KR101499952B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080015174A KR101499952B1 (ko) 2008-02-20 2008-02-20 반도체 발광소자 및 그 제조방법
US12/388,986 US7989826B2 (en) 2008-02-20 2009-02-19 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080015174A KR101499952B1 (ko) 2008-02-20 2008-02-20 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090089975A true KR20090089975A (ko) 2009-08-25
KR101499952B1 KR101499952B1 (ko) 2015-03-06

Family

ID=40954270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080015174A KR101499952B1 (ko) 2008-02-20 2008-02-20 반도체 발광소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US7989826B2 (ko)
KR (1) KR101499952B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928017B2 (en) 2010-07-26 2015-01-06 Samsung Electronics Co., Ltd. Semiconductor light emitting devices having an uneven emission pattern layer and methods of manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9000414B2 (en) * 2012-11-16 2015-04-07 Korea Photonics Technology Institute Light emitting diode having heterogeneous protrusion structures
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
JP6314558B2 (ja) * 2014-03-12 2018-04-25 沖電気工業株式会社 窒化物半導体、窒化物半導体のテクスチャ構造形成方法、及び窒化物半導体のテクスチャ構造
KR20180015848A (ko) * 2016-08-04 2018-02-14 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자의 제조 방법
BR112020026801A2 (pt) 2019-07-24 2021-03-30 Boe Technology Group Co., Ltd. Substrato de tela e método para a fabricação do mesmo
WO2022011518A1 (zh) * 2020-07-13 2022-01-20 重庆康佳光电技术研究院有限公司 一种倒装led芯片及其制备方法、显示面板
US20230395748A1 (en) * 2020-10-22 2023-12-07 Lg Electronics Inc. Semiconductor light emitting element, display device, and method for manufacturing display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083866B2 (ja) * 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
JP4233268B2 (ja) * 2002-04-23 2009-03-04 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
JP4154731B2 (ja) * 2004-04-27 2008-09-24 信越半導体株式会社 発光素子の製造方法及び発光素子
KR101199187B1 (ko) * 2005-12-26 2012-11-07 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR100896576B1 (ko) * 2006-02-24 2009-05-07 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
US7687811B2 (en) * 2006-03-21 2010-03-30 Lg Electronics Inc. Vertical light emitting device having a photonic crystal structure
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928017B2 (en) 2010-07-26 2015-01-06 Samsung Electronics Co., Ltd. Semiconductor light emitting devices having an uneven emission pattern layer and methods of manufacturing the same
US9246048B2 (en) 2010-07-26 2016-01-26 Samsung Electronics Co., Ltd. Semiconductor light emitting devices having an uneven emission pattern layer and methods of manufacturing the same

Also Published As

Publication number Publication date
US7989826B2 (en) 2011-08-02
KR101499952B1 (ko) 2015-03-06
US20090206351A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
KR100986557B1 (ko) 반도체 발광소자 및 그 제조방법
KR100661614B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR101020961B1 (ko) 반도체 발광소자 및 그 제조방법
KR101154758B1 (ko) 반도체 발광소자 및 이를 구비한 발광소자 패키지
US8519412B2 (en) Semiconductor light-emitting device and method for manufacturing thereof
KR101499952B1 (ko) 반도체 발광소자 및 그 제조방법
EP1923924A1 (en) Semiconductor light emitting element and illuminating apparatus using same
US20080169482A1 (en) Semiconductor light emitting device and a method for manufacturing the same
US7989832B2 (en) Light emitting device and manufacturing method thereof
KR101316415B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR101134720B1 (ko) 반도체 발광소자 및 그 제조방법
KR101047617B1 (ko) 반도체 발광소자 및 그 제조방법
KR101507129B1 (ko) 발광 다이오드 및 그 제조방법
US7755094B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR101081129B1 (ko) 발광소자 및 그 제조방법
KR20090016051A (ko) 반도체 발광소자 및 그 제조방법
KR100682873B1 (ko) 반도체 발광 소자 및 그 제조 방법
KR101072200B1 (ko) 발광소자 및 그 제조방법
KR20090010569A (ko) 반도체 발광소자 및 그 제조방법
US20190172969A1 (en) Semiconductor light-emitting array and method of manufacturing the same
KR20110103607A (ko) 반도체 발광소자 및 그 제조방법
KR100771792B1 (ko) 질화물 반도체 발광 소자 및 제조방법
KR20130007682A (ko) 발광 소자 및 그 제조방법
KR101125397B1 (ko) 반도체 발광소자 및 그 제조방법
CN111066158B (zh) 发光器件表面粗化的方法与发光器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190213

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 6