KR101199187B1 - 발광 다이오드 및 그 제조방법 - Google Patents

발광 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR101199187B1
KR101199187B1 KR20050129769A KR20050129769A KR101199187B1 KR 101199187 B1 KR101199187 B1 KR 101199187B1 KR 20050129769 A KR20050129769 A KR 20050129769A KR 20050129769 A KR20050129769 A KR 20050129769A KR 101199187 B1 KR101199187 B1 KR 101199187B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
semiconductor layer
type nitride
protrusions
layer
Prior art date
Application number
KR20050129769A
Other languages
English (en)
Other versions
KR20070068061A (ko
Inventor
임시종
Original Assignee
엘지이노텍 주식회사
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 엘지전자 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR20050129769A priority Critical patent/KR101199187B1/ko
Publication of KR20070068061A publication Critical patent/KR20070068061A/ko
Application granted granted Critical
Publication of KR101199187B1 publication Critical patent/KR101199187B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로서, 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부를 상호 이격하여 형성함으로써 질화물 반도체층 표면의 임계각을 높인 것을 특징으로 한다.
본 발명에 의하면, 활성층에서 발생된 빛이 p형 및 n형 질화물 반도체층 표면에 입사될 때 전반사되어 내부에서 소모되는 빛을 줄일 수 있으며, 그로 인해 광 추출 효율이 향상되는 효과가 있다.
광 추출 효율, 투명 전극, 전반사, 활성층

Description

발광 다이오드 및 그 제조방법{ Light emitting diode and fabricating method thereof }
도 1은 종래의 질화물계 발광 다이오드의 단면도.
도 2는 활성층에서 발생한 빛이 질화물계 반도체 표면에서 전반사되는 상태를 나타낸 도면.
도 3a 내지 도 3e는 본 발명의 발광 다이오드의 제조방법의 실시예를 나타낸 단면도.
도 4a 내지 도 4e는 선택적 에피택셜 성장법을 이용하여 기판 상부에 피라미드 형상의 돌출부를 형성하는 과정을 나타낸 도면.
도 5는 본 발명의 발광 다이오드를 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 300 : 기판 110, 310 : 버퍼층
120, 320 : n형 질화물 반도체층 130, 330 : 활성층
140, 340 : p형 질화물 반도체층 150, 350 : 돌출부
160, 360 : 투명 전극 170, 370 : n-전극
180, 380 : p-전극
본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로서, 특히 p형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부를 상호 이격하여 형성함으로써 p형 질화물 반도체층 표면의 임계각을 높인 발광 다이오드 및 그 제조방법에 관한 것이다.
일반적으로 발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
발광 다이오드는 저전압으로 고효율의 광을 발생시키므로 에너지 절감 효과가 뛰어나며, 최근 들어 발광 다이오드의 한계였던 휘도 문제가 크게 개선되면서 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전제품, 각종 자동화 기기 등 산업 전반에 걸쳐 사용되고 있다.
특히, 질화물계 발광 다이오드는 활성층의 에너지 밴드 갭(Energy Band Gap)이 넓어 발광 스펙트럼이 자외선으로부터 적외선에 이르기까지 광범위하게 형성되며, 비소(As), 수은(Hg) 등의 환경 유해 물질을 포함하고 있지 않기 때문에 환경 친화적인 면에서도 높은 호응을 얻고 있다.
그리고, 보다 다양한 응용분야에 활용하기 위해서 고휘도의 발광 다이오드를 얻고자 하는 연구가 진행되고 있는데, 고휘도의 발광 다이오드를 얻는 방법에는 활성층의 품질을 개선하여 내부 양자 효율을 올리는 방법과 활성층에서 발생한 빛을 외부로 방출하는 것을 도와 주고, 필요한 방향으로 모아줌으로써 광 적출 효율을 증대시키는 방법이 있다.
현재, 이 내부 양자 효율 및 광 적출 효율 모두를 증진시키려는 시도가 이루어지고 있으나, 반도체 물질의 품질을 개선함으로 내부 양자 효율을 증진시키는 방법에 비하여 소자 전극 설계, 소자 자체의 모양, 패키징 방법 등으로 개선하는 광 적출 효율 증가 방법에 대한 시도가 활발히 이루어지고 있다.
현재까지 시도되고 있는 방법은 주로 상부 전극의 투과율을 증진시키거나, 사파이어 기판이나 소자의 측면으로 방출되는 광을 상부로 모아주도록 소자 외부에 반사판을 두는 형식이 주를 이루고 있다.
여기서, 광 적출 효율(Light Extraction Efficiency)은 발광 다이오드에 주입된 전자와 발광 다이오드 밖으로 방출되는 광자의 비에 의하여 결정되며 적출 효율이 높을수록 밝은 발광 다이오드를 의미한다.
상기 발광 다이오드의 광 적출 효율은 칩의 모양이나 표면 형태, 칩의 구조, 패키징 형태에 의하여 많은 영향을 받기 때문에 발광 다이오드를 설계할 때 세심한 주의가 필요하다.
고출력 및 고휘도의 발광 다이오드에서는 상기 광 적출 효율이 발광 효율을 결정하는 중요한 변수로 작용한다. 그런데, 종래의 질화물계 발광 다이오드의 제조방법에는 광 적출 효율에 한계가 있었다.
도 1은 종래의 질화물계 발광 다이오드의 단면도이다. 이에 도시된 바와 같 이, 사파이어 기판(10) 상부에 버퍼층(11), n형 질화물 반도체층(12), 활성층(13), p형 질화물 반도체층(14)이 순차적으로 적층되어 있고,
상기 p형 질화물 반도체층(14)에서 상기 n형 질화물 반도체층(12)의 일부분까지 메사(Mesa) 식각 되어 상기 n형 질화물 반도체층(12)의 일부가 노출되어 있고,
상기 노출된 n형 질화물 반도체층(12) 상부에는 n-전극(15)이 형성되어 있으며, 상기 p형 질화물 반도체층(14) 상부에는 투명 전극(16)이 형성되어 있고, 상기 투명 전극 상부에는 p-전극(17)이 형성되어 있는 구조를 가지고 있다.
이와 같이 구성된 질화물계 발광 다이오드의 제조방법은, 먼저 사파이어 기판(10) 상부에 버퍼층(11), n형 질화물 반도체층(12), 활성층(13), p형 질화물 반도체층(14)을 순차적으로 형성한 다음, 상기 p형 질화물 반도체층(14)에서 상기 n형 질화물 반도체층(12)의 일부분까지 RIE(Reactive Ion Etching) 방식으로 메사(Mesa) 식각한다.
그 후, 상기 p형 질화물 반도체층(14) 상부에 오믹 특성을 개선하기 위한 투명 전극(16)을 형성하고, 상기 투명 전극(16) 상부에 p-전극(17)을 형성한다.
다음으로, 상기 메사 식각되어 노출된 n형 질화물 반도체층(12) 상부에 n-전극(15)을 형성한다.
여기서, 상기 발광 다이오드는 다음과 같은 방식으로 구동된다. 즉, 상기 p-전극(17) 및 n-전극(15)에 전압을 인가하면 상기 p형 질화물 반도체층(14) 및 n형 질화물 반도체층(12)으로부터 정공 및 전자가 활성층(13)으로 흘러 들어가 상기 활 성층(13)에서 전자-정공의 재결합이 일어나면서 발광을 하게 된다.
상기 활성층(13)으로부터 발광된 광은 활성층(13)의 위와 아래로 진행하게 되고, 위로 진행된 광은 상기 p형 질화물 반도체층(14) 상부에 얇게 형성된 투명 전극(16)을 통하여 밖으로 방출된다.
그리고, 활성층(13)의 아래로 진행된 광은 기판(10)의 하부로 빠져나가 발광 다이오드의 패키징시 사용되는 솔더(Solder)에 흡수되거나, 기판(10)에서 반사되어 다시 위로 진행하여 활성층(13)에 다시 흡수되기도 하고 투명 전극(16)을 통하여 밖으로 빠져 나오기도 한다.
종래의 질화물계 발광 다이오드에서는, 활성층에서 발생한 빛이 외부로 빠져 나갈때, 질화물계 반도체 물질과 외부와의 굴절율 차이에 의해 전반사 조건이 발생하게 되어 전반사의 임계각 이상의 각도로 입사된 광은 외부로 빠져나기지 못하고 반사되어 다시 소자 내부로 들어오게 된다.
즉, 도 2에 도시된 바와 같이, 활성층(30)에서 발생한 빛이 질화물계 반도체 물질(40)의 표면에 도달할 때, 입사되는 광의 입사각이 외부 굴절율과 질화물계 반도체 물질의 굴절율로 정해지는 임계각(θC) 이상인 경우는 광이 외부로 빠져나가지 못하고 소자 내부로 반사되며, 반사된 빛은 여러 경로를 거치면서 빛이 감쇄하게 된다.
여기서, 상기 임계각은 스넬의 법칙(Snell's Law)에 의해 정해지는데, 다음 식에 의해 구할 수 있다.
sinθC = N1/N2
여기서, θC 는 임계각을 나타내며, N1 은 외부 굴절율, N2 는 소자 내부 굴절율을 나타낸다.
이와 같이, 종래의 질화물계 발광 다이오드는 활성층에서 발생한 빛이 질화물계 반도체 물질의 표면에 도달하는 경우 다시 소자 내부로 전반사되어 소모됨으로써 광 추출 효율이 저하되는 문제점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위해 안출된 것으로서, p형 질화물 반도체 상부에 피라미드 형상의 복수개의 돌출부를 상호 이격하여 형성함으로써, 소자의 광 추출 효율을 향상시킨 발광 다이오드 및 그 제조방법을 제공하는데 그 목적이 있다.
본 발명의 발광 다이오드의 실시예는, 기판 상부에 n형 질화물 반도체층, 활성층, p형 질화물 반도체층이 순차적으로 형성되어 있고, 상기 p형 질화물 반도체층부터 상기 n형 질화물 반도체층의 일부분까지 메사(Mesa)식각 되어 있고;
상기 p형 질화물 반도체층 상부와 상기 메사 식각되어 노출된 n형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부가 상호 이격하여 형성되어 있고, 상기 p형 질화물 반도체층 상부에 상기 복수개의 돌출부를 감싸며 투명 전극이 형성되어 있고, 상기 투명 전극 상부에 p-전극이 형성되어 있고, 상기 노출된 n형 질화물 반도체층 상부에 n-전극이 형성되어 있는 것을 특징으로 한다.
본 발명의 발광 다이오드의 제조방법의 실시예는, 기판 상부에 n형 질화물 반도체층, 활성층, p형 질화물 반도체층을 순차적으로 적층하는 단계와, 상기 p형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부를 상호 이격하여 형성하는 단계와, 상기 p형 질화물 반도체층부터 상기 n형 질화물 반도체층의 일부분까지 메사(Mesa) 식각하는 단계와, 상기 p형 질화물 반도체층 상부에 상기 복수개의 돌출부를 감싸며 투명 전극을 형성하는 단계와, 상기 투명 전극 상부에 p-전극을 형성하고, 상기 메사 식각되어 노출된 n형 질화물 반도체층 상부에 n-전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 도 3 내지 도 5를 참조하여 본 발명의 발광 다이오드 및 그 제조방법에 대해서 상세히 설명한다. 도 3a 내지 도 3e는 본 발명의 발광 다이오드의 제조방법의 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, 먼저 기판(100) 상에 버퍼층(110), n형 질화물 반도체층(120), 활성층(130), p형 질화물 반도체층(140)을 순차적으로 적층한다(도 3a).
여기서, 상기 기판(100)은 사파이어(Al2O3), 실리콘 카바이드(SiC) 및 갈륨 나이트라이드(GaN) 중에서 선택된 어느 하나의 물질로 이루어지며, 특히 사파이어 기판이 대표적으로 사용된다.
이는 상기 기판(100) 상에 성장되는 질화물 반도체 물질의 결정 구조와 동일하면서 격자 정합을 이루는 상업적인 기판이 존재하지 않기 때문이다.
상기 버퍼층(110)은 상기 기판(100)과 기판(100)상에 형성되는 n형 질화물 반도체층(120)과의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위해 형성되는 것으로, 저온 성장 GaN층 또는 AlN층이 사용된다.
상기 n형 질화물 반도체층(120)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)을 갖는 n-도핑된 반도체 물질로 이루어질 수 있으며, 특히 GaN가 널리 사용된다.
상기 활성층(130)은 양자 우물(Quantum Well) 구조를 가지며, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)을 갖는 질화물 반도체 물질로 이루어질 수 있다.
상기 p형 질화물 반도체층(140)은 상기 n형 질화물 반도체층(120)과 마찬가지로, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)을 갖는 질화물 반도체 물질로 이루어지며, p-도핑된다.
여기서, 상기 버퍼층(110), n형 질화물 반도체층(120), 활성층(130) 및 p형 질화물 반도체층(140)은 MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 MBE(Molecular Beam Epitaxy)법 등과 같은 증착 공정을 사용하여 성장시킨다.
다음으로, 상기 p형 질화물 반도체층(140) 상부에 피라미드 형상의 복수개의 돌출부(150)를 상호 이격하여 형성한다(도 3b).
상기 p형 질화물 반도체층(140) 상부에 피라미드 형상의 복수개의 돌출부(150)를 상호 이격하여 형성하는 방법으로는 선택적 에피택셜 성장법(Selective Epitaxial Growth) 또는 비계면 활성제를 사용하는 방법 등을 이용할 수 있으며, 이외에도 다양한 방법을 사용할 수 있다. 이에 대한 상세한 내용은 후술하기로 한다.
상기 p형 질화물 반도체층(140) 상부에 형성되는 피라미드 형상의 복수개의 돌출부(150)는 GaN, AlGaN, InGaN 을 포함한 AlInGaN계 화합물 반도체 즉, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)로 이루어진다.
그리고, 상기 복수개의 돌출부(150)는 도핑하지 않거나, 혹은 p 타입으로 도핑할 수도 있으며, 상기 돌출부(150)의 높이는 10Å ~ 10㎛, 폭은 20Å ~ 20㎛, 상호간의 간격은 20Å ~ 20㎛ 로 하는 것이 바람직하다.
여기서, 선택적 에피택셜 성장법(Selective Epitaxial Growth)에 의해 상기 복수개의 돌출부(150)를 형성한 경우 SiN 막을 마스크로 사용하였다면, 남아 있는 SiN 막을 HF계 용액을 이용하여 제거한다.
이어서, 상기 p형 질화물 반도체층(140)부터 상기 n형 질화물 반도체층(120)의 일부분까지 메사(Mesa) 식각 한다(도 3c).
이와 같이 메사 식각을 하게 되면, 메사 식각되어 노출된 n형 질화물 반도체층(120)의 표면에 상기 p형 질화물 반도체층(140) 상부에 형성된 복수개의 돌출부들이 전사되어 나타나게 된다. 이 경우 n형 질화물 반도체층(120)의 표면에 형성되는 복수개의 돌출부는 상기 n형 질화물 반도체층(120)과 같은 물질로 이루어진다.
연이어, 상기 복수개의 돌출부(150)들이 형성된 p형 질화물 반도체층(140) 상부에 투명 전극(160)을 형성한다(도 3d).
상기 p형 질화물 반도체층(140)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 오믹 특성이 좋지 못하다. 따라서, 이러한 오믹 특성을 개선하기 위해 투명 전극(160)을 상기 p형 질화물 반도체층(140) 상부에 형성한다.
상기 투명 전극(160)으로는 Ni/Au의 이중층으로 구성된 투명 전극층이 널리 사용되며, 상기 Ni/Au의 이중층으로 구성된 투명 전극층은 전류 주입 면적을 증가시키면서 오믹 콘택을 형성하여 순방향 전압(Vf)을 저하시킨다.
한편, 약 60% 내지 70%의 낮은 투과율을 보이는 상기 Ni/Au의 이중층 대신 투과율이 약 90% 이상인 것으로 알려진 TCO(Transparent Conducting Oxide)층을 상기 p형 질화물 반도체층(140) 상부에 형성할 수도 있다.
이때, 상기 p형 질화물 반도체층(140) 상부에 상기 TCO층을 형성하기 전에, 단주기 초격자층(Short Period Superlattice : SPS)을 형성하여 상기 p형 질화물 반도체층(140)과의 접촉 저항을 줄여준다.
즉, 상기 TCO층과 상기 p형 질화물 반도체층(140) 간에는 일함수의 차이가 많이 나기 때문에 TCO층을 상기 p형 질화물 반도체층(140) 상부에 직접 증착하는 경우 접촉 저항이 높아 오믹 콘택이 형성되지 않게 된다.
따라서, 상기 TCO층을 형성하기 전에, 단주기 초격자층(Short Period Superlattice : SPS)을 형성하여 상기 p형 질화물 반도체층(140)과의 접촉 저항을 줄여준다.
여기서, 상기 단주기 초격자층은 InGaN 및 GaN을 상호 주기적으로 적층함으로써 형성하고, 접촉 저항을 낮게 하기 위하여 상기 InGaN 및 GaN층에 실리콘 농도를 1 x 1018/cm3 이상으로 하여 N+ 도핑하며, 바람직하게는 1 x 1018/cm3 ~ 1 x 1020/cm3 의 불순물 농도로 도핑한다.
상기 단주기 초격자층을 형성하기 위하여 InGaN 외에도 AlGaN 또는 AsGaN 등 이미 알려진 다른 화합물 반도체를 사용하여 GaN과의 적층 구조를 형성하는 것도 가능하다.
다음으로, 상기 노출된 n형 질화물 반도체층(120) 상부에 n-전극(170)을 형성하고, 상기 투명 전극(160) 상부에 p형 질화물 반도체층(140) 상부에 p-전극(180)을 형성한다(도 3e).
상기 n-전극(170)을 형성할 때, 도 3e에 도시된 바와 같이 n-전극(170)이 형성되는 영역에 있는 복수개의 돌출부를 제거한 후, n-전극(170)을 형성할 수 있으며, 상기 복수개의 돌출부들의 크기가 매우 작은 경우는 상기 돌출부들을 제거하지 않고도 n-전극(170)을 형성할 수 있다.
도 4a 내지 도 4e는 선택적 에피택셜 성장법을 이용하여 기판 상부에 피라미드 형상의 돌출부를 형성하는 과정을 나타낸 도면이다.
선택적 에피택셜 성장법(Selective Epitaxial Growth)이란 패터닝 등을 통해 기판의 일부 영역에서만 우선적으로 성장이 일어나도록 조절하여 특수 3D 구조물을 성장하거나 전위(Dislocation) 밀도를 줄이는 기술을 말한다.
이에 도시된 바와 같이, 먼저 기판(200) 상부에 SiN 또는 SiO2 로 이루어지는 복수개의 마스크(210)를 상호 이격하여 형성한다(도 4a).
다음으로 기상 성장법(Vapor Phase Epitaxy : VPE)에 의해 상기 마스크(210)가 형성되지 않은 영역에 GaN 결정핵(220)을 성장시킨다(도 4b).
이 경우 상기 SiN 또는 SiO2 로 이루어지는 마스크(210) 상에는 GaN 가 성장하지 않으므로 상기 마스크 상에는 GaN 결정핵(220)이 발생하지 않는다.
이 후, 성장이 진행되면 고립한 GaN 결정핵(220)이 점차 비대해져 서로 결합해 섬(Island)이 되며, 상기 섬이 서로 연결되어 얇은 박막(230)을 형성하게 된다(도 4c).
상기 마스크(210)의 높이에까지 GaN 박막(230)이 성장하면 마스크(210)보다 높게 성장해 가지만 마스크(210) 위에는 GaN 이 성장하지 않기 때문에 추형상(235)으로 GaN 결정이 융기해 가며(도 4d), 결국에는 각추 형상 즉, 피라미드 형상(240)을 이루게 된다(도 4e).
선택적 에피택셜 성장법의 경우, 성장 조건의 조절을 통해 GaN 박막의 각 결정 방향으로의 성장 속도를 개별적으로 조절할 수 있고 이로부터 GaN 피라미드 구조물의 구현이 가능하다.
또한, 기판에 마스크를 형성함으로써 성장 영역의 조절이 가능하고 이로부터 성장된 GaN 피라미드 구조의 위치와 밀도를 조절할 수 있게 된다.
도 4에서는 선택적 에피택셜 성장법을 이용하여 기판 상부에 피라미드 형상의 돌출부를 형성하는 과정을 나타내었는데, 비계면 활성제를 사용하여 상기 돌출부를 형성할 수도 있다.
여기서, 비계면 활성제(Anti-Surfactant)를 사용한 방법은, GaN 박막 성장 직전에 비계면 활성제를 반응기에 공급하여 성장 표면의 전처리를 하면, 이후에 성장되는 박막이 3D 성장 양상을 보이는 것을 이용한 방법이다.
이에 대해 좀더 살펴보면, MOCVD(Metal-Organic Chemical Vapor Deposition) 법을 이용하여 GaN계 화합물 반도체를 성장시키는 경우, 먼저 고온(900 ~ 1200 ℃)에서 GaN 박막을 성장시킨 후, MOCVD 장치 내에 비계면 활성제를 공급하여 준다.
이때, 상기 비계면 활성제로는 Si을 이용하는 것이 바람직하며, 그 공급 방 법으로서는 테트라에틸실란(TESi), 실란(SiH4) 등 Si을 함유한 화합물을 가스 상태로 공급해 준다.
비계면 활성제를 GaN 박막 표면에 작용시키면, GaN 박막 표면에 비계면 활성제가 원자 레벨로 고정화되어 표면 에너지가 높아지게 되고, 이와 같이 표면 에너지가 높아진 영역에는 GaN계 화합물 반도체가 잘 성장하지 않게 된다.
이런 현상은 비계면 활성제가 GaN 박막 표면에 흡착 또는 화학 결합에 의해 고정화되어 GaN 박막 표면을 덮음으로써, GaN계 결정의 2차원 성장을 저해하는 것으로 해석된다.
즉, 상기 비계면 활성제는 앞에서 살펴본 선택적 에피택셜 성장법에서의 마스크와 같은 작용을 하며, GaN계 화합물 반도체는 상기 비계면 활성제가 고정화되지 않은 영역에 도트 구조를 이루며 성장해 간다.
여기서, 도트 구조의 형상은 피라미드 형상 또는 돔형 등 여러가지 형태를 띠게 되며, 이러한 형상은 결정 성장 조건, 비계면 활성제의 분포 밀도 등에 따라 달라지게 된다.
도 5는 본 발명의 발광 다이오드를 나타낸 단면도이다. 이에 도시된 바와 같이, 기판(300) 상부에 버퍼층(310), n형 질화물 반도체층(320), 활성층(330), p형 질화물 반도체층(340)이 순차적으로 형성되어 있고, 상기 p형 질화물 반도체(340)층부터 상기 n형 질화물 반도체층(320)의 일부분까지 메사(Mesa)식각 되어 있고,
상기 p형 질화물 반도체층(340) 상부와 상기 메사 식각되어 노출된 n형 질화물 반도체층(320) 상부에 피라미드 형상의 복수개의 돌출부(350)가 상호 이격하여 형성되어 있고, 상기 p형 질화물 반도체층(340) 상부에 상기 복수개의 돌출부(350)를 감싸며 투명 전극(360)이 형성되어 있고, 상기 노출된 n형 질화물 반도체층(320) 상부에 n-전극(370)이 형성되어 있고, 상기 투명 전극(360) 상부에 형성된 p-전극(380)을 포함하여 구성된다.
이와 같이 구성된 본 발명의 발광 다이오드에 있어서, p형 질화물 반도체층 상부와 메사 식각되어 노출된 n형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부를 형성함으로써, 활성층에서 발생한 빛이 상기 p형 및 n형 질화물 반도체층의 표면에 도달하는 경우 소자 내부로 전반사되어 소모되는 현상을 줄여 광 추출 효율을 향상시킬 수 있다.
한편, 상기에서는 본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 의하면 p형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부를 형성하여 임계각을 높여줌으로써, 활성층에서 발생된 빛이 p형 질화물 반도체층 표면에 입사될 때 전반사되어 내부에서 소모되는 빛을 줄일 수 있으며, 그로 인해 광 추출 효율이 향상되는 효과가 있다.
그리고, p형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부를 형성한 후 메사 식각함으로써, 상기 메사 식각으로 노출된 n형 질화물 반도체층 상부에도 상기 복수개의 돌출부들이 형성되어 상기 n형 질화물 반도체층에서 전반사되어 소모되는 빛도 줄일 수 있게 된다.

Claims (8)

  1. 기판 상부에 n형 질화물 반도체층, 활성층, p형 질화물 반도체층을 순차적으로 적층하는 단계;
    상기 p형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부를 상호 이격하여 형성하는 단계;
    상기 p형 질화물 반도체층부터 상기 n형 질화물 반도체층의 일부분까지 메사(Mesa) 식각하는 단계;
    상기 p형 질화물 반도체층 상부에 상기 복수개의 돌출부를 감싸며 투명 전극을 형성하는 단계; 및
    상기 투명 전극 상부에 p-전극을 형성하고, 상기 메사 식각되어 노출된 n형 질화물 반도체층 상부에 n-전극을 형성하는 단계를 포함하고, 상기 복수개의 돌출부는 p형 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)으로 이루어지는 것을 특징으로 하는 발광 다이오드의 제조방법.
  2. 제1항에 있어서,
    상기 피라미드 형상의 돌출부는 선택적 에피택셜 성장법(Selective Epitaxial Growth) 또는 비계면 활성제(Anti-Surfactant)를 이용한 표면 전처리를 통해 형성하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  3. 제2항에 있어서,
    상기 선택적 에피택셜 성장법에 의한 피라미드 형상의 돌출부의 형성은,
    상기 p형 질화물 반도체층 상부에 복수개의 SiN 마스크를 상호 이격하여 형성하는 단계;
    상기 SiN 마스크가 형성되지 않은 영역에 피라미드 형상의 돌출부를 형성하는 단계; 및
    상기 SiN 마스크를 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 발광 다이오드의 제조방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 복수개의 돌출부의 높이는 10Å ~ 10㎛, 폭은 20Å ~ 20㎛, 상호간의 간격은 20Å ~ 20㎛ 인 것을 특징으로 하는 발광 다이오드의 제조방법.
  6. 제1항에 있어서,
    상기 투명 전극을 형성하는 단계는,
    상기 p형 질화물 반도체층 상부에 InGaN 단주기 초격자층을 형성하는 단계와, 상기 InGaN 단주기 초격자층 상부에 TCO(Transparent Conducting Oxide)층을 형성하는 단계로 이루어지는 것을 특징으로 하는 발광 다이오드의 제조방법.
  7. 기판 상부에 n형 질화물 반도체층, 활성층, p형 질화물 반도체층이 순차적으로 형성되어 있고;
    상기 p형 질화물 반도체층부터 상기 n형 질화물 반도체층의 일부분까지 메사(Mesa)식각 되어 있고;
    상기 p형 질화물 반도체층 상부와 상기 메사 식각되어 노출된 n형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부가 상호 이격하여 형성되어 있고;
    상기 p형 질화물 반도체층 상부에 상기 복수개의 돌출부를 감싸며 투명 전극이 형성되어 있고;
    상기 투명 전극 상부에 p-전극이 형성되어 있고;
    상기 노출된 n형 질화물 반도체층 상부에 n-전극이 형성되어 이루어지며, 상기 p형 질화물 반도체층 상부에 형성되는 복수개의 돌출부는 p형 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)으로 이루어지고, 상기 n형 질화물 반도체층 상부에 형성되는 복수개의 돌출부는 n형 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)으로 이루어지는 발광 다이오드.
  8. 삭제
KR20050129769A 2005-12-26 2005-12-26 발광 다이오드 및 그 제조방법 KR101199187B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20050129769A KR101199187B1 (ko) 2005-12-26 2005-12-26 발광 다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050129769A KR101199187B1 (ko) 2005-12-26 2005-12-26 발광 다이오드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070068061A KR20070068061A (ko) 2007-06-29
KR101199187B1 true KR101199187B1 (ko) 2012-11-07

Family

ID=38366559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050129769A KR101199187B1 (ko) 2005-12-26 2005-12-26 발광 다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101199187B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101151956B1 (ko) * 2006-02-17 2012-06-01 엘지이노텍 주식회사 고휘도 발광소자 제조방법
KR100905860B1 (ko) * 2007-12-17 2009-07-02 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR101499952B1 (ko) * 2008-02-20 2015-03-06 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100986557B1 (ko) * 2008-04-22 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100999771B1 (ko) 2010-02-25 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101039937B1 (ko) 2010-04-28 2011-06-09 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템
CN103400908A (zh) * 2013-07-25 2013-11-20 马鞍山圆融光电科技有限公司 一种表面粗化发光二极管及其制作方法
KR102137748B1 (ko) * 2014-02-19 2020-07-24 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
KR101013724B1 (ko) 2004-03-08 2011-02-10 엘지전자 주식회사 질화물계 화합물 발광소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
KR101013724B1 (ko) 2004-03-08 2011-02-10 엘지전자 주식회사 질화물계 화합물 발광소자

Also Published As

Publication number Publication date
KR20070068061A (ko) 2007-06-29

Similar Documents

Publication Publication Date Title
KR100844722B1 (ko) 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법
CN100524858C (zh) 氮化物半导体发光器件及其制造方法
KR101009651B1 (ko) 3족 질화물 반도체 발광소자
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
KR101134731B1 (ko) 발광소자 및 그 제조방법
KR101199187B1 (ko) 발광 다이오드 및 그 제조방법
JP5130437B2 (ja) 半導体発光素子及びその製造方法
US8659033B2 (en) Light-emitting diode with textured substrate
KR100801617B1 (ko) 광추출을 위한 나노구조체들을 갖는 발광 다이오드 및그것을 제조하는 방법
JP2009503823A (ja) オプトエレクトロニクス半導体チップ
KR101258582B1 (ko) 나노로드 발광소자
JP5872154B2 (ja) 発光素子及びその製造方法
US20100012954A1 (en) Vertical III-Nitride Light Emitting Diodes on Patterned Substrates with Embedded Bottom Electrodes
KR20130025856A (ko) 나노로드 발광소자
KR100646570B1 (ko) 발광 다이오드 및 그 제조방법
KR100960277B1 (ko) 3족 질화물 반도체 발광소자를 제조하는 방법
KR20110117963A (ko) 질화물 반도체 발광 소자 및 그 제조방법
KR100957742B1 (ko) 3족 질화물 반도체 발광소자
KR20080082326A (ko) 발광 다이오드 및 그 제조방법
JP2005235910A (ja) ＧａＮ系化合物半導体受光素子
CN217468468U (zh) 一种图形化衬底及发光二极管
KR101198357B1 (ko) 발광다이오드 및 이의 제조방법
KR101140139B1 (ko) 나노 구조체를 갖는 발광 다이오드 및 그 제조 방법
KR20080020206A (ko) 3족 질화물 반도체 발광소자
KR100608929B1 (ko) Ⅲ―ⅴ 질화물계 반도체 자외선 발광소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 8