KR100957742B1

KR100957742B1 - 3족 질화물 반도체 발광소자

Info

Publication number: KR100957742B1
Application number: KR1020070142031A
Authority: KR
Inventors: 김창태; 남기연; 이태희
Original assignee: 주식회사 에피밸리
Priority date: 2007-12-31
Filing date: 2007-12-31
Publication date: 2010-05-12
Also published as: KR20090073950A

Abstract

본 발명은 제1 굴절률을 가지는 기판; 기판 위에 형성되며, 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 3족 질화물 반도체층; 그리고, 일부가 기판으로 이루어지고, 다른 일부는 제1 굴절률과 다른 제2 굴절률을 가지는 물질로 이루어지며, 활성층에서 생성된 빛을 산란시키는 돌기;로서, 단차가 형성되어 있는 돌기;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자에 관한 것이다.

반도체, 발광소자, 질화물, 산란, 하이브리드, 돌기, 기판, 식각, 에싱

Description

3족 질화물 반도체 발광소자{Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 발명은 3족 질화물 반도체 발광소자에 관한 것으로, 특히 하이브리드 광 산란층이 형성된 기판을 이용하여 외부양자효율을 높인 3족 질화물 반도체 발광소자에 관한 것이다.

여기서, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 에피성장되는 버퍼층(200), 버퍼층(200) 위에 에피성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 에피성장되는 활성층(400), 활성층(400) 위에 에피성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 질화물 반도체 층(500)과 활성층(400)이 메사 식각되어 노출된 n형 질화물 반도체층 위에 형성되는 n측 전극(800), 그리고 보호막(900)을 포함한다.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사피이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(800)은 SiC 기판 측에 형성될 수 있다.

기판(100) 위에 에피성장되는 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.

버퍼층(200)은 이종기판(100)과 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 개시되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 개시되어 있고, 국제공개공보 WO/05/053042호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 개시되어 있다.

n형 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 개시되어 있다.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다. 국제공개공보 WO/02/021121호에는 복수개의 양자우물층들과 장벽층들의 일부에만 도핑을 하는 기술이 개시되어 있다.

p형 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있고, 국제공개공보 WO/05/022655호에는 p형 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 개시되어 있다.

p측 전극(600)은 p형 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 질화물 반도체층(500)과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 개시되어 있으며, 미국특허 제6,515,306호에는 p형 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 개시되어 있다.

한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 개시되어 있다.

p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 개시되어 있다.

보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략되어도 좋다.

한편, n형 질화물 반도체층(300)이나 p형 질화물 반도체층(500)은 단일의 층이나 복수개의 층으로 구성될 수 있으며, 최근에는 레이저 또는 습식 식각을 통해 기판(100)을 질화물 반도체층들로부터 분리하여 수직형 발광소자를 제조하는 기술이 도입되고 있다.

도 2는 미국특허공보 제3,739,217호에 개시된 발광소자를 나타내는 도면으로서, 발광소자에 거친 표면(1000)을 형성하여, 거친 표면(1000)을 통해 활성층(4)으로부터 발생한 빛을 스캐터링함으로써 외부양자효율을 높인 기술이 제시되어 있다.

도 3은 일본 공개특허공보 H07-153991호에 개시된 발광소자를 나타내는 도면으로서, 기판(210)에 패턴을 형성하고, 그 위에 성장되는 반도체층(200)과의 사이에서 굴절률의 차이를 이용하여, 빛을 스캐터링함으로써 외부양자효율을 높인 기술이 제시되어 있다.

도 4는 국제공개공보 WO02/75821호 및 WO03/10831에 개시된 발광소자를 나타내는 도면으로서, 패터닝된 기판(400) 상에서 질화물 반도체층(410)이 성장되는 과정을 제시하고 있다. 질화물 반도체층(410)은 패터닝된 기판(400)의 바닥면과 상면에서 성장을 시작한 다음, 성장된 질화물 반도체층(410)이 만나게 되고, 만난 영역에서 성장이 촉진된 다음, 평탄한 면을 형성하게 된다. 이렇게 패터닝된 기판(400)을 이용함으로써, 빛을 스캐터링하여 외부양자효율을 높이는 한편, 결정 결함을 감소시켜 질화물 반도체층(410)의 질을 향상시키게 된다.

도 5는 국제공개공보 WO03/10831호 및 미국 공개특허공보 제2005-082546호에 개시된 발광소자를 나타내는 도면으로서, 기판(500)에 원형 돌기(501)를 이용하여 평탄한 질화물 반도체층(510)이 일찍 형성되게 하는 기술이 제시되어 있다.

기판(400,500)에 직접 돌기(410,510)를 형성하여 광 산란층을 형성하는 경우에, 돌기(410,510)를 크게 할 수록 광 산란 효율을 높일 수 있으나, 마스크 패턴을 형성한 후 식각을 해야하는 공정의 특성상, 돌기(410,510)의 깊이를 일정 이상으로 하기에는 무리가 따른다. 또한 돌기(410,510)의 높이가 제한되므로, 돌기(410,510)로부터 활성층(400; 도 1 참조)까지의 거리가 멀어지며, 돌기(410,510)에 이르기 까지 광 경로가 길어져서 빛이 외부로 나올 확률이 줄어들게 된다. 또한 질화물 반도체층과 기판(400,500) 사이의 굴절률 차이가 클수록 광 산란 효율을 높아지게 되나(광 산란이 일어나는 계면에서의 굴절률의 차이가 클수록 광 산란 효율이 커지게 되나), 기판과 질화물 반도체층의 굴절률은 고정되어 있으므로, 이들에 의해 제약을 받는다.

본 발명은 상기한 종래 기술을 감안하여, 외부양자효율을 높인 3족 질화물 반도체 발광소자를 제공하는 것을 목적으로 한다.

이를 위해, 본 발명은 출원시 청구항 1 내지 청구항 4 기재의 발명을 제공한다.

본 발명에 따른 3족 질화물 반도체 발광소자에 의하면, 하이브리드 광 산란층을 이용함으로써, 광 산란 계면에서의 굴절률을 차이를 높이고, 광 산란 계면을 증가시키고, 광 산란 계면을 활성층에 가깝게 위치시킬 수 있게 되어, 발광소자의 외부양자효율을 높일 수 있게 된다.

이하, 도면을 참고로 하여 본 발명을 보다 상세히 설명한다.

도 6은 본 발명에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 광 산란층을 이루는 돌기(70)가 형성된 기판(10), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40)을 구비하는 복수개의 질화물 반도체층(41)이 도시되어 있다. 돌기(70)는 기판(10)으로 이루어진 제1 층(10a)과 기판(10)과 다른 물질로 된 제2 층(80)으로 되어 하이브리드 광 산란층을 형성하며, 단차(10b; Step)가 형성되어 광 산란의 계면을 확장하고 있다.

도 7 및 도 8은 본 발명에 따른 3족 질화물 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면으로서, 먼저, 기판(10) 위에 돌기(70)를 형성하기 위하여 SiO₂, SiN_x, TiO₂와 같은 물질(80; 제2 층을 형성함)을 PECVD를 이용하여 증착한다.

다음으로, 돌기(70) 형성을 위한 물질(80)을 기판(10)에 증착한 후 포토레지스터(PR:90)를 증착하고 사진 공정을 통하여 마스크 패턴을 형성하고 식각 공정을 수행한다. 마스크 패턴의 형상에 특별한 제한이 있는 것은 아니며, 예를 들어 원형의 패턴이 사용될 수 있다.

식각 공정은 마스크 패턴이 형성되지 않은 부분의 돌기(70) 형성을 위한 물질(80)을 제거하는 1차 식각 공정과 1차 식각 공정 후 남아있는 포토레지스터(90)를 최종 마스크 패턴으로 하여 기판(10)을 식각하는 2차 식각 공정으로 나누어진다. 2차 식각 공정을 수행하기에 앞서 포토레지스터(90)를 열처리하여 포토레지스터(90)의 형태를 변형하여 식각 공정을 수행하면 돌기(70)의 형태를 둥글게 형성할 수 있으며, 열처리를 하지 않더라도 식각 조건에 따라 포토레지스터(90)의 모서리 부분이 먼저 식각될 수 있으므로, 이에 의해 상면이 둥근 형태의 돌기(70)가 형성될 수 있다.

상기의 식각 공정을 수행한 후 남아있는 포토레지스터(90)를 완전히 제거하면 도 8에 도시된 것과 같이 제1 층(10a)과 제2 층(80)으로 된 하이브리드형 돌기(70)가 형성된다.

이때, 1차 식각 공정 후 및/또는 2차 식각 공정 후에, 포토레지스터(90)를 O₂ 에싱(ashing) 공정을 통해 크기를 축소하여, 식각을 행하면, 도 6에서와 같이 단차(10b)가 형성된 돌기(70)를 형성할 수가 있다. 이러한 과정을 복수회 반복하면, 도 9에 도시된 바와 같이 복수의 단차(10b,10c,10d)를 가지는 돌기(70)를 형성할 수 있게 된다.

제2 층(80)은 제1 층 보다 작은 굴절률을 가지는 것이 더욱 바람직하다. 예를 들어, 사파이어 기판의 굴절률은 1.8 정도이며, SiO₂의 굴절률은 1.5 정도이다. 이러한 물질은 제2 층(80)으로 사용함으로써, 광 산란 계면의 광 산란의 정도를 더욱 크게 할 수 있게 된다.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,

도 2는 미국특허공보 제3,739,217호에 개시된 발광소자를 나타내는 도면,

도 3은 일본 공개특허공보 H07-153991호에 개시된 발광소자를 나타내는 도면,

도 4는 국제공개공보 WO02/75821호 및 WO03/10831에 개시된 발광소자를 나타내는 도면,

도 5는 국제공개공보 WO03/10831호 및 미국 공개특허공보 제2005-082546호에 개시된 발광소자를 나타내는 도면,

도 6은 본 발명에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,

도 7 및 도 8은 본 발명에 따른 3족 질화물 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면,

도 9는 본 발명에 따른 3족 질화물 반도체 발광소자의 다른 예를 나타내는 도면.

Claims

제1 굴절률을 가지는 기판;

기판 위에 형성되며, 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 3족 질화물 반도체층; 그리고,

하부는 기판으로 이루어지고, 상부는 제1 굴절률과 다른 제2 굴절률을 가지는 물질로 이루어지며, 활성층에서 생성된 빛을 산란시키는 돌기;로서, 단차가 형성되어 있는 돌기;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 1에 있어서,

제2 굴절률은 제1 굴절률보다 작은 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 2에 있어서,

제2 굴절률을 가지는 물질은 SiO₂인 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 3에 있어서,

기판은 사파이어 기판인 것을 특징으로 하는 3족 질화물 반도체 발광소자.