KR101101858B1 - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101101858B1
KR101101858B1 KR1020100049734A KR20100049734A KR101101858B1 KR 101101858 B1 KR101101858 B1 KR 101101858B1 KR 1020100049734 A KR1020100049734 A KR 1020100049734A KR 20100049734 A KR20100049734 A KR 20100049734A KR 101101858 B1 KR101101858 B1 KR 101101858B1
Authority
KR
South Korea
Prior art keywords
transparent conductive
light emitting
emitting device
semiconductor layer
refractive index
Prior art date
Application number
KR1020100049734A
Other languages
English (en)
Other versions
KR20110130204A (ko
Inventor
김태근
김동호
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020100049734A priority Critical patent/KR101101858B1/ko
Priority to PCT/KR2010/008326 priority patent/WO2011149163A1/ko
Publication of KR20110130204A publication Critical patent/KR20110130204A/ko
Application granted granted Critical
Publication of KR101101858B1 publication Critical patent/KR101101858B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명은 질화물 기반 LED 소자의 광추출 효율을 향상시키고, 아울러 지향각 제어를 가능하게 하는 반도체 발광소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 반도체 발광소자는 질화물 반도체층 상에 경사면을 갖는 복수의 돌출부가 어레이 형태로 형성되고, 상기 복수의 돌출부가 각각 서로 다른 굴절률을 갖는 복수의 적층된 투명도전막으로 구성되며, 상기 복수의 투명도전막의 굴절률은 상기 질화물 반도체층의 굴절률과 공기층의 굴절률 사이에서 단계적으로 감소하는 값을 갖도록 형성한다.
따라서, 서로 다른 굴절률을 갖는 복수의 투명전극이 경사형 구조가 되어 광추출 효율을 극대화함과 아울러 칩의 표면에서 발생하는 스캐터링 효과를 방지하면서 광의 지향성을 최대한 광출력면으로 향하도록 하여 반도체 발광소자의 광출력 효율 및 전기/광학적 특성이 대폭 향상되는 효과가 있다.
또한, 본 발명에 따른 반도체 발광소자 제조방법은 여타의 연구결과들에 비해 공정이 매우 간단하여 공정단가를 절감할 수 있고, 아울러 표면조화 공정이 필요하지 않기 때문에 공정이 단순해지고 반도체 발광소자가 손상되는 것을 방지할 수 있어 반도체 발광소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

반도체 발광소자 및 그 제조방법 {Light emitting diode and fabrication method thereof}
본 발명은 반도체 발광소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 질화물 기반 발광다이오드(Light Emitting Diode : 이하 'LED'라 한다) 소자의 광추출 효율을 향상시키고, 아울러 지향각 제어를 가능하게 하는 반도체 발광소자 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 발광소자는 정방향의 전류(Forwarding Current)가 흐를 경우 빛을 발생하는 LED 및 레이저다이오드(Laser Diode : LD)가 있다. LED 및 LD는 공통적으로 P-N 접합구조(P-N Junction)를 가지고 있으며, 이러한 발광소자들에 정방향의 전류를 인가하면 전류가 광자(Photon)로 변환되어 반도체 발광소자로부터 빛(Light)이 방출된다. LED 및 LD 에서 방출되는 빛은 반도체 물질의 종류에 따라 장파장 빛에서부터 단파장 빛까지 다양하다.
특히, LED 소자는 1990년도 초반까지 가전제품의 표시용 광원과 같은 제한적인 분야에서만 사용되었지만, 2000년도에 들어서면서 질화갈륨(GaN)의 금속유기화학기상 증착법(Metal-Organic Chemical Vapor Deposition : MOCVD) 및 분자선 성장법(Molecular-Beam Epitaxial Growth : MBE)과 같은 반도체 물질의 형성방법과 새로운 공정기술을 바탕으로 에너지 밴드갭이 넓은 반도체 물질로 LED 소자의 제작이 가능해졌다.
따라서, 고휘도의 적색(Red), 녹색(Green) 및 청색(Blue) LED 소자가 개발되었고, 이를 통해 백색광의 구현이 가능해짐에 따라 각종 전자장치의 표시부품, 교통신호등, 각종 디스플레이 장치 등의 광원에 적용되는 등 산업적으로 폭넓게 응용되고 있으며, 최근 들어 효율이 향상된 백색광원의 개발이 활발해짐에 따라 일반 조명용 광원장치에도 적용이 확대되어 형광등을 대체할 것으로 전망되고 있다.
하지만, 상기한 바와 같은 질화물 기반 LED 소자는 반도체 물질인 GaN층과 공기층 사이의 굴절률 차이로 인하여 LED 소자의 광출력 효율 및 전기/광학적 특성이 심각하게 저하되는 문제를 발생시킨다.
즉, LED 소자의 활성층(Multiple Quantum Well : MQW)에서 생성된 광의 일부가 LED 소자의 개별층 및 활성층에서 재흡수되는 프레넬 손실(Fresnel Loss) 문제로 인하여 LED 소자의 광출력 효율이 저하되며, 특히 GaN층과 공기층 사이의 굴절률 차이(GaN층 n=2.4, 공기층 n=1)로 인하여 LED 소자의 활성층에서 생성된 광의 일부가 GaN층/공기층의 계면에서 LED 소자 내부로 회귀되는 내부전반사(Total Internal-Reflection)를 발생시킴에 따라 LED 소자는 약 4% 정도의 낮은 광출력 효율을 나타내며, 이로 인해 LED 소자의 전기/광학적 특성은 심각하게 저하된다.
따라서, 광출력 효율 및 전기/광학적 특성이 우수한 LED 소자를 구현하기 위하여 세계 각국의 선행 연구기관에서 다양한 연구 - 예를 들면, 플립-칩 구조, Chip Shaping, 표면 요철형성, 요철이 형성된 사파이어 기판, 광결정 기술, 반사방지막 구조 등 - 를 수행하고 있다.
그 중 NIST(미국) 연구팀은 Resonance-Ring 나노구조를 이용하여 LED 소자의 광출력을 7배 이상 증가시킨 결과를 보고하였다. 또한, National Chiao Tung Univ.(대만)에서는 LED 칩의 양면에 거칠기를 주어 활성층에서 발생된 빛이 밖으로 탈출할 기회를 증가시킴으로써, LED 소자의 전면부 휘도를 약 3배 이상 증가시킨 결과들을 보고하였다.
그러나, 상기한 바와 같은 연구결과들은 공정방법이 매우 복잡하여 공정단가를 상승시키고, 아울러 표면조화(Surface Roughening) 공정 수행으로 인해 LED 칩을 심각하게 손상시킬 수 있어 LED 소자의 신뢰성 확보가 어려울 뿐만 아니라 칩의 표면에서 발생하는 스캐터링 효과(Scattering Effect)에 의해 지향성을 갖는 광의 확보가 어렵다는 단점이 있다.
따라서, 상기한 바와같은 종래 기술의 문제점 보완 및 한계를 극복하기 위한 보다 진보된 나노공정 기술이 요구되고 있다.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 질화물 반도체층 상에 서로 다른 굴절률을 갖는 복수의 투명전극을 형성하여 광추출 효율을 향상시킬 수 있는 반도체 발광소자를 제공하는 것이다.
본 발명의 다른 목적은 질화물 반도체층 상에 서로 다른 굴절률을 갖는 복수의 투명전극을 경사형(Graded-Index) 구조로 형성하여 광추출 효율을 극대화하고, 아울러 지향각 제어가 가능한 반도체 발광소자를 제공하는 것이다.
본 발명의 또 다른 목적은 상기한 반도체 발광소자의 제조방법을 제공하는 것이다.
상술한 과제를 해결하기 위한 본 발명의 반도체 발광 소자는, 빛을 발생시키는 반도체층 위에 경사면을 갖는 복수의 돌출부가 형성되고, 상기 복수의 돌출부 각각은 서로 다른 굴절률을 갖는 복수의 투명 도전막이 적층되어 형성된다.
또한, 상기 복수의 투명 도전막의 굴절률은 상기 반도체층으로부터 상부로 갈수록 감소할 수 있다.
또한, 상기 복수의 투명 도전막의 굴절률은 상기 반도체층으로부터 상부로 갈수록, 상기 복수의 돌출부와 접촉하는 반도체층의 굴절률과 공기층의 굴절률 사이에서 단계적으로 감소할 수 있다.
또한, 상기 돌출부는 상면이 평평하고, 상기 상면의 둘레인 가장자리가 상기 경사면에 의해서 상기 돌출부의 저면과 연결될 수 있다.
또한, 상기 경사면은, 상기 가장자리 둘레와 상기 돌출부의 저면을 직선으로 연결한 선보다 위에 위치하도록 볼록하게 형성될 수 있다.
또한, 상기 경사면은, 상기 가장자리 둘레와 상기 돌출부의 저면을 직선으로 연결한 선보다 아래에 위치하도록 오목하게 형성될 수 있다.
또한, 상기 복수의 투명도전막은 서로 다른 조성비를 갖는 복수의 인듐틴옥사이드(Indium Tin Oxide : ITO)막으로 형성될 수 있다.
한편, 상술한 과제를 해결하기 위한 본 발명의 반도체 발광소자의 제조방법은, (a) 빛을 발생시키는 반도체층 상에 서로 다른 굴절률을 갖는 복수의 투명도전막을 순차적으로 적층하는 단계; (b) 상기 투명도전막 상에 나노 구조체를 배치하여 패턴을 형성하는 단계; (c) 상기 나노 구조체를 식각하여 나노 구조체의 크기를 감소시켜 상기 투명도전막의 일부를 노출시키는 단계; 및 (d) 상기 노출된 투명도전막의 일부를 식각하고, 상기 투명 도전막상에 잔류하는 나노 구조체를 제거하여, 상기 반도체층 위에 서로 다른 굴절률을 갖는 복수의 투명 전도막이 적층되고 경사면을 갖는 복수의 돌출부를 형성하는 단계를 포함한다.
또한, 상기 (a) 단계는, 상기 반도체층으로부터 상부로 갈수록 굴절률이 감소하도록 상기 복수의 투명 도전막을 형성할 수 있다.
또한, 상기 (a)단계는, 상기 복수의 투명도전막의 굴절률이 상기 반도체층으로부터 상부로 갈수록, 상기 복수의 돌출부와 접촉하는 반도체층의 굴절률과 공기층의 굴절률 사이에서 단계적으로 감소하도록 상기 복수의 투명도전막을 형성할 수 있다.
또한, 상기 (d) 단계에서 생성된 상기 돌출부는 상면이 평평하고, 상기 상면의 둘레인 가장자리가 상기 경사면에 의해서 상기 돌출부의 저면과 연결될 수 있다.
또한, 상기 (d) 단계는, ICP-RIE(Inductively Coupled Plasma-Reactive Ion Etching) 기술을 적용하여, 상기 경사면이 상기 가장자리 둘레와 상기 돌출부의 저면을 직선으로 연결한 선보다 위에 위치하여 볼록하게 형성되도록 식각을 수행할 수 있다.
또한, 상기 (d) 단계는, ICP-RIE(Inductively Coupled Plasma-Reactive Ion Etching) 기술을 적용하여, 상기 경사면이 상기 가장자리 둘레와 상기 돌출부의 저면을 직선으로 연결한 선보다 아래에 위치하여 오목하게 형성되도록 식각을 수행할 수 있다.
또한, 상기 (a) 단계는, 상기 반도체층 상에 인듐옥사이드(InO) 소재와 스태늄옥사이드(SnO) 소재를 동시증착(Co-deposition)하면서, 인듐(In)과 스태늄(Sn)의 성분비를 변화시켜 물리적 특성이 서로 다른 복수의 인듐틴옥사이드(Indium Tin Oxide : ITO)막을 형성할 수 있다.
또한, 상기 (b) 단계는, 상기 투명도전막 상에 폴리머 또는 실리카 소재의 나노구조체를 배치하여 패턴을 형성할 수 있다.
상기한 바와 같이 본 발명에 따른 반도체 발광소자 및 그 제조방법은, 질화물 반도체층 상에 복수의 투명전극을 적층 형성함에 있어서, 상기 복수의 투명전극의 굴절률이 질화물 반도체층의 굴절률과 공기층의 굴절률 사이에서 단계적으로 감소하는 값을 갖도록 형성함에 따라 LED 소자의 내부로부터 발생된 빛이 질화물 반도체층과 공기층 사이의 계면에서 굴절률 차이에 기인하는 내부전반사로 인하여 내부로 회귀되는 것을 최소화할 수 있게 되어 반도체 발광소자의 광추출 효율을 향상시킬 수 있는 효과가 있다.
또한, 본 발명에 따른 반도체 발광소자 및 그 제조방법은 질화물 반도체층 상에 경사면을 갖는 복수의 돌출부가 어레이 형태로 형성되고, 상기 복수의 돌출부가 각각 서로 다른 굴절률을 갖는 복수의 적층된 투명도전막으로 구성되며, 상기 복수의 투명도전막의 굴절률은 상기 질화물 반도체층의 굴절률과 공기층의 굴절률 사이에서 단계적으로 감소하는 값을 갖도록 형성함에 따라 서로 다른 굴절률을 갖는 복수의 투명전극이 경사형(Graded-Index) 구조가 되어 광추출 효율을 극대화함과 아울러 칩의 표면에서 발생하는 스캐터링 효과(Scattering Effect)를 방지하면서 광의 지향성을 최대한 광출력면(상면, 하면 또는 측면 등)으로 향하도록 하여 반도체 발광소자의 광출력 효율 및 전기/광학적 특성이 대폭 향상되는 효과가 있다.
또한, 상기한 바와 같은 본 발명에 따른 반도체 발광소자 및 그 제조방법은 여타의 연구결과들에 비해 공정이 매우 간단하여 공정단가를 절감할 수 있고, 아울러 표면조화(Surface Roughening) 공정이 필요하지 않기 때문에 공정이 단순해지고 반도체 발광소자가 손상되는 것을 방지할 수 있어 반도체 발광소자의 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명에 따른 반도체 발광소자의 제1실시예를 개략적으로 도시하는 단면도이다.
도 2a 및 도 2b는 본 발명에 따른 반도체 발광소자의 제2실시예를 개략적으로 도시하는 단면도이다.
도 3a 내지 도3e는 본 발명에 따른 반도체 발광소자 제조방법의 제1실시예를 순차적으로 도시한 예시도이다.
도 4는 본 발명에 따른 반도체 발광소자 제조방법의 제1실시예에서 인듐옥사이드(InO)와 스태늄옥사이드(SnO)를 동시증착하여 인듐(InO)과 스태늄(Sn)의 조성비를 제어하는 개념을 개략적으로 도시한 예시도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 발광소자 및 그 제조방법에 대한 바람직한 실시예들을 순차적으로 설명한다.
- 반도체 발광소자에 대한 제 1 실시예 -
도1은 본 발명의 바람직한 제 1 실시예에 따른 반도체 발광소자의 구조를 개략적으로 도시하는 단면도이다.
도1을 참조하면, 본 발명에 따른 반도체 발광소자의 제1실시예는 질화물 반도체층(21) 상에 적층된 제1 내지 제4투명도전막(22~25)으로 구성된다.
이때, 상기 질화물 반도체층(21)은, 반도체 기판위에 질화물 기반 LED 소자를 구성하는 N-type 갈륨나이트라이드층(n-GaN층), 활성층, 및 P-Type 갈륨나이트라이드층(p-GaN층)이 순차적으로 적층되어 형성될 수 있다. 이 때, 투명도전막이 형성되는 P-Type 갈륨나이트라이드층의 굴절률은 일반적으로 약 2.4 정도의 값을 가지며, N-type 갈륨나이트라이드층(n-GaN층), 활성층, 및 P-Type 갈륨나이트라이드층(p-GaN층)의 구성 및 형성 방법은 공지의 사실이므로 구체적인 설명은 생략한다.
또한, 상기 제1 내지 제4투명도전막(22~25)은 서로 다른 조성비를 갖는 제1 내지 제4 인듐틴옥사이드(Indium Tin Oxide : ITO)막으로 구성될 수 있다. 이때, 상기 제1 내지 제4 인듐틴옥사이드막의 굴절률은 상기 질화물 반도체층(21)인 P-Type 갈륨나이트라이드층의 굴절률(약 2.4)과 공기층의 굴절률(약 1) 사이에서 단계적으로 감소하는 값을 갖는 것이 바람직하다.
즉, 상기 제1 내지 제4 인듐틴옥사이드막(22~25)을 형성할 때, 인듐옥사이드(InO) 소재와 스태늄옥사이드(SnO) 소재를 동시증착하면서, 인듐(In)과 스태늄(Sn)의 성분비를 변화시킴으로써, 제1 인듐틴옥사이드막(22)의 굴절률은 2.0, 제2 인듐틴옥사이드막(23)의 굴절률은 1.8, 제3인듐틴옥사이드막(24)의 굴절률은 1.6, 제4인듐틴옥사이드막(25)의 굴절률은 1.4의 값을 갖도록 할 수 있다.
상기한 바와 같은 본 발명에 따른 반도체 발광소자의 제1실시예는 LED 소자의 내부로부터 발생된 빛이 질화물 반도체층(21)과 공기층 사이의 계면에서 굴절률 차이에 기인하는 내부전반사로 인하여 내부로 회귀되는 것을 최소화할 수 있게 된다.
한편, 상기 제1실시예에서는 투명도전막(22~25)으로 4개의 인듐틴옥사이드막을 적층하였으나, 이는 LED 소자의 광추출 효율을 고려하여 2개, 3개 또는 4개 이상의 인듐틴옥사이드막을 적층하여 사용할 수 있다.
또한, 상기 제1실시예에서는 4개의 인듐틴옥사이드막의 굴절률을 각각 2.0, 1.8, 1.6, 1.4의 값으로 제시하였으나, 이는 단순한 예시로서 LED 소자의 내부로부터 발생된 빛이 공기층과의 계면에서 내부전반사로 인하여 회귀되는 것을 최소화할 수 있다면 상기 질화물 반도체층(21)의 굴절률과 공기층의 굴절률 사이에서 단계적으로 감소하는 어떠한 값도 가능하며, 각각의 인듐틴옥사이트막의 두께는 서로 동일할 수도 있고, 서로 다르게 형성될 수도 있다. 도 1에서는 상부로 갈수록, 즉, 굴절률이 작을수록 두께가 감소하도록 제 1 내지 제 4 투명 도전막(22~25)을 형성한 예를 도시하였다.
- 반도체 발광소자에 대한 제2실시예 -
도2a 및 도2b는 본 발명의 바람직한 제 2 실시예에 따른 반도체 발광소자의 구조를 개략적으로 도시하는 단면도이다.
제 2 실시예의 경우에는, 상술한 제 1 실시예의 구조에서, 제 1 내지 제 4 투명도전막(22~25)을 식각하여 경사면을 갖는 돌출부를 형성하는 것에 차이점이 있다. 따라서, 차이점을 중심으로 설명한다.
먼저, 도2a를 참조하면, 본 발명에 바람직한 제 2 실시예에 따른 반도체 발광소자는 제 1 실시예의 질화물 반도체층(21)과 동일한 질화물 반도체층(21) 상에 경사면(S1)을 갖는 복수의 돌출부(P1)가 어레이 형태로 형성되고, 상기 복수의 돌출부(P1)는 각각 서로 다른 굴절률을 갖는 제1 내지 제4투명도전막(22~25)이 적층되어 구성된다.
또한, 상기 제1 내지 제4투명도전막(22~25)은 서로 다른 조성비를 갖는 제1 내지 제4인듐틴옥사이드(Indium Tin Oxide : ITO)막으로 구성될 수 있다. 이때, 상기 제1 내지 제4인듐틴옥사이드막의 굴절률은 상기 질화물 반도체층(21)에 형성된 P-Type 갈륨나이트라이드층의 굴절률(약 2.4)과 공기층의 굴절률(약 1) 사이에서 단계적으로 감소하는 값을 갖는 것이 바람직하다.
즉, 상기 제1 내지 제4인듐틴옥사이드를 형성할 때, 인듐옥사이드(InO) 소재와 스태늄옥사이드(SnO) 소재를 동시증착하면서, 인듐(In)과 스태늄(Sn)의 성분비를 변화시킴으로써, 제1인듐틴옥사이드막(22)의 굴절률은 2.0, 제2인듐틴옥사이드막(23)의 굴절률은 1.8, 제3인듐틴옥사이드막(24)의 굴절률은 1.6, 제4인듐틴옥사이드막(25)의 굴절률은 1.4의 값을 갖도록 할 수 있다.
한편, 상기 돌출부(P1)의 경사면(S1)은 제1 내지 제4투명도전막(22~25)의 식각공정 조건에 따라서, 직선으로 형성되거나, 곡선으로 형성될 수 있다. 경사면이 곡선으로 형성되는 경우에는, 도2a에 도시한 바와 같이 볼록하게 형성되거나, 도2b에 도시한 바와 같이 오목하게 형성될 수 있다.
즉, 상기 돌출부(P1)의 상면은 평평하고, 상면의 가장자리인 둘레는 저면(50)과 연결되어 경사면(S1)을 형성하며, 경사면(S1)은 기울기가 일정한 직선형태로 형성될 수 있고, 경사면(S1)이 곡선으로 형성될 수도 있다.
경사면(S1)이 곡선으로 형성되는 경우에는, 직선으로 형성된 경사면보다, 경사면(S1)이 위에 위치하는 경우와 같이 볼록하게 형성될 수 있고, 직선으로 형성된 경사면보다, 경사면(S1)이 아래에 위치하는 경우와 같이 오목하게 형성될 수 있다.
상기한 바와 같은 본 발명에 따른 반도체 발광소자의 제2실시예는 상기 제1실시예와 동일하게 LED 소자의 내부로부터 발생된 빛이 질화물 반도체층(21)과 공기층 사이의 계면에서 굴절률 차이에 기인하는 내부전반사로 인하여 내부로 회귀되는 것을 최소화할 수 있게 되며, 특히 제2실시예에서는 상기 경사면(S1)을 갖는 복수의 돌출부(P1)로 인해 광추출 효율을 극대화하고, 칩의 표면에서 발생하는 스캐터링 효과를 방지하면서 광의 지향성을 최대한 광출력면(상면, 하면 또는 측면 등)으로 향하도록 할 수 있게 된다.
한편, 상기 제2실시예에서는 투명도전막(22~25)으로 4개의 인듐틴옥사이드막을 적층하였으나, 이는 LED 소자의 광추출 효율을 고려하여 2개, 3개 또는 4개 이상의 인듐틴옥사이드막을 적층하여 사용할 수 있다.
또한, 상기 제2실시예에서는 4개의 인듐틴옥사이드막의 굴절률을 각각 2.0, 1.8, 1.6, 1.4의 값으로 제시하였으나, 이는 단순한 예시로서 LED 소자의 내부로부터 발생된 빛이 공기층과의 계면에서 내부전반사로 인하여 회귀되는 것을 최소화할 수 있다면 상기 질화물 반도체층(21)의 굴절률과 공기층의 굴절률 사이에서 단계적으로 감소하는 어떠한 값도 가능하다.
- 반도체 발광소자의 제조방법에 대한 실시예 -
도3a 내지 도3e는 본 발명의 바람직한 실시예에 따른 반도체 발광소자 제조방법을 순차적으로 도시한 예시도로써, 이를 참조하여 본 발명의 바람직한 실시예에 따른 반도체 발광소자의 제조방법을 상세히 설명하면 다음과 같다.
먼저, 도3a를 참조하면, 질화물 반도체층(31) 상에 서로 다른 굴절률을 갖는 제1 내지 제4투명도전막(32~35)을 순차적으로 적층하여 상술한 본 발명의 바람직한 제 1 실시예에 따른 반도체 발광소자를 생성한다.
이때, 상기 질화물 반도체층(31)은 질화물 LED 소자를 구성하는 n-type 갈륨나이트라이드층(n-GaN층), 활성층, 및 p-Type 갈륨나이트라이드층(p-GaN층)이 순차적으로 적층된 것일 수 있다. 통상 P-Type 갈륨나이트라이드층의 굴절률은 약 2.4 정도의 값을 갖는다.
또한, 상기 제1 내지 제4투명도전막(32~35)은 서로 다른 조성비를 갖는 제1 내지 제4인듐틴옥사이드(Indium Tin Oxide : ITO)막으로 이루어질 수 있다. 이때, 상기 제1 내지 제4인듐틴옥사이드막의 굴절률은 상기 질화물 반도체층(31)의 상부인 P-Type 갈륨나이트라이드층의 굴절률(약 2.4)과 공기층의 굴절률(약 1) 사이에서 단계적으로 감소하는 값을 갖는 것이 바람직하고, 제 1 내지 제 4 인듐틴옥사이트층은 서로 동일한 두께로 형성될 수 있고, 서로 다른 두께로 형성될 수도 있으며, 상부로 갈수록 두께가 감소하도록 형성될 수 있다.
즉, 상기 제1 내지 제4인듐틴옥사이드막을 형성할 때, 전자선 증착소스인 인듐옥사이드(InO)와 스태늄옥사이드(SnO) 소재를 동시증착한 후, 열처리를 실시하여 제1인듐틴옥사이드의 굴절률은 2.0, 제2인듐틴옥사이드의 굴절률은 1.8, 제3인듐틴옥사이드의 굴절률은 1.6, 제4인듐틴옥사이드의 굴절률은 1.4의 값을 갖도록 할 수 있다.
상기한 바와 같은 인듐옥사이드(InO)와 스태늄옥사이드(SnO)의 동시증착에 대해서 도 4를 참조하여 보다 상세히 설명하면 다음과 같다.
도 4에 도시한 바와 같이 인듐옥사이드(InO)와 스태늄옥사이드(SnO)를 동시증착하면 임의적으로 인듐(In)과 스태늄(Sn)의 성분비를 변화시키는 것이 가능할 뿐만 아니라, 약 400℃~800℃의 온도범위에서 열처리하여 개별적으로 존재하는 인듐옥사이드(InO)층과 스태늄옥사이드(SnO)층의 내부혼합(Inter-Mixing)을 하면 증착조건에 따른 인듐(In)과 스태늄(Sn)의 조성비가 변화하게 되어 결과적으로 각각 다른 물성을 갖는 제1 내지 제4인듐틴옥사이드막을 형성할 수 있다. 이때, 상기 열처리온도는 공정조건 및 온도에 따른 영향등을 고려하여 500℃~700℃의 범위에서 실시하는 것이 보다 바람직하다.
한편, 상술한 공정에 도 3b 내지 도 3e 에 도시된 공정을 추가적으로 수행하여, 상술한 본 발명의 바람직한 제 2 실시예에 따른 반도체 발광소자를 생성한다.
구체적으로, 도 3b를 참조하면, 상기 제4투명도전막(35) 상에 폴리머나 실리카 소재의 나노 구조체(36)를 배치하여 2차원 나노패턴을 형성한다. 나노 구조체(36)를 배치하여 패턴을 형성하는 방식은 다양하게 적용이 가능하고, 본 발명의 바람직한 실시예에서는, 폴리머 비드(bead)가 포함된 용액을 제 4 투명 도전막(35) 위에 sol-gel 방식 또는 스핀 코팅 방식으로 도포하여 나노 구조체(36)를 정렬시키고 용액을 증발시킴으로써 나노패턴을 형성하였다.
그리고, 도 3c를 참조하면, 상기 나노 구조체(36)를 식각하여 나노 구조체(36)의 크기를 감소시켜 상기 제 4 투명도전막(35)의 일부를 노출시킨다.
나노 구조체(36)를 식각하여 그 크기를 조절하는 방식은 다양하게 적용이 가능하며, 본 발명의 바람직한 실시예에서는, O2 plasma (30~50 sccm 및 plasma power 60~100 W)를 이용한 RIE 공정을 통해 나노 구조체(36)를 식각하여 그 크기를 조절하였다.
그 후, 도 3d에 도시된 바와 같이, 나노 구조체(36)를 식각 마스크로 이용하여 상기 노출된 제 4 투명도전막(35)의 일부를 식각하고, 계속해서 제3,제2,제1투명도전막(34,33,32)의 일부를 식각한다. 이때, 상기 제4 내지 제1투명도전막(35~32)은 ICP-RIE(Inductively Coupled Plasma-Reactive Ion Etching) 기술을 적용하여 상기 질화물 반도체층(31)의 상면이 노출되지 않도록 실시한다.
상기 ICP-RIE 기술에 의한 식각면은 플라즈마의 파워, 반응성 가스, 및 챔버내 분위기 중 적어도 하나를 제어하는 등의 공정조건에 따라 도 3d 및 전술한 도 2a에 도시한 바와 같이 볼록한 형태의 경사면(S1)으로 형성하거나, 전술한 도 2b에 도시한 바와 같이 오목한 형태의 경사면(S1)으로 형성될 수 있다.
ICP-RIE 공정을 이용하여 경사면(S1)이 볼록한 형태를 갖도록 제4 내지 제1투명도전막(35~32)을 식각하기 위해서는 ICP-RIE 공정에 사용되는 plasma가 상대적으로 낮은 에칭 rate 및 파워를 갖도록 해야한다. 따라서, GaN 소재의 반응성 식각에 일반적으로 사용되는 chlorine (Cl2)계 가스보다는 BCl3와 Ar 혼합가스의 혼합비를 1:1.5 또는 1:2 정도로 조절하여 볼록한 형태의 경사면을 형성할 수 있다.
반면, 오목한 경사면을 형성하기 위해서는, ICP-RIE 공정에 이용되는 plasma가 높은 파워 및 높은 에칭 rate를 갖도록 해야한다. 따라서, Cl2와 Ar의 혼합가스 (1:1.5 또는 1:2)로 조절하여 오목한 형태의 경사면을 형성할 수 있다.
볼록형 또는 오목형의 경사면이 형성되면, 도3e에 도시된 바와 같이, 제 4 투명도전막(35)위에 잔류하는 나노 구조체(36)를 제거한다.
상기한 바와 같은 본 발명에 따른 반도체 발광소자 제조방법은 전술한 반도체 발광소자의 제1실시예 및 제2실시예와 동일하게 LED 소자의 내부로부터 발생된 빛이 질화물 반도체층(31)과 공기층 사이의 계면에서 굴절률 차이에 기인하는 내부전반사로 인하여 내부로 회귀되는 것을 최소화할 수 있게 되며, 상기 경사면(S1)을 갖는 제1 내지 제4투명도전막(32~35)의 적층부로 인해 광추출 효율을 극대화하고, 칩의 표면에서 발생하는 스캐터링 효과를 방지하면서 광의 지향성을 최대한 광출력면(상면, 하면 또는 측면 등)으로 향하도록 할 수 있게 된다.
특히, 본 발명에 따른 반도체 발광소자 제조방법의 제1실시예는 여타의 연구결과들에 비해 공정이 매우 간단하며, 아울러 표면조화(Surface Roughening) 공정이 필요하지 않기 때문에 공정이 단순해지고 반도체 발광소자가 손상되는 것을 방지할 수 있게 된다.
한편, 상기 본 발명에 따른 반도체 발광소자 제조방법의 제1실시예에서는 투명도전막(32~35)으로 4개의 인듐틴옥사이드막을 적층하였으나, 이는 LED 소자의 광추출 효율을 고려하여 2개, 3개 또는 4개 이상의 인듐틴옥사이드막을 적층하여 사용할 수 있다.
또한, 상기 본 발명에 따른 반도체 발광소자 제조방법의 제1실시예에서는 4개의 인듐틴옥사이드막의 굴절률을 각각 2.0, 1.8, 1.6, 1.4의 값으로 제시하였으나, 이는 단순한 예시로서 LED 소자의 내부로부터 발생된 빛이 공기층과의 계면에서 내부전반사로 인하여 회귀되는 것을 최소화할 수 있다면 상기 질화물 반도체층(31)의 굴절률과 공기층의 굴절률 사이에서 단계적으로 감소하는 어떠한 값도 가능하다.
이상에서 상세히 설명한 바와 같이 본 발명에 따른 반도체 발광소자 및 그 제조방법은 첨부된 도면을 참고하여 바람직한 실시예들로 한정하여 설명하였으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 변형 및 균등한 다른 실시예로 구현이 가능하다는 점을 이해할 수 있을 것이다.
특히, 본 발명의 바람직한 실시예들에서는 질화물 반도체층 상부에 굴절률이 서로 다른 복수의 투명도전막이 적층되는 구조와; 상기 적층된 투명도전막 상에 나노패턴 구조를 이용하여 적층된 투명도전막을 식각함으로써, 경사면을 갖는 복수의 투명도전막 적층부가 어레이 형태로 형성되는 구조 및 그 제조방법에 대해서 설명하고 있지만, 이와 다르게 상기 질화물 반도체층 상부에 먼저 나노패턴 구조를 형성하고, 그 상부에 굴절률이 서로 다른 복수의 투명도전막이 적층되는 구조 및 그 제조방법도 본 발명의 본질적인 특성을 벗어나지 않은 하나의 실시예에 해당된다는 것을 이해할 수 있을 것이다.
따라서, 전술한 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하며, 본 발명의 진정한 보호범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
21,31 반도체층
22~25,32~35 제1 내지 제4투명도전막
36 나노 구조체
S1 경사면
P1 돌출부

Claims (15)

  1. 빛을 발생시키는 반도체층 위에 경사면을 갖는 복수의 돌출부가 형성되고, 상기 복수의 돌출부 각각은 서로 다른 굴절률을 갖는 복수의 투명 도전막이 적층되어 형성되고,
    상기 돌출부는 상면이 평평하고, 상기 상면의 둘레인 가장자리가 상기 경사면에 의해서 상기 돌출부의 저면과 연결되며,
    상기 경사면은 상기 가장자리 둘레와 상기 돌출부의 저면을 직선으로 연결한 선보다 위에 위치하도록 볼록하게 형성되는 것을 특징으로 하는 반도체 발광 소자.
  2. 빛을 발생시키는 반도체층 위에 경사면을 갖는 복수의 돌출부가 형성되고, 상기 복수의 돌출부 각각은 서로 다른 굴절률을 갖는 복수의 투명 도전막이 적층되어 형성되고,
    상기 돌출부는 상면이 평평하고, 상기 상면의 둘레인 가장자리가 상기 경사면에 의해서 상기 돌출부의 저면과 연결되며,
    상기 경사면은 상기 가장자리 둘레와 상기 돌출부의 저면을 직선으로 연결한 선보다 아래에 위치하도록 오목하게 형성되는 것을 특징으로 하는 반도체 발광 소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 투명 도전막의 굴절률은 상기 반도체층으로부터 상부로 갈수록 감소하는 것을 특징으로 하는 반도체 발광 소자.
  4. 제 3 항에 있어서,
    상기 복수의 투명 도전막의 굴절률은 상기 반도체층으로부터 상부로 갈수록, 상기 복수의 돌출부와 접촉하는 반도체층의 굴절률과 공기층의 굴절률 사이에서 단계적으로 감소하는 것을 특징으로 하는 반도체 발광 소자.
  5. 삭제
  6. 삭제
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 투명도전막은 서로 다른 조성비를 갖는 복수의 인듐틴옥사이드(Indium Tin Oxide : ITO)막인 것을 특징으로 하는 반도체 발광소자.
  8. (a) 빛을 발생시키는 반도체층 상에 서로 다른 굴절률을 갖는 복수의 투명도전막을 순차적으로 적층하는 단계;
    (b) 상기 투명도전막 상에 나노 구조체를 배치하여 패턴을 형성하는 단계;
    (c) 상기 나노 구조체를 식각하여 나노 구조체의 크기를 감소시켜 상기 투명도전막의 일부를 노출시키는 단계; 및
    (d) 상기 노출된 투명도전막의 일부를 식각하고, 상기 투명 도전막상에 잔류하는 나노 구조체를 제거하여, 상기 반도체층 위에 서로 다른 굴절률을 갖는 복수의 투명 전도막이 적층되고 경사면을 갖는 복수의 돌출부를 형성하는 단계를 포함하고,
    상기 (d) 단계에서, 상기 돌출부는 상면이 평평하고, 상기 상면의 둘레인 가장자리가 상기 경사면에 의해서 상기 돌출부의 저면과 연결되며, 상기 경사면이 상기 가장자리 둘레와 상기 돌출부의 저면을 직선으로 연결한 선보다 위에 위치하여 볼록하게 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  9. (a) 빛을 발생시키는 반도체층 상에 서로 다른 굴절률을 갖는 복수의 투명도전막을 순차적으로 적층하는 단계;
    (b) 상기 투명도전막 상에 나노 구조체를 배치하여 패턴을 형성하는 단계;
    (c) 상기 나노 구조체를 식각하여 나노 구조체의 크기를 감소시켜 상기 투명도전막의 일부를 노출시키는 단계; 및
    (d) 상기 노출된 투명도전막의 일부를 식각하고, 상기 투명 도전막상에 잔류하는 나노 구조체를 제거하여, 상기 반도체층 위에 서로 다른 굴절률을 갖는 복수의 투명 전도막이 적층되고 경사면을 갖는 복수의 돌출부를 형성하는 단계를 포함하고,
    상기 (d) 단계에서, 상기 돌출부는 상면이 평평하고, 상기 상면의 둘레인 가장자리가 상기 경사면에 의해서 상기 돌출부의 저면과 연결되며, 상기 경사면이 상기 가장자리 둘레와 상기 돌출부의 저면을 직선으로 연결한 선보다 아래에 위치하여 오목하게 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  10. 제 8 항 또는 제 9 항에 있어서, 상기 (a) 단계는
    상기 반도체층으로부터 상부로 갈수록 굴절률이 감소하도록 상기 복수의 투명 도전막을 형성하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  11. 제 10 항에 있어서, 상기 (a)단계는
    상기 복수의 투명도전막의 굴절률이 상기 반도체층으로부터 상부로 갈수록, 상기 복수의 돌출부와 접촉하는 반도체층의 굴절률과 공기층의 굴절률 사이에서 단계적으로 감소하도록 상기 복수의 투명도전막을 형성하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  12. 삭제
  13. 삭제
  14. 제 8 항 또는 제 9 항에 있어서, 상기 (a) 단계는
    상기 반도체층 상에 인듐옥사이드(InO) 소재와 스태늄옥사이드(SnO) 소재를 동시증착(Co-deposition)하면서, 인듐(In)과 스태늄(Sn)의 성분비를 변화시켜 물리적 특성이 서로 다른 복수의 인듐틴옥사이드(Indium Tin Oxide : ITO)막을 형성하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  15. 제 8 항 또는 제 9 항에 있어서, 상기 (b) 단계는
    상기 투명도전막 상에 폴리머 또는 실리카 소재의 나노구조체를 배치하여 패턴을 형성하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
KR1020100049734A 2010-05-27 2010-05-27 반도체 발광소자 및 그 제조방법 KR101101858B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100049734A KR101101858B1 (ko) 2010-05-27 2010-05-27 반도체 발광소자 및 그 제조방법
PCT/KR2010/008326 WO2011149163A1 (ko) 2010-05-27 2010-11-24 반도체 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100049734A KR101101858B1 (ko) 2010-05-27 2010-05-27 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110130204A KR20110130204A (ko) 2011-12-05
KR101101858B1 true KR101101858B1 (ko) 2012-01-05

Family

ID=45004131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100049734A KR101101858B1 (ko) 2010-05-27 2010-05-27 반도체 발광소자 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR101101858B1 (ko)
WO (1) WO2011149163A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383097B1 (ko) * 2012-11-13 2014-04-10 포항공과대학교 산학협력단 광추출 효율을 높인 질화갈륨계 발광다이오드 소자, 광추출 효율을 높인 유기 발광다이오드 소자의 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140036403A (ko) * 2012-09-13 2014-03-26 포항공과대학교 산학협력단 발광 다이오드의 패턴 형성 방법
KR20150121306A (ko) * 2014-04-18 2015-10-29 포항공과대학교 산학협력단 질화물 반도체 발광소자 및 이의 제조방법
KR20150121933A (ko) 2014-04-22 2015-10-30 서울바이오시스 주식회사 발광 다이오드 및 그의 제조 방법
KR101675020B1 (ko) * 2015-06-09 2016-11-11 순천대학교 산학협력단 발광다이오드 및 이의 제조방법
CN105633239B (zh) * 2015-12-31 2018-11-09 天津三安光电有限公司 一种兼具表面粗化及电接触的发光二极管结构及制造方法
CN111580697A (zh) * 2020-05-09 2020-08-25 上海天马微电子有限公司 一种复合膜、触控板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060105476A (ko) * 2005-03-29 2006-10-11 세이코 엡슨 가부시키가이샤 발광 소자, 발광 소자의 제조 방법 및 화상 표시 장치
JP2007019318A (ja) 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
KR20090073950A (ko) * 2007-12-31 2009-07-03 주식회사 에피밸리 3족 질화물 반도체 발광소자
US20100019269A1 (en) * 2008-07-25 2010-01-28 Tae-Geun Kim Light-emitting device and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5965095B2 (ja) * 1999-12-03 2016-08-10 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 内部および外部光学要素による光取出しを向上させた発光ダイオード
DE10340271B4 (de) * 2003-08-29 2019-01-17 Osram Opto Semiconductors Gmbh Dünnschicht-Leuchtdiodenchip und Verfahren zu seiner Herstellung
KR100580634B1 (ko) * 2003-12-24 2006-05-16 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
KR100716752B1 (ko) * 2005-05-03 2007-05-14 (주)더리즈 발광 소자와 이의 제조 방법
JP2006332383A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP4831107B2 (ja) * 2008-04-03 2011-12-07 日立電線株式会社 半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060105476A (ko) * 2005-03-29 2006-10-11 세이코 엡슨 가부시키가이샤 발광 소자, 발광 소자의 제조 방법 및 화상 표시 장치
JP2007019318A (ja) 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
KR20090073950A (ko) * 2007-12-31 2009-07-03 주식회사 에피밸리 3족 질화물 반도체 발광소자
US20100019269A1 (en) * 2008-07-25 2010-01-28 Tae-Geun Kim Light-emitting device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383097B1 (ko) * 2012-11-13 2014-04-10 포항공과대학교 산학협력단 광추출 효율을 높인 질화갈륨계 발광다이오드 소자, 광추출 효율을 높인 유기 발광다이오드 소자의 제조방법
WO2014077523A1 (ko) * 2012-11-13 2014-05-22 포항공과대학교 산학협력단 발광 다이오드 소자의 제조방법 및 발광 다이오드 소자

Also Published As

Publication number Publication date
WO2011149163A1 (ko) 2011-12-01
KR20110130204A (ko) 2011-12-05

Similar Documents

Publication Publication Date Title
KR101101858B1 (ko) 반도체 발광소자 및 그 제조방법
KR20100095134A (ko) 발광소자 및 그 제조방법
US8673666B2 (en) Light-emitting devices with textured active layer
KR20100050430A (ko) 미세 패턴을 갖는 발광장치
WO2010095531A1 (ja) 半導体発光ダイオード
WO2012048506A1 (zh) 发光二极管及其制造方法
CN102024898B (zh) 发光二极管及其制造方法
WO2017206771A1 (zh) 一种不可见光发光二极管及其制作方法
KR20150138977A (ko) 발광 소자 및 그의 제조방법
KR20140090346A (ko) 반도체 발광 소자
TW201526282A (zh) 發光二極體晶片
CN102130245A (zh) 发光二极管及其制造方法
TWI593137B (zh) 具有異質材料結構之發光元件及其製造方法
TW201603315A (zh) 發光元件
JP2009059851A (ja) 半導体発光ダイオード
CN102130252B (zh) 发光二极管及其制造方法
CN203607447U (zh) Led芯片
JP4998701B2 (ja) Ｉｉｉ−ｖ族化合物半導体発光ダイオード
TWI474504B (zh) 發光二極體結構及其製作方法
CN113875032B (zh) 一种发光二极管及制作方法
Lee et al. Effects of nanosized Ni particle structure on the enhancement of light extraction from 600 nm AlGaInP light-emitting diodes
CN102064253A (zh) 发光二极管及其制造方法
CN210692570U (zh) 一种倒装结构深紫外发光二极管
CN109037267B (zh) 金属光子晶体耦合增强nano-LED阵列及制造方法
JP2011124275A (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 8