KR101675020B1 - 발광다이오드 및 이의 제조방법 - Google Patents

발광다이오드 및 이의 제조방법 Download PDF

Info

Publication number
KR101675020B1
KR101675020B1 KR1020150081460A KR20150081460A KR101675020B1 KR 101675020 B1 KR101675020 B1 KR 101675020B1 KR 1020150081460 A KR1020150081460 A KR 1020150081460A KR 20150081460 A KR20150081460 A KR 20150081460A KR 101675020 B1 KR101675020 B1 KR 101675020B1
Authority
KR
South Korea
Prior art keywords
type
layer
transparent electrode
semiconductor layer
type semiconductor
Prior art date
Application number
KR1020150081460A
Other languages
English (en)
Inventor
곽준섭
오승규
김태경
Original Assignee
순천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 순천대학교 산학협력단 filed Critical 순천대학교 산학협력단
Priority to KR1020150081460A priority Critical patent/KR101675020B1/ko
Application granted granted Critical
Publication of KR101675020B1 publication Critical patent/KR101675020B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광다이오드 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 발광효율을 높일 수 있는 발광다이오드 및 이의 제조방법에 관한 것이다.
본 발명의 일 실시예에 따른 발광다이오드는 기판; 상기 기판 상에 형성되고, n형 반도체층, 활성층 및 p형 반도체층을 포함하는 반도체 적층구조; 상기 활성층 및 p형 반도체층의 일부가 식각되어 노출된 상기 n형 반도체층 상에 형성되는 n형 투명전극; 상기 p형 반도체층 상에 형성되는 p형 투명전극을 포함할 수 있다.

Description

발광다이오드 및 이의 제조방법 {Light emitting diode and Method for manufacturing for the same}
본 발명은 발광다이오드 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 발광효율을 높일 수 있는 발광다이오드 및 이의 제조방법에 관한 것이다.
발광다이오드(Light Emitting Diode: LED)는 전기에너지를 빛에너지로 변환시켜주는 반도체 발광 소자로서, 화합물 반도체 단자에 전류를 흘려서 p-n접합 부근 또는 활성층에서 전자와 홀의 결합에 의해 빛을 방출하는 소자이다. 또한, 발광다이오드는 기존의 백열등 및 형광등과 같은 광원에 비해 수명이 길고 전력소모가 적으며, 전기에너지를 빛에너지로 직접 변환하기 때문에 발광효율이 높고 안전성, 친환경, 다양한 색상의 구현 등의 장점이 있어 LCD 디스플레이, 차량용 전조등, 가로등, 신호등, 광통신용 광원, 장식용 조명 등 다양한 분야에 적용되고 있다.
종래의 탑에미트형 발광다이오드는 발광다이오드 구조에서 반도체 적층구조 상면에 있는 금속으로 형성된 n형 전극 등으로 인해 빛이 반사되어 방출되지 못하는 문제점이 있었다. 이러한 문제점을 해결하고자 반도체 적층구조 상면을 통해 빛을 방출시키는 구조에서 칩을 뒤집어 기판에서 빛을 방출시키는 플립칩(flip-chip)형 발광다이오드를 제시하고 있으나, 단순히 칩을 뒤집어 놓은 것에 불과해 활성층에서 발광된 빛 중 기판 쪽이 아닌 반대 방향으로 방사되는 빛은 소실되는 문제점이 여전히 남아 있다.
한국등록특허공보 제10-0447413호
본 발명은 n형 전극으로 투명전극을 사용하여 발광효율을 높일 수 있는 발광다이오드 및 이의 제조방법을 제공한다.
본 발명의 일 실시예에 따른 발광다이오드는 기판; 상기 기판 상에 형성되고, n형 반도체층, 활성층 및 p형 반도체층을 포함하는 반도체 적층구조; 상기 활성층 및 p형 반도체층의 일부가 식각되어 노출된 상기 n형 반도체층 상에 형성되는 n형 투명전극; 상기 p형 반도체층 상에 형성되는 p형 투명전극을 포함할 수 있다.
상기 n형 투명전극은 상기 n형 반도체층과 오믹 접속될 수 있다.
상기 n형 투명전극은 투명 전도성 산화물(TCO)층을 포함할 수 있다.
상기 투명 전도성 산화물층은 전자선 조사(Electron Beam Irradiation) 처리될 수 있다.
상기 n형 투명전극은 상기 투명 전도성 산화물층과 금속 박막층의 적층체일 수 있다.
상기 n형 투명전극은 상기 투명 전도성 산화물층과 그래핀층의 적층체일 수 있다.
상기 n형 투명전극은 공기의 굴절률보다 크고, 상기 n형 반도체층의 굴절률보다 작은 굴절률을 가질 수 있다.
상기 반도체 적층구조는 질화갈륨(GaN)계 반도체로 이루어질 수 있다.
본 발명의 다른 실시예에 따른 발광다이오드 제조방법은 기판 상에 n형 반도체층, 활성층 및 p형 반도체층을 순차적으로 적층하는 단계; 상기 n형 반도체층의 일부가 노출되도록 상기 활성층 및 p형 반도체층을 식각하여 복수의 반도체 적층구조로 분리하는 단계; 상기 복수의 반도체 적층구조 사이로 노출된 상기 n형 반도체층 상에 투명 전도성 산화물층을 포함하는 n형 투명전극을 형성하는 단계; 및 상기 p형 반도체층 상에 p형 투명전극을 형성하는 단계를 포함할 수 있다.
상기 n형 투명전극을 형성하는 단계에서는 인접한 두 상기 반도체 적층구조 사이에 연속된 하나의 상기 n형 투명전극으로 형성할 수 있다.
상기 n형 투명전극을 형성하는 단계는 상기 투명 전도성 산화물층에 전자선을 조사하는 단계를 포함할 수 있다.
상기 n형 투명전극을 형성하는 단계는 상기 투명 전도성 산화물층과 금속 박막층을 교번 적층하는 단계를 포함할 수 있다.
상기 n형 투명전극을 형성하는 단계는 상기 투명 전도성 산화물층과 그래핀층을 교번 적층하는 단계를 포함할 수 있다.
상기 n형 투명전극이 분리되도록 상기 기판을 칩 단위로 절단하는 단계를 더 포함할 수 있다.
본 발명에 따른 발광다이오드는 n형 전극으로 투명전극을 사용하여 p-n접합 부근 또는 활성층에서 방출된 빛이 n형 투명전극을 통해 투과되어 외부로 출사될 수 있기 때문에 광추출효율을 향상시키고, 발광효율을 높일 수 있다. 그리고 n형 투명전극을 투명 전도성 산화물로 형성하고 전자선 조사(Electron Beam Irradiation) 처리하여 금속 전극보다 면저항이 높았던 투명전극의 문제점을 해결할 수 있다. 또한, 투명 전도성 산화물층과 금속 박막층을 교번 적층하거나 투명 전도성 산화물층과 그래핀층을 교번 적층하여 투명전극의 면저항을 낮출 수도 있다.
도 1은 본 발명의 일실시예에 따른 발광다이오드를 나타낸 단면도.
도 2는 본 발명의 일실시예에 따른 발광다이오드의 칩 단위 분리를 나타내는 단면도.
도 3은 본 발명의 일실시예에 따른 발광다이오드의 발광효율을 나타내는 그래프.
도 4는 본 발명의 일실시예에 따른 n형 투명전극의 면저항 감소방법을 나타내는 단면도.
도 5는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 순서도.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 설명 중, 동일 구성에 대해서는 동일한 참조부호를 부여하도록 하고, 도면은 본 발명의 실시예를 정확히 설명하기 위하여 크기가 부분적으로 과장될 수 있으며, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
본 발명은 모든 발광다이오드에 사용할 수 있으나, 탑에미트형 발광다이오드에 주로 사용될 수 있다. 종래에는 탑에미트형 발광다이오드에서 반도체 적층구조 상면에 있는 금속으로 형성된 n형 전극 등으로 인해 p-n접합 부근 또는 활성층에서 방출된 빛이 반도체 적층구조 내부로 반사되어 출사되지 못하는 문제점이 있었는데, 이를 보완하고자 본 발명에서는 p형 전극뿐만 아니라 n형 전극도 투명전극으로 형성하였다.
도 1은 본 발명의 일실시예에 따른 발광다이오드를 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 발광다이오드(100)는 기판(10); 상기 기판(10) 상에 형성되고, n형 반도체층(111), 활성층(112) 및 p형 반도체층(113)을 포함하는 반도체 적층구조(110); 상기 활성층(112) 및 p형 반도체층(113)의 일부가 식각되어 노출된 상기 n형 반도체층(111) 상에 형성되는 n형 투명전극(120); 상기 p형 반도체층(113) 상에 형성되는 p형 투명전극(130)을 포함할 수 있다.
기판(10)은 반도체 단결정을 성장시키는데 적합한 기판으로서, 사파이어(Sapphire)를 포함하는 투명한 재료를 이용하여 형성될 수 있고, 사파이어 이외에 산화아연(ZnO), 질화갈륨(GaN), 탄화규소(SiC), 질화알루미늄(AlN) 등으로 형성될 수도 있다.
반도체 적층구조(110)는 기판(10) 상에 형성되고, n형 반도체층(111), 활성층(112) 및 p형 반도체층(113)을 포함할 수 있는데, 기판(10) 상에 n형 반도체층(111), 활성층(112) 및 p형 반도체층(113)이 순차적으로 적층되어 형성될 수 있다.
n형 반도체층(111)은 기판(10) 상에 형성될 수 있고, 질화갈륨(GaN)계 반도체 물질로 이루어질 수 있다. 보다 구체적으로, n형 반도체층(111)은 n형 도전형 불순물(dopant)이 도핑된 질화갈륨(GaN)층 또는 질화갈륨(GaN)/알루미늄 갈륨 질화물(AlGaN)층으로 이루어질 수 있으며, n형 도전형 불순물로는 실리콘(Si), 게르마늄(Ge), 주석(Sn) 등을 사용할 수 있고, 실리콘(Si)을 주로 사용하고 있다.
활성층(112)은 n형 반도체층(111) 상에 형성될 수 있고, 단층 또는 다중 양자우물(Multi-Quantum Well; MQW) 구조 발광층 등 공지된 다양한 방식으로 구성될 수 있는데, MQW 구조의 인듐 갈륨 질화물(InGaN)/질화갈륨(GaN)층으로 이루어질 수 있다.
p형 반도체층(113)은 활성층(112) 상에 형성될 수 있고, 질화갈륨(GaN)계 반도체 물질로 이루어질 수 있다. 보다 구체적으로, p형 반도체층(113)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p형 도전형 불순물로는 마그네슘(Mg), 아연(Zn), 베릴륨(Be) 등을 사용할 수 있고, 마그네슘(Mg)을 주로 사용하고 있다.
반도체 적층구조(110)는 질화갈륨(GaN)계 반도체로 이루어질 수 있다. 발광다이오드에 질소(N)를 Ⅴ족 원소로 하는 Ⅲ-Ⅴ족 화합물 반도체인 질화갈륨(GaN)계 화합물 반도체를 사용하면, 발광다이오드가 상온에서 뛰어난 발광 특성을 가질 수 있다.
활성층(112)과 p형 반도체층(113)의 일부는 식각(Etching)되어 저면에 n형 반도체층(111)의 일부를 노출시킬 수 있다.
일부가 식각되고 남은 p형 반도체층(113) 상에 p형 투명전극(130)이 형성될 수 있다. p형 투명전극(130)은 인듐 주석 산화물(Indium Tin Oxide; ITO)과 같은 투명 전도성 산화물(TCO) 등으로 이루어질 수 있다. p형 전극이 금속(예를 들어, Au/Cr 등)으로 형성될 경우, p-n접합 부근 또는 활성층(112)에서 방출된 빛이 p형 전극에 반사되어 p형 전극이 형성된 부분에서는 외부로 출사되지 못하게 되지만, p형 투명전극(130)으로 형성되면, p-n접합 부근 또는 활성층(112)에서 방출된 빛이 p형 투명전극(130)을 투과하여 외부로 출사될 수 있으므로 p형 투명전극(130)이 형성된 부분으로도 빛이 출사될 수 있고, 광추출효율이 향상될 수 있다.
또한, p형 투명전극(130)은 전극패드(미도시)를 더 포함할 수 있다. 상기 전극패드(미도시)는 p형 투명전극(130) 상에 형성될 수 있고, 니켈(Ni)/금(Au)이 순차적으로 적층된 층구조나 텅스텐(W)/금(Au), 백금(Pt)/금(Au), 팔라듐(Pd)/금(Au) 또는 은(Ag)/금(Au)이 적층된 층구조가 적용될 수 있다. 그리고 상기 전극패드(미도시)는 p형 투명전극(130)의 면저항을 낮춰 주는데, 상기 전극패드(미도시)를 넓게 형성할 경우에 상기 전극패드(미도시)에서 반사되는 빛의 양이 많아질 수 있으므로 형성 면적을 최소화할 수도 있다.
한편, p형 투명전극(130)은 p형 반도체층(113)과의 접착력을 향상시키기 위한 접착층(미도시)이나 오믹 접속(Ohmic Contact)이 가능하게 하는 접속층(미도시) 등을 더 포함할 수도 있다. 그리고 n형 투명전극(120)과 p형 투명전극(130) 상에 각각 본딩 메탈(Bonding Metal)이 형성될 수도 있다.
종래에는 n형 전극으로 금속(예를 들어, Au/Cr 등) 전극을 사용하여 p-n접합 부근 또는 활성층(112)에서 방출된 빛이 금속 전극에서 흡수되거나 반사되기 때문에 광추출효율이 좋지 않았다. 이에 광추출효율을 향상시키고자 본 발명에서는 빛을 흡수하거나 반사시키지 않고 투과시킬 수 있는 투명전극을 n형 전극으로 사용하였다.
n형 투명전극(120)은 활성층(112) 및 p형 반도체층(113)의 일부가 식각되어 노출된 n형 반도체층(111) 상에 형성될 수 있다. n형 투명전극(120)은 종래에 금속 전극에서 내부로 다시 반사되어 내부에서 출사되지 못하고 계속 반사되거나 내부 흡수되던 빛을 투과시켜 광추출효율을 향상시킬 수 있으며, 발광효율을 높일 수 있다.
n형 투명전극(120)은 n형 반도체층(111)의 낮은 전자 농도로 인해 n형 반도체층(111)과 오믹 접속되기 어려우므로 종래에는 n형 전극으로 투명전극 대신에 금속 전극을 사용하였지만, 본 발명에서는 n형 투명전극(120)을 n형 반도체층(111)과 오믹 접속할 수 있어 n형 전극으로 n형 투명전극(120)을 사용할 수 있다.
n형 투명전극(120)은 n형 반도체층(111)과 오믹 접속(Ohmic Contact)될 수 있다. 본 발명의 일실시예에서는 n형 반도체층(111)에 n형 도전형 불순물(dopant)을 종래보다 많이 도핑하는데, n형 반도체층(111) 표면의 실효 n형 캐리어(또는 전자) 농도가 증가되어 N 공공(N vacancy)을 제거함으로써 터널링(tunneling) 전도현상을 유발하고, 일정한 전자의 주입을 통한 오믹 접속을 형성할 수 있다.
여기서, n형 도전형 불순물의 도핑 농도는 1 × 1017 내지 1 × 1020/㎤일 수 있다. n형 도전형 불순물의 도핑 농도가 1 × 1020/㎤를 초과하면, 오믹 접속은 가능하나, 반도체 성장 특성이 현저히 불량하고 누설전류가 발생한다는 문제가 있으며, n형 반도체층(111)의 표면 상태가 균일하지 못하게 되고 표면 특성이 저하되게 된다. 이에 n형 투명전극(120)이 n형 반도체층(111)에 접착되기 어려워질 수 있다. 반면에, n형 도전형 불순물의 도핑 농도가 1 × 1017/㎤ 미만이 되면, n형 도전형 불순물의 혼입 효과가 발생하지 않고 n형 투명전극(120)과 n형 반도체층(111)이 오믹 접속을 할 수 없게 된다. 그리고 고품위 오믹 접속을 형성하기 위하여 n형 도전형 불순물의 도핑 농도를 1 × 1018 내지 1 × 1019/㎤로 할 수도 있는데, n형 도전형 불순물의 농도가 1 × 1019/㎤를 초과하는 경우에는 n형 도전형 불순물로 인한 점결함(point defect) 발생으로 소자의 전기적 특성이 악화될 수도 있다.
n형 투명전극(120)은 투명 전도성 산화물(TCO)층(121)을 포함할 수 있다. 투명 전도성 산화물(Transparent Conductive Oxide; TCO)은 인듐(In), 주석(Sn), 아연(Zn), 갈륨(Ga), 카드뮴(Cd), 마그네슘(Mg), 베릴륨(Be), 은(Ag), 몰리브덴(Mo), 바나듐(V), 구리(Cu), 이리듐(Ir), 로듐(Rh), 루세늄(Ru), 텅스텐(W), 코발트(Co), 니켈(Ni), 망간(Mn), 알루미늄(Al), 란탄(La) 원소계열의 금속 중에서 선택된 적어도 하나 이상의 성분과 산소(O)가 결합된 것을 포함할 수 있다. 이 중에서 인듐 주석 산화물(ITO)가 주로 사용되고 있다. 투명 전도성 산화물층(121)을 통해 n형 반도체층(111) 상에 n형 투명전극(120)을 형성할 수 있다.
빛은 두 물질의 경계면에서 굴절되거나 반사되게 된다. 두 물질의 굴절률에 따라 임계각(즉, 굴절률이 큰 물질에서 작은 물질로 빛이 입사할 때, 전반사가 일어나기 시작하는 입사각)이 결정되게 되는데, 굴절률이 큰 물질에서 작은 물질로 빛이 입사할 때에 빛의 입사각이 임계각보다 작으면 두 물질의 경계면에서 빛이 굴절되게 되고, 빛의 입사각이 임계각 이상이 되면 두 물질의 경계면에서 빛의 전반사가 일어난다. 여기서, 두 물질 간의 굴절률 차이가 작을수록 임계각이 커지고, 임계각이 커지면 굴절률이 큰 물질에서 작은 물질로 빛이 입사할 때에 전반사되는 각의 크기가 줄어들어 빛이 입사각을 달리하여 굴절률이 큰 물질에서 작은 물질로 입사하는 경우에 두 물질의 경계면에서 반사되는 빛의 양이 줄어들게 된다.
종래에는 n형 금속 전극뿐만 아니라 n형 반도체층(111)으로도 질화갈륨(2.4)과 공기(1)의 큰 굴절률(Reflective index) 차이로 인해 빛이 n형 반도체층(111)과 공기의 경계면에서 n형 반도체층(111) 내부로 반사되어 출사되지 못하였는데, 본 발명에서는 노출된 n형 반도체층(111) 상에 n형 투명전극(120)이 형성되어 있고, 투명 전도성 산화물층(121)으로 이루어진 n형 투명전극(120)을 통해 빛이 출사될 수 있으므로 광추출효율이 향상될 수 있다. 예를 들어, 투명 전도성 산화물층(121)이 인듐 주석 산화물(ITO)층인 경우에 투명 전도성 산화물층(121)의 ITO(굴절률: 2)가 n형 반도체층(111)의 질화갈륨(굴절률: 2.4)과 공기(굴절률: 1)의 큰 굴절률 차이를 줄여줄 수 있고, n형 반도체층(111)과 투명 전도성 산화물층(121)의 경계면에서 질화갈륨(굴절률: 2.4)과 ITO(굴절률: 2)의 굴절률 차이가 작기 때문에 반사되는 빛의 양을 감소시킬 수 있으며, 투명 전도성 산화물층(121)과 공기의 경계면에서도 ITO(굴절률: 2)와 공기(굴절률: 1)의 굴절률 차이가 질화갈륨(굴절률: 2.4)과 공기(굴절률: 1)의 굴절률 차이보다 작기 때문에 반사되는 빛의 양을 줄일 수 있다. 이에 투명 전도성 산화물층(121)을 통해 보다 많은 양의 빛을 출사시킬 수 있기 때문에 외부 광추출이 효과적일 수 있다. 이처럼, n형 투명전극(120)은 공기의 굴절률보다 크고, n형 반도체층(111)의 굴절률보다 작은 굴절률을 가질 수 있다.
한편, 투명 전도성 산화물(TCO)의 성분을 변화시켜 n형 투명전극(120)의 굴절률을 조절할 수도 있고, 굴절률이 다른 여러 투명 전도성 산화물을 적층하여 투명 전도성 산화물층(121)을 형성함으로써 n형 투명전극(120)의 투과율을 조절할 수도 있다.
도 2는 본 발명의 일실시예에 따른 발광다이오드의 칩 단위 분리를 나타내는 단면도로, 도 2(a)는 절단선을 나타내고, 도 2(b)는 칩 단위 분리 상태를 나타낸다.
도 2를 참조하면, 본 발명의 발광다이오드(100)는 n형 투명전극(120)을 넓게 형성할 수 있다. n형 투명전극(120)은 금속 전극에 비해 면저항이 높기 때문에 n형 투명전극(120)의 면저항을 낮춰야 하는데, n형 투명전극(120)의 면적을 늘려 n형 투명전극(120)의 면저항을 낮출 수 있다.
종래에는 금속 전극을 사용하기 때문에 금속 전극에 의해 반사되는 빛의 양을 줄이기 위해 금속 전극의 크기를 작게 하여야 하므로 각 칩(chip)마다 금속 전극을 각각 형성해야 했지만, 본 발명에서는 n형 투명전극(120)이 빛을 투과하므로 n형 투명전극(120)을 넓게 형성할 수 있기 때문에 칩(chip) 간의 메사(MESA) 영역(또는 칩 간의 사이 공간)에 넓게 n형 투명전극(120)을 형성한 후 n형 투명전극(120)이 각 칩으로 나뉘어지도록 칩(chip) 단위로 분리함으로써 n형 전극을 형성하는 공정의 수를 줄일 수 있으며, 간단하게 n형 전극을 형성하고 반도체 적층구조(110), n형 투명전극(120) 및 p형 투명전극(130)이 형성된 기판(10)을 칩(chip) 단위로 분리할 수 있다.
도 3은 본 발명의 일실시예에 따른 발광다이오드의 발광효율을 나타내는 그래프로, 도 3(a)는 전류에 따른 발광 세기를 나타낸 그래프이고, 도 3(b)는 도 2의 A - A′선을 따라 위치별로 발광 세기를 나타낸 그리프이다.
도 3을 참조하면, n형 투명전극(120)을 사용할 경우에 발광다이오드의 발광효율이 향상되는 것을 알 수 있다. 도 3(a)를 보면, 인듐 주석 산화물(ITO)층으로 n형 투명전극(120)을 형성한 경우에 금(Au)/크롬(Cr)층으로 n형 금속 전극을 형성한 경우보다 전류에 따른 발광다이오드의 발광 세기가 향상된 것을 확인할 수 있다. 또한, 도 3(b)를 보면, n형 투명전극(120)인 경우에 n형 전극이 형성되는 위치(또는 원으로 표시된 위치)에서 n형 금속 전극인 경우보다 발광 세기가 확연히 높은 것을 확인할 수 있다. 이로부터 본 발명의 일실시예에 따른 n형 투명전극(120)을 사용한 발광다이오드(100)는 종래의 n형 금속 전극을 사용하는 발광다이오드보다 광추출효율이 향상되었고, 발광효율이 높아진 것을 알 수 있다.
도 4는 본 발명의 일실시예에 따른 n형 투명전극의 면저항 감소방법을 나타내는 단면도로, 도 4(a)는 투명 전도성 산화물층과 금속 박막층의 적층체이고, 도 4(b)는 투명 전도성 산화물층과 그래핀층의 적층체이며, 도 4(c)는 투명 전도성 산화물층의 전자선 조사 처리를 나타낸다.
도 4를 참조하면, 다양한 방법으로 n형 투명전극(120)의 면저항을 감소시킬 수 있다.
n형 투명전극(120)은 투명 전도성 산화물층(121)과 금속 박막층(122)의 적층체일 수 있는데, 투명 전도성 산화물층(121)과 금속 박막층(122)의 적층체는 산화물-금속-산화물(Oxide-Metal-Oxide; OMO) 전극일 수 있다. 투명 전도성 산화물층(121) 사이에 금속 박막층(122)이 삽입되면, n형 투명전극(120)이 투명할 뿐만 아니라 전기전도도가 향상될 수 있는데, 전기전도도가 높은 금속(metal)으로 인해 n형 투명전극(120)의 면저항을 낮출 수 있고, 전류 밀집 현상을 완화할 수 있으며, 투명 전도성 산화물층(121)의 두께를 감소시킬 수 있어 고가의 투명 전도성 산화물(TCO)를 줄일 수 있기 때문에 발광다이오드의 단가도 낮출 수 있다. 투명 전도성 산화물층(121)과 금속 박막층(122)의 적층체는 n형 반도체층(111)에 투명 전도성 산화물층(121)이 접하도록 하여 TCO/metal/TCO층, TCO/metal/TCO/metal/TCO층 등 금속 박막층(122)을 여러 층으로 나누어 사용할 수 있는데, 이러한 경우에 n형 투명전극(120)이 투명할 뿐만 아니라 전기전도도가 더욱 향상될 수 있고, n형 반도체층(111)과 안정적으로 접속될 수도 있다. 한편, 금속 박막층(122)이 두꺼우면 빛이 투과되지 못하기 때문에 금속 박막층(122)을 얇게 형성할 수 있다. 이때, 금속 박막층(122)의 두께는 1 내지 20 ㎚일 수 있고, 바람직하게는 1 내지 10 ㎚일 수 있다. 금속 박막층(122)의 두께가 1 ㎚보다 얇으면, n형 투명전극(120)의 면저항을 충분히 낮추지 못하고, 금속 박막층(122)의 두께가 20 ㎚보다 두꺼우면, 빛이 투과되지 못하게 된다. 그리고 금속 박막층(122)은 백금(Pt), 니켈(Ni), 금(Au), 루테늄(Ru), 팔라듐(Pd), 로듐(Rh), 이리듐(Ir), 아연(Zn), 은(Ag), 스칸듐(Sc), 마그네슘(Mg), 크롬(Cr), 구리(Cu), 코발트(Co), 인듐(In), 리튬(Li), 베릴륨(Be), 주석(Sn), 칼슘(Ca), 레늄(Re), 티타늄(Ti), 탄탈(Ta), 나트륨(Na), 란탄(La) 계열의 원소, 이들 금속들로 형성된 합금, 고용체 또는 천이금속으로 형성된 산화물 또는 질화물들 중에서 선택된 적어도 하나의 재료를 이용하여 적어도 한 층 이상으로 형성된 것일 수 있는데, 이에 특별히 한정되지 않는다.
그리고 n형 투명전극(120)은 투명 전도성 산화물층(121)과 그래핀층(123)의 적층체일 수 있다. 투명 전도성 산화물층(121)에 그래핀(Graphene)층(123)이 더 형성되면, n형 투명전극(120)의 면저항을 낮출 수 있고, 전류 밀집 현상을 완화할 수 있으며, 투명 전도성 산화물층(121)의 두께를 감소시킬 수 있어 고가의 투명 전도성 산화물(TCO)를 줄일 수 있기 때문에 발광다이오드의 단가도 낮출 수 있다. 투명 전도성 산화물층(121)은 인듐 주석 산화물(ITO)로 형성된 인듐 주석 산화물(ITO)층일 수 있고, 투명 전도성 산화물층(121)과 그래핀층(123)의 적층체는 n형 반도체층(111)에 투명 전도성 산화물층(121)이 접하도록 하여 Graphene/TCO층, Graphene/TCO/Graphene/TCO층 등 여러 형태로 적층될 수 있다. 이러한 경우, n형 반도체층(111)과의 접촉면에 투명 전도성 산화물층(121)이 오믹 접속되고, 투명 전도성 산화물층(121) 상에 그래핀층(123)이 적층되어 n형 반도체층(111)과 안정적으로 접속될 수도 있다. 한편, 그래핀층(123)의 형성을 위해 사용되는 그래핀(Graphene)은 튜브(tube)가 하나인 단일벽 탄소나노튜브(single walled carbon nanotube)일 수도 있고, 2개 이상의 튜브가 말려 있는 다중벽 탄소나노튜브(multi-walled carbon nanotube)일 수도 있다.
또한, 투명 전도성 산화물층(121)은 전자선 조사(Electron Beam Irradiation; EBI) 처리될 수 있다. 투명 전도성 산화물층(121)을 전자선 조사(EBI) 처리하면, n형 반도체층(111)의 질화갈륨(GaN) 표면에서 실리콘(Si) 등의 n형 도전형 불순물(dopant)의 농도를 증가시키는 재활성화(reactivation) 과정을 통해 n형 반도체층(111)의 표면에서 실효 n형 캐리어 농도가 1017/㎤ 이상이 되게 하여 n형 반도체층(111)과 산화물을 함유한 투명 전도성 산화물층(121) 사이에 터널링 전도를 일으킴으로써 낮은 비접촉 저항값을 갖게 하여 오믹 접속시킬 수 있다. 이와 같이, 투명 전도성 산화물층(121)에 전자선 조사를 하면, n형 반도체층(111)의 표면 부근에 다수 캐리어인 전자(electron)를 용이하게 공급할 수 있다.
그리고 전자선 조사 처리된 투명 전도성 산화물층(121)은 낮은 면저항을 가지며, 높은 투과도 특성을 나타낼 수 있다. 또한, 낮은 면저항으로 인해 전류밀집현상을 완화시킬 수 있으며, 열처리 공정의 불필요로 인해 공정을 간소화시킬 수도 있다. 한편, 투명 전도성 산화물층(121)은 인듐 주석 산화물(ITO)로 형성된 인듐 주석 산화물(ITO)층일 수 있고, 전자선 조사의 방법은 인듐 주석 산화물(ITO)층의 증착과 동시에 인시튜(in-situ)에서 전자선(또는 전자빔)을 조사하거나 인듐 주석 산화물(ITO)층을 증착한 후 추가적 공정(ex-situ)에서 전자선을 조사하는 방법이 있는데, 이에 특별히 한정되지 않는다.
도 5는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 순서도이다.
도 5를 참조하여 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 보다 상세히 살펴보는데, 본 발명의 일실시예에 따른 발광다이오드와 관련하여 앞서 설명된 부분과 중복되는 사항들은 생략하도록 한다.
본 발명의 다른 실시예에 따른 발광다이오드 제조방법은 기판 상에 n형 반도체층, 활성층 및 p형 반도체층을 순차적으로 적층하는 단계(S100); 상기 n형 반도체층의 일부가 노출되도록 상기 활성층 및 p형 반도체층을 식각하여 복수의 반도체 적층구조로 분리하는 단계(S200); 상기 복수의 반도체 적층구조 사이로 노출된 상기 n형 반도체층 상에 투명 전도성 산화물층을 포함하는 n형 투명전극을 형성하는 단계(S300); 및 상기 p형 반도체층 상에 p형 투명전극을 형성하는 단계(S400)를 포함할 수 있다.
먼저, 기판 상에 n형 반도체층, 활성층 및 p형 반도체층을 순차적으로 적층한다(S100). 상기 n형 반도체층과 p형 반도체층 사이의 상기 활성층에서 빛이 방출되게 된다.
상기 n형 반도체층, 활성층 및 p형 반도체층은 질화갈륨(GaN)계 반도체로 이루어질 수 있다. 발광다이오드에 질소(N)를 Ⅴ족 원소로 하는 Ⅲ-Ⅴ족 화합물 반도체인 질화갈륨(GaN)계 화합물 반도체를 사용하면, 발광다이오드가 상온에서 뛰어난 발광 특성을 가질 수 있다.
상기 반도체 적층구조를 형성하는 단계(S100)를 제외한 나머지 단계들은 상기 순서에 제한되지 않고, 순서의 조정이 가능하다.
다음으로, 상기 n형 반도체층의 일부가 노출되도록 상기 활성층 및 p형 반도체층을 식각하여 복수의 반도체 적층구조로 분리할 수 있다(S200). 상기 n형 반도체층 상에 n형 전극을 형성하기 위해 상기 활성층 및 p형 반도체층을 부분적으로 식각한다. 이때, 포토레지스트(Photoresist; PR)를 이용하여 식각할 수도 있고, 식각 마스크를 사용할 수도 있다. 예를 들어, 포토레지스트를 이용하여 식각할 경우에 식각 마스크로 PR 마스크의 패턴이 모사된 포토레지스트의 막을 사용할 수 있는데, 이러한 포토레지스트의 막을 식각 마스크로 사용할 때에는 포토레지스트의 막에 형성된 패턴을 따라 약액을 써서 식각 부위를 식각하고, 최후에 포토레지스트를 제거해야 한다.
그 다음 상기 복수의 반도체 적층구조 사이로 노출된 상기 n형 반도체층 상에 투명 전도성 산화물층을 포함하는 n형 투명전극을 형성할 수 있다(S300). 여기서, 상기 p형 반도체층과 상기 활성층이 피복되도록 식각 마스크(예를 들어, PR 마스크)를 형성한 후, 상기 기판 전체에 상기 n형 투명전극을 증착하고 상기 식각 마스크와 상기 식각 마스크 상에 증착된 상기 n형 투명전극을 제거함으로써 상기 n형 투명전극을 각각 분리(lift-off)할 수 있다. 그리고 상기 n형 투명전극을 열처리(annealing)할 수도 있다. 상기 n형 투명전극은 종래에 금속 전극에서 반사되거나 상기 n형 반도체층 내부에서 흡수되던 빛을 투과시켜 광추출효율을 향상시킬 수 있고, 발광효율을 높일 수 있다.
투명 전도성 산화물(Transparent Conductive Oxide; TCO)은 인듐(In), 주석(Sn), 아연(Zn), 갈륨(Ga), 카드뮴(Cd), 마그네슘(Mg), 베릴륨(Be), 은(Ag), 몰리브덴(Mo), 바나듐(V), 구리(Cu), 이리듐(Ir), 로듐(Rh), 루세늄(Ru), 텅스텐(W), 코발트(Co), 니켈(Ni), 망간(Mn), 알루미늄(Al), 란탄(La) 원소계열의 금속 중에서 선택된 적어도 하나 이상의 성분과 산소(O)가 결합된 것을 포함할 수 있다. 이 중에서 인듐 주석 산화물(ITO)가 주로 사용되고 있다. 상기 투명 전도성 산화물층을 통해 상기 n형 반도체층 상에 상기 n형 투명전극을 형성할 수 있다. 종래에는 n형 금속 전극뿐만 아니라 상기 n형 반도체층으로도 질화갈륨(2.4)과 공기(1)의 굴절률(Reflective index) 차이로 인해 빛이 출사되지 못하였는데, 본 발명에서는 상기 투명 전도성 산화물층을 통해 빛이 출사될 수 있으므로 광추출효율이 향상될 수 있다. 예를 들어, 상기 투명 전도성 산화물층이 인듐 주석 산화물(ITO)층인 경우에 상기 n형 반도체층의 질화갈륨(굴절률: 2.4), 상기 투명 전도성 산화물층의 ITO(굴절률: 2), 공기(굴절률: 1)의 굴절 차이를 이용하여 상기 투명 전도성 산화물층을 통해 빛을 출사시킬 수 있기 때문에 외부 광추출이 효과적일 수 있다.
상기 n형 투명전극을 형성하는 단계에서는 인접한 두 상기 반도체 적층구조 사이에 연속된 하나의 상기 n형 투명전극으로 형성할 수 있다. 종래에는 금속 전극을 사용하기 때문에 금속 전극에 반사되는 빛의 양을 줄이기 위해 금속 전극의 크기를 작게 하여야 하므로 각 반도체 적층구조마다 금속 전극을 각각 형성해야 했지만, 본 발명에서는 상기 n형 투명전극으로 빛이 투과될 수 있으므로 상기 n형 투명전극을 넓게 형성할 수 있기 때문에 두 상기 반도체 적층구조 사이에 연속된 하나의 상기 n형 투명전극을 형성하여 상기 기판을 칩(chip) 단위로 절단할 때 상기 n형 투명전극을 각 반도체 적층구조마다 분리시킬 수 있다. 또한, 이러한 경우에 상기 n형 투명전극의 면적을 늘려 금속 전극에 비해 면저항이 높은 상기 n형 투명전극의 면저항을 낮출 수 있다.
그리고 상기 p형 반도체층 상에 p형 투명전극을 형성할 수 있다(S400). 여기서, 상기 n형 투명전극, 상기 활성층 및 상기 n형 반도체층이 피복되도록 식각 마스크(예를 들어, PR 마스크)를 형성한 후, 상기 기판 전체에 상기 p형 투명전극을 증착하고 상기 식각 마스크와 상기 식각 마스크 상에 증착된 상기 p형 투명전극을 제거함으로써 상기 p형 투명전극을 각각 분리(lift-off)할 수 있다. 그리고 상기 p형 투명전극을 열처리(annealing)할 수도 있다. 상기 p형 투명전극도 상기 반도체 적층구조의 p-n접합 부근 또는 상기 활성층에서 방출된 빛이 상기 p형 투명전극을 투과하여 외부로 출사되게 함으로써 광추출효율을 보다 향상시킬 수 있고, 발광효율을 더욱 높일 수 있다.
한편, 상기 n형 투명전극과 상기 p형 투명전극을 형성한 후에 상기 n형 투명전극과 p형 투명전극 상에 각각 본딩 메탈(Bonding Metal)을 형성할 수도 있다.
이후에 상기 n형 투명전극이 분리되도록 상기 기판을 칩(chip) 단위로 절단하는 단계(S500)를 더 포함할 수 있다. 종래에는 금속 전극을 사용하기 때문에 금속 전극에 반사되는 빛의 양을 줄이기 위해 금속 전극의 크기를 작게 하여야 하므로 각 칩(chip)마다 금속 전극을 각각 형성해야 했다.
하지만, 본 발명에서는 상기 n형 투명전극으로 빛이 투과될 수 있으므로 상기 n형 투명전극을 넓게 형성할 수 있고, 상기 n형 투명전극을 넓게 형성할수록 상기 n형 투명전극의 면저항을 낮출 수 있기 때문에 칩(chip) 간의 메사(MESA) 영역(또는 칩 간의 사이 공간)에 넓게 상기 n형 투명전극을 형성한 후 상기 n형 투명전극이 각 칩마다 나누어질 수 있도록 상기 반도체 적층구조, 상기 n형 투명전극 및 상기 p형 투명전극이 형성된 기판을 칩(chip) 단위로 절단할 수 있다. 이에 n형 전극을 형성하는 공정을 간소화시킬 수 있으며, 간단하게 상기 n형 투명전극을 형성하고 상기 반도체 적층구조, 상기 n형 투명전극 및 상기 p형 투명전극이 형성된 기판을 칩(chip) 단위로 절단할 수 있다.
상기 n형 투명전극은 상기 n형 반도체층과 오믹 접속(Ohmic Contact)시킬 수 있다. 본 발명의 발광다이오드 제조방법에서는 상기 n형 반도체층에 n형 도전형 불순물(dopant)을 종래보다 많이 도핑하는데, 상기 n형 반도체층 표면의 실효 n형 캐리어(또는 전자) 농도가 증가되어 N 공공(N vacancy)을 제거함으로써 터널링(tunneling) 전도현상을 유발하고, 일정한 전자의 주입을 통한 오믹 접속을 형성할 수 있다. 여기서, n형 도전형 불순물의 도핑 농도는 1 × 1017 내지 1 × 1020/㎤일 수 있다. n형 도전형 불순물의 도핑 농도가 1 × 1020/㎤를 초과하면, 오믹 접속은 가능하나, 누설전류가 발생한다는 문제가 있으며, 상기 n형 반도체층의 표면 상태가 균일하지 못하게 되고 표면 특성이 저하되게 된다. 이에 상기 n형 투명전극이 상기 n형 반도체층에 접착되기 어려워질 수 있다. 반면에, n형 도전형 불순물의 도핑 농도가 1 × 1017/㎤ 미만이 되면, n형 도전형 불순물의 혼입 효과가 발생하지 않고 상기 n형 투명전극과 상기 n형 반도체층이 오믹 접속을 할 수 없게 된다. 그리고 바람직하게는 n형 도전형 불순물의 도핑 농도가 1 × 1018 내지 1 × 1019/㎤에서 고품위 오믹 접속을 형성할 수 있는데, 바람직한 농도 범위인 1 × 1019/㎤를 초과하는 경우에는 n형 도전형 불순물로 인한 점결함(point defect) 발생으로 소자의 전기적 특성이 악화될 수도 있다.
상기 n형 투명전극을 형성하는 단계(S300)는 상기 투명 전도성 산화물층에 전자선을 조사하는 단계(S310)를 포함할 수 있다. 상기 투명 전도성 산화물층을 전자선 조사(Electron Beam Irradiation; EBI) 처리하면, 상기 n형 반도체층의 질화갈륨(GaN) 표면에서 실리콘(Si) 등의 n형 도전형 불순물(dopant)의 농도를 증가시키는 재활성화(reactivation) 과정을 통해 상기 n형 반도체층의 표면에서 실효 n형 캐리어 농도가 1017/㎤ 이상이 되게 하여 상기 n형 반도체층과 산화물을 함유한 상기 투명 전도성 산화물층 사이에 터널링 전도를 일으킴으로써 낮은 비접촉 저항값을 갖게 하여 오믹 접속시킬 수 있다. 이와 같이, 상기 투명 전도성 산화물층에 전자선 조사를 하면, 상기 n형 반도체층의 표면 부근에 다수 캐리어인 전자(electron)를 용이하게 공급할 수 있다. 그리고 전자선 조사 처리된 상기 투명 전도성 산화물층은 낮은 면저항을 가지며, 높은 투과도 특성을 나타낼 수 있다. 또한, 낮은 면저항으로 인해 전류밀집현상을 완화시킬 수 있으며, 열처리 공정의 불필요로 인해 공정을 간소화시킬 수도 있다. 한편, 상기 투명 전도성 산화물층은 인듐 주석 산화물(ITO)로 형성된 인듐 주석 산화물(ITO)층일 수 있고, 전자선 조사의 방법은 인듐 주석 산화물(ITO)층의 증착과 동시에 원 위치(in-situ)에서 전자선(또는 전자빔)을 조사하거나 인듐 주석 산화물(ITO)층을 증착한 후 타 위치(ex-situ)에서 전자선을 조사하는 방법이 있는데, 이에 특별히 한정되지 않는다.
상기 n형 투명전극을 형성하는 단계(S300)는 상기 투명 전도성 산화물층과 금속 박막층을 교번 적층하는 단계(S320)를 포함할 수 있다. 상기 투명 전도성 산화물층과 금속 박막층의 적층체는 산화물-금속-산화물(Oxide-Metal-Oxide; OMO) 전극일 수 있다. 상기 투명 전도성 산화물층 사이에 상기 금속 박막층이 삽입되면, 전기전도도가 높은 금속(metal)으로 인해 상기 n형 투명전극의 면저항을 낮출 수 있고, 전류 밀집 현상을 완화할 수 있으며, 상기 투명 전도성 산화물층의 두께를 감소시킬 수 있어 고가의 투명 전도성 산화물(TCO)를 줄일 수 있기 때문에 발광다이오드의 단가도 낮출 수 있다. 상기 투명 전도성 산화물층과 금속 박막층의 적층체는 TCO/metal/TCO층, TCO/metal/TCO/metal/TCO층 등 상기 금속 박막층을 여러 층으로 나누어 사용할 수 있는데, 각각의 상기 금속 박막층이 두꺼우면 빛이 투과되지 못하기 때문에 각각의 상기 금속 박막층을 얇게 형성할 수 있다. 이때, 상기 금속 박막층의 두께는 1 내지 20 ㎚일 수 있고, 바람직하게는 1 내지 5 ㎚일 수 있다. 상기 금속 박막층의 두께가 1 ㎚보다 얇으면, 상기 n형 투명전극의 면저항을 충분히 낮추지 못하고, 상기 금속 박막층의 두께가 20 ㎚보다 두꺼우면, 빛이 투과되지 못하게 된다. 그리고 상기 금속 박막층은 백금(Pt), 니켈(Ni), 금(Au), 루테늄(Ru), 팔라듐(Pd), 로듐(Rh), 이리듐(Ir), 아연(Zn), 은(Ag), 스칸듐(Sc), 마그네슘(Mg), 크롬(Cr), 구리(Cu), 코발트(Co), 인듐(In), 리튬(Li), 베릴륨(Be), 주석(Sn), 칼슘(Ca), 레늄(Re), 티타늄(Ti), 탄탈(Ta), 나트륨(Na), 란탄(La) 계열의 원소, 이들 금속들로 형성된 합금, 고용체 또는 천이금속으로 형성된 산화물 또는 질화물들 중에서 선택된 적어도 하나의 재료를 이용하여 적어도 한 층 이상으로 형성된 것일 수 있는데, 이에 특별히 한정되지 않는다.
상기 n형 투명전극을 형성하는 단계(S300)는 상기 투명 전도성 산화물층과 그래핀층을 교번 적층하는 단계(S330)를 포함할 수 있다. 상기 투명 전도성 산화물층에 상기 그래핀(Graphene)층이 더 형성되면, 상기 n형 투명전극의 면저항을 낮출 수 있고, 전류 밀집 현상을 완화할 수 있으며, 상기 투명 전도성 산화물층(또는 인듐 주석 산화물층)의 두께를 감소시킬 수 있어 고가의 투명 전도성 산화물(TCO)를 줄일 수 있기 때문에 발광다이오드의 단가도 낮출 수 있다. 상기 투명 전도성 산화물층은 인듐 주석 산화물(ITO)로 형성된 인듐 주석 산화물(ITO)층일 수 있고, 상기 투명 전도성 산화물층과 그래핀층의 적층체는 Graphene/ITO층, Graphene/ITO/Graphene/ITO층 등 여러 형태로 적층될 수 있다. 한편, 상기 그래핀층의 형성을 위해 사용되는 그래핀(Graphene)은 튜브(tube)가 하나인 단일벽 탄소나노튜브(single walled carbon nanotube)일 수도 있고, 2개 이상의 튜브가 말려 있는 다중벽 탄소나노튜브(multi-walled carbon nanotube)일 수도 있다.
이처럼, 본 발명에 따른 발광다이오드는 투명 전도성 산화물층을 포함하는 n형 투명전극을 사용하여 반도체 적층구조의 p-n접합 부근 또는 활성층에서 방출된 빛이 n형 투명전극을 통해 투과되어 외부로 출사될 수 있기 때문에 광추출효율을 향상시킬 수 있고, 이에 따라 발광다이오드의 발광효율을 높일 수 있다. 그리고 n형 투명전극을 전자선 조사(Electron Beam Irradiation) 처리하여 금속 전극보다 면저항이 높았던 투명전극의 문제점을 해결할 수 있으며, 투명 전도성 산화물층과 금속 박막층을 교번 적층하거나 투명 전도성 산화물층과 그래핀층을 교번 적층하여 투명전극의 면저항을 낮출 수 있고, 낮은 면저항으로 인해 전류밀집현상을 완화시킬 수도 있다. 또한, 금속 박막층 또는 그래핀층으로 인해 투명 전도성 산화물층의 두께을 줄여 고가의 투명 전도성 산화물(TCO)을 절약할 수 있으므로 발광다이오드의 단가도 낮출 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
10: 기판 11 : 전자선(또는 전자빔)
100 : 발광다이오드 110 : 반도체 적층구조
111 : n형 반도체층 112 : 활성층
113 : p형 반도체층 120 : n형 투명전극
121 : 투명 전도성 산화물층 122 : 금속 박막층
123 : 그래핀층 130 : p형 투명전극
141 : p형 본딩 메탈 142 : n형 본딩 메탈

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 기판 상에 n형 반도체층, 활성층 및 p형 반도체층을 순차적으로 적층하는 단계;
    상기 n형 반도체층의 일부가 노출되도록 상기 활성층 및 p형 반도체층을 식각하여 복수의 반도체 적층구조로 분리하는 단계;
    상기 복수의 반도체 적층구조 사이로 노출된 상기 n형 반도체층 상에 상기 n형 반도체층에 접하는 투명 전도성 산화물층을 포함하는 n형 투명전극을 형성하는 단계;
    상기 n형 투명전극에 전자선을 조사하여 상기 n형 반도체층 표면의 n형 도전형 불순물을 재활성화하는 단계; 및
    상기 p형 반도체층 상에 p형 투명전극을 형성하는 단계를 포함하고,
    상기 n형 반도체층은 1 × 1017 내지 1 × 1020/㎤ 농도의 상기 n형 도전형 불순물이 도핑된 질화갈륨(GaN)계 반도체이며,
    상기 n형 반도체층 표면의 n형 도전형 불순물을 재활성화하는 단계에서는 상기 n형 반도체층의 실효 n형 캐리어 농도가 1017/㎤ 이상이 되어 상기 n형 투명전극과 상기 n형 반도체층이 오믹 접속되고,
    상기 n형 투명전극을 형성하는 단계에서는 상기 p형 반도체층과 상기 활성층의 노출면이 피복되도록 식각 마스크를 형성한 후에 상기 투명 전도성 산화물층을 포함하는 n형 투명전극층을 상기 기판 전체에 증착하고 상기 식각 마스크를 제거하여 인접한 복수의 반도체 적층구조 사이에 연속된 하나의 n형 투명전극으로 형성하는 발광다이오드 제조방법.
  10. 삭제
  11. 삭제
  12. 청구항 9에 있어서,
    상기 n형 투명전극을 형성하는 단계는,
    상기 투명 전도성 산화물층과 금속 박막층을 교번 적층하는 단계를 포함하는 발광다이오드 제조방법.
  13. 청구항 9에 있어서,
    상기 n형 투명전극을 형성하는 단계는,
    상기 투명 전도성 산화물층과 그래핀층을 교번 적층하는 단계를 포함하는 발광다이오드 제조방법.
  14. 청구항 9에 있어서,
    상기 n형 투명전극이 분리되도록 상기 기판을 칩 단위로 절단하는 단계를 더 포함하는 발광다이오드 제조방법.
KR1020150081460A 2015-06-09 2015-06-09 발광다이오드 및 이의 제조방법 KR101675020B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150081460A KR101675020B1 (ko) 2015-06-09 2015-06-09 발광다이오드 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150081460A KR101675020B1 (ko) 2015-06-09 2015-06-09 발광다이오드 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR101675020B1 true KR101675020B1 (ko) 2016-11-11

Family

ID=57527761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150081460A KR101675020B1 (ko) 2015-06-09 2015-06-09 발광다이오드 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101675020B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447413B1 (ko) 2001-12-26 2004-09-04 엘지이노텍 주식회사 반도체 발광장치
KR20070057075A (ko) * 2004-09-13 2007-06-04 스미토모 긴조쿠 고잔 가부시키가이샤 투명도전막과 그 제조방법 및 투명도전성 기재, 발광디바이스
KR20110109438A (ko) * 2010-03-31 2011-10-06 순천대학교 산학협력단 Ｕｖ 발광다이오드 제작 및 이의 제조방법
KR20110130204A (ko) * 2010-05-27 2011-12-05 고려대학교 산학협력단 반도체 발광소자 및 그 제조방법
KR20130030840A (ko) * 2011-09-20 2013-03-28 전북대학교산학협력단 반도체 광전소자 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447413B1 (ko) 2001-12-26 2004-09-04 엘지이노텍 주식회사 반도체 발광장치
KR20070057075A (ko) * 2004-09-13 2007-06-04 스미토모 긴조쿠 고잔 가부시키가이샤 투명도전막과 그 제조방법 및 투명도전성 기재, 발광디바이스
KR20110109438A (ko) * 2010-03-31 2011-10-06 순천대학교 산학협력단 Ｕｖ 발광다이오드 제작 및 이의 제조방법
KR20110130204A (ko) * 2010-05-27 2011-12-05 고려대학교 산학협력단 반도체 발광소자 및 그 제조방법
KR20130030840A (ko) * 2011-09-20 2013-03-28 전북대학교산학협력단 반도체 광전소자 및 이의 제조방법

Similar Documents

Publication Publication Date Title
TWI438920B (zh) 以氮化物為主之白色發光裝置及其製造方法
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
TWI324401B (en) Fabrication method of high-brightness light emitting diode having reflective layer
US20110101304A1 (en) Light-emitting device and fabricating method thereof
EP2259346A2 (en) Light-emitting element and a production method therefor
JP2007049159A (ja) 窒化物系発光素子及びその製造方法
JP5816243B2 (ja) 発光素子及び発光素子パッケージ
JP2013008817A (ja) 半導体発光素子及びその製造方法
JP2008218878A (ja) ＧａＮ系ＬＥＤ素子および発光装置
TW201340403A (zh) 具有凹槽電極與光提取結構的發光二極體晶粒及其製作方法
TWI538184B (zh) 發光二極體陣列
KR101103963B1 (ko) 발광소자 및 그 제조방법
US9812614B2 (en) Light-emitting device
TWI426626B (zh) 發光二極體、發光二極體燈及照明裝置
JP2006024701A (ja) 半導体発光素子及びその製造方法
US20130328077A1 (en) Light-emitting element
WO2014192226A1 (ja) 発光素子
KR101534846B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101510382B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP2004221112A (ja) 酸化物半導体発光素子
JP2008226866A (ja) ＧａＮ系ＬＥＤ素子および発光装置
KR101675020B1 (ko) 발광다이오드 및 이의 제조방법
KR20120055332A (ko) 발광소자 및 발광소자 패키지
KR101550913B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191105

Year of fee payment: 4