JP5816243B2 - 発光素子及び発光素子パッケージ - Google Patents

発光素子及び発光素子パッケージ Download PDF

Info

Publication number
JP5816243B2
JP5816243B2 JP2013216121A JP2013216121A JP5816243B2 JP 5816243 B2 JP5816243 B2 JP 5816243B2 JP 2013216121 A JP2013216121 A JP 2013216121A JP 2013216121 A JP2013216121 A JP 2013216121A JP 5816243 B2 JP5816243 B2 JP 5816243B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor layer
conductive semiconductor
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013216121A
Other languages
English (en)
Other versions
JP2014086727A (ja
Inventor
チョイ，ジェフン
イ，ブェムヨン
ソン，キヨン
チョイ，ラクジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120116006A external-priority patent/KR101976446B1/ko
Priority claimed from KR1020120116007A external-priority patent/KR102042540B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2014086727A publication Critical patent/JP2014086727A/ja
Application granted granted Critical
Publication of JP5816243B2 publication Critical patent/JP5816243B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/949—Radiation emitter using nanostructure
    • Y10S977/95—Electromagnetic energy

Description

本発明は、発光素子及び発光素子パッケージに関するものである。
発光素子を備えた発光素子パッケージに対する研究が活発に進行中である。
発光素子は、例えば半導体物質で形成されて電気エネルギーを光に変換する半導体発光素子または半導体発光ダイオードである。
半導体発光素子は、蛍光灯、白熱灯など、既存の光源に比べて低消費電力、半永久的な寿命、速い応答速度、安全性、環境親和性の長所を有する。既存の光源を半導体発光素子に取り替えるための多い研究が進められている。
半導体発光素子は、室内外で使われる各種ランプ、液晶表示装置、電光板、街灯などの照明装置の光源として使用が増加している趨勢である。
本発明の目的は、電流スプレッディングによる発光効率を向上させることができる発光素子を提供することにある。
本発明の他の目的は、電気的特性と光学的特性を向上させることができる発光素子を提供することにある。
本発明の一態様に従う発光素子は、ナノ構造物、前記ナノ構造物の上に配置された第１半導体層、前記第１半導体層の上に配置された活性層、前記活性層の上に配置された第２導電型半導体層を含み、前記ナノ構造物は、前記第１半導体層の下に配置され、前記第１半導体層と接触しているグラフェン層、及び前記グラフェン層の上面から前記第１半導体の方向に延びて、前記第１半導体層と接触している多数のナノテクスチャーを含む。
本発明の一態様に従う発光素子は、第１導電型半導体層、前記第１導電型半導体層の下に配置された活性層、及び前記活性層の下に配置された第２導電型半導体層を含む発光構造物、前記発光構造物の上面に配置された多数のナノ構造物、前記発光構造物の下に配置された電極層、前記電極層の下に配置された接合層、及び前記接合層の下に配置された支持基板を含み、前記各ナノ構造物は、前記第１導電型半導体層の上面に接触しているグラフェンパターン、前記各グラフェンパターンから前記活性層の方向に突出した多数のナノテクスチャー、及び前記多数のナノ構造物のグラフェンパターンを連結する連結部を含み、前記ナノテクスチャーは前記グラフェンパターンと前記ナノテクスチャーと異なる物質を含む。
本発明の様々な実施形態によれば、発光構造物と前記基板との間に発光構造物より小さいし、基板より大きい格子定数を有するナノ構造物を配置することによって、発光構造物を転位（dislocation）無しで優れる結晶性に成長させることができる。このように成長された発光構造物は電気的特性と光学的特性が向上して発光効率が向上できる。
本発明の様々な実施形態によれば、水平型発光素子にナノ構造物を適用することによって、ナノ構造物を電子遮断層に活用して半導体層の電子の基板への注入を遮断して発光効率を向上させることができる。
本発明の様々な実施形態によれば、水平型発光素子にナノ構造物を適用することによって、ナノ構造物を電流スプレッディングに活用してナノ構造物と透明導電層との間の全領域に電流が流れるようにして活性層の全領域に光が生成されて発光効率が向上できる。
本発明の様々な実施形態によれば、垂直型発光素子にナノ構造物を適用することによって、ナノ構造物を電流スプレッディングに活用してナノ構造物と電極層との間の全領域に電流が流れるようにして活性層の全領域に光が生成されて発光効率が向上できる。
本発明の実施形態に従う発光素子を示す断面図である。 図１の発光素子のナノ構造物の一例示を示す平面図である。 本発明の第１実施形態に従う水平型（Lateral type）発光素子を示す断面図である。 本発明の第２実施形態に従う垂直型（Vertical type）発光素子を示す断面図である。 図４の垂直型発光素子における電流の流れを示す図である。 図５の発光素子の製造工程における基板の上にナノ構造物を形成した図である。 図６のナノ構造物の上に発光構造物を形成した図である。 図７の発光構造物の上にチャンネル層を形成した過程を示す図である。 図８の発光構造物の上に電極層、接合層、及び支持基板を形成した図である。 図９のナノ構造物から基板を除去した図である。 図１０の発光構造物の周りをエッチングした図である。 図１１の発光構造物の表面に保護層を形成した図である。 図２のナノ構造物の他の例示を示す断面図である。 本発明の第３実施形態において、図１４のナノ構造物を有する水平型発光素子を示す断面図である。 本発明の第４実施形態において、図１４のナノ構造物を有する垂直型発光素子を示す断面図である。 本発明の第５実施形態に従う発光素子を示す断面図である。 図１６のナノ構造物の一例示を示す平面図である。 図１６のナノ構造物の他の例示を示す平面図である。 本発明の第６実施形態に従う発光素子を示す平面図である。 図１９の発光素子をＢ−Ｂ’ラインに沿って切断した断面図である。 図１９の発光素子をＣ−Ｃ’ラインに沿って切断した断面図である。 図２０の発光素子における電流の流れを示す図である。 図２０の発光素子の製造工程における基板の上にナノ構造物を形成した図である。 図２３のナノ構造物の上に発光構造物を形成した図である。 図２４の発光構造物の上にチャンネル層を形成した図である。 図２５のチャンネル層の上に電極層、接合層、及び支持基板を形成した図である。 図２６のナノ構造物から基板を除去した図である。 図２７の発光構造物の周りをエッチングした図である。 図２８の発光構造物の表面に保護層を形成した図である。 本発明の実施形態に従う発光素子パッケージを示す断面図である。
本発明に従う実施形態の説明において、各構成要素の“上（の上）または下（の下）”に形成されるものと記載される場合において、上（の上）または下（の下）は２つの構成要素が互いに直接接触されるか、１つ以上の更に他の構成要素が２つの構成要素の間に配置されて形成されることを全て含む。また“上（の上）または下（の下）”と表現される場合、１つの構成要素を基準に上方だけでなく、下方の意味も含むことができる。
図１は、本発明の実施形態に従う発光素子を示す断面図である。
図１を参照すると、実施形態に従う発光素子は、基板１０、ナノ構造物１９、及び発光構造物３０を含むことができる。前記発光構造物３０は、第１導電型半導体層２５、活性層２７、及び第２導電型半導体層２９を含むことができる。前記ナノ構造物１９は、グラフェン（grapheme）層１３と多数のナノテクスチャー（nano texture）１６を含むことができる。
実施形態に従う発光素子は、前記基板１０と前記発光構造物３０との間に配置された半導体層（図示せず）を含むことができる。前記半導体層は、バッファ層、アンドープド半導体層、またはｎ型ドーパントを有する半導体層のうち、少なくとも１つを含むことができる。前記半導体層（図示せず）はバッファ層でありうる。実施形態に従う発光素子は、前記発光構造物３０の下及び／または上に配置された他の半導体層（図示せず）をさらに含むことができる。実施形態に従う発光素子は、前記バッファ層と前記発光構造物３０との間に配置されたアンドープド半導体層（図示せず）をさらに含むことができる。前記半導体層は、前記バッファ層と前記バッファ層の上に配置されたアンドープド半導体層の積層構造を含むことができる。
前記ナノ構造物１９は、前記基板１０の上面に接触するか、前記バッファ層の上面に接触するか、前記アンドープド半導体層の上面に接触できる。他の例として、前記ナノ構造物１９は前記バッファ層の下面に接触するか、前記アンドープド半導体層の下面に接触できる。
前記基板１０は、前記発光構造物３０のような半導体層の成長用材質である。前記発光構造物３０を安定的に成長させるために、前記基板１０は前記発光構造物３０との格子定数ができる限り小さい差を有する物質で形成できる。
前記基板１０は、絶縁性材質、透光性材質、伝導性材質の基板を含み、例えば、サファイア（Ａｌ２Ｏ３）、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、ＺｎＯ、Ｓｉ、ＧａＰ、ＩｎＰ、及びＧｅからなるグループから選択された少なくとも１つで形成できる。
前記基板１０と前記発光構造物３０との間に前記第１半導体層、例えば、バッファ層が配置できる。前記バッファ層は、前記基板１０と前記発光構造物３０との間の格子定数差を緩和するために形成できる。前記バッファ層と前記発光構造物３０の各々はII乃至VI族化合物半導体材質で形成できる。前記II乃至VI族化合物半導体材質は、II族−VI族化合物半導体、及びIII族及びV族化合物半導体のうち、少なくとも１つを含む。前記アンドープド半導体層は前記化合物半導体材料で形成できる。
前記発光構造物３０と前記基板１０との間には格子定数の差による格子欠陥、例えば転位（dislocation）が発生できる。このような転位は基板１０と発光構造物３０との間の格子欠陥により前記発光構造物３０に垂直方向に形成された境界線を意味することができる。このような転位は発光素子の電気的及び光学的特性を低下させ、発光自体ができないこともある。このような問題を解決するために、第１実施形態では前記基板１０と前記発光構造物３０との間にナノ構造物１９を配置させることができる。他の例として、前記ナノ構造物１９は前記基板１０と第１半導体層（図示せず）との間に配置できる。
前記ナノ構造物１９は、前記基板１０の全領域の上に配置できる。以下、説明の便宜のために、ナノ構造物１９は基板１０の上に形成された例として説明することにし、バッファ層やアンドープド半導体層のような半導体層の上に形成されることができ、これに対して限定するものではない。
図２に示すように、前記ナノ構造物１９はグラフェン（grphene）層１３と前記グラフェン層１３の上に配置されたナノテクスチャー１６を含むことができる。前記グラフェン層１３は、前記基板１０の全領域に形成された板（plate）または薄膜形状に形成できる。他の例として、前記グラフェン層１３の表面は凹凸構造で形成できる。
前記グラフェン層１３は多様な工程により形成できる。例えば、前記グラフェン層１３は黒鉛の酸化−還元による化学的合成法、ＣＶＤ成長法、エピタキシ（epitaxy）合成法などを用いて形成できる。
前記グラフェン層１３は、今まで知られた物質のうち、最も薄いながらも、電気や熱を最もよく伝導できるだけでなく、最も柔軟な物質であり、また弾性が非常に優れて伸ばしたり曲げることができ、光が透過できる透光性機能を有することができる。
前記グラフェン層１３は、予め形成した後、前記基板１０の上に付着されるか、前記基板１０の上に化学的合成法、ＣＶＤ成長法、エピタキシ合成法などを用いて直接形成できる。
前記グラフェン層１３の上に多数のナノテクスチャー１６を形成することができる。前記グラフェン層１３の上に多数のナノテクスチャー１６を成長させるために、前記ナノテクスチャー１６の下にシード層（図示せず）が形成できる。即ち、前記シード層は前記グラフェン層１３とナノテクスチャーとの間に配置されることができ、これに対して限定するものではない。
前記ナノテクスチャー１６は、前記グラフェン層１３と異なる材質で形成されることができ、例えば金属酸化物で形成できる。前記ナノテクスチャー１６は、酸化亜鉛（ＺｎＯ）を含むことができ、これに対して限定するものではない。また、前記ナノテクスチャー１６は前記基板１０の格子定数より小さく、前記化合物半導体材料の格子定数よりは大きい格子定数を有する物質で形成できる。
前記ナノテクスチャー１６の格子定数、例えば酸化亜鉛の格子定数は、略３．２５である。前記基板１０、例えば、サファイアの格子定数は略４．７８であり、前記発光構造物３０に使用できる化合物半導体、例えば、ＧａＮの格子定数は略３．１８である。
したがって、酸化亜鉛の格子定数はサファイアの格子定数とＧａＮの格子定数との間に位置するようになるので、酸化亜鉛によりＧａＮがナノ構造物１９の上で転位（dislocation）の発生無しでよく成長できる。これによって、発光構造物３０の下面での転位密度はＧａＮが基板１０の上に成長された場合の転位密度より減少できる。
前記ナノテクスチャー１６は多数のナノロッド（nanorod）またはナノ構造体であることがあり、前記ナノロッドは相互間に一定の間隔で離隔するか、相互間に不規則な間隔で離隔できる。
前記ナノテクスチャー１６の高さ（Ｈ１）は幅（Ｗ１）と異なる高さを有することができ、例えば幅（Ｗ１）より高く形成されることができ、これに対して限定するものではない。前記ナノテクスチャー１６の高さ（Ｈ１）が幅（Ｗ１）より高く形成されることによって、光抽出効率を改善させることができる。また、多数のナノテクスチャー１６は互いに同一な高さ（Ｈ１）に形成されるか、互いに異なる高さに形成できる。また、多数のナノテクスチャー１６は互いに同一な形状、または互いに異なる形状に形成されることができ、これに対して限定するものではない。
前記ナノテクスチャー１６の幅（Ｗ１）は５ｎｍ乃至５００ｎｍ範囲であることがあり、例えば５０ｎｍ乃至２００ｎｍであることがある。前記ナノテクスチャー１６の高さ（Ｈ１）は１０ｎｍ乃至３μｍ範囲を含むことができ、例えば５００ｎｍ乃至１μｍ範囲で形成できる。このようなナノテクスチャー１６は幅（Ｗ１）と高さ（Ｈ１）がμｍ以下または未満のサイズで形成できる。
前記ナノテクスチャー１６の高さ（Ｈ１）は、前記ナノテクスチャー１６の幅（Ｗ１）より高く形成できる。この際、前記バッファ層または発光構造物３０のような半導体、例えばＧａＮのような半導体は、前記ナノテクスチャー１６の間の領域で垂直方向に成長されることができ、前記ナノテクスチャー１６の上の領域では垂直方向と水平方向に成長できる。これによって、化合物半導体の内に転位が発生しないことがあり、優れる結晶性（crystallinity）を有する半導体層を提供することができ、発光素子の電気的特性と光学的特性が向上できる。
前記ナノ構造物１９の上に前記発光構造物３０が形成される場合、前記ナノテックス１６の間の領域及び前記ナノテクスチャー１６の上に前記発光構造物３０が形成できる。即ち、前記ナノ構造物１９の上に前記発光構造物３０の半導体層が積層できる。
前記発光構造物３０は、例えば、第１導電型半導体層２５、活性層２７、及び第２導電型半導体層２９を含むことができる。前記第１導電型半導体層２５は、前記バッファ層または前記ナノ構造物１９の上に形成され、前記活性層２７は前記第１導電型半導体層２５の上に形成され、前記第２導電型半導体層２９は前記活性層２７の上に形成できる。
前記第１導電型半導体層２５は、前記ナノ構造物１９の上に形成できる。具体的に、前記第１導電型半導体層２５は前記ナノ構造物１９のナノテクスチャー１６の間のグラフェン層１３から垂直方向に形成され、前記ナノテクスチャー１６の上面から垂直方向と水平方向に形成される。これによって、前記第１導電型半導体層２５は前記ナノテクスチャー１６の周り及び上面に接触できる。
また、前記第１導電型半導体層２５の厚さは前記ナノテクスチャー１６の高さより厚く形成できる。前記発光構造物３０の第１導電型半導体層２５の厚さは２μｍ乃至３μｍであることがあるが、これに対して限定するものではない。
したがって、前記第１導電型半導体層２５の厚さは前記ナノテクスチャー１６の高さより大きいので、前記第１導電型半導体層２５は前記ナノ構造物１９のナノテクスチャー１６の間だけでなく、前記ナノテクスチャー１６の上にも形成できる。
前記第１導電型半導体層２５は、例えば、ｎ型ドーパントを含むｎ型半導体層でありうる。前記ｎ型半導体層は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材質、例えばＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮ、及びＡｌＩｎＮからなるグループから選択された少なくとも１つを含むことができ、Ｓｉ、Ｇｅ、Ｓｎなどのｎ型ドーパントがドーピングできる。前記第１導電型半導体層２５は、前記ナノ構造物１９の上に１つの層に形成されるか、多層構造で形成できる。例えば、第１導電型半導体層２５が多層の場合、下層は前記ナノテクスチャー１６の高さと等しいか小さい厚さで形成されることができ、上層は前記ナノテクスチャー１６を覆うことができる程度の厚さで形成できる。
前記第１導電型半導体層２５の上には前記活性層２７が形成できる。前記活性層２７は、前記第１導電型半導体層２５を通じて注入される第１キャリア、例えば電子と前記第２導電型半導体層２９を通じて注入される第２キャリア、例えば正孔が互いに結合され、前記活性層２７の形成物質に従うエネルギーバンド（Energy Band）のバンドギャップ（Band Gap）の差に相応する波長を有する光を放出するようになる。
前記活性層２７は、多重量子井戸構造（ＭＱＷ）、量子点構造、または量子線構造のうち、いずれか１つを含むことができる。前記活性層２７は、II−VI族化合物半導体を井戸層と障壁層の周期で反復形成できる。例えば、ＩｎＧａＮ井戸層／ＧａＮ障壁層の周期、ＩｎＧａＮ井戸層／ＡｌＧａＮ障壁層の周期、ＩｎＧａＮ井戸層／ＩｎＧａＮ障壁層の周期などで形成できる。前記障壁層のバンドギャップは、前記井戸層のバンドギャップより広く形成できる。
前記活性層２７の上に前記第２導電型半導体層２９が形成できる。前記第２導電型半導体層２９は、例えば、ｐ型ドーパントを含むｐ型半導体層でありうる。前記ｐ型半導体層は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材質、例えばＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮ、及びＡｌＩｎＮからなるグループから選択された少なくとも１つを含むことができ、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどのｐ型ドーパントがドーピングできる。前記第２導電型半導体層２９は単層または多層構造で形成できる。
また、前記活性層２７と第１導電型半導体層２５または第２導電型半導体層２９の間には他の層がさらに形成されることができ、これに対して限定するものではない。
図３は、第１実施形態に従う水平型発光素子を示す断面図である。前記第１実施形態は、透明導電層３３と第１及び第２電極３５、３８を除いては図１の発光素子の構造を用いている。したがって、第１実施形態において、図１の発光素子と同一な形状や同一な機能を有する構成要素に対しては同一な図面番号を与えて詳細な説明を省略する。第１実施形態で省略された説明は図１の発光素子に対する説明から容易に理解できる。
図３を参照すると、第１実施形態に従う水平型発光素子は、基板１０、ナノ構造物１９、発光構造物３０、透明導電層３３、及び第１及び第２電極３５、３８を含むことができるが、これに対して限定するものではない。
前記基板１０、前記ナノ構造物１９、及び前記発光構造物３０は、既に詳細に説明されたことがあるので、これ以上の説明は省略する。
前記発光構造物３０の第２導電型半導体層２９の上には透明導電層３３が形成され、前記透明導電層３３の上の一部領域に第２電極３８が形成できる。
前記発光構造物３０の第１導電型半導体層２５の上の一部領域に第１電極３５が形成できる。このために、メサエッチングにより前記第２導電型半導体層２９と前記活性層２７が除去され、前記第１導電型半導体層２５の上面の一部分が除去できる。このように除去された第１導電型半導体層２５の上に前記第１電極３５が形成できる。
前記第２電極３８は発光素子１の最上部に形成され、前記第１電極３５は発光素子１の側面の上に形成される。前記第１及び第２電極３５、３８に電源が印加されれば、電流が第１及び第２電極３５、３８の間の最短経路に該当する発光構造物３０に流れるので、発光構造物３０の活性層２７の全領域で発光できないことがある。
したがって、前記第２導電型半導体層２９と前記第２電極３８との間に前記第２導電型半導体層２９の全領域または一部領域の上に透明導電層３３が形成される。電流は前記第２電極３８を通じて透明導電層３３の全領域にスプレッディングされて供給され、前記第１電極３５と前記透明導電層３３に電流が流れるようになり、前記発光構造物３０の活性層２７の全領域で発光されて発光効率を向上させることができる。
前記第１及び第２電極３５、３８は同一な電極物質または相異する電極物質で形成できる。
前記第１及び第２電極３５、３８は不透明な金属材質を含むが、例えばアルミニウム（Ａｌ）、チタニウム（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、タングステン（Ｗ）、銅（Ｃｕ）、及びモリブデン（Ｍｏ）からなるグループから選択された１つまたはこれらの合金を含むことができるが、これに限定するものではない。
前記透明導電層３３は光を透過させる優れる透光性と電気的伝導度を有する導電性物質で形成されるが、例えばＩＴＯ、ＩＺＯ（Ｉｎ−ＺｎＯ）、ＧＺＯ（Ｇａ−ＺｎＯ）、ＡＺＯ（Ａｌ−ＺｎＯ）、ＡＧＺＯ（Ａｌ−Ｇａ ＺｎＯ）、ＩＧＺＯ（Ｉｎ−Ｇａ ＺｎＯ）、ＩｒＯｘ、ＲｕＯｘ、ＲｕＯｘ／ＩＴＯ、Ｎｉ／ＩｒＯｘ／Ａｕ、及びＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯからなるグループから選択された少なくとも１つを含むことができる。
前記ナノ構造物１９のグラフェン層１３は、前記第１導電型半導体層２５と電気的に連結できる。前記第１電極３５と前記ナノ構造物１９との間の間隔は狭いほど良い。例えば、前記第１電極３５と前記ナノ構造物１９との間の間隔は３００ｎｍ乃至３０００ｎｍ範囲であることがあり、例えば５００ｎｍ乃至１０００ｎｍ範囲で形成できる。前記第１電極３５と前記ナノ構造物１９との間の間隔が狭ければ、前記第１電極３５に供給された電流が前記ナノ構造物１９に流れるようになり、前記ナノ構造物１９に供給された電流は前記ナノ構造物１９の全領域にスプレッディングできる。このような場合、前記ナノ構造物１９と前記透明導電層３３が面対面に対向するので、前記透明導電層３３と前記ナノ構造物１９との間の前記発光構造物３０の活性層２７の全領域に電流が供給できる。これによって、前記活性層２７の全領域で生成された光により発光効率は向上できる。
結局、前記ナノ構造物１９は電流スプレッディングの機能を有することができる。前記ナノ構造物１９は、第１電極３５と非接触した電流スプレッディング層になることができる。
また、前記ナノ構造物１９は電子遮断層になることができる。通常的に、前記第１導電型半導体層２５で生成された電子は前記活性層２７に供給されるが、一部は基板１０の方向に供給されることができ、前記基板１０の方向に移動する電子により漏洩電流が発生し、光の発光効率は低下させることができる。実施形態でのナノ構造物１９は電流スプレッディング層として機能することによって、このような電流スプレッディング層は前記第１導電型半導体層２５で生成された電子の前記基板１０の方向への供給を遮断することができる。
したがって、実施形態のナノ構造物１９が電流スプレッディングの機能と電子遮断層の機能を提供するので、発光素子の発光効率は格段に向上できる。
図４は、本発明の第２実施形態に従う垂直型発光素子を示す断面図である。前記第２実施形態のナノ構造物１９と発光構造物３０は、図１の発光素子と実質的に同一であるので、同一な図面番号を与えて、これに対する詳細な説明は省略する。
図４を参照すると、第２実施形態に従う垂直型発光素子は、支持基板４１、接合層４３、電極層５０、チャンネル層４７、発光構造物３０、ナノ構造物１９、及び保護層５７を含むことができる。
前記支持基板４１、前記接合層４３、及び前記電極層５０は、電源を供給するための電極部材を形成することができる。前記電極部材は３層またはその以上の伝導層で形成できる。
前記支持基板４１は、その上に形成される複数の層を支持するだけでなく、電極としての機能を有することができる。前記支持基板４１は、前記ナノ構造物１９と共に前記発光構造物３０に電源を供給することができる。
前記支持基板４１は金属物質または半導体物質で形成できるが、これに対して限定するものではない。前記支持基板４１は、電気伝導性と熱伝導性の高い物質で形成できる。前記支持基板４１は、例えば、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、金（Ａｕ）、タングステン（Ｗ）、銅（Ｃｕ）、銅合金（Cu Alloy）、モリブデン（Ｍｏ）、及び銅−タングステン（Ｃｕ−Ｗ）からなるグループから選択された少なくとも１つを含む金属物質でありうる。前記支持基板４１は、例えば、Ｓｉ、Ｇｅ、ＧａＡｓ、ＧａＮ、ＺｎＯ、ＳｉＧｅ、及びＳｉＣからなるグループから選択された少なくとも１つを含む半導体物質でありうる。
前記支持基板４１は、前記発光構造物３０の下にメッキまたは／及び蒸着するか、シート（sheet）形態に付着されることができ、これに対して限定するものではない。
前記支持基板４１の上には前記接合層４３が形成できる。前記接合層４３は、前記電極層５０と前記支持基板４１との間に形成される。前記接合層４３は、電極層５０と前記支持基板４１との間の接着力を強化させる媒介体の役割をすることができる。
前記接合層４３は、バリア金属またはボンディング金属などを含むことができる。前記接合層４３は、接合性と熱伝導性の高い金属物質で形成できる。前記接合層４３は、例えば、Ｔｉ、Ａｕ、Ｓｎ、Ｎｉ、Ｎｂ、Ｃｒ、Ｇａ、Ｉｎ、Ｂｉ、Ｃｕ、Ａｇ、及びＴａからなるグループから選択された少なくとも１つを含むことができる。
前記接合層４３の上には図示していないバリア層が形成できる。前記バリア層はその下部に形成された前記接合層４３と前記支持基板４１に含まれた物質がその上部に形成された電極層５０や発光構造物３０に拡散されて発光素子の特性の低下を防止することができる。前記バリア層は、Ｎｉ、Ｐｔ、Ｔｉ、Ｗ、Ｖ、Ｆｅ、及びＭｏからなるグループから選択された単一層またはこれらの２つ以上の積層を含むことができる。前記バリア層は前記電極層５０の下面と接触できる。
前記接合層４３の上面は中心領域に対して周辺領域が上方、即ち前記発光構造物３０に延びるように形成されたグルーブを有することができるが、これに対して限定するものではない。前記接合層４３の上面の中心領域に接触するか、前記グルーブに電極層５０が形成できるが、これに対して限定するものではない。図示してはいないが、前記接合層４３の上面は中心領域と周辺領域とも同一ラインまたは同一水平面の上に位置できる。言い換えると、前記接合層４３の上面の全領域は平らな面を有することができる。このような場合、前記電極層５０は前記接合層４３の上面の中心領域の上に形成されるか、前記接合層４３の上面の全領域の上に形成できる。
前記電極層５０のサイズは前記接合層４３のサイズより小さいか、前記接合層４３のサイズと同一でありうる。前記電極層５０の上面と前記チャンネル層４７の上面が同一ラインまたは同一水平面の上に形成できる。
前記電極層５０の下面と前記チャンネル層４７の下面は相異する位置に形成できる。即ち、前記電極層５０が前記接合層４３のグルーブが形成された前記接合層４３の中心領域の上に形成され、前記チャンネル層４７が前記接合層４３の周辺領域の上に形成されるので、前記電極層５０の下面が前記チャンネル層４７の下面より低い位置に形成できる。
前記電極層５０の一部領域は前記チャンネル層４７の下面と垂直方向に重畳するように形成できる。言い換えると、前記チャンネル層４７の内側領域は前記電極層５０の端部を過ぎて内側に延びるように形成できる。前記チャンネル層４７の内側領域は前記第２導電型半導体層２９の下面と垂直方向に重畳し、外側領域は電極層５０の上面と接合層４３の上面のうち、少なくとも１つと垂直方向に重畳できる。また、前記チャンネル層４７の上面外側領域は前記発光構造物３０の外側壁より外側に延長できる。
前記電極層５０は、前記発光構造物３０から入射される光を反射させて、光抽出効率を改善させることができる。即ち、前記電極層５０は反射層になることができる。前記電極層５０は前記発光構造物３０とオーミックコンタクトされて、電流が発光構造物３０に流れるようにすることができる。前記電極層５０は、図示してはいないが、前記接合層４３の上面に接触して形成された反射層と、前記反射層の上面と前記発光構造物３０の下面との間に形成されたオーミックコンタクト層を含むことができる。
前記電極層５０は、反射物質とオーミックコンタクト物質が混合された単一層に形成できる。このような場合、前記電極層５０は反射層とオーミックコンタクト層を別個に形成する必要がない。前記反射物質には、例えば、Ａｇ、Ｎｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、及びＨｆからなるグループから選択された少なくとも１つまたは２つ以上の合金が使われるが、これに対して限定するものではない。前記オーミックコンタクト物質には、透明な導電物質が使用できるが、例えばＩＴＯ（indium tin oxide）、ＩＺＯ（indium zinc oxide）、ＩＺＴＯ（indium zinc tin oxide）、IＡＺＯ（indium aluminum zinc oxide）、ＩＧＺＯ（indium gallium zinc oxide）、ＩＧＴＯ（indium gallium tin oxide）、ＡＺＯ（aluminum zinc oxide）、ＡＴＯ（antimony tin oxide）、ＧＺＯ（gallium zinc oxide）、ＩｒＯｘ、ＲｕＯｘ、ＲｕＯｘ／ＩＴＯ、Ｎｉ、Ａｇ、Ｎｉ／ＩｒＯｘ／Ａｕ、及びＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯからなるグループから選択された少なくとも１つが使用できる。
前記電極層５０は、例えば、ＩＺＯ／Ｎｉ、ＡＺＯ／Ａｇ、ＩＺＯ／Ａｇ／Ｎｉ、及びＡＺＯ／Ａｇ／Ｎｉのうち、いずれか１つを含む多層に構成できる。
前記電極層５０は少なくとも前記発光構造物３０とオーミックコンタクトできる。したがって、前記電極層５０とオーミックコンタクトされる前記発光構造物３０に円滑に電流が供給されて発光効率が向上できる。
前記電極層５０は、発光構造物３０及び前記チャンネル層４７の下面に重畳するように形成できる。前記発光構造物３０からの光を全て反射させるために前記電極層５０の幅は少なくとも前記発光構造物３０、特に活性層２７の幅より大きい幅に形成できる。
前記電極層５０の上にチャンネル層４７が形成できる。前記チャンネル層４７は、前記第２導電型半導体層２９の周辺領域に沿って形成できる。前記電極層５０のエッジ領域の周りに沿って前記チャンネル層４７が形成できる。即ち、前記チャンネル層４７は前記発光構造物３０と前記電極層５０との間の周り領域に形成できる。具体的に、前記チャンネル層４７は前記電極層５０及び前記発光構造物３０に少なくとも一部が囲まれるように形成できる。例えば、前記チャンネル層４７の上面の一部領域は第２導電型半導体層２９と接触し、前記チャンネル層４７の内側面及び下面の一部領域は前記電極層５０と接触することができ、これに対して限定するものではない。前記チャンネル層４７の下面の他の領域は前記接合層４３の上面の周辺領域と接触して形成できる。
前記チャンネル層４７は外部の異質物による前記接合層４３の側面と前記発光構造物３０の側面との間の電気的なショートを防止することができる。もし、電極層５０が前記接合層４３の全領域の上に形成されて前記電極層５０の外側面が外部に露出する場合、前記チャンネル層４７は前記電極層５０の側面と前記発光構造物３０の側面との間の電気的なショートを防止することができる。
併せて、前記チャンネル層４７は前記発光構造物３０と接触する面積をできる限り確保して複数個のチップを個別チップ単位に分離するレーザースクライビング（Laser Scribing）工程と基板を除去するレーザーリフトオフ（ＬＬＯ）工程時、前記発光構造物３０が前記電極層５０から剥離されることを効果的に防止することができる。
チップ分離工程時、発光構造物３０が過エッチング（over-etching）される場合、電極層５０が露出できる。このような場合、発光素子の外側領域で異質物などにより電極層５０と発光構造物３０の活性層２７との間の電気的なショートが発生できる。前記チャンネル層４７はチップ分離工程時、発光構造物３０の過エッチング（over-etching）により前記電極層５０が露出することを防止することができる。
前記チャンネル層４７は絶縁物質、例えば、ＳｉＯ２、ＳｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３からなるグループから選択された少なくとも１つを含むことができる。また、前記チャンネル層４７は金属物質で形成できるが、これに対して限定するものではない。
前記発光構造物３０が前記電極層５０及び前記チャンネル層４７の上に形成できる。
前記発光構造物３０の側面は複数個のチップを個別チップ単位に区分するエッチングにより垂直または傾斜するように形成できる。例えば、前記発光構造物３０の側面はアイソレーションエッチング（isolation etching）により形成できる。
前記発光構造物３０は複数のII族乃至V族元素の化合物半導体材料を含むことができる。前記発光構造物３０は、第２導電型半導体層２９、前記第２導電型半導体層２９の上に活性層２７、そして前記活性層２７の上に第１導電型半導体層２５を含むことができる。
このような場合、前記第２導電型半導体層２９の下面は前記電極層５０の上面及び前記チャンネル層４７の上面と接触するように形成できるが、これに対して限定するものではない。
併せて、前記活性層２７で生成された光が全て反射できるようにするために、前記活性層２７の幅は前記電極層５０の幅より小さく形成できる。
前記チャンネル層４７は、前記第２導電型半導体層２９と垂直方向に重畳する第１チャンネル領域と前記第２導電型半導体層２９と重畳しない第２チャンネル領域を含むことができる。前記第１チャンネル領域は、前記第２導電型半導体層２９の端部から内側に延びて前記第２導電型半導体層２９と垂直方向に重畳できる。前記第２チャンネル領域は前記第１チャンネル領域から前記接合層４３の外側周りの上に延長できる。
発光構造物３０の成長時、第１導電型半導体層２５、活性層２７、及び第２導電型半導体層２９の順に成長できる。前記ナノ構造物１９は、前記発光構造物３０、例えば、前記第１導電型半導体層２５の上に形成できる。
前記ナノ構造物１９は、前記第１導電型半導体層２５の上面の全領域の上に形成されたグラフェン層１３と、前記グラフェン層１３の下面から前記第１導電型半導体層２５の内部に延びた多数のナノテクスチャー１６を含むことができ、これに対して限定するものではない。前記ナノ構造物１９のグラフェン層１３は前記第１導電型半導体層２５と電気的に連結できる。
前記グラフェン層１３は、前記第１導電型半導体層２５の全領域に形成された板（plate）形状を有することができる。前記ナノテクスチャー１６は、酸化亜鉛（ＺｎＯ）で形成できるが、これに対して限定するものではない。前記ナノテクスチャー１６は、前記発光構造物３０に転位（dislocation）が発生せず、優れる結晶性に成長できるようにすることができる。
前記ナノテクスチャー１６は、多数のナノロッド（nanorod）であることがあるが、これに対して限定するものではない。前記ナノロッドは相互間に一定の間隔で離隔するか、相互間に不規則な間隔で離隔できる。前記ナノテクスチャー１６は高さが幅よりより大きい構造を有することができるが、これに対して限定するものではない。前記ナノテクスチャー１６の具体的な高さや幅は前述したことがあるので省略する。
前記ナノ構造物１９は、電流スプレッディングの機能を有することができる。即ち、図５に示すように、前記ナノ構造物１９のグラフェン層１３は前記第１導電型半導体層２５の全領域の上に形成され、前記グラフェン層１３と前記電極層５０は面対面に対向するようになる。前記ナノ構造物１９と前記支持基板４１に電源が供給される場合、前記グラフェン層１３と前記電極層５０との間の前記活性層２７の全領域に電流が供給されて前記活性層２７の全領域で光が生成されて発光効率が向上できる。前記グラフェン層１３の上には電極やパッドが形成されることができ、これに対して限定するものではない。
前記発光構造物３０の上に保護層５７が形成できる。例えば、前記発光構造物３０の少なくとも側面の上には保護層５７が形成できる。具体的には、前記保護層５７は一端が前記第１導電型半導体層２５の上面の周り領域に形成され、前記第１導電型半導体層２５の側面、前記活性層２７の側面、及び第２導電型半導体層２９の側面を経由するか、横切って他端が前記チャンネル層４７の上面の一部領域に形成できるが、これに対して限定するものではない。
前記保護層５７は、前記発光構造物３０と支持基板４１との間の電気的ショートを防止する一方、前記発光素子を外部の衝撃から保護する役割をすることができる。前記保護層５７は透明性と絶縁性に優れる材質で形成できる。前記保護層５７は、例えば、ＳｉＯ２、ＳｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、ＴｉＯ２、及びＡｌ２Ｏ３からなるグループから選択された１つを含むことができるが、これに対して限定するものではない。
前記保護層５７は前記チャンネル層４７と同一な物質を含むことができるが、これに対して限定するものではない。
図６乃至図１２は、本発明の第２実施形態に従う垂直型発光素子を製造するための工程図である。
図６を参照すると、成長基板１００の上にナノ構造物１９が形成できる。
前記成長基板１００は前記発光構造物３０を成長させるための基板であって、半導体物質成長に適した物質、即ちキャリアウェハーで形成できる。また、前記成長基板１００は前記発光構造物３０の格子定数と類似な格子定数を有し、熱的安定性を有する材質で形成されることができ、伝導性基板または絶縁性基板でありうる。前記成長基板１００は、サファイア（Ａｌ２Ｏ３）、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、ＺｎＯ、Ｓｉ、ＧａＰ、ＩｎＰ、及びＧｅからなるグループから選択された少なくとも１つで形成できる。
前記ナノ構造物１９はグラフェン層１３及び多数のナノテクスチャー１６を含むことができる。前記グラフェン層１３は予め形成されて前記成長基板１００の上に付着されるか、他の方法、例えば、前記成長基板１００の上に、例えば、化学的合成法、ＣＶＤ成長法、エピタキシ合成法により形成できる。
前記グラフェン層１３は、前記成長基板１００の全領域の上に形成できる。以後、前記グラフェン層１３の上に多数のナノテクスチャー１６が形成できる。前記多数のナノテクスチャー１６は、グラフェン層１３の上に酸化亜鉛を用いて蒸着工程や成長工程を用いて形成できる。
前記ナノテクスチャー１６は、例えばＣＶＤ成長法やスパッタリング方式を用いて形成できるが、これに対して限定するものではない。前記ナノテクスチャー１６は、前記グラフェン層１３の上に不規則的に形成されることもでき、一定の間隔で形成されることもできる。したがって、前記グラフェン層１３及び多数のナノテクスチャー１６によりナノ構造物１９が形成できる。
図７を参照すると、前記ナノ構造物１９の上に第１導電型半導体層２５、活性層２７、及び第２導電型半導体層２９が順次に成長されて発光構造物３０が形成できる。
前記発光構造物３０は、例えば、有機金属化学蒸着法（ＭＯＣＶＤ；Metal Organic Chemical Vapor Deposition）、化学蒸着法（ＣＶＤ；Chemical Vapor Deposition）、プラズマ化学蒸着法（ＰＥＣＶＤ；Plasma-Enhanced Chemical Vapor Deposition）、分子線成長法（ＭＢＥ；Molecular Beam Epitaxy）、水素化物気相成長法（ＨＶＰＥ；Hydride Vapor Phase Epitaxy）などの方法を用いて形成されることができ、これに対して限定するものではない。
前記発光構造物３０及び前記成長基板１００の間には両方の間の格子定数差を緩和するためにバッファ層（図示せず）が形成されることもできる。即ち、前記バッファ層が前記ナノ構造物１９の上に成長され、前記バッファ層の上に前記発光構造物３０が成長できる。
前記第１導電型半導体層２５は、前記成長基板１００の上に形成できる。前記第１導電型半導体層２５はｎ型ドーパントを含むｎ型半導体層でありうる。
具体的に、前記第１導電型半導体層２５は前記ナノ構造物１９のナノテクスチャー１６の間のグラフェン層１３から垂直方向に成長され、前記ナノテクスチャー１６の上面からは垂直方向と水平方向に成長されて、前記ナノテクスチャー１６の間だけでなく、前記ナノテクスチャー１６の上に形成できる。
酸化亜鉛の格子定数は略３．２５であり、前記成長基板１００に使われるサファイアの格子定数は略４．７８であり、前記第１導電型半導体層２５に使われることができるＧａＮの格子定数は略３．１８である。
したがって、前記第１導電型半導体層２５と前記成長基板１００との間の格子定数の差より前記第１導電型半導体層２５と前記ナノ構造物１９、具体的にナノテクスチャー１６の間の格子定数の差より小さいので、前記第１導電型半導体層２５が前記ナノ構造物１９の上に転位（dislocation）の発生無しでよく成長できる。
前記活性層２７は前記第１導電型半導体層２５の上に形成され、多重量子井戸構造（ＭＱＷ）、量子点構造、または量子線構造のうち、いずれか１つを含むことができるが、これに対して限定するものではない。
前記活性層２７は、前記第１導電型半導体層２５から供給された電子と前記第２導電型半導体層２９から供給された正孔とを再結合（recombination）させて、前記活性層２７の半導体材質により決まったバンドギャップに相応する波長の光を生成することができる。
前記第２導電型半導体層２９は、前記活性層２７の上に形成できる。前記第２導電型半導体層２９はｐ型ドーパントを含むｐ型半導体層でありうる。
図８を参照すると、前記第２導電型半導体層２９の上にチャンネル層４７が形成できる。
前記チャンネル層４７は、前記第２導電型半導体層２９の上に形成できる。例えば、前記チャンネル層４７は、前記第２導電型半導体層２９の周り領域の上に形成できるが、これに限定するものではない。
前記チャンネル層４７は絶縁物質、例えば、ＳｉＯ２、ＳｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、及びＡｌ２Ｏ３からなるグループから選択された少なくとも１つ以上を含むことができる。
図９を参照すると、前記チャンネル層４７及び前記第２導電型半導体層２９の上に電極層５０、接合層４３、及び支持基板４１が形成できる。
前記電極層５０は、前記第２導電型半導体層２９の上に順次に積層されたオーミックコンタクト層及び反射層を含むことができる。
前記電極層５０は、前記第２導電型半導体層２９の上にオーミックコンタクト物質と反射物質とが混合された単一層を含むことができる。オーミックコンタクト物質と反射物質は既に前述したことがあるので、省略する。
前記接合層４３は、前記支持基板４１と前記電極層５０との間の接着力を強化するために形成できる。前記接合層４３は、例えば、Ｔｉ、Ａｕ、Ｓｎ、Ｎｉ、Ｎｂ、Ｃｒ、Ｇａ、Ｉｎ、Ｂｉ、Ｃｕ、Ａｇ、及びＴａからなるグループから選択された少なくとも１つを含むことができる。
前記支持基板４１は、その上に形成される複数の層を支持するだけでなく、電極としての機能を有することができる。前記支持基板４１は、前記ナノ構造物１９と共に前記発光構造物３０に電源を供給することができる。
前記支持基板４１は、例えば、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、金（Ａｕ）、タングステン（Ｗ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、及び銅−タングステン（Ｃｕ−Ｗ）のうち、少なくとも１つを含むことができる。
前記支持基板４１は、前記発光構造物３０の上にメッキまたは／及び蒸着されるか、シート（sheet）形態に付着されることができ、これに対して限定するものではない。
図１０を参照すると、前記成長基板１００を１８０゜覆した後、前記成長基板１００が除去できる。
前記成長基板１００は、レーザーリフトオフ（ＬＬＯ；Laser Lift Off）、化学的エッチング（ＣＬＯ；Chemical Lift Off）、または物理的な研磨方法などにより除去されることができ、これに対して限定するものではない。
前記レーザーリフトオフ（ＬＬＯ）方法により前記成長基板１００を除去する場合、前記成長基板１００と前記第１導電型半導体層２５との間の界面にレーザーを集中的に照射して前記成長基板１００が前記ナノ構造物１９から分離されるようにすることができる。
前記化学的エッチング方法により前記成長基板１００を除去する場合、湿式エッチングを用いて前記第１導電型半導体層２５が露出するように前記成長基板１００を除去することができる。
前記物理的な研磨方法を用いて前記成長基板１００を除去する場合、物理的に前記成長基板１００を直接研磨して前記第１導電型半導体層２５が露出するように前記成長基板１００の上面から順次に除去することができる。
第２実施形態では、発光構造物３０と成長基板１００との間にナノ構造物１９が形成されるが、前記ナノ構造物１９は前記成長基板１００との接合力が比較的弱いので、レーザーの照射により成長基板１００が前記ナノ構造物１９から容易に分離できる。言い換えると、前記ナノ構造物１９は成長基板１００を容易に分離する役割をすることができる。したがって、成長基板１００が容易に分離されない場合、レーザーが長い間の時間の間照射されるようになって、レーザーパワーによる衝撃により発光構造物３０にクラックのような欠陥が発生することを遮断することができる。
図１１を参照すると、前記発光構造物３０の側面及び前記チャンネル層４７の側面が傾斜して露出するようにメサエッチングが遂行できる。このようなメサエッチングにより前記チャンネル層４７の上に発光構造物３０が存在しないグルーブ（groove）が形成できる。言い換えると、前記メサエッチングにより前記チャンネル層４７の上に形成された前記第２導電型半導体層２９、前記活性層２７、及び前記第１導電型半導体層２５が除去されてグルーブが形成できる。
前記チャンネル層４７はストッパー（stopper）としての役割をするので、メサエッチングにより前記グルーブの外郭領域にある前記第１導電型半導体層２５、前記活性層２７、及び前記第２導電型半導体層２９の一部領域が除去されるが、前記チャンネル層４７の下にある電極層５０、接合層４３、及び支持基板４１は除去できなくなる。
図１２を参照すると、少なくとも前記発光構造物３０の上に保護層５７が形成できる。
即ち、前記保護層５７は、前記発光構造物３０、具体的に前記第１導電型半導体層２５の上面の周り領域から、前記第１導電型半導体層２５の側面、前記活性層２７の側面、前記第２導電型半導体層２９の側面を経由して前記保護層５７の上面の一部領域まで形成できる。
前記保護層５７は、前記発光構造物３０と支持基板４１との間の電気的なショートを防止する役割をすることができる。前記保護層５７は透明性と絶縁性に優れる材質で形成できる。前記保護層５７は、例えば、ＳｉＯ２、ＳｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、ＴｉＯ２、及びＡｌ２Ｏ３からなるグループから選択された１つを含むことができるが、これに対して限定するものではない。
前記保護層５７は、前記チャンネル層４７と同一な物質を含むことができる。
図１３は、図１の発光素子のナノ構造物１９の更に他の例示を示す断面図である。
図１のナノ構造物１９とは異なり、図１３のナノ構造物１９は多数の開口（opening）１２が備えられることができる。
以下の説明で省略された内容は、図１のナノ構造物１９から容易に理解できる。
前記ナノ構造物１９は板形状に形成されたグラフェン層１３と前記グラフェン層１３の上に形成された多数のナノテクスチャー１６を含むことができる。
前記グラフェン層１３には互いに離隔した多数の開口１２が形成できる。前記開口１２は前記グラフェン層１３の上面と下面を貫通するホール（hole）であることがあるが、これに対して限定するものではない。
図１４は、本発明の第３実施形態に従う水平型発光素子を示す断面図である。
第３実施形態は図１３のナノ構造物１９が採択されたことを除いては第１実施形態（図３）と実質的に同一である。
図１４を参照すると、第３実施形態に従う水平型発光素子は、基板１０、ナノ構造物１９、発光構造物３０、透明導電層３３、及び第１及び第２電極３５、３８を含むことができるが、これに対して限定するものではない。
前記発光構造物３０は、前記基板１０の上に形成された第１導電型半導体層２５、前記第１導電型半導体層２５の上に形成された活性層２７、及び前記活性層２７の上に形成された第２導電型半導体層２９を含むことができる。
前記第１導電型半導体層２５はｎ型半導体層であり、前記第２導電型半導体層２９はｐ型半導体層であることがあるが、これに対して限定するものではない。
前記ナノ構造物１９が前記基板１０の上に形成できる。前記ナノ構造物１９は、前記基板１０の全領域の上に形成されたグラフェン層１３と前記グラフェン層１３の上に形成された多数のナノテクスチャー１６を含むことができる。
前記グラフェン層１３は多数の開口１２を含むことができる。前記開口１２は相互間に離隔できる。
前記開口１２は、図１３に示すように円形を有することができるが、これに限定するものではない。即ち、前記開口１２は、四角形、多角形、楕円形、バー型（bar-type shape）などを有することができる。
前記ナノテクスチャー１６は酸化亜鉛（ＺｎＯ）で形成できるが、これに対して限定するものではない。
前記ナノテクスチャー１６は多数のナノロッド（nano rod）であることがあるが、これに対して限定するものではない。前記ナノロッドは相互間に一定の間隔で離隔するか、相互間に不規則な間隔で離隔できる。
前記ナノテクスチャー１６は高さが幅より大きい構造を有することができるが、これに対して限定するものではない。
前記ナノテクスチャー１６の具体的な高さと幅は前述したことがあるので、省略する。
前記ナノ構造物１９の上に前記第１導電型半導体層２５が形成できる。
図示してはいないが、前記ナノ構造物１９の上にバッファ層が形成され、前記バッファ層の上に前記第１導電型半導体層２５が形成されることもできるが、これに対して限定するものではない。
前記バッファ層や前記第１導電型半導体層２５は、前記ナノ構造物１９の開口１２を貫通して前記基板１０に接触するように形成できる。併せて、前記バッファ層や前記第１導電型半導体層２５は前記ナノテクスチャー１６の間の領域と前記ナノテクスチャー１６の上に配置できる。
前記バッファ層の厚さが前記ナノテクスチャー１６の高さより小さい場合、前記ナノテクスチャー１６は前記バッファ層を貫通して前記第１導電型半導体層２５の内部に配置されることができ、これに対して限定するものではない。
前記第１電極３５は前記第１導電型半導体層２５の上面が一部領域に形成され、前記第２電極３８は前記透明導電層３３の上面の一部領域に形成できる。
前記第１電極３５と前記ナノ構造物１９との間の間隔は狭いほど良い。前記第１電極３５と前記ナノ構造物１９との間の間隔が狭い場合、前記第１及び第２電極３５、３８に電源が印加される時、前記第１電極３５から前記ナノ構造物１９に電流が流れるようになり、前記ナノ構造物１９に供給された電流を前記ナノ構造物１９の全領域に電流スプレッディングが発生できる。このような場合、前記ナノ構造物１９と前記透明導電層３３が面対面に対向されることによって、前記透明導電層３３と前記ナノ構造物１９との間の前記発光構造物３０の活性層２７の全領域に電流が供給されるので、前記活性層２７の全領域で光が生成されて発光効率が向上できる。このような前記ナノ構造物１９は電流スプレッディング層になることができる。
また、前記ナノ構造物１９は電子遮断層になることができる。通常的に、前記第１導電型半導体層２５で生成された電子は前記活性層２７に供給されるが、一部は基板１０に供給されるようになるが、これは漏洩電流として発生されて光の発光効率を低下させる要因となることができる。
実施形態でのナノ構造物１９は、電流スプレッディングを発生させることによって、このような電流スプレッディングが前記第１導電型半導体層２５で生成された電子が前記基板１０に供給されることを遮断することができる。
したがって、実施形態のナノ構造物１９は電流スプレッディングの機能と電子遮断層の機能を有することによって、発光素子の発光効率を格段に向上させることができる。
図１５は、本発明の第４実施形態に従う垂直型発光素子を示す断面図である。
第４実施形態は図１３のナノ構造物１９が採択されたことを除いては第２実施形態（図４）と実質的に同一である。
図１４を参照すると、第４実施形態に従う垂直型発光素子は、支持基板４１、接合層４３、電極層５０、チャンネル層４７、発光構造物３０、ナノ構造物１９、及び保護層５７を含むことができる。
前記発光構造物３０は、前記電極層５０及び前記チャンネル層４７の上に形成された第２導電型半導体層２９、前記第２導電型半導体層２９の上に形成された活性層２７、及び前記活性層２７の上に形成された第１導電型半導体層２５を含むことができる。
前記第１導電型半導体層２５はｎ型半導体層であり、前記第２導電型半導体層２９はｐ型半導体層であることがあるが、これに対して限定するものではない。
図示してはいないが、前記第１導電型半導体層２５の上に第１半導体層、例えば、バッファ層が形成され、前記バッファ層の上に前記ナノ構造物１９が配置できる。このような場合、前記ナノ構造物１９の多数のナノテクスチャー１６は前記バッファ層の内部に形成できる。
前記ナノ構造物１９が前記１導電型半導体層の上に形成できる。前記ナノ構造物１９は、前記第１導電型半導体層２５の全領域の上に形成されたグラフェン層１３と前記グラフェン層１３の上に形成された多数のナノテクスチャー１６を含むことができる。
前記グラフェン層１３は多数の開口１２を含むことができる。前記開口１２は相互間に離隔できる。前記開口１２は、図１３に示すように円形を有することができるが、これに限定するものではない。即ち、前記開口１２は、四角形、多角形、楕円形、バー型（bar-type shape）などを有することができる。
前記第１導電型半導体層２５は前記開口１２の内に形成されることができ、これに対して限定するものではない。即ち、前記開口１２の内に形成された第１導電型半導体層２５の上面は前記グラフェン層１３の上面と同一に位置できる。
前記ナノテクスチャー１６は、酸化亜鉛（ＺｎＯ）で形成されることができ、これに対して限定するものではない。前記ナノテクスチャー１６は、多数のナノロッド（nano rod）であることがあり、前記ナノロッドは相互間に一定の間隔で離隔するか、相互間に不規則な間隔で離隔できる。前記ナノテクスチャー１６は高さが幅より大きい構造を有することができる。
前記発光構造物３０の下に電極層５０が形成され、前記発光構造物３０の上にナノ構造物１９が形成できる。前記電極層５０及び前記ナノ構造物１９は全て板形状（plate shape）を有することができる。前記電極層５０は、前記ナノ構造物１９及び前記活性層２７の幅より大きい幅を有することができる。
したがって、前記ナノ構造物１９と前記支持基板４１に電源が印加されれば、互いに面対面に対向配置された電極層５０の全領域とナノ構造物１９の全領域の間に垂直方向に電流が流れるようになり、このような電流により前記発光構造物３０の活性層２７の全領域が発光されて発光効率が向上できる。
特に、ナノ構造物１９のグラフェン層１３は現存する物質のうち、最も電気伝導度に優れるので、前記発光構造物３０に一層電流が容易に注入されることによって発光効率が格段に向上できる。
図４及び図１５の垂直型発光素子では、ナノ構造物１９のグラフェン層１３が電極としての機能を有するので、別途の電極を形成しなくても前記ナノ構造物１９と前記電極層５０に電源を印加して発光素子を発光させることができる。
併せて、ナノ構造物１９がグラフェン層１３や酸化亜鉛は透明な材質であるので、発光構造物３０で生成された光は前記ナノ構造物１９を通じて上方に出射できる。言い換えると、前記ナノ構造物１９の光透過率は非常に優れるので、前記発光構造物３０で生成された光は損失無しでナノ構造物１９を透過することができる。
図１６は、本発明の第５実施形態に従う発光素子を示す断面図である。
図１６を参照すると、第１実施形態に従う発光素子１Ｃは、基板１０、多数のナノ構造物１９Ａ、発光構造物３０、透明導電層３３、及び第１及び第２電極３５、３８を含むことができる。
前記発光構造物３０は、第１導電型半導体層２５、活性層２７、及び第２導電型半導体層２９を含む。
前記各ナノ構造物１９Ａは、グラフェン（graphene）パターン１４と多数のナノテクスチャー（nano texture）１７を含むことができ、これに対して限定するものではない。前記多数のナノ構造物１９Ａは、第１実施形態のナノ構造物のグラフェン層の部分エッチングにより形成されるか、別途に形成できる。前記ナノテクスチャー１７は前記グラフェンと異なる物質であり、ナノロッドまたはナノ構造体で形成できる。
実施形態に従う発光素子１Ｃは、前記基板１０と前記発光構造物３０との間に配置された半導体層が配置できる。前記半導体層は、バッファ層、アンドープド半導体層、またはｎ型ドーパントを有する半導体層のうち、少なくとも１つを含むことができる。
前記半導体層は、前記基板１０と前記発光構造物３０との間に配置されたバッファ層２２を含むことができる。実施形態に従う発光素子１Ｃは、前記発光構造物３０の下及び／または上に配置された更に他の半導体層（図示せず）をさらに含むことができる。実施形態に従う発光素子１Ｃは、前記バッファ層２２と前記発光構造物３０との間に配置されたアンドープド半導体層（図示せず）をさらに含むことができる。前記半導体層はバッファ層及び前記バッファ層の上に配置されたアンドープド半導体層の積層構造を含むことができる。
前記基板１０は前記発光構造物３０を容易に成長させる役割をし、これに対して限定するものではない。前記基板１０は前記発光構造物３０との格子定数ができる限り小さい差を有する物質で形成できる。前記基板１０は、サファイア（Ａｌ２Ｏ３）、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、ＺｎＯ、Ｓｉ、ＧａＰ、ＩｎＰ、及びＧｅからなるグループから選択された少なくとも１つで形成できる。
前記基板１０と前記発光構造物３０との間に前記バッファ層２２が配置できる。前記バッファ層２２は、前記基板１０と前記発光構造物３０との間の格子定数差を緩和するために形成できる。
前記バッファ層２２と前記発光構造物３０は、II族乃至VI族化合物半導体材質で形成できる。前記II族乃至VI族化合物半導体材質はII族−VI族化合物半導体及びIII族−V族化合物半導体のうち、少なくとも１つを含む。
前記発光構造物３０と前記基板１０との間には格子定数差による格子欠陥、例えば転位（dislocation）が発生できる。このような転位は基板１０と発光構造物３０との間の格子欠陥により前記発光構造物３０に垂直方向に形成された境界線を意味することができる。このような転位は発光素子の電気的及び光学的特性を低下させて発光自体ができないこともある。
このような問題を解決するために、第５実施形態では前記基板１０と前記バッファ層２２との間に多数のナノ構造物１９Ａが配置できる。図示してはいないが、前記バッファ層２２を使用しない場合、前記ナノ構造物１９Ａは前記基板１０と前記発光構造物３０との間に配置できる。
前記ナノ構造物１９Ａの各々は多数のグラフェンパターン１４と前記各グラフェンパターン１４の上に形成された多数のナノテクスチャー１７を含むことができる。
前記グラフェンは多様な工程方式により形成できる。例えば、グラフェンは黒鉛の酸化−還元による化学的合成法、ＣＶＤ成長法、エピタキシ（epitaxy）合成法などを用いて形成できる。このように形成されたグラフェンはパターニング工程により第５実施形態に従うグラフェンパターン１４が形成できる。
前記グラフェンパターン１４は今まで知られた物質のうち、最も薄いながらも、電気や熱を最もよく伝導できるだけでなく、最も柔軟な物質であり、また弾性が非常に優れて伸ばしたり曲げることができ、光が透過できる透光性機能を有することができる。前記多数のグラフェンパターン１４は前記基板１０の上に形成できる。
前記グラフェンパターン１４の間の間隔（Ｌ１）は０．１μｍ乃至１００μｍであることがあり、例えば１０μｍ乃至５０μｍであることがある。隣接したグラフェンパターン１４の間の間隔（Ｌ１）は同一であるか、異なることがあり、これに対して限定するものではない。
したがって、前記バッファ層２２の一部は前記グラフェンパターン１４の間の領域を通じて前記基板１０と接触することができる。
前記グラフェンパターン１４は、予め形成した後、前記基板１０の上に付着されるか、前記基板１０の上に直接形成できる。前記グラフェンパターン１４が前記基板１０の上に直接形成された場合、前記基板１４の上に部分的に保護膜を形成し、化学的合成法、ＣＶＤ成長法、エピタキシ合成法などを用いて前記基板１０の上にグラフェン膜を形成した後、前記保護膜を除去すれば、前記基板１０の上に多数のグラフェンパターン１４が形成できるが、これに対して限定するものではない。
前記グラフェンパターン１４の各々の上に多数のナノテクスチャー１７を形成することができる。ここで、前記グラフェンパターン１４の上に部分的にナノテクスチャー１７を成長させるためにシードパターンが形成されることができ、前記シードパターンは前記グラフェンパターン１４の上に形成できる。前記シードパターンは、前記グラフェンパターン１４とナノテクスチャー１７との間に配置できる。
前記ナノテクスチャー１７は、前記基板１０の格子定数より小さく、窒化物半導体、例えば、ＧａＮの格子定数より大きい格子定数を有する物質で形成できる。前記ナノテクスチャー１７は、例えば、酸化亜鉛（ＺｎＯ）で形成されることができ、前記酸化亜鉛の格子定数は略３．２５である。前記基板１０に使われるサファイアの格子定数は略４．７８であり、前記発光構造物３０に使われることができるＧａＮの格子定数は略３．１８である。
したがって、酸化亜鉛の格子定数はサファイアの格子定数とＧａＮの格子定数との間に位置するようになるので、ＧａＮ物質は酸化亜鉛により転位（dislocation）の発生無しでよく成長できる。
前記ナノテクスチャー１７は多数のナノロッド（nano rod）であることがあり、前記ナノロッドは相互間に一定の間隔で離隔するか、相互間に不規則な間隔で離隔できる。前記ナノロッドは高さが幅より大きい構造を有することができるが、これに対して限定するものではない。
例えば、前記ナノテクスチャー１７の幅（Ｗ２）は５ｎｍ乃至５００ｎｍであることがあり、例えば５０ｎｍ乃至２００ｎｍであることがある。例えば、前記ナノテクスチャー１７の高さ（Ｈ２）は１０ｎｍ乃至３μｍであることがあり、例えば５００ｎｍ乃至１μｍであることがある。前記ナノテクスチャー１７の幅（Ｗ２）及び高さ（Ｈ２）は１μｍ以下に形成できる。
このように、前記ナノテクスチャー１７の高さ（Ｈ２）を前記ナノテクスチャー１７の幅（Ｗ２）より高くすることで、前記ナノ構造物１９Ａの上にバッファ層２２や発光構造物３０を成長させる時、II族乃至VI族化合物半導体材質、例えばＧａＮが前記ナノテクスチャー１７の間で主に垂直方向に成長され、前記ナノテクスチャー１７の上で垂直方向と水平方向に成長されるようになって、窮極的に転位が発生しないので、優れる結晶性（crystallinity）を得ることができるので、発光素子１Ｃの電気的特性と光学的特性が向上できる。
例えば、前記バッファ層２２の厚さは２０ｎｍ乃至５０ｎｍであることがあり、これに対して限定するものではない。
前記ナノテクスチャー１７の高さ（Ｈ２）は前記バッファ層２２の厚さより高いことがある。したがって、前記バッファ層２２の上面より前記ナノテクスチャー１７の上面がより高く位置できる。即ち、前記バッファ層２２が前記ナノテクスチャー１７の間に形成できる。したがって、前記ナノテクスチャー１７の間の領域には前記バッファ層２２が配置されることができ、前記ナノテクスチャー１７の上には前記発光構造物３０が配置できる。即ち、前記ナノテクスチャー１７は前記バッファ層２２及び前記第１導電型半導体層２５と接触できる。
他の例として、前記ナノテクスチャー１７の高さ（Ｈ２）より前記バッファ層２２の厚さがより大きい場合、前記バッファ層２２は前記ナノテクスチャー１７の間の領域と前記ナノテクスチャー１７の上に配置できる。前記バッファ層２２は、前記ナノテクスチャー１７をカバーするようになり、前記ナノテクスチャー１７は第１導電型半導体層２５と非接触できる。
ここで、前記ナノ構造物１９Ａの上にバッファ層２２を使用せず、直接前記発光構造物３０が形成される場合、前記ナノテクスチャー１７の間の領域及び前記ナノテクスチャー１７の上に前記発光構造物３０が形成できる。前記発光構造物３０の第１導電型半導体層２５の厚さは２μｍ乃至３μｍであることがあり、これに対して限定するものではない。
前記ナノ構造物１９Ａは、図１７及び図１８に示すような形状を有することができるが、これに対して限定するものではない。
即ち、図１７に示すように、前記各グラフェンパターン１４は円形に形成されることもでき、図１８に示すように、前記各グラフェンパターン１４は長方形に長く延びたバー形状に形成されることもでき、複数のグラフェンパターン１４は互いに平行に配列できる。また、図１９のように、所定の形状を有するグラフェンパターン１４を連結する連結部２０をさらに含むことができる。
前記グラフェンパターン１４の間の間隔は互いに一定な間隔または互いに不均一な間隔で離隔できる。
前記ナノ構造物１９Ａの上にバッファ層２２が形成できる。前記バッファ層２２はII族乃至VI族化合物半導体材質で形成できる。例えば、前記バッファ層２２は、ＧａＮ、ＩｎＮ、ＡｌＧａＮ、及びＩｎＧａＮのうちの１つ、またはこれらの多層構造で形成できるが、これに対して限定するものではない。
図１６に示すように、前記バッファ層２２は、前記ナノ構造物１９Ａのグラフェンパターン１４の間を通じて前記基板１０に接触し、前記ナノ構造物１９Ａの多数のナノテクスチャー１７の間の領域を通じて前記グラフェンパターン１４の上面に接触し、前記ナノテクスチャー１７の上に配置できる。これは、前記バッファ層２２の厚さが前記ナノテクスチャー１７の高さより大きい場合に該当する。
図示してはいないが、前記バッファ層２２の厚さが前記ナノテクスチャー１７の高さより小さい場合、前記バッファ層２２は前記ナノ構造物１９Ａのグラフェンパターン１４の間を通じて前記基板１０に接触し、前記ナノ構造物１９Ａの多数のナノテクスチャー１７の間の領域に前記ナノテクスチャー１７の上面より低い位置に形成できる。このような場合、前記ナノテクスチャー１７の上には前記バッファ層２２が形成されない。即ち、前記バッファ層２２は前記基板１０から垂直方向に成長し、また前記ナノテクスチャー１７の間の領域でグラフェンパターン１４から垂直方向に成長されるが、前記ナノテクスチャー１７の上には成長できなくなる。即ち、前記バッファ層２２が前記ナノテクスチャー１７の上には形成されないようになる。
しかしながら、図１６に示すように、もし前記バッファ層２２の厚さが前記ナノテクスチャー１７の高さより大きい場合、前記バッファ層２２は前記ナノテクスチャー１７の間の領域で前記グラフェンパターン１４から垂直方向に成長できる。そして、前記バッファ層２２は前記ナノテクスチャー１７の間の領域で前記ナノテクスチャー１７の上面の上から垂直方向と水平方向に成長できる。これによって、前記バッファ層２２は前記ナノテクスチャー１７の上に成長された部分とナノテクスチャー１７の間の領域から成長された部分が互いに封入されて形成される。これによって、前記ナノテクスチャー１７の上でもバッファ層２２が形成できる。
このようなバッファ層２２のナノ構造物１９Ａの上での成長原理はナノ構造物１９Ａの上に発光構造物３０を成長させる時にも同一に適用されることができ、これに対して限定するものではない。即ち、前記バッファ層２２または前記ナノ構造物１９Ａの上に発光構造物３０が形成できる。
前記発光構造物３０は、例えば、第１導電型半導体層２５、活性層２７、及び第２導電型半導体層２９を含むことができる。前記第１導電型半導体層２５は、前記バッファ層２２または前記ナノ構造物１９Ａの上に形成され、前記活性層２７は前記第１導電型半導体層２５の上に形成され、前記第２導電型半導体層２９は前記活性層２７の上に形成できる。
前記第１導電型半導体層２５は、例えば、ｎ型ドーパントを含むｎ型半導体層でありうる。前記ｎ型半導体層は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材質、例えばＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮ、及びＡｌＩｎＮからなるグループから選択された少なくとも１つを含むことができ、Ｓｉ、Ｇｅ、Ｓｎなどのｎ型ドーパントがドーピングできる。
前記第１導電型半導体層２５の上には前記活性層２７が形成できる。前記活性層２７は、前記第１導電型半導体層２５を通じて注入される第１キャリア、例えば電子と前記第２導電型半導体層を通じて注入される第２キャリア、例えば正孔が互いに結合されて、前記活性層２７の形成物質に従うエネルギーバンド（Energy Band）のバンドギャップ（Band Gap）の差に相応する波長を有する光を放出する層である。
前記活性層２７は、多重量子井戸構造（ＭＱＷ）、量子点構造、または量子線構造のうち、いずれか１つを含むことができる。前記活性層２７は、II族乃至VI族化合物半導体で形成され、井戸層と障壁層の周期で反復形成できる。前記活性層２７は、例えば、ＩｎＧａＮ井戸層／ＧａＮ障壁層の周期、ＩｎＧａＮ井戸層／ＡｌＧａＮ障壁層の周期、ＩｎＧａＮ井戸層／ＩｎＧａＮ障壁層の周期などで形成できる。前記障壁層のバンドギャップは前記井戸層のバンドギャップより大きく形成できる。
前記活性層２７の上に前記第２導電型半導体層２９が形成できる。前記第２導電型半導体層２９は、例えば、ｐ型ドーパントを含むｐ型半導体層でありうる。前記ｐ型半導体層は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材質、例えばＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮ、及びＡｌＩｎＮからなるグループから選択された少なくとも１つを含むことができ、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどのｐ型ドーパントがドーピングできる。
前記第２導電型半導体層２９の上には透明導電層３３が形成され、前記透明導電層３３の上の一部領域に第２電極３８が形成できる。
前記発光構造物３０の第１導電型半導体層２５の上の一部領域に第１電極３５が形成できる。このために、メサエッチングにより前記第２導電型半導体層２９と前記活性層２７が除去され、前記第１導電型半導体層２５の上面の一部分が除去できる。このように除去された第１導電型半導体層２５の上に前記第１電極３５が形成できる。
前記第２電極３８は発光素子１Ｃの最上部に形成され、前記第１電極３５は発光素子１Ｃの側面の上に形成できる。前記第１及び第２電極３５、３８に電源が印加されれば電流が第１及び第２電極３５、３８の間の最短経路に該当する発光構造物３０に流れるため、発光構造物３０の活性層２７の全領域で発光できないことがある。
したがって、前記第２導電型半導体層２９と前記第２電極３８との間に前記第２導電型半導体層２９の全領域の上に透明導電層３３を形成する。前記透明導電層３３は、第２電極３８を通じて供給された電流をスプレッディングし、前記電流は前記第１電極３５と前記透明電極層３３との間に流れるようになり、前記発光構造物３０の活性層２７は全領域で発光するようになる。これによって、発光効率を向上させることができる。
前記第１及び第２電極３５、３８は同一な電極物質または相異する電極物質で形成できる。
前記第１及び第２電極３５、３８は不透明な金属材質を含むが、例えばアルミニウム（Ａｌ）、チタニウム（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、タングステン（Ｗ）、銅（Ｃｕ）、及びモリブデン（Ｍｏ）からなるグループから選択された１つまたはこれらの合金を含むことができるが、これに限定するものではない。
前記透明導電層３３は、光を透過させる優れる透光性と電気的伝導度を有する導電性物質で形成されるが、例えばＩＴＯ、ＩＺＯ（Ｉｎ−ＺｎＯ）、ＧＺＯ（Ｇａ−ＺｎＯ）、ＡＺＯ（Ａｌ−ＺｎＯ）、ＡＧＺＯ（Ａｌ−Ｇａ ＺｎＯ）、ＩＧＺＯ（Ｉｎ−Ｇａ ＺｎＯ）、ＩｒＯｘ、ＲｕＯｘ、ＲｕＯｘ／ＩＴＯ、Ｎｉ／ＩｒＯｘ／Ａｕ、及びＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯからなるグループから選択された少なくとも１つを含むことができる。
図１９は本発明の第６実施形態に従う発光素子を示す平面図であり、図２０は図１９の発光素子をＢ−Ｂ’ラインに沿って切断した断面図であり、図２１は図１９の発光素子をＣ−Ｃ’ラインに沿って切断した断面図である。
第６実施形態ではナノ構造物１９Ａが電極の役割をすることができる。したがって、ナノ構造物１９Ａと電極層５０とは互いに垂直に重畳する構造で配置できる。併せて、第６実施形態で、電極層５０は少なくとも発光構造物３０の活性層２７の幅より大きい幅で反射層として機能することができる。前記電極層５０は、前記活性層２７で生成された光を前方に反射させて、光損失を減らすことができる。
図１９乃至図２１を参照すると、第２実施形態に従う発光素子（ＩＤ）は、支持基板４１、接合層４３、電極層５０、チャンネル層４７、発光構造物３０、ナノ構造物１９Ａ、及び保護層５７を含むことができる。
前記支持基板４１、前記接合層４３、及び前記電極層５０は、電源を供給するための電極部材を形成することができる。
前記支持基板４１は、前記支持基板４１の上に配置された複数の層を支持し、電極としての機能を有することができる。前記支持基板４１は、前記ナノ構造物１９Ａと共に前記発光構造物３０に電源を供給することができる。
前記支持基板４１は、金属物質または半導体物質で形成できるが、これに対して限定するものではない。前記支持基板４１は、電気伝導性と熱伝導性の高い物質で形成できる。前記支持基板４１は、例えば、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、金（Ａｕ）、タングステン（Ｗ）、銅（Ｃｕ）、銅合金（Cu Alloy）、モリブデン（Ｍｏ）、及び銅−タングステン（Ｃｕ−Ｗ）からなるグループから選択された少なくとも１つを含む金属物質でありうる。前記支持基板は、例えば、Ｓｉ、Ｇｅ、ＧａＡｓ、ＧａＮ、ＺｎＯ、ＳｉＧｅ、及びＳｉＣからなるグループから選択された少なくとも１つを含む半導体物質でありうる。
前記支持基板４１は、前記発光構造物３０の下にメッキまたは／及び蒸着するか、シート（sheet）形態に付着されることができ、これに対して限定するものではない。
前記支持基板４１の上には前記接合層４３が形成できる。前記接合層４３は前記電極層５０と前記支持基板４１との間に形成される。前記接合層４３は、電極層５０と前記支持基板４１との間の接着力を強化させる媒介体の役割をすることができる。
前記接合層４３は、バリア金属またはボンディング金属などを含むことができる。前記接合層４３は、接合性と熱伝導性の高い金属物質で形成できる。前記接合層４３は、例えば、Ｔｉ、Ａｕ、Ｓｎ、Ｎｉ、Ｎｂ、Ｃｒ、Ｇａ、Ｉｎ、Ｂｉ、Ｃｕ、Ａｇ、及びＴａからなるグループから選択された少なくとも１つを含むことができる。
前記接合層４３の上には図示していないバリア層が形成できる。前記バリア層は、その下部に形成された前記接合層４３と前記支持基板４１に含まれた物質がその上部に形成された電極層５０や発光構造物３０に拡散されて発光素子（ＩＤ）の特性の低下を防止することができる。前記バリア層は、Ｎｉ、Ｐｔ、Ｔｉ、Ｗ、Ｖ、Ｆｅ、及びＭｏからなるグループから選択された単一層またはこれらの２つ以上の積層を含むことができる。前記バリア層は、前記電極層５０の下面と接触することができる。
前記接合層４３の上面は中心領域に対して周辺領域が上方、即ち前記発光構造物３０に一層延びるように形成されたグルーブ（groove）を有することができるが、これに対して限定するものではない。前記接合層４３の上面の中心領域に接触するか、前記グルーブに電極層５０が形成されることができ、これに対して限定するものではない。
図示してはいないが、前記接合層４３の上面は中心領域と周辺領域とも同一ラインまたは同一水平面の上に位置できる。言い換えると、前記接合層４３の上面の全領域は平らな面を有することができる。このような場合、前記電極層５０は前記接合層４３の上面の中心領域の上に形成されるか、前記接合層４３の上面の全領域の上に形成できる。
言い換えると、前記電極層５０の幅は前記接合層４３の幅より小さいか、前記接合層４３の幅と同一でありうる。前記電極層５０の上面と前記チャンネル層４７の上面は、同一ラインまたは同一水平面の上に形成できる。
前記電極層５０の下面と前記チャンネル層４７の下面は相異する位置に形成できる。即ち、前記電極層５０が前記接合層４３のグルーブが形成された中心領域の上に形成され、前記チャンネル層４７が前記接合層４３の周辺領域の上に形成できる。前記電極層５０の下面は前記チャンネル層４７の下面より低い位置に形成できる。
図２０及び図２１に示すように、前記電極層５０の一部領域は前記チャンネル層４７の下面と垂直方向に重畳するように形成できる。言い換えると、前記チャンネル層４７の内側領域は前記電極層５０の外側壁より内側に延びるように形成できる。
前記電極層５０は前記発光構造物３０から入射される光を反射させて、光抽出効率を改善させることができる。前記電極層５０は、前記発光構造物３０とオーミックコンタクト（ohmic contact）されて、電流が発光構造物３０に流れるようにすることができる。前記電極層５０は、図示してはいないが、前記接合層４３の上面に接触して形成された反射層と前記反射層の上面と前記発光構造物の下面との間に形成されたオーミックコンタクト層を含むことができる。前記電極層は、反射物質とオーミックコンタクト物質とが混合された単一層に形成できる。このような場合、前記電極層５０は反射層とオーミックコンタクト層を別個に形成する必要がない。前記反射物質には、例えば、Ａｇ、Ｎｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、及びＨｆからなるグループから選択された少なくとも１つまたは２つ以上の合金が使われるが、これに対して限定するものではない。前記オーミックコンタクト物質には、透明な導電物質が使用できるが、例えば、ＩＴＯ（indium tin oxide）、ＩＺＯ（indium zinc oxide）、ＩＺＴＯ（indium zinc tin oxide）、IＡＺＯ（indium aluminum zinc oxide）、ＩＧＺＯ（indium gallium zinc oxide）、ＩＧＴＯ（indium gallium tin oxide）、ＡＺＯ（aluminum zinc oxide）、ＡＴＯ（antimony tin oxide）、ＧＺＯ（gallium zinc oxide）、ＩｒＯｘ、ＲｕＯｘ、ＲｕＯｘ／ＩＴＯ、Ｎｉ、Ａｇ、Ｎｉ／ＩｒＯｘ／Ａｕ、及びＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯからなるグループから選択された少なくとも１つが使用できる。
前記電極層５０は、例えば、ＩＺＯ／Ｎｉ、ＡＺＯ／Ａｇ、ＩＺＯ／Ａｇ／Ｎｉ、及びＡＺＯ／Ａｇ／Ｎｉのうち、いずれか１つを含む多層に構成できる。
前記電極層５０は少なくとも前記発光構造物３０とオーミックコンタクトできる。したがって、前記電極層５０とオーミックコンタクトされる前記発光構造物３０に円滑に電流が供給されて発光効率が向上できる。
前記電極層５０は発光構造物３０及び前記チャンネル層４７の下面に重畳するように形成できる。前記発光構造物３０からの光を全て反射させるために前記電極層５０は少なくとも前記発光構造物３０、特に活性層２７より大きい面積を有することができる。
前記電極層５０の上にチャンネル層４７が形成できる。前記チャンネル層４７は第２導電型半導体層２９の下面の周辺領域に沿って形成できる。前記電極層５０のエッジ領域の周りに沿って前記チャンネル層４７が形成できる。即ち、前記チャンネル層４７は前記発光構造物３０と前記電極層５０との間の周り領域に形成できる。具体的に、前記チャンネル層４７は前記電極層５０及び前記発光構造物３０に少なくとも一部が囲まれるように形成できる。例えば、前記チャンネル層４７の上面の一部領域は第２導電型半導体層２９と接触し、前記チャンネル層４７の内側面及び下面の一部領域は前記電極層５０と接触できるが、これに対して限定するものではない。前記チャンネル層４７の下面の他の領域は前記接合層４３の上面の周辺領域と接触して形成できる。
前記チャンネル層４７は外部の異質物による前記接合層４３の側面と前記発光構造物３０の側面との間の電気的なショートを防止することができる。もし、電極層５０が前記接合層４３の全領域の上に形成されて前記電極層５０の外側面が外部に露出する場合、前記チャンネル層４７は前記電極層５０の側面と前記発光構造物３０の側面との間の電気的なショートを防止することができる。
前記チャンネル層４７は、前記発光構造物３０と接触またはオーバーラップすることによって、複数個のチップを個別チップ単位に分離するレーザースクライビング（Laser Scribing）工程と基板を除去するレーザーリフトオフ（ＬＬＯ）工程時、前記発光構造物３０が前記電極層５０から剥離することを防止することができる。
チップ分離工程時、発光構造物３０が過エッチング（over-etching）される場合、電極層５０が露出できる。このような場合、外側領域で異質物などにより電極層５０と発光構造物３０の活性層２７との間の電気的なショートが発生できる。前記チャンネル層４７は、チップ分離工程時、発光構造物３０の過エッチング（over-etching）により前記電極層５０が露出することを防止することができる。
前記チャンネル層４７は絶縁物質、例えば、ＳｉＯ２、ＳｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３からなるグループから選択された少なくとも１つを含むことができる。また、前記チャンネル層４７は金属物質で形成されることもできるが、これに対して限定するものではない。
前記発光構造物３０が前記電極層５０及び前記チャンネル層４７の上に形成できる。
前記発光構造物３０の側面は複数個のチップを個別チップ単位に区分するエッチングにより垂直または傾斜するように形成できる。例えば、前記発光構造物３０の側面はアイソレーションエッチング（isolation etching）により形成できる。
前記発光構造物３０は複数のII族乃至VI族元素の化合物半導体材料を含むことができる。前記II族乃至VI族元素の化合物半導体材料はII−V族化合物半導体及びIII−V族化合物半導体のうち、少なくとも１つを含む。
前記発光構造物３０は、第２導電型半導体層２９、前記第２導電型半導体層２９の上に活性層２７、そして前記活性層２７の上に第１導電型半導体層２５を含むことができる。
このような場合、前記第２導電型半導体層２９の下面は前記電極層５０の上面及び前記チャンネル層４７の上面と接触できるが、これに対して限定するものではない。併せて、前記活性層２７で生成された光が全て反射できるようにするために、前記活性層２７の幅は前記電極層５０の幅より小さく形成できる。
前記チャンネル層４７は、前記第２導電型半導体層２９と垂直方向に重畳する第１チャンネル領域と前記第２導電型半導体層２９と重畳しない第２チャンネル領域を含むことができる。
前記第１チャンネル領域は、前記第２導電型半導体層２９の外側壁から内側に延びて前記第１導電型半導体層２５と垂直方向に重畳できる。前記第２チャンネル領域は、前記第１チャンネル領域から外側に前記接合層４３の外側壁まで延びることができる。
前記第２導電型半導体層２９は、前記電極層５０及び前記チャンネル層４７の上に形成できる。前記第２導電型半導体層２９はｐ型ドーパントを含むｐ型半導体層でありうる。前記第２導電型半導体層２９は、２族乃至６族元素の化合物半導体で形成できる。前記第２導電型半導体層２９は、例えば、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＩｎＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、及びＡｌＧａＩｎＰからなるグループから選択された１つを含むことができる。前記ｐ型ドーパントは、Ｍｇ、Ｚｎ、Ｇａ、Ｓｒ、Ｂａなどでありうる。前記第１導電型半導体層２５は単層または多層に形成されることができ、これに対して限定するものではない。
前記第２導電型半導体層２９は、複数のキャリア、例えば正孔を前記活性層２７に供給する役割をする。
前記活性層２７は前記第２導電型半導体層２９の上に形成され、単一量子井戸構造、多重量子井戸構造（ＭＱＷ）、量子点構造、または量子線構造のうち、いずれか１つを含むことができるが、これに対して限定するものではない。
前記活性層２７はII族乃至VI族元素の化合物半導体材料を用いて井戸層と障壁層の周期で形成できる。前記活性層２７に使用するための化合物半導体材料には、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮでありうる。したがって、前記活性層２７は、例えばＩｎＧａＮ井戸層／ＧａＮ障壁層の周期、ＩｎＧａＮ井戸層／ＡｌＧａＮ障壁層の周期、ＩｎＧａＮ井戸層／ＩｎＧａＮ障壁層の周期などを含むことができるが、これに対して限定するものではない。
前記活性層２７は、前記第２導電型半導体層２９から供給された正孔と前記第１導電型半導体層２５から供給された電子とを再結合（recombination）させて、前記活性層２７の半導体材質により決まったバンドギャップ（bandgap）に相応する波長の光を生成することができる。
図示してはいないが、前記活性層２７の上または／及び下には導電型クラッド層が形成されることもでき、前記導電型クラッド層はＡｌＧａＮ系半導体で形成できる。例えば、前記第２導電型半導体層２９と前記活性層２７との間にはｐ型ドーパントを含むｐ型クラッド層が形成され、前記活性層２７と前記第１導電型半導体層２５との間にはｎ型ドーパントを含むｎ型クラッド層が形成できる。
前記導電型クラッド層は前記活性層２７に供給された複数のホールと複数の電子が第１導電型半導体層２５と第２導電型半導体層２９へ移動しないようにするガイドの役割をする。したがって、前記導電型クラッド層により前記活性層２７に供給されたホールと電子がよりたくさん再結合して、発光素子の発光効率を向上させることができる。
前記第１導電型半導体層２５は、前記活性層２７の上に形成できる。前記第１導電型半導体層２５はｎ型ドーパントを含むｎ型半導体層でありうる。前記第１導電型半導体層２５は２族乃至６族元素の化合物半導体で形成できる。前記第１導電型半導体層２５は、例えば、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＩｎＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、及びＡｌＧａＩｎＰからなるグループから選択された１つを含むことができる。前記ｎ型ドーパントはＳｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅなどでありうる。前記第１導電型半導体層２５は単層または多層に形成されることができ、これに対して限定するものではない。
発光構造物３０の成長時、第１導電型半導体層２５、活性層２７、及び第２導電型半導体層２９の順に成長できる。
図２０を参照すると、前記発光構造物３０、具体的に前記第１導電型半導体層２５の上に多数のナノ構造物１９Ａが形成できる。
前記ナノ構造物１９Ａは、図１９に示すように、多数のグラフェンパターン１４、前記各グラフェンパターン１４の上に形成され、多数のナノテクスチャー１７、及び前記多数のグラフェンパターン１４の間を連結させる連結部２０を含むことができる。前記ナノテクスチャー１７は、前記グラフェンパターン１４と連結部２０と異なる物質で形成できる。
前記グラフェンパターン１４と前記ナノテクスチャー１７は前記第１６実施形態で詳細に説明したことがあるので、ここで詳細な説明は省略する。
前記連結部２０及び前記グラフェンパターン１４は同一な物質、例えば黒鉛で形成できる。したがって、前記グラフェンパターン１４及び前記連結部２０は同時に形成できる。前記連結部２０は隣接したグラフェンパターン１４を互いに連結させることができる。ここでの連結とは、物理的連結と共に電気的連結も含むことができる。前記グラフェンパターン１４及び前記連結部２０は前記第１導電型半導体層２５と電気的に連結できる。
前記連結部２０により前記隣接したグラフェンパターン１４が連結されるので、前記グラフェンパターン１４のうち、いずれか１つのパターンに電源が印加される場合、連結部２０により隣接したグラフェンパターン１４に電流が供給できる。言い換えると、隣接したグラフェンパターン１４に電流がスプレッディングできる。
したがって、図２２に示すように、多数のグラフェンパターン１４と連結部２０は前記電極層５０の全ての領域に対応し、前記第１導電型半導体層２５と電気的に連結される。前記多数のグラフェンパターン１４と連結部２０は前記電極層５０の全領域と前記ナノ構造物１９Ａの全領域の間に面対面に電流が流れるようになる。したがって、前記発光構造物３０の活性層２７の全領域で発光されて発光効率が向上できる。
前記グラフェンパターン１４の下面の上に多数のナノテクスチャー１７が形成できる。即ち、前記ナノテクスチャー１７は前記グラフェンパターン１４の下面から前記第１導電型半導体層２５の内部に延長形成できる。前記ナノテクスチャー１７は酸化亜鉛（ＺｎＯ）で形成できるが、これに対して限定するものではない。
第５実施形態で説明したように、前記ナノテクスチャー１７は前記発光構造物３０に転位（dislocation）が発生されず、優れる結晶性に成長できるようにすることができる。
前記ナノ構造物１９Ａに関する数値範囲は第５実施形態に記載されたものと同一であることがあるが、これに対して限定するものではない。前記グラフェンパターン１４の間の間隔は０．１μｍ乃至１００μｍであることがあり、例えば１０μｍ乃至５０μｍであることがある。
したがって、前記第１導電型半導体層２５は前記グラフェンパターン１４の間の領域とナノテクスチャー１７の間の領域に配置できる。例えば、前記第１導電型半導体層２５は、前記グラフェンパターン１４の間の領域を通じて前記グラフェンパターン１４の上面と同一な位置まで延びることができる。
前記ナノテクスチャー１７は、多数のナノロッド（nano rod）であることがあるが、これに対して限定するものではない。前記ナノロッドは、相互間に一定の間隔で離隔するか、相互間に不規則な間隔で離隔できる。前記ナノテクスチャー１７は高さが幅より大きい構造を有することができるが、これに対して限定するものではない。前記ナノテクスチャー１７の高さと幅は第５実施形態のナノテクスチャー１７の高さと幅と実質的に同一でありうる。
図２０及び図２１ではナノ構造物１９Ａが前記第１導電型半導体層２５の内に形成されているが、これに対して限定するものではない。前記ナノ構造物１９Ａの上にはパッドや電極がさらに配置されることができ、これに対して限定するものではない。
前記ナノ構造物１９Ａはバッファ層（図示せず）に形成されることもできる。このような場合、前記第１導電型半導体層２５の上にバッファ層が形成され、前記バッファ層に前記ナノ構造物１９Ａが形成できる。即ち、前記ナノテクスチャー１７は、前記グラフェンパターン１４の下面から前記バッファ層の内部に形成できる。
前記ナノテクスチャー１７の高さが前記バッファ層の厚さより大きい場合、前記ナノテクスチャー１７は前記バッファ層を貫通して前記第１導電型半導体層２５の内部に形成できるが、これに対して限定するものではない。
前記発光構造物３０の上に保護層５７が形成できる。例えば、前記発光構造物３０の少なくとも側面の上には保護層５７が形成できる。具体的には、前記保護層５７は一端が前記第１導電型半導体層２５の上面の周り領域に形成され、前記第１導電型半導体層２５の側面、前記活性層２７の側面、及び第２導電型半導体層２９の側面、前記チャンネル層４７の上面の一部領域に配置されることができ、これに対して限定するものではない。
前記保護層５７は、前記発光構造物３０と支持基板４１との間の電気的ショートを防止する一方、前記発光素子（１Ｄ）を外部の衝撃から保護する役割をすることができる。前記保護層５７は透明性と絶縁性に優れる材質で形成できる。前記保護層５７は、例えば、ＳｉＯ２、ＳｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、ＴｉＯ２、及びＡｌ２Ｏ３からなるグループから選択された１つを含むことができるが、これに対して限定するものではない。
前記保護層５７は前記チャンネル層４７と同一な物質を含むことができるが、これに対して限定するものではない。
第６実施形態の発光素子（１Ｄ）では電極が備えられたものが図示されているが、ナノ構造物１９Ａのグラフェンパターン１４が電極としての機能を有するので、別途の電極を形成しなくても前記ナノ構造物１９Ａと前記電極層５０に電源を印加して発光素子（１Ｄ）を発光させることができる。
併せて、ナノ構造物１９Ａのグラフェンパターン１４及び酸化亜鉛は透明な材質であるので、発光構造物３０で生成された光は前記ナノ構造物１９Ａを通じて上方に出射できる。言い換えると、前記ナノ構造物１９Ａの光透過率は非常に優れるので、前記発光構造物３０で生成された光は損失無しでナノ構造物１９Ａを透過することができる。
実施形態のナノ構造物１９Ａは第５実施形態の水平型発光素子と第６実施形態の垂直型発光素子だけでなく、フリップ型発光素子にも同一に適用できる。フリップ型発光素子の場合、前記ナノ構造物１９Ａは図１６（第５実施形態）に図示された透明導電層３３の代りに反射率に優れる金属物質からなる反射層が形成できる。このような場合、発光構造物３０で生成された光が反射層により反射されて基板１０を通じて外部に出射できる。
図２３乃至図２９は、図１９の発光素子を製造するための工程図である。
図２３を参照すると、成長基板１００の上にナノ構造物１９Ａが形成できる。
前記成長基板１００は前記発光構造物を成長させるための基板であって、半導体物質成長に適した物質、即ちキャリアウェハーで形成できる。また、前記成長基板１００は前記発光構造物と格子定数が類似し、熱的安定性を有する材質で形成されることができ、伝導性基板または絶縁性基板でありうる。
前記成長基板１００は、サファイア（Ａｌ２Ｏ３）、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、ＺｎＯ、Ｓｉ、ＧａＰ、ＩｎＰ、及びＧｅからなるグループから選択された少なくとも１つで形成できる。
前記ナノ構造物１９Ａは、多数のグラフェンパターン１４、連結部２０、及び多数のナノテクスチャー１７を含むことができる。前記グラフェンパターン１４と前記連結部２０は同時に形成できる。例えば、前記グラフェンパターン１４と前記連結部２０は予め形成されて前記成長基板１００の上に付着できる。または、前記成長基板１００の上に、例えば、化学的合成法、ＣＶＤ成長法、エピタキシ合成法などを用いてグラフェン膜が形成され、前記グラフェン膜をパターニングして多数のグラフェンパターン１４と多数の連結部２０を形成することができる。
次に、前記成長基板１００の上に酸化亜鉛を用いて蒸着工程や成長工程を用いて前記グラフェンパターン１４の上に多数のナノテクスチャー１７が形成できる。前記ナノテクスチャー１７は、例えばＣＶＤ成長法やスパッタリング方式を用いて形成できるが、これに対して限定するものではない。前記ナノテクスチャー１７は酸化亜鉛（ＺｎＯ）で形成できるが、これに対して限定するものではない。
したがって、前記多数のグラフェンパターン１４、多数の連結部２０、及び多数のナノテクスチャー１７によりナノ構造物１９Ａが形成できる。
図２４を参照すると、前記ナノ構造物１９Ａの上に、第１導電型半導体層２５、活性層２７、及び第２導電型半導体層２９が順次に成長されて発光構造物３０が形成できる。
前記発光構造物３０は、例えば、有機金属化学蒸着法（ＭＯＣＶＤ；Metal Organic Chemical Vapor Deposition）、化学蒸着法（ＣＶＤ；Chemical Vapor Deposition）、プラズマ化学蒸着法（ＰＥＣＶＤ；Plasma-EnhancedChemical Vapor Deposition）、分子線成長法（ＭＢＥ；Molecular Beam Epitaxy）、水素化物気相成長法（ＨＶＰＥ；Hydride Vapor Phase Epitaxy）などの方法を用いて形成されることができ、これに対して限定するものではない。
前記発光構造物３０及び前記成長基板１００の間には格子定数差を緩和するためにバッファ層（図示せず）が形成されることもできる。即ち、前記バッファ層が前記ナノ構造物１９Ａの上に成長され、前記バッファ層の上に前記発光構造物１９Ａが成長できる。
前記第１導電型半導体層２５は前記成長基板１００と前記ナノ構造物１９Ａの上に形成できる。前記第１導電型半導体層２５はｎ型ドーパントを含むｎ型半導体層でありうる。
具体的に、前記第１導電型半導体層２５は前記ナノ構造物１９Ａのグラフェンパターン１４の間の前記成長基板１００の上に形成され、前記ナノ構造物１９Ａのナノテクスチャー１７の間のグラフェンパターン１４の上に形成できる。
酸化亜鉛の格子定数は略３．２５であり、前記成長基板１００に使われるサファイアの格子定数は略４．７８であり、前記第１導電型半導体層２５に使われることができるＧａＮの格子定数は略３．１８である。
したがって、前記第１導電型半導体層２５と前記成長基板１００との間の格子定数の差は前記第１導電型半導体層２５と前記ナノ構造物１９Ａ、具体的にナノテクスチャー１７の間の格子定数の差より小さいので、前記第１導電型半導体層２５が前記ナノ構造物１９Ａの上に転位（dislocation）の発生無しでよく成長できる。
前記活性層２７は前記第１導電型半導体層２５の上に形成され、多重量子井戸構造（ＭＱＷ）、量子点構造、または量子線構造のうち、いずれか１つを含むことができるが、これに対して限定するものではない。
前記活性層２７は前記第１導電型半導体層２５から供給された電子と前記第２導電型半導体層２９から供給された正孔とを再結合（recombination）させて、前記活性層２７の半導体材質により決まったバンドギャップに相応する波長の光を生成することができる。
前記第２導電型半導体層２９は、前記活性層２７の上に形成できる。前記第２導電型半導体層２９は、ｐ型ドーパントを含むｐ型半導体層でありうる。
図２５を参照すると、前記第２導電型半導体層２９の上にチャンネル層４７が形成できる。前記チャンネル層４７は、前記第２導電型半導体層２９の上に形成できる。例えば、前記チャンネル層４７は前記第２導電型半導体層２９の周り領域の上に形成できるが、これに限定するものではない。前記チャンネル層４７の絶縁物質は前述したことがあるので、省略する。
図２６を参照すると、前記チャンネル層４７及び前記第２導電型半導体層２９の上に電極層５０、接合層４３、及び支持基板４１が形成できる。
前記電極層５０は、前記第２導電型半導体層２９の上に順次に積層されたオーミックコンタクト層及び反射層を含むことができる。前記電極層５０は、前記第２導電型半導体層２９の上にオーミックコンタクト物質と反射物質とが混合された単一層を含むことができる。前記反射物質には、Ａｇ、Ｎｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、及びＨｆからなるグループから選択された少なくとも１つまたは２つ以上の合金が使われるが、これに対して限定するものではない。前記オーミックコンタクト物質には、伝導性物質と金属物質を選択的に使用することができる。即ち、前記オーミックコンタクト物質には、ＩＴＯ（indium tin oxide）、ＩＺＯ（indium zinc oxide）、ＩＺＴＯ（indium zinc tin oxide）、IＡＺＯ（indium aluminum zinc oxide）、ＩＧＺＯ（indium gallium zinc oxide）、ＩＧＴＯ（indium gallium tin oxide）、ＡＺＯ（aluminum zinc oxide）、ＡＴＯ（antimony tin oxide）、ＧＺＯ（gallium zinc oxide）、ＩｒＯｘ、ＲｕＯｘ、ＲｕＯｘ／ＩＴＯ、Ｎｉ、Ａｇ、Ｎｉ／ＩｒＯｘ／Ａｕ、及びＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯからなるグループから選択された少なくとも１つが使用できる。
前記接合層４３は、前記支持基板４１と前記電極層５０との間の接着力を強化するために形成できる。前記接合層４３は、例えば、Ｔｉ、Ａｕ、Ｓｎ、Ｎｉ、Ｎｂ、Ｃｒ、Ｇａ、Ｉｎ、Ｂｉ、Ｃｕ、Ａｇ、及びＴａからなるグループから選択された少なくとも１つを含むことができる。
前記支持基板４１はその上に形成される複数の層を支持するだけでなく、電極としての機能を有することができる。前記支持基板４１は、前記電極と共に前記発光構造物３０に電源を供給することができる。前記支持基板４１は、例えば、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、金（Ａｕ）、タングステン（Ｗ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、及び銅−タングステン（Ｃｕ−Ｗ）のうち、少なくとも１つを含むことができる。
前記支持基板４１は、前記発光構造物３０の上にメッキまたは／及び蒸着するか、シート（sheet）形態に付着されることができ、これに対して限定するものではない。
図２７を参照すると、前記成長基板１００を１８０゜覆した後、前記成長基板１００はナノ構造物１９Ａから除去できる。
前記成長基板１００は、レーザーリフトオフ（ＬＬＯ；Laser Lift Off）、化学的エッチング（ＣＬＯ；Chemical Lift Off）、または物理的な研磨方法などにより除去されることができ、これに対して限定するものではない。
前記レーザーリフトオフ（ＬＬＯ）方法により前記成長基板１００を除去する場合、前記成長基板１００と前記第１導電型半導体層２５との間の界面にレーザーを集中的に照射して前記成長基板１００が前記ナノ構造物１９Ａから分離されるようにすることができる。
前記化学的エッチング方法により前記成長基板１００を除去する場合、湿式エッチングを用いて前記第１導電型半導体層２５が露出するように前記成長基板１００を除去することができる。
前記物理的な研磨方法を用いて前記成長基板１００を除去する場合、物理的に前記成長基板１００を直接研磨して前記第１導電型半導体層２５が露出するように前記成長基板１００の上面から順次に除去することができる。
第６実施形態では、発光構造物３０と成長基板１００との間にナノ構造物１９Ａが形成されるが、前記ナノ構造物１９Ａは前記成長基板１００との接合力が比較的弱いので、レーザーの照射により成長基板１００が前記ナノ構造物１９Ａから容易に分離できる。言い換えると、前記ナノ構造物１９Ａは成長基板１００を容易に分離する役割をすることができる。したがって、成長基板１００が容易に分離されない場合、レーザーが長い間の時間の間照射されるようになってレーザーパワーによる衝撃により発光構造物３０にクラックのような欠陥が発生することを遮断することができる。
図２８を参照すると、前記発光構造物３０の側面及び前記チャンネル層４７の側面が傾斜するように露出するようにメサエッチングが遂行できる。このようなメサエッチングにより前記チャンネル層４７の上に発光構造物３０が存在しないグルーブ（groove）が形成できる。言い換えると、前記メサエッチングにより前記第２導電型半導体層２９、前記活性層２７、及び前記第１導電型半導体層２５の外郭領域が除去され、グルーブに形成できる。前記グルーブは前記チャンネル層４７の上に配置される。
前記チャンネル層４７はエッチングストッパー（stopper）としての役割をするので、メサエッチングにより前記第１導電型半導体層２５、前記活性層２７、及び前記第２導電型半導体層２９の外郭領域が除去され、前記チャンネル層４７、電極層５０、接合層４３、及び支持基板４１は除去できなくなる。
図２９を参照すると、前記発光構造物３０の上に保護層５７が形成できる。即ち、前記保護層５７は前記発光構造物３０の上面及び側面に配置できる。例えば、前記保護層５７は、前記第１導電型半導体層２５の上面の周り領域から、前記第１導電型半導体層２５の側面、前記活性層２７の側面、前記第２導電型半導体層２９の側面に配置され、一部は前記チャンネル層４７の上面の一部領域まで形成できる。
前記保護層５７は、前記発光構造物３０と支持基板４１との間の電気的ショートを防止する役割をすることができる。前記保護層５７は、透明性と絶縁性に優れる材質で形成できる。前記保護層５７は、例えば、ＳｉＯ２、ＳｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、ＴｉＯ２、及びＡｌ２Ｏ３からなるグループから選択された１つを含むことができるが、これに対して限定するものではない。前記保護層５７は前記チャンネル層４７と同一な物質を含むことができる。
図３０は、本発明の実施形態に従う発光素子パッケージを示す断面図である。
図３０を参照すると、実施形態に従う発光素子パッケージは、胴体１０１と、前記胴体１０１に設けられた第１リード電極１０３及び第２リード電極１０５と、前記胴体１０１に設けられて前記第１リード電極１０３及び第２リード電極１０５から電源の供給を受ける第１乃至第６実施形態に開示された発光素子１と、前記発光素子１を囲むモールディング部材１１３を含む。
前記胴体１０１は、シリコン材質、合成樹脂材質、または金属材質を含んで形成されることができ、前記発光素子１の周囲に傾斜面が形成できる。
前記第１リード電極１０３及び第２リード電極１０５は互いに電気的に分離され、前記発光素子１に電源を提供する。
また、前記第１及び第２リード電極１０３、１０５は前記発光素子１で発生した光を反射させて光効率を増加させることができ、前記発光素子１で発生した熱を外部に排出させる役割をすることもできる。
前記発光素子１は、前記第１リード電極１０３、第２リード電極１０５、及び前記胴体１０１のうち、いずれか１つの上に設けられることができ、ワイヤー方式、ダイボンディング方式などにより前記第１及び第２リード電極１０３、１０５に電気的に連結できるが、これに対して限定するものではない。
実施形態では、１つのワイヤー１０９を通じて発光素子１を前記第１及び第２リード電極１０３、１０５のうちの１つのリード電極に電気的に連結させることが例示されているが、これに限定せず、２つのワイヤーを用いて発光素子１を前記第１及び第２リード電極１０３、１０５に電気的に連結させることもでき、ワイヤーを使用しないで発光素子１を前記第１及び第２リード電極１０３、１０５に電気的に連結させることができる。
前記モールディング部材１１３は、前記発光素子１を囲んで前記発光素子１を保護することができる。また、前記モールディング部材１１３には蛍光体が含まれて前記発光素子１から放出された光の波長を変化させることができる。
実施形態に従う発光素子パッケージ２００は、ＣＯＢ（Chip On Board）タイプを含み、前記胴体１０１の上面は平らであり、前記胴体１０１には複数の発光素子が設けられることもできる。
実施形態は、発光構造物と前記基板との間に発光構造物より小さく、基板より大きい格子定数を有するナノ構造物を配置することによって、発光構造物を転位（dislocation）無しで優れる結晶性に成長させることができる。このように成長された発光構造物は電気的特性と光学的特性が向上して発光効率が向上できる。
実施形態は、水平型発光素子にナノ構造物を適用することによって、ナノ構造物を電子遮断層に活用して半導体層の電子の基板への注入を遮断して発光効率を向上させることができる。
実施形態は、水平型発光素子にナノ構造物を適用することによって、ナノ構造物を電流スプレッディングに活用してナノ構造物と透明導電層との間の全領域に電流が流れるようにして活性層の全領域に光が生成されて発光効率が向上できる。
実施形態は、垂直型発光素子にナノ構造物を適用することによって、ナノ構造物を電流スプレッディングに活用してナノ構造物と電極層との間の全領域に電流が流れるようにして活性層の全領域に光が生成されて発光効率が向上できる。
本発明に従う発光素子や発光素子パッケージは、ライトユニットに適用できる。前記ライトユニットは、表示装置と照明装置、例えば照明灯、信号灯、車両前照灯、電光板、指示灯のようなユニットに適用できる。
１０ 基板
１３ グラフェン層
１６ ナノテクスチャー
１９ ナノ構造物
２５ 第１導電型半導体層
２７ 活性層
２９ 第２導電型半導体層
３０ 発光構造物
３３ 透明導電層
３５ 第１電極
３８ 第２電極
４１ 支持基板
４３ 接合層
５０ 電極層
４７ チャンネル層
５７ 保護層
１００ 成長基板

Claims (16)

  1. ナノ構造物と、
    前記ナノ構造物の上に配置された第１導電型半導体層と、前記第１導電型半導体層の上に配置された活性層と、前記活性層の上に配置された第２導電型半導体層と、を含む発光構造物と、
    前記第２導電型半導体層上に配置された電極層と、
    前記電極層上に配置された伝導性の支持基板と、
    前記電極層と前記支持基板との間に配置された接合層と、
    を含み、
    前記ナノ構造物は、
    前記第１導電型半導体層の下に配置され、前記第１導電型半導体層と接触したグラフェン層と、
    前記グラフェン層の上面から前記第１導電型半導体層の方向に延長され、前記第１導電型半導体層と接触した多数のナノテクスチャーと、
    を含み、
    前記第１導電型半導体層は、前記各ナノテクスチャーの周り及び上面に接触し、前記グラフェン層と電気的に連結され、
    前記グラフェン層の下に配置された電極またはパッドを含むことを特徴とする、発光素子。
  2. 前記第１導電型半導体層はｎ型半導体層を含むことを特徴とする、請求項１に記載の発光素子。
  3. 前記ナノ構造物の上に配置されたバッファ層を含み、
    前記ナノテクスチャーは前記バッファ層に接触することを特徴とする、請求項２に記載の発光素子。
  4. 前記第１導電型半導体層の下部は前記多数のナノテクスチャーの間の領域を通じて前記グラフェン層の上面に接触することを特徴とする、請求項１又は２に記載の発光素子。
  5. 前記ナノテクスチャーは酸化亜鉛を含むことを特徴とする、請求項１乃至４のうち、いずれか１項に記載の発光素子。
  6. 前記グラフェン層は多数の開口を含み、前記第１導電型半導体層の一部は前記グラフェン層の各開口内に配置されることを特徴とする、請求項４に記載の発光素子。
  7. 前記電極層は、前記第２導電型半導体層の上に配置された透明導電層及び前記透明導電層上に配置された反射層を含むことを特徴とする、請求項１乃至６のうち、いずれか１項に記載の発光素子。
  8. 前記グラフェン層は透明な電極を含むことを特徴とする、請求項１乃至７のうち、いずれか１項に記載の発光素子。
  9. 前記グラフェン層は互いに離隔した多数のグラフェンパターンを含み、前記多数のナノテクスチャーは前記各グラフェンパターンの上に配置されることを特徴とする、請求項１乃至８のうち、いずれか１項に記載の発光素子。
  10. 前記第１導電型半導体層は前記多数のグラフェンパターンの間の領域に配置され、前記ナノテクスチャー、及び前記グラフェンパターンに接触することを特徴とする、請求項９に記載の発光素子。
  11. 前記多数のグラフェンパターンの間の間隔は０．１μｍ乃至１００μｍであることを特徴とする、請求項９または１０に記載の発光素子。
  12. 前記ナノテクスチャーの幅は５ｎｍ乃至５００ｎｍであり、前記ナノテクスチャーの高さは１０ｎｍ乃至３μｍであることを特徴とする、請求項１乃至１１のうち、いずれか１項に記載の発光素子。
  13. 前記多数のナノ構造物のグラフェンパターンを連結する連結部を含み、
    前記ナノテクスチャーは前記グラフェンパターンと前記連結部と異なる物質を含むことを特徴とする、請求項１０に記載の発光素子。
  14. 前記連結部は前記グラフェンパターンの物質と同一な物質を含むことを特徴とする、請求項１３に記載の発光素子。
  15. 前記多数のグラフェンパターン及び前記連結部は、前記第１半導体層と電気的に連結されることを特徴とする、請求項１３または１４に記載の発光素子。
  16. 前記多数のグラフェンパターンは前記電極層の互いに異なる領域と垂直方向に対応するように配置されることを特徴とする、請求項１３乃至１５のうち、いずれか１項に記載の発光素子。
JP2013216121A 2012-10-18 2013-10-17 発光素子及び発光素子パッケージ Active JP5816243B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020120116006A KR101976446B1 (ko) 2012-10-18 2012-10-18 발광 소자 및 발광 소자 패키지
KR10-2012-0116007 2012-10-18
KR1020120116007A KR102042540B1 (ko) 2012-10-18 2012-10-18 발광 소자 및 발광 소자 패키지
KR10-2012-0116006 2012-10-18

Publications (2)

Publication Number Publication Date
JP2014086727A JP2014086727A (ja) 2014-05-12
JP5816243B2 true JP5816243B2 (ja) 2015-11-18

Family

ID=49304818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013216121A Active JP5816243B2 (ja) 2012-10-18 2013-10-17 発光素子及び発光素子パッケージ

Country Status (4)

Country Link
US (2) US9202970B2 (ja)
EP (1) EP2722889B1 (ja)
JP (1) JP5816243B2 (ja)
CN (1) CN103779459B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI565094B (zh) * 2012-11-15 2017-01-01 財團法人工業技術研究院 氮化物半導體結構
US9818826B2 (en) * 2013-10-21 2017-11-14 Sensor Electronic Technology, Inc. Heterostructure including a composite semiconductor layer
TWI487932B (zh) * 2013-11-21 2015-06-11 Global Wafers Co Ltd 光學元件及其製造方法
JP2017005191A (ja) * 2015-06-15 2017-01-05 株式会社東芝 半導体発光装置
CN105591001B (zh) * 2015-12-25 2018-09-21 安徽三安光电有限公司 一种发光二极管及其制作方法
US11031240B2 (en) * 2016-03-08 2021-06-08 Xidian University Method for growing gallium nitride based on graphene and magnetron sputtered aluminum nitride
CN105720160B (zh) * 2016-04-27 2018-01-12 天津三安光电有限公司 发光二极管及其制备方法
CN106876530B (zh) * 2017-01-12 2019-03-08 华灿光电（浙江）有限公司 一种氮化镓基发光二极管的外延片及其制作方法
US20230155070A1 (en) * 2021-11-12 2023-05-18 Lumileds Llc Thin-film led array with low refractive index patterned structures and reflector
DE102022102362A1 (de) * 2022-02-01 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer halbleiteranordnung und halbleiteranordnung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646696B1 (ko) * 2004-03-10 2006-11-23 주식회사 실트론 질화물 반도체 소자 및 그 제조방법
KR100664986B1 (ko) * 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
KR20070081184A (ko) * 2006-02-10 2007-08-16 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
CN1851941A (zh) 2006-04-30 2006-10-25 普光科技（广州）有限公司 一种制造氮化镓发光二极管芯片的工艺方法
WO2010061617A1 (ja) * 2008-11-28 2010-06-03 国立大学法人山口大学 半導体発光素子及びその製造方法
JP2011009382A (ja) * 2009-06-24 2011-01-13 Rohm Co Ltd 半導体発光素子
KR101014013B1 (ko) * 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20110057989A (ko) * 2009-11-25 2011-06-01 삼성전자주식회사 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
US9306099B2 (en) * 2009-12-01 2016-04-05 Samsung Electronics Co., Ltd. Material including graphene and an inorganic material and method of manufacturing the material
KR101217209B1 (ko) * 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
KR101217210B1 (ko) * 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
KR20120081506A (ko) 2011-01-11 2012-07-19 삼성전자주식회사 수직형 발광소자
CN102214748A (zh) * 2011-06-20 2011-10-12 云峰 一种氮化镓基垂直结构led外延结构及制造方法

Also Published As

Publication number Publication date
US9202970B2 (en) 2015-12-01
EP2722889A3 (en) 2016-03-23
JP2014086727A (ja) 2014-05-12
US20160049545A1 (en) 2016-02-18
EP2722889A2 (en) 2014-04-23
US9548416B2 (en) 2017-01-17
CN103779459B (zh) 2017-01-04
CN103779459A (zh) 2014-05-07
EP2722889B1 (en) 2018-03-21
US20140110663A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101014155B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5816243B2 (ja) 発光素子及び発光素子パッケージ
KR101020963B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101028277B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛
KR101047721B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP6199948B2 (ja) 発光素子、発光素子パッケージ
US20120168805A1 (en) Light emitting device and light emitting device package
KR20130120615A (ko) 발광 소자 및 발광 소자 패키지
JP2011086909A (ja) 半導体発光素子
KR20120129449A (ko) 자외선 발광 소자
KR20110096680A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101034144B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US8101958B2 (en) Semiconductor light-emitting device
KR100999701B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8269234B2 (en) Semiconductor light-emitting device
KR102250516B1 (ko) 발광소자
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR102200000B1 (ko) 발광소자 및 조명시스템
KR102042171B1 (ko) 발광 소자 및 발광 소자 패키지
KR20110101427A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101976446B1 (ko) 발광 소자 및 발광 소자 패키지
KR20110092728A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101750207B1 (ko) 발광 소자 및 발광 소자 패키지
KR102042540B1 (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150925

R150 Certificate of patent or registration of utility model

Ref document number: 5816243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250