WO2010061617A1 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
WO2010061617A1
WO2010061617A1 PCT/JP2009/006406 JP2009006406W WO2010061617A1 WO 2010061617 A1 WO2010061617 A1 WO 2010061617A1 JP 2009006406 W JP2009006406 W JP 2009006406W WO 2010061617 A1 WO2010061617 A1 WO 2010061617A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
mask layer
substrate
gan
semiconductor light
Prior art date
Application number
PCT/JP2009/006406
Other languages
English (en)
French (fr)
Inventor
只友一行
岡田成仁
渡部嘉
Original Assignee
国立大学法人山口大学
長州産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人山口大学, 長州産業株式会社 filed Critical 国立大学法人山口大学
Priority to JP2010540380A priority Critical patent/JP5464446B2/ja
Publication of WO2010061617A1 publication Critical patent/WO2010061617A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Definitions

  • the present invention relates to a semiconductor light emitting device and a method for manufacturing the same.
  • LEDs light emitting diodes
  • LDs semiconductor lasers
  • Non-Patent Document 1 a mask layer formed of SiO 2 is provided on a sapphire substrate, a groove is formed in the mask layer so that the sapphire substrate is exposed, and the sapphire substrate exposed from the groove is a starting point. It is described that dislocation defects can be lowered by crystal growth of GaN, and that the light emission output power (external quantum efficiency) can be increased thereby.
  • the semiconductor light emitting device of the present invention is A substrate having a surface capable of crystal growth of GaN; A mask layer that is provided so as to cover the surface of the substrate, has an opening in which the surface of the substrate is partially exposed, and has a surface on which crystal growth of GaN is impossible; A GaN layer provided so as to cover the surface of the substrate exposed from the mask layer and the opening of the mask layer; With The mask layer has a refractive index larger than that of SiO 2 and smaller than that of the GaN layer.
  • the method for producing a semiconductor light emitting device of the present invention includes: A substrate having a surface capable of crystal growth of GaN; A mask layer that is provided so as to cover the surface of the substrate, has an opening in which the surface of the substrate is partially exposed, and has a surface on which crystal growth of GaN is impossible; A GaN layer provided so as to cover the surface of the substrate exposed from the mask layer and the opening of the mask layer; A method for manufacturing a semiconductor light emitting device comprising: The mask layer is formed by CVD so that its refractive index is larger than that of SiO 2 and smaller than that of the GaN layer.
  • the semiconductor light emitting device most of the emitted light is confined inside the device due to the restriction of the total reflection angle caused by the difference in refractive index between the inside and outside of the device.
  • a substrate for example, in the case of a sapphire substrate, the refractive index for light having a wavelength of 410 nm is 1.76
  • a GaN layer grown thereon reffractive index for light having a wavelength of 410 nm is 2.54
  • Most of the emitted light is confined in the GaN layer having a high refractive index due to the restriction of the total reflection angle due to the difference in refractive index with respect to the refractive index.
  • the interface on the substrate side of the GaN layer has irregularities, and light incident on the interface in the GaN layer is reflected at the interface at various reflection angles.
  • a part of the light is released from the restriction of the total reflection angle, and the probability that the light is emitted outside the device without being confined inside the GaN layer and the device is increased, thereby realizing high light extraction efficiency. it can.
  • high light extraction efficiency can be realized by having the refractive index of the mask layer larger than the refractive index of SiO 2 and smaller than the refractive index of the GaN layer.
  • the light propagating through the GaN layer having a high refractive index is partially reflected by the mask layer and partially refracted to enter the mask layer.
  • the light incident on the mask layer is reflected at the interface with the substrate or refracted and exits to the substrate side.
  • the ratio of reflection and refraction depends on the refractive index of the mask layer.
  • the refractive index of the mask layer is smaller than the refractive index of the substrate, the light incident on the mask layer is often confined in the mask layer.
  • the refractive index of the substrate is the same, the light incident on the mask layer is efficient. The light is well emitted to the substrate side and emitted outside the device.
  • the refractive index of the mask layer is larger than the refractive index of the substrate, the difference in refractive index from the GaN layer is reduced, so that the effect of reflecting or refracting light of the mask layer itself is reduced. Furthermore, when the refractive index of the GaN layer is the same, the mask layer is not felt for the propagating light, and the light extraction efficiency is the same as that of a flat substrate.
  • FIG. 1 shows a semiconductor light emitting device 10 according to this embodiment.
  • the surface of the substrate 11 is covered with the mask layer 12, and the u-GaN layer 13 (a layer to which no impurity is intentionally added), the n-type GaN layer 14, the multiple The semiconductor layers of the quantum well layer 15, the p-type AlGaN layer 16, and the p-type GaN layer 17 are sequentially stacked, and the p-type electrode 19 is also etched and exposed on the p-type GaN layer 17.
  • the n-type electrode 18 is provided on the GaN layer 14 and is used as, for example, a light emitting diode.
  • the substrate 11 typically include a sapphire substrate (a single crystal substrate having a corundum structure of Al 2 O 3 ), and other examples include a ZnO substrate and a SiC substrate.
  • the substrate 11 is formed in a rectangular plate shape in the state of the light emitting element, and is 200 to 1000 ⁇ m in length and width, and 50 to 300 ⁇ m in thickness.
  • the surface of the substrate 11 is configured to allow GaN crystal growth.
  • the surface is a-plane ⁇ 11-20 ⁇ plane>, c-plane ⁇ 0001 ⁇ plane>, m-plane ⁇ 1-100 ⁇ plane>, or r-plane ⁇ 1-102 ⁇ plane>. It may also be a crystal plane with another plane orientation.
  • the plane directions of the a-plane, c-plane, and m-plane are orthogonal to each other.
  • the refractive index of the substrate 11 is preferably larger than the refractive index of SiO 2 and smaller than the refractive index of the u-GaN layer 13 to be described later, specifically, preferably 1.45 to 2.54. 1.45 to 2.2 is more preferable.
  • the “refractive index” in the present application is a value for light having a wavelength of 405 nm to 410 nm.
  • the refractive index of the sapphire substrate is 1.76.
  • Examples of the constituent material of the mask layer 12 include silicon oxynitride (SiO X N Y : 0 ⁇ X ⁇ 2, 0 ⁇ Y ⁇ 4/3), aluminum oxide (AlO), and oxide that cannot grow GaN crystals. Examples thereof include aluminum silicide (AlSiO), boron nitride (BN), and silicon nitride boride (SiBN).
  • the thickness of the mask layer 12 is preferably 0.1 to 5.0 ⁇ m, and more preferably 0.2 to 3.0 ⁇ m.
  • the mask layer 12 has an opening 12a through which the surface of the substrate 11 is partially exposed.
  • the opening 12a include a groove and a hole.
  • a plurality of openings 12a may be provided. Specifically, for example, a configuration in which grooves are provided to extend in parallel at intervals, a configuration in which grooves are provided so as to form a lattice vertically and horizontally, and a hole And the like in which a plurality of are arranged discretely.
  • the groove width is 0.5 to 5.0 ⁇ m
  • the width of the mask layer 12 portion between the grooves is 0.5 to 5.0 ⁇ m.
  • the extending direction of the groove may be any direction on the surface of the substrate 11.
  • the surface of the mask layer 12 is configured so that GaN crystal growth is impossible.
  • the refractive index of the mask layer 12 is larger than that of SiO 2 and smaller than that of the u-GaN layer 13. Specifically, the refractive index of the mask layer 12 is preferably larger than 1.45 and smaller than 2.54, and more preferably 1.45 to 2.2.
  • the refractive index of the mask layer 12 may be smaller than the refractive index of the substrate 11, may be larger than the refractive index of the substrate 11, and may be the same as the refractive index of the substrate 11.
  • the refractive index of the mask layer 12 may change in the thickness direction.
  • the refractive index of the mask layer 12 may be configured so as to gradually and gradually decrease from the u-GaN layer 13 side in the thickness direction toward the substrate 11 side,
  • the refractive index of the mask layer 12 may be changed so as to increase continuously or stepwise from the u-GaN layer 13 side in the thickness direction toward the substrate 11 side.
  • the refractive index of the mask layer 12 may be changed so as to have one or more peaks in the thickness direction.
  • the constituent material of the u-GaN layer 13 is undoped (no impurity is intentionally added) GaN.
  • the u-GaN layer 13 is configured such that the surface of the substrate 11 is capable of crystal growth of GaN, while the surface of the mask layer 12 is configured to be incapable of crystal growth of GaN. This is a layer formed by crystal growth of GaN starting from the surface of the substrate 11 exposed from 12a.
  • the thickness of the u-GaN layer 14 is, for example, 2 to 20 ⁇ m.
  • the refractive index of the u-GaN layer 14 is 2.54.
  • a GaN low-temperature buffer layer having a thickness of about 20 to 30 nm is preferably provided between the surface of the substrate 11 that is the crystal growth starting point and the u-GaN layer 13.
  • a layer is formed by crystal growth of GaN in the normal direction of the surface of the substrate 11 in the portion of the opening 12 a formed in the mask layer 12.
  • a layer covering the portion is formed by crystal growth and coalescence of GaN in the lateral direction.
  • a semiconductor light emitting device In general, in a semiconductor light emitting device, most of the emitted light is confined inside the device due to the restriction of the total reflection angle caused by the difference in refractive index between the inside and outside of the device, in particular, for example, a sapphire substrate and GaN grown thereon. In the case of a nitride semiconductor light emitting device having a layer, most of the emitted light is confined in the GaN layer due to the restriction of the total reflection angle due to the difference in refractive index between them.
  • the mask layer 12 and the u-GaN layer 13 since the opening 12a is formed in the mask layer 12, the interface on the substrate 11 side of the u-GaN layer 13 has irregularities.
  • the light incident on the interface in the u-GaN layer 13 is reflected at the interface at various reflection angles, and as a result, a part of the light is released from the restriction of the total reflection angle, and the inside of the GaN layer and thus the element
  • the probability that light is emitted outside the element without being confined inside is increased, and high light extraction efficiency can be obtained.
  • the refractive index of the mask layer 12 is larger than the refractive index of SiO 2 and smaller than the refractive index of the u-GaN layer 13, the remarkably higher effect can be obtained.
  • the semiconductor light emitting device 10 when a silicon oxynitride mask layer 12 is provided using the substrate 11 as a sapphire substrate, a current of 20 mA is applied to the light emitting device having an emission center wavelength of 405 nm.
  • the output power is 23.5 to 29.0 mW, and the external quantum efficiency is 38.4 to 47.4%.
  • An equivalent semiconductor light emitting device in which a u-GaN layer is provided on a flat sapphire substrate without providing a mask layer has an output power of 20.7 mW and an external quantum efficiency of 33.8%.
  • An equivalent semiconductor light emitting device in which a mask layer of SiO 2 is provided thereon and a u-GaN layer is provided thereon has an output power of 23.5 mW and an external quantum efficiency of 38.4%.
  • the constituent material of the n-type GaN layer 14 is GaN doped with an n-type dopant.
  • the n-type dopant include Si and Ge.
  • the concentration of the n-type dopant is, for example, 1.0 ⁇ 10 17 to 20 ⁇ 10 17 / cm 3 .
  • the n-type GaN layer 14 may be composed of a single layer, or may be composed of a plurality of layers having different n-type dopant types and concentrations.
  • the thickness of the n-type GaN layer 14 is 2 to 10 ⁇ m, for example.
  • the multiple quantum well layer 15 has an alternate stacked structure of well layers 15a and barrier layers 15b.
  • the number of well layers 15a and barrier layers 15b is, for example, 5 to 15.
  • Examples of the constituent material of the well layer 15a include InGaN and InGaAlN.
  • the thickness of the well layer 15a is, for example, 1 to 20 nm.
  • Examples of the constituent material of the barrier layer 15b include GaN, InGaN (however, larger than the band gap of the well layer).
  • the thickness of the barrier layer 15b is, for example, 5 to 20 nm.
  • the constituent material of the p-type AlGaN layer 16 is AlGaN doped with a p-type dopant.
  • the mixed crystal ratio of AlN is appropriately selected from 0.05 to 0.3.
  • Examples of the p-type dopant include Mg and Cd.
  • the free hole concentration measured by the Hall effect is used as an evaluation index.
  • the free hole concentration is, for example, 1.0 ⁇ 10 17 to 5 ⁇ 10 17 / cm 3 .
  • the thickness of the p-type AlGaN layer 16 is, for example, 10 to 30 nm.
  • the constituent material of the p-type GaN layer 17 is GaN doped with a p-type dopant.
  • the p-type dopant include Mg and Cd as in the case of p-type GaN.
  • the free hole concentration measured by the Hall effect measurement is, for example, 2.0 ⁇ 10 17 to 10 ⁇ 10 17 / cm 3 .
  • the p-type GaN layer 17 may be composed of a single layer, or may be composed of a plurality of layers having different types and concentrations of the p-type dopant.
  • the thickness of the p-type GaN layer 17 is, for example, 50 to 200 nm.
  • Examples of the constituent electrode material of the n-type electrode 18 include a laminated structure such as Ti / Al, Ti / Al / Mo / Au, and Hf / Au, or an alloy.
  • the thickness of the n-type electrode 18 is, for example, Ti / Al (10 nm / 500 nm).
  • Examples of the p-type electrode 19 include a laminated structure such as Pd / Pt / Au, Ni / Au, and Pd / Mo / Au, an alloy, or an oxide-based transparent conductive material such as ITO (indium tin oxide). It is done.
  • the thickness of the p-type electrode 19 is, for example, 10 to 200 nm in the case of ITO.
  • a pad electrode for wire bonding is required on the p-type electrode, and in many cases, it is made of the same material system as that of the n-type electrode.
  • a silicon oxynitride mask layer 12 is provided on a sapphire wafer 11 ′ (substrate 11), and a u-GaN layer 13 and an n-type GaN layer 14 are provided thereon.
  • Si-doped multiple quantum well layer 15 (well layer 15a: InGaN, barrier layer 15b: GaN), p-type AlGaN layer 16 (Mg-doped), and p-type GaN layer 17 (Mg-doped) that are light emitting layers
  • a semiconductor layer is formed in order, and then an n-type electrode 18 and a p-type electrode 19 are formed on the n-type GaN layer 14 and the p-type GaN layer 17, respectively.
  • a sapphire wafer 11 ′ is prepared.
  • the sapphire wafer 11 ′ has a thickness of 0.3 to 3.0 mm and a diameter of 50 to 300 mm, although it varies depending on its diameter.
  • 5000 to 12000 semiconductor light emitting elements 10 can be formed on one sapphire wafer 11 ′.
  • Examples of the method for forming the mask layer 12 include a plasma CVD method, an atmospheric pressure CVD method, and a sputtering method.
  • the plasma CVD apparatus used for forming the mask layer 12 is provided with a reactive gas supply unit that constitutes a high-frequency electrode above a stainless steel vacuum vessel, and constitutes a counter electrode below the vacuum vessel.
  • a wafer table is provided and a heater is attached to the wafer table.
  • the distance between the reaction gas supply unit and the wafer table is, for example, 2.0 to 3.0 cm.
  • the plasma CVD apparatus is configured to form a mask layer 12 with a reactive gas on a sapphire wafer 11 'set on a wafer table.
  • the temperature of the sapphire wafer 11 ′ is heated to 300 to 400 ° C. and the discharge pressure in the reaction vessel is reduced. 20 to 300 Pa, and supply of monosilane (SiH 4 ), ammonia (NH 3 ), nitrogen (N 2 ), laughing gas (N 2 O), and hydrogen (H 2 ) as reaction gases in the reaction vessel, respectively.
  • Supply is performed so that the flow rate is 1 to 10 mL / min (sccm), 0.5 to 10 mL / min, 1 to 100 mL / min, 10 to 5000 mL / min, and 10 to 5000 mL / min.
  • the discharge frequency is 100 kHz to 100 MHz, and the high frequency power is 10 to 100 W.
  • a silicon oxynitride film is formed on the sapphire wafer 11 ′ so as to cover the surface, and a mask layer 12 is formed.
  • the refractive index of the mask layer 12 to be formed can be controlled by setting the reaction gas composition supplied into the reaction vessel and the film formation conditions.
  • the refractive index can be increased by increasing the proportion of the monosilane supply flow rate, while the refractive index can be decreased by increasing the proportion of the laughter supply flow rate or by increasing the high frequency power. . Therefore, in order to change the refractive index of the mask layer 12 in the thickness direction, the reaction gas composition and film formation conditions may be changed during film formation.
  • the mask layer 12 is cracked by desorption of hydrogen atoms during the heat treatment. , A bubble-like defect occurs, or thermal damage is significant, which affects the properties of the mask layer 12.
  • the content of hydrogen atoms in the mask layer 12 can be reduced by using ammonia equivalent to or slightly less than monosilane as described above.
  • an opening 12 a is formed in the mask layer 12.
  • Examples of the method of forming the opening 12a in the mask layer 12 include a dry etching method such as reactive ion etching (RIE) or a wet etching method using a hydrofluoric acid-based etching solution. .
  • RIE reactive ion etching
  • each semiconductor layer includes metal organic vapor phase epitaxy (MOVPE), molecular beam epitaxy (MBE), hydride vapor phase epitaxy (Hyride Vapor Phase Epitaxy). HVPE) and the like, and among these, metalorganic vapor phase epitaxy is the most common. Below, the formation method of each semiconductor layer using a metal organic chemical vapor deposition method is demonstrated.
  • MOVPE metal organic vapor phase epitaxy
  • MBE molecular beam epitaxy
  • HVPE hydride vapor phase epitaxy
  • HVPE metalorganic vapor phase epitaxy
  • the MOVPE apparatus used for forming each semiconductor layer is composed of a wafer transfer system, a wafer heating system, a gas supply system, and a gas exhaust system that are electronically controlled.
  • the wafer heating system is composed of a thermocouple, a resistance heater, and a carbon or SiC susceptor provided thereon.
  • the MOVPE apparatus is configured to grow a semiconductor layer with a reactive gas on a sapphire wafer 11 'set on a susceptor of a quartz tray to be transported in a wafer heating system.
  • the sapphire wafer 11 ′ is heated to 1050 to 1150 ° C.
  • the pressure in the reaction vessel is set to 10 to 100 kPa, and H 2 is circulated as a carrier gas in a flow channel installed in the reaction vessel, and this state is maintained for several minutes to thermally clean the sapphire wafer 11 ′.
  • the temperature of the sapphire wafer 11 ′ is set to 1050 to 1150 ° C.
  • the pressure in the reaction vessel is set to 10 to 100 kPa
  • the carrier gas H 2 is circulated in the reaction vessel at a flow rate of about 10 L / min.
  • a group V element supply source (NH 3 ) and a group III element supply source (TMG) are flowed so that the respective supply flow rates are 0.1 to 5 L / min and 50 to 150 ⁇ mol / min. .
  • the undoped GaN crystal grows on the surface of the sapphire wafer 11 ′ exposed from the opening 12a formed in the mask layer 12, As shown in FIG. 2C, the u-GaN layer 13 is formed on the mask layer 12. Note that GaN grows in the normal direction of the surface of the sapphire wafer 11 ′ to form a layer in the portion of the opening 12a formed in the mask layer 12, while in the portion of the mask layer 12 other than the opening 12a, GaN As a result of crystal growth in the lateral direction and coalescence, a layer covering the portion is formed.
  • the temperature of the sapphire wafer 11 ′ is set to 400 to 500 ° C., and GaN is crystal-grown.
  • n-type GaN layer- The pressure in the reaction vessel is 10 to 100 kPa, and the carrier gas H 2 is in the reaction vessel at a flow rate of 5 to 15 L / min (hereinafter, the gas flow rate is a value in a standard state (0 ° C., 1 atm)).
  • a group V element supply source (NH 3 ), a group III element supply source 1 (TMG), and an n-type doping element supply source (SiH 4 ) are supplied as 0. Flow at 1 to 5 L / min, 50 to 150 ⁇ mol / min, and 1 to 5 ⁇ 10 ⁇ 3 ⁇ mol / min.
  • the n-type GaN crystal grows continuously on the u-GaN layer 13 to form the n-type GaN layer 14.
  • the temperature of the sapphire wafer 11 ′ is set to about 800 ° C.
  • the pressure in the reaction vessel is set to 10 to 100 kPa
  • the carrier gas N 2 is circulated at a flow rate of 5 to 15 L / min in the reaction vessel and reacted therewith.
  • a group V element supply source (NH 3 ), a group III element supply source 1 (TMG), and a group III element supply source 2 (TMI) are supplied at a supply flow rate of 0.1 to 5 L / min, Flow at 15 ⁇ mol / min and 2-30 ⁇ mol / min.
  • InGaN crystal grows continuously on the n-type GaN layer 14 to form the well layer 15a.
  • a group V element supply source (NH 3 ) and a group III element supply source (TMG) are flowed so that the respective supply flow rates are 0.1 to 5 L / min and 5 to 15 ⁇ mol / min.
  • NH 3 group V element supply source
  • TMG group III element supply source
  • the emission wavelength of the multiple quantum well layer 15 depends on the well width (well layer thickness) of the well layer 15a and the InN mixed crystal ratio, and the higher the InN mixed crystal ratio, the longer the emission wavelength.
  • the InN mixed crystal ratio is determined by the TMI molar flow rate / (TMG molar flow rate + TMI molar flow rate) and the growth temperature.
  • the temperature of the sapphire wafer 11 ′ is set to 1000 to 1100 ° C.
  • the pressure in the reaction vessel is set to 10 to 100 kPa
  • the carrier gas H 2 is circulated at a flow rate of 5 to 15 L / min in the reaction vessel.
  • a group V element supply source (NH 3 ), a group III element supply source 1 (TMG), a group III element supply source 3 (TMA), and a p-type doping element supply source (Cp 2 Mg), respectively, Supply flow rate of 0.1 to 5 L / min, 50 to 150 ⁇ mol / min, 2 to 80 ⁇ mol / min, and 0.03 to 30 ⁇ mol / min.
  • AlGaN crystal grows continuously in the multiple quantum well layer 15 to form a p-type AlGaN layer 16.
  • a group V element supply source (NH 3 ), a group III element supply source 1 (TMG), and a p-type doping element supply source (Cp 2 Mg) were supplied at respective supply flow rates of 0.1 to 5 L / Min, 50 to 150 ⁇ mol / min, and 0.03 to 30 ⁇ mol / min flow.
  • the p-type GaN crystal grows continuously on the p-type AlGaN layer 16 to form the p-type GaN layer 17.
  • the n-type GaN layer 14 is exposed by partially reactive ion etching of the sapphire wafer 11 ′ on which the semiconductor layer is formed, the n-type GaN is formed by a method such as vacuum deposition, sputtering, or CVD (Chemical Vapor Deposition).
  • An n-type electrode 18 and a p-type electrode 19 are formed on the layer 14 and the p-type GaN layer 17, respectively.
  • the sapphire wafer 11 ′ is cleaved into individual semiconductor light emitting elements 10.
  • Test evaluation 1 Semiconductor light-emitting structure similar to that of the above embodiment except that a plurality of grooves extending in parallel on the sapphire substrate (corresponding to openings formed in the mask layer in the above embodiment) are formed and a u-GaN layer is provided. In the device, the external quantum efficiency was 43%.
  • This semiconductor light emitting element corresponds to the case where the refractive index of the mask layer is the same as the refractive index of the sapphire substrate in the semiconductor light emitting element according to the above embodiment.
  • the external quantum efficiency was 33.8% in the semiconductor light emitting device having the same configuration as that of the above embodiment except that the u-GaN layer was provided without providing the mask layer on the flat sapphire substrate.
  • This semiconductor light emitting device corresponds to the case where the refractive index of the mask layer is the same as the refractive index of the u-GaN layer in the semiconductor light emitting device according to the above embodiment.
  • Semiconductor light-emitting structure similar to that of the above embodiment except that a mask layer of SiO 2 having openings of a plurality of grooves extending in parallel on a flat sapphire substrate is provided, and a u-GaN layer is provided thereon.
  • the external quantum efficiency was 38.4%.
  • the external quantum efficiency was 38.4 when the refractive index of the mask layer was 1.45, and the external quantum efficiency was 42.2 when the refractive index of the mask layer was 1.60.
  • the refractive index of the mask layer is 1.76
  • the external quantum efficiency is 43.2
  • the refractive index of the mask layer is 1.88
  • the external quantum efficiency is 42.8
  • the refractive index of the mask layer is 2.01.
  • the external quantum efficiency is 42.1
  • the refractive index of the mask layer is 2.21
  • the external quantum efficiency is 41.0
  • the refractive index of the mask layer is 2.35
  • the external quantum efficiency is 37.8, and
  • the refractive index was 2.54 the external quantum efficiency was 33.8.
  • FIG. 3 shows the relationship between the refractive index of the mask layer and the external quantum efficiency based on the above results.
  • the external quantum efficiency is increased when the refractive index of the mask layer is larger than the refractive index of SiO 2 and smaller than the refractive index of the GaN layer.
  • Test evaluation 2 After setting the sapphire wafer on the wafer table using a plasma CVD apparatus (interval between the reaction gas supply unit and the wafer table: 25 mm), the temperature of the sapphire wafer is heated to 350 ° C. and the discharge pressure in the reaction vessel And supply monosilane, ammonia, and nitrogen as reaction gases in the reaction vessel so that the respective supply flow rates are 5 mL / min, 2 mL / min, and 50 mL / min, and a coating is formed on the sapphire wafer. A film was formed. The discharge frequency was 13.56 MHz and the high frequency power was 50 W.
  • the film formed was analyzed with an infrared absorption spectrum using a Fourier transform infrared spectrophotometer (model number: QS1200, manufactured by Nanometrics) and found to be silicon nitride. Further, the refractive index of this silicon nitride film measured with an ellipsometer (trade name: UVISEL / M200-VIS-AG-200S, manufactured by Horiba, Ltd.) was 2.0.
  • a silicon oxynitride film was formed in the same manner as described above except that laughing gas was supplied as a reaction gas. The film was formed a plurality of times while changing the flow rate of laughing gas. Then, the refractive index of each silicon oxynitride film formed was measured.
  • FIG. 4 shows the relationship between the laughing gas supply flow rate and the refractive index of the silicon oxynitride coating.
  • FIG. 4 shows that the refractive index of the silicon oxynitride film decreases from about 2.0 to about 1.6 when the laughing gas supply flow rate increases in the range of 0 to 6 mL / min. It can also be seen that when the supply flow rate of laughter is about 3 mL / min, the refractive index of the silicon oxynitride film is 1.7, which is the same as that of sapphire.
  • Test evaluation 3 Using the same plasma CVD apparatus as used in Test Evaluation 2, after setting the sapphire wafer on the wafer table, the temperature of the sapphire wafer is heated to 350 ° C. and the discharge pressure in the reaction vessel is set to 100 Pa. Inside, reactive gases such as monosilane, ammonia, nitrogen, and laughing gas are supplied at a supply flow rate of 5 mL / min, 2 mL / min, 50 mL / min, and 3 mL / min, and oxidized on the sapphire wafer. A silicon nitride film was formed. The discharge frequency was 13.56 MHz and the high frequency power was 50 W.
  • reactive gases such as monosilane, ammonia, nitrogen, and laughing gas are supplied at a supply flow rate of 5 mL / min, 2 mL / min, 50 mL / min, and 3 mL / min, and oxidized on the sapphire wafer.
  • a silicon nitride film was formed.
  • a silicon oxynitride film was formed in the same manner as described above except that hydrogen was supplied as a reaction gas.
  • the coating was formed a plurality of times by changing the hydrogen supply flow rate.
  • each silicon oxynitride film thus formed was measured using a flat nesting device (model number: FT-900, manufactured by Nidec Corp.).
  • FIG. 5 shows the relationship between the hydrogen supply flow rate and the internal stress of the silicon oxynitride coating.
  • the internal stress of the silicon oxynitride film can be controlled by manipulating the supply flow rate of hydrogen.
  • the film As for the internal stress of the film, if a large tensile stress is applied, there is a problem that the film is likely to thermally expand during heat treatment, and cracking is likely to occur. On the other hand, if a large compressive stress is applied, the film is heated. There is a problem that the surface morphology is likely to be roughened by the removal of hydrogen or the like during the treatment.
  • Test evaluation 4 Silicon oxynitride is formed on the sapphire wafer in the same manner as in the case where the reaction gas in Test Evaluation 2 is monosilane, ammonia, and nitrogen, except that part or all of nitrogen is replaced with argon as an inert gas as a reaction gas. Was formed. The coating film was formed a plurality of times while changing the substitution amount of argon.
  • the internal stress was measured for each silicon oxynitride film formed.
  • the internal stress of the silicon oxynitride coating can be controlled by manipulating the substitution amount of the inert gas that substitutes a part of nitrogen.
  • Test evaluation 5 Except that the discharge frequency was changed, a silicon oxynitride film was formed on the sapphire wafer in the same manner as in the case where the reaction gas in Test Evaluation 2 was monosilane, ammonia, and nitrogen. The coating was formed a plurality of times with different discharge frequencies.
  • the internal stress was measured for each silicon oxynitride film formed.
  • the internal stress of the silicon oxynitride film can be controlled by manipulating the discharge frequency.
  • the present invention is useful for a semiconductor light emitting device and a manufacturing method thereof.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

　半導体発光素子１０は、ＧａＮの結晶成長が可能な表面を有する基板１１と、基板１１の表面を覆うように設けられ基板１１の表面が部分的に露出する開口１２ａが形成されていると共にＧａＮの結晶成長が不能な表面を有するマスク層１２と、マスク層１２及びマスク層１２の開口１２ａから露出した基板１１の表面を覆うように設けられたＧａＮ層１３とを備える。マスク層１２の屈折率がＳｉＯ２の屈折率よりも大きく且つＧａＮ層１３の屈折率よりも小さい。

Description

半導体発光素子及びその製造方法
　本発明は半導体発光素子及びその製造方法に関する。
　発光ダイオード（ＬＥＤ）や半導体レーザ（ＬＤ）などの半導体発光素子として、基板上にＧａＮ等の半導体層が設けられた構造を有するものが量産化されている。
　非特許文献１には、サファイア基板上にＳｉＯ２で形成されたマスク層を設け、そのマスク層にサファイア基板が露出するようにストライプ状に溝を形成し、溝から露出したサファイア基板を起点としてＧａＮを結晶成長させることにより転位欠陥を低くすることができ、また、それによって発光出力パワー（外部量子効率）を高めることができる、と記載されている。
K.Hoshino,T.Murata,M.Araki,and K.Tadatomo,phys.stat.sol.(c)5,No.9,3060-3062(2008)
　本発明の半導体発光素子は、
　ＧａＮの結晶成長が可能な表面を有する基板と、
　上記基板の表面を覆うように設けられ該基板の表面が部分的に露出する開口が形成されていると共にＧａＮの結晶成長が不能な表面を有するマスク層と、
　上記マスク層及び該マスク層の開口から露出した上記基板の表面を覆うように設けられたＧａＮ層と、
を備え、
　上記マスク層は、その屈折率がＳｉＯ２の屈折率よりも大きく且つ上記ＧａＮ層の屈折率よりも小さい。
　本発明の半導体発光素子の製造方法は、
　ＧａＮの結晶成長が可能な表面を有する基板と、
　上記基板の表面を覆うように設けられ該基板の表面が部分的に露出する開口が形成されていると共にＧａＮの結晶成長が不能な表面を有するマスク層と、
　上記マスク層及び該マスク層の開口から露出した上記基板の表面を覆うように設けられたＧａＮ層と、
を備えた半導体発光素子の製造方法であって、
　マスク層を、その屈折率がＳｉＯ２の屈折率よりも大きく且つＧａＮ層の屈折率よりも小さくなるようにＣＶＤ法により成膜して形成するものである。
　半導体発光素子では、素子内外の屈折率の差異に起因する全反射角の制約のために発光した光の多くは素子内部に閉じ込められる。特に窒化物半導体発光素子の場合、基板（例えばサファイア基板の場合では波長４１０ｎｍの光に対する屈折率が１．７６）とその上に成長したＧａＮ層（波長４１０ｎｍの光に対する屈折率が２．５４）との屈折率の差異に起因する全反射角の制約のために、発光した光の多くは屈折率の高いＧａＮ層に閉じ込められる。本発明によれば、マスク層に開口が形成されているためにＧａＮ層の基板側の界面が凹凸を有し、ＧａＮ層内においてその界面に入射する光は種々の反射角で界面で反射し、その結果、その光の一部は全反射角の制約から解放され、ＧａＮ層、さらには素子内部に閉じ込められずに素子外部に出射する確率が高められ、高い光取り出し効率を実現することができる。また、マスク層の屈折率がＳｉＯ２の屈折率よりも大きく且つＧａＮ層の屈折率よりも小さいことによっても高い光取り出し効率を実現することができる。高屈折率のＧａＮ層中を伝搬している光は、マスク層で一部は反射し、一部は屈折してマスク層内に入射する。マスク層内に入射した光は基板との界面で反射し、あるいは屈折して基板側に出て行く。この反射と屈折の比率はマスク層の屈折率に依存する。マスク層の屈折率が基板の屈折率より小さいとき、マスク層内に入射した光はマスク層内に閉じ込められる割合が多く、基板の屈折率と同じになると、マスク層内に入射した光は効率良く基板側に出射し、素子外部に放出される。マスク層の屈折率が基板の屈折率より大きくなると、ＧａＮ層との屈折率差が小さくなるので、マスク層自体の光を反射あるいは屈折させる効果が小さくなる。さらに、ＧａＮ層の屈折率と同じになると伝搬している光にとってマスク層を感じなくなり、フラットな基板の時と同じ光取出し効率になる。
実施形態に係る半導体発光素子の断面図である。 実施形態に係る半導体発光素子の製造方法を示す説明図である。 マスク層の屈折率と外部量子効率との関係を示すグラフである。 笑気の供給流量と酸化窒化ケイ素の被膜の屈折率との関係を示すグラフである。 水素の供給流量と酸化窒化ケイ素の被膜の内部応力との関係を示すグラフである。
　以下、実施形態について図面に基づいて詳細に説明する。
　（半導体発光素子）
　図１は本実施形態に係る半導体発光素子１０を示す。
　実施形態１に係る半導体発光素子１０は、基板１１の表面がマスク層１２で覆われ、その上にｕ-ＧａＮ層１３（不純物を故意に添加していない層）、ｎ型ＧａＮ層１４、多重量子井戸層１５、ｐ型ＡｌＧａＮ層１６、及びｐ型ＧａＮ層１７の各半導体層が順に積層され、そして、ｐ型ＧａＮ層１７上にｐ型電極１９が、また、エッチングされて露出したｎ型ＧａＮ層１４上にｎ型電極１８がそれぞれ設けられた構成を有し、例えば発光ダイオード等として使用されるものである。
　基板１１としては、例えば、典型的にはサファイア基板（Ａｌ２Ｏ３のコランダム構造の単結晶の基板）が挙げられ、その他、ＺｎＯ基板、ＳｉＣ基板等が挙げられる。基板１１は、例えば、発光素子の状態では矩形板状に形成されており、縦及び横のそれぞれが２００～１０００μｍ、並びに厚さが５０～３００μｍである。
　基板１１の表面は、ＧａＮの結晶成長が可能に構成されている。サファイア基板の場合、その表面はａ面＜｛１１－２０｝面＞、ｃ面＜｛０００１｝面＞、ｍ面＜｛１－１００｝面＞、若しくはｒ面＜｛１－１０２｝面＞であってもよく、また、他の面方位の結晶面であってもよい。なお、ａ面、ｃ面、及びｍ面は面方位が相互に直交する。
　基板１１の屈折率は、ＳｉＯ２の屈折率よりも大きく且つ後述のｕ-ＧａＮ層１３の屈折率よりも小さいことが好ましく、具体的には、１．４５～２．５４であることが好ましく、１．４５～２．２であることがより好ましい。ここで、本出願における「屈折率」とは、波長が４０５ｎｍから４１０ｎｍの光に対しての値とする。サファイア基板の屈折率は１．７６である。
　マスク層１２の構成材料としては、例えば、ＧａＮの結晶成長が不能である酸化窒化ケイ素（ＳｉＯＸＮＹ：０＜Ｘ＜２，０＜Ｙ＜４／３）、酸化アルミニウム（ＡｌＯ）、酸化ケイ化アルミニウム（ＡｌＳｉＯ）、窒化ホウ素（ＢＮ）、窒化ホウ化ケイ素（ＳｉＢＮ）等が挙げられる。マスク層１２の厚さは０．１～５．０μｍであることが好ましく、０．２～３．０μｍであることがより好ましい。
　マスク層１２は、基板１１の表面が部分的に露出する開口１２ａが形成されている。開口１２ａとしては、例えば、溝、孔等が挙げられる。開口１２ａは複数設けられていてもよく、具体的には、例えば、溝が間隔をおいて並行に延びるように設けられた構成、溝が縦横に格子を形成するように設けられた構成、孔が離散的に複数配設された構成等が挙げられる。溝が間隔をおいて並行に延びるように設けられた構成の場合、例えば、溝幅は０．５～５．０μｍ、及び溝間のマスク層１２部分の幅は０．５～５．０μｍであり、また、溝の延びる方向は基板１１の表面のいずれの方向であってもよい。
　マスク層１２の表面は、ＧａＮの結晶成長が不能に構成されている。
　マスク層１２の屈折率は、ＳｉＯ２の屈折率よりも大きく且つｕ-ＧａＮ層１３の屈折率よりも小さい。具体的には、マスク層１２の屈折率は、１．４５よりも大きく且つ２．５４よりも小さいことが好ましく、１．４５～２．２であることがさらに好ましい。
　マスク層１２の屈折率は、基板１１の屈折率よりも小さくてもよく、また、基板１１の屈折率よりも大きくてもよく、さらに、基板１１の屈折率と同一であってもよい。
　マスク層１２の屈折率は厚さ方向に変化していてもよい。この場合、マスク層１２の屈折率が厚さ方向のｕ-ＧａＮ層１３側から基板１１側に向かって連続的に又は段階的に漸次小さくなるように変化している構成であってもよく、また、マスク層１２の屈折率が厚さ方向のｕ-ＧａＮ層１３側から基板１１側に向かって連続的に又は段階的に漸次大きくなるように変化している構成であってもよく、さらに、マスク層１２の屈折率が厚さ方向に１つ乃至複数のピークを有するように変化している構成であってもよい。
　ｕ-ＧａＮ層１３の構成材料はアンドープ（不純物を故意に添加していない）のＧａＮである。このｕ-ＧａＮ層１３は、基板１１の表面がＧａＮの結晶成長が可能に構成されている一方、マスク層１２の表面がＧａＮの結晶成長が不能に構成されているので、マスク層１２の開口１２ａから露出した基板１１の表面を起点としてＧａＮが結晶成長して形成された層である。ｕ-ＧａＮ層１４の厚さは例えば２～２０μｍである。ｕ-ＧａＮ層１４の屈折率は２．５４である。なお、結晶成長起点である基板１１の表面とｕ-ＧａＮ層１３との間には厚さ２０～３０ｎｍ程度のＧａＮの低温バッファ層が設けられていることが好ましい。
　以上のようなマスク層１２及びｕ-ＧａＮ層１３の構成によれば、マスク層１２に形成された開口１２ａの部分ではＧａＮが基板１１の表面の法線方向に結晶成長して層が形成されており、一方、開口１２ａ以外のマスク層１２の部分では、ＧａＮが横方向に結晶成長して合一することによりその部分を被覆する層が形成されている。これにより、ｕ-ＧａＮ層１３表面に現れる転位欠陥密度が低減され、外部量子効率の向上が図られることとなる。
　また、一般に、半導体発光素子では、素子内外の屈折率の差異に起因する全反射角の制約のために発光した光の多くは素子内部に閉じ込められ、特に例えばサファイア基板とその上に成長したＧａＮ層とを有する窒化物半導体発光素子の場合、それらの屈折率の差異に起因する全反射角の制約のために発光した光の多くはＧａＮ層に閉じ込められる。しかしながら、上記のようなマスク層１２及びｕ-ＧａＮ層１３の構成によれば、マスク層１２に開口１２ａが形成されているためにｕ-ＧａＮ層１３の基板１１側の界面が凹凸を有し、ｕ-ＧａＮ層１３内においてその界面に入射する光は種々の反射角で界面で反射し、その結果、その光の一部は全反射角の制約から解放され、ＧａＮ層内部に、ひいては素子内部に閉じ込められずに素子外部に出射する確率が高められ、高い光取り出し効率を得ることができる。そして、マスク層１２の屈折率がＳｉＯ２の屈折率よりも大きく且つｕ-ＧａＮ層１３の屈折率よりも小さいことにより、そのより顕著に高い効果を得ることができる。
　具体的には、本実施形態に係る半導体発光素子１０では、基板１１をサファイア基板として酸化窒化ケイ素のマスク層１２を設けた場合、発光中心波長４０５ｎｍの発光素子において２０ｍＡの電流を流したときの出力パワーが２３．５～２９．０ｍＷ及び外部量子効率が３８．４～４７．４％である。なお、平坦なサファイア基板上にマスク層を設けずにｕ-ＧａＮ層を設けた同等の半導体発光素子では、出力パワーが２０．７ｍＷ及び外部量子効率が３３．８％であり、平坦なサファイア基板上にＳｉＯ２のマスク層を設け、その上にｕ-ＧａＮ層を設けた同等の半導体発光素子では、出力パワーが２３．５ｍＷ及び外部量子効率が３８．４％である。
　ｎ型ＧａＮ層１４の構成材料はｎ型ドーパントがドープされたＧａＮである。ｎ型ドーパントとしては、例えば、Ｓｉ、Ｇｅ等が挙げられる。ｎ型ドーパントの濃度は例えば１．０×１０１７～２０×１０１７／ｃｍ３である。ｎ型ＧａＮ層１４は、単一層で構成されていてもよく、また、ｎ型ドーパントの種類や濃度の異なる複数の層で構成されていてもよい。ｎ型ＧａＮ層１４の厚さは例えば２～１０μｍである。
　多重量子井戸層１５は、井戸層１５ａと障壁層１５ｂとの交互積層構造を有する。井戸層１５ａ及び障壁層１５ｂの層数は例えば５～１５層である。
　井戸層１５ａの構成材料としては、例えば、ＩｎＧａＮ、ＩｎＧａＡｌＮ等が挙げられる。井戸層１５ａの厚さは例えば１～２０ｎｍである。
　障壁層１５ｂの構成材料としては、例えば、ＧａＮ、ＩｎＧａＮ(ただし、井戸層のバンドギャップより大きい)等が挙げられる。障壁層１５ｂの厚さは例えば５～２０ｎｍである。
　ｐ型ＡｌＧａＮ層１６の構成材料はｐ型ドーパントがドープされたＡｌＧａＮである。ＡｌＮの混晶比は０．０５～０．３が適時選ばれる。ｐ型ドーパントとしては、例えばＭｇ、Ｃｄなどが挙げられる。ｐ型の場合はアクセプタ準位が深いために、ドーパント濃度と自由正孔濃度が大きく異なる。それゆえ、ｐ型に関してはホール効果で測定される自由正孔濃度を評価指標とする。自由正孔濃度は、例えば１．０×１０１７～５×１０１７／ｃｍ３である。ｐ型ＡｌＧａＮ層１６の厚さは、例えば１０～３０ｎｍである。
　ｐ型ＧａＮ層１７の構成材料はｐ型ドーパントがドープされたＧａＮである。ｐ型ドーパントとしては、ｐ型ＧａＮと同様に、例えば、Ｍｇ、Ｃｄ等が挙げられる。ホール効果測定で測定される自由正孔濃度は、例えば２．０×１０１７～１０×１０１７／ｃｍ３である。ｐ型ＧａＮ層１７は、単一層で構成されていてもよく、また、ｐ型ドーパントの種類や濃度の異なる複数の層で構成されていてもよい。ｐ型ＧａＮ層１７の厚さは例えば５０～２００ｎｍである。
　ｎ型電極１８の構成電極材料としては、例えば、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ｍｏ／Ａｕ、Ｈｆ／Ａｕ等の積層構造、或いは合金等が挙げられる。ｎ型電極１８の厚さは例えばＴｉ／Ａｌ（１０ｎｍ／５００ｎｍ）である。
　ｐ型電極１９としては、例えば、Ｐｄ／Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｐｄ／Ｍｏ／Ａｕ等の積層構造、或いは合金等、又はＩＴＯ（酸化インジウム錫）などの酸化物系透明導電材料が挙げられる。ｐ型電極１９の厚さは例えばＩＴＯの場合１０～２００ｎｍである。ｐ型電極の上にはワイヤーボンディング用のパッド電極が必要であり、多くの場合はｎ型電極と同じ材料系で作製される。
　（半導体発光素子の製造方法）
　次に、本実施形態に係る半導体発光素子１０の製造方法について図２（ａ）～（ｆ）に基づいて説明する。以下の本実施形態に係る半導体発光素子１０の製造方法では、サファイアウエハ１１’（基板１１）上に酸化窒化ケイ素のマスク層１２を設け、その上にｕ-ＧａＮ層１３、ｎ型ＧａＮ層１４（Ｓｉドープ）、発光層である多重量子井戸層１５（井戸層１５ａ：ＩｎＧａＮ、障壁層１５ｂ：ＧａＮ）、ｐ型ＡｌＧａＮ層１６（Ｍｇドープ）、及びｐ型ＧａＮ層１７（Ｍｇドープ）の各半導体層を順に形成した後、ｎ型ＧａＮ層１４及びｐ型ＧａＮ層１７の上にそれぞれｎ型電極１８及びｐ型電極１９を形成するものを例とする。
　＜サファイアウエハの準備＞
　サファイアウエハ１１’を準備する。サファイアウエハ１１’は、その直径によっても変わるが厚さが０．３～３．０ｍｍ、及び直径が５０～３００ｍｍである。なお、直径５０ｍｍのサファイアウエハ１１’の場合では、１枚のサファイアウエハ１１’上に５０００～１２０００個の半導体発光素子１０を作り込むことができる。
　＜マスク層の形成＞
　マスク層１２形成方法としては、プラズマＣＶＤ法、常圧ＣＶＤ法、スパッタリング法等が挙げられる。
　以下では、プラズマＣＶＤ法を利用したマスク層１２の形成方法について説明する。
　マスク層１２の形成に用いるプラズマＣＶＤ装置は、ステンレススチール製真空容器の上方に高周波電極を構成する反応ガス供給部が設けられており、また、該真空容器内の下方には対向電極を構成するウエハテーブルが設けられていると共にウエハテーブルには加熱ヒータが取り付けられている。反応ガス供給部とウエハテーブルとの間の間隔は例えば２．０～３．０ｃｍである。そして、プラズマＣＶＤ装置は、ウエハテーブル上にセットされたサファイアウエハ１１’上に反応ガスによりマスク層１２を成膜形成するように構成されている。
　上記プラズマＣＶＤ装置を用いて、サファイアウエハ１１’を表面が上向きになるようにウエハテーブル上にセットした後、サファイアウエハ１１’の温度を３００～４００℃に加熱すると共に反応容器内の放電圧力を２０～３００Ｐａとし、反応容器内に反応ガスとして、モノシラン（ＳｉＨ４）、アンモニア（ＮＨ３）、窒素（Ｎ２）、笑気（Ｎ２Ｏ）、及び水素（Ｈ２）を、それぞれの供給流量が１～１０ｍＬ／ｍｉｎ（ｓｃｃｍ）、０．５～１０ｍＬ／ｍｉｎ、１～１００ｍＬ／ｍｉｎ、１０～５０００ｍＬ／ｍｉｎ、及び１０～５０００ｍＬ／ｍｉｎとなるように供給する。なお、放電周波数を１００ｋＨｚ～１００ＭＨｚとし、高周波電力を１０～１００Ｗとする。
　このとき、図２（ａ）に示すように、サファイアウエハ１１’上に、その表面を被覆するように酸化窒化ケイ素の被膜が成膜され、マスク層１２が形成される。
　形成されるマスク層１２の屈折率は、反応容器内に供給する反応ガス組成や成膜条件の設定により制御することができる。例えば、モノシランの供給流量の割合を高めることにより屈折率を高めることができ、一方、笑気の供給流量の割合を高めることにより、或いは、高周波電力を増大させることにより屈折率を低めることができる。従って、マスク層１２の屈折率を厚さ方向で変化させるには、成膜途中で反応ガス組成や成膜条件を変更すればよい。
　なお、反応ガスに含まれる水素によりマスク層１２には水素原子が含まれることとなり、過剰の水素原子が含まれるような場合には、加熱処理時に水素原子の脱離により、マスク層１２にクラックが入ったり、泡状の欠陥が生じたり、或いは、熱的損傷が著しかったりし、それがマスク層１２の性状に影響を及ぼす。しかしながら、上記のようにモノシランと同等乃至若干少ないアンモニアを用いることによりマスク層１２の水素原子の含有量を少なくすることができる。
　次いで、図２（ｂ）に示すように、マスク層１２に開口１２ａを形成する。マスク層１２への開口１２ａの形成方法としては、例えば、反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）などのドライエッチング法、あるいはフッ酸系エッチング液を使ったウエットエッチング法等を挙げることができる。
　＜半導体層の形成＞
　以下の各半導体層の形成方法としては、有機金属気相成長法（Metal Organic Ｖapor Phase Epitaxy：ＭＯＶＰＥ）、分子線エピタキシ法（Molecular Beam Epitaxy：ＭＢＥ）、ハイドライド気相成長法（Hydride Vapor Phase Epitaxy：ＨＶＰＥ）等が挙げられ、これらのうち有機金属気相成長法が最も一般的である。以下では、有機金属気相成長法を利用した各半導体層の形成方法について説明する。
　各半導体層の形成に用いるＭＯＶＰＥ装置は、各々、電子制御される、ウエハ搬送系、ウエハ加熱系、ガス供給系、及びガス排気系で構成されている。ウエハ加熱系は、熱電対及び抵抗加熱ヒータ、その上に設けられた炭素製或いはＳｉＣ製のサセプタで構成されている。そして、ＭＯＶＰＥ装置は、ウエハ加熱系において、搬送される石英トレイのサセプタの上にセットされたサファイアウエハ１１’上に反応ガスにより半導体層を結晶成長させるように構成されている。
　－ｕ-ＧａＮ層の形成－
　上記ＭＯＶＰＥ装置を用いて、マスク層１２を設けたサファイアウエハ１１’をマスク層１２の表面が上向きになるように石英トレイ上にセットした後、サファイアウエハ１１’を１０５０～１１５０℃に加熱すると共に反応容器内の圧力を１０ｋ～１００ｋＰａとし、また、反応容器内に設置したフローチャネル内にキャリアガスとしてＨ２を流通させ、その状態を数分間保持することによりサファイアウエハ１１’をサーマルクリーニングする。
　次いで、サファイアウエハ１１’の温度を１０５０～１１５０℃とすると共に反応容器内の圧力を１０ｋ～１００ｋＰａとし、また、反応容器内にキャリアガスＨ２を１０Ｌ／ｍｉｎ程度の流量で流通させながら、そこに反応ガスとして、Ｖ族元素供給源（ＮＨ３）、及びIII族元素供給源（ＴＭＧ）を、それぞれの供給流量が０．１～５Ｌ／ｍｉｎ、及び５０～１５０μｍｏｌ／ｍｉｎとなるように流す。
　このとき、マスク層１２の表面からは結晶成長は起こらないが、マスク層１２に形成された開口１２ａから露出したサファイアウエハ１１’の表面を起点として、その上にアンドープのＧａＮが結晶成長し、図２（ｃ）に示すように、マスク層１２上にｕ-ＧａＮ層１３が形成される。なお、マスク層１２に形成された開口１２ａの部分ではＧａＮがサファイアウエハ１１’の表面の法線方向に結晶成長して層が形成され、一方、開口１２ａ以外のマスク層１２の部分では、ＧａＮが横方向に結晶成長して合一することによりその部分を被覆する層が形成される。
　なお、ｕ-ＧａＮ層１５を形成する前に低温バッファ層を形成する場合には、サファイアウエハ１１’の温度を４００～５００℃としてＧａＮを結晶成長させる。
　－ｎ型ＧａＮ層の形成－
　反応容器内の圧力を１０ｋ～１００ｋＰａとし、また、反応容器内にキャリアガスＨ２を５～１５Ｌ／ｍｉｎ（以下、ガス流量は基準状態（０℃、１気圧）での値とする）の流量で流通させながら、そこに反応ガスとして、Ｖ族元素供給源（ＮＨ３）、III族元素供給源１（ＴＭＧ）、及びｎ型ドーピング元素供給源（ＳｉＨ４）を、それぞれの供給流量が０．１～５Ｌ／ｍｉｎ、５０～１５０μｍｏｌ／ｍｉｎ、及び１～５×１０－３μｍｏｌ／ｍｉｎとなるように流す。
　このとき、図２（ｄ）に示すように、ｕ-ＧａＮ層１３に連続してｎ型ＧａＮが結晶成長してｎ型ＧａＮ層１４が形成される。
　－多重量子井戸層の形成－
　サファイアウエハ１１’の温度を８００℃程度とすると共に反応容器内の圧力を１０ｋ～１００ｋＰａとし、また、反応容器内にキャリアガスＮ２を５～１５Ｌ／ｍｉｎの流量で流通させながら、そこに反応ガスとして、Ｖ族元素供給源（ＮＨ３）、III族元素供給源１（ＴＭＧ）、及びIII族元素供給源２（ＴＭＩ）を、それぞれの供給流量が０．１～５Ｌ／ｍｉｎ、５～１５μｍｏｌ／ｍｉｎ、及び２～３０μｍｏｌ／ｍｉｎ流す。このとき、ｎ型ＧａＮ層１４に連続してＩｎＧａＮが結晶成長して井戸層１５ａが形成される。
　次いで、Ｖ族元素供給源（ＮＨ３）、及びIII族元素供給源（ＴＭＧ）を、それぞれの供給流量が０．１～５Ｌ／ｍｉｎ、及び５～１５μｍｏｌ／ｍｉｎとなるように流す。このとき、ＩｎＧａＮの井戸層１５ａに連続してＧａＮが結晶成長して障壁層１５ｂが形成される。
　そして、上記と同様の操作を交互に繰り返し、図２（ｅ）に示すように、井戸層１５ａと障壁層１５ｂとを交互に形成することにより多重量子井戸層１５を構成する。なお、多重量子井戸層１５の発光波長は井戸層１５ａの井戸幅（井戸層の厚み）とＩｎＮ混晶比に依存し、ＩｎＮ混晶比が高いほど発光波長は長波長となる。ＩｎＮ混晶比はＴＭＩのモル流量／（ＴＭＧのモル流量＋ＴＭＩのモル流量）と成長温度によって決定される。
　－ｐ型ＡｌＧａＮ層及びＧａＮ層の形成－
　サファイアウエハ１１’の温度を１０００～１１００℃とすると共に反応容器内の圧力を１０ｋ～１００ｋＰａとし、また、反応容器内にキャリアガスのＨ２を５～１５Ｌ／ｍｉｎの流量で流通させながら、そこに反応ガスとして、Ｖ族元素供給源（ＮＨ３）、III族元素供給源１（ＴＭＧ）、III族元素供給源３（ＴＭＡ）、及びｐ型ドーピング元素供給源（Ｃｐ２Ｍｇ）を、それぞれの供給流量０．１～５Ｌ／ｍｉｎ、５０～１５０μｍｏｌ／ｍｉｎ、２～８０μｍｏｌ／ｍｉｎ、及び０．０３～３０μｍｏｌ／ｍｉｎ流す。
　このとき、図２（ｆ）に示すように、多重量子井戸層１５に連続してＡｌＧａＮが結晶成長してｐ型ＡｌＧａＮ層１６が形成される。
　引き続き、反応ガスとして、Ｖ族元素供給源（ＮＨ３）、III族元素供給源１（ＴＭＧ）、及びｐ型ドーピング元素供給源（Ｃｐ２Ｍｇ）を、それぞれの供給流量０．１～５Ｌ／ｍｉｎ、５０～１５０μｍｏｌ／ｍｉｎ、及び０．０３～３０μｍｏｌ／ｍｉｎ流す。
　このとき、図２（ｆ）に示すように、ｐ型ＡｌＧａＮ層１６に連続してｐ型ＧａＮが結晶成長してｐ型ＧａＮ層１７が形成される。
　＜電極の形成＞
　半導体層を積層形成したサファイアウエハ１１’を部分的に反応性イオンエッチングすることによりｎ型ＧａＮ層１４を露出させた後、真空蒸着、スパッタリング、ＣＶＤ（Chemical Vapor Deposition）等の方法によりｎ型ＧａＮ層１４上にｎ型電極１８及びｐ型ＧａＮ層１７上にｐ型電極１９をそれぞれ形成する。
　そして、サファイアウエハ１１’を劈開することにより個々の半導体発光素子１０に分断する。
　（試験評価１）
　サファイア基板上に並行に延びる複数の溝（上記実施形態におけるマスク層に形成した開口部相当）を形成した上にｕ-ＧａＮ層を設けたことを除いて上記実施形態と同様の構成の半導体発光素子では、外部量子効率が４３％であった。なお、この半導体発光素子は、上記実施形態に係る半導体発光素子において、マスク層の屈折率がサファイア基板の屈折率と同一である場合に相当する。
　平坦なサファイア基板上にマスク層を設けずにｕ-ＧａＮ層を設けたことを除いて上記実施形態と同様の構成の半導体発光素子では、外部量子効率が３３．８％であった。なお、この半導体発光素子は、上記実施形態に係る半導体発光素子において、マスク層の屈折率がｕ-ＧａＮ層の屈折率と同一である場合に相当する。
　平坦なサファイア基板上に並行に延びる複数の溝の開口部を形成したＳｉＯ２のマスク層を設け、その上にｕ-ＧａＮ層を設けたことを除いて上記実施形態と同様の構成の半導体発光素子では、外部量子効率が３８．４％であった。
　以上の結果に最も合致するシミュレーションを行ったところ、マスク層の屈折率が１．４５のとき外部量子効率が３８．４、マスク層の屈折率が１．６０のとき外部量子効率が４２．２、マスク層の屈折率が１．７６のとき外部量子効率が４３．２、マスク層の屈折率が１．８８のとき外部量子効率が４２．８、マスク層の屈折率が２．０１のとき外部量子効率が４２．１、マスク層の屈折率が２．２１のとき外部量子効率が４１．０、マスク層の屈折率が２．３５のとき外部量子効率が３７．８、及びマスク層の屈折率が２．５４のとき外部量子効率が３３．８となった。
　図３は、以上の結果に基づいたマスク層の屈折率と外部量子効率との関係を示す。
　図３によれば、マスク層の屈折率がＳｉＯ２の屈折率よりも大きく且つＧａＮ層の屈折率よりも小さいことにより外部量子効率が高くなることが分かる。
　（試験評価２）
　プラズマＣＶＤ装置（反応ガス供給部とウエハテーブルとの間の間隔：２５ｍｍ）を用い、ウエハテーブル上にサファイアウエハをセットした後、サファイアウエハの温度を３５０℃に加熱すると共に反応容器内の放電圧力を１００Ｐａとし、反応容器内に反応ガスとして、モノシラン、アンモニア、及び窒素を、それぞれの供給流量が５ｍＬ／ｍｉｎ、２ｍＬ／ｍｉｎ、及び５０ｍＬ／ｍｉｎとなるように供給し、サファイアウエハ上に被膜を成膜した。また、放電周波数を１３．５６ＭＨｚとし、高周波電力を５０Ｗとした。
　成膜された被膜について、フーリエ変換型赤外分光光度計（ナノメトリクス社製　型番：ＱＳ１２００）を用いて赤外線吸収スペクトル解析したところ窒化ケイ素であることが分かった。また、この窒化ケイ素の被膜について、エリプソメータ（堀場製作所社製　商品名：UVISEL/M200-VIS-AG-200S）を用いて屈折率を測定したところ２．０であった。
　次に、反応ガスとして笑気を供給したことを除いて上記と同様にして酸化窒化ケイ素の被膜を成膜した。被膜の成膜は、笑気の供給流量を変えて複数回行った。そして、各成膜された酸化窒化ケイ素の被膜について屈折率を測定した。
　図４は笑気の供給流量と酸化窒化ケイ素の被膜の屈折率との関係を示す。
　図４によれば、笑気の供給流量が０～６ｍＬ／ｍｉｎの範囲で増えると、酸化窒化ケイ素の被膜の屈折率が２．０から１．６程度まで低下することが分かる。また、笑気の供給流量が約３ｍＬ／ｍｉｎのとき、酸化窒化ケイ素の被膜の屈折率がサファイアと同じ１．７となることが分かる。
　（試験評価３）
　試験評価２で用いたのと同一のプラズマＣＶＤ装置を用い、ウエハテーブル上にサファイアウエハをセットした後、サファイアウエハの温度を３５０℃に加熱すると共に反応容器内の放電圧力を１００Ｐａとし、反応容器内に反応ガスとして、モノシラン、アンモニア、窒素、及び笑気を、それぞれの供給流量が５ｍＬ／ｍｉｎ、２ｍＬ／ｍｉｎ、５０ｍＬ／ｍｉｎ、及び３ｍＬ／ｍｉｎとなるように供給し、サファイアウエハ上に酸化窒化ケイ素の被膜を成膜した。また、放電周波数を１３．５６ＭＨｚとし、高周波電力を５０Ｗとした。
　次に、反応ガスとして水素を供給したことを除いて上記と同様にして酸化窒化ケイ素の被膜を成膜した。被膜の成膜は、水素の供給流量を変えて複数回行った。
　そして、各成膜された酸化窒化ケイ素の被膜について、フラットネステスター（ニデック社製　型番：ＦＴ－９００）を用いて内部応力を測定した。
　図５は水素の供給流量と酸化窒化ケイ素の被膜の内部応力との関係を示す。
　図５によれば、水素の供給流量が多くなるに従って、圧縮応力が大きくなる方向に内部応力が変化し、また、水素の供給流量が２０ｍＬ／ｍｉｎ付近において内部応力が急峻に引張側から圧縮側に変化することが分かった。従って、水素の供給流量を操作することにより酸化窒化ケイ素の被膜の内部応力を制御することができると考えられる。
　なお、被膜の内部応力について、大きな引張応力が作用していると加熱処理の際に被膜が熱膨張して割れが生じ易くなるという問題があり、一方、大きな圧縮応力が作用していると加熱処理の際に水素等が抜けることにより表面形態の荒れが生じ易くなるという問題がある。
　（試験評価４）
　反応ガスとして窒素の一部又は全部を不活性ガスであるアルゴンに置換したことを除いて、試験評価２における反応ガスをモノシラン、アンモニア、及び窒素とした場合と同様にサファイアウエハ上に酸化窒化ケイ素の被膜を成膜した。被膜の成膜は、アルゴンの置換量を変えて複数回行った。
　そして、各成膜された酸化窒化ケイ素の被膜について内部応力を測定した。
　その結果、アルゴンによる置換量が多くなるに従って、圧縮応力が大きくなる方向に内部応力が変化し、窒素の全てをアルゴンに置換した場合には１０８Ｐａオーダー半ばの圧縮応力となることが分かった。従って、窒素の一部を置換する不活性ガスの置換量を操作することにより酸化窒化ケイ素の被膜の内部応力を制御することができると考えられる。
　（試験評価５）
　放電周波数を変えたことを除いて、試験評価２における反応ガスをモノシラン、アンモニア、及び窒素とした場合と同様にサファイアウエハ上に酸化窒化ケイ素の被膜を成膜した。被膜の成膜は放電周波数を変えて複数回行った。
　そして、各成膜された酸化窒化ケイ素の被膜について内部応力を測定した。
　その結果、放電周波数を低くしていったとき、イオンプラズマ周波数付近において内部応力が急峻に引張側から圧縮側に変化し、４ＭＨｚとしたときには１×１０８Ｐａ以下の圧縮応力となることが分かった。従って、放電周波数を操作することにより酸化窒化ケイ素の被膜の内部応力を制御することができると考えられる。
　本発明は半導体発光素子及びその製造方法について有用である。
１０　半導体発光素子
１１　基板
１２　マスク層
１２ａ　開口
１３　ｕ-ＧａＮ層
１４　ｎ型ＧａＮ層
１５　多重量子井戸層
１５ａ　井戸層
１５ｂ　障壁層
１６　ｐ型ＡｌＧａＮ層
１７　ｐ型ＧａＮ層
１８　ｎ型電極
１９　ｐ型電極

Claims (7)

  1. 　ＧａＮの結晶成長が可能な表面を有する基板と、
    　上記基板の表面を覆うように設けられ該基板の表面が部分的に露出する開口が形成されていると共にＧａＮの結晶成長が不能な表面を有するマスク層と、
    　上記マスク層及び該マスク層の開口から露出した上記基板の表面を覆うように設けられたＧａＮ層と、
    を備え、
    　上記マスク層は、その屈折率がＳｉＯ２の屈折率よりも大きく且つ上記ＧａＮ層の屈折率よりも小さい半導体発光素子。
  2. 　請求項１に記載された半導体発光素子において、
    　上記マスク層の屈折率が１．４５よりも大きく且つ２．５４よりも小さい半導体発光素子。
  3. 　請求項１又は２に記載された半導体発光素子において、
    　上記マスク層が酸化窒化ケイ素で形成されている半導体発光素子。
  4. 　請求項１乃至３のいずれかに記載された半導体発光素子において、
    　上記マスク層は、その屈折率が厚さ方向に変化している半導体発光素子。
  5. 　請求項４に記載された半導体発光素子において、
    　上記マスク層は、その屈折率が厚さ方向の上記ＧａＮ層側から上記基板側に向かって漸次小さくなるように変化している半導体発光素子。
  6. 　請求項１乃至５のいずれかに記載された半導体発光素子において、
    　上記基板がサファイア基板である半導体発光素子。
  7. 　ＧａＮの結晶成長が可能な表面を有する基板と、
    　上記基板の表面を覆うように設けられ該基板の表面が部分的に露出する開口が形成されていると共にＧａＮの結晶成長が不能な表面を有するマスク層と、
    　上記マスク層及び該マスク層の開口から露出した上記基板の表面を覆うように設けられたＧａＮ層と、
    を備えた半導体発光素子の製造方法であって、
    　マスク層を、その屈折率がＳｉＯ２の屈折率よりも大きく且つＧａＮ層の屈折率よりも小さくなるようにＣＶＤ法により成膜して形成する半導体発光素子の製造方法。
PCT/JP2009/006406 2008-11-28 2009-11-26 半導体発光素子及びその製造方法 WO2010061617A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010540380A JP5464446B2 (ja) 2008-11-28 2009-11-26 半導体発光素子及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008303814 2008-11-28
JP2008-303814 2008-11-28

Publications (1)

Publication Number Publication Date
WO2010061617A1 true WO2010061617A1 (ja) 2010-06-03

Family

ID=42225502

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/006406 WO2010061617A1 (ja) 2008-11-28 2009-11-26 半導体発光素子及びその製造方法

Country Status (3)

Country Link
JP (1) JP5464446B2 (ja)
TW (1) TW201029233A (ja)
WO (1) WO2010061617A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354659A (zh) * 2011-11-02 2012-02-15 上海宏力半导体制造有限公司 掩膜成核消除方法以及选择性外延生长方法
JP4881492B2 (ja) * 2009-09-17 2012-02-22 株式会社東芝 半導体発光素子
JP2014086727A (ja) * 2012-10-18 2014-05-12 Lg Innotek Co Ltd 発光素子及び発光素子パッケージ
TWI481027B (zh) * 2011-12-09 2015-04-11 Power Integrations Inc 高品質ＧａＮ高電壓矽異質結構場效電晶體

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297010A (ja) * 2003-03-28 2004-10-21 Toyoda Gosei Co Ltd 半導体結晶の製造方法及び半導体発光素子
JP2008207974A (ja) * 2007-02-23 2008-09-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法
JP2008277430A (ja) * 2007-04-26 2008-11-13 Matsushita Electric Ind Co Ltd 窒化物半導体発光素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4402214B2 (ja) * 1999-08-25 2010-01-20 昭和電工株式会社 ＡｌＧａＩｎＰ発光ダイオード
JP4812369B2 (ja) * 2004-08-27 2011-11-09 京セラ株式会社 発光素子の製造方法
JP2007329382A (ja) * 2006-06-09 2007-12-20 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオード素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297010A (ja) * 2003-03-28 2004-10-21 Toyoda Gosei Co Ltd 半導体結晶の製造方法及び半導体発光素子
JP2008207974A (ja) * 2007-02-23 2008-09-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法
JP2008277430A (ja) * 2007-04-26 2008-11-13 Matsushita Electric Ind Co Ltd 窒化物半導体発光素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4881492B2 (ja) * 2009-09-17 2012-02-22 株式会社東芝 半導体発光素子
CN102354659A (zh) * 2011-11-02 2012-02-15 上海宏力半导体制造有限公司 掩膜成核消除方法以及选择性外延生长方法
TWI481027B (zh) * 2011-12-09 2015-04-11 Power Integrations Inc 高品質ＧａＮ高電壓矽異質結構場效電晶體
JP2014086727A (ja) * 2012-10-18 2014-05-12 Lg Innotek Co Ltd 発光素子及び発光素子パッケージ

Also Published As

Publication number Publication date
JP5464446B2 (ja) 2014-04-09
TW201029233A (en) 2010-08-01
JPWO2010061617A1 (ja) 2012-04-26

Similar Documents

Publication Publication Date Title
JP5468709B2 (ja) 窒化物半導体発光素子、光源及びその製造方法
WO2012127801A1 (ja) 多波長発光素子及びその製造方法
JP4984119B2 (ja) 窒化物半導体結晶ないしそれを用いた発光素子及びその製造方法
JP4055304B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP4033644B2 (ja) 窒化ガリウム系発光素子
US20080087881A1 (en) Semiconductor Multilayer Substrate, Method For Producing Same And Light-Emitting Device
JP2008182069A (ja) 半導体発光素子
JP4882351B2 (ja) 半導体積層基板、その製造方法及び発光素子
JP6019541B2 (ja) 半導体発光素子
JP4734786B2 (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
JP5464446B2 (ja) 半導体発光素子及びその製造方法
US8163573B2 (en) Method for manufacturing nitride semiconductor element
JP2008141005A (ja) 半導体基板、半導体装置およびその製造方法
JP2007036174A (ja) 窒化ガリウム系発光ダイオード
JP3670927B2 (ja) 窒化物系半導体発光素子
JP5557180B2 (ja) 半導体発光素子の製造方法
JP2005213075A (ja) ＧａＮ単結晶基板およびその製造方法ならびに発光デバイス
WO2014136393A1 (ja) 加工基板及びそれを用いた半導体装置
JP2005322944A (ja) 窒化ガリウム系半導体発光素子の評価方法および製造方法
JP5822190B2 (ja) 多波長発光素子及びその製造方法
JP4284944B2 (ja) 窒化ガリウム系半導体レーザ素子の製造方法
JP4304984B2 (ja) 窒化物半導体成長基板およびそれを用いた窒化物半導体素子
JP2001102633A (ja) 窒化物系化合物半導体発光素子の製造方法
JP7422496B2 (ja) 構造体、光デバイス、光デバイスの製造方法、構造体の製造方法
JPH11354456A (ja) 半導体の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09828867

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2010540380

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09828867

Country of ref document: EP

Kind code of ref document: A1