JP5468709B2 - 窒化物半導体発光素子、光源及びその製造方法 - Google Patents

窒化物半導体発光素子、光源及びその製造方法 Download PDF

Info

Publication number
JP5468709B2
JP5468709B2 JP2013525032A JP2013525032A JP5468709B2 JP 5468709 B2 JP5468709 B2 JP 5468709B2 JP 2013525032 A JP2013525032 A JP 2013525032A JP 2013525032 A JP2013525032 A JP 2013525032A JP 5468709 B2 JP5468709 B2 JP 5468709B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
semiconductor light
well
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013525032A
Other languages
English (en)
Other versions
JPWO2013132812A1 (ja
Inventor
邦方 高橋
亮 加藤
俊治 吉田
俊哉 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013525032A priority Critical patent/JP5468709B2/ja
Application granted granted Critical
Publication of JP5468709B2 publication Critical patent/JP5468709B2/ja
Publication of JPWO2013132812A1 publication Critical patent/JPWO2013132812A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Description

本願は、非極性面を成長面とする活性層を備えた窒化物半導体発光素子、当該発光素子を備える光源、および当該発光素子の製造方法に関する。
ＧａＮ、ＡｌＮ、ＩｎＮ及びそれらの混晶に代表される窒化物半導体は、ＧａＡｓ系半導体に比べてバンドギャップ（Ｅｇ）が大きく、かつ直接遷移型の半導体材料であるという特徴を有しており、短波長発光素子の材料として有望視されている。そのなかでも、窒化ガリウム系化合物半導体（以下、ＧａＮ系半導体と呼ぶ）の研究は盛んに行われおり、青色発光ダイオード（ＬＥＤ）、緑色ＬＥＤ、ならびに、ＧａＮ系半導体を材料とする半導体レーザも既に実用化されている。
ＧａＮ系半導体は、六方晶のウルツ鉱型結晶構造を有している。図１は、ＧａＮ系半導体の単位格子を模式的に示している。ＡｌaＧａbＩｎcＮ（０≦ａ，ｂ，ｃ≦１、ａ＋ｂ＋ｃ＝１）半導体の結晶では、図１に示すＧａの一部がＡｌ及び／またはＩｎに置換され得る。
図２は、ウルツ鉱型結晶構造の面を４指数表記（六方晶指数）で表すために一般的に用いられている４つの基本ベクトルａ１、ａ２、ａ３、ｃを示している。基本ベクトルｃは、［０００１］方向に延びており、この方向は「ｃ軸」と呼ばれる。
図３は、ウルツ鉱型結晶構造の代表的な結晶面を示す模式図である。図３（ａ）は（０００１）面、図３（ｂ）は（１０−１０）面、図３（ｃ）は（１１−２０）面、図３（ｄ）は（１０−１２）面を示している。ここで、ミラー指数を表すカッコ内の数字の左に付された「−」は、「バー」を意味する。（０００１）面、（１０−１０）面、（１１−２０）面、及び（１０−１２）面は、それぞれ、ｃ面、ｍ面、ａ面、及びｒ面である。ｃ面は、ｃ軸に垂直な面であり、ｃ軸方向に極性を有する極性面である。ｍ面及びａ面はｃ軸に平行な「非極性面」である。ｒ面は「半極性面」である。ｍ面は、（１０−１０）面、（−１０１０）面、（１−１００）面、（−１１００）面、（０１−１０）面、（０−１１０）面の総称である。
ＧａＮ系半導体発光素子では、一般的に、ｃ面を主面とするＧａＮ基板（窒化ガリウム半導体基板）上に活性層を含むＧａＮ系半導体層が積層される。ＧａＮ系半導体発光素子の活性層には、一般的に、Ｉｎが用いられ、そのＩｎ組成比を増加させることにより、発光波長を長くすることができる。
ｃ面上に活性層を含むＧａＮ系半導体層を積層した場合、ｃ面は極性面であるため、活性層内にピエゾ分極による内部電界が誘起され、量子シュタルク効果が生じ、発光効率が低下する。
そこで、近年では、ピエゾ分極の影響を回避するために、ｃ面ではなく、非極性面であるｍ面上にＧａＮ系半導体層を積層することが提案されている。図４（ａ）は、表面がｍ面であるＧａＮ系半導体層の断面（基板表面に垂直な断面）における結晶構造を模式的に示している。Ｇａ原子と窒素原子は、ｍ面に平行な同一原子面上に存在するため、ｍ面に垂直な方向に分極は発生しない。なお、添加されたＩｎ及びＡｌは、Ｇａのサイトに位置し、Ｇａを置換する。Ｇａの少なくとも一部がＩｎやＡｌで置換されていても、ｍ面に垂直な方向に分極は発生しない。
参考のために、図４（ｂ）に、表面がｃ面であるＧａＮ系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示す。Ｇａ原子と窒素原子は、ｃ面に平行な同一原子面上に存在しない。その結果、ｃ面に垂直な方向に分極が発生する。
特許文献１には、ピエゾ電界の影響が抑制されていると共に、高い結晶品質を有するIII族窒化物半導体光素子を提供することを目的として、ｃ軸方向に延びる基準軸Ｃｘに直交する基準平面Ｓｃに対して有限の角度をなす主面を有するIII族窒化物半導体基板と、III族窒化物半導体基板の主面上に設けられ、III族窒化物半導体からなる井戸層、及び、III族窒化物半導体からなる複数のバリア層を含む量子井戸構造の活性層とを備え、主面は、半極性を示し、活性層は、１×１０17ｃｍ-3以上８×１０17ｃｍ-3以下の酸素濃度を有しており、複数のバリア層は、井戸層のIII族窒化物半導体基板側の下部界面と接する上部界面近傍領域において、酸素以外のｎ型不純物を１×１０17ｃｍ-3以上１×１０19ｃｍ-3以下の濃度で含むIII族窒化物半導体光素子を提供することが開示されている。
特許文献２には、活性層の結晶性を良好に維持しつつピエゾ電界の影響を充分に排除し、これにより、発光効率に優れた半導体素子を提供することを目的として、量子井戸活性層の構造を、障壁層アンドープ領域（Ｉｎ0.02Ｇａ0.98Ｎ層）、井戸層（アンドープＩｎ0.2Ｇａ0.8Ｎ層）および障壁層ｎ型領域（ｎ型Ｉｎ0.02Ｇａ0.98Ｎ層）がこの順で形成された積層構造とすることが開示されている。障壁層ｎ型領域のＳｉ濃度を５×１０18ｃｍ-3以下とすることが開示されている。
特許文献３には、サファイア基板上にｎ−クラッド層、ＭＱＷ活性層、ｐ−クラッド層が積層されており、さらに、ＭＱＷ活性層のバリア層に傾斜ドーピングを施してあり、その結果、圧縮応力によって発生するピエゾ電界効果を効果的に低減でき、発光効率の大きな窒化物半導体素子を得ることができることが開示されている。
特開２０１１−２３５３９号公報 特開２００３−２２９６４５号公報 特開２０００−３３２３６４号公報
しかしながら、上述した従来技術では、さらなる発光効率の向上が求められていた。
本願の、限定的ではない例示的なある実施形態は、向上した発光効率を有する窒化物半導体発光素子を提供する。
ある実施形態の窒化物半導体発光素子は、非極性面を成長面とし、井戸層と前記井戸層の上に配置された障壁層とを有する活性層を備えた窒化物半導体発光素子であって、前記井戸層はＩｎを含有し、前記活性層は、前記井戸層内、前記井戸層と前記障壁層との間、または前記障壁層内における前記井戸層側の領域に配置されたＳｉドープ層を含み、前記障壁層における成長方向側界面のＳｉ濃度は、０であるか、または前記Ｓｉドープ層のＳｉ濃度よりも低い。
本発明の一態様にかかる窒化物半導体発光素子によれば、発光効率を向上させることができる。
ＧａＮの単位格子を模式的に示す斜視図である。 ウルツ鉱型結晶構造の基本ベクトルａ１、ａ２、ａ３、ｃを示す斜視図である。 （ａ）から（ｄ）は、ウルツ鉱型結晶構造の代表的な結晶面を示す模式図である。 （ａ）はｍ面ＧａＮ系半導体の断面図、（ｂ）はｃ面ＧａＮ系半導体の断面図である。 本発明の実施形態においてＴＭＩとＴＭＧを独立に供給して形成した活性層の波長とＳｉＨ4を添加した期間との相関を示す。 非極性面を主面とする発光素子の発光強度と、障壁層におけるＳｉドープ濃度との関係を示す図である。 本発明の実施形態において、（ａ）は窒化ガリウム系化合物半導体発光素子の構成を模式的に示す断面図、（ｂ）は多重井戸活性層の構成を模式的に示す断面図である。 本発明の実施形態において、窒化ガリウム系化合物半導体発光素子の構成を模式的に示す断面図である。 本発明の実施形態における窒化ガリウム系化合物半導体発光素子の活性層を作製する際の成長シーケンスの一例を示す模式図である。 本発明の実施形態において、（ａ）は比較例（Ａ）で作製した試料のフォトルミネッセンスプロファイル、（ｂ）は実施例（Ｂ）で作製した試料のフォトルミネッセンスプロファイルを示すグラフである。 本発明の実施形態において作製した試料の二次イオン質量分析ＳＩＭＳによる分析結果を示す図である。 本発明の実施形態２において、（ａ）は窒化ガリウム系化合物半導体発光素子の構成を模式的に示す断面図、（ｂ）は多重井戸活性層の構成を模式的に示す断面図である。 本発明の実施形態２における窒化ガリウム系化合物半導体発光素子の活性層を作製する際の成長シーケンスの一例を示す模式図である。 白色光源の実施形態を示す断面図である。
本実施形態のある窒化物半導体発光素子は、非極性面を成長面とし、井戸層と前記井戸層の上に配置された障壁層とを有する活性層を備えた窒化物半導体発光素子であって、前記井戸層はＩｎを含有し、前記活性層は、前記井戸層内、前記井戸層と前記障壁層との間、または前記障壁層内における前記井戸層側の領域に配置されたＳｉドープ層を含み、前記障壁層における成長方向側界面のＳｉ濃度は、０であるか、または前記Ｓｉドープ層のＳｉ濃度よりも低い。
この構成を有することにより、発光効率を向上させることができる。
前記井戸層の厚さは３ｎｍ以上２０ｎｍ以下であってもよい。
前記井戸層のＩｎの組成比は５％以上３０％以下であってもよい。
前記井戸層の厚さ方向のＩｎ濃度の最大値と最小値との差は１０％以下であってもよい。
前記井戸層は、窒化ガリウム系化合物半導体から形成されていてもよい。
前記障壁層は、前記Ｓｉドープ層以外の領域においてｎ型不純物を含んでおり、前記ｎ型不純物はシリコン、酸素、ゲルマニウム、及びスズのうちの少なくとも一つであってもよい。
前記Ｓｉドープ層のＳｉ濃度は、前記障壁層のｎ型不純物の濃度よりも高くてもよい。
前記Ｓｉドープ層の厚さは、前記障壁層の厚さの１０％以下であってもよい。
前記Ｓｉドープ層のＳｉ濃度は、前記井戸層に含まれるＩｎ濃度より低くてもよい。
前記Ｓｉドープ層のＳｉの組成比は、０．１％より低くてもよい。
前記Ｓｉドープ層は、前記障壁層内における前記井戸層側の領域に配置され、前記Ｓｉドープ層は、前記障壁層と前記井戸層との界面から、前記障壁層の厚さの５０％以下の範囲に配置されていてもよい。
前記Ｓｉドープ層の厚さは、０．３ｎｍ以上０．８ｎｍ以下であってもよい。
前記Ｓｉドープ層の厚さは、前記障壁層の厚さの５０％以下であってもよい。
前記Ｓｉドープ層は、前記井戸層内に存在し、前記Ｓｉドープ層のＩｎ濃度は、前記井戸層内における前記Ｓｉドープ層以外の部分のＩｎ濃度の９０％未満であってもよい。
前記Ｓｉドープ層は、前記井戸層を３ｎｍ以下の厚さに分割していてもよい。
前記Ｓｉドープ層は、ＡｌaＩｎbＧａcＮ（０≦ａ≦１、０≦ｂ＜１、０＜ｃ≦１）にＳｉがドープされた層であってもよい。
前記井戸層は、ＡｌxＩｎyＧａzＮ（０≦ｘ＜１、０＜ｙ＜１、０＜ｚ＜１）から形成されていてもよい。
前記障壁層の厚さは７ｎｍ以上４０ｎｍ以下であってもよい。
前記活性層は、多重量子井戸構造を有していてもよい。
前記活性層は、複数の前記井戸層と、各井戸層の間に設けられた複数の前記障壁層と有していてもよい。
前記活性層の成長面の法線とｍ面の法線とが形成する角度が５度以下であってもよい。
本実施形態のある光源は、本実施形態の窒化物半導体発光素子と、前記窒化物半導体発光素子から放射された光の波長を変換する蛍光物質を含む波長変換部と、を備えていてもよい。
本実施形態のある製造方法は、非極性面を成長面としてＩｎを含有する井戸層を形成する工程と、前記非極性面を成長面として、前記井戸層の上に障壁層を形成する工程と、を含み、前記井戸層を形成した後であって、前記障壁層を形成する前に、Ｓｉを含む原料を供給してＳｉドープ層を形成する工程を含み、前記障壁層における成長方向側界面のＳｉ濃度は、０であるか、または前記Ｓｉドープ層のＳｉ濃度よりも低い。
本実施形態の他の製造方法は、非極性面を成長面としてＩｎを含有する井戸層を形成する工程と、前記非極性面を成長面として、前記井戸層の上に障壁層を形成する工程と、を含み、前記井戸層を形成する工程中は、少なくともＳｉを含む原料を供給してＳｉドープ層を形成する工程を含む。
前記Ｓｉドープ層を形成する工程において、Ｉｎ供給を抑制または停止してもよい。
本実施形態の他の製造方法は、非極性面を成長面としてＩｎを含有する井戸層を形成する工程と、前記非極性面を成長面として、前記井戸層の上に障壁層を形成する工程と、を含み、前記障壁層を形成する工程は、Ｓｉを含む原料を供給することにより、前記障壁層のうち前記井戸層側の領域にＳｉドープ層を形成する工程を含み、前記障壁層における成長方向側界面のＳｉ濃度は、０であるか、または前記Ｓｉドープ層のＳｉ濃度よりも低い。
以下、本願発明者らが検討を行うことによって得た知見について説明する。
本願発明者らは、非極性面を成長面とする井戸層を形成する場合に、Ｉｎの取込効率がｃ面に比べて極めて低く、Ｉｎ組成のばらつきが大きくなり、発光効率が低下することを発見した。そこで、本発明者らは、Ｉｎの取込効率を向上させ、Ｉｎ組成のばらつきを抑制し、発光効率を向上させるべく、種々の検討を行った。これらの検討の結果、ｎ型ドーパントの一種であるシリコン（Ｓｉ）を活性層に添加することにより、Ｉｎの蒸発または抜けが抑制でき、Ｉｎ組成のばらつきが抑制できることを発見した。以下に検討した内容について具体的に記載する。
ＩｎＧａＮ層を構成するＩＩＩ族元素であるＩｎとＧａの原料ガスを、ある間隔をあけてそれぞれ間欠的に独立に成長炉内に供給した。この工程を複数回繰返すことによって、成長炉内に設置された非極性面を主面としたＧａＮ基板上に所望の厚さのＩｎＧａＮ層を成長した。Ｉｎの原料ガスとしては例えばトリメチルインジウム（ＴＭＩ）ガス、Ｇａの原料ガスとしては例えばトリメチルガリウム（ＴＭＧ）ガスを使用した。ＩｎＧａＮ層を構成するＶ族元素である窒素源として、例えばアンモニア（ＮＨ3）ガスを使用した。そして、ＩｎＧａＮ層の成長中にはＮＨ3ガスを連続的に成長炉内に供給した。更に、Ｓｉ源として、例えばシラン（ＳｉＨ4）ガスを使用した。そして、ＴＭＩガスのみを供給中（この期間を期間Ａと呼ぶ）及びＴＭＧガスのみを供給中（この期間を期間Ｂと呼ぶ）のそれぞれの期間について、ＳｉＨ4ガスをＴＭＩガスもしくはＴＭＧガスの供給と同時に成長炉内に間欠的に供給した。期間ＡにＳｉＨ4を供給して成長したＩｎＧａＮ層をサンプルＡ、期間ＢにＳｉＨ4を供給して成長したＩｎＧａＮ層をサンプルＢと呼ぶ。サンプルＡ及びサンプルＢの作製は、ＳｉＨ4ガスを成長炉に供給する期間がそれぞれ期間Ａ及び期間Ｂであること以外は全て同一条件で行った。また、期間Ａ及び期間Ｂのどちらの期間にもＳｉＨ4を供給しないでＩｎＧａＮ層を成長したサンプルを参照用サンプルとした。参照用サンプルは、ＳｉＨ4を成長炉に供給しない以外はサンプルＡ及びサンプルＢと全て同一条件で行った。サンプルＡ、サンプルＢ及び参照用サンプルを、室温雰囲気でのフォトルミネッセンス測定によって発光波長を評価した。
図５にサンプルＡ及びサンプルＢについてフォトルミネッセンスで評価した発光波長の結果を示す。なお、この図に、比較の為にＳｉＨ4を供給していない参照用サンプルの発光波長の測定結果についても示している。この結果より、Ｇａのみを供給中である期間ＢにおいてＳｉＨ4を供給することによって、ＩｎＧａＮ層の発光波長が長波長化することが明らかとなった。ＳｉＨ4を供給しない参照サンプルと比べて、発光波長がおよそ１０ｎｍ長波長化している。一方、Ｉｎのみを供給している期間ＡにＳｉＨ4を供給した場合では、逆に参照サンプルに比べて２ｎｍ程度発光波長が短波長化することが分かった。
これらの結果から、本願発明者らは、Ｓｉ源であるＳｉＨ4をＧａ供給中に添加することによって、非極性面を主面とした基板上に成長中のＩｎＧａＮ層表面に取り込まれたＩｎの蒸発による抜けを抑制、すなわち、ＩｎＧａＮ層へのＩｎの取込効率を向上させることが可能であることを見いだした。さらに、Ｓｉ源であるＳｉＨ4を非極性面基板上のＩｎＧａＮ層成長時におけるＩｎ供給中に添加すると、波長が短くなり、Ｉｎ取込効率が低下する場合があることを発見した。これらのＳｉ添加によるＩｎ取込効率への効果の詳細な機構は現時点では不明であるが、Ｓｉ添加によって成長層界面の歪みが緩和することによってＩｎＧａＮ層からＩｎの蒸発による抜けが抑制されるものと考えられる。ｃ面のような極性面基板上に成長するＩｎＧａＮ層ではもともとのＩｎの取込効率が高いために、上述のＳｉを添加する効果は不明であったが、ｍ面のような非極性面ではＩｎの取込効率が低い為に、Ｓｉの添加効果が顕著になったと考えられる。
特許文献１には、「本発明に係るIII族窒化物半導体光素子においては、活性層のバリア層は、井戸層のIII族窒化物半導体基板側の界面と接する界面近傍領域において、酸素以外のｎ型不純物を１×１０17ｃｍ-3以上の濃度で含んでいる。これにより、バリア層のモフォロジーが改善するため、当該界面近傍領域に接するように当該界面近傍領域上にエピタキシャル成長する井戸層のモフォロジーが改善し、活性層全体の結晶品質が向上する。」ことが開示されている。しかしながら、井戸層の基板側界面の近傍でバリア層のＳｉドープ濃度を高濃度にしても、Ｉｎの取込みは向上しないと考えられる。むしろバリア層の成長中に添加したＳｉＨ4が、ＩｎＧａＮ井戸層の成長開始時に残留すると、Ｉｎの取込効率が低下する可能性がある。
さらに、特許文献１には、「本発明に係るIII族窒化物半導体光素子において、複数のバリア層は、井戸層の界面と接する界面近傍領域において、酸素以外のｎ型不純物を１×１０17ｃｍ-3以上１×１０19ｃｍ-3以下の濃度で含むことが好ましい。これにより、バリア層は、井戸層の界面と接する全ての界面近傍領域において、１×１０17ｃｍ-3以上１×１０19ｃｍ-3以下の濃度の酸素以外のｎ型不純物を含む。その結果、バリア層のモフォロジーはさらに改善されるため、活性層の各層のモフォロジーもさらに改善する。その結果、素子の結晶品質がさらに高くなる。」ことが開示されている。しかしながら、井戸層との全ての界面におけるバリア層のＳｉドープ濃度を高濃度にすることで、井戸層の基板側の界面では上述のように残留Ｓｉの影響によりＩｎの取込効率が低下する可能性がある。従って、特許文献１の構造では、層厚方向で井戸層内のＩｎの組成が不均一な分布となる可能性がある。
特許文献２には、「活性層の結晶性を良好に維持しつつピエゾ電界の影響を充分に排除し、これにより、発光効率に優れた半導体素子を提供することを目的」として、「前記障壁層は、ｎ型不純物のドープされたｎ型領域とアンドープ領域とを含み、前記ｎ型領域の不純物濃度が５×１０18ｃｍ-3以下であり、前記アンドープ領域上に前記井戸層が形成され、該井戸層上に前記ｎ型領域が形成されたことを特徴とする量子井戸構造」が開示されている。
特許文献３には、「ピエゾ電界効果を大きく低減でき、発光効率の大きなＧａＮ系半導体素子を提供する」ことを目的とし、「活性層と、該活性層を挟むクラッド層とを備えた窒化物半導体素子であって、該窒化物半導体結晶の最表面が窒素面となっており、該窒化物半導体素子の多重量子井戸活性層のバリア層にｎ型不純物が、ｎクラッド側が多くなるように添加してある窒化物半導体素子」が開示されている。
特許文献２、３の発明は、極性面成長を前提として、極性面により発生するピエゾ電界低減を課題としているのに対し、本発明の実施形態では、ピエゾ電界の影響が無い非極性面を前提としているので、特許文献２、３の発明の課題は発生しない。また、極性面を成長面とする場合には、ＩｎＧａＮ活性層の形成時におけるＩｎの取込効率は高いので、本発明の課題は発生しない。すなわち、特許文献２、３の発明と本発明による実施形態とは、本質的な課題が異なっている。
本発明者らが障壁層のＳｉドープ濃度に関する検討を行った結果、以下のことが明らかになった。図６に非極性面を主面とする発光素子の発光強度と、障壁層におけるＳｉドープ濃度との関係を示す。Ｓｉドーピングは障壁層成長中にＳｉＨ4ガスを添加することによって行い、障壁層内において均一のＳｉドープ濃度となるように成長した。評価を行った各発光素子の構造は障壁層におけるＳｉドープ濃度以外は全て同一としている。この図から、障壁層のＳｉドープ濃度が１．５×１０18ｃｍ-3以下の場合は、濃度の上昇とともに発光強度が上昇するが、障壁層のＳｉドープ濃度が１．５×１０18ｃｍ-3を超えると、発光強度が低下することが分かる。従って、障壁層全体のＳｉ濃度を最適値とすることにより、発光特性を向上させることができるが、さらなる発光特性の向上が求められる。更に、障壁層に高濃度のＳｉをドーピングすると、障壁層の結晶性が低下し、障壁層上に形成するＩｎＧａＮ井戸層の結晶性も低下する。
さらに検討を進めた結果、本発明者らは、井戸層と障壁層が周期的に繰り返された量子井戸構造において、ＩｎＧａＮ井戸層形成直後に高濃度のＳｉドープ層を形成することが、井戸層のＩｎの蒸発または抜けの抑制に特に有効であることを見出した。このような構造によって、成長面に平行な方向及び層厚方向のＩｎ組成を高められ、発光素子の発光波長を長波長化することが可能となる。ここで、Ｓｉドープ層の厚さを適切な範囲とすることにより、Ｓｉドープ層の下に形成された井戸層のＩｎの蒸発または抜けを防止しつつ、Ｓｉドープ層の上に形成される障壁層および井戸層の結晶性の低下を低減し、内部量子効率および発光強度を向上させることができる。
本発明者らの検討では、Ｓｉドープ層を１原子層の厚さ又は０．３ｎｍの厚さ以上とすることにより、Ｓｉドープ層の下に形成された井戸層からのＩｎの蒸発または抜けをさらに抑制することができる。また、Ｓｉドープ層の厚さを障壁層の厚さの１０％以下とすることにより、Ｓｉドープ層の上に形成された障壁層および井戸層の結晶性の低下をさらに防止することができた。
また、必ずしもＩｎＧａＮ井戸層形成直後にＳｉドープ層を形成しなくても、障壁層におけるＩｎＧａＮ井戸層側の領域にＳｉドープ層を形成すれば、井戸層のＩｎの蒸発または抜けを抑制できる。また、井戸層内にＳｉドープ層を形成しても、井戸層のＩｎの蒸発または抜けを抑制できる。
障壁層にＳｉやＭｇなど、ｎ型またはｐ型を示すドーパントが含まれていても、上記効果を得ることができる。さらに、ＧａＮ系半導体発光素子以外の窒化物半導体発光素子においても、同様のことがいえる。
（実施形態１）
以下、図７を参照しながら、実施形態１の窒化物半導体発光素子を説明する。
図７（ａ）に示すように、本実施形態の窒化物半導体発光素子は、非極性面を成長面とするＧａＮ／ＩｎＧａＮ多重量子井戸活性層１０５を備える。ＧａＮ／ＩｎＧａＮ多重量子井戸活性層１０５は、Ｉｎを含有するＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４と、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４の上に配置されたＧａＮ障壁層１０３とを有するＧａＮ／ＩｎＧａＮ多重量子井戸活性層１０５を備える。
図７（ａ）において、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４およびＧａＮ障壁層１０３は、交互に複数設けられている。
図７（ｂ）に示すように、Ｓｉドープ層１１０が、ＧａＮ障壁層１０３内において、下側に位置するＩｎ y Ｇａ 1-y Ｎ（０＜ｙ＜１）井戸層１０４に接するように設けられている。
図８に示すように、Ｓｉドープ層１１０は、ＧａＮ障壁層１０３内におけるＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４側の領域に配置されていてもよい。ここで、「ＧａＮ障壁層１０３内におけるＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４側の領域」とは、例えば、ＧａＮ障壁層１０３において、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４の界面からの距離がＧａＮ障壁層１０３の厚さの５０％以下の領域のことを言う。
本実施形態において、それぞれのＧａＮ障壁層１０３のうちｐ型電極１０９に近い側の界面は、「成長方向側界面１０３ａ」と称される。ＧａＮ障壁層１０３における成長方向側界面１０３ａのＳｉ濃度は、０であるか、またはＳｉドープ層１１０のＳｉ濃度よりも低い。ＧａＮ障壁層１０３における成長方向側界面１０３ａに、意図的なＳｉの供給を行っていない場合でも、他の領域からのＳｉの混入が生じることもある。また、Ｓｉ濃度の測定方法に依存して、ＧａＮ障壁層１０３における成長方向側界面１０３ａにＳｉが観測される場合がある。このような場合には、ＧａＮ障壁層１０３における成長方向側界面１０３ａのＳｉ濃度は、例えば１０15ｃｍ-3以下である。
Ｓｉドープ層１１０において、Ｓｉの組成比は、例えば０．０００１％以上であって、０．１％より低くてもよい。Ｓｉの組成比が０．０００１％以上であることにより、井戸層のＩｎの蒸発または抜けの抑制に効果がある。Ｓｉの組成比が０．１％より低いことにより、ＧａＮ障壁層内における欠陥の発生を抑制することができる。
Ｓｉドープ層１１０におけるＳｉ濃度は、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４におけるＩｎ濃度よりも低くてもよい。この場合には、Ｉｎ濃度より低いＳｉ濃度のＳｉドープ層であっても、井戸層界面の歪みが緩和する効果によって井戸層からのＩｎの蒸発による抜けを抑制することを実験により確認している。
本実施形態によると、Ｓｉドープ層１１０を形成することにより、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４の厚さ方向のＩｎ濃度の最大値と最小値との差を１０％以下とすることができる。
次に、本実施形態の窒化物半導体発光素子の製造方法を説明する。
本実施形態で使用する結晶成長用の基板１０１としては、非極性面であるｍ面ＧａＮ基板を使用した。基板１０１としては、表面にｍ面ＧａＮ層が形成されたｍ面ＳｉＣ基板、ｍ面ＧａＮ層が形成されたｒ面サファイア基板やｍ面サファイア基板であってもよい。最も重要な点は、活性層がｍ面窒化物系半導体層であることである。
なお、本発明においては、「ｍ面」は、±５°の範囲内でｍ面（傾斜していない場合のｍ面）から所定の方向に傾斜している面を含む。現実のｍ面半導体層の成長面は、ｍ面に対して完全に平行な面である必要はなく、ｍ面から所定の角度で傾斜していてもよい。傾斜角度は、活性層主面の法線とｍ面の法線とが形成する角度により規定される。傾斜角度θの絶対値は、ｃ軸方向において５°以下、または１°以下の範囲であればよい。また、ａ軸方向において５°以下、または１°以下の範囲であればよい。この傾斜は、全体的にｍ面から傾斜しているが、微視的には１〜数原子層オーダーの高さのステップによって構成され、多数のｍ面領域を含んでいるものを含む。このため、ｍ面から絶対値で５°以下の角度で傾斜している面は、ｍ面と同様の性質を有すると考えられる。
なお、傾斜角度θの絶対値が５°より大きくなると、上述のピエゾ電界によって内部量子効率が低下する場合が有る。しかし、傾斜角度θを例えば５°に設定した場合でも、製造ばらつきにより、現実の傾斜角度θは５°から±１°程度ずれる可能性がある。このような製造ばらつきを完全に排除することは困難であり、また、この程度の微小な角度ずれは、本発明の実施形態の効果を妨げるものでもない。なお、ｍ面以外の非極性面も、その非極性面から±５°の範囲内で傾いている面を含む。
ＧａＮ／ＩｎＧａＮ多重量子井戸活性層１０５をはじめとする窒化ガリウム系化合物半導体層の成長は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で行った。成長前基板洗浄として、まず基板１０１をバッファードフッ酸溶液（ＢＨＦ）で洗浄し、その後十分に水洗して乾燥する。基板１０１は洗浄後、なるべく空気に触れさせないようにして、ＭＯＣＶＤ装置の反応室に載置する。その後、窒素源であるアンモニア（ＮＨ3）のみを供給しながら基板をおよそ８５０℃まで加熱して基板表面をクリーニング処理する。
次にトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、さらにシラン（ＳｉＨ4）を供給し、基板を１１００℃程度に加熱してｎ−ＧａＮ層１０２を堆積する。シランはｎ型ドーパントであるＳｉを供給する原料ガスである。
次にＳｉＨ4の供給を止め、基板の温度を８００℃未満まで降温してＧａＮ障壁層１０３を堆積する。さらにトリメチルインジウム（ＴＭＩ）の供給を開始してＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４を堆積する。ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４は、窒化ガリウム系化合物半導体から形成されている。
本実施形態では、ＧａＮ障壁層１０３とＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４は２周期以上で交互に堆積することで、発光部となるＧａＮ／ＩｎＧａＮ多重量子井戸活性層１０５を形成する。２周期以上とするのは、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４の数が多い方が、大電流駆動時において井戸層内部のキャリア密度が過剰に大きくなることを防ぎ、また活性層をオーバーフローするキャリアの数を減らすことができるため、素子の特性が良好となるためである。ただし、１つの活性層が２つのＧａＮ障壁層１０３によって挟まれた単一のＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４を有していてもよい。また、ｎ−ＧａＮ層１０２の上にＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４を直接形成し、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４の上にＧａＮ障壁層１０３を形成してもよい。この場合、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４およびＧａＮ障壁層１０３は、それぞれ１つずつ設けられていてもよい。
ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４は厚さが３ｎｍ以上２０ｎｍ以下となるように成長時間を調整して堆積をおこなってもよい。厚さが３ｎｍ以上である場合には、本実施形態の方法を用いることによるＩｎの偏在を効果的に抑制することができる。さらに、ｍ面成長により、ピエゾ電界の影響を抑制できるので、井戸層の厚さを６ｎｍ以上にすることができる。これにより発光効率のドループを低減することができる。また、厚さが２０ｎｍ以下であることにより、素子の大型化を回避できる。
また、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４を隔てるＧａＮ障壁層１０３の厚さが６ｎｍ以上４０ｎｍ以下となるように成長時間を調整して堆積をおこなってもよい。厚さが６ｎｍ以上であることにより、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４に対する障壁をより確実に形成することができる。また、厚さが４０ｎｍ以下であることにより、素子の大型化を回避できる。
ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４におけるＩｎの組成比は５％以上３０％以下であってもよい。Ｉｎの組成比が５％以上である場合には、本実施形態の方法を用いることによりＩｎの取り込み効率が低下するのを効果的に抑制することができる。Ｉｎの組成比が３０％以下であることにより、より長波長領域の発光素子の井戸層からのＩｎの蒸発または抜けを抑制することが可能となる。
本実施形態では、以下に詳述する方法により、井戸層１０４上とＧａＮ障壁層１０３の界面近傍にＳｉドープ層１１０を形成する。
以下、図９を参照しながら、図７（ａ）、（ｂ）に示すＧａＮ／ＩｎＧａＮ多重量子井戸活性層１０５の形成プロセスの一例を説明する。図９は、本実施形態で形成されるＧａＮ／ＩｎＧａＮ多重量子井戸活性層１０５の断面構成と、活性層形成中における原料ガス供給シーケンスの一例とを示している。図９の例では、３つのＧａＮ障壁層１０３と２つのＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４とが交互に積層されている。ＧａＮ障壁層１０３及びＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４は、それぞれ、図の左側から右側に向かって成長している。図中の太い矢印は、「層厚方向」を示している。
本実施形態では、井戸層１０４の成長が終了した時刻ｔ１からＳｉＨ4の供給を開始し、Ｓｉドープ層１１０の厚さが１原子層から３原子層になる前の段階（時刻ｔ２）で、ＳｉＨ4の供給を抑制または停止する。これにより、図７（ｂ）に示す構造が得られる。
このとき、Ｓｉドープ層１１０を含むＧａＮ障壁層１０３を形成するために、同時にＮＨ3ガス及びトリメチルガリウム（ＴＭＧ）も適切な流量で供給している。ＧａＮ障壁層１０３を形成する際には、トリメチルインジウム（ＴＭＩ）を適切な流量で供給してもよい。この場合は障壁層の組成が、ＩｎzＧａ1-zＮ（０＜ｚ＜１）となる。障壁層におけるＩｎの組成比は、井戸層におけるＩｎの組成比ｙよりも小さい。
なお、本実施形態においては、必ずしも井戸層１１０の成長が終了した時刻ｔ１からＳｉＨ4の供給を開始しなくてもよい。ＧａＮ障壁層１０３の成長を開始した後、ある期間の経過後にＳｉＨ4の供給を開始することによりＳｉドープ層１１０を形成してもよい。この場合、図８に示すように、ＧａＮ障壁層１０３内にＳｉドープ層１１０が配置される。
Ｓｉドープ層１１０におけるＳｉ濃度を調整するためにＳｉＨ4の供給量を調整したが、例えばＮＨ3もしくはＴＭＩの供給量を抑制したり、成長温度を変化させたりする等の他の方法でＳｉ濃度を調整してもよい。なお、図では、Ｓｉドープ層１１０が明瞭な「層」として記載されているが、Ｓｉドープ層１１０の界面において、Ｓｉ濃度は、必ずしもステップ状に変化している必要はない。ＧａＮ障壁層１０３の界面近傍において、Ｓｉ濃度が局所的に増加している部分が存在し、その部分が面内方向に平行に延びていれば、その部分が「Ｓｉドープ層１１０」である。
Ｓｉドープ層１１０を１原子層から３原子層の厚さ（０．３ｎｍ以上０．８ｎｍ以下）で堆積した後は、時刻ｔ２でＳｉＨ4の供給を抑制または停止するが、抑制した場合は、ＧａＮ障壁層１０３の形成が終了する時刻t３までにＳｉＨ4の供給を停止する。この後、時刻ｔ３から時刻ｔ４までの間、ＮＨ3、ＴＭＩおよびＴＭＧを供給することによって、所望の厚さのＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４を形成する。
このような工程の繰り返しを何度かおこなって、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４と、Ｓｉドープ層１１０を含むＧａＮ障壁層１０３とを順に形成する。Ｓｉドープ層１１０は、ＧａＮ障壁層１０３のうちＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４側の領域に配置されている。
Ｓｉドープ層１１０の厚さは、ＧａＮ障壁層１０３の厚さの５０％以下であってもよい。この場合には、井戸層界面の歪みの緩和による井戸層からＩｎの蒸発による抜けの抑制に加えて、Ｓｉドープ層が厚いことに起因するＧａＮ障壁層の結晶性の劣化や欠陥の発生等を抑制することが可能となる。
ＧａＮ障壁層１０３においてＳｉドープ層１１０以外の領域は、ｎ型不純物を含んでいてもよい。このｎ型不純物は、例えば、シリコン、酸素、ゲルマニウム、及びスズのうちの少なくとも一つである。ＧａＮ障壁層１０３においてＳｉドープ層１１０以外の領域に含まれるｎ型不純物の濃度は例えば１×１０16ｃｍ-3以上１×１０19ｃｍ-3以下である。Ｓｉドープ層１１０におけるＳｉ濃度は、ＧａＮ障壁層１０３においてＳｉドープ層１１０以外の領域に含まれるｎ型不純物の濃度よりも高くてもよい。これにより、障壁層への高濃度のＳｉドーピングによる障壁層の結晶性の低下を抑制し、より効果的に井戸層からのＩｎの蒸発または抜けを抑制することが可能となる。
Ｓｉドープ層１１０は、Ａｌを含んでいてもよい。例えば、Ｓｉドープ層１１０は、ＡｌaＩｎbＧａcＮ（０≦ａ≦１、０≦ｂ＜１、０＜ｃ≦１）層にＳｉがドープされた層であってもよい。
ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４は、Ａｌを含んでいてもよい。例えば、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４は、ＡｌxＩｎyＧａzＮ（０≦ｘ＜１、０＜ｙ＜１、０＜ｚ＜１）から形成されていてもよい。
本実施形態では、上記の方法により、発光波長が４５０ｎｍ近傍となるように成長条件を調整し、６ｎｍの厚さのＩｎＧａＮ井戸層と、１５ｎｍの厚さのＧａＮ障壁層を交互に３周期堆積したＧａＮ／ＩｎＧａＮ多重量子井戸活性層（Ａ：比較例）を作製した。これとは別に、ＧａＮ障壁層としての厚さは１５ｎｍで同一だが、ＩｎＧａＮ井戸層上の界面近傍に、０．８ｎｍの厚さのＳｉドープ層を設けた構造の障壁層と、６ｎｍの厚さのＩｎＧａＮ井戸層と交互に３周期堆積したＧａＮ／ＩｎＧａＮ多重量子井戸活性層（Ｂ：実施例）を作製した。詳細な成長条件としては、どちらも成長温度７５０℃、成長圧力３００Ｔｏｒｒ、ＴＭＧ供給流量３３μｍｏｌ／ｍｉｎ、ＮＨ3供給流量０．８ｍｏｌ／ｍｉｎを一定に維持し、ＩｎＧａＮ井戸層の堆積時のみ、ＴＭＩを１７０μｍｏｌ／ｍｉｎの流量で供給している。
上記の比較例と実施例について、フォトルミネッセンス（ＰＬ）測定を行った。図１０に両者のＰＬスペクトルの結果を示す。
標準的な方法で作製した比較例（Ａ）では、ピーク波長が４４５ｎｍ、ピーク発光強度が３８０ｍＶ、スペクトル半値幅が３７ｎｍであった。比較例（Ａ）では、強度がピークを示す波長の他にも短波長側に別のピークを持つような極めて半値幅の大きいＰＬスペクトルとなり、６ｎｍの厚さのＩｎＧａＮ井戸層では発光波長の制御が困難であることを示唆する結果となった。
これに対して、井戸層にＳｉドープ層を挿入した実施例（Ｂ）では、ピーク波長が４６３ｎｍ、ピーク発光強度が６６０ｍＶ、スペクトル半値幅が３２ｎｍであった。実施例（Ｂ）では、実施例（Ａ）に比べて波長が約２０ｎｍ長くなっており、井戸層中のＩｎ組成が増加していることを示している。さらに、発光強度が２倍近く増大していることに加えて、ダブルピークが消失して単峰性のスペクトルが得られ、半値幅もおよそ５ｎｍ程度低減する結果を得た。これは、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４においてＩｎ組成の基板面内及び層厚方向の均一性が向上していることを示す結果である。本実施形態によれば、発光スペクトルがブロードになることを防ぎ、発光波長の歩留まりを高めることもできる。
この実施例（Ｂ）によって成長した試料について二次イオン質量分析（ＳＩＭＳ）によってＳｉ濃度の深さ方向分布の評価を行った。図１１にＳＩＭＳプロファイルを示す。Ｓｉに加えて、ＧａＮ分子を測定元素とした。この図より、井戸層と障壁層との間にＳｉのピーク濃度が約５×１０18ｃｍ-3のＳｉドープ層が形成されていることが分かる。但し、ＳＩＭＳの測定分解能（１ｎｍ程度）及びノッキング効果の影響のために、Ｓｉドープ層の厚さが実際よりも厚く、更には井戸層の領域までＳｉドープ層が存在しているように観察されている。また、ＧａＮ分子の深さ方向分布において、ＧａＮ濃度がＩｎ組成分だけ低下している領域がＩｎＧａＮ井戸層に相当している。この深さ方向分布より、井戸層におけるＩｎ組成が深さ方向に均一に形成されていることが分かる。
このように、本発明の実施形態で、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４と障壁層１０３との間または障壁層のうち井戸層１０４側の領域（界面近傍）にＳｉドープ層を形成することは、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層１０４の基板面内及び層厚方向に生じるＩｎ組成ゆらぎを低減するのには極めて有効である。
再び図７に戻る。
ＧａＮ／ＩｎＧａＮ多重量子井戸活性層１０５の堆積後は、ＴＭＩの供給を停止し、キャリアガスには窒素に加えて、水素の供給を再開する。さらに成長温度を８５０℃〜１０００℃に上昇させ、トリメチルアルミニウム（ＴＭＡ）と、ｐ型ドーパントであるＭｇの原料としてビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を供給し、ｐ−ＡｌＧａＮオーバーフロー抑制層１０６を堆積する。次にＴＭＡの供給を停止し、ｐ−ＧａＮ層１０７を堆積する。
反応室から取り出した基板はフォトリソグラフィー等の手段を用いてｐ−ＧａＮ層１０７、ｐ−ＡｌＧａＮオーバーフロー抑制層１０６、ＧａＮ／ＩｎＧａＮ多重量子井戸活性層１０５の所定の領域だけをエッチング等の手法を用いて除去し、ｎ−ＧａＮ層１０２の一部を表出する。ｎ−ＧａＮ層１０２が表出した領域にはＴｉ／Ａｌ等で構成されるｎ側電極１０８を形成する。また、ｐ側電極１０９としては、Ｐｄ／Ｐｔからなる電極を用いればよい。
以上の過程によって、ｎ型、ｐ型それぞれのキャリアを注入することができるようになり、本実施形態による製造方法で作製したＧａＮ／ＩｎＧａＮ多重量子井戸活性層１０５において所望の波長で発光する発光素子を作製することができる。
（実施形態２）
以下、図１２を参照しながら、実施形態２の窒化物半導体発光素子を説明する。なお、本実施形態において実施形態１と同様の内容については説明を省略している場合がある。
図１２（ａ）、（ｂ）に示すように、本実施形態の窒化物半導体発光素子は、非極性面を成長面とするＧａＮ／ＩｎＧａＮ多重量子井戸活性層１０５を備える。ＧａＮ／ＩｎＧａＮ多重量子井戸活性層４０５は、Ｉｎを含有するＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層４０４と、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層４０４の上に配置されたＧａＮ障壁層４０３とを有するＧａＮ／ＩｎＧａＮ多重量子井戸活性層４０５を備える。
図１２（ａ）、（ｂ）に示すように、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層４０４内には、Ｓｉドープ層４１０が配置されている。Ｓｉドープ層４１０は、１つのＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層４０４内に２つ設けられており、これら２つのＳｉドープ層４１０は、１つのＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層４０４を、例えば３ｎｍ以下の厚さに分割している。
なお、Ｓｉドープ層４１０に意図的にＩｎの供給を行わなくても、測定装置の分解能などに依存して、Ｓｉドープ層４１０においてＩｎが観測されることがある。この場合、Ｓｉドープ層４１０におけるＩｎ濃度は、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層４０４内におけるＳｉドープ層４１０以外の部分のＩｎ濃度の９０％未満であってもよい。これにより、井戸層からのＩｎの蒸発または抜けを効率的に抑制することができ、井戸層内のＩｎ組成の深さ方向分布をより均一にすることが可能となる。
次に、本実施形態の窒化物半導体発光素子の製造方法を説明する。
本実施形態で使用する結晶成長用基板４０１は、非極性面であるｍ面ＧａＮ基板を使用した。基板４０１としては、表面にｍ面ＧａＮ層が形成されたｍ面ＳｉＣ基板、ｍ面ＧａＮ層が形成されたｒ面サファイア基板やｍ面サファイア基板であってもよい。活性層がｍ面窒化物系半導体層であればよい。
ＧａＮ／ＩｎＧａＮ多重量子井戸活性層４０５をはじめとする窒化ガリウム系化合物半導体層の成長は、ＭＯＣＶＤ法で行った。成長前基板洗浄として、まず基板４０１をバッファードフッ酸溶液（ＢＨＦ）で洗浄し、その後十分に水洗して乾燥する。基板４０１は洗浄後、なるべく空気に触れさせないようにして、ＭＯＣＶＤ装置の反応室に載置する。その後、窒素源であるアンモニア（ＮＨ3）のみを供給しながら基板をおよそ８５０℃まで加熱して基板表面をクリーニング処理する。
次にトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、さらにシラン（ＳｉＨ4）を供給し、基板を１１００℃程度に加熱してｎ−ＧａＮ層４０２を堆積する。シランはｎ型ドーパントであるＳｉを供給する原料ガスである。
次にＳｉＨ4の供給を止め、基板の温度を８００℃未満まで降温してＧａＮ障壁層４０３を堆積する。さらにトリメチルインジウム（ＴＭＩ）の供給を開始してＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層４０４を堆積する。本実施形態では、ＧａＮ障壁層４０３とＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層４０４は２周期以上で交互に堆積することで、発光部となるＧａＮ／ＩｎＧａＮ多重量子井戸活性層４０５を形成する。
本実施形態では、以下に詳述する方法により、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層４０４内にＳｉドープ層４１０を形成する。
以下、図１３を参照しながら、ＧａＮ／ＩｎＧａＮ多重量子井戸活性層４０５の形成プロセスの一例を説明する。図１３は、本実施形態で形成されるＧａＮ／ＩｎＧａＮ多重量子井戸活性層４０５の断面構成と、活性層形成中における原料ガス供給シーケンスの一例とを示している。図１３の例では、３つのＧａＮ障壁層４０３と２つのＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層４０４とが交互に積層されている。ＧａＮ障壁層４０３及びＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層４０４は、それぞれ、図１３の左側から右側に向かって成長している。図中の太い矢印は、「層厚方向」を示している。
本実施形態では、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層４０４を堆積する際において、ＮＨ3、ＴＭＧ、トリメチルインジウム（ＴＭＩ）を供給する。所望の厚さの井戸層を形成後、時刻ｔ１１で、トリメチルインジウム（ＴＭＩ）の供給を停止すると同時にＳｉＨ4の供給を開始し、Ｓｉドープ層４１０の厚さが１原子層から３原子層になる前の段階（時刻ｔ１２）で、ＳｉＨ4の供給を停止して、ＴＭＩの供給を再開する。なお、図１３では、Ｓｉドープ層４１０が明瞭な「層」として記載されているが、Ｓｉドープ層４１０の界面において、Ｓｉ濃度は、必ずしもステップ状に変化している必要はない。ＧａＮ障壁層４０３の界面近傍において、Ｓｉ濃度が局所的に増加している部分が存在し、その部分が面内方向に平行に延びていれば、その部分が「Ｓｉドープ層４１０」である。
Ｓｉドープ層４１０を１原子層から３原子層の厚さ（０．３ｎｍ以上０．８ｎｍ以下）で堆積した後は、時刻ｔ１３から時刻ｔ１４までの間、ＮＨ3、ＴＭＩおよびＴＭＧを供給することによって、所望の厚さのＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層４０４を形成する。このような工程の繰り返しを何度かおこなって、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層４０４とＳｉドープ層４１０とを交互に形成する。
本実施形態では、上記の方法により、発光波長が４５０ｎｍ近傍となるように成長条件を調整し、９ｎｍの厚さのＩｎＧａＮ井戸層と、１５ｎｍの厚さのＧａＮ障壁層を交互に３周期堆積したＧａＮ／ＩｎＧａＮ多重量子井戸活性層（Ｃ：比較例）を作製した。これとは別に、ＩｎＧａＮ井戸層内に３ｎｍ間隔で０．８ｎｍの厚さの２つのＳｉドープ層を設けた構造の井戸層（厚さとしては１０．６ｎｍ）と、１５ｎｍの厚さの障壁層と交互に３周期堆積したＧａＮ／ＩｎＧａＮ多重量子井戸活性層（Ｄ：実施例）を作製した。詳細な成長条件としては、どちらも成長温度７５０℃、成長圧力３００Ｔｏｒｒ、ＴＭＧ供給流量３３μｍｏｌ／ｍｉｎ、ＮＨ3供給流量０．８ｍｏｌ／ｍｉｎを一定に維持し、ＩｎＧａＮ井戸層の堆積時のみ、ＴＭＩを１７０μｍｏｌ／ｍｉｎの流量で供給している。
上記の標準的な方法で作製した比較例（Ｃ）と井戸層にＳｉドープ層を挿入した実施例（Ｄ）について、フォトルミネッセンス（ＰＬ）測定を行った。この結果、比較例（Ｃ）に比べて、実施例（Ｄ）では、ピーク波長がおよそ２０ｎｍ程度長く、発光強度もおよそ２倍程度強く、半値幅もおよそ５ｎｍ程度低減する結果を得た。これらの結果は、ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層４０４においてＩｎ組成の基板面内及び層厚方向の均一性が向上していることを示している。本実施形態によれば、発光スペクトルがブロードになることを防ぎ、発光波長の歩留まりを高めることもできる。
再び図１２に戻る。
ＧａＮ／ＩｎＧａＮ多重量子井戸活性層４０５の堆積後は、ＴＭＩの供給を停止し、キャリアガスには窒素に加えて、水素の供給を再開する。さらに成長温度を８５０℃〜１０００℃に上昇させ、トリメチルアルミニウム（ＴＭＡ）と、ｐ型ドーパントであるＭｇの原料としてビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を供給し、ｐ−ＡｌＧａＮオーバーフロー抑制層４０６を堆積する。次にＴＭＡの供給を停止し、ｐ−ＧａＮ層４０７を堆積する。
反応室から取り出した基板はフォトリソグラフィー等の手段を用いてｐ−ＧａＮ層４０７、ｐ−ＡｌＧａＮオーバーフロー抑制層４０６、ＧａＮ／ＩｎＧａＮ多重量子井戸活性層４０５の所定の領域だけをエッチング等の手法を用いて除去し、ｎ−ＧａＮ層４０２の一部を表出する。ｎ−ＧａＮ層４０２が表出した領域にはＴｉ／Ａｌ等で構成されるｎ側電極１０８を形成する。また、ｐ側電極４０９としては、Ｐｄ／Ｐｔからなる電極を用いればよい。
以上の過程によって、ｎ型、ｐ型それぞれのキャリアを注入することができるようになり、本実施形態による製造方法で作製したＧａＮ／ＩｎＧａＮ多重量子井戸活性層４０５において所望の波長で発光する発光素子を作製することができる。
（実施形態３）
実施形態１、２の発光素子は、そのまま光源として使用されても良い。しかし、実施形態１、２の発光素子は、波長変換のための蛍光物質を備える樹脂などと組み合わせれば、波長帯域の拡大した光源（例えば白色光源）として好適に使用され得る。
図１４は、このような白色光源の一例を示す模式図である。図１４の光源２００は、図７に示す構成を有する発光素子１００と、この発光素子１００から放射された光の波長を、より長い波長に変換する蛍光体（例えばＹＡＧ：Ｙｔｔｒｉｕｍ Ａｌｕｍｎｉｎｕｍ Ｇａｒｎｅｔ）が分散された樹脂層２１０とを備えている。発光素子１００は、表面に配線パターンが形成された支持部材２２０上に搭載されており、支持部材２２０上には発光素子１００を取り囲むように反射部材２３０が配置されている。樹脂層２１０は、発光素子１００を覆うように形成されている。
上述したように実施形態１から３によれば、窒化ガリウム系化合物半導体などの窒化物半導体をｍ面などの非極性面を成長面として形成する場合も、高濃度のＩｎを成長面と平行な方向及び層厚方向において均一に分散させることができる。これにより、高い内部量子効率を達成する井戸層を発光波長の歩留まりよく作製することが可能となる。
本発明の一態様にかかる窒化物半導体発光素子および光源は、例えば、照明装置などに利用し得る。
１０１ 基板
１０２ ｎ−ＧａＮ層
１０３ ＧａＮ障壁層
１０４ ＩｎyＧａ1-yＮ（０＜ｙ＜１）井戸層
１０５ ＧａＮ／ＩｎＧａＮ多重量子井戸活性層
１０６ ｐ−ＡｌＧａＮオーバーフロー抑制層
１０７ ｐ−ＧａＮ層
１０８ ｎ側電極
１０９ ｐ側電極
１１０ Ｓｉドープ層
４０１ 基板
４０１ 結晶成長用基板
４０２ ｎ−ＧａＮ層
４０３ ＧａＮ障壁層
４０５ ＧａＮ／ＩｎＧａＮ多重量子井戸活性層
４０６ ｐ−ＡｌＧａＮオーバーフロー抑制層
４０７ ｐ−ＧａＮ層
４０９ ｐ側電極
４１０ Ｓｉドープ層

Claims (17)

  1. 非極性面を成長面とし、井戸層と前記井戸層の上に配置された障壁層とを有する活性層を備えた窒化物半導体発光素子であって、
    前記井戸層はＩｎを含有し、
    前記障壁層は、Ｓｉドープ層を含み、
    前記障壁層における成長方向側界面のＳｉ濃度は、０であるか、または前記Ｓｉドープ層のＳｉ濃度よりも低く、
    前記Ｓｉドープ層は、前記障壁層と前記障壁層の下側に位置する前記井戸層との界面から、前記障壁層の厚さの５０％以下の範囲に配置されており、
    前記Ｓｉドープ層の厚さは、０．８ｎｍ以下であり、
    前記障壁層における成長方向側界面のＳｉ濃度は１０ 15 ｃｍ -3 以下であり、
    前記Ｓｉドープ層におけるＳｉの組成比は、０．０００１％以上０．１％以下であり、
    前記Ｓｉドープ層におけるＳｉ濃度は、前記障壁層において前記Ｓｉドープ層以外の領域に含まれるｎ型不純物の濃度より高く、
    前記井戸層はＳｉを含まない、
    窒化物半導体発光素子。
  2. 前記井戸層の厚さは３ｎｍ以上である、請求項１に記載の窒化物半導体発光素子。
  3. 前記井戸層の厚さは２０ｎｍ以下である、請求項２に記載の窒化物半導体発光素子。
  4. 前記井戸層のＩｎの組成比は５％以上である、請求項１に記載の窒化物半導体発光素子。
  5. 前記井戸層のＩｎの組成比は３０％以下である、請求項４に記載の窒化物半導体発光素子。
  6. 前記井戸層の厚さ方向のＩｎ濃度の最大値と最小値との差は１０％以下である、請求項１に記載の窒化物半導体発光素子。
  7. 前記井戸層は、窒化ガリウム系化合物半導体から形成されている、請求項１に記載の窒化物半導体発光素子。
  8. 前記障壁層において前記Ｓｉドープ層以外の領域に含まれるｎ型不純物は、シリコン、酸素、ゲルマニウム、及びスズのうちの少なくとも一つである、請求項１に記載の窒化物半導体発光素子。
  9. 前記Ｓｉドープ層の厚さは、前記障壁層の厚さの１０％以下である、請求項１に記載の窒化物半導体発光素子。
  10. 前記Ｓｉドープ層のＳｉ濃度は、前記井戸層に含まれるＩｎ濃度より低い、請求項１に記載の窒化物半導体発光素子。
  11. 前記Ｓｉドープ層は、前記下側に位置する前記井戸層と接している、請求項１に記載の窒化物半導体発光素子。
  12. 前記Ｓｉドープ層の厚さは、０．３ｎｍ以上である、請求項１に記載の窒化物半導体発光素子。
  13. 前記Ｓｉドープ層の厚さは、前記障壁層の厚さの５０％以下である、請求項１に記載の窒化物半導体発光素子。
  14. 前記活性層は、多重量子井戸構造を有する、請求項１に記載の窒化物半導体発光素子。
  15. 前記活性層は、複数の前記井戸層と、各井戸層の間に設けられた複数の前記障壁層と有する、請求項１に記載の窒化合物半導体発光素子。
  16. 前記活性層の成長面の法線とｍ面の法線とが形成する角度が５度以下である、請求項１に記載の窒化物半導体発光素子。
  17. 請求項１に記載の窒化物半導体発光素子と、
    前記窒化物半導体発光素子から放射された光の波長を変換する蛍光物質を含む波長変換部と、を備える光源。
JP2013525032A 2012-03-05 2013-03-04 窒化物半導体発光素子、光源及びその製造方法 Expired - Fee Related JP5468709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013525032A JP5468709B2 (ja) 2012-03-05 2013-03-04 窒化物半導体発光素子、光源及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012048324 2012-03-05
JP2012048324 2012-03-05
PCT/JP2013/001290 WO2013132812A1 (ja) 2012-03-05 2013-03-04 窒化物半導体発光素子、光源及びその製造方法
JP2013525032A JP5468709B2 (ja) 2012-03-05 2013-03-04 窒化物半導体発光素子、光源及びその製造方法

Publications (2)

Publication Number Publication Date
JP5468709B2 true JP5468709B2 (ja) 2014-04-09
JPWO2013132812A1 JPWO2013132812A1 (ja) 2015-07-30

Family

ID=49116308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013525032A Expired - Fee Related JP5468709B2 (ja) 2012-03-05 2013-03-04 窒化物半導体発光素子、光源及びその製造方法

Country Status (4)

Country Link
US (1) US8866127B2 (ja)
JP (1) JP5468709B2 (ja)
CN (1) CN103460411A (ja)
WO (1) WO2013132812A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600162B (zh) 2014-03-24 2016-01-27 上海卓霖半导体科技有限公司 基于lao衬底的非极性蓝光led外延片的制备方法
WO2015182207A1 (ja) * 2014-05-30 2015-12-03 三菱化学株式会社 エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
CN104201261A (zh) * 2014-09-10 2014-12-10 天津三安光电有限公司 一种发光二极管
US9985168B1 (en) 2014-11-18 2018-05-29 Cree, Inc. Group III nitride based LED structures including multiple quantum wells with barrier-well unit interface layers
CN106910803A (zh) * 2015-12-23 2017-06-30 比亚迪股份有限公司 发光二极管外延片及其制造方法
CN106935151B (zh) * 2017-02-28 2019-04-26 郑清团 晶圆级的微米-纳米级半导体led显示屏及其制备方法
JP6645488B2 (ja) 2017-11-09 2020-02-14 信越半導体株式会社 半導体型蛍光体
KR102432226B1 (ko) * 2017-12-01 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP6955172B2 (ja) 2018-08-31 2021-10-27 日亜化学工業株式会社 窒化物半導体発光素子とその製造方法
US11393948B2 (en) * 2018-08-31 2022-07-19 Creeled, Inc. Group III nitride LED structures with improved electrical performance
JP6891865B2 (ja) * 2018-10-25 2021-06-18 日亜化学工業株式会社 発光素子
CN109545925B (zh) * 2018-11-26 2020-04-10 华灿光电股份有限公司 一种GaN基发光二极管外延片及其制备方法
JP6744521B1 (ja) * 2018-12-11 2020-08-19 パナソニックセミコンダクターソリューションズ株式会社 窒化物系半導体発光素子及びその製造方法、並びに、窒化物系半導体結晶の製造方法
CN109524520B (zh) * 2018-12-28 2023-10-13 太原理工大学 一种高性能的绿光二极管多量子阱结构及其制备方法
US11195973B1 (en) * 2019-05-17 2021-12-07 Facebook Technologies, Llc III-nitride micro-LEDs on semi-polar oriented GaN
JP6968122B2 (ja) * 2019-06-06 2021-11-17 日機装株式会社 窒化物半導体発光素子
US11175447B1 (en) 2019-08-13 2021-11-16 Facebook Technologies, Llc Waveguide in-coupling using polarized light emitting diodes
US20210126164A1 (en) * 2019-10-29 2021-04-29 Facebook Technologies, Llc Red micro-led with dopants in active region
CN111525003B (zh) * 2020-05-09 2021-06-18 安徽中医药大学 一种在m面氮化镓基板上生长蓝色发光二极管的外延方法
KR20210146805A (ko) * 2020-05-27 2021-12-06 니치아 카가쿠 고교 가부시키가이샤 발광소자 및 발광소자의 제조 방법
JP7260807B2 (ja) * 2020-12-24 2023-04-19 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP7397348B2 (ja) * 2021-11-22 2023-12-13 日亜化学工業株式会社 発光素子
CN114695610B (zh) * 2022-05-31 2023-02-28 江西兆驰半导体有限公司 一种GaN基LED外延片、外延生长方法及LED芯片
CN116995166B (zh) * 2023-09-26 2023-12-15 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022989A (ja) * 2002-06-19 2004-01-22 Sharp Corp 窒化物半導体レーザ及びその製造方法
JP2010245444A (ja) * 2009-04-09 2010-10-28 Sharp Corp 窒化物半導体発光素子の製造方法
JP2011023539A (ja) * 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体光素子
WO2011013621A1 (ja) * 2009-07-31 2011-02-03 日亜化学工業株式会社 窒化物半導体レーザダイオード
JP2011049452A (ja) * 2009-08-28 2011-03-10 Sharp Corp 窒化物半導体発光素子の製造方法
WO2013015035A1 (ja) * 2011-07-26 2013-01-31 日亜化学工業株式会社 半導体発光素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3955367B2 (ja) 1997-09-30 2007-08-08 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 光半導体素子およびその製造方法
JP3438648B2 (ja) 1999-05-17 2003-08-18 松下電器産業株式会社 窒化物半導体素子
JP2003229645A (ja) 2002-01-31 2003-08-15 Nec Corp 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
KR101234783B1 (ko) 2006-07-13 2013-02-20 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
JP2008235802A (ja) * 2007-03-23 2008-10-02 Rohm Co Ltd 発光装置
JP4539752B2 (ja) 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法
JP2012507875A (ja) * 2008-11-05 2012-03-29 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア ｐ型ＧａＮが薄く、かつＡｌＧａＮ電子遮断層を含まない窒化ガリウムベースの発光ダイオード
JP2011119374A (ja) 2009-12-02 2011-06-16 Sharp Corp 窒化物半導体素子及びその製造方法、並びに、半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022989A (ja) * 2002-06-19 2004-01-22 Sharp Corp 窒化物半導体レーザ及びその製造方法
JP2010245444A (ja) * 2009-04-09 2010-10-28 Sharp Corp 窒化物半導体発光素子の製造方法
JP2011023539A (ja) * 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体光素子
WO2011013621A1 (ja) * 2009-07-31 2011-02-03 日亜化学工業株式会社 窒化物半導体レーザダイオード
JP2011049452A (ja) * 2009-08-28 2011-03-10 Sharp Corp 窒化物半導体発光素子の製造方法
WO2013015035A1 (ja) * 2011-07-26 2013-01-31 日亜化学工業株式会社 半導体発光素子

Also Published As

Publication number Publication date
US8866127B2 (en) 2014-10-21
CN103460411A (zh) 2013-12-18
WO2013132812A1 (ja) 2013-09-12
JPWO2013132812A1 (ja) 2015-07-30
US20140048771A1 (en) 2014-02-20

Similar Documents

Publication Publication Date Title
JP5468709B2 (ja) 窒化物半導体発光素子、光源及びその製造方法
US9054269B2 (en) Semiconductor light-emitting device
US8183071B2 (en) Method for producing nitride semiconductor optical device and epitaxial wafer
JP5437538B1 (ja) 窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源
JP4510931B2 (ja) 窒化物系半導体発光素子およびその製造方法
US8048702B2 (en) Method of fabricating nitride-based semiconductor optical device
JP5559814B2 (ja) 窒化物系半導体発光ダイオードおよびその製造方法
JP2008078613A (ja) 窒化物半導体の製造方法及び窒化物半導体素子
US8546167B2 (en) Gallium nitride-based compound semiconductor light-emitting element
WO2013042297A1 (ja) 窒化ガリウム系化合物半導体発光素子及びそれを用いた光源装置
WO2010113423A1 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
US8163573B2 (en) Method for manufacturing nitride semiconductor element
EP3336908A1 (en) Semiconductor multilayer film mirror, vertical cavity type light-emitting element using the mirror, and methods for manufacturing the mirror and the element
US20110198566A1 (en) Method for manufacturing light emitting element and light emitting element
US8994031B2 (en) Gallium nitride compound semiconductor light emitting element and light source provided with said light emitting element
KR100742989B1 (ko) 질화갈륨계 발광 소자의 제조 방법
KR102553985B1 (ko) Ⅲ족 질화물 반도체
JP2007324421A (ja) 窒化物半導体素子
JP2014187388A (ja) 結晶積層構造体及び発光素子
JP2012109624A (ja) Ｉｉｉ族窒化物発光素子、及びｉｉｉ族窒化物系半導体発光素子を作製する方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5468709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees