WO2013015035A1 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
WO2013015035A1
WO2013015035A1 PCT/JP2012/065146 JP2012065146W WO2013015035A1 WO 2013015035 A1 WO2013015035 A1 WO 2013015035A1 JP 2012065146 W JP2012065146 W JP 2012065146W WO 2013015035 A1 WO2013015035 A1 WO 2013015035A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
barrier
barrier layer
semiconductor layer
well
Prior art date
Application number
PCT/JP2012/065146
Other languages
English (en)
French (fr)
Inventor
貴彦 合田
靖長 小谷
Original Assignee
日亜化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日亜化学工業株式会社 filed Critical 日亜化学工業株式会社
Priority to JP2013525620A priority Critical patent/JP6079628B2/ja
Priority to EP12817610.4A priority patent/EP2738824B1/en
Priority to US14/234,842 priority patent/US9123851B2/en
Publication of WO2013015035A1 publication Critical patent/WO2013015035A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3407—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers characterised by special barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Definitions

  • the present invention relates to a semiconductor light emitting device.
  • LEDs Light emitting diodes
  • LDs semiconductor lasers
  • emit light such as blue and green as semiconductor light emitting devices in which an n-side semiconductor layer, an active layer, and a p-side semiconductor layer are stacked in this order on a substrate.
  • a GaN layer is formed on a heterogeneous substrate through an intermediate layer such as a low-temperature buffer layer in order to planarize the substrate surface and reduce through pits from the heterogeneous substrate.
  • a film is formed, and an n-side semiconductor layer, an active layer, and a p-side semiconductor layer are stacked thereon.
  • dislocations and defects once generated in the stacked structure cannot be easily reduced by stacking a semiconductor layer thereon. Further, dislocations and defects tend to further increase as the thickness of the well layer of the active layer increases or the number of stacked layers increases. As a result, due to the light emitting layer with many dislocations and crystal defects, high light emission efficiency cannot be obtained after all. In addition, the increase in the thickness of the well layer or the increase in the number of layers in the active layer in which dislocations and defects exist inherently results in an increase in the series resistance component. Invite the problem of obstructing.
  • the present invention has been made in view of the above problems, and suppresses a decrease in light emission efficiency due to dislocations and crystal defects, reduces a series resistance component, and achieves further improvement in light emission efficiency.
  • An object is to provide an element.
  • the present invention A semiconductor light emitting device in which an n-side semiconductor layer, an active layer, and a p-side semiconductor layer are stacked in this order on a substrate,
  • the active layer has a multiple quantum well structure configured to include a plurality of barrier layers and a plurality of well layers adjacent to the barrier layers,
  • a final barrier layer disposed on the side of the barrier layer closest to the p-side semiconductor layer, and one or more barrier layers adjacent to the final barrier layer through a well layer are formed in the n-side semiconductor layer.
  • It is a semiconductor light emitting element characterized by being thicker than the barrier layer disposed on the near side.
  • a semiconductor light emitting device in which an n-side semiconductor layer, an active layer, and a p-side semiconductor layer are stacked in this order on a substrate,
  • the active layer has a multiple quantum well structure including a plurality of unit periods composed of a barrier layer and a well layer adjacent to the barrier layer, The film thickness of the unit period arranged on the side closest to the p-side semiconductor layer in the unit period and one or more unit periods adjacent to the unit period are arranged on the side close to the n-side semiconductor layer. It is a semiconductor light emitting element characterized by being thicker than the film thickness of the unit period.
  • Such a semiconductor light emitting device preferably includes one or more of the following.
  • the active layer includes a unit period disposed on the side close to the n-side semiconductor layer, and has a plurality of adjacent unit periods having the same film thickness and disposed on the side close to the p-side semiconductor layer.
  • a plurality of adjacent unit periods having the same film thickness and including unit periods, and the total number of unit periods including unit periods arranged on the side closer to the n-side semiconductor layer is p More than the total number of unit periods including unit periods arranged on the side closer to the side semiconductor layer.
  • the barrier layer in the unit period arranged on the side close to the p-side semiconductor layer is thicker than the barrier layer in the unit period arranged on the side close to the n-side semiconductor layer.
  • the barrier layer in the unit period arranged on the side close to the p-side semiconductor layer has a thickness of 1.5 times or more the film thickness of the well layer in the unit period arranged on the side close to the p-side semiconductor layer.
  • the active layer has a barrier layer disposed on the side close to the n-side semiconductor layer, a plurality of barrier layers having the same film thickness as the barrier layer, and adjacent to the barrier layer via a well layer, a barrier layer disposed on the side close to the p-side semiconductor layer, a plurality of barrier layers having the same film thickness as the barrier layer and adjacent to the barrier layer through a well layer, and the n-side
  • the number of barrier layers arranged on the side close to the semiconductor layer and having the same film thickness is larger than the number of barrier layers arranged on the side close to the p-side semiconductor layer and having the same film thickness.
  • the final barrier layer has a thickness of 1.5 times or more the thickness of the adjacent well layer.
  • the barrier layers and the well layers are alternately stacked.
  • the well layer is made of undoped InGaN
  • the barrier layer is made of an undoped nitride semiconductor having a band gap energy larger than that of the well layer.
  • the well layer is made of undoped InGaN
  • the barrier layer is made of undoped GaN, undoped AlGaN, or undoped InGaN having a lower mixed crystal ratio of In than the well layer.
  • the mixed crystal ratio of In in the well layer is 0.1 or more and 0.4 or less.
  • a cap layer having a composition different from that of the well layer and the barrier layer is provided between the well layer and the barrier layer.
  • the semiconductor light emitting device of the present invention it is possible to suppress a decrease in light emission efficiency due to dislocations and crystal defects and reduce a series resistance component, thereby realizing further improvement in light emission efficiency.
  • the semiconductor light emitting device of the present invention is a so-called LED.
  • an n-side semiconductor layer 2, an active layer 3, and a p-side semiconductor layer 4 are mainly arranged in this order on a substrate 1.
  • a stacked semiconductor layer 5 is provided.
  • the substrate 1 may not exist in the final form.
  • the p-side semiconductor layer 4 has a full-surface electrode 6 connected to substantially the entire upper surface and a p-electrode 7 connected to a part of the full-surface electrode 6.
  • n-type contact layer constituting the n-side semiconductor layer 2 is exposed, and the exposed surface
  • An n electrode 8 is connected to the first electrode.
  • a protective film is formed on a part of the side surface and upper surface of the substrate 1 and the semiconductor layer 5, and optionally on a part of the side surface and upper surface of the p electrode 7 and the n electrode 8.
  • “part” includes both part in the plane (part of the region) and part in the film thickness direction.
  • the n-side semiconductor layer 2, the active layer 3, and the p-side semiconductor layer 4 are represented by the formula (A) In x Al y Ga 1-x -y N (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1,0 ⁇ x + y ⁇ 1) (A) It can form with the compound semiconductor represented by these.
  • an element in which B is partially substituted as a group III element may be used, or an element in which a part of N is substituted with P or As may be used as a group V element.
  • the n-side semiconductor layer 2 includes a layer containing at least one group IV element or group VI element such as Si, Ge, Sn, S, O, Ti, Zr, and Cd as an n-type impurity. It is a general term for a single layer or a laminated layer on one side with respect to the active layer 3. Of these, Si and Sn are preferable as the n-type impurity.
  • the p-side semiconductor layer 3 is a single layer or a stacked layer on the other side of the active layer 3 in which a layer containing one or more kinds of Mg, Zn, Be, Mn, Ca, Sr, etc. is arranged as a p-type impurity. A generic term for layers.
  • the active layer 3 has a multiple quantum well structure.
  • the multiple quantum well structure is formed with a plurality of unit periods U each composed of one barrier layer and one well layer adjacent to the barrier layer.
  • the multiple quantum well structure is formed to include a barrier layer, one or more barrier layers adjacent to the barrier layer via the well layer, and two or more well layers.
  • the number of unit periods, the number of barrier layers, and the number of well layers are not particularly limited, and are each preferably, for example, 50 or less, preferably 30 or less, and more preferably 20 or less. Of these, about 7 to 15 is more preferable.
  • the layer adjacent to the n-side semiconductor layer and the p-side semiconductor layer may be a barrier layer or a well layer, but the barrier layer is adjacent to both the n-side semiconductor layer and the p-side semiconductor layer. It is preferable to do. Note that the barrier layer adjacent to the n-side semiconductor layer may be referred to as a first barrier layer, and the barrier layer adjacent to the p-side semiconductor layer may be referred to as a final barrier layer.
  • the well layer constituting the active layer 3 preferably contains In in the formula (A), that is, the In mixed crystal ratio (x) is preferably about 0.4 or less. More preferably, it is about 3 or less. Moreover, it is suitable that it is about 0.1 or more.
  • the mixed crystal ratio of In becomes a factor for determining the light emission wavelength of the semiconductor light emitting device, and the present invention works particularly advantageously on the light emitting device on the short wavelength side where the mixed crystal ratio of In is low.
  • the barrier layer and the well layer have different compositions.
  • the barrier layer is preferably made of an undoped nitride semiconductor having a larger band gap energy than the well layer.
  • the barrier layer is made of GaN, AlGaN, or InGaN having a smaller In mixed crystal ratio than the well layer. Things.
  • the In mixed crystal ratio is compared with values obtained by averaging the In compositions of all well layers and all barrier layers.
  • the well layer usually has a thickness in the range of about 1 to 8 nm, preferably about 1.5 to 5 nm, and the barrier layer has a thickness in the range of about 1.5 to 16 nm, preferably about 2 to 10 nm. It has a thickness.
  • the barrier layer preferably has a thickness of about 1.5 times or more that of the well layer, and preferably has a thickness of about 2 times or more.
  • the final barrier layer preferably has a thickness of about 1.5 times or more that of the adjacent well layer, and preferably has a thickness of about 2 times or more.
  • composition and / or film thickness of the well layer may vary, but it is suitable that at least one of the composition and the film thickness, preferably both the composition and the film thickness are constant. If the composition and thickness of the well layer are constant, the wavelength of the light emitted from the active layer is stabilized, and the amount of wavelength change associated with changing the half-value width, current, and temperature is stable, that is, the amount of wavelength change. And the relative output at high temperature with respect to the normal temperature output is improved.
  • the barrier layer includes at least a barrier layer disposed on the side closest to the p-side semiconductor layer (hereinafter referred to as a final barrier layer) and one or more barriers adjacent to the final barrier layer through a well layer. It is suitable that the layer is thicker than the barrier layer disposed on the side closer to the n-side semiconductor layer.
  • the “barrier layer disposed on the side closer to the n-side semiconductor layer” refers to an arbitrary barrier layer disposed closer to the n-side semiconductor layer than the center of the entire thickness of the active layer among the barrier layers. Point to.
  • the final barrier layer and the one or more barrier layers adjacent to the final barrier layer through the well layer may be thicker than any of the barrier layers disposed on the side closer to the n-side semiconductor layer,
  • the first barrier layer is preferably thick with respect to all the barrier layers arranged on the n-side semiconductor layer side other than the first barrier layer.
  • the final barrier layer is preferably thicker than the first barrier layer.
  • the final barrier layer is thicker than the barrier layer disposed on the side closer to the n-side semiconductor layer and closer to the final barrier layer (that is, closer to the p-side semiconductor layer, the final barrier layer and the well layer). If one or more other barrier layers arranged adjacent to each other are thicker than the barrier layer arranged closer to the n-side semiconductor layer, the number of barrier layers, that is, the number of unit periods Can be in the above-mentioned range.
  • the “barrier layer disposed on the side close to the final barrier layer (or the side close to the p-side semiconductor layer)” is closer to the p-side semiconductor layer side than the center of the entire film thickness of the active layer among the barrier layers. Refers to any barrier layer placed on the side.
  • the other barrier layer preferably has a film thickness equivalent to the final barrier layer (for example, ⁇ 20% thickness).
  • the one or more other barrier layers that are thicker than the barrier layer disposed on the side closer to the n-side semiconductor layer and are disposed closer to the p-side semiconductor layer are adjacent to the unit period including the final barrier layer.
  • the barrier layer may be one unit period, or may be a plurality of unit period barrier layers that are sequentially adjacent to the unit period including the final barrier layer.
  • the barrier layer may be one barrier layer adjacent to the final barrier layer via the well layer, or may be a plurality of barrier layers sequentially adjacent to the final barrier layer via the well layer.
  • the well layer 3a, the barrier layers 3bn1 to 3bn4, and the well layer 3a are sequentially formed from the first barrier layer 3b.
  • the barrier layer 3 bp 2, the well layer 3 a and the barrier layer 3 bp 1 (that is, the final barrier layer 3 bb), and the unit periods are repeatedly arranged in six periods so as to be arranged in the order of the unit periods UN 1 to UN 4 and the unit periods UP 2 to UP 1.
  • the barrier layer 3bp1 (for example, the final barrier layer 3bb closest to the p-side semiconductor layer) disposed on the side close to the p-side semiconductor layer and the barrier layer 3bp2 in the unit cycle UP2 adjacent to the unit cycle UP1 including the barrier layer 3bp1 It is preferable that the barrier layers 3bp1 and 3bp2 have the same thickness and are thicker than the barrier layer 3bn1 disposed on the side closer to the n-side semiconductor layer.
  • the barrier layers 3bp1 and 3bp2 are more preferably thicker than the first barrier layer 3b.
  • the barrier layer in the unit period UP arranged on the side close to the p-side semiconductor layer for example, the barrier layer 3bp1 in FIG. 2 has the thickness of the well layer 3a in the unit period UP arranged on the side close to the p-side semiconductor layer. It is preferable to have a film thickness of 1.5 or more, and more than twice.
  • the film thickness of the unit period arranged on the side closest to the p-side semiconductor layer in the unit period and one or more unit periods adjacent to the unit period is determined by the n-side semiconductor layer. It is suitable that the thickness is larger than the film thickness of the unit period arranged on the near side. That is, in FIG. 2, the total film thickness of the unit period UP1 including the final barrier layer 3bb is an arbitrary unit period (for example, UN1, UN2, etc.) among the unit periods arranged on the side closer to the n-side semiconductor layer. Thicker than the total film thickness is suitable. As described above, the well layer in the active layer usually has a constant composition and / or film thickness.
  • the barrier layer 3bp1 disposed on the side closer to the p-side semiconductor layer is preferably thicker than the barrier layer (eg, 3bn1, 3bn2, etc.) disposed on the side closest to the n-side semiconductor layer.
  • the barrier layer in the unit period arranged on the side close to the p-side semiconductor layer is preferably thicker than the barrier layer in an arbitrary unit period arranged on the side close to the n-side semiconductor layer.
  • the thickness of the thick barrier layer is suitably about 200% or less of the thickness of the other barrier layer, preferably about 150% or less, more preferably about 120% or less. preferable. Further, the thickness may be about several percent of the thickness of the other barrier layer, and is preferably about 105% or more.
  • the active layer includes a unit period arranged on the side close to the n-side semiconductor layer, has a plurality of adjacent unit periods having the same film thickness, and further close to the p-side semiconductor layer. It is suitable to have a plurality of adjacent unit periods including the arranged unit periods and having the same film thickness.
  • the active layer has a barrier layer disposed on the side close to the n-side semiconductor layer, and has the same film thickness as the barrier layer, and has a plurality of barrier layers adjacent to each other through the barrier layer and the well layer.
  • At least two types of unit periods are arranged depending on the thickness of the barrier layer.
  • a plurality of adjacent unit periods for example, UN2, UN3, UN4, etc.
  • Two groups including a unit period UP1 disposed on the side close to the p-side semiconductor layer and a plurality of adjacent unit periods (for example, UP2) having the same film thickness are disposed.
  • the total number of unit cycles including unit cycles arranged on the side closer to the n-side semiconductor layer may be larger than the total number of unit cycles including unit cycles arranged on the side closer to the p-side semiconductor layer.
  • the number of barrier layers disposed on the side closer to the n-side semiconductor layer and having the same film thickness is larger than the number of barrier layers disposed on the side closer to the p-side semiconductor layer and having the same film thickness. A large amount is preferable.
  • the number of unit periodic groups or barrier layer groups arranged on the side closer to the n-side semiconductor layer is about 1.5 times or more, about 2 times or more, or about 3 times or more. In other words, it is preferably 1 or more, 2 or more, 3 or more, 4 or more, 5 or more. As a result, it is possible to effectively improve the light emission efficiency without increasing the series resistance component while sufficiently exhibiting the function as the active layer.
  • the total number of unit periods (or barrier layers) including unit periods (or barrier layers) arranged on the side closer to the p-side semiconductor layer is suitably about 2 to 15, About 10 is preferable, and about 2 to 7 is more preferable.
  • the total number of unit periods (or barrier layers) including the unit period (or barrier layer) arranged on the side close to the n-side semiconductor layer is the unit period (or barrier) arranged on the side close to the p-side semiconductor layer described above. More than the total number of unit periods (or barrier layers) including the layer), and about 3 to 45 is suitable, preferably about 3 to 30, and more preferably about 3 to 10.
  • the first barrier layer adjacent to the n-side semiconductor layer and / or the final barrier layer adjacent to the p-side semiconductor layer described above may be omitted, but it is preferable to arrange both of them.
  • the first barrier layer and / or the final barrier layer may be arranged as a barrier layer constituting the above-described two types of film thickness unit period groups or two types of film thickness barrier layers.
  • the first barrier layer may be, for example, either a semiconductor layer containing an n-type impurity or a non-doped semiconductor layer, and may have either a single layer structure or a stacked structure.
  • a stacked structure in which a semiconductor layer containing an n-type impurity and a non-doped semiconductor layer are stacked adjacent to the n-side semiconductor layer is preferable.
  • the film thickness in this case is suitably about 0.5 to 7 nm, for example, and the n-type impurity layer / non-doped layer is preferably about 0.3 to 5 nm / about 0.2 to 2 nm.
  • the first barrier layer and making it thicker than the other barrier layers close to the n-side semiconductor it is possible to compensate for the crystal defects in the lower layer, and to improve the quality of the well layer and hence the quality.
  • An active layer can be laminated.
  • a cap layer 9 having a composition different from that of the well layer and the barrier layer may be formed between the well layer and the barrier layer.
  • the cap layer is preferably formed of an AlGaN layer with respect to the InGaN well layer.
  • the thickness of the cap layer is preferably, for example, about 20 to 150% with respect to the well layer.
  • the active layer may have three or more types of unit period (or three or more types of barrier layers) groups.
  • a unit periodic group or a barrier layer group having the thickness of the barrier layer may be arranged. In this way, by adding unit periods or barrier layers having different film thicknesses, the number of unit periods or barrier layers can be increased, and the resistance component, forward voltage Vf, and luminous efficiency can be further reduced. Improvements can be realized.
  • the film thickness increases stepwise or gradually from the unit period or barrier layer disposed on the side closer to the n-side semiconductor layer to the unit period or barrier layer disposed on the side closer to the p-side semiconductor layer. Furthermore, these film thicknesses may be changed.
  • substrate sapphire whose principal surface is the C-plane, R-plane or A-plane, other insulating substrates such as spinel (MgA 12 O 4 ), SiC (including 6H, 4H, 3C), A semiconductor substrate such as Si, ZnO, GaAs, or GaN can be used.
  • the substrate may have an off-angle. By using an off-angled one, the base layer can be grown with good crystallinity, and a high-quality n-side semiconductor layer, active layer, and p-side semiconductor layer can be stacked.
  • a buffer layer is preferably formed on the substrate 1.
  • the buffer layer include a nitride semiconductor made of Ga d Al 1-d N (0 ⁇ d ⁇ 1), and a layer having an Al mixed crystal ratio of 0.3 or less is preferable, and the Al mixed crystal ratio is 0. .2 or less layers are more preferred. The smaller the Al mixed crystal ratio, the more remarkable the improvement in crystallinity. More preferred is a buffer layer made of GaN. Further, the buffer layer can be finally removed, or can be omitted.
  • the film thickness is preferably about 0.002 to 0.5 ⁇ m, preferably about 0.05 to 0.2 ⁇ m, and more preferably about 0.01 to 0.02 ⁇ m.
  • the temperature for growing the buffer layer is suitably 200 to 900 ° C., and is preferably adjusted to a range of 400 to 800 ° C. As a result, a good polycrystal can be formed, and the crystallinity of a semiconductor grown on the buffer layer can be made good by using this polycrystal as a seed crystal.
  • a semiconductor layer serving as a base layer may be further formed on the buffer layer.
  • a nitride semiconductor layer having a dislocation density of 1 ⁇ 10 7 to 5 ⁇ 10 9 cm ⁇ 2 is suitable.
  • the nitride semiconductor layer is preferably a GaN layer, but may be an Al 1-x Ga x N layer (0 ⁇ x ⁇ 1).
  • This nitride semiconductor layer may be a single layer or a laminated structure of two or more layers.
  • the nitride semiconductor layer is preferably a layer having a different composition and / or film formation method. Thereby, the dislocation density can be reduced and the crystallinity can be improved.
  • the thickness of the nitride semiconductor layer is, for example, preferably about 1 ⁇ m or more, more preferably about 2 ⁇ m or more, about 3 ⁇ m or more, preferably about 10 ⁇ m or less, more preferably about 5 ⁇ m or less. preferable.
  • N-side semiconductor layer In the n-side semiconductor layer, an n-type contact layer and an n-type cladding layer are usually laminated in this order from the substrate 1 side.
  • the composition of the n-type contact layer is not particularly limited.
  • a layer made of AlGaN or GaN having an Al ratio of 0.2 or less is preferable, and a layer made of a single layer is more preferable. With such a composition, it is easy to obtain a nitride semiconductor layer with few crystal defects.
  • the film thickness of the n-type contact layer is not particularly limited, and can be, for example, about 1 ⁇ m or more, preferably about 3 ⁇ m or more.
  • the n-type contact layer contains an n-type impurity, and its concentration is preferably high enough not to deteriorate the crystallinity of the nitride semiconductor. For example, it is 1 ⁇ 10 18 / cm 3 or more and 5 ⁇ 10 21 / cm 3 or less.
  • the n-type cladding layer may have a single layer structure, but may be a nitride semiconductor composed of at least two kinds of elements having different compositions, for example, a layer composed of the above-described formula (A).
  • the n-type cladding layer is preferably formed of a superlattice multilayer film, and Al z Ga 1-z N (0 ⁇ z ⁇ 1) (first layer) and In p Ga 1-p N (0 ⁇ P ⁇ 1)
  • a superlattice layer in which layers composed of two types of compositions (second layer) are alternately laminated is more preferable. Any of the first layer and the second layer may be the lowermost layer and / or the uppermost layer.
  • the composition of all the layers of the first layer, the second layer, the first layer and the second layer may not necessarily be the same, and the composition may be partially, in a gradient, stepwise or alternately. It may change. Especially, it is preferable that 1st layers and 2nd layers are layers of the same composition.
  • the second layer is preferably a layer having p of 0.5 or less, and more preferably a layer having p of 0.2 or less.
  • a superlattice multilayer film in which the first layer is GaN and p is 0.2 or less In p Ga 1-p N in the second layer is preferable.
  • the layers having different compositions are, for example, suitable to be a laminated film of 20 or more layers, each laminated with 10 or more layers, each having 20 or more layers.
  • a laminated film (total of 40 layers or more) is preferable.
  • the upper limit of the number of laminated layers of the first layer and the second layer is not particularly limited, for example, 500 layers or less is suitable, and 200 layers or less and 100 layers or less are preferable. By disposing such an n-type cladding layer, it is possible to effectively reduce Vf.
  • the thickness of the layer constituting the n-type cladding layer is not particularly limited, but the total thickness is suitably about 50 nm or more, preferably about 65 nm or more, more preferably about 75 nm or more, more preferably about 80 nm or more, Furthermore, about 90 nm or more is even more preferable.
  • the upper limit of the total film thickness is not particularly limited, but may be about 500 nm or less, preferably about 400 nm or less, in consideration of manufacturing efficiency and improvement of characteristics. By setting the total film thickness within this range, the crystallinity is improved and the output of the element can be improved.
  • the n-type cladding layer may not contain n-type impurities in all layers, and it is sufficient that at least one layer contains n-type impurities.
  • only one of the first layer and the second layer described above may not contain n-type impurities, or all layers may contain n-type impurities.
  • the types and concentrations of impurities may not be the same in all layers, and may be different from each other or at least one layer.
  • both the first layer and the second layer described above are doped with n-type impurities, and by adopting a modulation dope having different concentrations between adjacent nitride semiconductor layers, the light output tends to be further improved. There is.
  • the impurity concentration examples include 5 ⁇ 10 16 / cm 3 or more and 3 ⁇ 10 18 / cm 3 or more, and 5 ⁇ 10 18 / cm 3 or more is preferable.
  • the upper limit of the n-type impurity concentration is not particularly limited, but is preferably such that the crystallinity is not deteriorated too much, for example, 5 ⁇ 10 21 / cm 3 or less or 1 ⁇ 10 20 / cm 3 or less. By setting such an impurity concentration, Vf can be further reduced.
  • the method for forming the n-type cladding layer is not particularly limited.
  • MOVPE metal organic vapor phase epitaxy
  • HVPE hydride vapor phase epitaxy
  • MBE molecular beam epitaxy
  • the film formation temperature is not particularly limited, but is preferably 850 ° C. or higher, more preferably 900 ° C. or higher. Thereby, crystallinity can be made more favorable.
  • the p-side semiconductor layer preferably includes a p-side cladding layer and a p-type contact layer in order from the active layer side.
  • the p-side cladding layer examples include a single layer composed of the above-described formula (A) containing at least a p-type impurity, or at least two laminated layers having different band gap energies or a superlattice multilayer film.
  • A Al b Ga 1-b N (0 ⁇ b ⁇ 1) or a stacked layer of at least two semiconductor layers having different band gap energies is preferable.
  • the p-side cladding layer has a p-type impurity concentration of, for example, preferably about 1 ⁇ 10 22 / cm 3 or less, and more preferably about 5 ⁇ 10 20 / cm 3 or less.
  • the lower limit of the p-type impurity concentration is not particularly limited, but about 5 ⁇ 10 16 / cm 3 or more is suitable.
  • the p-type impurity may not be contained in all the layers. Further, the p-type impurity concentration in each layer or a part of the layers may be different or the same.
  • the film thickness of the p-side cladding layer is not particularly limited, and may be about 10 nm or more.
  • the thickness of the single nitride semiconductor layer is preferably about 10 nm or less, more preferably about 7 nm or less and about 5 nm or less.
  • Examples of the p-type contact layer include a layer made of a nitride semiconductor represented by the above-described formula (A). Among them, GaN, AlGaN with an Al ratio of 0.2 or less, InGaN with an In ratio of 0.2 or less A layer made of GaN is preferred, and a layer made of GaN is more preferred. These compositions can provide good ohmic contact with the electrode material.
  • the film thickness of the p-type contact layer 10 is not particularly limited, and is preferably about 50 nm or more, and more preferably about 60 nm or more.
  • Examples of the impurity concentration include 1 ⁇ 10 18 / cm 3 or more and 5 ⁇ 10 21 / cm 3 or less.
  • the whole surface electrode, p electrode and n electrode used in the semiconductor light emitting device of the present invention are not particularly limited, such as the composition of the single layer, the composition and order of the laminated structure, and the film thickness, and any of those known in the art can be used. Can also be adopted.
  • the entire surface electrode is preferably formed of a material that does not absorb light emitted from the active layer in consideration of light extraction efficiency, and examples thereof include a conductive oxide (ITO or the like).
  • the material and film thickness of the protective film are not particularly limited, but for example, a single layer film or a multilayer film made of SiO 2 , ZrO 2 , TiO 2 , Al 2 O 3 , Nb 2 O 5 , AlN, AlGaN, or the like Is mentioned.
  • the film thickness is preferably adjusted as appropriate.
  • the semiconductor light emitting device of this example is formed on a substrate 1 made of sapphire.
  • a buffer layer made of undoped AlGaN (film thickness: about 15 nm)
  • An intermediate layer made of undoped GaN (film thickness: about 3.5 ⁇ m)
  • N-type contact layer film thickness: 4.2 ⁇ m) made of GaN doped with 9 ⁇ 10 18 / cm 3 of Si
  • a GaN layer r film thickness: 4 nm
  • doped with 2.5 ⁇ 10 18 / cm 3 of Si is stacked, an undoped In 0.02 Ga 0.98 N layer q (film thickness: 2 nm)
  • Si is 2
  • An n-side cladding layer having a superlattice structure of a total of 121 layers in which the GaN layer r (film thickness: 4 nm) doped with .5 ⁇ 10 18 / cm
  • the active layer in the laminated structure is First barrier layer: a laminated structure of a layer made of GaN doped with Si at 5 ⁇ 10 18 / cm 3 (film thickness: about 4 nm), a layer made of undoped GaN (film thickness: about 3.5 nm), Above this first barrier layer, A laminated structure in which the unit period of the well layer g (film thickness: about 3.3 nm) made of undoped In 0.2 Ga 0.8 N and the barrier layer h (film thickness: about 5.0 nm) made of undoped GaN is 6 periods.
  • n-type contact layer On almost the entire surface of the p-type contact layer, a light-transmitting full-surface electrode 6 made of ITO and a p-electrode 7 containing Ti, Rh, and Au formed thereon are formed, and an exposed n-type contact is formed.
  • An n electrode 8 made of the same laminated material as the p electrode is formed on the surface of the layer.
  • Such a semiconductor light emitting device 10 can be manufactured by the following method.
  • substrate A substrate 1 made of sapphire (C-plane) is set in a MOCVD reaction vessel, and the substrate temperature is raised to about 900 ° C. to 1200 ° C. while flowing hydrogen to clean the substrate.
  • the temperature is set to about 500 ° C.
  • hydrogen is used as a carrier gas
  • ammonia is used as a carrier gas
  • TMG trimethylgallium
  • TMA trimethylaluminum
  • the substrate is made of undoped Al 0.05 Ga 0.95 N.
  • a buffer layer is grown to a thickness of about 1.5 ⁇ m.
  • the temperature is set to about 800 ° C.
  • hydrogen is used as the carrier gas
  • ammonia and TMG are used as the source gas
  • an intermediate layer made of undoped GaN is grown on the buffer layer to a thickness of about 3.5 ⁇ m. .
  • an n-type contact layer made of GaN doped with Si is grown to a thickness of about 4 ⁇ m using TMG, ammonia gas as source gas, and silane gas as impurity gas.
  • N-type cladding layer (N-type cladding layer) Subsequently, using a TMG and ammonia at a temperature of about 800 ° C. to 1000 ° C., a Si-doped GaN layer (film thickness: 4 nm) is stacked, and then a non-doped GaN layer (film thickness: 2 nm) is stacked.
  • the barrier layer a layer made of GaN containing Si is grown by about 4 nm, and a layer made by undoped GaN is grown by a film thickness of about 3.5 nm. Then, using TMG, TMI, and ammonia, a well layer made of undoped In 0.2 Ga 0.8 N and a barrier layer made of undoped GaN with a thickness of about 4.4 nm are alternately stacked in six layers. Further, the well layer made of undoped In 0.2 Ga 0.8 N is about 3.3 nm, and the barrier layer made of undoped GaN is about 5.25 (1.05 times thick), respectively. Three layers (that is, the seventh layer to the ninth layer) are alternately stacked to grow an active layer having a multiple quantum well structure in which the unit period of the well layer and the barrier layer is nine periods (total film thickness: about 75 nm). .
  • a p-side cladding layer made of Mg-doped p-type Al 0.2 Ga 0.8 N is grown to a thickness of about 15 nm.
  • TMG, TMA, and ammonia are used at a temperature of about 900 ° C. to 1000 ° C., and a layer made of undoped GaN is grown to a thickness of about 50 nm, on which TMG, ammonia, and Cp 2 Mg are used.
  • a layer made of Mg-doped p-type GaN is grown to a thickness of about 50 nm, and a layer made of Mg-doped p-type GaN is further grown to a thickness of about 15 nm.
  • the temperature is lowered to room temperature, and the wafer is annealed in a reaction vessel at 300 ° C. to 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-side layer.
  • the wafer is taken out from the reaction container, a mask having a predetermined shape is formed on the surface of the uppermost p-type contact layer, and etching is performed from the p-type contact layer side with an RIE (reactive ion etching) apparatus to form an n-type contact. Expose the surface of the layer.
  • RIE reactive ion etching
  • a translucent full-surface electrode made of ITO is formed on almost the entire surface of the p-type contact layer as the uppermost layer.
  • a laminated film containing Ti, Rh, and Au is formed on the n-type contact layer exposed by p-etching on the entire surface electrode, and patterned to form a p-electrode and an n-electrode, respectively.
  • the obtained laminated structure was cut into each chip to obtain a semiconductor light emitting device having an output wavelength of 440 to 480 nm, for example. Further, the same structure as in Example 1a except that the thick film of the barrier layer was changed to a 1.1 times thick film (5.5 nm) instead of a 1.05 times thick film (5.25 nm). A semiconductor light emitting device of Example 1b was prepared.
  • the thickness of the barrier layer is 1.05 times (Example 2a) and 1.1 times (Example 2b) in the fifth to ninth layers, and the well layer and the barrier layer have nine cycles ( (Layer thickness: 76 nm and 77 nm)
  • Layer thickness: 76 nm and 77 nm A semiconductor light emitting device having the same structure was obtained except that the layers were stacked.
  • the thickness of the barrier layer is 1.05 times (Example 3a) and 1.1 times (Example 3b) in the third to ninth layers, and the well layer and the barrier layer have nine periods ( (Layer thickness: 76.5 nm and 78 nm)
  • Layer thickness: 76.5 nm and 78 nm A semiconductor light emitting device having a similar structure was obtained except that the layers were stacked.
  • Comparative Example 1 A semiconductor light emitting device having a similar structure was obtained except that the well layer and the barrier layer were stacked for nine periods (layer thickness: 75 nm) without changing the thickness of the barrier layer in the active layer.
  • the semiconductor light-emitting device of the present invention can be used for various light sources such as a full-color LED display, a traffic signal light, and an image scanner light source, for example, as a high-intensity blue LED or pure green LED.

Abstract

　基板上に、ｎ側半導体層、活性層及びｐ側半導体層がこの順に積層された半導体発光素子であって、前記活性層は、複数の障壁層と該障壁層に隣接する複数の井戸層とを含んで構成された多重量子井戸構造を有し、前記障壁層のうちの前記ｐ側半導体層に最も近い側に配置された最終障壁層と、該最終障壁層に井戸層を介して隣接する１以上の障壁層とが、前記ｎ側半導体層に近い側に配置する障壁層よりも厚膜である半導体発光素子。

Description

半導体発光素子
　本発明は、半導体発光素子に関する。
　基板上に、ｎ側半導体層、活性層及びｐ側半導体層がこの順で積層された半導体発光素子として発光ダイオード（ＬＥＤ）及び半導体レーザ（ＬＤ）等は、青及び緑等の発光が得られることから、研究開発が盛んに進められている。
　これらの半導体発光素子を製造する方法としては、一般に、異種基板上に低温バッファ層等の中間層等を介して、基板表面の平坦化及び異種基板からの貫通ピットを低減するためにＧａＮ層を成膜し、その上に、ｎ側半導体層、活性層及びｐ側半導体層を積層する。
　しかし、このように、異種基板上にＧａＮ層を成長させる方法では、ＧａＮに存在する無数の転位が、ｎ側半導体層、活性層からｐ側半導体層へと引き継がれることとなる。特に活性層がＩｎを含有する場合には、結晶欠陥も多くなり、その結果、非発光再結合確率が大きく低減することとなる。
　一方、高輝度でかつ高発光効率を有する半導体発光素子を得るために、井戸層の厚みを変化させること、あるいは、活性層の障壁層及び井戸層の単位周期数を、ｎ側半導体層側よりもp側半導体層側で多く設定することなどが提案されている（例えば、特許文献１）。
特開２００９－９９８９３号公報
　しかし、積層構造において一旦発生した転位及び欠陥は、その上に半導体層を積層することによっては容易には低減させることはできない。また、活性層の井戸層の厚膜化又は積層数の増加によって、転位及び欠陥がさらに増大する傾向がある。この結果、転位及び結晶欠陥の多い発光層に起因して、結局高い発光効率を得ることができない。加えて、転位及び欠陥を内在した活性層中の井戸層の厚膜化又は積層数の増加は、単に直列抵抗成分を増大させる結果となり、より順方向電圧Ｖｆが高くなって、高効率化を妨げるという問題を招く。
　本発明は、上記課題に鑑みなされたものであり、転位及び結晶欠陥に起因する発光効率の低下を抑制し、直列抵抗成分を減少させて、さらなる発光効率の向上を実現することができる半導体発光素子を提供することを目的とする。
　本発明は、
　基板上に、ｎ側半導体層、活性層及びｐ側半導体層がこの順に積層された半導体発光素子であって、
　前記活性層は、複数の障壁層とこれら障壁層に隣接する複数の井戸層とを含んで構成された多重量子井戸構造を有し、
　前記障壁層のうちの前記ｐ側半導体層に最も近い側に配置された最終障壁層と、該最終障壁層に井戸層を介して隣接する１以上の障壁層とが、前記ｎ側半導体層に近い側に配置する障壁層よりも厚膜であることを特徴とする半導体発光素子である。
　また、基板上に、ｎ側半導体層、活性層及びｐ側半導体層がこの順に積層された半導体発光素子であって、
　前記活性層は、障壁層と該障壁層に隣接する井戸層とからなる複数の単位周期を含んで構成された多重量子井戸構造を有し、
　前記単位周期のうちの前記ｐ側半導体層に最も近い側に配置された単位周期と、該単位周期に隣接する１以上の単位周期との膜厚が、前記ｎ側半導体層に近い側に配置された単位周期の膜厚よりも厚いことを特徴とする半導体発光素子である。
　これらのような半導体発光素子は、以下の１以上を備えることが好ましい。
　前記活性層は、前記ｎ側半導体層に近い側に配置された単位周期を含み、互いに同じ膜厚を有して隣接する複数の単位周期と、前記ｐ側半導体層に近い側に配置された単位周期を含み、互いに同じ膜厚を有して隣接する複数の単位周期とを有し、かつ
　前記ｎ側半導体層に近い側に配置された単位周期を含む単位周期の合計数が、前記ｐ側半導体層に近い側に配置された単位周期を含む単位周期の合計数よりも多い。
　前記ｐ側半導体層に近い側に配置された単位周期における障壁層が、前記ｎ側半導体層に近い側に配置された単位周期における障壁層よりも厚膜である。
　前記ｐ側半導体層に近い側に配置された単位周期における障壁層は、前記ｐ側半導体層に近い側に配置された単位周期における井戸層の膜厚の１．５倍以上の膜厚を有する。
　前記活性層は、前記ｎ側半導体層に近い側に配置された障壁層と、該障壁層と同じ膜厚を有し、該障壁層と井戸層を介して隣接する複数の障壁層と、前記ｐ側半導体層に近い側に配置された障壁層と、該障壁層と同じ膜厚を有し、該障壁層と井戸層を介して隣接する複数の障壁層とを有し、かつ
　前記ｎ側半導体層に近い側に配置され、互いに同じ膜厚を有する障壁層の数が、前記ｐ側半導体層に近い側に配置され、互いに同じ膜厚を有する障壁層の数よりも多い。
　前記最終障壁層は、隣接する前記井戸層の膜厚の１．５倍以上の膜厚を有する。
　前記障壁層と前記井戸層とが交互に積層される。
　前記井戸層は、アンドープＩｎＧａＮからなり、
　前記障壁層は、前記井戸層よりもバンドギャップエネルギーが大きいアンドープの窒化物半導体からなる。
　前記井戸層は、アンドープＩｎＧａＮからなり、
　前記障壁層は、アンドープＧａＮ、アンドープＡｌＧａＮ又は前記井戸層よりもＩｎの混晶比が低いアンドープＩｎＧａＮからなる。
　前記井戸層のＩｎの混晶比が、０．１以上０．４以下である。
　前記井戸層と障壁層との間に、該井戸層及び障壁層と組成の異なるキャップ層を有する。
　本発明の半導体発光素子によれば、転位及び結晶欠陥に起因する発光効率の低下を抑制し、直列抵抗成分を減少させて、さらなる発光効率の向上を実現することができる。
本発明の半導体発光素子の構造を説明するための概略断面図である。 本発明の一実施形態の半導体発光素子の構造を説明するための要部の概略断面図である。 本発明の実施例の半導体発光素子のＶｆに関する結果を示すグラフである。 本発明の別の実施形態の半導体発光素子の構造を説明するための要部の概略断面図である。
　本発明の半導体発光素子は、いわゆるＬＥＤと称されるものであり、図１に示すように、主として、基板１上に、ｎ側半導体層２、活性層３及びｐ側半導体層４がこの順に積層された半導体層５を備える。なお、基板１は、最終形態においては存在しなくてもよい。
　さらに、ｐ側半導体層４は、その上面の略全面に接続された全面電極６及びこの全面電極６の一部に接続されたｐ電極７を有している。また、ｐ側半導体層４及び活性層３の一部ならびにｎ側半導体層２の一部が除去されて、ｎ側半導体層２を構成するｎ型コンタクト層が露出しており、その露出した面にｎ電極８が接続されている。
　なお、図示されないが、基板１、半導体層５の側面及び上面の一部、任意に、ｐ電極７、ｎ電極８上の側面及び上面の一部には、保護膜が形成されている。
　ここでの「一部」とは、面内における一部（領域の一部）及び膜厚方向の一部の双方を含む。
　ｎ側半導体層２、活性層３及びｐ側半導体層４は、例えば、式（Ａ）
　ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）　（Ａ）
で表される化合物半導体によって形成することができる。これに加えて、III族元素としてＢが一部に置換されたものを用いてもよいし、Ｖ族元素としてＮの一部をＰ、Ａｓで置換されたものを用いてもよい。
　ｎ側半導体層２は、ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ、ＣｄなどのＩＶ族元素又はＶＩ族元素等を１種類以上含有している層が配置されている、活性層３に対する一方側の単層又は積層層の総称である。なかでも、ｎ型不純物としては、Ｓｉ、Ｓｎが好ましい。
　ｐ側半導体層３は、ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｍｎ、Ｃａ、Ｓｒ等を１種類以上含有している層が配置されている、活性層３に対する他方側の単層又は積層層の総称である。
　〔活性層３〕
　活性層３は、多重量子井戸構造を有している。多重量子井戸構造は、１つの障壁層とこの障壁層に隣接する１つの井戸層とからなる単位周期Ｕを複数有して形成されている。言い換えると、多重量子井戸構造は、障壁層と、その障壁層に井戸層を介して隣接する１以上の障壁層と、２以上の井戸層とを有して形成されている。単位周期の数、障壁層及び井戸層の数は、特に限定されず、それぞれ、例えば、５０以下であることが適しており、３０以下であることが好ましく、２０以下であることがより好ましい。なかでも、７～１５程度がさらに好ましい。
　ｎ側半導体層及びｐ側半導体層に隣接する層は、障壁層であってもよいし、井戸層であってもよいが、障壁層が、ｎ側半導体層及びｐ側半導体層の双方に隣接することが好ましい。なお、ｎ側半導体層に隣接する障壁層を第１障壁層という場合があり、ｐ側半導体層に隣接する障壁層を最終障壁層という場合がある。
　活性層３を構成する井戸層は、式（Ａ）において、Ｉｎを含有していることが好ましく、つまり、Ｉｎの混晶比（ｘ）が０．４程度以下であることが好ましく、０．３程度以下であることがより好ましい。また、０．１程度以上であることが適している。Ｉｎの混晶比は、半導体発光素子の発光波長を決定する因子となり、本発明は、特に、Ｉｎ混晶比が低い短波長側の発光素子に対して有利に作用する。
　通常、障壁層と井戸層とは、その組成が異なる。例えば、障壁層は、井戸層よりもバンドギャップエネルギーの大きいアンドープの窒化物半導体からなるものが好ましい。具体的には、井戸層が、ＩｎjＧａ1-jＮ（０≦ｊ＜１）からなる場合、障壁層は、ＧａＮ、ＡｌＧａＮ、又は井戸層よりもＩｎの混晶比が小さいＩｎＧａＮからなるものが挙げられる。なお、障壁層が、井戸層よりもＩｎの混晶比の小さいＩｎＧａＮからなる場合、Ｉｎの混晶比は、全井戸層及び全障壁層のＩｎ組成をそれぞれ平均化した値で比較する。
　活性層では、通常、井戸層は１～８ｎｍ、好ましくは１．５～５ｎｍ程度の範囲内の厚みを有し、障壁層は、１．５～１６ｎｍ、好ましくは２～１０ｎｍ程度の範囲内の厚みを有する。一般に、障壁層は、井戸層の１．５倍程度以上の膜厚を有していることが適しており、２倍程度以上の膜厚を有していることが好ましい。特に、最終障壁層は、隣接する井戸層の１．５倍程度以上の膜厚を有していることが適しており、２倍程度以上の膜厚を有していることが好ましい。障壁層を井戸層よりも厚膜とすることにより、Ｉｎの混晶によって、さらに、Ｉｎの混晶比を高くすることによって発生し得る欠陥を補填することができ、良好な品質の井戸層、ひいては良質の活性層を得ることができる。
　井戸層は、その組成及び／又は膜厚が変動していてもよいが、少なくとも組成又は膜厚の一方が、好ましくは組成及び膜厚の双方が一定であることが適している。井戸層の組成及び膜厚が一定であれば、活性層から出射される光の波長が安定し、波長半値幅、電流及び温度を変化することに伴う波長変化量が安定する、つまり波長変化量が低減されるとともに、常温出力に対する高温での相対出力が改善される。
　障壁層は、少なくとも、ｐ側半導体層に最も近い側に配置された障壁層（以下、この障壁層を最終障壁層という）と、この最終障壁層に井戸層を介して隣接する１以上の障壁層とが、ｎ側半導体層に近い側に配置する障壁層よりも厚膜であることが適している。ここで「ｎ側半導体層に近い側に配置する障壁層」とは、障壁層のうち、活性層の全膜厚の中央よりもｎ側半導体層に近い方に配置された任意の障壁層を指す。従って、最終障壁層及びこの最終障壁層に井戸層を介して隣接する１以上の障壁層は、ｎ側半導体層に近い側に配置する障壁層のいずれかと比較して厚膜であればよく、ｎ側半導体層に隣接する第１障壁層が存在する場合には、第１障壁層以外のｎ側半導体層側に配置する障壁層の全てに対して厚膜であることが好ましい。最終障壁層は、第１障壁層が存在する場合、第１障壁層に対しても厚膜であることが好ましい。
　また、最終障壁層がｎ側半導体層に近い側に配置する障壁層よりも厚膜で、かつ最終障壁層に近い側に（つまり、ｐ側半導体層に近い側に、最終障壁層と井戸層を介して隣接して）配置する他の１以上の障壁層が、ｎ側半導体層に近い側に配置する障壁層よりも厚膜であれば、障壁層の数、つまり、単位周期数の数は、上述の範囲とすることができる。ここで「最終障壁層に近い側（又はｐ側半導体層に近い側）に配置する障壁層」とは、障壁層のうち、活性層の全膜厚の中央よりもｐ側半導体層側に近い方に配置された任意の障壁層を指す。この場合の他の障壁層は、最終障壁層と同等（例えば、±２０％厚）の膜厚であることが好ましい。
　なお、ｎ側半導体層に近い側に配置する障壁層よりも厚膜を有し、ｐ側半導体層に近い側に配置する他の１以上の障壁層は、最終障壁層を含む単位周期に隣接する１つの単位周期の障壁層であってもよく、最終障壁層を含む単位周期に順次隣接する複数の単位周期の障壁層であってもよい。あるいは、最終障壁層に井戸層を介して隣接する１つの障壁層であってもよく、最終障壁層に井戸層を介して順次隣接する複数の障壁層であってもよい。
　例えば、図２に示すように、ｎ側半導体層２とｐ側半導体層４との間の活性層３において、第１障壁層３ｂから順次、井戸層３ａ及び障壁層３ｂｎ１～３ｂｎ４、井戸層３ａ及び障壁層３ｂｐ２、井戸層３ａ及び障壁層３ｂｐ１（つまり最終障壁層３ｂｂ）と、単位周期が、単位周期ＵＮ１～ＵＮ４及び単位周期ＵＰ２～ＵＰ１の順に配置するように６周期繰り返し配置されている場合、ｐ側半導体層に近い側に配置する障壁層３ｂｐ１（例えば、最もｐ側半導体層に近い最終障壁層３ｂｂ）と、これを含む単位周期ＵＰ１に隣接する単位周期ＵＰ２における障壁層３ｂｐ２とが、同等の膜厚を有し、さらにこれら障壁層３ｂｐ１、３ｂｐ２が、ｎ側半導体層に近い側に配置する障壁層３ｂｎ１よりも厚膜であることが好ましい。また、障壁層３ｂｐ１、３ｂｐ２が、さらに第１障壁層３ｂよりも厚膜であることがより好ましい。
　ｐ側半導体層に近い側に配置された単位周期ＵＰにおける障壁層、例えば、図２における障壁層３ｂｐ１は、ｐ側半導体層に近い側に配置された単位周期ＵＰにおける井戸層３ａの膜厚の１．５以上、さらに２倍以上の膜厚を有することが好ましい。
　また、別の観点から、単位周期のうちのｐ側半導体層に最も近い側に配置された単位周期と、この単位周期に隣接する１以上の単位周期との膜厚が、ｎ側半導体層に近い側に配置された単位周期の膜厚よりも厚いことが適している。
　つまり、図２において、最終障壁層３ｂｂを含む単位周期ＵＰ１の総膜厚が、ｎ側半導体層に近い側に配置された単位周期のうちの任意の単位周期（例えば、ＵＮ１、ＵＮ２等）の総膜厚よりも厚いことが適している。なお、上述したように、活性層における井戸層は、通常、その組成及び／又は膜厚が一定であることが好ましいため、上述したように、ｐ側半導体層に近い側に配置する障壁層３ｂｐ１（例えば、最もｐ側半導体層に近い最終障壁層３ｂｂ）が、ｎ側半導体層に近い側に配置する障壁層（例えば、３ｂｎ１、３ｂｎ２等）よりも厚膜であることが好ましい。言い換えると、ｐ側半導体層に近い側に配置された単位周期における障壁層が、ｎ側半導体層に近い側に配置された任意の単位周期における障壁層よりも厚膜であることが好ましい。
　ｐ側半導体層側において、厚膜である障壁層の程度は、他の障壁層の膜厚の２００％程度以下であることが適しており、１５０％程度以下が好ましく、１２０％程度以下がより好ましい。また、他の障壁層の膜厚の数％程度厚膜であればよく、１０５％程度以上であることが好ましい。この範囲の厚膜化によって、活性層としての機能を十分に発揮できるとともに、直列抵抗成分が過大となることを抑制することができ、活性層の発光効率の低下を効果的に回避できる。特に、ｐ側半導体層側の障壁層の膜厚を厚膜化することによって、低波長側の光において、より顕著に発光効率を向上させることができる。
　活性層は、ｎ側半導体層に近い側に配置された単位周期を含み、互いに同じ膜厚を有して隣接する複数の単位周期を有しており、さらに、ｐ側半導体層に近い側に配置された単位周期を含み、互いに同じ膜厚を有して隣接する複数の単位周期を有していることが適している。言い換えると、活性層は、ｎ側半導体層に近い側に配置された障壁層と、この障壁層と同じ膜厚を有し、この障壁層と井戸層を介して隣接する複数の障壁層を有しており、さらに、ｐ側半導体層に近い側に配置された障壁層と、この障壁層と同じ膜厚を有し、この障壁層と井戸層を介して隣接する複数の障壁層とを有していることが適している。
　つまり、活性層は、その障壁層の厚みによって、少なくとも、２種類の膜厚の単位周期（又は２種類の膜厚の障壁層）群が配置されている。例えば、図２において、ｎ側半導体層に近い側に配置された単位周期ＵＮ１を含み、互いに同じ膜厚を有して隣接する複数の単位周期（例えば、ＵＮ２、ＵＮ３、ＵＮ４等）群と、ｐ側半導体層に近い側に配置された単位周期ＵＰ１を含み、互いに同じ膜厚を有して隣接する複数の単位周期（例えば、ＵＰ２等）群との２群が配置されている。
　ここで、ｎ側半導体層に近い側に配置された単位周期を含む単位周期の合計数は、ｐ側半導体層に近い側に配置された単位周期を含む単位周期の合計数よりも多いことが好ましい。言い換えると、ｎ側半導体層に近い側の単位周期群の単位周期数が、ｐ側半導体層に近い側の単位周期群の単位周期数よりも多いことが好ましい。さらに言い換えると、ｎ側半導体層に近い側に配置され、互いに同じ膜厚を有する障壁層の数が、ｐ側半導体層に近い側に配置され、互いに同じ膜厚を有する障壁層の数よりも多いことが好ましい。ｎ側半導体層に近い側に配置された単位周期群又は障壁層群は、１．５倍程度以上、２倍程度以上又は３倍程度以上多いことがより好ましい。言い換えると、１以上、２以上、３以上、４以上、５以上多いことが好ましい。これによって、活性層としての機能を十分発揮させながら、直列抵抗成分を増加させることなく、有効に発光効率を向上させることができる。
　また、別の観点から、ｐ側半導体層に近い側に配置された単位周期（又は障壁層）を含む単位周期（又は障壁層）の合計数は、２～１５程度が適しており、２～１０程度が好ましく、２～７程度がより好ましい。ｎ側半導体層に近い側に配置された単位周期（又は障壁層）を含む単位周期（又は障壁層）の合計数は、上述したｐ側半導体層に近い側に配置された単位周期（又は障壁層）を含む単位周期（又は障壁層）の合計数よりも多く、かつ、３～４５程度が適しており、３～３０程度が好ましく、３～１０程度がより好ましい。
　上述した、ｎ側半導体層に隣接する第１障壁層及び／又はｐ側半導体層に隣接する最終障壁層は、省略してもよいが、双方とも配置させることが好ましい。
　この場合、第１障壁層及び／又は最終障壁層は、上述した２種類の膜厚の単位周期群又は２種類の膜厚の障壁層群を構成する障壁層として配置してもよいし、各群を構成しない障壁層として配置していてもよい。各群を構成する障壁層として配置する場合には、これらの膜厚関係に従って適切な膜厚に調整することが好ましい。なかでも、最終障壁層は、群を構成する障壁層として配置することが好ましい。
　また、各群を構成しない障壁層として配置する場合には、その組成及び／又は膜厚を、群を構成する他の障壁層と異ならせてもよい。なかでも、第１障壁層は、群を構成しない障壁層として配置することが好ましい。この場合、第１障壁層は、例えば、ｎ型不純物を含有する半導体層又はノンドープの半導体層のいずれでもよく、単層構造又は積層構造のいずれでもよい。好ましくは、ｎ側半導体層に隣接してｎ型不純物を含有する半導体層とノンドープの半導体層とを積層した積層構造であることが好ましい。この場合の膜厚は、例えば、０．５～７ｎｍ程度が適しており、ｎ型不純物層／ノンドープ層が０．３～５ｎｍ程度／０．２～２ｎｍ程度であることが好ましい。
　特に、第１障壁層を配置すること、さらにｎ側半導体に近い他の障壁層よりも厚膜とすることにより、下層の結晶欠陥を補填することができ、より良質の井戸層、ひいては良質の活性層を積層することができる。
　活性層は、井戸層と障壁層との間に、これら井戸層及び障壁層と組成の異なるキャップ層９を形成してもよい。キャップ層は、例えば、ＩｎＧａＮ井戸層に対して、ＡｌＧａＮ層によって形成することが好ましい。キャップ層の厚みは、例えば、井戸層に対して２０～１５０％程度の膜厚であることが好ましい。キャップ層は、井戸層の上面に積層することによって、インジウムの分解を阻止して、発光効率を改善することができる。
　活性層は、その障壁層の厚みによって、３種類以上の膜厚の単位周期（又は３種類以上の膜厚の障壁層）群が配置されていてもよい。この場合、例えば、上述した２種類の膜厚の単位周期群又は２種類の膜厚の障壁層群の間に、それらの間（例えば、中間）の又はそれらよりも厚いもしくは薄い、単位周期又は障壁層の膜厚を有する単位周期群又は障壁層群が配置されていてもよい。このように、異なる膜厚を有する単位周期又は障壁層を追加することにより、単位周期又は障壁層の数を増加させることができ、より抵抗成分の低減、順方向電圧Ｖｆの低減、発光効率の向上を実現することができる。
　さらに、ｎ側半導体層に近い側に配置された単位周期又は障壁層から、ｐ側半導体層に近い側に配置された単位周期又は障壁層にわたって、段階的に又は徐々に膜厚が厚くなるように、これらの膜厚を変化させてもよい。
　〔基板〕
　基板１としては、Ｃ面、Ｒ面又はＡ面を主面とするサファイア、その他、スピネル（ＭｇＡ12Ｏ4）のような絶縁性の基板の他、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、Ｓｉ、ＺｎＯ、ＧａＡｓ、ＧａＮ等の半導体基板を用いることができる。
　基板は、オフアングルを有していてもよい。オフアングルしたものを用いることにより、下地層を結晶性よく成長させることができ、良質のｎ側半導体層、活性層及びｐ側半導体層を積層することができる。
　基板１上には、バッファ層が形成されていることが好ましい。
　バッファ層としては、例えば、ＧａｄＡｌ１－ｄＮ（０＜ｄ≦１）からなる窒化物半導体が挙げられ、Ａｌ混晶比が０．３以下の層が好ましく、Ａｌ混晶比が０．２以下の層がより好ましい。Ａｌ混晶比が小さいほど結晶性の改善が顕著となる。より好ましくはＧａＮからなるバッファ層が挙げられる。また、バッファ層は最終的に除去することもできるし、それ自体省略することもできる。
　バッファ層を形成する場合、その膜厚は、０．００２～０．５μｍ程度であることが好ましく、０．０５～０．２μｍ程度、さらに０．０１～０．０２μｍ程度であることが好ましい。この範囲とすることにより、窒化物半導体の結晶モフォロジーが良好となり、バッファ層上に成長させる窒化物半導体の結晶性が改善される。バッファ層を成長させる場合の温度は、２００～９００℃とすることが適しており、４００～８００℃の範囲に調整することが好ましい。これにより、良好な多結晶を形成することができ、この多結晶を種結晶として、バッファ層上に成長させる半導体の結晶性を良好にすることができる。
　バッファ層の上に、さらに、下地層となる半導体層が形成されていてもよい。
　例えば、転位密度が１×１０７～５×１０９ｃｍ－２である窒化物半導体層を備えていることが適している。この窒化物半導体層はＧａＮ層であることが好ましいが、Ａｌ１－ｘＧａｘＮ層（０＜ｘ＜１）としてもよい。この窒化物半導体層は、単一層でも、２層以上の積層構造であってもよい。窒化物半導体層は、積層構造として形成される場合、組成及び／又は成膜方法等の異なる層で有ることが好ましい。これによって、転位密度を低減することができるとともに、結晶性を向上させることができる。
　窒化物半導体層の厚みは、例えば、１μｍ程度以上であることが好ましく、２μｍ程度以上、３μｍ程度以上であることがより好ましく、１０μｍ程度以下であることが好ましく、５μｍ程度以下であることがより好ましい。
　〔ｎ側半導体層〕
　ｎ側半導体層は、基板１側から、通常、ｎ型コンタクト層及びｎ型クラッド層がこの順に積層されている。
　（ｎ型コンタクト層）
　ｎ型コンタクト層としては、その組成は特に限定されるものではなく、例えば、Ａｌ比率が０．２以下のＡｌＧａＮ又はＧａＮからなる層が好ましく、単一層からなる層がより好ましい。このような組成にすると、結晶欠陥の少ない窒化物半導体層が得やすい。
　ｎ型コンタクト層の膜厚は特に限定されるものではなく、例えば、１μｍ程度以上、好ましくは３μｍ程度以上とすることができる。
　ｎ型コンタクト層は、ｎ型不純物を含有しており、その濃度は、窒化物半導体の結晶性を悪化しない程度に高いことが好ましい。例えば、１×１０１８／ｃｍ３以上、５×１０２１／ｃｍ３以下が挙げられる。
　（ｎ型クラッド層）
　ｎ型クラッド層は、単層構造でもよいが、組成の異なる少なくとも２種類以上の元素からなる窒化物半導体、例えば、上述した式（Ａ）からなる層であってもよい。特に、ｎ型クラッド層は、超格子多層膜によって形成されていることが好ましく、ＡｌｚＧａ１－ｚＮ（０≦ｚ＜１）（第１層）とＩｎｐＧａ１－ｐＮ（０＜ｐ＜１）（第２層）との２種類の組成からなる層が交互に積層された超格子層がより好ましい。第１層及び第２層は、いずれが最下層及び／又は最上層であってもよい。ただし、必ずしも第１層同士、第２層同士、第１層及び第２層の全ての層の組成が同じでなくもよく、部分的に、傾斜的に、段階的に又は交互にその組成が変化してもよい。なかでも、第１層同士及び第２層同士が、同じ組成の層であることが好ましい。
　第１層は、ｚが小さいほど、つまりアルミニウム含量が小さいほど、結晶性が良好になるため、ｚ＝０であるＧａＮからなる層が好ましい。
　第２層は、ｐが０．５以下の層が好ましく、ｐが０．２以下の層がより好ましい。
　なかでも、ｎ型クラッド層としては、第１層がＧａＮであり、第２層においてｐが０．２以下のＩｎｐＧａ１－ｐＮである超格子多層膜が好ましい。
　この場合の組成の異なる層（好ましくは上述した第１層及び第２層）は、例えば、それぞれ１０層以上積層した、合計２０層以上の積層膜であることが適しており、それぞれ２０層以上（合計で４０層以上）の積層膜であることが好ましい。第１層と第２層との積層数の上限は特に限定されないが、例えば、５００層以下が適しており、２００層以下、１００層以下が好ましい。このようなｎ型クラッド層を配置することにより、Ｖｆの効果的な低下を実現することができる。
　ｎ型クラッド層を構成する層の膜厚は特に限定されないが、総膜厚が、５０ｎｍ程度以上とすることが適しており、６５ｎｍ程度以上が好ましく、７５ｎｍ程度以上、８０ｎｍ程度以上がより好ましく、さらに、９０ｎｍ程度以上がより一層好ましい。総膜厚の上限は特に限定されないが、製造効率と特性の向上とを考慮して、５００ｎｍ程度以下が挙げられ、４００ｎｍ程度以下が好ましい。総膜厚をこの範囲とすることにより、結晶性が良好となり、素子の出力を向上させることができる。
　ｎ型クラッド層は、その全ての層にｎ型不純物が含有されていなくてもよく、少なくとも１層にｎ型不純物が含有されていればよい。例えば、上述した第１層及び第２層のいずれか一方のみにｎ型不純物が含有されていなくてもよいし、全ての層にｎ型不純物が含有されていてもよい。この場合、不純物の種類及び濃度は、いずれも、全ての層において同一でなくてもよく、互いに又は少なくとも１層が異なっていてもよい。例えば、上述した第１層及び第２層の双方にｎ型不純物がドープされ、隣接する窒化物半導体層同士で濃度が異なる変調ドープを採用することにより、光出力をより向上させることができる傾向がある。
　不純物濃度は、５×１０１６／ｃｍ３以上、３×１０１８／ｃｍ３以上が挙げられ、５×１０１８／ｃｍ３以上が好ましい。ｎ型不純物濃度の上限は特に限定されないが、結晶性が悪くなりすぎない程度、例えば、５×１０２１／ｃｍ３以下又は１×１０２０／ｃｍ３以下が好ましい。このような不純物濃度とすることにより、よりＶｆを低下させることができる。
　ｎ型クラッド層の成膜方法は、特に限定されず、公知の成膜方法、例えば、ＭＯＶＰＥ、有機金属気相成長法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、分子線エピタキシャル成長法（ＭＢＥ）等のいずれを利用してもよい。成膜温度は、特に限定されないが、好ましくは８５０℃以上、より好ましくは９００℃以上である。これにより、より結晶性を良好とすることができる。
　〔ｐ側半導体層〕
　ｐ側半導体層は、例えば、活性層側から順に、ｐ側クラッド層及びｐ型コンタクト層を含むことが好ましい。
　（ｐ側クラッド層）
　ｐ側クラッド層としては、ｐ型不純物を含有する、上述した式（Ａ）からなる単一層又はバンドギャップエネルギーの異なる少なくとも２層の積層層又は超格子多層膜が挙げられる。なかでも、ＡｌbＧａ1-b Ｎ（０≦ｂ≦１）からなる単一層又はバンドギャップエネルギーの異なる少なくとも２層の半導体層の積層層が好ましい。
　ｐ側クラッド層は、ｐ型不純物濃度が、例えば、１×１０２２／ｃｍ３程度以下が好ましく、５×１０２０／ｃｍ３程度以下がより好ましい。ｐ型不純物濃度の下限は特に限定されないが、５×１０１６／ｃｍ３程度以上が適している。
　積層層又は超格子多層膜においては、全ての層にｐ型不純物が含有されていなくてもよい。また、各層又は一部の層においてｐ型不純物濃度が異なっていてもよいし、同じでもよい。
　ｐ側クラッド層の膜厚は特に限定されるものではなく、１０ｎｍ程度以上が挙げられる。また、積層層又は超格子多層膜では、単一の窒化物半導体層の膜厚を、１０ｎｍ程度以下とすることが好ましく、７ｎｍ程度以下、５ｎｍ程度以下とすることがより好ましい。薄膜で形成することにより、多層膜層が超格子構造となり、多層膜層の結晶性を向上させることができる。その結果、ｐ型不純物を添加した場合にキャリア濃度が大きく抵抗率の小さい層が得られ、素子のＶｆ及びしきい値等が低下し易い傾向がある。これによって、低消費電力で良好な発光出力を得ることができる。
　（ｐ型コンタクト層）
　ｐ型コンタクト層は、例えば、上述した式（Ａ）で表される窒化物半導体からなる層が挙げられ、なかでも、ＧａＮ、Ａｌ比率０．２以下のＡｌＧａＮ、Ｉｎ比率０．２以下のＩｎＧａＮからなる層が好ましく、ＧａＮからなる層がより好ましい。これらの組成は、電極材料と良好なオーミックコンタクトを得ることができる。
　ｐ型コンタクト層１０の膜厚は特に限定されるものではなく、例えば、５０ｎｍ程度以上であることが好ましく、６０ｎｍ程度以上であることがより好ましい。
　不純物濃度は、例えば、１×１０１８／ｃｍ３以上、５×１０２１／ｃｍ３以下が挙げられる。
　〔電極〕
　本発明の半導体発光素子において用いられる全面電極、ｐ電極及びｎ電極は、その単一層の組成、積層構造の組成及び積層順序、膜厚等、特に限定されず、当該分野で公知のもののいずれをも採用することができる。
　特に、全面電極は、光の取出効率を考慮して、活性層から出射される光を吸収しない材料によって形成されることが好ましく、例えば、導電性酸化物（ＩＴＯ等）等が挙げられる。
　〔保護膜〕
　保護膜としては、特にその材料及び膜厚は限定されないが、例えば、ＳｉＯ２、ＺｒＯ２、ＴｉＯ２、Ａｌ２Ｏ３、Ｎｂ２Ｏ５、ＡｌＮ、ＡｌＧａＮ等からなる単層膜又は多層膜等が挙げられる。その膜厚は適宜調整することが好ましい。
　以下に、本発明の半導体発光素子の実施例を説明するが、本発明は以下の実施例に限定されるものではない。
　実施例１ａ及び１ｂ
　この実施例の半導体発光素子は、図１に示すように、サファイアからなる基板１上に、
　アンドープＡｌＧａＮからなるバッファ層（膜厚：約１５ｎｍ）、
　アンドープＧａＮからなる中間層（膜厚：約３．５μｍ）、
　Ｓｉを９×１０１８／ｃｍ３ドープしたＧａＮからなるｎ型コンタクト層（膜厚：４．２μｍ）、
　Ｓｉを２.５×１０１８／ｃｍ３ドープしたＧａＮ層ｒ（膜厚：４ｎｍ）を積層した上に、アンドープＩｎ０．０２Ｇａ０．９８Ｎ層ｑ（膜厚：２ｎｍ）、Ｓｉを２.５×１０１８／ｃｍ３ドープしたＧａＮ層ｒ（膜厚：４ｎｍ）がこの順で、ＧａＮ層ｑとＧａＮ層ｒの積層を繰り返した合計１２１層の超格子構造からなるｎ側クラッド層（膜厚：３６４ｎｍ）、
　活性層（膜厚：膜厚約７５ｎｍ）、
　Ｍｇを１×１０２０／ｃｍ３ドープしたｐ型Ａｌ0.2Ｇａ0.8Ｎからなるｐ側クラッド層（膜厚：約２５ｎｍ）及び
　アンドープＧａＮからなる層（膜厚：約５０ｎｍ）、Ｍｇを１×１０20／ｃｍ3ドープしたｐ型ＧａＮからなる層（膜厚：約５０ｎｍ）及びＭｇを５×１０20／ｃｍ3ドープしたｐ型ＧａＮからなる層（膜厚：約１５ｎｍ）が順に積層されたｐ型コンタクト層がこの順に積層されて構成されている。
　上記積層構造における活性層は、
　第１障壁層：Ｓｉを５×１０１８／ｃｍ３ドープしたＧａＮからなる層（膜厚：約４ｎｍ）、アンドープＧａＮからなる層（膜厚：約３．５ｎｍ）の積層構造と、
　この第１障壁層の上の、
　アンドープＩｎ０．２Ｇａ0.８Ｎからなる井戸層ｇ（膜厚：約３．３ｎｍ）及びアンドープＧａＮからなる障壁層ｈ（膜厚：約５．０ｎｍ）の単位周期を６周期の積層構造と、この積層構造の上の、
　アンドープＩｎ０．２Ｇａ0.８Ｎからなる井戸層ｗ（膜厚：約３．３ｎｍ）及びアンドープＧａＮからなる障壁層ｔ（膜厚：約５．２５ｎｍ）の単位周期を３周期の積層構造とから構成される多重量子井戸構造を有する。
　そして、一部のｐ側半導体層、活性層及びｎ側半導体層が除去されて、ｎ型コンタクト層の表面が露出されている。
　ｐ型コンタクト層上のほぼ全面には、ＩＴＯからなる透光性の全面電極６と、その上に形成されたＴi、Ｒｈ及びＡｕを含むｐ電極７が形成されており、露出したｎ型コンタクト層上の表面にはｐ電極と同じ積層材料からなるｎ電極８が形成されている。
　このような半導体発光素子１０は、以下の方法によって製造することができる。
　（基板）
　サファイア（Ｃ面）からなる基板１をＭＯＣＶＤの反応容器内にセットし、水素を流しながら、基板の温度を９００℃～１２００℃程度まで上昇させ、基板のクリーニングを行う。
　（バッファ層）
　続いて、温度を５００℃程度にして、キャリアガスに水素、原料ガスにアンモニア、ＴＭＧ（トリメチルガリウム）及びＴＭＡ（トリメチルアルミニウム）を用い、基板上にアンドープＡｌ０．０５Ｇａ０．９５Ｎからなるバッファ層を約１．５μｍの膜厚で成長させる。
　（中間層）
　続いて、温度を８００℃程度にして、キャリアガスに水素、原料ガスにアンモニア、ＴＭＧ（トリメチルガリウム）を用い、バッファ層上にアンドープＧａＮからなる中間層を約３．５μｍの膜厚で成長させる。
　（ｎ型コンタクト層）
　次に、同じく原料ガスにＴＭＧ、アンモニアガス、不純物ガスにシランガスを用い、ＳｉをドープしたＧａＮからなるｎ型コンタクト層を約４μｍの膜厚で成長させる。
　（ｎ型クラッド層）
　続いて、温度８００℃～１０００℃程度で、ＴＭＧ、アンモニアを用い、ＳｉをドープしたＧａＮ層（膜厚：４ｎｍ）を積層した上に、ノンドープのＧａＮ層（膜厚：２ｎｍ）を積層する。
　（活性層）
　次に、障壁層として、Ｓｉを含むＧａＮよりなる層を約４ｎｍ成長させ、アンドープＧａＮよりなる層を約３．５ｎｍの膜厚で成長させる。
　その後、ＴＭＧ、ＴＭＩ、アンモニアを用いアンドープＩｎ０．２Ｇａ0.８Ｎよりなる井戸層を約３．３ｎｍ及びアンドープＧａＮよりなる障壁層を約４．４ｎｍの膜厚でそれぞれ６層交互に積層して、さらに、アンドープＩｎ０．２Ｇａ0.８Ｎよりなる井戸層を約３．３ｎｍ及びアンドープＧａＮよりなる障壁層を約５．２５（１．０５倍厚膜）ｎｍの膜厚でそれぞれ３層（つまり、７層目～９層目）交互に積層して、井戸層及び障壁層の単位周期が９周期（総膜厚：約７５ｎｍ）の多重量子井戸構造よりなる活性層を成長させる。
　（ｐ型クラッド層）
　次に、ＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ2Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇドープｐ型Ａｌ0.2Ｇａ0.8Ｎからなるｐ側クラッド層を約１５ｎｍの膜厚で成長させる。
　（ｐ型コンタクト層）
　続いて、温度９００℃～１０００℃程度で、ＴＭＧ、ＴＭＡ、アンモニアを用い、アンドープのＧａＮからなる層を約５０ｎｍの膜厚で成長させ、この上に、ＴＭＧ、アンモニア、Ｃｐ２Ｍｇを用い、Ｍｇドープｐ型ＧａＮからなる層を約５０ｎｍの膜厚で、さらにその上にＭｇドープｐ型ＧａＮからなる層を約１５ｎｍの膜厚で成長させる。
　反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウエハを反応容器内において、３００℃～７００℃でアニールし、ｐ側層をさらに低抵抗化する。
　その後、ウエハを反応容器から取り出し、最上層のｐ型コンタクト層の表面に所定の形状のマスクを形成し、ＲＩＥ（反応性イオンエッチング）装置でｐ型コンタクト層側からエッチングを行い、ｎ型コンタクト層の表面を露出させる。
　続いて、最上層にあるｐ型コンタクト層のほぼ全面にＩＴＯよりなる透光性の全面電極を形成する。
　全面電極上ｐエッチングにより露出させたｎ型コンタクト層の上に、Ｔi、Ｒｈ、Ａｕを含む積層膜を成膜し、パターニングすることにより、ｐ電極及びｎ電極をそれぞれ形成する。
　得られた積層構造を各チップに切断し、例えば、出力波長が４４０～４８０ｎｍの半導体発光素子を得た。
　また、上記実施例１ａにおいて、障壁層の厚膜を、１．０５倍の厚膜（５．２５ｎｍ）に代えて、１．１倍の厚膜（５．５ｎｍ）とした以外、同様の構造の半導体発光素子を作製した（実施例１ｂ）。
　実施例２ａ及び２ｂ
　活性層において、障壁層の膜厚を、５～９層目において１．０５倍（実施例２ａ）及び１．１倍（実施例２ｂ）の厚膜として、井戸層及び障壁層を９周期（層膜厚：７６ｎｍ及び７７ｎｍ）積層した以外、同様の構造の半導体発光素子を得た。
　実施例３ａ及び３ｂ
　活性層において、障壁層の膜厚を、３～９層目において１．０５倍（実施例３ａ）及び１．１倍（実施例３ｂ）の厚膜として、井戸層及び障壁層を９周期（層膜厚：７６．５ｎｍ及び７８ｎｍ）積層した以外、同様の構造の半導体発光素子を得た。
　比較例１
　活性層において障壁層の膜厚を変化させることなく、井戸層及び障壁層を９周期（層膜厚：７５ｎｍ）積層した以外、同様の構造の半導体発光素子を得た。
　〔半導体発光素子の評価〕
　上記実施例１ａ～３ｂ及び比較例１で得られた半導体発光素子について、順方向電圧と出力とを測定した。評価は５００×２９０μｍサイズのチップに順方向電流２０ｍＡをパルスで印加した状態で行った。
　その結果を図３に示す。図３において、白棒は障壁層の厚みが１．０５倍厚膜、斜線は障壁層の厚みが１．１倍厚膜の活性層を備える発光素子の出力を示す。比較例の発光素子の出力を基準として、実施例１ａ～実施例３ｂのいずれも、０．２～０．５ｍＶ程度の増加が認められた。
　また、これらの実施例の全てにおいて、比較例のＶｆに対して、同等以下のＶｆが測定された。
　このような結果から、Ｖｆの低下及び出力の向上のバランスを図り、より高い発光効率を実現することができる。
　本発明の半導体発光素子は、例えば、高輝度青色ＬＥＤ、純緑色ＬＥＤ等として、フルカラーＬＥＤディスプレイ、交通信号灯、イメージスキャナー光源等の各種光源に利用することができる。

Claims (12)

  1. 　基板上に、ｎ側半導体層、活性層及びｐ側半導体層がこの順に積層された半導体発光素子であって、
    　前記活性層は、複数の障壁層とこれら障壁層に隣接する複数の井戸層とを含んで構成された多重量子井戸構造を有し、
    　前記障壁層のうちの前記ｐ側半導体層に最も近い側に配置された最終障壁層と、該最終障壁層に井戸層を介して隣接する１以上の障壁層とが、前記ｎ側半導体層に近い側に配置する障壁層よりも厚膜であることを特徴とする半導体発光素子。
  2. 　基板上に、ｎ側半導体層、活性層及びｐ側半導体層がこの順に積層された半導体発光素子であって、
    　前記活性層は、障壁層と該障壁層に隣接する井戸層とからなる複数の単位周期を含んで構成された多重量子井戸構造を有し、
    　前記単位周期のうちの前記ｐ側半導体層に最も近い側に配置された単位周期と、該単位周期に隣接する１以上の単位周期との膜厚が、前記ｎ側半導体層に近い側に配置された単位周期の膜厚よりも厚いことを特徴とする半導体発光素子。
  3. 　前記活性層は、前記ｎ側半導体層に近い側に配置された単位周期を含み、互いに同じ膜厚を有して隣接する複数の単位周期と、前記ｐ側半導体層に近い側に配置された単位周期を含み、互いに同じ膜厚を有して隣接する複数の単位周期とを有し、かつ
    　前記ｎ側半導体層に近い側に配置された単位周期を含む単位周期の合計数が、前記ｐ側半導体層に近い側に配置された単位周期を含む単位周期の合計数よりも多い請求項２に記載の半導体発光素子。
  4. 　前記ｐ側半導体層に近い側に配置された単位周期における障壁層が、前記ｎ側半導体層に近い側に配置された単位周期における障壁層よりも厚膜である請求項３に記載の半導体発光素子。
  5. 　前記ｐ側半導体層に近い側に配置された単位周期における障壁層は、前記ｐ側半導体層に近い側に配置された単位周期における井戸層の膜厚の１．５倍以上の膜厚を有する請求項４に記載の半導体発光素子。
  6. 　前記活性層は、前記ｎ側半導体層に近い側に配置された障壁層と、該障壁層と同じ膜厚を有し、該障壁層と井戸層を介して隣接する複数の障壁層と、前記ｐ側半導体層に近い側に配置された障壁層と、該障壁層と同じ膜厚を有し、該障壁層と井戸層を介して隣接する複数の障壁層とを有し、かつ
    　前記ｎ側半導体層に近い側に配置され、互いに同じ膜厚を有する障壁層の数が、前記ｐ側半導体層に近い側に配置され、互いに同じ膜厚を有する障壁層の数よりも多い請求項１に記載の半導体発光素子。
  7. 　前記最終障壁層は、隣接する前記井戸層の膜厚の１．５倍以上の膜厚を有する請求項１に記載の半導体発光素子。
  8. 　前記障壁層と前記井戸層とが交互に積層される請求項１に記載の半導体発光素子。
  9. 　前記井戸層は、アンドープＩｎＧａＮからなり、
    　前記障壁層は、前記井戸層よりもバンドギャップエネルギーが大きいアンドープの窒化物半導体からなる請求項１～８のいずれか１つに記載の半導体発光素子。
  10. 　前記井戸層は、アンドープＩｎＧａＮからなり、
    　前記障壁層は、アンドープＧａＮ、アンドープＡｌＧａＮ又は前記井戸層よりもＩｎの混晶比が低いアンドープＩｎＧａＮからなる請求項１～８のいずれか１つに記載の半導体発光素子。
  11. 　前記井戸層のＩｎの混晶比が、０．１以上０．４以下である請求項９又は１０に記載の半導体発光素子。
  12. 　前記井戸層と障壁層との間に、該井戸層及び障壁層と組成の異なるキャップ層を有する請求項１～１１のいずれか１つに記載の半導体発光素子。
PCT/JP2012/065146 2011-07-26 2012-06-13 半導体発光素子 WO2013015035A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013525620A JP6079628B2 (ja) 2011-07-26 2012-06-13 窒化物半導体発光素子
EP12817610.4A EP2738824B1 (en) 2011-07-26 2012-06-13 Semiconductor light-emitting element
US14/234,842 US9123851B2 (en) 2011-07-26 2012-06-13 Semiconductor light emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011162773 2011-07-26
JP2011-162773 2011-07-26

Publications (1)

Publication Number Publication Date
WO2013015035A1 true WO2013015035A1 (ja) 2013-01-31

Family

ID=47600894

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/065146 WO2013015035A1 (ja) 2011-07-26 2012-06-13 半導体発光素子

Country Status (5)

Country Link
US (1) US9123851B2 (ja)
EP (1) EP2738824B1 (ja)
JP (1) JP6079628B2 (ja)
TW (1) TWI585995B (ja)
WO (1) WO2013015035A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013132812A1 (ja) * 2012-03-05 2013-09-12 パナソニック株式会社 窒化物半導体発光素子、光源及びその製造方法
US9524869B2 (en) * 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
CN107004740A (zh) * 2014-12-01 2017-08-01 欧司朗光电半导体有限公司 具有波长的温度补偿的发光二极管芯片

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140019635A (ko) * 2012-08-06 2014-02-17 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP5768027B2 (ja) * 2012-09-20 2015-08-26 株式会社東芝 窒化物半導体層の形成方法
JP2015188048A (ja) * 2014-03-10 2015-10-29 株式会社東芝 窒化物半導体積層体および半導体発光素子
EP2988339B1 (en) * 2014-08-20 2019-03-27 LG Innotek Co., Ltd. Light emitting device
FR3028671B1 (fr) * 2014-11-19 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode electroluminescente a puits quantiques dopes et procede de fabrication associe
KR102476036B1 (ko) * 2016-05-09 2022-12-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
TWI668885B (zh) * 2016-08-25 2019-08-11 億光電子工業股份有限公司 氮化物半導體元件及其製造方法與所應用之封裝結構
JP6477642B2 (ja) * 2016-09-23 2019-03-06 日亜化学工業株式会社 発光素子
US10770505B2 (en) * 2017-04-05 2020-09-08 Intel Corporation Per-pixel performance improvement for combined visible and ultraviolet image sensor arrays
US10218152B1 (en) 2017-08-22 2019-02-26 Sharp Kabushiki Kaisha Semiconductor laser diode with low threshold current
US11101404B2 (en) * 2018-03-26 2021-08-24 Nichia Corporation Method for manufacturing semiconductor device and semiconductor device
JP2019176124A (ja) * 2018-03-26 2019-10-10 日亜化学工業株式会社 半導体装置の製造方法、及び、半導体装置
US10974226B2 (en) * 2018-09-24 2021-04-13 Sabic Global Technologies B.V. Catalytic process for oxidative coupling of methane
CN113410348B (zh) * 2021-06-15 2022-11-18 厦门士兰明镓化合物半导体有限公司 深紫外发光元件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223042A (ja) * 2000-11-21 2002-08-09 Nichia Chem Ind Ltd 窒化物半導体素子
JP2003031902A (ja) * 2001-07-16 2003-01-31 Denso Corp 半導体レーザ
JP2007035781A (ja) * 2005-07-25 2007-02-08 Sumitomo Electric Ind Ltd 半導体発光素子
JP2008103711A (ja) * 2006-10-20 2008-05-01 Samsung Electronics Co Ltd 半導体発光素子
JP2008124498A (ja) * 2008-01-28 2008-05-29 Sharp Corp 窒化物半導体発光素子とその窒化物半導体発光素子を備える窒化ガリウム系化合物半導体レーザ素子。
JP2009099893A (ja) 2007-10-19 2009-05-07 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP3786114B2 (ja) 2000-11-21 2006-06-14 日亜化学工業株式会社 窒化物半導体素子
US7359418B2 (en) * 2003-02-13 2008-04-15 Hamamatsu Photonics K.K. Quantum cascade laser
JP2006108585A (ja) 2004-10-08 2006-04-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2009081379A (ja) * 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2009152552A (ja) 2007-12-18 2009-07-09 Seoul Opto Devices Co Ltd 多重量子井戸構造の活性領域を有する発光ダイオード
KR101018217B1 (ko) * 2008-10-01 2011-02-28 삼성엘이디 주식회사 질화물 반도체 소자
JP2009105423A (ja) 2008-12-08 2009-05-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP4881491B2 (ja) * 2009-09-01 2012-02-22 株式会社東芝 半導体発光素子
US8575592B2 (en) * 2010-02-03 2013-11-05 Cree, Inc. Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses
JP5671244B2 (ja) * 2010-03-08 2015-02-18 日亜化学工業株式会社 窒化物系半導体発光素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223042A (ja) * 2000-11-21 2002-08-09 Nichia Chem Ind Ltd 窒化物半導体素子
JP2003031902A (ja) * 2001-07-16 2003-01-31 Denso Corp 半導体レーザ
JP2007035781A (ja) * 2005-07-25 2007-02-08 Sumitomo Electric Ind Ltd 半導体発光素子
JP2008103711A (ja) * 2006-10-20 2008-05-01 Samsung Electronics Co Ltd 半導体発光素子
JP2009099893A (ja) 2007-10-19 2009-05-07 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2008124498A (ja) * 2008-01-28 2008-05-29 Sharp Corp 窒化物半導体発光素子とその窒化物半導体発光素子を備える窒化ガリウム系化合物半導体レーザ素子。

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2738824A4

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524869B2 (en) * 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US10553749B2 (en) 2004-03-11 2020-02-04 Epistar Corporation Nitride-based semiconductor light-emitting device
WO2013132812A1 (ja) * 2012-03-05 2013-09-12 パナソニック株式会社 窒化物半導体発光素子、光源及びその製造方法
JP5468709B2 (ja) * 2012-03-05 2014-04-09 パナソニック株式会社 窒化物半導体発光素子、光源及びその製造方法
US8866127B2 (en) 2012-03-05 2014-10-21 Panasonic Corporation Nitride semiconductor light-emitting element including Si-doped layer, and light source
CN107004740A (zh) * 2014-12-01 2017-08-01 欧司朗光电半导体有限公司 具有波长的温度补偿的发光二极管芯片
US10217896B2 (en) 2014-12-01 2019-02-26 Osram Opto Semiconductors Gmbh Light emitting diode chip having temperature compensation of the wavelength

Also Published As

Publication number Publication date
EP2738824A1 (en) 2014-06-04
EP2738824B1 (en) 2022-08-24
TW201316546A (zh) 2013-04-16
JP6079628B2 (ja) 2017-02-15
US9123851B2 (en) 2015-09-01
US20140166980A1 (en) 2014-06-19
JPWO2013015035A1 (ja) 2015-02-23
TWI585995B (zh) 2017-06-01
EP2738824A4 (en) 2015-04-22

Similar Documents

Publication Publication Date Title
JP6079628B2 (ja) 窒化物半導体発光素子
JP3868136B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP3551101B2 (ja) 窒化物半導体素子
JP3656456B2 (ja) 窒化物半導体素子
JP3250438B2 (ja) 窒化物半導体発光素子
JP2890396B2 (ja) 窒化物半導体発光素子
JP5671244B2 (ja) 窒化物系半導体発光素子
JP3744211B2 (ja) 窒化物半導体素子
JP3890930B2 (ja) 窒化物半導体発光素子
JP5145617B2 (ja) ｎ型窒化物半導体積層体およびそれを用いる半導体素子
JPH08228025A (ja) 窒化物半導体発光素子
KR101199677B1 (ko) 반도체 발광 소자 및 그 제조 방법
JPH09153642A (ja) 窒化物半導体発光素子
JP4815732B2 (ja) 窒化物半導体素子
US20150115220A1 (en) (Al, In, Ga, B)N DEVICE STRUCTURES ON A PATTERNED SUBSTRATE
JP3651260B2 (ja) 窒化物半導体素子
JP2004343147A (ja) 窒化物半導体素子
JP3951973B2 (ja) 窒化物半導体素子
JPH11191639A (ja) 窒化物半導体素子
JP4622466B2 (ja) 窒化物半導体素子
JPH077182A (ja) 窒化ガリウム系化合物半導体発光素子
JPH1093138A (ja) 窒化物半導体発光ダイオードを備えた表示装置
JP3267250B2 (ja) 窒化物半導体発光素子
JP5834495B2 (ja) 窒化物半導体素子
JP6891865B2 (ja) 発光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12817610

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013525620

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14234842

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2012817610

Country of ref document: EP