JP5145617B2 - ｎ型窒化物半導体積層体およびそれを用いる半導体素子 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、太陽電池、光センサー等の発光素子、受光素子、あるいはトランジスタ、パワーデバイス等の電子デバイスに使用されるｎ型窒化ガリウム系化合物半導体積層体およびそれを用いる半導体素子に関する。
【０００２】
【従来の技術】
窒化物半導体は高輝度青色ＬＥＤ、純緑色ＬＥＤの材料として、フルカラーＬＥＤディスプレイ、交通信号灯、イメージスキャナー光源等の各種光源で実用化されており、今後広範な用途が期待されている。
【０００３】
窒化ガリウム系化合物半導体は有望な半導体材料でありながら、バルク単結晶の製造が難しい。したがって、現状ではサファイア、ＳｉＣ等の異種基板の上に有機金属気相成長法（ＭＯＣＶＤ）を利用して窒化ガリウム系化合物半導体を成長させるヘテロエピタキシ技術が汎用されている。特にサファイア基板を用いる場合はサファイア基板上に６００℃程度の低温でＡｌＮ又はＧａＮの緩衝層を形成した後、その上に窒化ガリウム系化合物半導体を成長させる方法が使用されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、気相成長法で作製した窒化ガリウム系化合物半導体層は、結晶成長の制御が非常に難しく、量産時などにおいて、安定して良質な結晶性を得ることが困難である。そのため、複数のウエハで成長させると、その中からピットの多く発生したウエハ、すなわち不良品のウエハが少なからず発生する。
【０００５】
本発明は、上記のような課題を解決するためになされたものであり、高い歩留まりで素子製造が可能なｎ型窒化物半導体積層体およびこれを用いる静電耐圧等の性能に優れる半導体素子を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明のｎ型窒化物半導体積層体は、基板と、この基板の表面に形成された、Ａｌ_ａＧａ_１−ａＮ（０．０５≦ａ≦０．８）からなるバッファ層と、このバッファ層上に形成されたｎ側窒化物半導体層とを有することを特徴とする。
【０００７】
上記バッファ層Ａｌ_ａＧａ_１−ａＮは０．１≦ａ≦０．５が好ましい。
【０００８】
上記ｎ側窒化物半導体層は、上記バッファ層上に形成されたアンドープＡｌ_ｂＧａ_１−ｂＮ層と、このアンドープＡｌ_ｂＧａ_１−ｂＮ層上に形成されたｎ型不純物を含むｎ型コンタクト層とを有することが好ましい。
【０００９】
なお、本明細書において、アンドープとは、意図的に不純物をドープしないで形成した層を示し、隣接する層からの不純物の拡散、原料又は装置からのコンタミネーションにより不純物が混入した層であっても、意図的に不純物をドープしていない場合にはアンドープ層という。なお、拡散により混入する不純物は層内において不純物濃度に勾配がついている場合がある。
【００１０】
上記ｎ型コンタクト層の上にｎ側第１多層膜層が形成され、このｎ側第１多層膜層がアンドープの下層を有することが好ましい。
【００１１】
上記ｎ側第１多層膜層が上記アンドープの下層上に形成されたｎ型不純物ドープの中間層をさらに有することが好ましい。
【００１２】
上記ｎ側第１多層膜層が上記ｎ型不純物ドープの中間層上に形成されたアンドープの上層をさらに有することが好ましい。
【００１３】
上記記ｎ側第１多層膜層に含まれる上記ｎ型不純物ドープの中間層の膜厚よりも、上記ｎ型コンタクト層の膜厚のほうが大きいことが好ましい。
【００１４】
上記ｎ側第１多層膜層において、上記アンドープの下層の膜厚よりも上記アンドープの上層の膜厚のほうが小さいことが好ましい。
【００１５】
上記本発明の窒化物半導体積層体を使用することにより、それを利用して構成される半導体素子の静電耐圧等を向上させることができる。したがって、本発明は、基板表面のバッファ層上に、ｎ側窒化物半導体層とｐ側窒化物半導体層とが活性層を介して積層されたｎ型窒化物半導体積層体を用いる半導体素子であって、バッファ層がＡｌ_ａＧａ_１−ａＮ（０．０５≦ａ≦０．８）からなる半導体素子を提供するものでもある。
【００１６】
上記バッファ層が、Ａｌ_ａＧａ_１−ａＮ（０．１≦ａ≦０．５）からなれば、窒化物半導体層をより結晶性良く成長させることができる。
【００１７】
【発明の実施の形態】
以下、図面を参照して、本発明に係る実施の形態の窒化物半導体素子について説明する。
【００１８】
（実施形態１）
図１は、本発明の実施の形態１に係る窒化物半導体素子の構造を示す模式的断面図である。
【００１９】
尚、本発明の窒化物半導体素子は、以下に説明する実施の形態の素子構造に限定されるものではなく、基板表面にＡｌ_ａＧａ_１−ａＮ（０．０５≦ａ≦０．８、より好ましくは０．１≦ａ≦０．５）からなるバッファ層が形成されており、このバッファ層上に窒化物半導体層を有する任意の窒化物半導体素子を適用することができる。
【００２０】
本実施の形態１の窒化物半導体素子２０は、図１に示すように例えば、基板１上に、バッファ層２、アンドープＡｌ_bＧａ_{１− b}Ｎ層３、ｎ型不純物を含むｎ型コンタクト層４、ｎ側第１多層膜層５、ｎ側第２多層膜層６、多重量子井戸構造の活性層７、超格子構造を有するｐ型クラッド層８、ｐ型不純物を含むｐ型コンタクト層１０が順に積層された構造を有する。更にｎ型コンタクト層４上にｎ電極１２、および、ｐ型コンタクト層１０上にｐ電極１１がそれぞれ形成されている。
【００２１】
以下、本実施の形態１の窒化物半導体素子２０の各要素について詳細に説明する。
【００２２】
窒化物半導体素子２０において、基板１としては、サファイアＣ面、Ｒ面又はＡ面を主面とするサファイア、その他、スピネル（ＭｇＡ１₂Ｏ₄）のような絶縁性の基板の他、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、Ｓｉ、ＺｎＯ、ＧａＡｓ等の半導体基板を用いることができる。
【００２３】
基板１上に形成されるバッファ層２としては、一般式Ａｌ_ａＧａ_１−ａＮ（０．０５≦ａ≦０．８）で表される窒化物半導体、より好ましくは、Ａｌ_ａＧａ_１−ａＮ（０．１≦ａ≦０．５）で表される窒化物半導体を用いる。バッファ層２は、後述するアンドープＡｌ_bＧａ_{１− b}Ｎ層３およびその他の層を少ないピット形成により形成させるための下地である。
【００２４】
Ａｌ_ａＧａ_１−ａＮからなるバッファ層２を有する半導体素子２０において、Ａｌ組成比ａを変化させた場合に、ｐ型コンタクト層１０（後述する）表面における単位面積あたりのピット数を測定し、Ａｌ組成比ａが０（ＧａＮ）のときに測定されたピット数を１とした時のピット数の割合（規格化した結果）を図２に示す。
【００２５】
図２より、Ａｌ_ａＧａ_１−ａＮバッファ層２において、Ａｌがバッファ層２に含まれている（ａが０．０５以上の範囲）と、ｐ型コンタクト層１０表面で観測されるピット数が著しく低下することが分かる。
【００２６】
ピットが多く存在する結晶層上にエピタキシャル成長すると、この欠陥が成長層に受け継がれて伝播していく。本発明のように、バッファ層２がＡｌを含有している（ａが０．０５以上の範囲）と、バッファ層２上に、アンドープＡｌ_bＧａ_{１− b}Ｎ層３が結晶性良く形成され、さらに、コンタクト層４、ｎ側第１多層膜層５、ｎ側第２多層膜層６、活性層７、ｐ型クラッド層８、およびｐ型不純物ドープのｐ型コンタクト層１０がそれぞれ結晶性良く形成されると考えられる。
【００２７】
下記に示す表１は、上記Ａｌ組成比ａが０．２５であるバッファ層２を有する半導体素子２０（後述の実施例２）と、ＧａＮからなるバッファ層を有する半導体素子（後述の比較例２）とにおいて、静電耐圧特性について評価した結果を示す。この表１は、２００ｐＦ、０Ωの条件で、５００Ｖ以下の順方向静電圧および逆方向静電圧を印加した場合に、破壊された素子の割合（不良品率）を示す。
【表１】

【００２８】
表１から、本発明のようにＡｌを含有するバッファ層２を有する半導体素子によると、Ａｌを含有しないバッファ層を有する半導体素子と比較して、順方向静電圧および逆方向静電圧が５００Ｖ以下で破壊される素子が占める割合（不良品率）が低下していることがわかる。従って、半導体素子の製造時、および取り扱い時において不良品の発生を減少させることが可能となる。
【００２９】
図３は、半導体素子において、Ａｌ_ａＧａ_１−ａＮバッファ層２のＡｌ組成比ａを変化させた場合に、ｐ型コンタクト層１０の表面粗さを測定した結果を示す。測定に用いた半導体素子は、Ａｌ_ａＧａ_１−ａＮバッファ層のＡｌ組成比を様々に変化させる以外は後述の実施例１と同様の方法により作製した。またｐ型コンタクト層１０の表面粗さは、この層１０の１０μｍ角領域の表面状態をＡＦＭ（原子間力顕微鏡）によって測定し、算出した自重平均粗さ（ＲＭＳ）によって示す。
【００３０】
図３に示されるように、バッファ層に含まれるＡｌ組成比が０の場合と比較して、Ａｌ組成比が増大するに従ってｐ型コンタクト層１０の表面が粗くなっている。また、ｐ型コンタクト層１０の表面を光学顕微鏡観察したところ、Ａｌ組成比が０．１〜０．４の範囲では、いずれの半導体素子においてもその表面状態には差が見られず、凹凸が観察されないが、Ａｌ組成比が０．４を超えると表面に凹凸がわずかに観察され始め、Ａｌ組成比が０．５を超えると表面がざらついている様子が明らかに観察された。
【００３１】
従って、Ａｌ_ａＧａ_１−ａＮバッファ層２のＡｌ組成比ａは、０．０５≦ａ≦０．８が好ましく、０．１≦ａ≦０．５がより好ましい。このような組成を有するバッファ層２を基板上に形成し、このバッファ層２の上に後述する各窒化物半導体層を成長させることにより、ピット数の少ない窒化ガリウム系化合物半導体層を積層することができる。
【００３２】
バッファ層２の膜厚を０．００２〜０．５μｍの範囲に調整すれば、バッファ層２上に成長させる窒化物半導体の結晶性を良好にすることができる。バッファ層２の膜厚は、より好ましくは０．００５〜０．２μｍ、更に好ましくは０．０１〜０．０２μｍの範囲に調整するのがよい。また、バッファ層２の成長温度を好ましくは２００〜９００℃、より好ましくは４００〜８００℃の範囲に調整するのがよい。バッファ層２が良好な多結晶として形成すると、この多結晶を種結晶としてバッファ層２の上に結晶性の良好な窒化物半導体を成長させることができるからである。
【００３３】
次に、窒化物半導体素子２０において、アンドープＡｌ_bＧａ_{１− b}Ｎ（０≦ｂ＜１）層３とは、成長する際にｎ型不純物を添加せずに成長させることにより形成したものをいう。バッファ層２上にアンドープＡｌ_bＧａ_{１− b}Ｎ層３を成長させると結晶性の良好なアンドープＡｌ_bＧａ_{１− b}Ｎ層３を形成することができ、そのアンドープＡｌ_bＧａ_{１− b}Ｎ層３上に成長させるｎ側コンタクト層４などの結晶性も良好にすることができる。このアンドープＡｌ_bＧａ_{１− b}Ｎ層３の膜厚は、０．０１μｍ以上とし、好ましくは０．５μｍ以上、より好ましくは１μｍ以上とする。膜厚をこの範囲に設定すると、ｎ側コンタクト層４及びその上に形成する層をより結晶性良く成長できる。また、アンドープＡｌ_bＧａ_{１− b}Ｎ層３の膜厚の上限は、本発明の効果を得る上では特に限定されないが、製造効率等を考慮して適宜調整される。また、アンドープＡｌ_bＧａ_{１− b}Ｎ層３の膜厚の上限は、そのアンドープＡｌ_bＧａ_{１− b}Ｎ層３、ｎ型コンタクト層４及びｎ側第１多層膜層５の合計の膜厚が２〜２０μｍ（好ましくは３〜１０μｍ、さらに好ましくは４〜９μｍ）の範囲に調整できるように設定すれば、静電耐圧を向上させることができる。
【００３４】
次に、窒化物半導体素子２０において、ｎ型不純物を含むｎ型コンタクト層４は、ｎ型不純物を１×１０¹⁷／ｃｍ³以上、好ましくは３×１０¹⁸／ｃｍ³以上、より好ましくは５×１０¹⁸／ｃｍ³以上の濃度で含有する。このようにｎ型不純物を多くドープし、この層をｎ型コンタクト層とすると、窒化物半導体素子２０がＬＥＤ素子である場合にはＶｆ（順方向電圧）を低下させることができ、窒化物半導体素子２０がレーザ素子である場合には閾値を低下させることができる。不純物濃度が上記範囲を逸脱するとＶｆが低下しにくくなる傾向がある。また、本実施の形態１では、ｎ型コンタクト層４がｎ型不純物濃度が小さい結晶性の良好なアンドープＡｌ_bＧａ_{１− b}Ｎ層３上に形成されているので、高い濃度でｎ型不純物を有しているにも拘わらず結晶性を良好に形成することができる。ｎ型コンタクト層４のｎ型不純物濃度の上限は本発明において特に限定されるものではないが、コンタクト層としての機能を保持しうる限界としては５×１０²¹／ｃｍ³以下とすることが望ましい。なお不純物濃度の測定は、種々の測定方法により測定可能であるが、例えば二次イオン質量分析（ＳＩＭＳ；Secondary Ion Mass
Spectrometry）が挙げられる。
【００３５】
ｎ型コンタクト層４は、一般式Ｉｎ_eＡｌ_fＧａ_1-e-fＮ（０≦ｅ、０≦ｆ、ｅ＋ｆ≦１）で表される材料で構成できるが、結晶欠陥の少ない窒化物半導体層を得るために、ＧａＮ又はｆ値０．２以下のＡｌ_fＧａ_1-fＮとすることが好ましい。また、ｎ型コンタクト層４の膜厚は、ｎ電極を形成する層であるので、抵抗値を低くし発光素子のＶｆを低くするために、好ましくは０．１〜２０μｍ、より好ましくは１〜１０μｍとする。
【００３６】
また、ｎ型コンタクト層４の膜厚の上限は、そのアンドープＡｌ_bＧａ_{１− b}Ｎ層３、ｎ型コンタクト層４及びｎ側第１多層膜層５の合計の膜厚が、上述した静電耐圧を向上させることができる２〜２０μｍ（好ましくは３〜１０μｍ、さらに好ましくは４〜９μｍ）範囲に調整できるように設定することが好ましい。また、ｎ型コンタクト層４は、後述のｎ側第１多層膜層５を比較的厚く形成することにより、省略することもできる。
【００３７】
次に、ｎ側第１多層膜層５は、基板１側から、アンドープの下層５ａ、ｎ型不純物ドープの中間層５ｂ、アンドープの上層５ｃの３層から構成されている。尚、本発明においては、ｎ側第１多層膜層には下層５ａ〜上層５ｃ以外のその他の層を含んでいてもよい。またｎ側第１多層膜層５は、活性層と接していても、活性層の間に他の層を有していてもよい。本実施の形態１のように、ｎ側にこのｎ側第１多層膜層５を形成すると、発光出力と共に静電耐圧を向上させることができる。
【００３８】
これら下層５ａ〜上層５ｃを構成する窒化物半導体としては、Ｉｎ_gＡｌ_hＧａ_1-g-hＮ（０≦ｇ＜１、０≦ｈ＜１）で表される種々の組成の窒化物半導体を用いることができるが、好ましくはＧａＮを用いて構成する。また、第１多層膜層５の各層は、組成が互いに同一でも異なっていてもよい。
【００３９】
本発明において、ｎ側第１多層膜層５の膜厚は、Ｖｆを最適化し静電耐圧を向上させるために、好ましくは１７５〜１２０００オングストロームとし、より好ましくは１０００〜１００００オングストロームとし、よりいっそう好ましくは２０００〜６０００オングストロームとする。
【００４０】
更に、ｎ側第１多層膜層５の膜厚を上記範囲に設定し、そのｎ側第１多層膜層５とアンドープＧａＮ層３及びｎ型コンタクト層４の合計の膜厚を、上述した静電耐圧を向上させることができる２〜２０μｍ（好ましくは３〜１０μｍ、さらに好ましくは４〜９μｍ）範囲に調整できるように設定することが好ましい。
【００４１】
第１多層膜層５の膜厚は、下層５ａ、中間層５ｂ、及び上層５ｃの各膜厚を適宜調整することにより、総膜厚を上記の範囲とすることができる。ｎ側第１多層膜層５を構成する下層５ａ、中間層５ｂ及び上層５ｃの各膜厚は、本発明の構成上、特に限定されるものではないが、ｎ側第１多層膜層５中で積層される位置により素子性能の諸特性に与える影響度合いがやや異なるため、各層の素子性能に大きく関与する特性に特に注目し、いずれか２層の膜厚を固定し、残りの１層の膜厚を段階的に変化させて、特性の良好な範囲の膜厚を測定し、更にｎ側第１多層膜層５の各層との調整により膜厚の範囲を特定している。
【００４２】
ｎ側第１多層膜層５の各層は、各々単独では静電耐圧に直接影響を及ぼさない場合もあるが、各層を組み合わせてｎ側第１多層膜層５とすることにより、全体として種々の素子特性が良好にできる。とりわけ、各層を組み合わせてｎ側第１多層膜層５とすることにより、発光出力及び静電耐圧を著しく向上させることができる。このような作用効果は、実際に、ｎ側多層膜層５の各層を積層させて、素子を製造して初めて得られるものといえる。各層の膜厚について以下に具体的に示すと共に、膜厚の変化させることによる素子特性の変化の傾向について概略を示す。
【００４３】
アンドープの下層５ａの膜厚は、１００〜１００００オングストローム、好ましくは５００〜８０００オングストローム、より好ましくは１０００〜５０００オングストロームとする。アンドープの下層５ａは、膜厚を徐々に厚くしていくと静電耐圧が上昇していくが、１００００オングストローム付近でＶｆが急上昇し、一方膜厚を薄くしていくと、Ｖｆは低下していくが、静電耐圧の低下が大きくなり、１００オングストローム未満では静電耐圧の低下に伴い歩留まりの低下が大きくなる傾向が見られる。また、下層５ａは、ｎ型不純物を含むｎ側コンタクト層４の結晶性の低下による影響を改善する機能を有していると考えられるので、結晶性を改善する機能を効果的に発揮させる観点からは、５００〜８０００オングストローム程度の膜厚で成長されることが好ましい。
【００４４】
ｎ型不純物ドープの中間層５ｂの膜厚はｎ型コンタクト層４の膜厚よりも小さいことが好ましく、５０〜１０００オングストローム、好ましくは１００〜５００オングストローム、より好ましくは１５０〜４００オングストロームとする。この不純物がドープされた中間層５ｂは、キャリア濃度を十分高くして発光出力を比較的大きくする機能を有する層であり、この層を形成しない発光素子は、形成した発光素子に比べて発光出力が低下する。
【００４５】
また、膜厚が１０００オングストロームを超えると逆に発光出力が低下する。一方、静電耐圧のみを考慮すると、中間層５ｂの膜厚が厚いと静電耐圧は良好にできるが、逆に膜厚が５０オングストローム未満になると、膜厚が５０オングストローム以上の場合に比べて、静電耐圧が低下する。
【００４６】
アンドープの上層５ｃの膜厚はアンドープの下層５ａの膜厚よりも小さいことが好ましく、２５〜１０００オングストローム、好ましくは２５〜５００オングストローム、より好ましくは２５〜１５０オングストロームとする。このアンドープの上層５ｃは、第１多層膜の中で活性層に接して、あるいは最も接近して形成され、リーク電流の防止に大きく関与する層であるが、上層５ｃの膜厚が２５オングストローム未満ではリーク電流の増加を効果的に防止することができない。また、上層５ｃの膜厚が１０００オングストロームを超えるとＶｆが上昇し静電耐圧も低下する。
【００４７】
以上のように、下層５ａ〜上層５ｃ各層の膜厚の変動により影響されやすい素子特性に注目し、更に、下層５ａ、中間層５ｂ及び上層５ｃを組み合わせた際の諸素子特性すべてのバランスが良好となり、特に発光出力及び静電耐圧が良好となるように下層５ａ〜上層５ｃの各膜厚を設定する。
【００４８】
第１多層膜層５を構成する各層の組成は、Ｉｎ_gＡｌ_hＧａ_1-g-hＮ（０≦ｇ＜１、０≦ｈ＜１）で表される組成で構成することができ、各層の組成が同一でも異なっていてもよい。しかしながら、本発明において、第１多層膜層５を構成する各層は、Ｉｎ及びＡｌの割合が小さい組成とすることが好ましく、結晶性を良好にし、Ｖｆを低下させるためにより好ましくはＧａＮまたはＡｌ_hＧａ_1-hＮ、さらに好ましくはＧａＮからなる層とする。ｎ側第１多層膜層５を、Ａｌ_hＧａ_1-hＮとする場合、０≦ｈ＜１の範囲で適宜調整することができるが、Ａｌ組成比を小さくする方が結晶性を良くでき及びＶｆを低下させることができるので好ましい。
【００４９】
第１多層膜層５の中間層５ｂにおけるｎ型不純物のドープ量は、好ましくは、３×１０¹⁸／ｃｍ³以上とし、より好ましくは５×１０¹⁸／ｃｍ³以上の濃度とする。ｎ型不純物の上限は、５×１０²¹／ｃｍ³以下が望ましく、この上限値以下であると比較的結晶性の良好な層とでき、発光出力を低下させることなくＶｆを低くできる。また、ｎ型不純物としてはＳｉ、Ｇｅ、Ｓｅ、Ｓ、Ｏ等の周期律表第IVＢ族、第VIＢ族元素を選択し、好ましくはＳｉ、Ｇｅ、Ｓをｎ型不純物として選択される。また、第１多層膜層５の上に活性層を形成する場合において、その第１多層膜層５のうちの活性層と接する上層５ｃを、例えば、ＧａＮを用いて形成することにより、活性層に対して障壁層として機能させることができる。すなわち、第１多層膜層５のうち、他の層と接する下層５ａまたは上層５ｃは、第１多層膜の一部としての役割の他、それと接する他の層との関連で他の役割を果たすように構成することもできる。また、本発明では、ｎ側第１多層膜層５に変えて、多層構造ではない単一のアンドープ層を形成してもよい。この単一アンドープ層は一般式Ｉｎ_gＡｌ_hＧａ_1-g-hＮ（０≦ｇ＜１、０≦ｈ＜１）で表される窒化物半導体で形成することができるが、好ましくはＩｎ及びＡｌの割合が小さい組成、より好ましくは結晶性及びＶｆを低くするという観点からＧａＮまたはＡｌ_hＧａ_1-hＮとし、最も好ましくはＧａＮからなる単一アンドープ層とする。単一アンドープ層をＡｌ_hＧａ_1-hＮとした場合、０≦ｈ＜１の範囲で適宜調整することができるが、Ａｌ組成比が小さい方が結晶性及びＶｆを低くするという観点からは好ましい。このように単一アンドープ層を形成すると、ｎ側第１多層膜層５を形成した場合に比べてやや静電耐圧は低下するが、従来例に比較すると静電耐圧は高くでき、それ以外の特性は、ｎ側第１多層膜層５を形成した場合とほぼ同様の素子特性を得ることができる。単一アンドープ層の膜厚は、特に限定されないが、素子特性を良好とするために、１０００〜３０００オングストロームが好ましい。
【００５０】
次に、本発明において、ｎ側第２多層膜層６は、Ｉｎを含む第１の窒化物半導体層と、その第１の窒化物半導体層と異なる組成を有する第２の窒化物半導体層とを積層することにより構成する。このｎ側第２多層膜層６において、第１の窒化物半導体層、第２の窒化物半導体層はそれぞれ少なくとも一層以上形成し、合計で２層以上、好ましくは３層以上、さらに好ましくはそれぞれ少なくとも２層以上積層し合計で４層以上積層することが望ましい。
【００５１】
ｎ側第２多層膜層６において、第１の窒化物半導体層と第２の窒化物半導体層の内の少なくとも一方の膜厚は、１００オングストローム以下、より好ましくは７０オングストローム以下、更に好ましくは５０オングストローム以下にする。尚、ｎ側第２多層膜層６において、より好ましくは両方の膜厚を、１００オングストローム以下、より好ましくは７０オングストローム以下、更に好ましくは５０オングストローム以下にする。このように膜厚を薄くすることにより、ｎ側第２多層膜層６が超格子構造となって、その多層膜層の結晶性を良くできるので、出力を向上させることができる。
【００５２】
すなわち、第１又は第２の窒化物半導体の少なくとも一方の膜厚が、１００オングストローム以下であると、その一方の薄膜層が弾性臨界膜厚以下となって結晶性を良くできることから、その上に積層する他方の層である第１の窒化物半導体層、若しくは第２の窒化物半導体層の結晶性を良くでき、結果として多層膜層全体の結晶性を良くできるため、素子の出力を向上させることができる。
【００５３】
また、ｎ側第２多層膜層６において、第１及び第２の窒化物半導体の膜厚を、共に１００オングストローム以下とすると、第１及び第２の各窒化物半導体層の膜厚がいずれも弾性臨界膜厚以下となり、厚膜で成長させる場合や、第１又は第２の窒化物半導体の一方を１００オングストローム以下とした場合に比較して、より結晶性の良い窒化物半導体を成長できる。また、両方を７０オングストローム以下にすると、ｎ側第２多層膜層６が超格子構造となり、さらに結晶性の良いｎ側第２多層膜層６を形成することができる。このｎ側第２多層膜層６の上に活性層を成長させると、ｎ側第２多層膜層６がバッファ層のような作用をして、活性層をより結晶性よく成長させることができる。
【００５４】
ｎ側第２多層膜層６は、活性層７と離間して形成されていても良いが、最も好ましくは活性層７に接して形成されているようにする。活性層７に接して形成する方がより出力を向上させることができる。図１に示すようにｎ側第２多層膜層６が活性層７に接して形成されている場合、活性層７の最初の層（井戸層、若しくは障壁層）と接する多層膜層は第１の窒化物半導体層でも、第２の窒化物半導体層いずれでも良く、ｎ側第２多層膜層６の積層順序は特に問うものではない。なお、図１ではｎ側第２多層膜層６が、活性層７に接して形成されているが、このｎ側第２多層膜層６と活性層７との間に、他のｎ型窒化物半導体層よりなる層を有していても良い。ｎ側第２多層膜層６と活性層７との間に形成するｎ型窒化物半導体層としては、ＧａＮ層が好ましい。これにより、静電耐圧を向上でき、また、素子の出力を向上できると考えられるからである。
【００５５】
ｎ側第２多層膜層６において、第１の窒化物半導体層はＩｎを含む窒化物半導体とし、好ましくは３元混晶のＩｎ_kＧａ_1-kＮ（０＜ｋ＜１）とし、さらに好ましくはｋ値が０．５以下のＩｎ_kＧａ_1-kＮ、最も好ましくはｋ値が０．２以下のＩｎ_kＧａ_1-kＮとする。一方、第２の窒化物半導体層は第１の窒化物半導体層と組成が異なる窒化物半導体であれば良く、本発明においてその組成は特に限定されるものではないが、結晶性の良い第２の窒化物半導体を成長させるためには、第１の窒化物半導体よりもバンドギャップエネルギーが大きい２元混晶あるいは３元混晶のＩｎ_mＧａ_1-mＮ（０≦ｍ＜１、ｍ＜ｋ）を成長させることが好ましく、より好ましくはＧａＮとする。なお「組成が異なる」とは、例えば、窒化物半導体を構成する元素（例えば２元混晶や３元混晶の元素の種類）、元素の比、又はバンドギャップエネルギーなどが異なる場合が挙げられる。また、これらの値は、特定の層が多層膜から構成される場合においては、層全体の平均の値を用いて比較する。第２の窒化物半導体をＧａＮとすると、全体に結晶性の良い多層膜層が成長できる。すなわち、好ましい組み合わせとしては、第１の窒化物半導体をＩｎ_kＧａ_1-kＮ（０＜ｋ＜１）とし、第２の窒化物半導体をＩｎ_mＧａ_1-mＮ（０≦ｍ＜１、ｍ＜ｋ）、好ましくはＧａＮとする組み合わせが挙げられる。更に好ましい組み合わせとしては、第１の窒化物半導体層のｋ値が０．５以下のＩｎ_kＧａ_1-kＮとし、第２の窒化物半導体層をＧａＮとする。
【００５６】
第１および第２の窒化物半導体層は両方ともアンドープとしてもよいし、両方にｎ型不純物がドープされていてもよく、またいずれか一方に不純物がドープ（変調ドープ）されていてもよい。結晶性を良くするためには、両方がアンドープであることが最も好ましく、次に変調ドープ、その次に両方ドープの順である。なお両方にｎ型不純物をドープする場合、第１の窒化物半導体層のｎ型不純物濃度と、第２の窒化物半導体層のｎ型不純物濃度は異なっていても良い。
【００５７】
また、第１の窒化物半導体層または第２の窒化物半導体層のいずれか一方に、ｎ型不純物がドープされていることを変調ドープと呼ぶが、このような変調ドープをすることにより、出力を高くすることができる。
【００５８】
なおｎ型不純物としては、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ等のIV族、VI族元素を選択することが好ましく、さらに好ましくはＳｉ、Ｓｎを用いる。ｎ型不純物をドープする場合、不純物濃度は５×１０²¹／cm³以下、好ましくは１×１０²⁰／cm³以下に調整する。５×１０²¹／cm³よりも多いと窒化物半導体層の結晶性が悪くなって、逆に出力が低下する傾向がある。これは変調ドープの場合も同様である。
【００５９】
多重量子井戸構造の活性層７は、Ｉｎ及びＧａを含有する窒化物半導体、好ましくは、Ｉｎ_aＧａ_1-aＮ（０≦ａ＜１）で形成される。また、活性層７は、ｎ型、ｐ型いずれでもよいが、アンドープ（不純物無添加）とすることが好ましく、これにより強いバンド間発光が得られ発光波長の半値幅を狭くすることができる。活性層７には、ｎ型不純物又はｐ型不純物の一方だけをドープしてもよく、ｎ型不純物及びｐ型不純物の双方をドープするようにしてもよい。この場合、活性層７にｎ型不純物をドープするとアンドープのものに比べてバンド間発光強度をさらに強くすることができる。活性層７にｐ型不純物をドープするとバンド間発光のピーク波長よりも約０．５ｅＶ低いエネルギー側にピーク波長をシフトさせることができるが、半値幅は広くなる。活性層にｐ型不純物とｎ型不純物との双方をドープすると、前述したｐ型不純物のみドープした活性層の発光強度をさらに大きくすることができる。特にｐ型ドーパントをドープした活性層を形成する場合、活性層の導電型はＳｉ等のｎ型ドーパントをもドープして全体をｎ型とすることが好ましい。結晶性のよい活性層を成長させるには、アンドープが最も好ましい。
【００６０】
尚、本実施の形態１において、活性層７を単一量子井戸構造とした場合においても、多重量子井戸構造とした場合と比較して発光出力はやや低くなるものの、静電耐圧は同等の良好な特性が得られる。
【００６１】
以下に、多重量子井戸構造を有する活性層７に含まれる障壁層および井戸層について説明する。障壁層は例えばアンドープＧａＮからなり、井戸層は例えばアンドープＩｎ_０．３５Ｇａ_０．６５Ｎからなる。活性層７の障壁層と井戸層との積層順は、井戸層から積層して井戸層で終わる、井戸層から積層して障壁層で終わる、障壁層から積層して障壁層で終わる、また障壁層から積層して井戸層で終わっても良い。井戸層の膜厚としては１００オングストローム以下、好ましくは７０オングストローム以下、さらに好ましくは５０オングストローム以下に調整する。井戸層の膜厚の下限は、特に限定されないが、１原子層以上、好ましくは１０オングストローム以上とする。井戸層が１００オングストロームよりも厚いと、出力が向上しにくい傾向にある。なお、複数の井戸層のうち第１層めの井戸層、すなわち、最もｎ側第２多層膜層６に近い井戸層をＳｉドープ層から形成し、他の井戸層をアンドープ層から形成すると、Ｖｆを低下させることができる。Ｓｉドープ濃度は、５×１０²¹／cm³以下、好ましくは１×１０²⁰／cm³以下に調整すればよい。
【００６２】
一方、障壁層の厚さは２０００オングストローム以下、好ましくは５００オングストローム以下、より好ましくは３００オングストローム以下に調整する。障壁層の膜厚の下限は特に限定されないが、１原子層以上、好ましくは１０オングストローム以上とする。障壁層の膜厚を上記範囲とすると出力を向上させることができる。また、活性層７全体の膜厚はとくに限定されるものではなく、ＬＥＤ素子などの希望の波長等を考慮して、障壁層及び井戸層の各積層数や積層順を調整し活性層７の総膜厚を設定することができる。なお、上述したｎ側第２多層膜層６が活性層７に接して形成されている場合、活性層７に接する、ｎ側第２多層膜層６に含まれる窒化物半導体層が、活性層７の最初の層（井戸層、若しくは障壁層）として使用される場合もある。また、ｎ側第２多層膜層６を形成しないで、ｎ側第１多層膜５を活性層７に接して形成する場合、ｎ側第１多層膜５の上層５ｃが活性層７の最初の層（井戸層、若しくは障壁層）として使用される場合もある。
【００６３】
活性層７の上にはｐ型不純物ドープのｐ型クラッド層８が形成される。ｐ型クラッド層８は多層膜構造（超格子構造）または単一膜構造であり得る。まず、ｐ型クラッド層８が多層膜構造（超格子構造）とした場合（ｐ型多層膜層）について以下に説明する。以下多層膜からなるｐ型クラッド層を多層膜ｐ型クラッド層という。
【００６４】
多層膜ｐ型クラッド層を構成する多層膜としては、Ａｌを含む第３の窒化物半導体層と、その第３の窒化物半導体層と組成の異なる第４の窒化物半導体層とが積層され、さらに第３の窒化物半導体層及び第４の窒化物半導体層の少なくとも一方にｐ型不純物を含有したものが挙げられる。
【００６５】
第３の窒化物半導体層はＡｌを含む窒化物半導体、好ましくはＡｌ_nＧａ_1-nＮ（０＜ｎ≦１）を成長させることが望ましく、第４の窒化物半導体としては好ましくはＡｌ_pＧａ_1-pＮ（０≦ｐ＜１、ｎ＞ｐ）、Ｉｎ_rＧａ_1-rＮ（０≦ｒ≦１）のような２元混晶、３元混晶の窒化物半導体を成長させることが望ましい。ｐ型クラッド層８を、このような第３の窒化物半導体層及び第４の窒化物半導体層からなる多層膜層とした場合、ｐ型多層膜層のＡｌ組成比というときは、平均の値を示すものとする。
なお、第３の窒化物半導体層として、Ａｌを含有しない窒化物半導体層であるＧａＮを用いても良い。これにより、結晶性を向上させることができ、また、製造装置の簡略化が可能である。
【００６６】
またｐ型クラッド層８を超格子構造とすると、結晶性を良くでき、抵抗率を低くできるので、Ｖｆを低くすることができる。ｐ型クラッド層８にドープされるｐ型不純物としては、Ｍｇ、Ｚｎ、Ｃａ、Ｂｅ等の周期律表第IIＡ族、IIＢ族元素を選択し、好ましくはＭｇ、Ｃａ等をｐ型不純物とする。
【００６７】
次に、ｐ型不純物ドープのｐ型クラッド層８が、ｐ型不純物を含むＡｌ_ｔＧａ_{1- ｔ}Ｎ（０≦ｔ≦１）よりなる単一層からなる場合について以下に説明する。以下単一膜からなるｐ型クラッド層を単一膜ｐ型クラッド層という。
【００６８】
単一膜ｐ型クラッド層８は、上述のようにＡｌ_ｔＧａ_{1- ｔ}Ｎ（０≦ｔ≦１）よりなる窒化物半導体である。また、単一膜ｐ型クラッド層がＡｌを含まない場合、Ａｌを含む場合に比べて、やや発光出力が低下するが、静電耐圧はＡｌを含む場合とほぼ同等の良好なものにできる。
【００６９】
クラッド層８の上にはｐ型不純物ドープのｐ型コンタクト層１０が積層される。コンタクト層１０は、一般式Ｉｎ_rＡｌ_sＧａ_1-r-sＮ（０≦ｒ＜１、０≦ｓ＜１、ｒ＋ｓ＜１）で表される窒化物半導体を用いて形成することができるが、結晶性の良好な層を形成するために、好ましくは３元混晶の窒化物半導体、より好ましくはＩｎ、Ａｌを含まない二元混晶のＧａＮからなる窒化物半導体とする。更にｐ型コンタクト層１０をＩｎ、Ａｌを含まない２元混晶とすると、ｐ電極１１とのオーミック接触をより良好にでき、発光効率を向上させることができる。
【００７０】
ｐ型コンタクト層１０のｐ型不純物としては、ｐ型クラッド層８と同様の種々のｐ型不純物を用いることができるが、好ましくはＭｇとする。ｐ型コンタクト層１０にドープするｐ型不純物がＭｇとすると、ｐ型特性が容易に得られ、またオーミック接触を容易に形成することができる。
【００７１】
また、ｎ電極１２はｎ側コンタクト層４上に、ｐ電極１１はｐ型不純物ドープのｐ側コンタクト層１０上に、それぞれ形成されている。ｎ電極及びｐ電極の材料は、本発明の構成上、特に限定されるものではないが、例えばｎ電極としてはＷ／Ａｌ、ｐ電極としてはＮｉ／Ａｕなどを用いることができる。
以上のように、本実施形態１によると、高い歩留まりで良好な結晶性を有する半導体素子を製造することができる。
【００７２】
（実施の形態２）
以下、本発明の実施の形態２について説明する。本実施の形態２において、上述の実施の形態１と実質的に同様の機能を有する部材は同じ参照符号で示し、その詳細な説明は省略する。
【００７３】
図４に示される本実施の形態２の窒化物半導体素子２５は、ｐ型クラッド層８とｐ型コンタクト層１０との間にさらにｐ型不純物を低濃度でドープしたｐ型低濃度ドープ層９を有することにおいて実施の形態１の窒化物半導体素子２０と異なる。窒化物半導体素子２５のように、ｐ型クラッド層８とｐ型コンタクト層１０との間にｐ型低濃度ドープ層９を有すると、より高い静電耐圧特性を得ることができる。以下、ｐ型低濃度ドープ層９について説明する。
【００７４】
ｐ型クラッド層８上に形成されるｐ型不純物を低濃度でドープしたｐ型低濃度ドープ層９は、一般式Ｉｎ_rＡｌ_sＧａ_1-r-sＮ（０≦ｒ＜１、０≦ｓ＜１、ｒ＋ｓ＜１）で表される種々の窒化物半導体を用いて形成することができるが、好ましくはＩｎ_rＧａ_1-rＮ（０≦ｒ＜１）又はＡｌ_sＧａ_1-sＮ（０≦ｓ＜１）で表される３元混晶の窒化物半導体、または結晶性の点から２元混晶のＧａＮよりなる窒化物半導体を用いて形成してもよい。ＧａＮを用いてｐ型低濃度ドープ層９を形成すると、その層９の結晶性を良好にでき、より発光出力を向上させて、より高い静電耐圧特性を得ることができる。
【００７５】
ｐ型低濃度ドープ層９のｐ型不純物濃度は、ｐ型クラッド層８及びｐ型コンタクト層１０のｐ型不純物濃度よりも低くなるように調整されていればよく、アンドープであってもよい。なおｐ型低濃度ドープ層９は多層膜で形成してもよい。さらに、ｐ型クラッド層８は、ｐ型低濃度ドープ層９とｐ型コンタクト層１０との中間の濃度（中濃度ドープ）となるように、ｐ型不純物を含有してなる多層膜又は単一膜で構成されることが好ましい。また、Ｐ型コンタクト層１０の不純物濃度は、ｐ型クラッド層８および低濃度ドープ層９のｐ型不純物濃度よりも高く設定することが好ましい。
【００７６】
以上のように、ｐ型コンタクト層１０とｐ型クラッド層８のｐ型不純物濃度よりも、低濃度ドープの層としてｐ型低濃度ドープ層９を、ｐ型コンタクト層１０とｐ型クラッド層８との間に形成することにより、発光出力の向上と共に、静電耐圧を良好にすることができる。
本実施形態２によっても、上述の実施形態１と同様に、高い歩留まりで良好な結晶性を有する半導体素子を製造することができる。
【００７７】
【実施例】
以下に本発明の様々な実施例を示すが、本発明はこれに限定されない。
【００７８】
［実施例１］
表２は、本実施例１のＬＥＤ素子の積層構造を示す。
【表２】

以下、図１を参照して、実施例１のＬＥＤ素子の製造方法について説明する。まず、サファイア（Ｃ面）よりなる基板１をＭＯＶＰＥの反応容器内にセットし、水素を流しながら、基板の温度を１０５０℃まで上昇させ、基板のクリーニングを行う。
【００７９】
（バッファ層２）
続いて、温度を５１０℃まで下げ、キャリアガスに水素、原料ガスにアンモニアとＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）とを用い、基板１上にＡｌ_０．２５Ｇａ_０．７５Ｎよりなるバッファ層２を約１００オングストロームの膜厚で成長させる。
【００８０】
（アンドープＧａＮ層３）
バッファ層２成長後、ＴＭＧのみを止めて、温度を１０５０℃まで上昇させる。１０５０℃になったら、同じく原料ガスにＴＭＧ、アンモニアガスを用い、アンドープＧａＮ層３を１．５μｍの膜厚で成長させる。
【００８１】
（ｎ型コンタクト層４）
続いて１０５０℃で、同じく原料ガスにＴＭＧ、アンモニアガス、不純物ガスにシランガスを用い、Ｓｉを４．５×１０^１８／cm^３ドープしたＧａＮよりなるｎ型コンタクト層４を２．２５μｍの膜厚で成長させる。
【００８２】
（ｎ側第１多層膜層５）
次にシランガスのみを止め、１０５０℃で、ＴＭＧ、アンモニアガスを用い、アンドープＧａＮからなる下層５ａを３０００オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加しＳｉを４．５×１０^１８／cm^３ドープしたＧａＮからなる中間層５ｂを３００オングストロームの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープＧａＮからなる上層５ｃを５０オングストロームの膜厚で成長させ、３層からなる総膜厚３３５０オングストロームの第１多層膜層５を成長させる。
【００８３】
（ｎ側第２多層膜層６）
次に、同様の温度で、アンドープＧａＮよりなる第２の窒化物半導体層を４０オングストローム成長させ、次に温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用い、アンドープＩｎ_０．１３Ｇａ_０．８７Ｎよりなる第１の窒化物半導体層を２０オングストローム成長させる。これらの操作を繰り返し、第２の窒化物半導体層＋第１の窒化物半導体層の順で交互に１０層ずつ積層させ、最後にＧａＮよりなる第２の窒化物半導体層を４０オングストローム成長させて形成される超格子構造の多層膜よりなるｎ側第２多層膜層６を６４０オングストロームの膜厚で成長させる。なお、表２のｎ側第２多層膜層６において、「(40Å膜厚GaN／20Å膜厚In_0.13Ga_0.87N)×10＋40Å膜厚GaN」とは、上述のように、アンドープＧａＮよりなる第２の窒化物半導体層、アンドープＩｎ_０．１３Ｇａ_０．８７Ｎよりなる第１の窒化物半導体層の順で、これらの層を交互に１０層ずつ積層して、さらに、最後にＧａＮよりなる第２の窒化物半導体層を積層して形成することを示している。
【００８４】
（活性層７）
次に、アンドープＧａＮよりなる障壁層を２００オングストロームの膜厚で成長させ、続いて温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いアンドープＩｎ_０．４Ｇａ_０．６Ｎよりなる井戸層を３０オングストロームの膜厚で成長させる。そして障壁＋井戸＋障壁＋井戸・・・・＋障壁の順で障壁層を５層、井戸層を４層、交互に積層して、総膜厚１１２０オングストロームの多重量子井戸構造よりなる活性層７を成長させる。なお、活性層７と、活性層の下（基板側）に積層されているｎ側第２多層膜６とはいずれも、ＧａＮ層およびＩｎＧａＮ層の積層体によって形成されているが、活性層７に含まれるＩｎＧａＮ層の組成がＩｎ_０．４Ｇａ_０．６Ｎであり、ｎ側第２多層膜６に含まれるＩｎＧａＮ層の組成がＩｎ_０．１３Ｇａ_０．８７Ｎであるので、Ｉｎの混晶比の違いによって活性層７とｎ側第２多層膜６とを識別することができる。
【００８５】
（ｐ型多層膜クラッド層８）
次に、温度１０５０℃でＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ_２Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを１×１０^２０／cm^３ドープしたｐ型Ａｌ_０．２Ｇａ_０．８Ｎよりなる第３の窒化物半導体層を４０オングストロームの膜厚で成長させ、続いて温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニア、Ｃｐ_２Ｍｇを用いＭｇを１×１０^２０／cm^３ドープしたＩｎ_０．０３Ｇａ_０．９７Ｎよりなる第４の窒化物半導体層を２５オングストロームの膜厚で成長させる。これらの操作を繰り返し、第３の窒化物半導体層＋第４の窒化物半導体層の順で交互に５層ずつ積層し、最後に第３の窒化物半導体層を４０オングストロームの膜厚で成長させた超格子構造の多層膜よりなるｐ型多層膜クラッド層８を３６５オングストロームの膜厚で成長させる。
【００８６】
（ｐ型ＧａＮコンタクト層１０）
続いて１０５０℃で、ＴＭＧ、アンモニア、Ｃｐ_２Ｍｇを用い、Ｍｇを１×１０^２０／cm^３ドープしたｐ型ＧａＮよりなるｐ型コンタクト層１０を１２００オングストロームの膜厚で成長させる。
【００８７】
反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウェハを反応容器内において、７００℃でアニーリングを行い、ｐ型層をさらに低抵抗化する。
【００８８】
アニーリング後、ウェハを反応容器から取り出し、最上層のｐ型コンタクト層１０の表面に所定の形状のマスクを形成し、ＲＩＥ（反応性イオンエッチング）装置でｐ型コンタクト層側からエッチングを行い、図１に示すようにｎ型コンタクト層４の表面を露出させる。
【００８９】
エッチング後、最上層にあるｐ型コンタクト層１０のほぼ全面に膜厚２００オングストロームのＮｉとＡｕを含む透光性のｐ電極１１と、そのｐ電極１１の上にボンディング用のＡｕよりなるｐパッド電極を０．５μｍの膜厚で形成する。一方、エッチングにより露出させたｎ型コンタクト層４の表面にはＷとＡｌを含むｎ電極１２を形成してＬＥＤ素子とした。
【００９０】
このＬＥＤ素子は順方向電流２０ｍＡにおいて、５２０ｎｍの純緑色発光を示し、Ｖｆは３．５Ｖである。半導体素子の製造において、本実施例によると、比較例１と比較して、ピットの発生が原因であると考えられる静電耐圧特性の劣るＬＥＤ素子の発生を大幅に低減させることができ、それによる不良品の発生を低減できる。さらに、比較例１で問題となる結晶性の悪化による素子特性のずれが低減し、素子ばらつきのないＬＥＤ素子を作製することができる。
【００９１】
［実施例２］
表３は、本実施例２のＬＥＤ素子の積層構造を示す。
【表３】

本実施例２においては、ｎ型コンタクト層４の膜厚を４．１６５μｍとし、ｐ型コンタクト層１０とｐ型多層膜クラッド層８との間に、アンドープＡｌ_０．０５Ｇａ_０．９５Ｎ層９（第２コンタクト層）９を膜厚２０００Åで形成する以外は実施例１と同様にしてＬＥＤ素子を作製する。本実施例２で得られたＬＥＤ素子の静電耐圧特性は、実施例１のＬＥＤ素子よりも優れていた。
【００９２】
［実施例３］
表４は、本実施例３のＬＥＤ素子の積層構造を示す。
【表４】

本実施例３は、活性層７を以下のように作製する以外は上述した実施例１と同様にしてＬＥＤ素子を作製する。
【００９３】
（活性層７）
アンドープＧａＮよりなる障壁層を２５０オングストロームの膜厚で成長させ、続いて温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いアンドープＩｎ_０．３Ｇａ_０．７Ｎよりなる井戸層を３０オングストロームの膜厚で成長させる。そして障壁＋井戸＋障壁＋井戸・・・・＋障壁の順で障壁層を７層、井戸層を６層、交互に積層して、総膜厚１９３０オングストロームの多重量子井戸構造よりなる活性層７を成長させる。
【００９４】
得られたＬＥＤ素子は、順方向電流２０ｍＡにおいて、４７０ｎｍの純青色発光を示し、実施例１と同様に良好な結果が得られた。
【００９５】
［実施例４］
図５は本実施例４のレーザ素子構造の模式断面図を示す。以下、図５を参照しながら実施例４のレーザ素子について説明する。
【００９６】
上記実施例１と同様に、基板２０１上に（１）Ａｌ_０．２５Ｇａ_０．７５Ｎバッファ層２０２およびアンドープＧａＮ層２０３を成長させ、下記に示すレーザ素子構造を作製する。各構成は次の通りである。
（２）膜厚３μｍのｎ型ＧａＮコンタクト層２０４
（３）実施例１と同様のｎ側第１多層膜層２０５
（４）膜厚１．２μｍの超格子ｎ型Ａｌ_０．１４Ｇａ_０．８６Ｎ／ＧａＮクラッド層２０６
（５）膜厚０．１μｍのｎ型ＧａＮガイド層２０７
（６）膜厚０．０３３μｍの多重量子井戸構造のＩｎ_０．０２Ｇａ_０．９８Ｎ（膜厚１５０Å）／Ｉｎ_０．１５Ｇａ_０．８５Ｎ（５０Å）活性層２０８
（７）膜厚０．０２μｍのｐ型Ａｌ_０．２Ｇａ_０．８Ｎ電子閉じ込め層２０９
（８）膜厚０．１μｍのｐ型ＧａＮガイド層２１０
（９）膜厚０．６μｍの超格子ｐ型Ａｌ_０．１４Ｇａ_０．８６Ｎ／ＧａＮクラッド層２１１
（１０）膜厚０．０５μｍのｐ型ＧａＮコンタクト層２１２
【００９７】
続いて、図５に示されるように、ｐ型クラッド層２１１までエッチングして、リッジストライプ（ストライプ幅２μｍ）を形成し、さらにｎ型コンタクト層２０４が露出するまでエッチングして、ｎ電極形成面とする。次に露出させたレーザ素子構造の側面にＳｉＯ_２からなる保護膜２１５を形成し、露出したｐ型コンタクト層２１２の表面にＮｉ／Ａｕよりなるｐ電極２１４を形成する。すでに露出させたｎ型コンタクト層２０４の表面にはＴｉ／Ａｌよりなるｎ電極２１３を形成する。これらの電極はリッジストライプの方向に平行なストライプとして形成される。
【００９８】
以上のようにしてｎ電極とｐ電極とを形成した後に、共振器長が６５０μｍとなるように、エッチングにより端面（共振器面）を形成して、図５に示すレーザ素子を作製する。本実施例４のレーザ素子は、室温において閾値２．０ｋＡ／ｃｍ^２、発振波長４０５ｎｍを有する。また、本実施例４のレーザ素子によると、ピットの発生が抑えられていることにより、素子特性、特に素子寿命が長くなる傾向にある。
【００９９】
［実施例５］
表５は、本実施例５のＬＥＤ素子の積層構造を示す。
【表５】

本実施例５においては、活性層７を以下に説明するように形成する以外は上述した実施例２と同様にしてＬＥＤ素子を作製する。
【０１００】
（活性層７）
アンドープＧａＮよりなる第１の障壁層を２５０オングストロームの膜厚で成長させ、続いて温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いＳｉを１×１０^１８／ｃｍ^３の濃度でドープしたＩｎ_０．３５Ｇａ_０．６５Ｎよりなる第１の井戸層を３０オングストロームの膜厚で第１の障壁層上に成長させる。続いて、アンドープＧａＮよりなる第２の障壁層を２５０オングストロームの膜厚で第１の井戸層上に成長させ、さらに、温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いアンドープＩｎ_０．３５Ｇａ_０．６５Ｎよりなる第２の井戸層を３０オングストロームの膜厚で第２の障壁層上に成長させる。
【０１０１】
さらに障壁層および井戸層を積層し、第１の障壁層＋Ｓｉドープの第１の井戸層＋第２の障壁層＋アンドープの第２の井戸層＋第３の障壁層＋アンドープの第３の井戸層・・・・＋第７の障壁層の順で障壁層を７層、井戸層を６層、交互に積層して、総膜厚１９３０オングストロームの多重量子井戸構造よりなる活性層７を成長させる。
【０１０２】
本実施例５のように、活性層７において、第１の井戸層をＳｉドープ層で形成し、第２〜第６の井戸層をアンドープ層で形成すれば、最終的に得られるＬＥＤ素子においてＶｆを低下させることができる。例えば、第１の井戸層をＳｉドープせず、アンドープＧａＮからなる第１〜第７の障壁層とアンドープＩｎ_０．３５Ｇａ_０．６５Ｎからなる第１〜第６の井戸層とを交互に積層させて活性層７を形成する以外は本実施例５と同様に作製したＬＥＤ素子と、本実施例５によって作製されたＬＥＤ素子とを比較すると、本実施例５のＬＥＤ素子の方がＶｆを約０．１Ｖ低下させることができた。
【０１０３】
得られたＬＥＤ素子は、順方向電流２０ｍＡにおいて、５０５ｎｍ波長の光を示し、実施例１と同様に良好な結果が得られた。
【０１０４】
［実施例６］
表６は、本実施例６のＬＥＤ素子の積層構造を示す。
【表６】

本実施例６においては、活性層７を、第１〜第５の障壁層と第１〜第４の井戸層とから形成し、井戸層をＩｎ_０．４Ｇａ_０．６Ｎから形成すること以外は上述した実施例５と同様にしてＬＥＤ素子を作製する。本実施例６において、活性層７は、アンドープＧａＮよりなる第１の障壁層（２５０オングストローム）＋ＳｉドープのＩｎ_０．４Ｇａ_０．６Ｎよりなる第１の井戸層（３０オングストローム）＋アンドープＧａＮよりなる第２の障壁層＋アンドープＩｎ_０．４Ｇａ_０．６Ｎよりなる第２の井戸層＋アンドープＧａＮよりなる第３の障壁層＋アンドープＩｎ_０．４Ｇａ_０．６Ｎよりなる第３の井戸層・・・・＋アンドープＧａＮよりなる第５の障壁層の順で、障壁層を５層、井戸層を４層、交互に積層して、総膜厚１３７０オングストロームの多重量子井戸構造よりなる活性層７を成長させる。
【０１０５】
得られたＬＥＤ素子は、順方向電流２０ｍＡにおいて、５２０ｎｍ波長の光を示し、実施例１と同様に良好な結果が得られた。
【０１０６】
［実施例７］
表７は、本実施例７のＬＥＤ素子の積層構造を示す。
【表７】

本実施例７においては、ｎ型コンタクト層４の膜厚を１０．１６５マイクロメートルとし、ｐ型低濃度ドープ層９の膜厚を２８００オングストロームとし、活性層７を上記実施例３と同様に、アンドープＧａＮよりなる障壁層（膜厚２５０オングストローム）と、アンドープＩｎ_０．３Ｇａ_０．７Ｎよりなる井戸層（膜厚３０オングストローム）とを交互に積層させて形成する以外は上述した実施例２と同様にしてＬＥＤ素子を作製する。本実施例７によると発光出力の高いＬＥＤ素子を作製することができた。
【０１０７】
［実施例８］
表８は、本実施例８のＬＥＤ素子の積層構造を示す。
【表８】

本実施例８においては、ｎ型コンタクト層４の膜厚を１３．１６５マイクロメートルとして形成する以外は上述した実施例７と同様にしてＬＥＤ素子を作製する。本実施例８によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１０８】
［実施例９］
表９は、本実施例９のＬＥＤ素子の積層構造を示す。
【表９】

本実施例９においては、活性層７を以下に説明するようにして形成する以外は上述した実施例７と同様にしてＬＥＤ素子を作製する。
【０１０９】
（活性層７）
アンドープＧａＮよりなる障壁層を２５０オングストロームの膜厚で成長させ、続いて温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いアンドープＩｎ_０．３Ｇａ_０．７Ｎよりなる井戸層を３０オングストロームの膜厚で成長させる。そして障壁＋井戸＋障壁＋井戸・・・・＋障壁の順で障壁層を１１層、井戸層を１０層、交互に積層して、総膜厚３０５０オングストロームの多重量子井戸構造よりなる活性層７を成長させる。
【０１１０】
本実施例９によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１１１】
［実施例１０］
表１０は、本実施例１０のＬＥＤ素子の積層構造を示す。
【表１０】

本実施例１０においては、ｎ側第２多層膜６と活性層７との間にＧａＮからなるｎ型クラッド層を形成することと、多層膜からなるｐ型クラッド層８に替えて単一層からなるｐ型クラッド層８を形成することと、活性層７が下記に説明するような多層膜構造を有することと、第２コンタクト層９をＧａＮから形成すること以外は、上述した実施例２と同様にしてＬＥＤ素子を作製する。以下に本実施例のＬＥＤ素子のｎ型クラッド層、活性層、ｐ型クラッド層および第２コンタクト層９について説明する。
【０１１２】
（ｎ型クラッド層）
ｎ側第２多層膜６の最上層であるＧａＮ層の上に、アンドープＧａＮ層を１０００オングストロームの膜厚で成長させて、ｎ型クラッド層を形成する。このようなＧａＮからなるｎ型クラッド層は、ｎ側第２多層膜６の最上層であるＧａＮ層と同一の工程で成膜されても良いし、あるいは、成膜温度などの成膜条件を替えて、異なる工程で成膜を行ってもよい。また、ｎ型クラッド層およびｎ側第２多層膜６の最上層のＧａＮ層は明確に区別されず、兼用され得る。このようなｎ型クラッド層を形成することにより、静電耐圧をさらに向上でき、また、素子の出力を向上できると考えられる。
【０１１３】
（活性層７）
ＴＭＧ、ＴＭＩ、アンモニアを用いてアンドープＩｎ_０．３Ｇａ_０．７Ｎよりなる井戸層を３０オングストロームの膜厚で、上記ｎ型クラッド層の上に成長させ、続いて、アンドープＧａＮよりなる障壁層を２５０オングストロームの膜厚で成長させる。このように井戸層の成膜工程と障壁層の成膜工程とを交互に連続して行い、井戸＋障壁＋井戸・・・・＋障壁の順で、井戸層を６層、障壁層を６層、交互に積層して、総膜厚１６８０オングストロームの多重量子井戸構造よりなる活性層７を成長させる。
【０１１４】
（ｐ型クラッド層８および第２コンタクト層９）
活性層７を成長させた後に、Ｍｇを５．０×１０^１９／ｃｍ^３の濃度でドープしたＧａＮからなるｐ型クラッド層を３６５オングストロームの膜厚で活性層７上に成長させる。さらに、このｐ型クラッド層８の上に、アンドープのＧａＮを２０００オングストロームの膜厚で成長させて第２コンタクト層９を形成する。
本実施例１０によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１１５】
［実施例１１］
表１１は、本実施例１１のＬＥＤ素子の積層構造を示す。
【表１１】

本実施例１１のＬＥＤ素子は、５層のアンドープＩｎ_０．３Ｇａ_０．７Ｎからなる井戸層と５層のアンドープＧａＮからなる障壁層とを、井戸＋障壁＋井戸・・・・＋障壁の順で、交互に積層して総膜厚１４００オングストロームの多重量子井戸構造よりなる活性層７を成長させること以外は、上述した実施例１０と同様にしてＬＥＤ素子を作製する。本実施例１１によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１１６】
［実施例１２］
表１２は、本実施例１２のＬＥＤ素子の積層構造を示す。
【表１２】

本実施例１２においては、Ｉｎ_０．４Ｇａ_０．６Ｎからなる膜厚３０オングストロームの井戸層と、アンドープＧａＮからなる膜厚２００オングストロームの障壁層とをそれぞれ４層ずつ、井戸＋障壁＋井戸・・・・＋障壁の順で交互に積層して、総膜厚９２０オングストロームの多重量子井戸構造よりなる活性層７を成長させること以外は、上述した実施例１０と同様にしてＬＥＤ素子を作製する。
本実施例１２によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１１７】
［実施例１３］
表１３は、本実施例１３のＬＥＤ素子の積層構造を示す。
【表１３】

本実施例１３においては、活性層７を下記に説明するようにして形成すること以外は、上述した実施例１０と同様にしてＬＥＤ素子を作製する。
【０１１８】
（活性層７）
温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いＳｉを１×１０^１８／ｃｍ^３の濃度でドープしたＩｎ_０．３５Ｇａ_０．６５Ｎよりなる第１の井戸層を３０オングストロームの膜厚でｎ型クラッド層の上に成長させ、続いて、アンドープＧａＮよりなる第１の障壁層を２５０オングストロームの膜厚で第１の井戸層の上に成長させる。続いて、温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いアンドープＩｎ_０．３５Ｇａ_０．６５Ｎよりなる第２の井戸層を３０オングストロームの膜厚で第１の障壁層の上に成長させて、さらに、アンドープＧａＮよりなる第２の障壁層を２５０オングストロームの膜厚で第１の井戸層上に成長させる。
【０１１９】
上記のように、井戸層のうち、第１井戸層にＳｉドープ層を用い、第２〜第６井戸層にはアンドープ層を用いて、Ｓｉドープの第１の井戸層＋第１の障壁層＋アンドープの第２の井戸層＋第２の障壁層＋アンドープの第３の井戸層＋第３の障壁層・・・・＋第７の障壁層の順で井戸層を６層、障壁層を６層、交互に積層して、総膜厚１６８０オングストロームの多重量子井戸構造よりなる活性層７を成長させる。本実施例１３によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１２０】
［実施例１４］
表１４は、本実施例１４のＬＥＤ素子の積層構造を示す。
【表１４】

本実施例１４においては、活性層７において、第１井戸層をＳｉが１×１０^１８／ｃｍ^３の濃度でドープされたＩｎ_０．４Ｇａ_０．６Ｎから形成し、第２〜第５井戸層をアンドープＩｎ_０．４Ｇａ_０．６Ｎから形成し、Ｓｉドープの第１の井戸層＋第１の障壁層＋アンドープの第２の井戸層＋第２の障壁層＋アンドープの第３の井戸層＋第３の障壁層・・・・＋第７の障壁層の順で井戸層を４層、障壁層を４層、交互に積層して、総膜厚１１２０オングストロームの多重量子井戸構造よりなる活性層７を成長させること以外は、上述した実施例１３と同様にしてＬＥＤ素子を作製する。本実施例１４によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１２１】
［実施例１５］
表１５は、本実施例１５のＬＥＤ素子の積層構造を示す。
【表１５】

本実施例１５においては、多層膜からなるｐ型クラッド層８に替えて単一層からなるｐ型クラッド層８を形成することと、第２コンタクト層９をＧａＮから形成することと、活性層７が下記に説明するような多層膜構造を有すること以外は、上述した実施例２と同様にしてＬＥＤ素子を作製する。以下に本実施例のＬＥＤ素子の活性層７、ｐ型クラッド層８および第２コンタクト層９について説明する。
【０１２２】
（活性層７）
アンドープＧａＮよりなる障壁層を２５０オングストロームの膜厚でｎ側第２多層膜６の上に成長させ、続いて温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いアンドープＩｎ_０．３Ｇａ_０．７Ｎよりなる井戸層を３０オングストロームの膜厚で成長させる。そして障壁＋井戸＋障壁＋井戸・・・・＋障壁の順で障壁層を７層、井戸層を６層、交互に積層して、総膜厚１９３０オングストロームの多重量子井戸構造よりなる活性層７を成長させる。
【０１２３】
（ｐ型クラッド層８および第２コンタクト層９）
活性層７を成長させた後に、Ｍｇを５．０×１０^１９／ｃｍ^３の濃度でドープしたＧａＮからなるｐ型クラッド層を３６５オングストロームの膜厚で、活性層７の上に成長させる。さらに、このｐ型クラッド層８の上に、ＧａＮを２０００オングストロームの膜厚で成長させて第２コンタクト層９を形成する。本実施例１５によっても、静電耐圧特性に優れたＬＥＤ素子を作製することができる。
【０１２４】
［実施例１６］
表１６は、本実施例１６のＬＥＤ素子の積層構造を示す。
【表１６】

本実施例１６のＬＥＤ素子は、６層のアンドープＧａＮからなる障壁層と５層のアンドープＩｎ_０．３Ｇａ_０．７Ｎからなる井戸層とを、障壁＋井戸・・・・＋障壁の順で、交互に積層して総膜厚１６５０オングストロームの多重量子井戸構造よりなる活性層７を成長させること以外は、上述した実施例１５と同様にしてＬＥＤ素子を作製する。本実施例１６によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１２５】
［実施例１７］
表１７は、本実施例１７のＬＥＤ素子の積層構造を示す。
【表１７】

本実施例１７においては、Ｉｎ_０．４Ｇａ_０．６Ｎからなる膜厚３０オングストロームの井戸層を４層と、アンドープＧａＮからなる膜厚２００オングストロームの障壁層を５層とを、障壁＋井戸・・・・＋井戸＋障壁の順で交互に積層して、総膜厚１１２０オングストロームの多重量子井戸構造よりなる活性層７を成長させること以外は、上述した実施例１５と同様にしてＬＥＤ素子を作製する。本実施例１７によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１２６】
［実施例１８］
表１８は、本実施例１８のＬＥＤ素子の積層構造を示す。
【表１８】

本実施例１８においては、活性層７を下記に説明するようにして形成すること以外は、上述した実施例１５と同様にしてＬＥＤ素子を作製する。
【０１２７】
（活性層７）
アンドープＧａＮよりなる第１の障壁層を２５０オングストロームの膜厚でｎ側第２多層膜６の上に成長させ、続いて、温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いＳｉを１×１０^１８／ｃｍ^３の濃度でドープしたＩｎ_０．３５Ｇａ_０．６５Ｎよりなる第１の井戸層を３０オングストロームの膜厚で第１の障壁層の上に成長させる。続いて、アンドープＧａＮよりなる第２の障壁層を２５０オングストロームの膜厚で第１の井戸層の上に成長させて、さらに、温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いアンドープＩｎ_０．３５Ｇａ_０．６５Ｎよりなる第２の井戸層を３０オングストロームの膜厚で第２の障壁層上に成長させる。
【０１２８】
上記のように、井戸層のうち、第１井戸層にＳｉドープ層を用い、第２〜第６井戸層にはアンドープ層を用いて、第１の障壁層＋Ｓｉドープの第１の井戸層＋第２の障壁層＋アンドープの第２の井戸層＋第３の障壁層＋アンドープの第３の井戸層・・・・＋第７の障壁層の順で障壁層を７層、井戸層を６層、交互に積層して、総膜厚１９３０オングストロームの多重量子井戸構造よりなる活性層７を成長させる。本実施例１８によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１２９】
［実施例１９］
表１９は、本実施例１９のＬＥＤ素子の積層構造を示す。
【表１９】

本実施例１９においては、活性層７において、第１井戸層をＳｉが１×１０^１８／ｃｍ^３の濃度でドープされたＩｎ_０．４Ｇａ_０．６Ｎから形成し、第２〜第５井戸層をアンドープＩｎ_０．４Ｇａ_０．６Ｎから形成し、第１の障壁層＋Ｓｉドープの第１の井戸層＋第２の障壁層＋アンドープの第２の井戸層＋第３の障壁層＋アンドープの第３の井戸層・・・・＋第５の障壁層の順で、障壁層を５層、井戸層を４層、交互に積層して、総膜厚１３７０オングストロームの多重量子井戸構造よりなる活性層７を成長させること以外は、上述した実施例１８と同様にしてＬＥＤ素子を作製する。本実施例１９によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１３０】
［実施例２０］
表２０は、本実施例２０のＬＥＤ素子の積層構造を示す。
【表２０】

本実施例２０においては、下記に説明するように、活性層７とｐ型クラッド層８と第２コンタクト層９とを下記のように形成すること以外は、上述した実施例２と同様にしてＬＥＤ素子を作製する。以下に本実施例のＬＥＤ素子の活性層７、ｐ型クラッド層８および第２コンタクト層９について説明する。
【０１３１】
（活性層７）
アンドープＧａＮよりなる障壁層を２５０オングストロームの膜厚で、ｎ側第２多層膜６の上に成長させ、続いて温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いアンドープＩｎ_０．３Ｇａ_０．７Ｎよりなる井戸層を３０オングストロームの膜厚で成長させる。このように障壁層と井戸層との成膜工程を交互に繰り返して、障壁＋井戸＋障壁＋井戸・・・・＋障壁の順で障壁層を７層、井戸層を６層、交互に積層して、総膜厚１９３０オングストロームの多重量子井戸構造よりなる活性層７を成長させる。
【０１３２】
（ｐ型クラッド層８および第２コンタクト層９）
上記活性層７を成長させた後に、Ｍｇを１×１０^１９／cm^３ドープしたＧａＮよりなる窒化物半導体層を４０オングストロームの膜厚で成長させ、続いてＭｇを１×１０^１９／cm^３ドープしたＩｎ_０．１３Ｇａ_０．８７Ｎよりなる窒化物半導体層を２０オングストロームの膜厚で成長させる。これらの成膜工程を繰り返し、ＭｇドープのＧａＮ層＋ＭｇドープのＩｎ_０．１３Ｇａ_０．８７Ｎ層の順で交互に１０層ずつ積層し、最後にＭｇドープのＧａＮ層を４０オングストロームの膜厚で成長させた超格子構造の多層膜よりなるｐ型多層膜クラッド層８を６４０オングストロームの膜厚で成長させる。さらに、このｐ型多層膜クラッド層８の上に、ＧａＮを２０００オングストロームの膜厚で成長させて、第２コンタクト層９を形成する。本実施例２０によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１３３】
［実施例２１］
表２１は、本実施例２１のＬＥＤ素子の積層構造を示す。
【表２１】

本実施例２１のＬＥＤ素子は、６層のアンドープＧａＮよりなる障壁層と５層のアンドープＩｎ_０．３Ｇａ_０．７Ｎよりなる井戸層とを、障壁＋井戸・・・・＋障壁の順で、交互に積層して総膜厚１６５０オングストロームの多重量子井戸構造よりなる活性層７を成長させること以外は、上述した実施例２０と同様にしてＬＥＤ素子を作製する。本実施例２１によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１３４】
［実施例２２］
表２２は、本実施例２２のＬＥＤ素子の積層構造を示す。
【表２２】

本実施例２２においては、５層の膜厚２００オングストロームのアンドープＧａＮからなる障壁層と、４層の膜厚３０オングストロームのＩｎ_０．４Ｇａ_０．６Ｎからなる井戸層とを、障壁＋井戸・・・・＋井戸＋障壁の順で交互に積層して、総膜厚１１２０オングストロームの多重量子井戸構造よりなる活性層７を成長させること以外は、上述した実施例１８と同様にしてＬＥＤ素子を作製する。本実施例２２によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１３５】
［実施例２３］
表２３は、本実施例２３のＬＥＤ素子の積層構造を示す。
【表２３】

本実施例２３においては、活性層７を下記に説明するようにして形成すること以外は、上述した実施例２０と同様にしてＬＥＤ素子を作製する。
【０１３６】
（活性層７）
アンドープＧａＮよりなる第１の障壁層を２５０オングストロームの膜厚でｎ側第２多層膜６の上に成長させ、続いて、温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いＳｉを１×１０^１８／ｃｍ^３の濃度でドープしたＩｎ_０．３５Ｇａ_０．６５Ｎよりなる第１の井戸層を３０オングストロームの膜厚で成長させる。続いて、アンドープＧａＮよりなる第２の障壁層を２５０オングストロームの膜厚で成長させて、さらに、温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いアンドープＩｎ_０．３５Ｇａ_０．６５Ｎよりなる第２の井戸層を３０オングストロームの膜厚で第１の井戸層上に成長させる。
【０１３７】
上記のように、井戸層のうち、第１井戸層にＳｉドープ層を用い、第２〜第６井戸層にはアンドープ層を用いて、第１の障壁層＋Ｓｉドープの第１の井戸層＋第２の障壁層＋アンドープの第２の井戸層＋第３の障壁層＋アンドープの第３の井戸層・・・・＋第７の障壁層の順で障壁層を７層、井戸層を６層、交互に積層して、総膜厚１９３０オングストロームの多重量子井戸構造よりなる活性層７を成長させる。本実施例２３によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１３８】
［実施例２４］
表２４は、本実施例２４のＬＥＤ素子の積層構造を示す。
【表２４】

本実施例２４においては、活性層７において、第１井戸層をＳｉが１×１０^１８／ｃｍ^３の濃度でドープされたＩｎ_０．４Ｇａ_０．６Ｎから形成し、第２〜第５井戸層をアンドープＩｎ_０．４Ｇａ_０．６Ｎから形成し、第１の障壁層＋Ｓｉドープの第１の井戸層＋第２の障壁層＋アンドープの第２の井戸層＋第３の障壁層＋アンドープの第３の井戸層・・・・＋第５の障壁層の順で、障壁層を５層、井戸層を４層、交互に積層して、総膜厚１３７０オングストロームの多重量子井戸構造よりなる活性層７を成長させること以外は、上述した実施例２３と同様にしてＬＥＤ素子を作製する。本実施例２４によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１３９】
［実施例２５〜実施例２９］
表２５〜２９は、それぞれ本実施例２５〜実施例２９のＬＥＤ素子の積層構造を示す。
【表２５】

【表２６】

【表２７】

【表２８】

【表２９】

【０１４０】
本実施例２５〜実施例２９においては、ｎ側第２多層膜６およびｐ型クラッド層８を下記のように形成すること以外は、それぞれ、上述した実施例２０〜２４と同様にしてＬＥＤ素子を作製する。以下に本実施例のＬＥＤ素子のｎ側第２多層膜６およびｐ型クラッド層８について説明する。
【０１４１】
（ｎ側第２多層膜６およびｐ型多層膜クラッド層８）
アンドープＧａＮよりなる第２の窒化物半導体層を４０オングストロームの膜厚で、ｎ側第１多層膜５の上に成長させ、次に温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用い、アンドープＩｎ_０．０９Ｇａ_０．９１Ｎよりなる第１の窒化物半導体層を２０オングストローム成長させる。これらの操作を繰り返し、第２の窒化物半導体層＋第１の窒化物半導体層の順で交互に５層ずつ積層させ、最後にＧａＮよりなる第２の窒化物半導体層を４０オングストローム成長させる。このようにして、総膜厚３４０オングストロームを有する超格子構造の多層膜よりなるｎ側第２多層膜層６を形成する。
【０１４２】
上記ｎ側第２多層膜６と同様の多層膜を、活性層７の上にも成膜し、ｐ型多層膜クラッド層８とする。本実施例２５〜２９によっても、発光出力の高いＬＥＤ素子を作製することができた。
【０１４３】
［比較例１］
バッファ層２をアンドープＧａＮ層とする以外は、実施例１と同様にして比較例１のＬＥＤ素子を作製する。
【０１４４】
［比較例２］
バッファ層２をアンドープＧａＮ層とする以外は、実施例２と同様にして比較例２のＬＥＤ素子を作製する。
【０１４５】
【発明の効果】
上述したように本発明によると、窒化物半導体層を結晶性良く成長させることのできるｎ型窒化物半導体積層体およびこれを用いる半導体素子を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る窒化物半導体素子の構造を示す模式的断面図である。
【図２】 バッファ層のＡｌ組成比を変化させた場合における、ピット数の測定結果を示す図である。
【図３】 バッファ層のＡｌ組成比を変化させた場合に、ｐ型コンタクト層の表面粗さを測定した結果を示す図である。
【図４】 本発明の実施の形態２に係る窒化物半導体素子の構造を示す模式的断面図である。
【図５】 実施例４に係るレーザ素子構造を示す模式的断面図である。
【符号の説明】
１ 基板
２ バッファ層
３ アンドープＡｌ_ｂＧａ_１−ｂＮ層
４ ｎ型コンタクト層
５ ｎ側第１多層膜層
５ａ アンドープの下層
５ｂ ｎ型不純物ドープの中間層
５ｃ アンドープの上層
６ ｎ側第２多層膜層
７ 活性層
８ ｐ型クラッド層
９ ｐ型低濃度ドープ層
１０ ｐ型コンタクト層
１１ ｐ電極
１２ ｎ電極
２０ 半導体素子
２５ 半導体素子
２０１ 基板
２０２ バッファ層
２０３ アンドープＧａＮ層
２０４ ｎ型コンタクト層
２０５ ｎ側第１多層膜層
２０６ クラッド層
２０７ ｎ型ガイド層
２０８ 活性層
２０９ ｐ型電子閉じ込め層
２１０ ｐ型ガイド層
２１１ クラッド層
２１２ ｐ型コンタクト層
２１３ ｎ電極
２１４ ｐ電極
２１５ 保護膜

Claims (8)

1. 基板と、
   前記基板の表面に形成された、Ａｌ_ａＧａ_１−ａＮ（０．０５≦ａ≦０．８）からなるバッファ層と、
   前記バッファ層上に形成されたｎ側窒化物半導体層と、を有し、
   前記ｎ側窒化物半導体層が、
   前記バッファ層上に形成されたアンドープＡｌ _ｂ Ｇａ _１−ｂ Ｎ（０≦ｂ＜１）層と、
   前記アンドープＡｌ _ｂ Ｇａ _１−ｂ Ｎ層上に形成されたｎ型不純物を含むｎ型コンタクト層と、
   前記ｎ型コンタクト層の上に形成されたｎ側第１多層膜層であって、アンドープの下層と、該アンドープの下層上に形成されたｎ型不純物ドープの中間層と、該ｎ型不純物ドープの中間層上に形成されたアンドープの上層とを備えたｎ側第１多層膜層と、
   Ｉｎ _k Ｇａ _1-k Ｎ（０＜ｋ＜１）から成る第１の窒化物半導体層と、該第１の窒化物半導体層と組成の異なるＩｎ _m Ｇａ _1-m Ｎ（０≦ｍ＜１、ｍ＜ｋ）から成り、前記第１の窒化物半導体層の上に接触して積層された第２の窒化物半導体層とを備えたｎ側第２多層膜層と、を有し、
   前記第１の窒化物半導体層と前記第２の窒化物半導体層の少なくとも一方の膜厚が０．０１μｍ以下であるｎ型窒化物半導体積層体。
2. 前記バッファ層がＡｌ_ａＧａ_１−ａＮ（０．１≦ａ≦０．５）からなる請求項１に記載のｎ型窒化物半導体積層体。
3. 前記ｎ側第１多層膜層に含まれる前記ｎ型不純物ドープの中間層の膜厚よりも、前記ｎ型コンタクト層の膜厚のほうが大きい請求項１または２に記載のｎ型窒化物半導体積層体。
4. 前記ｎ側第１多層膜層において、前記アンドープの下層の膜厚よりも前記アンドープの上層の膜厚のほうが小さい請求項１に記載のｎ型窒化物半導体積層体。
5. 基板表面のバッファ層上に、ｎ側窒化物半導体層とｐ側窒化物半導体層とが活性層を介して積層されたｎ型窒化物半導体積層体を用いる半導体素子であって、
   前記バッファ層がＡｌ_ａＧａ_１−ａＮ（０．０５≦ａ≦０．８）からなり、
   前記ｎ側窒化物半導体層が前記バッファ層上に形成され、
   前記ｎ側窒化物半導体層が、
   前記バッファ層上に形成されたアンドープＡｌ _ｂ Ｇａ _１−ｂ Ｎ（０≦ｂ＜１）層と、
   前記アンドープＡｌ _ｂ Ｇａ _１−ｂ Ｎ層上に形成されたｎ型不純物を含むｎ型コンタクト層と、
   前記ｎ型コンタクト層の上に形成されたｎ側第１多層膜層であって、アンドープの下層と、該アンドープの下層上に形成されたｎ型不純物ドープの中間層と、該ｎ型不純物ドープの中間層上に形成されたアンドープの上層とを備えたｎ側第１多層膜層と、
   Ｉｎ _k Ｇａ _1-k Ｎ（０＜ｋ＜１）から成る第１の窒化物半導体層と、該第１の窒化物半導体層と組成の異なるＩｎ _m Ｇａ _1-m Ｎ（０≦ｍ＜１、ｍ＜ｋ）から成り、前記第１の窒化物半導体層の上に接触して積層された第２の窒化物半導体層とを備えたｎ側第２多層膜層と、を有し、
   前記第１の窒化物半導体層と前記第２の窒化物半導体層の少なくとも一方の膜厚が０．０１μｍ以下であることを特徴とする半導体素子。
6. 前記バッファ層がＡｌ_ａＧａ_１−ａＮ（０．１≦ａ≦０．５）からなる請求項５に記載の半導体素子。
7. 前記ｎ側第１多層膜層に含まれる前記ｎ型不純物ドープの中間層の膜厚よりも、前記ｎ型コンタクト層の膜厚のほうが大きい請求項５または６に記載の半導体素子。
8. 前記ｎ側第１多層膜層において、前記アンドープの下層の膜厚よりも前記アンドープの上層の膜厚のほうが小さい請求項５に記載の半導体素子。

Images