JP2008252124A - 窒化物系半導体装置 - Google Patents
窒化物系半導体装置 Download PDFInfo
- Publication number
- JP2008252124A JP2008252124A JP2008168832A JP2008168832A JP2008252124A JP 2008252124 A JP2008252124 A JP 2008252124A JP 2008168832 A JP2008168832 A JP 2008168832A JP 2008168832 A JP2008168832 A JP 2008168832A JP 2008252124 A JP2008252124 A JP 2008252124A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- gan
- semiconductor device
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】窒化物系半導体基板の上に平坦性と結晶性に優れたエピタキシャル膜が成膜された、窒化物系半導体装置を提供する。
【解決手段】半導体装置である発光装置は、窒素と化合物を形成する3B族元素であるGaと窒素とを含む化合物から形成されるGaN基板1と、GaN基板1の上に形成されたGaと窒素とを含むエピタキシャル半導体膜であるn型バッファ層2とを備えている。そして、10μm×10μmの範囲におけるGaN基板1の表面粗さが、平均自乗平方根粗さで、15nm以下であり、n型バッファ層2の表面部が、100μm〜150μmのピッチで生成した高さ50nm〜150nmの凹凸を有しない。
【選択図】図1
【解決手段】半導体装置である発光装置は、窒素と化合物を形成する3B族元素であるGaと窒素とを含む化合物から形成されるGaN基板1と、GaN基板1の上に形成されたGaと窒素とを含むエピタキシャル半導体膜であるn型バッファ層2とを備えている。そして、10μm×10μmの範囲におけるGaN基板1の表面粗さが、平均自乗平方根粗さで、15nm以下であり、n型バッファ層2の表面部が、100μm〜150μmのピッチで生成した高さ50nm〜150nmの凹凸を有しない。
【選択図】図1
Description
本発明は、発光デバイスなど窒化物系半導体装置に関し、より具体的には平坦性に優れ、高歩留りで製造できる高品質の窒化物系半導体装置に関するものである。
発光デバイスなどの製造において、窒化物系単結晶を基板として気相エピタキシャル膜成長を行なうとき、その基板上に付着している汚物(有機物、水分)や欠陥(きず、歪みなど)を除去する目的で熱処理が行なわれる。この熱処理は、上記のエピタキシャル膜成長の前に行なうので、前処理、前熱処理、クリーニング処理、清浄化処理または単に熱処理と呼ばれている。
従来、窒化物系半導体に限らず、上記汚物や欠陥を除去する際、基板の加熱温度は、その後に基板上にエピタキシャル膜を成長させる成膜工程における基板の加熱温度以上にしていた(たとえば特許文献1および2参照)。これは、前処理における基板の加熱温度を高くするほど清浄化が進行するため、清浄化を重視して、クリーニング処理の基板温度を、シリコン系半導体装置の製造方法における基板の成膜温度以上とする方法を引き継いだためである。シリコン系と同様に、窒化物系半導体装置の製造においても、前処理工程における基板の加熱温度を、成膜工程における基板の加熱温度以上とすることにより、基板表面を清浄化することができる。
特開2000−174341号公報
特開2000−323752号公報
窒化物系半導体は窒素の蒸気圧が高いために、窒化物単結晶基板を高温で熱処理する場合、窒素または窒素と同じ5B族の原子を含む雰囲気を用いる。このような雰囲気として、成膜工程で導入する雰囲気ガスのなかから、3B族元素を含む原料ガスを除いた雰囲気を用いるのが一般的である。これは、窒素が脱離しやすいので、3B族元素が基板表面部で過剰になり、窒化物系半導体基板の表面に凹凸を生じやすいためである。すなわち、上記3B族元素を含まない雰囲気にして、基板から窒素が抜けるのを抑制して、基板表面に上記3B族元素の過剰堆積に起因する凹凸が生じにくいようにする。
いずれの雰囲気を用いるにせよ、上述のように、従来の前処理では、クリーニング効果を高めるために成膜時の加熱温度以上の高温に基板を加熱する。しかし、窒化物系半導体の場合、成膜時の加熱温度以上に窒化物系半導体基板を加熱すると、その基板表面からの窒素の脱離、またはアンモニア(NH3)の分解が激しく生じ、膨大な選択肢があるガス供給条件を最適化するのに多大な労力を必要とする。極端な例として、成膜時と同じガス供給条件で前処理を行なうと窒化物系半導体基板の平坦性が損なわれ、上記成膜時に形成するエピタキシャル膜が平坦にならず、3次元成長しやすくなる。このため、窒化物系単結晶基板を用いてホモエピタキシャル膜を成長させる場合、上記の基板のクリーニング処理においてガス供給条件を試行錯誤的に探索しなければならないという問題があった。
本発明は、窒化物系半導体基板の上に平坦性と結晶性に優れたエピタキシャル膜が成膜された、窒化物系半導体装置を提供することを目的とする。
本発明の窒化物系半導体装置の製造方法は、窒素と化合物を形成する3B族元素と窒素とを含む化合物の半導体基板に形成された窒化物系半導体装置の製造方法である。この製造方法は、半導体基板を成膜温度に加熱して、3B族元素の原料ガスおよび窒素の原料ガスをともに含む成膜ガスを供給し、その半導体基板上に3B族元素と窒素とを含む化合物の薄膜をエピタキシャル成長させる工程を含む。そして、そのエピタキシャル成長工程より前に、半導体基板を成膜温度未満の前処理温度に加熱して、半導体基板の表面を清浄化する工程とを備える。
この方法によれば、従来の常識と異なり、成膜処理における基板加熱温度より低い温度に基板を加熱して基板表面を清浄化する。もともと窒化物系半導体のエピタキシャル膜成長過程では基板加熱温度は比較的高いので、上記清浄化工程では、クリーニング作用を十分確保できる温度を設定することができる。このため、基板表面において良好な平坦性を確保することができる。この結果、その基板表面に形成されるエピタキシャル膜の平坦性も優れたものになる。
なお、基板加熱温度は、薄膜形成装置に備えられた温度センサーや温度計の位置やそれらの装着状態に依存して異なるので、同じ成膜装置内の温度指標を用いて、成膜時の基板加熱温度よりも清浄化時の加熱温度が低ければよく、温度の絶対的な数値は問題にしない。
上記の半導体基板の清浄化工程では、たとえば、エピタキシャル成長工程における成膜ガスよりも3B族元素の原料ガスの割合を減らした前処理用ガスを供給することができる。
この方法によれば、上記清浄化工程時の基板温度の低温化により、窒素の蒸気圧が高いことに起因する窒素の優先脱離、または3B族元素の過剰堆積が生じにくくなり、表面平坦性の劣化を避けることができる。
上記の1例として、前処理用ガスが3B族元素の原料ガスを含まないようにしてもよい。このような前処理用ガスとして、成膜工程で導入する雰囲気ガスから、3B族元素を含む原料ガスを除いたガスを用いることができる。この結果、清浄化処理時のガス供給条件を試行錯誤的に探索する必要がなく、効率よく清浄化工程の条件を設定することができる。
3B族元素は、Al(アルミニウム)、Ga(ガリウム)、In(インジウム)などであり、これらの窒化物の半導体をベースとする半導体装置を、従来よりも平坦性に優れた積層構造の半導体装置を歩留りよく製造することが可能になる。
本発明の窒化物系半導体装置は、窒素と化合物を形成する3B族元素と窒素とを含む化合物から形成される半導体基板と、その半導体基板の上に形成された3B族元素と窒素とを含むエピタキシャル半導体膜とを備える。そして、半導体基板の表面粗さが、10μm×10μmの範囲における平均自乗平方根粗さ(RMS:Root Mean Square)で、15nm以下であり、エピタキシャル半導体膜の表面部が、100μm〜150μmのピッチで生成した高さ50nm〜150nmの凹凸を有しない。
上記平均自乗平方根粗さを15nm以下とすることにより、この窒化物系半導体基板の表面に形成されるエピタキシャル膜の平坦性を優れたものとすることができる。上記粗さを15nmを超えるようにすると、エピタキシャル膜を厚み約2μm形成したとき、6角丘状のヒロックが生じ、そのエピタキシャル膜だけでなくその上に形成されるエピタキシャル膜も結晶性が劣った膜となり、品質が劣化する。また、基板表面の上記粗さが15nmを超える場合、エピタキシャル膜を厚み0.5μm程度形成したとき、基板表面の凹凸のために連続膜とならない。
なお、上記の粗さは、窒化物半導体基板を前処理した後、その上にエピタキシャル膜を成膜することなく、表面の粗さを原子間力顕微鏡(AFM)により測定した結果に基づいている。
また、上記半導体基板の平均自乗平方根粗さを5nm以下としてもよい。この構成により、より一層平坦性に優れた半導体基板を提供でき、その上に形成されるエピタキシャル膜の平坦性および結晶性を良好にすることができる。
上記のエピタキシャル膜の十点平均粗さ(Rz)を15nm以下としてもよい。
この構成により、このエピタキシャル膜自体の結晶性と平坦性を良好にできるだけでなく、このエピタキシャル膜の上に形成されるエピタキシャル膜の結晶性および平坦性を確保することができる。
この構成により、このエピタキシャル膜自体の結晶性と平坦性を良好にできるだけでなく、このエピタキシャル膜の上に形成されるエピタキシャル膜の結晶性および平坦性を確保することができる。
上記の粗さは、上記エピタキシャル膜の上にさらに薄膜を積層しない場合のエピタキシャル膜の粗さを基にして、設定している。半導体装置に組み上げた後に、上記のエピタキシャル膜の粗さを検出できる方法であれば、どのような方法を用いて、上記エピタキシャルの粗さを測ることができればどのような方法で測定してもよい。
なお、一般的な参考文献によれば、「十点平均粗さ(Rz)は、抜取り部分の平均線から縦倍率の方向に測定した、最も高い山頂から5番目までの山頂、および最も低い谷底から5番目までの谷底の、それぞれの標高(平均線からの距離)の絶対値の平均を求め、この値をμmで表したもの」と記載されている。本説明では、上記標高が微小なものを対象としているので、上記絶対値の平均をnmで表している。上記の参考文献として、たとえば、大西清:JISにもとづく機械設計製図便覧(第10版)(理工学社)17章57頁をあげることができる。
また、上記のエピタキシャル膜の十点平均粗さ(Rz)を7.5nm以下としてもよい。この結果、さらに優れた平坦性と結晶性とを確保して高品質の半導体装置を歩留りよく製造することができる。
半導体基板の平坦性が不良なためにエピタキシャル膜の6角丘状のヒロックが形成される場合、その6角丘状のヒロックは、100μm〜150μmのピッチの、高さ50nm〜150nmの凹凸として観察される。半導体基板のRMSを上記のように15nm以下とすることにより、この6角丘状のヒロックを発生させないようにできる。このため、平坦性に優れ、この上に形成される積層膜の結晶性を向上させることができる。
本発明の窒化物系半導体装置により、平坦性と結晶性に優れたエピタキシャル膜を含む窒化物系半導体装置を得ることができる。
次に図面を用いて本発明の実施の形態について説明する。図1は本発明の実施の形態における半導体装置である発光装置を示す図である。図1において、GaN基板1の裏面にはn型電極を形成するTi/Al層9が設けられている。GaN基板1のおもて面には、ドーパントSiを含むGaN膜からなるn型バッファ層2がエピタキシャル成膜されている。このn型バッファ層2の上にSiを含むエピタキシャル膜Al0.07GaN膜からなるn型クラッド層3が形成されている。
このn型クラッド層3と、p型クラッド層5とによって挟まれて、発光部である活性層4が配置されている。活性層4は、In0.2GaN/GaNの多重量子井戸(Multi−Quantum Well)構造として形成されている。また、活性層4の上のp型クラッド層5は、Mgをドーパントとして含むAl0.07GaN膜として形成されている。これらは、いずれも良好な結晶性を確保するため、エピタキシャル膜として形成されている。
p型クラッド層5の上には、Mgを含むGaN膜からなるp型コンタクト層6が、さらにその上にNi/Auの金属膜からなるp型電極7が設けられている。その上にパッド電極8が形成されている。
p型電極とn型電極との間に電位がかけられ、活性層に電流が注入され、伝導帯と価電子帯との間で電子と正孔との再結合が生じることにより発光が生じる。
上記の発光装置では、GaN基板1の表(おもて)面は、清浄化工程において、成膜工程の際の基板温度よりも低い基板温度に加熱して清浄化処理を行なう。このため、GaN基板1の表面の凹凸は抑制され、平均自乗平方根粗さ(RMS)で15nm以下である。さらに、5nm以下にすることもできる。
上記のように、半導体基板の表面の凹凸を抑制し、その上にエピタキシャル膜を形成することにより、そのエピタキシャル膜の結晶性を優れたものにすることができる。その結果、発光効率の向上や発光する光の幅を狭くできるなど発光特性の品質を高めることができる。
また、GaN基板上のn型バッファ層2の平坦性を高め、発光装置の製造を容易化することにより、歩留りを向上させることができる。n型バッファ層の表面部は、100μm〜150μmのピッチの凹凸を有しておらず、すなわち6角丘状ヒロックを発生させないようにするのがよい。これは、上述のように、半導体基板のRMSを15nm以下にすることにより実現できる。また、エピタキシャル膜表面の十点平均粗さRzを15nm以下とすることができる。さらに、上記Rzを7.5nm以下とできる。これらの粗さの抑制は、結晶性の向上、平坦性の向上を通じて、半導体装置の品質向上および製造歩留り向上に資することは言うまでもない。
図2は、上記のような半導体装置を製造する方法を説明する図である。まず、クリーニング工程では、基板加熱温度T1とし、その温度T1は、次の成膜工程における基板加熱温度T2より低い。窒素の原料ガスの流量をN1とし、Ga原料ガス、たとえばTMGの流量をG1とする。G1はゼロでもよい。他に水素ガスや他の原料ガスを含んでもよい。
成膜工程では、基板加熱温度T2とし、窒素原料ガスの流量N2として、Ga原料ガスの流量G2とする。本発明では、基板加熱温度T2>T1であり、Ga原料ガスの流量G2>G1≧0の条件が課される。また、原料ガス(雰囲気)は、クリーニング工程でのGa原料ガスの流量を、成膜工程でのそれより小さくするだけで、他の原料ガスの追加や削減などは行なわない。
従来、サファイアなど異種基板を用いたヘテロエピタキシャル膜の形成の場合には、水素雰囲気の前処理により、サファイア基板の表面の汚染を除去することが、その後のヘテロエピタキシャル膜の核形成に有利に作用した。しかし、GaN基板上にホモエピタキシャル膜を形成する場合には、水素による前処理は基板表面からNの脱離を促進し、表面を荒らすことになる。その理由をより詳しく説明すると次のとおりである。
基板上にホモエピタキシャル膜を成膜する際、つぎの3つの事象が競合する。すなわち、(g1)Ga、Nの脱離、(g2)Ga原料ガスからのGaの供給、(g3)N原料ガスからのNの供給の3つの事象である。ホモエピタキシャル膜の成膜時には、上記の事象の進行速度が適当な関係にあり、ホモエピタキシャル膜が形成されてゆく。このときの原料ガス供給条件を成膜原料ガス供給条件と呼ぶ。
クリーニング処理(前処理)時にも、雰囲気を形成するためにガスを供給するが、これを前処理ガス供給条件と呼ぶ。前処理ガス供給条件は、上記の成膜原料ガス供給条件からGa原料ガス(III族原料ガス)を除いた条件とするのが一般的である。この前処理ガス供給条件下で、GaN基板の温度を成膜時の基板温度と同じか、それを超える温度とすると、Gaの供給がないので、Nの脱離で生じたGa原子、またはGaドロップレットに対してN原料ガスのNH3が過剰に存在することになる。このため、Gaがステップやスクラッチ部に移動する前に新たなGaNが形成されてしまう。この結果、前処理後に、GaN基板表面に細かな凹凸が生じる。このような凹凸のあるGaN基板にエピタキシャル膜を成膜すると、3次元成長し、たとえば厚み0.5μm程度の上記GaN膜の成膜段階では連続膜が形成されない。
また、GaN基板は異種基板上にELO(Epitaxial Lateral Growth)技術を利用して製造されることが多いので、わずかに互いの結晶方位がずれた部分が合体してできている。このようなGaN基板上にエピタキシャル膜が3次元成長した場合、下地の結晶方位を受け継いだエピタキシャル膜がある段階で合体するため、6角丘状のヒロックが発生しやすくなる。したがって、完成された半導体装置における各エピタキシャル膜の結晶性が劣化し、品質が低下するだけでなく、製造時の歩留りを低下させる。
前処理温度を成膜温度よりも低くすることにより、成膜原料ガスからGa原料ガスが除かれた前処理ガスを用いても、GaN基板表面におけるエピタキシャル膜構成原子の堆積および脱離のアンバランスが解消される。この結果、エピタキシャル膜成長に適した平坦で結晶性のよい基板表面を得ることができる。基板温度の最適化は、前処理ガス供給条件の最適化に比べて、パラメータが1つなので容易である。また、窒化物系半導体の成膜温度は、元来高いので、前処理温度を成膜温度より低くしても、クリーニング効果が損なわれることはない。
上記の前処理ガス供給条件では、GaなどIII族元素原料ガスを除いて、他の原料ガスの供給におけるガス流量を、成膜時のガス流量と同じにするのがよい。前処理温度は成膜温度よりも低いので、上記の不均衡が生じることがない。このため、上記のように、成膜ガス供給条件からGa原料ガスを除くだけで、膨大な数の条件を振って前処理ガス供給条件の最適化を行なう必要がない。
GaN基板を用い、このGaN基板にクリーニング処理(前処理)を施した後、ホモエピタキシャル膜を成膜した。前処理条件および成膜条件は下記のとおりである。
(前処理条件):
窒素: 20slm
水素: 15slm
アンモニア: 5slm
(基板温度):1025℃(本発明例)、1150℃(比較例)
(処理時間):10分間
(成膜条件):
窒素: 20slm
水素: 15slm
アンモニア: 5slm
TMG: 19sccm、
(基板温度):1150℃
GaN基板として、SiO2をマスクにしてGaAs基板に厚膜成長させた後、GaAs基板を除去することにより作製されたものを用いた(国際公開番号WO99/23693号公報参照)。前処理は、原料ガス2を除き、原料ガス1および原料ガス2のみを上記成膜条件と同じ条件で流した。原子間力顕微鏡(AFM:Atomic Force Microscopy)を用いて、前処理を行なった後の平均自乗平方根粗さ(RMS)を評価した。
(前処理条件):
窒素: 20slm
水素: 15slm
アンモニア: 5slm
(基板温度):1025℃(本発明例)、1150℃(比較例)
(処理時間):10分間
(成膜条件):
窒素: 20slm
水素: 15slm
アンモニア: 5slm
TMG: 19sccm、
(基板温度):1150℃
GaN基板として、SiO2をマスクにしてGaAs基板に厚膜成長させた後、GaAs基板を除去することにより作製されたものを用いた(国際公開番号WO99/23693号公報参照)。前処理は、原料ガス2を除き、原料ガス1および原料ガス2のみを上記成膜条件と同じ条件で流した。原子間力顕微鏡(AFM:Atomic Force Microscopy)を用いて、前処理を行なった後の平均自乗平方根粗さ(RMS)を評価した。
図3は、原子間力顕微鏡(AFM:Atomic Force Microscopy)を用いて、GaN基板の表面における10μm×10μmの平均自乗平方根粗さを示す図である。図3(a)は、前処理なしのGaN基板(素基板:比較例)、図3(b)は、基板温度1025℃で前処理を行なったGaN基板(本発明例)、また、図3(c)は従来と同じ、成膜温度と同じ基板温度で前処理を行なったGaN基板(比較例)の結果を示す図である。また、表1に、上記試料について、2μm×2μm、および10μm×10μmの範囲についてのRMSを示す。
図3および表1によれば、成膜温度である1150℃と同じ基板温度で前処理した試料は、RMSが20nm以上となり、前処理を行なわない素基板に比べて大幅に表面粗さが大きくなり劣化する。図3(c)のz軸の1目盛の大きさは、図3(a),図3(b)の10倍なので、上記のような大きな相違がやや分りにくいものの、相違は歴然としている。
一方、成膜温度よりも低い基板温度で前処理した試料(本発明例)では、2μm×2μmのRMSは0.6nmとなり、素基板の1.3nmよりも格段に優れている。10μm×10μmのRMSは1.5nmと、素基板の2.0nmよりも優れ、比較例のRMS23.6nmよりも1オーダー小さい値となっている。
上記のように、成膜温度1150℃より低い基板温度で前処理を行なうことにより、GaN基板の平坦性を損なうことなくクリーニングが行なわれる。上記のように、基板温度1025℃で前処理したGaN基板にエピタキシャル膜を形成すると、RMSが0.5nm以下の原子ステップ状表面を得ることができる。
図4は、微分干渉顕微鏡を用いて、本発明例の試料表面を段階を追って観察した結果を示す図である。図4(a)は、上記図3(b)に対応する前処理後のGaN基板を微分干渉顕微鏡で観察した写真であり、図4(b)は、上記成膜条件によりその上にGaN膜を厚み0.5μmエピタキシャル成長させた時点の写真であり、図4(c)はGaN膜を厚み2μmエピタキシャル成長させた後の写真である。また、図5は、同様に微分干渉顕微鏡を用いて、図3(c)に対応する比較例の試料表面を段階を追って観察した結果を示す図である。図5(a)は、上記図3(c)に対応する前処理後のGaN基板を微分干渉顕微鏡で観察した写真であり、図5(b)は、上記成膜条件によりその上にGaN膜を厚み0.5μmエピタキシャル成長させた時点の写真であり、図5(c)はGaN膜を厚み2μmエピタキシャル成長させた後の写真である。
図4と図5とを比較して分るように、微分干渉顕微鏡によっても、前処理後のGaN基板表面の粗さの相違は明確に認められ、本発明例の図4(a)に示す表面のほうが、比較例の図5(a)に示す表面より、粗さが小さい。
また、前処理後のGaN基板上にGaN膜を0.5μm成膜した時点で比較すると、本発明例の図4(b)では連続したGaN膜が形成されているが、比較例の図5(b)では、連続した膜が形成されず、3次元成長したGaN膜となっている。
さらに、前処理後のGaN基板上にGaN膜を2.0μm成膜した時点で比較すると、本発明例の図4(c)では平坦なGaN膜が形成されているが、比較例の図5(c)では、上記3次元成長した不連続膜が合体してできた6角丘状ヒロックが発生していることが分る。すなわち、比較例では、平坦性も結晶性も劣るGaN膜が形成される。
図6および図7は、図4(c)および図5(c)に対応する厚み2μmで成膜したGaN膜の表面の凹凸を、触針式表面形状測定器を用いて測定した結果を示す図である。比較例の図7の凹凸プロファイルには、100μm〜150μmピッチで、高さが50nm〜150nmの凹凸が認められる。これは、微分干渉顕微鏡写真の図5(c)に認められた6角丘状ヒロックの凹凸に相当する。本発明例の図6には、前処理を1025℃で行なった後に成膜処理を行なったために、大きな凹凸は認められない。
(発明の実施の形態および実施例についての付言)
1. 実施の形態および実施例では、GaN基板とその上に形成されるGaN膜の例についてのみ説明したが、本発明の範囲は、最も広くは、GaN系半導体素子に限定されない。他の窒化物系半導体装置であってもよい。
2. 本発明の半導体装置中の半導体基板などの凹凸の範囲は、実施の形態における説明も含めて、その上に他の薄膜が形成された場合でもその凹凸は大きな変化を受けないことを前提にして、その上に薄膜が形成される前の凹凸を基にしている。しかし、半導体装置に作製された後、実際の上記表面の凹凸の範囲は、測定方法、とくにエッチングにより上記表面の凹凸を露出させる場合、エッチング方法に大きく依存する。また、上記凹凸の測定装置の精度にも依存する。本発明の半導体装置における各部分の表面の凹凸の範囲の決定にあたっては、最良の測定方法および最良の測定装置によって特定されるべきである。
1. 実施の形態および実施例では、GaN基板とその上に形成されるGaN膜の例についてのみ説明したが、本発明の範囲は、最も広くは、GaN系半導体素子に限定されない。他の窒化物系半導体装置であってもよい。
2. 本発明の半導体装置中の半導体基板などの凹凸の範囲は、実施の形態における説明も含めて、その上に他の薄膜が形成された場合でもその凹凸は大きな変化を受けないことを前提にして、その上に薄膜が形成される前の凹凸を基にしている。しかし、半導体装置に作製された後、実際の上記表面の凹凸の範囲は、測定方法、とくにエッチングにより上記表面の凹凸を露出させる場合、エッチング方法に大きく依存する。また、上記凹凸の測定装置の精度にも依存する。本発明の半導体装置における各部分の表面の凹凸の範囲の決定にあたっては、最良の測定方法および最良の測定装置によって特定されるべきである。
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
本発明の窒化物系半導体装置は、平坦性に優れ、高歩留りで製造できることが求められる窒化物系半導体装置に、特に有利に適用され得る。
1 GaN基板、2 n型バッファ層(Siを含むGaN膜)、3 n型クラッド層(Siを含むAl0.07GaN膜)、4 活性層(In0.2GaN/GaN MQW)、5 p型クラッド層(Mgを含むAl0.07GaN膜)、6 p型コンタクト層(Mgを含むGaN膜)、7 p型電極(Ni/Au膜)、8 パッド電極(Au膜)、9 n型電極(Ti/Al膜)。
Claims (4)
- 窒素と化合物を形成する3B族元素と窒素とを含む化合物から形成される半導体基板と、
前記半導体基板の上に形成された前記3B族元素と窒素とを含むエピタキシャル半導体膜とを備え、
前記半導体基板の表面粗さが、10μm×10μmの範囲における平均自乗平方根粗さ(RMS:Root Mean Square)で、15nm以下であり、
前記エピタキシャル半導体膜の表面部が、100μm〜150μmのピッチで生成した高さ50nm〜150nmの凹凸を有しない、半導体装置。 - 前記半導体基板の平均自乗平方根粗さが5nm以下である、請求項1に記載の半導体装置。
- 前記エピタキシャル膜の十点平均粗さ(Rz)が15nm以下である、請求項1または2に記載の半導体装置。
- 前記Rzが7.5nm以下である、請求項3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168832A JP2008252124A (ja) | 2008-06-27 | 2008-06-27 | 窒化物系半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168832A JP2008252124A (ja) | 2008-06-27 | 2008-06-27 | 窒化物系半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007251854A Division JP4261600B2 (ja) | 2007-09-27 | 2007-09-27 | 窒化物系半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008252124A true JP2008252124A (ja) | 2008-10-16 |
Family
ID=39976626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008168832A Pending JP2008252124A (ja) | 2008-06-27 | 2008-06-27 | 窒化物系半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008252124A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11354846A (ja) * | 1996-01-19 | 1999-12-24 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法 |
JP2002289579A (ja) * | 2001-03-23 | 2002-10-04 | Mitsubishi Cable Ind Ltd | 結晶成長用基板、その製造方法、およびGaN系結晶の製造方法 |
JP2002305323A (ja) * | 2000-07-03 | 2002-10-18 | Nichia Chem Ind Ltd | n型窒化物半導体積層体およびそれを用いる半導体素子 |
JP2002359198A (ja) * | 2001-05-30 | 2002-12-13 | Sumitomo Electric Ind Ltd | 化合物半導体の製造方法 |
JP2003007616A (ja) * | 2001-03-23 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 半導体膜の製造方法 |
JP2003031509A (ja) * | 2001-07-18 | 2003-01-31 | Sumitomo Electric Ind Ltd | 化合物半導体の製造方法 |
JP2004502298A (ja) * | 2000-06-28 | 2004-01-22 | アドバンスド.テクノロジー.マテリアルス.インコーポレイテッド | オプトエレクトロニクスデバイスおよびエレクトロニクスデバイス用窒化アルミニウム、インジウム、ガリウム((Al,In,Ga)N)自立基板のエピタキシー品質(表面凹凸および欠陥密度)の改良を実現する方法 |
-
2008
- 2008-06-27 JP JP2008168832A patent/JP2008252124A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11354846A (ja) * | 1996-01-19 | 1999-12-24 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法 |
JP2004502298A (ja) * | 2000-06-28 | 2004-01-22 | アドバンスド.テクノロジー.マテリアルス.インコーポレイテッド | オプトエレクトロニクスデバイスおよびエレクトロニクスデバイス用窒化アルミニウム、インジウム、ガリウム((Al,In,Ga)N)自立基板のエピタキシー品質(表面凹凸および欠陥密度)の改良を実現する方法 |
JP2002305323A (ja) * | 2000-07-03 | 2002-10-18 | Nichia Chem Ind Ltd | n型窒化物半導体積層体およびそれを用いる半導体素子 |
JP2002289579A (ja) * | 2001-03-23 | 2002-10-04 | Mitsubishi Cable Ind Ltd | 結晶成長用基板、その製造方法、およびGaN系結晶の製造方法 |
JP2003007616A (ja) * | 2001-03-23 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 半導体膜の製造方法 |
JP2002359198A (ja) * | 2001-05-30 | 2002-12-13 | Sumitomo Electric Ind Ltd | 化合物半導体の製造方法 |
JP2003031509A (ja) * | 2001-07-18 | 2003-01-31 | Sumitomo Electric Ind Ltd | 化合物半導体の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5283502B2 (ja) | 極性が制御されたiii族窒化物薄膜及びその製法 | |
US7781314B2 (en) | Nitride semiconductor device manufacturing method | |
JP2015216378A (ja) | 窒化物半導体素子ならびにその製法 | |
GB2440484A (en) | Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing substrate | |
JP2009527913A5 (ja) | ||
JP2009099932A (ja) | 半導体基板上において3族窒化物半導体層を形成する方法 | |
US10283356B2 (en) | Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer | |
US20160168752A1 (en) | Method for pretreatment of base substrate and method for manufacturing layered body using pretreated base substrate | |
JP5931737B2 (ja) | 光学素子の製造方法 | |
JP4261600B2 (ja) | 窒化物系半導体装置 | |
CN109119327A (zh) | 在纳米图形化蓝宝石衬底上外延生长氮化铝的方法 | |
WO2017164036A1 (ja) | Iii族窒化物積層体の製造方法 | |
JP5225928B2 (ja) | Iii族窒化物半導体の製造方法 | |
KR20070083146A (ko) | 질화물 반도체 발광소자 및 그 제조 방법 | |
JP2007106667A (ja) | 反りが減少したサファイア/窒化ガリウム積層体 | |
JP2008252124A (ja) | 窒化物系半導体装置 | |
JP2000106348A (ja) | 化合物半導体層含有基板およびその製造方法ならびにこれを用いた半導体装置 | |
JP2016533643A (ja) | 半導体ウェハおよび半導体ウェハを製造するための方法 | |
TWI457985B (zh) | Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120131 |