JP2003007616A - 半導体膜の製造方法 - Google Patents

半導体膜の製造方法

Info

Publication number
JP2003007616A
JP2003007616A JP2002063281A JP2002063281A JP2003007616A JP 2003007616 A JP2003007616 A JP 2003007616A JP 2002063281 A JP2002063281 A JP 2002063281A JP 2002063281 A JP2002063281 A JP 2002063281A JP 2003007616 A JP2003007616 A JP 2003007616A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
substrate
gan
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002063281A
Other languages
English (en)
Inventor
Masahiro Ogawa
雅弘 小川
Daisuke Ueda
大助 上田
Masahiro Ishida
昌宏 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002063281A priority Critical patent/JP2003007616A/ja
Publication of JP2003007616A publication Critical patent/JP2003007616A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 窒化物半導体膜を基板と同程度に広く確保し
つつ、割れや反りの発生を抑制しうる半導体膜の製造方
法を提供することにある。 【解決手段】 サファイア基板11の上に、第1の半導
体膜であるGaN膜12をエピタキシャル成長させる。
レーザ光をサファイア基板11の裏面からGaN膜12
に照射して、サファイア基板11とGaN膜12との間
に熱分解層14を介在させる。サファイア基板11の上
にGaN膜12を載せたまま、第2の半導体膜であるG
aN膜15をエピタキシャル成長させた後、基板温度を
室温まで下げる。その後、サファイア基板11をGaN
膜12及びGaN膜15から分離除去すると、サファイ
ア基板11とほぼ同じ面積を有するGaN基板16が得
られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体レーザや電
界効果トランジスタなどの半導体装置の作製に用いられ
る半導体膜又は半導体基板の製造方法に関するものであ
る。
【0002】
【従来の技術】従来より、Ga,Al,B,As,I
n,P及びSbのうちの少なくとも1つの元素とNとを
組成に含む化合物半導体(以下、「窒化物半導体」とい
う)は、そのバンドギャップが1.9〜6.2eVと広
範囲であり、紫外から可視域におよぶ広範なバンドギャ
ップエネルギーを有することから、発光・受光デバイス
用半導体材料として有望であることが知られている。こ
の窒化物半導体の代表例としては、一般式がBxAly
zIn1-x-y-zN(0≦x≦1,0≦y≦1,0≦z≦
1,0≦x+y+z≦1)で表される化合物半導体があ
る。そして、窒化物半導体デバイスは、主としてサファ
イアを成長用基板として形成され、現在、サファイア基
板上に設けられたGaN膜及びその上の窒化物半導体膜
を利用した発光ダイオードが市販されるに至っている。
【0003】ところが、サファイア基板とGaNの格子
不整合率は約16%と大きく、サファイア基板上に成長
したGaN膜の欠陥密度は109 〜1010cm-2にも達
している。このような高い欠陥密度は、とりわけサファ
イア基板上に形成された青色半導体レーザの寿命を短く
する原因となっていた。
【0004】ここで、GaN膜の作製に用いることがで
きる最も理想的な基板は、やはりGaN基板である。し
かし、GaNは窒素の平衡蒸気圧がGaに比べて極端に
高いために、従来の引き上げ法などを利用してバルク結
晶を成長させることが困難である。そのため、窒化物半
導体とは異なる材料からなる基板すなわち異種材料から
なる基板(例えばサファイア基板、SiC基板、Si基
板、GaAs基板等があり、以下、「異種基板」とい
う)上に厚いGaN膜を成長させた後、異種基板を除去
することにより、窒化物半導体基板を作製する方法が提
案されている。
【0005】例えば、文献1(特開平10−25666
2号公報)に記載されているように、サファイア基板に
厚膜のGaN膜を高温で成長させた後、サファイア基板
を研磨により除去することにより、窒化物半導体基板を
作製する方法が提案されている。
【0006】文献2(Michael K.Kelly et al.,Japanes
e Journal of Applied Physics,Vol.38,p.L217,1999)
に記載されているように、サファイア基板に厚膜のGa
N膜を高温で成長させた後、レーザを照射してGaN膜
とサファイア基板とを分離することにより、窒化物半導
体基板を作製する方法が提案されている。
【0007】文献3(特開平2000−12900号公
報)に記載されているように、GaAs基板上に窓を有
するマスクを形成しておいて、マスクの窓内から低温で
GaNバッファ層を形成した後、HVPE法により、G
aNバッファ層の上に厚膜のGaNエピタキシャル層を
高温で成長し、その後、GaAs基板を除去することに
より、窒化物半導体基板を作製する方法が提案されてい
る。
【0008】
【発明が解決しようとする課題】しかしながら、上記各
従来の半導体膜の製造方法では、以下のような共通の不
具合があった。
【0009】GaN結晶の成長には1000℃以上の高
温を必要とするため、高温でGaNをエピタキシャル成
長させた後に冷却すると、成長させたGaN膜と異種基
板との熱膨張係数の違いによる影響を受ける。すなわ
ち、熱膨張係数の違いにより、GaN膜に熱応力が印加
されると、GaN膜にクラックや欠陥が生じたり、Ga
N膜全体に反りが発生するおそれがあった。特に、Ga
N膜の厚さが数100μm程度になると、GaN膜にか
かる熱応力が著しくなり、反りや割れがさらに発生しや
すくなるため、GaN膜の面積を異種基板と同程度の面
積を保つように冷却することは困難であった。
【0010】本発明の目的は、窒化物半導体膜を基板と
同程度に広く確保しつつ、割れや反りの発生を抑制しう
る半導体膜の製造方法を提供することにある。
【0011】
【課題を解決するための手段】本発明の半導体膜の製造
方法は、光透過性の基板上に第1の半導体膜を形成する
工程(a)と、上記基板と上記第1の半導体膜との間に
光を照射して、上記第1の半導体膜と上記基板との界面
の少なくとも一部において両者間の接合を分離させる工
程(b)と、上記基板上に上記第1の半導体膜を載せた
状態で、上記第1の半導体膜上に第2の半導体膜を成長
させる工程(c)とを含み、少なくとも上記第1及び第
2の半導体膜を半導体基板として用いる方法である。
【0012】この方法により、工程(b)において第1
の半導体膜と基板との間に熱分解層が形成され、工程
(c)において第1の半導体膜上に第2の半導体膜を形
成した後、基板を冷却する際に、熱分解層が応力を吸収
するので、第2の半導体膜にかかる応力を極力低減させ
ることができる。
【0013】上記工程(b)では、上記第1の半導体膜
のうち上記基板に隣接する領域の少なくとも一部を熱分
解層にすることができる。その場合、上記工程(b)で
は、上記第1の半導体膜と上記基板との界面のほぼ全域
において両者間の接合を分離させてもよいし、上記第1
の半導体膜と上記基板との界面の一部のみにおいて両者
間の接合を分離させてもよい。
【0014】上記工程(a)の前に、上記基板の上に、
開口部を有する第1マスクを形成する工程をさらに含
み、上記工程(a)では、上記基板のうち上記第1マス
クの開口部において露出している部分から上記第1の半
導体膜を成長させることにより、マスクの上方に転位な
どの欠陥の少ない領域を有する第1の半導体膜が得られ
る。
【0015】上記第1マスクは、上記基板の側面を覆っ
ていることにより、基板と第1,第2の半導体膜とを分
離させて、フリースタンディングのウエハを得るのが容
易となる。
【0016】上記第1マスクは、光透過性を有してお
り、上記工程(b)では、上記第1の半導体膜と上記第
1マスクとの界面の少なくとも一部において、上記第1
の半導体膜と上記第1マスクとの接合を分離させること
が好ましい。
【0017】上記工程(a)の後で上記工程(b)の前
に、上記第1の半導体膜の上に、少なくとも上記第1マ
スクの開口部の上方を覆い、上記第1マスクの上方に開
口部を有する第2マスクを形成する工程をさらに含み、
上記工程(c)では、上記第1半導体膜のうち上記第2
マスクの開口部に位置する部分から上記第2の半導体膜
を成長させることにより、全体的に欠陥の少ない第2の
半導体膜が得られる。
【0018】上記第1マスクは、酸化膜,窒化膜,酸窒
化膜及びリフラクトリ金属膜のうちから選ばれるいずれ
か1つの膜によって構成されていることが好ましい。
【0019】上記工程(a)の後で上記工程(b)の前
に、上記第1の半導体膜の上に、開口部を有し,上記第
2の半導体膜の結晶成長を阻害する機能を有する第3マ
スクを形成する工程をさらに含み、上記工程(c)で
は、上記第1の半導体膜のうち上記第3マスクの開口部
において露出している部分から上記第2の半導体膜を成
長させることにより、第3マスクの上方に欠陥の少ない
領域を有する第2の半導体膜が得られる。
【0020】上記工程(a)の後で上記工程(b)の前
に、上記第1の半導体膜の上に、開口部を有する第4マ
スクを形成する工程と、上記工程(b)の後で上記工程
(c)の前に、上記第4マスクを用いて、上記第1の半
導体膜をエッチングして、上記第1の半導体膜のうち上
記第4マスクの開口部に位置する領域を除去する工程と
をさらに含み、上記工程(c)では、上記第1の半導体
膜のうち上記第1の半導体膜の開口部において露出して
いる部分から上記第2の半導体膜を成長させることによ
り、全体として欠陥密度の低い第2の半導体膜が得られ
る。
【0021】上記工程(a)では、上記第1の半導体膜
として窒素を含む化合物半導体膜を形成することができ
る。
【0022】上記工程(a)では、上記第1の半導体膜
として、Ga,Al,B,As,In,P及びSbのう
ちの少なくとも1つの元素とNとを組成に含む化合物半
導体膜を形成することができる。
【0023】上記工程(c)では、上記第2の半導体膜
として窒素を含む化合物半導体膜を形成することができ
る。
【0024】上記工程(c)では、上記第2の半導体膜
として、Ga,Al,B,As,In,P及びSbのう
ちの少なくとも1つの元素とNとを組成に含む化合物半
導体膜を形成することができる。
【0025】上記工程(a)では、上記第1の半導体膜
の厚さを200μm以下とすることが好ましい。
【0026】上記工程(b)では、上記光の照射エネル
ギーの値を0.1J/cm2 以上20J/cm2 以下の
範囲とすることが好ましい。
【0027】上記工程(c)の後に、上記基板を除去す
る工程(d)をさらに含むことにより、フリースタンデ
ィングのウエハとして機能する第2の半導体膜が得られ
る。
【0028】
【発明の実施の形態】(第1の実施形態)図1(a)〜
(e)は、本発明の第1の実施形態における半導体膜の
製造方法を示す部分断面図(基板のこの断面における両
側面の図示は省略されている)である。
【0029】図1(a)に示す工程で、まず、主面がC
面すなわち(0001)面である直径2インチ(約5
0.8mm),厚さ300μmのサファイア基板11を
準備する。そして、サファイア基板11を、HVPE装
置にセットし、サファイア基板11を加熱した状態で、
反応炉の上流側から、Ga金属とHClガスとによって
生成されたGaClガスと、アンモニアガス(NH3
とを原料ガスとして供給し、窒素ガス(N2 )をキャリ
アガスとして供給する。このハイドライド気相成長法
(HVPE法)により、まず、サファイア基板11を5
00℃に加熱した状態で、サファイア基板11の主面上
に、厚さ30nmのGaNバッファ層(図示せず)をエ
ピタキシャル成長させる。次いで、サファイア基板11
の温度を1000℃にして、第1の半導体膜である厚さ
50μmのGaN膜12をエピタキシャル成長させる。
なお、GaNバッファ層の厚さはGaN膜12に比べる
とほとんど無視しうるので、以下の説明においては、単
に、「GaN膜12」というときは、GaNバッファ層
が含まれているものとする。また、サファイア基板11
上にGaN膜12等を形成したものを、単に「エピタキ
シャル基板」という。
【0030】その後、HVPE装置内でサファイア基板
11及びGaN膜12を室温まで冷却する。
【0031】このとき、GaN膜12の厚さは約50μ
mであり、いわゆる厚膜ではないことから、サファイア
基板11とGaN膜12との間の熱膨張係数差に起因す
るエピタキシャル基板全体の反りは多少あるものの小さ
い。また、エピタキシャル基板全体として、割れや欠け
はほとんどない。
【0032】なお、GaN膜12の厚さを厚くすると反
りが顕著になるので、2インチのサファイア基板を用い
る場合には、GaN膜12の厚さが200μm以下であ
ることが好ましく、100μm以下であることがより好
ましい。ただし、GaN膜12の厚さの好ましい範囲の
上限は、使用するサファイア基板11の厚さにも依存す
る。また、GaN膜12における反りや割れの抑制とい
う観点からは、GaN膜12の厚さに下限はなく、Ga
N膜12及びGaNバッファ層の合計厚さが10μm程
度であっても、後述する処理が可能である限り、本発明
の効果を発揮することができる。
【0033】次に、図1(b)に示す工程で、エピタキ
シャル基板をHVPE装置から取り出して、レーザ光を
サファイア基板11の裏面からGaN膜12(GaNバ
ッファ層を含む)に照射して、サファイア基板11とG
aN膜12との分離を行なう。このとき使用したレーザ
は、Nd/YAGレーザの3次高調波(355nm)
で、照射エネルギー0.3J/cm2 、パルス幅5n
s、レーザ光の照射時のビーム径は100μmである。
サファイアの吸収端波長はレーザ光の波長よりも短く、
GaNの吸収端波長(約360〜370nm)はレーザ
光の波長よりも長い。したがって、レーザ光はサファイ
ア基板11を通過し、GaNはレーザ光を吸収し発熱す
る。レーザ光のエネルギー密度が十分大きくすれば、こ
の発熱によってGaN膜12(GaNバッファ層を含
む)のうちサファイア基板11に接する部分,つまり裏
面部が界面近傍で分解され、サファイア基板11とGa
N膜12との間に、GaNの分解によって生じた熱分解
層14が形成される。本実施形態においては、レーザ光
のエネルギー密度が概ね0.4J/cm2 以上のときに
このような現象を確認することができた。
【0034】そして、図1(c)に示す工程で、レーザ
光のビームをサファイア基板11の全面にわたって走査
すると、サファイア基板11とGaN膜12との間に、
全面に亘って、GaNの分解によって生じた熱分解層1
4が介在することになる。この熱分解層14は、一般的
には、Nが蒸発することにより形成されるGaの液滴す
なわちGaのドロップレットと、固体微粒子とが混在し
た相である。
【0035】そして、熱分解層14の表面張力を利用す
れば、サファイア基板11とGaN膜12とを、互いに
付着しておくことが可能である。熱分解層14により、
サファイア基板11とGaN膜12とを互いに付着して
おくための好ましいGaのドロップレットの量を決める
のはレーザの照射エネルギーであり、そのエネルギーの
値は0.1J/cm2 〜20J/cm2 の範囲である。
【0036】次に、図1(d)に示す工程で、サファイ
ア基板11の上にGaN膜12を載せたまま、エピタキ
シャル基板を再びHVPE装置内に導入する。そして、
エピタキシャル基板を700℃にしてサーマルクリーニ
ングを行なった後、エピタキシャル基板の温度を100
0℃まで上げ、GaN膜12の上に第2の半導体膜であ
る厚さ500μmのGaN膜15をエピタキシャル成長
させる。
【0037】その後、図1(e)に示す工程で、基板温
度を室温まで下げる。このとき、熱分解層14によって
サファイア基板11とGaN膜12,15とが付着した
状態であっても、熱分解層14は液滴を含む流動体によ
って構成されているので、GaN膜12,15には、サ
ファイア基板11とGaN膜12,15との熱膨張率差
による熱応力はほとんど印加されない。その後、サファ
イア基板11をGaN膜12及びGaN膜15から分離
除去する。その結果、GaN膜12,15及び熱分解層
14により、サファイア基板11とほぼ同じ面積を有す
るGaN基板16が構成される。
【0038】本実施形態の半導体膜の製造方法によれ
ば、サファイア基板11の上に形成された薄い第1の半
導体膜であるGaN膜12(本実施形態においては、G
aNバッファ層を含む)にレーザ光をサファイア基板1
1の裏面から照射して、サファイア基板11とGaN膜
12とを分離させてから、厚膜のGaN膜15をエピタ
キシャル成長させている。したがって、その後、エピタ
キシャル基板を冷却する時には、GaN膜12,15が
熱分解層14によってサファイア基板11とは分離して
いるので、GaN膜15を厚く成長しても熱膨張係数差
による熱応力がほとんど生じない。よって、広い面積を
有しつつ、割れや反りのほとんどない,いわゆるフリー
スタンディングの窒化物半導体ウエハ(窒化物半導体以
外の材料は含まれない,窒化物半導体のみから構成され
るウエハ)となるGaN基板16を得ることができる。
【0039】なお、GaN基板16の裏面,つまりGa
N膜12側の表面にはレーザ照射時の熱分解により不規
則な凹凸が生じているので、研磨により平坦化を行なっ
てもよい。
【0040】(第2の実施形態)図2(a)〜(e)
は、本発明の第2の実施形態における半導体膜の製造方
法を示す部分断面図(基板の両側面の図示は省略されて
いる)である。
【0041】図2(a)に示す工程で、第1の実施形態
における図1(a)に示す工程と同じ処理を行なう。す
なわち、HVPE法により、サファイア基板11の上
に、GaNバッファ層(図示せず)及びGaN膜12を
エピタキシャル成長させる。このときの条件は、第1の
実施形態で述べた通りである。
【0042】本実施形態においても、単に、「GaN膜
12」というときは、GaNバッファ層が含まれている
ものとする。また、サファイア基板11上にGaN膜1
2等を形成したものを、単に「エピタキシャル基板」と
いう。
【0043】その後、HVPE装置内でサファイア基板
11及びGaN膜12を室温まで冷却する。
【0044】このとき、本実施形態においては、GaN
膜12の厚さは約10μmであり、いわゆる厚膜ではな
いことから、サファイア基板11とGaN膜12との間
の熱膨張係数差に起因するエピタキシャル基板全体の反
りは多少あるものの小さい。また、エピタキシャル基板
全体として、割れや欠けはほとんどない。
【0045】次に、図2(b)に示す工程で、エピタキ
シャル基板をHVPE装置から取り出して、レーザ光を
サファイア基板11の裏面からGaN膜12(GaNバ
ッファ層を含む)に照射して、サファイア基板11とG
aN膜12との分離を行なう。このとき使用したレーザ
は、第1の実施形態と同じである。そして、第1の実施
形態と同様に、GaN膜12の裏面部のうちレーザ光が
照射された部分においてはGaNが分解され、GaN膜
12のうちレーザ光が照射された領域とサファイア基板
11とが互いに分離される。そして、レーザ光が照射さ
れた領域では、サファイア基板11とGaN膜12との
間に、GaNの分解によって生じた熱分解層14が介在
する。本実施形態においても、レーザ光のエネルギー密
度が概ね0.4J/cm2 以上のときにこのような現象
を確認することができた。
【0046】ここで、本実施形態においては、図2
(b)に示すように、レーザ光のビームをサファイア基
板11の< 1 1 -2 0 >方向に線状に走査し、この線状
の走査を< 1 1 -2 0 >方向に直交する方向におけるピ
ッチ間隔を1mmとして繰り返す。なお、< 1 1 -2 0
>という表記中の「−2」とは、結晶構造の表記法とし
て定義されている符号の「2バー」を表すものとする。
すなわち、バーはその数字の前にマイナスの符号を付け
て表すものとする。以下、面方位についても、例えば2
バーを−2と表す表記を用いることにする。
【0047】そして、図2(c)に示す工程で、レーザ
光のビームをサファイア基板11の一端から他端まで走
査すると、サファイア基板11とGaN膜12との間
に、GaNの分解によって生じた熱分解層18が、長さ
方向が< 1 1 -2 0 >方向であるストライプパターンで
介在することになる。この熱分解層18は、一般的に
は、Nが蒸発することにより形成されるGaの液滴すな
わちGaのドロップレットと、固体微粒子とが混在した
相である。
【0048】次に、図2(d)に示す工程で、サファイ
ア基板11の上にGaN膜12を載せたまま、エピタキ
シャル基板を再びHVPE装置内に導入する。そして、
エピタキシャル基板を700℃にしてサーマルクリーニ
ングを行なった後、エピタキシャル基板の温度を100
0℃まで上げ、GaN膜12の上に第2の半導体膜であ
る厚さ500μmのGaN膜15をエピタキシャル成長
させる。
【0049】その後、基板温度を室温まで下げる。この
とき、ストライプ状の熱分解層18が存在することによ
り、サファイア基板11とGaN膜12とが互いに部分
的にしか接合していないので、降温中に生じる熱応力
は、全面的に接合している場合に生じる熱応力と比べて
低減される。
【0050】その後、図2(e)に示す工程で、再びレ
ーザ照射によりGaN膜12のうちサファイア基板11
と接している領域を分解する,あるいはサファイア基板
11を研磨することにより、サファイア基板11をGa
N膜12及びGaN膜15から分離除去する。その結
果、GaN膜12,15及び熱分解層18により、サフ
ァイア基板11とほぼ同じ面積を有するGaN基板19
(フリースタンディングの窒化物半導体ウエハ)が構成
される。
【0051】本実施形態においては、GaN膜15を形
成した後に、エピタキシャル基板を冷却したときにも、
GaN膜12,15における,サファイア基板11とG
aN膜12,15との熱膨張率差による熱応力はごく弱
いので、GaN膜12,15の割れや反りの発生を抑制
することができる。本実施形態においては、特に、Ga
N膜15のエピタキシャル成長時において、GaN膜1
2とサファイア基板11との接合状態をより確実に保持
しつつ、HVPEプロセスや昇温,降温を行なうことが
できるという利点がある。
【0052】特に、冷却後にサファイア基板11をGa
N膜12,15から分離除去すれば、GaN基板19に
おける熱応力はほとんどなくなる。したがって、2イン
チの大きさのフリースタンディングウエハである、Ga
N基板19が得られる。
【0053】なお、GaN基板19の裏面,つまりGa
N膜12側の表面にはレーザ照射時の熱分解により不規
則な凹凸が生じているので、研磨により平坦化を行なっ
てもよい。
【0054】また、サファイア基板11とGaN膜12
との間に、部分的にストライプ状の熱分解層18を形成
したが、部分的に形成される熱分解層18のパターンは
特にストライプ状に限定されるものでなく、ドット状,
碁盤目状であっても本実施形態と同様の効果を発揮する
ことができる。
【0055】また、本実施形態においては、サファイア
基板11をGaN膜12,15から除去したが、サファ
イア基板11を除去せずに、サファイア基板11及びG
aN膜12,15の全体を基板として、レーザ素子など
のデバイスの作製のために使用してもよい。
【0056】(第3の実施形態)図3(a)〜(e)
は、本発明の第3の実施形態における半導体膜の製造方
法を示す部分断面図(基板の両側面の図示は省略されて
いる)である。
【0057】図3(a)に示す工程で、第1の実施形態
における図1(a)に示す工程と同じ処理を行なう。す
なわち、HVPE法により、サファイア基板11の上
に、厚さ30nmのGaNバッファ層(図示せず)と、
厚さ50μmのGaN膜12とをエピタキシャル成長さ
せる。このときの条件は、第1の実施形態で述べた通り
である。
【0058】本実施形態においても、単に、「GaN膜
12」というときは、GaNバッファ層が含まれている
ものとする。また、サファイア基板11上にGaN膜1
2等を形成したものを、単に「エピタキシャル基板」と
いう。
【0059】その後、HVPE装置内でサファイア基板
11及びGaN膜12を室温まで冷却する。
【0060】次に、スパッタ法により、GaN膜12の
上に厚さ100nmのSiO2 膜を形成した後、フォト
リソグラフィーとウエットエッチングとによりSiO2
膜をパターニングして、SiO2 からなるマスク21を
形成する。マスク21は、幅5μm,ピッチ間隔5μm
のストライプパターンを有しており、そのストライプパ
ターンの長さ方向はGaN膜12の< 1 1 -2 0 >方向
である。
【0061】次に、図3(b)に示す工程で、エピタキ
シャル基板をHVPE装置から取り出して、レーザ光を
サファイア基板11の裏面からGaN膜12(GaNバ
ッファ層を含む)に照射して、サファイア基板11とG
aN膜12との分離を行なう。このとき使用したレーザ
及びレーザ光のビーム径は、第1の実施形態と同じであ
る。そして、レーザ光のビームをサファイア基板11の
全面にわたって走査すると、サファイア基板11とGa
N膜12との間に、全面に亘って、GaNの分解によっ
て生じた熱分解層14が介在することになる。この熱分
解層14は、一般的には、Nが蒸発することにより形成
されるGaの液滴すなわちGaのドロップレットと、固
体微粒子とが混在した相である。
【0062】次に、図3(c)に示す工程で、サファイ
ア基板11の上にGaN膜12を載せたまま、エピタキ
シャル基板を再びHVPE装置内に導入する。そして、
エピタキシャル基板を700℃にしてサーマルクリーニ
ングを行なった後、エピタキシャル基板の温度を100
0℃まで上げ、GaN膜12の上に第2の半導体膜であ
る厚さ500μmのGaN膜15をエピタキシャル成長
させる。
【0063】このとき、マスク21はGaN結晶のエピ
タキシャル成長を阻害する材料であるSiO2 によって
構成されているので、GaN膜15はマスク21の上に
は成長せず、GaN膜12のうちマスク21の開口部に
位置する部分の上からエピタキシャル成長を始める。そ
して、GaN膜15がエピタキシャル成長を続けていっ
て、マスク21の上端に達すると、マスク21の上に沿
ってGaN結晶のラテラル成長が始まる。
【0064】そして、図3(d)に示すように、マスク
21の開口部の上方に成長するGaN結晶と、マスク2
1の各開口部の上端からマスク21の上に沿ってラテラ
ル成長するGaN結晶とが合体して、最終的に、マスク
21及びその開口部全体を覆うGaN膜15が形成され
る。
【0065】このとき、GaN膜15のうちマスク21
の開口部の上方に位置する領域においては、GaN膜1
2とサファイア基板11との格子不整合により生じた,
垂直方向に伸びる転位などの欠陥が伝搬しているが、G
aN膜15のうちマスク21の上方に位置する領域にお
いては、GaN膜12中の転位などの欠陥の伝播は妨げ
られていて、ほとんど転位が存在しない。本実施形態に
おいては、GaN膜15のうちマスク21の上方に位置
する領域の転位密度は、第1の実施形態で作製したGa
N膜15よりも1〜2桁低い。
【0066】その後、図3(e)に示す工程で、基板温
度を室温まで下げる。このとき、熱分解層14によって
サファイア基板11とGaN膜12,15とが付着した
状態であっても、熱分解層14は液滴を含む流動体によ
って構成されているので、GaN膜12,15には、サ
ファイア基板11とGaN膜12,15との熱膨張率差
による熱応力はほとんど印加されない。その後、サファ
イア基板11をGaN膜12,15及びマスク21から
分離除去する。その結果、GaN膜12,15,マスク
21及び熱分解層14により、サファイア基板11とほ
ぼ同じ面積を有するGaN基板23(フリースタンディ
ングの窒化物半導体ウエハ)が得られる。
【0067】本実施形態によると、第1の実施形態と同
じ効果を発揮することができる。加えて、本実施形態に
よると、部分的に転位密度の低い領域を有するGaN基
板23を得ることができる。
【0068】なお、GaN基板23の裏面,つまりサフ
ァイア基板11と接合されていた面を研磨により平坦に
してもよい。さらにSiO2 からなるマスク21膜が後
の工程に不都合を来たす場合などの場合には、GaN膜
12及びマスク21が除去されるまで研磨を行なっても
よい。
【0069】また、本実施形態においては、マスク21
の形成後にレーザ光の照射を行なってGaN膜12とサ
ファイア基板11との界面を全面において分離したが、
第2の実施形態のように、界面の部分的な領域において
両者間の接合を分離するだけでもよい。この場合、Ga
N膜15形成後、再びレーザ照射により接合部を分解す
る、あるいは研磨によりサファイア基板11を除去する
ことで、GaN基板を得ることができる。あるいは、サ
ファイア基板11を除去せずに、サファイア基板11及
びGaN膜12,15の全体を基板として、レーザ素子
などのデバイスの作製のために使用してもよい。
【0070】また、本実施形態おいては、マスク21の
平面パターンをストライプ状としたが、ドット状、碁盤
目状等であっても、本実施形態と同様の効果が得られ
る。
【0071】さらに、本実施形態においては、サファイ
ア基板11の側面にはほとんどSiO2 膜が堆積されな
いので、サファイア基板11の側面はマスク21によっ
て覆われないことを前提にしているが、SiO2 膜をC
VDによって厚めに堆積することにより、サファイア基
板11の側面をマスク21で覆うことができる。その場
合には、サファイア基板11の側面上には、GaN膜1
2,15が堆積されないので、サファイア基板の除去が
容易になるという利点がある。
【0072】(第4の実施形態)図4(a)〜(f)
は、本発明の第4の実施形態における半導体膜の製造方
法を示す部分断面図(基板の両側面の図示は省略されて
いる)である。
【0073】図4(a)に示す工程で、スパッタ法によ
り、サファイア基板11の上に厚さ100nmのSiO
2 膜を形成した後、フォトリソグラフィーとウエットエ
ッチングとによりSiO2 膜をパターニングして、Si
2 からなるマスク24を形成する。マスク24は、幅
5μm,ピッチ間隔5μmのストライプパターンを有し
ており、そのストライプパターンの長さ方向はサファイ
ア基板11の< 1 -10 0 >方向である。
【0074】そして、図4(b)に示す工程で、サファ
イア基板11をHVPE装置内に導入し、HVPE法に
より、サファイア基板11の上に、厚さ30nmのGa
Nバッファ層(図示せず)と、厚さ80μmのGaN膜
12とをエピタキシャル成長させる。このときの条件
は、第1の実施形態で述べた通りである。
【0075】このとき、マスク24はGaN結晶のエピ
タキシャル成長を阻害する材料であるSiO2 によって
構成されているので、GaN膜12はマスク24の上に
は成長せず、サファイア基板11のうちマスク24の開
口部に位置する部分の上からエピタキシャル成長を始め
る。そして、GaN膜12がエピタキシャル成長を続け
ていって、マスク24の上端に達すると、マスク24の
上に沿ってGaN結晶のラテラル成長が始まる。
【0076】そして、図4(c)に示すように、マスク
24の開口部の上方に成長するGaN結晶と、マスク2
4の各開口部の上端からマスク24の上に沿ってラテラ
ル成長するGaN結晶とが合体して、最終的に、マスク
24及びその開口部全体を覆うGaN膜12が形成され
る。
【0077】このとき、GaN膜12のうちマスク24
の開口部の上方に位置する領域においては、GaN膜1
2とサファイア基板11との格子不整合により生じた,
垂直方向に伸びる転位などの欠陥が伝搬しているが、G
aN膜12のうちマスク24の上方に位置する領域にお
いては、転位などの欠陥の伝播は妨げられていて、ほと
んど転位が存在しない。本実施形態においては、GaN
膜12のうちマスク24の上方に位置する領域の転位密
度は、第1の実施形態で作製したGaN膜12よりも1
〜2桁低い。
【0078】次に、図4(d)に示す工程で、エピタキ
シャル基板をHVPE装置から取り出して、レーザ光を
サファイア基板11の裏面からGaN膜12(GaNバ
ッファ層を含む)に照射して、サファイア基板11とG
aN膜12との分離を行なう。このとき使用したレーザ
は、第1の実施形態と同じである。
【0079】このとき、レーザ光はサファイア基板11
及びマスク24を通過し、GaN膜12の裏面部はレー
ザ光を吸収し発熱する。レーザ光のエネルギー密度が十
分大きくすれば、この発熱によってGaN膜12(Ga
Nバッファ層を含む)のうちサファイア基板11及びマ
スク24に接する部分,つまり裏面部が界面近傍で分解
される。その結果、GaN膜12のうちレーザ光が照射
された領域と、サファイア基板11及びマスク24とが
互いに分離される。本実施形態においては、レーザ光の
エネルギー密度が概ね0.4J/cm2 以上のときにこ
のような現象を確認することができた。
【0080】そして、レーザ光のビームをサファイア基
板11の全面にわたって走査すると、サファイア基板1
1及びマスク24と、GaN膜12との間に、GaNの
分解によって生じた熱分解層25が介在することにな
る。この熱分解層25は、一般的には、Nが蒸発するこ
とにより形成されるGaの液滴すなわちGaのドロップ
レットと、固体微粒子とが混在した相である。
【0081】なお、分解時に生じたGaドロップレット
の表面張力のため、サファイア基板11からGaN膜1
2が剥がれ落ちることはほとんどない。
【0082】次に、図4(e)に示す工程で、サファイ
ア基板11の上にGaN膜12を載せたまま、エピタキ
シャル基板を再びHVPE装置内に導入する。そして、
エピタキシャル基板を700℃にしてサーマルクリーニ
ングを行なった後、エピタキシャル基板の温度を100
0℃まで上げ、GaN膜12の上に第2の半導体膜であ
る厚さ500μmのGaN膜15をエピタキシャル成長
させる。
【0083】その後、図4(f)に示す工程で、基板温
度を室温まで下げる。このとき、熱分解層25によって
サファイア基板11とGaN膜12,15とが付着した
状態であっても、熱分解層25は液滴を含む流動体によ
って構成されているので、GaN膜12,15には、サ
ファイア基板11とGaN膜12,15との熱膨張率差
による熱応力はほとんど印加されない。その後、サファ
イア基板11をGaN膜12及びGaN膜15から分離
除去する。その結果、GaN膜12,15及び熱分解層
25により、サファイア基板11とほぼ同じ面積を有す
るGaN基板26(フリースタンディングの窒化物半導
体ウエハ)が構成される。
【0084】本実施形態によると、第1の実施形態と同
じ効果を発揮する。加えて、本実施形態では、GaN膜
12の転位密度を低減することができ、その結果、Ga
N膜12の上にエピタキシャル成長されるGaN膜15
の転位密度をも低減することができる。
【0085】なお、マスク24をレーザ光が透過しない
材料により形成すると、マスク24を介して、サファイ
ア基板11とGaN膜12とが互いに固着された状態の
ままとなる。この場合にも、サファイア基板11の除去
後、さらに、マスク24をウエットエッチングで除去す
ることにより、GaN基板26を得ることができる。
【0086】本実施形態においては、サファイア基板1
1とGaN膜12を完全に分離したが、第2の実施形態
と同様に、両者を部分的に分離してもよい。その場合
は、GaN膜15の形成後に、再びレーザ照射により、
GaN膜12のサファイア基板11との接合部を分解す
る、あるいは研磨によりサファイア基板11を除去する
ことによって、GaN基板を得ることができる。あるい
は、サファイア基板11を除去せずに、サファイア基板
11及びGaN膜12,15の全体を基板として、レー
ザ素子などのデバイスの作製のために使用してもよい。
【0087】また、マスク24の形状はストライプとし
たが、ドット状、碁盤目状等であっても同様の効果が得
られる。
【0088】(第5の実施形態)上記第1〜第4の実施
形態においては、サファイア基板11の部分断面のみを
示し、両端部の図示は省略されているが、HVPE法に
よるGaN膜12(GaNバッファ膜を含む)及びGa
N膜15は、サファイア基板11の側面にもエピタキシ
ャル成長するのが一般的である。そして、レーザ光の照
射による熱分解層の形成時において、GaN膜12の平
面部の裏面部は容易に分解されるが、側面部にはレーザ
光が照射されにくいので、GaN膜12のサファイア基
板11との界面付近の領域を分解することは一般には困
難である。したがって、後に、例えばサファイア基板1
1とGaN膜12,15などとを加熱して、サファイア
基板11を除去しようとすると、GaN膜12,15の
外周部に熱応力の集中などによるクラックが発生するお
それがある。これを防止するためには、サファイア基板
11の外周を研磨して削る等の処理を行なう必要があ
る。
【0089】そこで、本実施形態においては、かかる処
理を不要とするための対策について説明する。
【0090】図5(a)〜(e)は、本発明の第5の実
施形態における半導体膜の製造方法を示す断面図であ
る。
【0091】図5(a)に示す工程で、CVDにより、
サファイア基板11の上面及び側面の上に厚さ100n
mのSiO2 膜を形成した後、フォトリソグラフィーと
ウエットエッチングとによりSiO2 膜をパターニング
して、SiO2 からなるマスク31を形成する。マスク
31は、サファイア基板11の側面と上面の外周部とを
覆っている。
【0092】そして、図5(b)に示す工程で、サファ
イア基板11をHVPE装置内に導入し、HVPE法に
より、サファイア基板11の上に、厚さ30nmのGa
Nバッファ層(図示せず)と、厚さ50μmのGaN膜
12とをエピタキシャル成長させる。このときの条件
は、第1の実施形態で述べた通りである。
【0093】このとき、マスク31はGaN結晶のエピ
タキシャル成長を阻害する材料であるSiO2 によって
構成されているので、GaN膜12はマスク31の上に
は成長せず、サファイア基板11のうちマスク31の開
口部に位置する部分の上からエピタキシャル成長を始め
る。そして、GaN膜12がエピタキシャル成長を続け
ていって、マスク31の上端に達すると、マスク31の
上に沿って外方にGaN結晶のラテラル成長が始まる。
そして、最終的に、マスク31の開口部を覆うととも
に、マスク31の開口部の周辺部を覆うGaN膜12が
形成される。
【0094】次に、図5(c)に示す工程で、エピタキ
シャル基板をHVPE装置から取り出して、レーザ光を
サファイア基板11の裏面からGaN膜12(GaNバ
ッファ層を含む)に照射して、サファイア基板11とG
aN膜12との分離を行なう。このとき使用したレーザ
は、第1の実施形態と同じである。
【0095】このとき、レーザ光はサファイア基板11
及びマスク31を通過し、GaN膜12の裏面部はレー
ザ光を吸収し発熱する。レーザ光のエネルギー密度が十
分大きくすれば、この発熱によってGaN膜12(Ga
Nバッファ層を含む)のうちサファイア基板11及びマ
スク31に接する部分,つまり裏面部が界面近傍で分解
される。その結果、GaN膜12のうちレーザ光が照射
された領域と、サファイア基板11及びマスク31とが
互いに分離される。本実施形態においては、レーザ光の
エネルギー密度が概ね0.4J/cm2 以上のときにこ
のような現象を確認することができた。
【0096】そして、レーザ光のビームをサファイア基
板11の全面にわたって走査すると、サファイア基板1
1及びマスク31と、GaN膜12との間に、全面に亘
って、GaNの分解によって生じた熱分解層32が介在
することになる。この熱分解層32は、一般的には、N
が蒸発することにより形成されるGaの液滴すなわちG
aのドロップレットと、固体微粒子とが混在した相であ
る。
【0097】なお、分解時に生じたGaドロップレット
の表面張力のため、サファイア基板11からGaN膜1
2が剥がれ落ちることはほとんどない。
【0098】次に、図5(d)に示す工程で、サファイ
ア基板11の上にGaN膜12を載せたまま、エピタキ
シャル基板を再びHVPE装置内に導入する。そして、
エピタキシャル基板を700℃にしてサーマルクリーニ
ングを行なった後、エピタキシャル基板の温度を100
0℃まで上げ、GaN膜12の上に第2の半導体膜であ
る厚さ500μmのGaN膜15をエピタキシャル成長
させる。
【0099】その後、図5(e)に示す工程で、基板温
度を室温まで下げる。このとき、熱分解層32によって
サファイア基板11とGaN膜12,15とが付着した
状態であっても、熱分解層32は液滴を含む流動体によ
って構成されているので、GaN膜12,15には、サ
ファイア基板11とGaN膜12,15との熱膨張率差
による熱応力はほとんど印加されない。その後、サファ
イア基板11をGaN膜12及びGaN膜15から分離
除去する。その結果、GaN膜12,15及び熱分解層
32により、サファイア基板11とほぼ同じ面積を有す
るGaN基板35(フリースタンディングの窒化物半導
体ウエハ)が構成される。
【0100】本実施形態によると、第1の実施形態と同
じ効果を発揮することができる。加えて、本実施形態に
よると、サファイア基板11の側面の上には、GaN結
晶は成長しないので、GaN膜12のうちサファイア基
板11に接している裏面部全体を確実に分解することが
できる。よって、GaN膜12,15とサファイア基板
1とを円滑に互いに分離させることができ、フリースタ
ンディングのGaNウエハ(窒化物半導体ウエハ)を再
現性よく得ることができる。
【0101】なお、本実施形態においても、第4の実施
形態のごとく、マスク31によってサファイア基板11
のほぼ全面を覆い、一部に開口部を設けることで、転位
密度の低減を図ることができる。
【0102】また、本実施形態においても、第2の実施
形態のごとく、レーザ光の照射を行なってGaN膜12
とサファイア基板11との界面の部分的な領域において
両者間の接合を分離するだけでもよい。この場合、Ga
N膜15形成後、再びレーザ照射により接合部を分解す
る、あるいは研磨によりサファイア基板11を除去する
ことで、GaN基板を得ることができる。あるいは、サ
ファイア基板11を除去せずに、サファイア基板11及
びGaN膜12,15の全体を基板として、レーザ素子
などのデバイスの作製のために使用してもよい。
【0103】(第6の実施形態)図6(a)〜(e)
は、本発明の第6の実施形態における半導体膜の製造方
法を示す部分断面図(基板の両側面の図示は省略されて
いる)である。
【0104】図6(a)に示す工程で、第1の実施形態
における図1(a)に示す工程と同じ処理を行なう。す
なわち、HVPE法により、サファイア基板11の上
に、厚さ30nmのGaNバッファ層(図示せず)と、
厚さ10μmのGaN膜12とをエピタキシャル成長さ
せる。このときの条件は、第1の実施形態で述べた通り
である。
【0105】本実施形態においても、単に、「GaN膜
12」というときは、GaNバッファ層が含まれている
ものとする。また、サファイア基板11上にGaN膜1
2等を形成したものを、単に「エピタキシャル基板」と
いう。
【0106】その後、HVPE装置内でサファイア基板
11及びGaN膜12を室温まで冷却する。
【0107】次に、スパッタ法により、GaN膜12の
上に厚さ100nmのSiO2 膜を形成した後、フォト
リソグラフィーとウエットエッチングとによりSiO2
膜をパターニングして、SiO2 からなるマスク21を
形成する。マスク21は、幅10μm,ピッチ間隔5μ
mのストライプパターンを有しており、そのストライプ
パターンの長さ方向はGaN膜12の< 1 1 -2 0 >方
向である。
【0108】次に、図6(b)に示す工程で、反応性イ
オンエッチング法により、GaN膜12のうちマスク2
1の開口部に位置する領域をサファイア基板11が露出
するまでエッチングする。
【0109】次に、エピタキシャル基板をHVPE装置
から取り出して、レーザ光をサファイア基板11の裏面
からGaN膜12(GaNバッファ層を含む)に照射し
て、サファイア基板11とGaN膜12との分離を行な
う。このとき、使用したレーザ及びレーザ光のビーム径
は、第1の実施形態と同じである。その際、レーザ光の
ビームを、マスク21のストライプパターンの長さ方向
とは直交する方向であるGaN膜12の< 1 -1 0 0 >
方向に線状に走査し、この線状の走査を< 1 -1 0 0 >
方向に直交する方向におけるピッチ間隔を1mmとして
繰り返す。そして、レーザ光のビームをサファイア基板
11の一端から他端まで走査すると、サファイア基板1
1とGaN膜12との間に、GaNの分解によって生じ
た熱分解層37が、ドット状に介在することになる。こ
の熱分解層37は、一般的には、Nが蒸発することによ
り形成されるGaの液滴すなわちGaのドロップレット
と、固体微粒子とが混在した相である。
【0110】次に、図6(c)に示す工程で、サファイ
ア基板11の上にGaN膜12を載せたまま、エピタキ
シャル基板を再びHVPE装置内に導入する。そして、
エピタキシャル基板を700℃にしてサーマルクリーニ
ングを行なった後、エピタキシャル基板の温度を100
0℃まで上げ、GaN膜12の上に第2の半導体膜であ
る厚さ500μmのGaN膜15をエピタキシャル成長
させる。
【0111】このとき、マスク21はGaN結晶のエピ
タキシャル成長を阻害する材料であるSiO2 によって
構成されている。また、GaN膜12のうちマスク21
の開口部に位置する部分は除去されている。したがっ
て、GaN膜15は、マスク21の上には成長せず、G
aN膜12のうちマスク21の開口部に露出している側
面と、サファイア基板11のマスク21の開口部に露出
している部分とからエピタキシャル成長を始める。この
とき、GaN膜12の側面からは横方向に成長が起こる
ので、開口部内で相対向している各側面からラテラル成
長してきくGaN結晶同士が接合すると、開口部の底面
には原料が供給されなくなるので、サファイア基板11
からのエピタキシャル成長は止まる。そして、GaN膜
15がエピタキシャル成長を続けていって、マスク21
の上端に達すると、マスク21の上に沿ってGaN結晶
のラテラル成長が始まる。
【0112】そして、図6(d)に示すように、マスク
21の開口部の上方に成長するGaN結晶と、マスク2
1の各開口部の上端からマスク21の上に沿ってラテラ
ル成長するGaN結晶とが合体して、最終的に、マスク
21及びその開口部全体を覆うGaN膜15が形成され
る。
【0113】このとき、GaN膜15は、ほとんどGa
N膜12のラテラル成長によって形成されたGaN結晶
によって構成されている。したがって、GaN膜12と
サファイア基板11との格子不整合により生じた,垂直
方向に伸びる転位などの欠陥の欠陥の伝播は妨げられて
いて、ほとんど転位が存在しない。本実施形態において
は、GaN膜15の転位密度は、全領域において第1の
実施形態で作製したGaN膜15よりも1〜2桁低い。
【0114】その後、図6(e)に示す工程で、基板温
度を室温まで下げる。このとき、熱分解層37によって
サファイア基板11とGaN膜12,15とが付着した
状態であっても、熱分解層37は液滴を含む流動体によ
って構成されている。また、マスク21の開口部には原
料供給が中断されたことにより生じたギャップ40が生
じるので、サファイア基板11とGaN膜12,15は
レーザ未照射部でのみ接合しているだけである。したが
って、GaN膜12,15には、サファイア基板11と
GaN膜12,15との熱膨張率差による熱応力は極め
て小さい。その後、サファイア基板11をGaN膜1
2,15及びマスク21から分離除去する。その結果、
GaN膜12,15,マスク21及び熱分解層37によ
り、サファイア基板11とほぼ同じ面積を有するGaN
基板39(フリースタンディングの窒化物半導体ウエ
ハ)が得られる。
【0115】本実施形態によると、第1の実施形態と同
じ効果を発揮することができる。加えて、本実施形態に
よると、GaN膜15が、ほとんどGaN膜12のラテ
ラル成長によって形成されたGaN結晶によって構成さ
れているので、極めて転位密度の低い良質のGaN膜1
5が得られる。
【0116】また、図6(d)に示す工程で、マスク2
1の開口部には原料供給が中断されたことにより生じた
ギャップが生じるので、接合面積の低減によって、冷却
時における割れや欠けの原因となる熱応力を低減でき
る。
【0117】なお、GaN基板39の裏面,つまりサフ
ァイア基板11と接合されていた面を研磨により平坦に
してもよい。さらにSiO2 からなるマスク21膜が後
の工程に不都合を来たす場合などの場合には、GaN膜
12及びマスク21が除去されるまで研磨を行なっても
よい。
【0118】また、本実施形態においては、マスク21
の形成後にレーザ光の照射を行なってGaN膜12とサ
ファイア基板11との界面を部分的に分離したが、両者
の界面を全面的に分離してもよい。
【0119】また、本実施形態においては、サファイア
基板11をGaN膜12,15から除去したが、サファ
イア基板11を除去せずに、サファイア基板11及びG
aN膜12,15の全体を基板として、レーザ素子など
のデバイスの作製のために使用してもよい。
【0120】(第7の実施形態)図7(a)〜(e)
は、本発明の第7の実施形態における半導体膜の製造方
法を示す部分断面図(基板の両側面の図示は省略されて
いる)である。
【0121】図7(a)に示す工程で、CVDにより、
サファイア基板11の上に厚さ100nmのSiO2
を形成した後、フォトリソグラフィーとウエットエッチ
ングとによりSiO2 膜をパターニングして、SiO2
からなるマスク24を形成する。マスク24は、幅5μ
m,ピッチ間隔5μmのストライプパターンを有してお
り、そのストライプパターンの長さ方向はサファイア基
板11の< 1 -1 0 0>方向である。
【0122】そして、図7(b)に示す工程で、サファ
イア基板11をHVPE装置内に導入し、HVPE法に
より、サファイア基板11の上に、厚さ30nmのGa
Nバッファ層(図示せず)と、厚さ50μmのGaN膜
12とをエピタキシャル成長させる。このときの条件
は、第1の実施形態で述べた通りである。
【0123】このとき、マスク24はGaN結晶のエピ
タキシャル成長を阻害する材料であるSiO2 によって
構成されているので、GaN膜12はマスク24の上に
は成長せず、サファイア基板11のうちマスク24の開
口部に位置する部分の上からエピタキシャル成長を始め
る。そして、GaN膜12がエピタキシャル成長を続け
ていって、マスク24の上端に達すると、マスク24の
上に沿ってGaN結晶のラテラル成長が始まる。
【0124】そして、マスク24の開口部の上方に成長
するGaN結晶と、マスク24の各開口部の上端からマ
スク24の上に沿ってラテラル成長するGaN結晶とが
合体して、最終的に、マスク24及びその開口部全体を
覆うGaN膜12が形成される。
【0125】このとき、GaN膜12のうちマスク24
の開口部の上方に位置する領域においては、GaN膜1
2とサファイア基板11との格子不整合により生じた,
垂直方向に伸びる転位などの欠陥が伝搬しているが、G
aN膜12のうちマスク24の上方に位置する領域にお
いては、転位などの欠陥の伝播は妨げられていて、ほと
んど転位が存在しない。
【0126】次に、図7(c)に示す工程で、スパッタ
法により、GaN膜12の上に厚さ100nmのSiO
2 膜を形成した後、フォトリソグラフィーとウエットエ
ッチングとによりSiO2 膜をパターニングして、Si
2 からなるマスク41を形成する。マスク41は、幅
5μm,ピッチ間隔5μmのストライプパターンを有し
ており、マスク24の開口部の上方を覆っている。
【0127】次に、図7(c)に示す工程で、エピタキ
シャル基板をHVPE装置から取り出して、レーザ光を
サファイア基板11の裏面からGaN膜12(GaNバ
ッファ層を含む)に照射して、サファイア基板11とG
aN膜12との分離を行なう。このとき使用したレーザ
は、第1の実施形態と同じである。
【0128】このとき、レーザ光はサファイア基板11
及びマスク24を通過し、GaN膜12の裏面部はレー
ザ光を吸収し発熱する。レーザ光のエネルギー密度が十
分大きくすれば、この発熱によってGaN膜12(Ga
Nバッファ層を含む)のうちサファイア基板11及びマ
スク24に接する部分,つまり裏面部が界面近傍で分解
される。その結果、GaN膜12のうちレーザ光が照射
された領域と、サファイア基板11及びマスク24とが
互いに分離される。本実施形態においては、レーザ光の
エネルギー密度が概ね0.4J/cm2 以上のときにこ
のような現象を確認することができた。
【0129】そして、レーザ光のビームをサファイア基
板11の全面にわたって走査すると、サファイア基板1
1及びマスク24と、GaN膜12との間に、GaNの
分解によって生じた熱分解層25が介在することにな
る。この熱分解層25は、一般的には、Nが蒸発するこ
とにより形成されるGaの液滴すなわちGaのドロップ
レットと、固体微粒子とが混在した相である。
【0130】なお、分解時に生じたGaドロップレット
の表面張力のため、サファイア基板11からGaN膜1
2が剥がれ落ちることはほとんどない。
【0131】次に、図7(d)に示す工程で、サファイ
ア基板11の上にGaN膜12を載せたまま、エピタキ
シャル基板を再びHVPE装置内に導入する。そして、
エピタキシャル基板を700℃にしてサーマルクリーニ
ングを行なった後、エピタキシャル基板の温度を100
0℃まで上げ、GaN膜12の上に第2の半導体膜であ
る厚さ500μmのGaN膜15をエピタキシャル成長
させる。
【0132】このとき、マスク41はGaN結晶のエピ
タキシャル成長を阻害する材料であるSiO2 によって
構成されているので、GaN膜15はマスク41の上に
は成長せず、GaN膜12のうちマスク41の開口部に
位置する部分の上からエピタキシャル成長を始める。そ
して、GaN膜15がエピタキシャル成長を続けていっ
て、マスク41の上端に達すると、マスク41の上に沿
ってGaN結晶のラテラル成長が始まる。
【0133】そして、マスク41の開口部の上方に成長
するGaN結晶と、マスク41の各開口部の上端からマ
スク41の上に沿ってラテラル成長するGaN結晶とが
合体して、最終的に、マスク41及びその開口部全体を
覆うGaN膜15が形成される。
【0134】このとき、GaN膜12のうちマスク24
の開口部の上方に位置する領域,つまり転位などの欠陥
が伝搬している領域は、マスク41によって覆われてい
るので、GaN膜15への転位などの欠陥の伝搬が止め
られる。そして、GaN膜15は、GaN膜12のうち
マスク24の上方に位置する領域,つまり転位などの欠
陥がほとんど伝搬していない領域上へのエピタキシャル
成長によって形成されているので、GaN膜15全体が
低転位密度領域となっている。本実施形態においては、
GaN膜15全体の転位密度は、第1の実施形態で作製
したGaN膜15よりも1〜2桁低い。
【0135】その後、図7(e)に示す工程で、基板温
度を室温まで下げる。このとき、熱分解層25によって
サファイア基板11とGaN膜12,15とが付着した
状態であっても、熱分解層25は液滴を含む流動体によ
って構成されているので、GaN膜12,15には、サ
ファイア基板11とGaN膜12,15との熱膨張率差
による熱応力はほとんど印加されない。その後、サファ
イア基板11をGaN膜12,15及びマスク24,4
1から分離除去する。その結果、GaN膜12,15,
マスク24,41及び熱分解層25により、サファイア
基板11とほぼ同じ面積を有するGaN基板45(フリ
ースタンディングの窒化物半導体ウエハ)が得られる。
【0136】本実施形態によると、第1の実施形態と同
じ効果を発揮することができる。加えて、本実施形態に
よると、全体的に転位密度の低い領域を有するGaN基
板45を得ることができる。
【0137】なお、GaN基板45の裏面,つまりサフ
ァイア基板11と接合されていた面を研磨により平坦に
してもよい。さらにSiO2 からなるマスク24,41
が後の工程に不都合を来たす場合などの場合には、Ga
N膜12及びマスク24,41が除去されるまで研磨を
行なってもよい。
【0138】また、本実施形態においては、マスク2
4,41の形成後にレーザ光の照射を行なってGaN膜
12とサファイア基板11との界面を全面において分離
したが、第2の実施形態のように、界面の部分的な領域
において両者間の接合を分離するだけでもよい。この場
合、GaN膜15の形成後、再びレーザ照射により接合
部を分解する、あるいは研磨によりサファイア基板11
を除去することで、GaN基板を得ることができる。あ
るいは、サファイア基板11を除去せずに、サファイア
基板11及びGaN膜12,15の全体を基板として、
レーザ素子などのデバイスの作製のために使用してもよ
い。
【0139】また、本実施形態おいては、マスク24の
平面パターンをストライプ状としたが、ドット状、碁盤
目状等であっても、本実施形態と同様の効果が得られ
る。
【0140】さらに、本実施形態においては、サファイ
ア基板11の側面もSiO2 膜からなるマスク24によ
って覆われるので、サファイア基板11の側面上には、
GaN膜12,15が堆積されないので、サファイア基
板の除去が容易になるという利点がある。
【0141】−実施例− 本実施例においては、上記各実施形態において製造され
たGaNウエハ(GaN膜15)を用いて作成した発光
ダイオードについて説明する。
【0142】まず、有機金属気相成長装置を用いて、G
aNウエハ上に厚み約4μmのn型GaN結晶膜をエピ
タキシャル成長させる。成長温度は1030℃で、Ga
原料としてはトリメチルガリウム、N原料としてはNH
3 を用いる。また、ドナー不純物であるSiの原料には
SiH4 を、キャリアガスにはH2 を用いる。次に、キ
ャリアガスをN2 に切り替え、成長温度を800℃に降
温して、n型GaN端結晶膜の上に厚み約20nmのn
型InGaN結晶膜をエピタキシャル成長させる。In
の原料としてはトリメチルインジウムを用いる。その
後、再び1020℃まで昇温し、厚み約800nmのp
型GaN結晶膜をエピタキシャル成長させる。アクセプ
タ不純物であるMgの原料には、シクロペンタジエニル
マグネシウムを用いる。
【0143】次に、p型GaN結晶膜のエピタキシャル
成長後、GaNウエハを、アニーリング装置で窒素雰囲
気中、700℃で20分間アニーリングして、最上層の
p型GaN結晶膜をさらに低抵抗化する。
【0144】次に、アニール後、オーミック電極として
n型GaN結晶膜の上には、Ti/Alの多層構造の電
極を形成し、p型GaN結晶膜の上には、Ni/Au電
極を形成する。その後、ウエハをカットして、ウエハを
500μm角のチップに分割し、各チップを発光ダイオ
ードとする。
【0145】この発光ダイオードの特性を評価したとこ
ろ、基板全面に対して、非常に良好な特性が得られた。
【0146】これらの結果より、本発明の製造方法によ
り、GaN層15における割れ,反り(歪み)などを抑
制することができるので、発光ダイオードや半導体レー
ザの歩留まりを向上させることができることがわかっ
た。
【0147】(その他の実施形態)上記各実施形態にお
いては、サファイア基板の大きさは2インチとしたが、
さらに面積の大きいサファイア基板又はその他の材料か
らなる基板であっても、割れや欠けを抑制しつつ,窒化
物半導体基板を作製することが可能である。
【0148】上記各実施形態においては、サファイア基
板とGaN膜との分離用のレーザとしてNd/YAGレ
ーザを用いたが、窒化物半導体の吸収端よりも大きなエ
ネルギーに相当する波長を有し、かつ基板に対して透明
であるレーザであればよい。例えば、KrFエキシマレ
ーザ(248nm)や、XeClエキシマレーザ(30
8nm)などでも分離可能である。
【0149】また、窒化物半導体基板に相当する窒化物
半導体膜(上記各実施形態においてはGaN膜)を形成
する際に、II族、IV族またはVI族元素を含む原料を用
い、II族、IV族またはVI族元素に添加してもよい。例え
ば、Si、Ge、Se等を不純物として添加すれば、n
型の導電性を有する窒化物半導体基板が得られ、Be、
Mg、Zn等を不純物として添加すれば、p型の導電性
を有する窒化物半導体基板が得られる。
【0150】上記第3,第4,第5,第6及び第7の実
施形態においては、マスクの材料としてシリコン酸化膜
(SiO2 )を用いたが、実質的に窒化物半導体がその
上に成長しない材料であればよい。例えば、酸化チタン
(TiOx ),酸化ジルコニウム(ZrOx )などの酸
化物や、窒化シリコン(Sixy )などの窒化物や、
Ni,Mo,W,Coなどの高融点金属(リフラクトリ
金属)などをマスク材料として用いることができる。
【0151】上記各実施形態において、GaN膜を形成
する際のキャリアガスとして、H2や、N2 /H2 の混
合ガスなどを用いてもよい。
【0152】また、以上の各実施形態では、サファイア
基板上にGaN膜を形成する場合、又はフリースタンデ
ィングのGaN基板(GaNウエハ)を作製する場合に
ついて述べたが、本発明の半導体膜の製造方法は、Ga
N膜又はGaN基板に限らず他の窒化を含む半導体膜
(又は半導体基板)の製造にも適用することができ、そ
れらの場合にも同様の効果を得ることができる。つま
り、本発明は、Ga,Al,B,As,In,P及びS
bのうちの少なくとも1つの元素とNとを組成に含む半
導体膜(又は半導体基板)に適用することができる。そ
の代表的なものとしては、一般式がBxAlyGazIn
1-x-y-zN(0≦x≦1,0≦y≦1,0≦z≦1,0
≦x+y+z≦1)で表される半導体膜(又は半導体基
板)、具体的には、AlN膜(又はAlN基板)、Al
GaN膜(又はAlGaN基板)、InGaN膜(又は
InGaN基板)、AlGaInN(又はAlGaIn
N基板),BN膜(又はBN基板)、BAlN膜(又は
BAlN基板)、BGaN膜(又はBGaN基板)等が
ある。
【0153】また、本発明の半導体膜又は半導体基板を
形成する下地となる基板として、上記各実施形態におい
ては、サファイア基板を用いたが、サファイア基板以外
に、スピネル基板などの光透過性基板を用いた場合に
も、レーザ光を通過させることができるので、レーザ光
がGaN膜のみに吸収されることを利用した基板の分離
が可能になる。
【0154】なお、レーザとしては、エネルギーがGa
Nのバンドギャップよりも大きいものを用い、Nd/Y
AGレーザの3次高調波の他にはエキシマKrFレーザ
(波長248nm)等を用いることが好ましい。
【0155】
【発明の効果】以上説明したように、本発明の半導体膜
の製造方法によると、割れや欠けのない広い面積を有す
る基板が作製可能となり、基板の歩留まり率を向上させ
ることができる。
【0156】また、半導体膜の欠陥密度を低減できるの
で、この半導体膜上を用いて低閾値、長寿命のデバイス
が作製可能となる。
【図面の簡単な説明】
【図1】(a)〜(e)は、本発明の第1の実施形態に
おける半導体膜の製造方法を示す部分断面図である。
【図2】(a)〜(e)は、本発明の第2の実施形態に
おける半導体膜の製造方法を示す部分断面図である。
【図3】(a)〜(e)は、本発明の第3の実施形態に
おける半導体膜の製造方法を示す部分断面図である。
【図4】(a)〜(f)は、本発明の第4の実施形態に
おける半導体膜の製造方法を示す部分断面図である。
【図5】(a)〜(e)は、本発明の第5の実施形態に
おける半導体膜の製造方法を示す断面図である。
【図6】(a)〜(e)は、本発明の第6の実施形態に
おける半導体膜の製造方法を示す部分断面図である。
【図7】(a)〜(e)は、本発明の第7の実施形態に
おける半導体膜の製造方法を示す部分断面図である。
【符号の説明】
11 サファイア基板 12 GaN膜 14,18,25,32,37 熱分解層 15 GaN膜 16,19,23,26,35,39,45 GaN基
板 21,24,24,31 マスク 40 ギャップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 昌宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 4G077 AA02 AA03 BE15 DB04 EA02 ED06 EE05 EF03 FE16 FJ03 HA12 5F041 AA40 CA40 CA64 CA77 5F045 AB14 AF09 BB13 HA18 5F052 JA01 JA07 KA01 5F073 AA51 CB05 DA04 DA16

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 光透過性の基板上に第1の半導体膜を形
    成する工程(a)と、 上記基板と上記第1の半導体膜との間に光を照射して、
    上記第1の半導体膜と上記基板との界面の少なくとも一
    部において両者間の接合を分離させる工程(b)と、 上記基板上に上記第1の半導体膜を載せた状態で、上記
    第1の半導体膜上に第2の半導体膜を成長させる工程
    (c)とを含み、 少なくとも上記第1及び第2の半導体膜を半導体基板と
    して用いる半導体膜の製造方法。
  2. 【請求項2】 請求項1に記載の半導体膜の製造方法に
    おいて、 上記工程(b)では、上記第1の半導体膜のうち上記基
    板に隣接する領域の少なくとも一部を熱分解層にするこ
    とを特徴とする半導体膜の製造方法。
  3. 【請求項3】 請求項1又は2に記載の半導体膜の製造
    方法において、 上記工程(b)では、上記第1の半導体膜と上記基板と
    の界面のほぼ全域において両者間の接合を分離させるこ
    とを特徴とする半導体膜の製造方法。
  4. 【請求項4】 請求項1又は2に記載の半導体膜の製造
    方法において、 上記工程(b)では、上記第1の半導体膜と上記基板と
    の界面の一部のみにおいて両者間の接合を分離させるこ
    とを特徴とする半導体膜の製造方法。
  5. 【請求項5】 請求項1又は2に記載の半導体膜の製造
    方法において、 上記工程(a)の前に、上記基板の上に、開口部を有す
    る第1マスクを形成する工程をさらに含み、 上記工程(a)では、上記基板のうち上記第1マスクの
    開口部において露出している部分から上記第1の半導体
    膜を成長させることを特徴とする半導体膜の製造方法。
  6. 【請求項6】 請求項5に記載の半導体膜の製造方法に
    おいて、 上記第1マスクは、上記基板の側面を覆っていることを
    特徴とする半導体膜の製造方法。
  7. 【請求項7】 請求項5又は6に記載の半導体膜の製造
    方法において、 上記第1マスクは、光透過性を有しており、 上記工程(b)では、上記第1の半導体膜と上記第1マ
    スクとの界面の少なくとも一部において、上記第1の半
    導体膜と上記第1マスクとの接合を分離させることを特
    徴とする半導体膜の製造方法。
  8. 【請求項8】 請求項5〜7のうちいずれか1つに記載
    の半導体膜の製造方法において、 上記工程(a)の後で上記工程(b)の前に、上記第1
    の半導体膜の上に、少なくとも上記第1マスクの開口部
    の上方を覆い、上記第1マスクの上方に開口部を有する
    第2マスクを形成する工程をさらに含み、 上記工程(c)では、上記第1半導体膜のうち上記第2
    マスクの開口部に位置する部分から上記第2の半導体膜
    を成長させることを特徴とする半導体膜の製造方法。
  9. 【請求項9】 請求項5〜8のうちいずれか1つに記載
    の半導体膜の製造方法において、 上記第1マスクは、酸化膜,窒化膜,酸窒化膜及びリフ
    ラクトリ金属膜のうちから選ばれるいずれか1つの膜に
    よって構成されていることを特徴とする半導体膜の製造
    方法。
  10. 【請求項10】 請求項1又は2に記載の半導体膜の製
    造方法において、 上記工程(a)の後で上記工程(b)の前に、上記第1
    の半導体膜の上に、開口部を有し,上記第2の半導体膜
    の結晶成長を阻害する機能を有する第3マスクを形成す
    る工程をさらに含み、 上記工程(c)では、上記第1の半導体膜のうち上記第
    3マスクの開口部において露出している部分から上記第
    2の半導体膜を成長させることを特徴とする半導体膜の
    製造方法。
  11. 【請求項11】 請求項1又は2に記載の半導体膜の製
    造方法において、 上記工程(a)の後で上記工程(b)の前に、上記第1
    の半導体膜の上に、開口部を有する第4マスクを形成す
    る工程と、 上記工程(b)の後で上記工程(c)の前に、上記第4
    マスクを用いて、上記第1の半導体膜をエッチングし
    て、上記第1の半導体膜のうち上記第4マスクの開口部
    に位置する領域を除去する工程とをさらに含み、 上記工程(c)では、上記第1の半導体膜のうち上記第
    1の半導体膜の開口部において露出している部分から上
    記第2の半導体膜を成長させることを特徴とする半導体
    膜の製造方法。
  12. 【請求項12】 請求項1〜11のうちいずれか1つに
    記載の半導体膜の製造方法において、 上記工程(a)では、上記第1の半導体膜として窒素を
    含む化合物半導体膜を形成することを特徴とする半導体
    膜の製造方法。
  13. 【請求項13】 請求項12に記載の半導体膜の製造方
    法において、 上記工程(a)では、上記第1の半導体膜として、G
    a,Al,B,As,In,P及びSbのうちの少なく
    とも1つの元素とNとを組成に含む化合物半導体膜を形
    成することを特徴とする半導体膜の製造方法。
  14. 【請求項14】 請求項1〜13のうちいずれか1つに
    記載の半導体膜の製造方法において、 上記工程(c)では、上記第2の半導体膜として窒素を
    含む化合物半導体膜を形成することを特徴とする半導体
    膜の製造方法。
  15. 【請求項15】 請求項14に記載の半導体膜の製造方
    法において、 上記工程(c)では、上記第2の半導体膜として、G
    a,Al,B,As,In,P及びSbのうちの少なく
    とも1つの元素とNとを組成に含む化合物半導体膜を形
    成することを特徴とする半導体膜の製造方法。
  16. 【請求項16】 請求項1〜15のうちいずれか1つに
    記載の半導体膜の製造方法において、 上記工程(a)では、上記第1の半導体膜の厚さを20
    0μm以下とすることを特徴とする半導体膜の製造方
    法。
  17. 【請求項17】 請求項1〜16のうちいずれか1つに
    記載の半導体膜の製造方法において、 上記工程(b)では、上記光の照射エネルギーの値を
    0.1J/cm2 以上20J/cm2 以下の範囲とする
    ことを特徴とする半導体膜の製造方法。
  18. 【請求項18】 請求項1〜17のうちいずれか1つに
    記載の半導体膜の製造方法において、 上記工程(c)の後に、上記基板を除去する工程(d)
    をさらに含むことを特徴とする半導体膜の製造方法。
JP2002063281A 2001-03-23 2002-03-08 半導体膜の製造方法 Pending JP2003007616A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002063281A JP2003007616A (ja) 2001-03-23 2002-03-08 半導体膜の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001084806 2001-03-23
JP2001-84806 2001-03-23
JP2002063281A JP2003007616A (ja) 2001-03-23 2002-03-08 半導体膜の製造方法

Publications (1)

Publication Number Publication Date
JP2003007616A true JP2003007616A (ja) 2003-01-10

Family

ID=26611901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002063281A Pending JP2003007616A (ja) 2001-03-23 2002-03-08 半導体膜の製造方法

Country Status (1)

Country Link
JP (1) JP2003007616A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343717A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 半導体結晶の製造方法
JP2003243776A (ja) * 2002-02-15 2003-08-29 Nichia Chem Ind Ltd 支持基板の剥離方法
WO2004099472A1 (ja) * 2003-05-08 2004-11-18 Sumitomo Electric Industries Ltd. Iii-ⅴ族化合物結晶およびその製造方法
KR100784383B1 (ko) 2005-12-27 2007-12-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2008252124A (ja) * 2008-06-27 2008-10-16 Sumitomo Electric Ind Ltd 窒化物系半導体装置
CN100454490C (zh) * 2006-09-30 2009-01-21 中国科学院合肥物质科学研究院 自剥离氮化镓衬底材料的制备方法
JP2009054898A (ja) * 2007-08-28 2009-03-12 Yamaguchi Univ 発光素子及びその作製方法
KR100907617B1 (ko) 2007-08-09 2009-07-14 삼성코닝정밀유리 주식회사 질화갈륨 기판의 제조 방법
JP2011195377A (ja) * 2010-03-19 2011-10-06 Panasonic Corp Iii族窒化物結晶の製造方法
KR101213606B1 (ko) 2011-05-11 2012-12-18 한국과학기술연구원 산화물 박막 소자의 제조방법
KR101247727B1 (ko) * 2003-01-31 2013-03-26 오스람 옵토 세미컨덕터스 게엠베하 반도체 소자 제조 방법
US8575003B2 (en) 2002-01-31 2013-11-05 Osram Opto Semiconductors Gmbh Method for producing a semiconductor component
JP2013227202A (ja) * 2012-03-30 2013-11-07 Mitsubishi Chemicals Corp 周期表第13族金属窒化物半導体結晶の製造方法、および、当該製造方法によって得られた周期表第13族金属窒化物半導体結晶を用いた半導体発光デバイス
JP2013229386A (ja) * 2012-04-24 2013-11-07 Disco Abrasive Syst Ltd リフトオフ方法
CN108368640A (zh) * 2015-05-21 2018-08-03 Ev 集团 E·索尔纳有限责任公司 用于将过生长层施加至晶种层上的方法
WO2019065689A1 (ja) * 2017-09-27 2019-04-04 日本碍子株式会社 下地基板、機能素子および下地基板の製造方法
WO2019064783A1 (ja) * 2017-09-27 2019-04-04 日本碍子株式会社 下地基板、機能素子および下地基板の製造方法
JP2019055901A (ja) * 2017-09-21 2019-04-11 国立大学法人大阪大学 Iii−v族化合物結晶の製造方法および半導体装置の製造方法
JP2020027895A (ja) * 2018-08-14 2020-02-20 株式会社ディスコ 半導体基板の加工方法
WO2021066042A1 (ja) * 2019-09-30 2021-04-08 京セラ株式会社 半導体素子の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306848A (ja) * 1996-05-16 1997-11-28 Nec Corp 半導体結晶性膜の成長方法
JPH11191657A (ja) * 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JPH11312825A (ja) * 1998-04-28 1999-11-09 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2000091632A (ja) * 1998-09-14 2000-03-31 Hewlett Packard Co <Hp> 応力緩和された積層構造を形成する方法
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP2000286449A (ja) * 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子及びその製造方法
JP2001501778A (ja) * 1996-10-01 2001-02-06 シーメンス アクチエンゲゼルシヤフト 2つの材料層を相互に分離する方法及びこの方法により製造された電子部品
JP2002316893A (ja) * 2001-01-29 2002-10-31 Matsushita Electric Ind Co Ltd 化合物半導体ウエハの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306848A (ja) * 1996-05-16 1997-11-28 Nec Corp 半導体結晶性膜の成長方法
JP2001501778A (ja) * 1996-10-01 2001-02-06 シーメンス アクチエンゲゼルシヤフト 2つの材料層を相互に分離する方法及びこの方法により製造された電子部品
JPH11191657A (ja) * 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JPH11312825A (ja) * 1998-04-28 1999-11-09 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2000091632A (ja) * 1998-09-14 2000-03-31 Hewlett Packard Co <Hp> 応力緩和された積層構造を形成する方法
JP2000286449A (ja) * 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子及びその製造方法
JP2002316893A (ja) * 2001-01-29 2002-10-31 Matsushita Electric Ind Co Ltd 化合物半導体ウエハの製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MICHAEL K. KELLY: "Large Free-Standing GaN Substrates By Hybride Vapor Phase Epitaxy and Laser-Induced Liftoff", JAPANESE JOURNAL OF APPLIED PHYSICS PART 2, vol. 38巻,3A号, JPN4006024879, 1 March 1999 (1999-03-01), pages 217 - 219, ISSN: 0001064790 *
W. S. WONG: "Damage-free separation of GaN thin films from sapphire substrates", APPLIED PHYSICS LETTERS, vol. 72巻, 5号, JPN4006024581, 2 February 1998 (1998-02-02), pages 599 - 601, ISSN: 0001064789 *

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343717A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 半導体結晶の製造方法
US8598014B2 (en) 2002-01-31 2013-12-03 Osram Opto Semiconductors Gmbh Method for producing a semiconductor element
US8575003B2 (en) 2002-01-31 2013-11-05 Osram Opto Semiconductors Gmbh Method for producing a semiconductor component
JP2003243776A (ja) * 2002-02-15 2003-08-29 Nichia Chem Ind Ltd 支持基板の剥離方法
KR101247727B1 (ko) * 2003-01-31 2013-03-26 오스람 옵토 세미컨덕터스 게엠베하 반도체 소자 제조 방법
US8524573B2 (en) 2003-01-31 2013-09-03 Osram Opto Semiconductors Gmbh Method for separating a semiconductor layer from a substrate by irradiating with laser pulses
US7297625B2 (en) 2003-05-08 2007-11-20 Sumitomo Electric Industries, Ltd. Group III-V crystal and manufacturing method thereof
CN1318661C (zh) * 2003-05-08 2007-05-30 住友电气工业株式会社 Ⅲ-v族晶体及其生产方法
WO2004099472A1 (ja) * 2003-05-08 2004-11-18 Sumitomo Electric Industries Ltd. Iii-ⅴ族化合物結晶およびその製造方法
KR100784383B1 (ko) 2005-12-27 2007-12-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN100454490C (zh) * 2006-09-30 2009-01-21 中国科学院合肥物质科学研究院 自剥离氮化镓衬底材料的制备方法
KR100907617B1 (ko) 2007-08-09 2009-07-14 삼성코닝정밀유리 주식회사 질화갈륨 기판의 제조 방법
JP2009054898A (ja) * 2007-08-28 2009-03-12 Yamaguchi Univ 発光素子及びその作製方法
JP2008252124A (ja) * 2008-06-27 2008-10-16 Sumitomo Electric Ind Ltd 窒化物系半導体装置
JP2011195377A (ja) * 2010-03-19 2011-10-06 Panasonic Corp Iii族窒化物結晶の製造方法
KR101213606B1 (ko) 2011-05-11 2012-12-18 한국과학기술연구원 산화물 박막 소자의 제조방법
JP2013227202A (ja) * 2012-03-30 2013-11-07 Mitsubishi Chemicals Corp 周期表第13族金属窒化物半導体結晶の製造方法、および、当該製造方法によって得られた周期表第13族金属窒化物半導体結晶を用いた半導体発光デバイス
JP2013229386A (ja) * 2012-04-24 2013-11-07 Disco Abrasive Syst Ltd リフトオフ方法
CN108368640A (zh) * 2015-05-21 2018-08-03 Ev 集团 E·索尔纳有限责任公司 用于将过生长层施加至晶种层上的方法
JP2018523287A (ja) * 2015-05-21 2018-08-16 エーファウ・グループ・エー・タルナー・ゲーエムベーハー シード層上に成長層を施す方法
JP2019055901A (ja) * 2017-09-21 2019-04-11 国立大学法人大阪大学 Iii−v族化合物結晶の製造方法および半導体装置の製造方法
JP7117690B2 (ja) 2017-09-21 2022-08-15 国立大学法人大阪大学 Iii-v族化合物結晶の製造方法および半導体装置の製造方法
JPWO2019064783A1 (ja) * 2017-09-27 2020-10-15 日本碍子株式会社 下地基板、機能素子および下地基板の製造方法
WO2019064783A1 (ja) * 2017-09-27 2019-04-04 日本碍子株式会社 下地基板、機能素子および下地基板の製造方法
CN111094637A (zh) * 2017-09-27 2020-05-01 日本碍子株式会社 基底基板、功能元件及基底基板的制造方法
US11437233B2 (en) 2017-09-27 2022-09-06 Ngk Insulators, Ltd. Base substrate, functional element, and method for manufacturing base substrate
JPWO2019065689A1 (ja) * 2017-09-27 2020-11-26 日本碍子株式会社 下地基板、機能素子および下地基板の製造方法
JP7181210B2 (ja) 2017-09-27 2022-11-30 日本碍子株式会社 下地基板、機能素子および下地基板の製造方法
JP7161483B2 (ja) 2017-09-27 2022-10-26 日本碍子株式会社 下地基板、機能素子および下地基板の製造方法
US11245054B2 (en) 2017-09-27 2022-02-08 Ngk Insulators, Ltd. Base substrate, functional element, and production method for base substrate
CN111094637B (zh) * 2017-09-27 2022-04-22 日本碍子株式会社 基底基板、功能元件及基底基板的制造方法
WO2019065689A1 (ja) * 2017-09-27 2019-04-04 日本碍子株式会社 下地基板、機能素子および下地基板の製造方法
JP2020027895A (ja) * 2018-08-14 2020-02-20 株式会社ディスコ 半導体基板の加工方法
JP7235456B2 (ja) 2018-08-14 2023-03-08 株式会社ディスコ 半導体基板の加工方法
JPWO2021066042A1 (ja) * 2019-09-30 2021-04-08
WO2021066042A1 (ja) * 2019-09-30 2021-04-08 京セラ株式会社 半導体素子の製造方法

Similar Documents

Publication Publication Date Title
US6589857B2 (en) Manufacturing method of semiconductor film
JP2003007616A (ja) 半導体膜の製造方法
JP3518455B2 (ja) 窒化物半導体基板の作製方法
JP3620269B2 (ja) GaN系半導体素子の製造方法
JP4644942B2 (ja) 結晶膜、結晶基板および半導体装置の製造方法
JP2001267242A (ja) Iii族窒化物系化合物半導体及びその製造方法
TW200949905A (en) Group III nitride semiconductor epitaxial substrate and process for producing the same
JP2010232464A (ja) Iii族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード
JPH11191657A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP5979547B2 (ja) エピタキシャルウェハ及びその製造方法
JP4734786B2 (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
JP4031648B2 (ja) 化合物半導体ウエハの製造方法
JPH11219910A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP3729065B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP3087829B2 (ja) 窒化物半導体素子の製造方法
JP3803606B2 (ja) Iii族窒化物半導体基板の製造方法
JP4106516B2 (ja) 窒化物半導体基板の成長方法
KR100586940B1 (ko) 질화갈륨계 단결정 기판의 제조방법
JP3925127B2 (ja) 窒化物半導体基板、及びその成長方法
JP4211358B2 (ja) 窒化物半導体、窒化物半導体素子及びそれらの製造方法
JP4784012B2 (ja) 窒化物半導体基板、及びその製造方法
JP2008034862A (ja) 窒化物半導体の成長方法
JP2001024223A (ja) 窒化物半導体発光ダイオード
JP2003101157A (ja) 半導体装置及びその製造方法
JP4192430B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081021