JPH11312825A - 窒化物半導体の成長方法及び窒化物半導体素子 - Google Patents

窒化物半導体の成長方法及び窒化物半導体素子

Info

Publication number
JPH11312825A
JPH11312825A JP11937798A JP11937798A JPH11312825A JP H11312825 A JPH11312825 A JP H11312825A JP 11937798 A JP11937798 A JP 11937798A JP 11937798 A JP11937798 A JP 11937798A JP H11312825 A JPH11312825 A JP H11312825A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
semiconductor layer
substrate
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11937798A
Other languages
English (en)
Other versions
JP3436128B2 (ja
Inventor
Takao Yamada
孝夫 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP11937798A priority Critical patent/JP3436128B2/ja
Publication of JPH11312825A publication Critical patent/JPH11312825A/ja
Application granted granted Critical
Publication of JP3436128B2 publication Critical patent/JP3436128B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00Special growth methods for semiconductor lasers
    • H01S2304/12Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 基板となる結晶欠陥の少ない窒化物半導体の
成長方法と、窒化物半導体基板を有する新規な構造の素
子を提供することにある。 【解決手段】 異種基板1上に、第1の窒窒化物半導体
層2を成長させ、この上に保護膜3を形成させ、第1の
化物半導体層2を一部除去して凹凸を形成し、凹部底面
に対して凹部側面の露出された第1の窒化物半導体層の
端面への窒化物半導体の成長が優先されるように、露出
された第1の窒化物半導体層2の端面の長さと凹部の開
口部の幅とを調整して凹凸が形成されており、凹凸が形
成された第1の窒化物半導体層2の上に第2の窒化物半
導体層5を成長させ、基板となる窒化物半導体を得る。
またこの窒化物半導体を基板とし素子構造を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は窒化物半導体(In
XAlYGa1-X-YN、0≦X、0≦Y、X+Y≦1)の成長
方法に係り、特に窒化物半導体よりなる基板の成長方法
に関する。また、本発明は、前記窒化物半導体よりなる
基板を用い発光ダイオード、レーザダイオード等の発光
素子、あるいは太陽電池、光センサー等の受光素子に使
用される窒化物半導体(InXAlYGa1-X-YN、0≦
X、0≦Y、X+Y≦1)よりなる窒化物半導体素子に関す
る。
【0002】
【従来の技術】近年、窒化物半導体からなる青色、青緑
色の発光ダイオード、レーザダイオードが実用化された
り実用可能になっている。このような窒化物半導体素子
は、現在のところ窒化物半導体と完全に格子整合する基
板が未だ開発されていないために、格子定数が異なるサ
ファイアの上に窒化物半導体層を強制的に成長させて形
成されている。そのためサファイア基板上に成長された
窒化物半導体の結晶には、格子整合した基板上に成長さ
れた赤色レーザ素子等と比べると、非常に多くの結晶欠
陥が発生する。
【0003】本発明者等は、結晶欠陥を大幅に低減でき
る窒化物半導体の結晶成長方法として、窒化物半導体と
異なる異種基板上にGaN基板を形成し、そのGaN基
板上に素子構造を形成することにより、波長約400n
m、光出力2mWで連続発振約1万時間を達成できる窒
化物半導体レーザ素子などを開示している(例えば「I
nGaN系多重量子井戸構造半導体レーザの現状」,第
58回応用物理学会学術講演会,講演番号4aZC−
2,1997年10月、”Presennt Stat
us of InGaN/AlGaN based L
aser Diodes”,The Second I
nternational Conference o
n Nitride Semiconductors
(ICNS’97),講演番号S−1,1997年10
月などに記載されている。)。
【0004】上記の結晶成長方法は、サファイア基板上
に、従来の結晶欠陥が非常に多いGaN層を薄く成長さ
せ、その上にSiO2よりなる保護膜を部分的に形成
し、その保護膜の上からハライド気相成長法(HVP
E)、有機金属気相成長法(MOVPE)等の気相成長
法により、GaNの横方向への成長を利用し、再度Ga
N層を成長させることにより結晶欠陥の少ないGaN基
板(膜厚10μm)を形成する技術である。この方法は
窒化物半導体を保護膜上で横方向に成長させることか
ら、一般にラテラルオーバーグロウス(lateral over g
rowth:LOG、ラテラル成長)と呼ばれている。
【0005】
【発明が解決しようとする課題】上記のラテラル成長
は、従来の窒化物半導体に比べ結晶欠陥を大幅に低減で
きるが、LED素子、LD素子、受光素子等の数々の電
子デバイスに使用される窒化物半導体素子を作製する際
に用いられる窒化物半導体の基板として、さらに結晶欠
陥の少ない基板として作製することができれば、その基
板の上に新たな窒化物半導体を成長させて、格子欠陥が
少ない窒化物半導体が成長できるので、それら素子の結
晶性が飛躍的に良くなり、従来実現されていなかった素
子が実現できるようになる。そこで、本発明の目的は、
結晶欠陥の少ない結晶性のより良い窒化物半導体の成長
方法を提供することにあり、具体的には基板となる結晶
欠陥の少ない窒化物半導体の成長方法と、窒化物半導体
基板を有する新規な構造の素子を提供することにある。
【0006】
【課題を解決するための手段】即ち、本発明の目的は、
以下の(1)〜(4)の本発明の構成によって達成する
ことができる。 (1) 窒化物半導体と異なる材料よりなる異種基板の
上に、第1の窒化物半導体層を成長させる第1の工程
と、第1の工程後、第1の窒化物半導体層の上に保護膜
を形成する第2の工程と、第2の工程後、第1の窒化物
半導体層の端面を露出させるために、第1の窒化物半導
体層の一部を除去して凹凸を形成する第3の工程と、第
3の工程後、第2の窒化物半導体層を成長させる第4の
工程とを含み、更に前記凹凸を形成する際に、凹部の底
面に対して露出された第1の窒化物半導体層の端面への
窒化物半導体の成長が優先されるように、露出された第
1の窒化物半導体層の端面の長さと凹部の開口部の幅と
を調整することを特徴とする窒化物半導体の成長方法。 (2) 前記凹凸の形状が、凹部の開口部の幅(w)
と、第1の窒化物半導体層の端面の長さ(d)とが、0
<w/d≦5となるように調整して形成されることを特
徴とする請求項1に記載の窒化物半導体の成長方法。 (3) 前記凹部の底面が、異種基板面であることを特
徴とする請求項1又は2に記載の窒化物半導体の成長方
法。 (4) 前記窒化物半導体の成長方法で得られる第2の
窒化物半導体の上に、素子構造となる少なくともn型及
びp型の窒化物半導体が形成されていることを特徴とす
る窒化物半導体素子。
【0007】つまり、本発明の成長方法は、第1の窒化
物半導体層に凹凸を形成して第1の窒化物半導体層の端
面を露出させ、且つ、凹凸の形状を調整し第1の窒化物
半導体層の端面からの第2の窒化物半導体層の成長を凹
部底面からの成長よりも優先させることにより、凹凸を
有する第1の窒化物半導体層上に成長された第2の窒化
物半導体層の表面に現れる結晶欠陥を低減することがで
きる。
【0008】前記本発明者等の発表した窒化物半導体の
成長方法は、結晶欠陥を低減させることができ、結晶欠
陥の少ない窒化物半導体を得ることができ、この窒化物
半導体を基板として作製されたレーザは、寿命特性など
が向上し、実用可能な良好な素子性能を有している。基
板となる窒化物半導体層の表面に現れている結晶欠陥の
密度は、透過型電子顕微鏡観察をすると、2×107
cm2であった。しかし、実用性を更に向上させるべ
く、基板となる窒化物半導体の結晶欠陥をより一層低減
させることが望まれている。
【0009】これに対し、本発明者は、従来のラテラル
成長における結晶欠陥の転位の傾向など更に検討を重ね
た結果、保護膜を有していない部分から成長する窒化物
半導体の縦方向の成長と共に縦方向に転位し続ける結晶
欠陥が存在するために、基板となる窒化物半導体の表面
に結晶欠陥が現れているのではないかと推測した。そこ
で、本発明者は、基板となる窒化物半導体層(第2の窒
化物半導体層)の成長を実質的に全て横方向の成長から
始めさせることができれば、結晶欠陥が転位しにくくな
るのではないかという考察をもとに、上記の如く本発明
の構成とすることによって、窒化物半導体基板となる結
晶欠陥の少ない第2の窒化物半導体層を得ることができ
る。本発明において、上記[成長を実質的に全て横方向
の成長から始める]とは、窒化物半導体が成長しにくい
材料からなる保護膜上に、わずかにアモルファス状のも
のが成長する場合があるが、これは成長していないもの
とみなすことを示す。本発明の成長方法により形成され
る第2の窒化物半導体層の表面の結晶欠陥密度は、表面
透過型電子顕微鏡観察をすると、第2の窒化物半導体層
の表面の結晶欠陥密度は、1×105個/cm2以下とな
り、好ましい条件では1×104個/cm2以下であるこ
とが望ましい。
【0010】本発明は、凸部の上面に、窒化物半導体が
成長しないか又は成長しにくい材料からなる保護膜が形
成されているので、窒化物半導体の成長可能な面を、露
出させた第1の窒化物半導体層の端面と凹部の底面とし
ている。更に、本発明は、横方向の成長(第1の窒化物
半導体層の端面からの成長)が優先して行われるように
凹凸の形状を調整してある。このように第2の窒化物半
導体層の成長可能な成長面及び成長速度をコントロール
して、第1の窒化物半導体層の上に第2の窒化物半導体
層を成長させると、成長初期に凹部の底面に縦方向の成
長を始めた窒化物半導体の成長が抑制され、最終的には
横方向の成長を始めた窒化物半導体同士が凹部の上部で
接合するため、凹部底面からの成長が中断されるか、あ
るいは、凹部の底面には窒化物半導体がほとんど成長し
ない。従って、成長された第2の窒化物半導体層は、第
1の窒化物半導体層の端面から横方向に成長をはじめた
窒化物半導体によって形成されていることから、結晶欠
陥の少ない結晶性の良好な厚膜の窒化物半導体基板とな
る。
【0011】ここで、異種基板と窒化物半導体層との界
面で発生する結晶欠陥は、窒化物半導体が縦方向に成長
する場合は縦方向に転位し続ける傾向があるが、窒化物
半導体の横方向の成長と共に結晶欠陥も横方向に転位す
ると、窒化物半導体が再び縦方向に成長しても、結晶欠
陥は再び縦方向に転位しにくくなる傾向がある。
【0012】本発明は、凹凸の形状が、第1の窒化物半
導体層の端面の長さ(d)と、凹部の開口部の幅(w)
を調整して形成されており、好ましくは、dとwの関係
が、0<w/d≦5となるように調整して形成される。
このように、凹凸を形成すると、露出された第1の窒化
物半導体層の端面への窒化物半導体の成長が凹部の底面
への成長に対して優先されるようにコントロールするの
に好ましく、第2の窒化物半導体層の表面に現れる結晶
欠陥の数を激減させやすくなる。
【0013】また、本発明の成長方法により得られる結
晶欠陥の少ない結晶性の良好な第2の窒化物半導体は窒
化物半導体基板として用いられると、この上に積層成長
させた素子構造の窒化物半導体も同様に、結晶欠陥のほ
とんどない結晶性の良好な素子となる。更に、基板とし
て用いて作製された窒化物半導体素子は、結晶欠陥によ
る劣化を著しく防止できライフ時間を向上させることが
でき、LEDでは逆耐圧を著しく上昇させることがで
き、寿命特性の良好な窒化物半導体素子となる。以下、
明細書内において、第2の窒化物半導体を単に窒化物半
導体基板と言う場合がある。
【0014】
【発明の実施の形態】以下、図を用いて本発明を更に詳
細に説明する。図1〜図5は、本発明の窒化物半導体の
成長方法の一実施形態を段階的に示した模式図である。
【0015】本発明の窒化物半導体の成長方法の一実施
形態として、まず、図1の第1の工程において、異種基
板1上に第1の窒化物半導体2を成長させ、図2のよう
に第2の工程において、第1の窒化物半導体層2の上に
保護膜3を形成させた後、第3の工程において、第1の
窒化物半導体層2の端面を露出させるために、第1の窒
化物半導体層2の一部を異種基板1まで除去して凹凸を
形成し、第1の窒化物半導体層2の端面と凹部の底面
(露出された異種基板1面)を露出させ、更に前記凹凸
を形成する際に、凹部の底面に対し第1の窒化物半導体
層の端面への窒化物半導体の成長が優先されるように、
露出された第1の窒化物半導体層の端面の長さと凹部の
開口部の幅とを調整してあり、続いて図3の第4の工程
において、保護膜及び凹凸を形成した第1の窒化物半導
体層2上に、第2の窒化物半導体5を成長させ、図4に
示すように厚膜の第2の窒化物半導体層(窒化物半導体
基板)を形成させている。
【0016】以下に上記各工程ごとに図を用いて更に詳
細に説明する。図1は異種基板1上に、第1の窒化物半
導体2を成長させる第1の工程を行った模式的段面図で
ある。この第1の工程において、用いることのできる異
種基板としては、例えば、サファイアC面の他、R面、
A面を主面とするサファイア、スピネル(MgA1
24)のような絶縁性基板、SiC(6H、4H、3C
を含む)、ZnS、ZnO、GaAs、Si、及び窒化
物半導体と格子整合する酸化物基板等、従来知られてい
る窒化物半導体と異なる基板材料を用いることができ
る。好ましい異種基板としては、サファイア、スピネル
が挙げられる。
【0017】また、第1の工程において、異種基板1上
に第1の窒化物半導体2を成長させる前に、異種基板1
上にバッファ層(図示されていない)を形成してもよ
い。バッファ層としては、AlN、GaN、AlGa
N、InGaN等が用いられる。バッファ層は、900
℃以下300℃以上の温度で、膜厚0.5μm〜10オ
ングストロームで成長される。このように異種基板1上
にバッファ層を900℃以下の温度で形成すると、異種
基板1と第1の窒化物半導体2との格子定数不正を緩和
し、第1の窒化物半導体2の結晶欠陥が少なくなる傾向
にある。300℃以上で形成すると、バッファ層が形成
しやすくなる。
【0018】第1の工程において、異種基板1上に形成
される第1の窒化物半導体2としては、アンドープ(不
純物をドープしない状態、undope)のGaN、Si、G
e、及びS等のn型不純物をドープしたGaNを用いる
ことができる。第1の窒化物半導体層2は、高温、具体
的には900℃より高い温度〜1100℃、好ましくは
1050℃で異種基板1上に成長される。第1の窒化物
半導体層2は、バッファ層より高温で成長させるため、
アンドープでもバッファ層とは異なる。第1の窒化物半
導体層2の膜厚は特に限定しないが、第1の窒化物半導
体層2に凹凸を形成する際に、前記したように第2の窒
化物半導体層の成長速度をコントロール可能な形状に凹
凸を形成できる程度の膜厚、具体的には100オングス
トローム以上、好ましくは1〜10μm程度、好ましく
は1〜5μmの膜厚で形成することが望ましい。
【0019】次に、図2は、第1の窒化物半導体層2の
上に保護膜3を形成する第2の工程と、第1の窒化物半
導体層2の一部を除去して凹凸を形成し第1の窒化物半
導体層2の端面を露出させる第3の工程を行った模式的
断面図である。第1の窒化物半導体層2に凹凸を形成す
ることにより、成長可能な面として、第1の窒化物半導
体層2の端面と凹部の底面とを露出させている。凸部上
面には、窒化物半導体が成長しにくい又は成長しない材
料からなる保護膜3が形成されている。更に凹凸の形状
は、第1の窒化物半導体層2の端面への窒化物半導体の
成長が、凹部底面への成長に対して優先されるように調
整して形成されている。
【0020】本発明において、凹凸の形状は、特に限定
されないが、上記のように特定の面に優先して窒化物半
導体が成長するように調整して形成されていればよく、
好ましい凹凸の形状としては、凹部の側面である第1の
窒化物半導体層の端面の長さ[図2のd]と、凹部の開
口部の幅[図2のw]を調整して形成されている。更に
好ましくは、凹凸の形状が、露出された第1の窒化物半
導体層の端面の長さ(d)と凹部の開口部の幅(w)と
の関係、w/dが、0<w/d≦5、好ましくは0<w
/d≦3、より好ましくは0<w/d≦1を示すように
調整して形成されていると、成長速度を良好にコントロ
ールでき第1の窒化物半導体層2の端面からの成長を促
進できる。このように、第1の窒化物半導体層2の端面
からの成長を優先させることにより、凹部の底面での窒
化物半導体の成長を中断できる。凹部の底面は、第1の
窒化物半導体層、または異種基板のいずれでも良く、好
ましくは異種基板面である。凹部の底面が異種基板面で
あると、窒化物半導体の成長が、異種基板に対し窒化物
半導体に成長し易いことから、第1の窒化物半導体層の
端面への成長を優先して行わせるのに好ましい。
【0021】第2の工程において、保護膜3を形成する
とは、第1の窒化物半導体層2を一部除去して、第1の
窒化物半導体層2の表面に現れる凹凸の形状にあわせて
凸部の上面に、例えば図2のように、保護膜3が形成さ
れるように第1の窒化物半導体層表面に形成することで
ある。凹凸の保護膜3の形成面の形状は、特に限定され
ずいずれの形状でも良く、例えば、前記w/dの関係に
加えて更に、凹凸をされた第1の窒化物半導体層2を上
から見た形状が、ランダムな窪み、ストライプ状、碁盤
面状、ドット状に形成することができる。
【0022】凹凸をストライプ状の形状とする場合、ス
トライプの形状として、例えばストライプ幅を10〜2
0μm、ストライプ間隔(凹部の開口部)を2〜5μm
のものを形成することができる。
【0023】第2の工程で凹凸を形成する方法として
は、第1の窒化物半導体層の一部を取り除くことができ
る方法であればいずれの方法でもよく、例えばエッチン
グ、ダイシング等が挙げられる。エッチングにより、第
1の窒化物半導体層2に部分的(選択的)に凹凸を形成
する場合は、フォトリソグラフィー技術における種々の
形状のマスクパターンを用いて、ストライプ状、碁盤目
状等のフォトマスクを作製し、レジストパターンを第1
の窒化物半導体2に形成してエッチングすることにより
形成できる。また、ダイシングで行う場合は、例えば、
ストライプ状や碁盤目状に形成できる。
【0024】第2の工程において窒化物半導体をエッチ
ングする方法には、ウエットエッチング、ドライエッチ
ング等の方法があり、平滑な面を形成するには、好まし
くはドライエッチングを用いる。ドライエッチングに
は、例えば反応性イオンエッチング(RIE)、反応性
イオンビームエッチング(RIBE)、電子サイクロト
ロンエッチング(ECR)、イオンビームエッチング等
の装置があり、いずれもエッチングガスを適宜選択する
ことにより、窒化物半導体をエッチングしてできる。例
えば、本出願人が先に出願した特開平8−17803号
公報記載の窒化物半導体の具体的なエッチング手段を用
いることができる。また、エッチングによって凹凸を形
成する場合、エッチング面が、図2に示すように異種基
板1に対して第1の窒化物半導体の端面がほぼ垂直とな
る形状、又は順メサ形状や逆メサ形状でもよく、第1の
窒化物半導体層の側面に第2の窒化物半導体層が成長可
能な形状であれば特に限定されない。本発明において、
凹凸のエッチング面が順メサ形状や逆メサ形状である場
合、第1の窒化物半導体層の端面の長さは、第1の窒化
物半導体層の表面(凸部上面)から凹部の底面までの高
さを前記第1の窒化物半導体層の端面の長さ(d)とす
る。
【0025】第2の工程で用いられる保護膜3として
は、保護膜3の表面に窒化物半導体が成長しないか、若
しくは成長しにくい性質を有する材料が挙げられる。保
護膜3として、例えば酸化ケイ素(SiOX)、酸化チ
タン(TiOX)、酸化ジルコニウム(ZrOX)、酸化
アルミニウム(Al23)等の酸化物、窒化ケイ素(S
XY)等の窒化物、またこれらの多層膜の他、Ni、
Mo、Ti、W等の1200℃以上の融点を有する金属
等をあげることができる。これらの保護膜材料は、窒化
物半導体の成長温度600℃〜1100℃の温度にも耐
え、その表面に窒化物半導体が成長しないか、成長しに
くい性質を有している。保護膜材料を窒化物半導体表面
に形成するには、例えば蒸着、スパッタ、CVD等の気
相製膜技術を用いることができる。
【0026】また、第2の工程において、保護膜3は、
凹凸を第1の窒化物半導体層2に形成する方法が、エッ
チングである場合と、ダイシングである場合とで、形成
のされ方が多少異なる。まずエッチングで凹凸を形成す
る場合、第1の窒化物半導体層2上に保護膜を形成後、
その上にレジスト膜を形成しパターンを転写し露光、現
像して部分的に保護膜3を形成した後、第3の工程にて
第1の窒化物半導体2をエッチングすることで凹凸の形
成を行う。次に、ダイシングで段差を形成する場合、第
1の窒化物半導体層2の表面上に保護膜3を形成し(第
2の工程)、この上から所望の形状にダイシング・ソー
で第1の窒化物半導体層2に凹凸を形成する(第3の工
程)と、凸部の上面部分のみに保護膜3が残り図2のよ
うになる。
【0027】保護膜3の膜厚は、特に限定せず、第3の
工程で凹部の第1の窒化物半導体層2の端面から優先し
て成長を始める第2の窒化物半導体層4が、保護膜3上
をあたかも成長したかのように第2の窒化物半導体層4
が横方向に成長し易いように調整されていることが好ま
しい。例えば、保護膜3は薄く形成された方が、保護膜
3上で隣接している第2の窒化物半導体層4同士が接合
し易くなると考えられる。本発明において、凹部の底面
での第1の窒化物半導体2の縦方向の成長を防止する一
実施の形態として、第1の窒化物半導体層の露出された
端面の長さと、凹部の開口部の幅を調整することを挙げ
たが、本発明はこれに限定されない。
【0028】次に、図3は、保護膜及び凹凸を形成され
た凹部の側面(第1の窒化物半導体2の端面)から第2
の窒化物半導体層4を成長させる第4の工程を行った模
式的断面図である。第4の工程においては、保護膜3が
形成されているので、第2の窒化物半導体層4が成長可
能な部分を、第1の窒化物半導体層2の端面と異種基板
1面のみとし、更に凹凸部の形状を調整して第1の窒化
物半導体層2の端面から成長する窒化物半導体層の成長
を、凹部の底部からの成長より、優先されるようにして
ある。この第4の工程において、成長の初期では、凹部
底面からの縦方向のわずかな成長と、凹部側面からの横
方向の成長が起こると推測されるが、成長を続けるうち
に、凹部内の相対する側面から成長している第2の窒化
物半導体4同士が凹部内において接合し、凹部底面から
の成長を制御し最後には成長を中断させる。このように
凹部底面からの成長が中断することにより、図3の斜線
部分に示すように、第2の窒化物半導体層4が成長して
いない空間が形成される傾向がある。更に、凹部内で接
合した第2の窒化物半導体層は、保護膜3の上部に向か
って横方向に成長し、そして図3のように隣接している
第2の窒化物半導体層4同士でつながり、図4のように
第2の窒化物半導体層4があたかも保護膜3上に成長し
たかのような状態になる。このように凹部底面の縦方向
から成長を始めた窒化物半導体の成長を中断させること
により、結晶欠陥の転位を減少させることができ、この
結果、第2の窒化物半導体層の表面に現れる結晶欠陥を
激減させることが可能となる。また、本発明の好ましい
形態においては、凹部の底面からの窒化物半導体の成長
がほとんど起こらない場合がある。このように成長初期
に成長面と成長速度を特定された第2の窒化物半導体層
4は、厚膜に成長させても、結晶欠陥の極めて少ない非
常に良好な結晶性を有する。第2の窒化物半導体層4と
しては、前記第1の窒化物半導体層2と同様の、アンド
ープ又はn型不純物をドープしたGaNを用いることが
できる。
【0029】また第2の窒化物半導体層4は、この上に
素子構造となる窒化物半導体を成長させるための基板と
なるが、素子構造を形成するには異種基板1、第1の窒
化物半導体層2及び保護膜3(以下、異種基板等とする
場合がある。)を予め除去してから行う場合と、異種基
板1等を残して行う場合がある。このため前者の異種基
板1等を除去する場合の第2の窒化物半導体層4の膜厚
は、70μm以上、好ましくは100μm以上、より好
ましくは500μm以上である。この範囲であると異種
基板及び保護膜等を研磨除去しても、第2の窒化物半導
体層4が割れにくくハンドリングが容易となり好まし
い。異種基板1を除去する場合の第2の窒化物半導体層
4の膜厚の上限は特に限定されず、異種基板1の大きさ
や成長方法により適宜調整され、例えば1mm程度の膜
厚に成長させてもよい。
【0030】また後者の異種基板等を残して行う場合の
第2の窒化物半導体層4の膜厚は、特に限定されない
が、100μm以下、好ましくは50μm以下、より好
ましくは20μm以下である。この範囲であると異種基
板と窒化物半導体の熱膨張係数差によるウエハの反りが
防止でき、更に素子基板となる第2の窒化物半導体層4
の上に素子構造となる窒化物半導体を良好に成長させる
ことができる。
【0031】本発明の窒化物半導体の成長方法におい
て、第1の窒化物半導体2、及び第2の窒化物半導体層
4を成長させる方法としては、特に限定されないが、M
OVPE(有機金属気相成長法)、HVPE(ハライド
気相成長法)、MBE(分子線エピタキシー法)、MO
CVD(有機金属化学気相成長法)等、窒化物半導体を
成長させるのに知られている全ての方法を適用できる。
好ましい成長方法としては、膜厚が100μm以下では
MOCVD法を用いると成長速度をコントロールし易
い。また膜厚が100μm以下ではHVPEでは成長速
度が速くてコントロールが難しい。
【0032】また本発明において、第2の窒化物半導体
層4上には、素子構造となる窒化物半導体を形成するこ
とができるので、明細書内において第2の窒化物半導体
層4を素子基板又は窒化物半導体基板と言う場合があ
る。
【0033】また第1の工程における前記異種基板とな
る材料の主面をオフアングルさせた基板、さらにステッ
プ状にオフアングルさせた基板を用いることもできる。
更に好ましい異種基板としては、(0001)面[C面]
を主面とするサファイア、(112−0)面[A面]を主
面とするサファイア、又は(111)面を主面とするス
ピネルである。ここで異種基板が、(0001)面[C
面]を主面とするサファイアであるとき、前記保護膜が
そのサファイアの(112−0)面[A面]に対して垂直
なストライプ形状を有していること[窒化物半導体の
(101−0)[M面]に平行方向にストライプを形成す
ること]が好ましく、また(112−0)面[A面]を主
面とするサファイアであるとき、前記保護膜はそのサフ
ァイアの(11−02)面[R面]に対して垂直なストラ
イプ形状を有していることが好ましく、また(111)
面を主面とするスピネルであるとき、前記保護膜はその
スピネルの(110)面に対して垂直なストライプ形状
を有していることが好ましい。ここでは、保護膜がスト
ライプ形状の場合について記載したが、本発明において
サファイアのA面及びR面、スピネルの(110)面に
窒化物半導体が横方向に成長し易いので、これらの面に
第1の窒化物半導体層2の端面が形成されるように第1
の窒化物半導体2層に凹凸を形成するために保護膜の形
成を考慮することが好ましい。
【0034】本発明に用いられる異種基板について図を
用いて更に詳細に説明する。図5は窒化物半導体の結晶
構造を示すユニットセル図である。窒化物半導体は正確
には菱面体構造であるが、このように六方晶系で近似で
きる。まず本発明の方法において、C面を主面とするサ
ファイアを用い、保護膜はサファイアA面に対して垂直
なストライプ形状とする場合について説明する。例え
ば、図6は主面側のサファイア基板の平面図である。こ
の図はサファイアC面を主面とし、オリエンテーション
フラット(オリフラ)面をA面としている。この図に示
すように保護膜のストライプをA面に対して垂直方向
で、互いに平行なストライプを形成する。図6に示すよ
うに、サファイアC面上に窒化物半導体を選択成長させ
た場合、窒化物半導体は面内ではA面に対して平行な方
向で成長しやすく、垂直な方向では成長しにくい傾向に
ある。従ってA面に対して垂直な方向でストライプを設
けると、ストライプとストライプの間の窒化物半導体が
つながって成長しやすくなり、図1〜図4に示したよう
な結晶成長が容易に可能となる。
【0035】次に、A面を主面とするサファイア基板を
用いた場合、上記C面を主面とする場合と同様に、例え
ばオリフラ面をR面とすると、R面に対して垂直方向
に、互いに平行なストライプを形成することにより、ス
トライプ幅方向に対して窒化物半導体が成長しやすい傾
向にあるため、結晶欠陥の少ない窒化物半導体層を成長
させることができる。
【0036】また次に、スピネル(MgAl24)に対
しても、窒化物半導体の成長は異方性があり、窒化物半
導体の成長面を(111)面とし、オリフラ面を(11
0)面とすると、窒化物半導体は(110)面に対して
平行方向に成長しやすい傾向がある。従って、(11
0)面に対して垂直方向にストライプを形成すると窒化
物半導体層と隣接する窒化物半導体同士が保護膜の上部
でつながって、結晶欠陥の少ない結晶を成長できる。な
おスピネルは四方晶であるため特に図示していない。
【0037】本発明の窒化物半導体素子(以下本発明の
素子と言う場合がある。)について以下に説明する。本
発明の窒化物半導体素子は、前記した本発明の窒化物半
導体の成長法により得られる第2の窒化物半導体層4
(窒化物半導体基板)上に、素子構造となる少なくとも
n型及びp型の窒化物半導体が形成されてなるものであ
る。本発明の窒化物半導体素子を構成する窒化物半導体
としては、特に限定されず、少なくともn型及びp型の
窒化物半導体が積層されていればよい。例えば、n型窒
化物半導体層として、超格子構造を有するn型窒化物半
導体層を有し、この超格子構造のn型層にn電極を形成
することのできるn型窒化物半導体が形成されているも
の等が挙げられる。また、窒化物半導体素子構造を形成
するその他の構成は、例えば電極、素子の形状等、いず
れのものを適用させてもよい。本発明の窒化物半導体素
子の一実施の形態を実施例に示したが、本発明はこれに
限定されない。
【0038】本発明の窒化物半導体素子構造となる窒化
物半導体を成長させる方法は、特に限定されないがMO
VPE(有機金属気相成長法)、HVPE(ハライド気
相成長法)、MBE(分子線エピタキシー法)、MOC
VD(有機金属化学気相成長法)等、窒化物半導体を成
長させるのに知られている全ての方法を適用できる。好
ましい成長方法は、MOCVD法であり、結晶をきれい
に成長させることができる。しかし、MOCVD法は時
間がかかるため、膜厚が厚い場合には時間の短い方法で
行うことが好ましい。また使用目的によって種々の窒化
物半導体の成長方法を適宜選択し、窒化物半導体の成長
を行うことが好ましい。
【0039】
【実施例】以下に本発明の実施例を示すが本発明はこれ
に限定されない。 [実施例1]実施例1における各工程を図1〜図4を用
いて示す。また実施例1はMOCVD法を用いて行っ
た。
【0040】異種基板1として、2インチφ、C面を主
面とし、オリフラ面をA面とするサファイア基板1を反
応容器内にセットし、温度を510℃にして、キャリア
ガスに水素、原料ガスにアンモニアとTMG(トリメチ
ルガリウム)とを用い、サファイア基板1上にGaNよ
りなるバッファ層(図示されていない)を約200オン
グストロームの膜厚で成長させる。
【0041】バッファ層を成長後、TMGのみ止めて、
温度を1050℃まで上昇させる。1050℃になった
ら、原料ガスにTMG、アンモニア、シランガスを用
い、Siを1×1018/cm3ドープしたGaNよりなる
第1の窒化物半導体層2を2μmの膜厚で成長させる。
(図1)
【0042】第1の窒化物半導体層2を成長後、ストラ
イプ状のフォトマスクを形成し、スパッタ装置によりス
トライプ幅15μm、ストライプ間隔(凹部の開口部の
幅)2μmのSiO2よりなる保護膜3を1μmの膜厚
で形成し、続いて、RIE装置によりサファイア基板1
までエッチングしてサファイア基板1を露出させて凹凸
を形成することにより第1の窒化物半導体2の端面を露
出させる(図2)。なお、ストライプ方向は、図6に示
すように、オリフラ面に対して垂直な方向で形成する。
【0043】凹凸部を形成後、反応容器内にセットし、
温度を1050℃で、原料ガスにTMG、アンモニア、
シランガスを用い、Siを1×1018/cm3ドープした
GaNよりなる第2の窒化物半導体層4を30μmの膜
厚で成長させる(図3及び図4)。
【0044】第2の窒化物半導体層4を成長後、ウェー
ハを反応容器から取り出し、SiドープGaNよりなる
窒化物半導体基板を得る。
【0045】得られた第2の窒化物半導体層4(本発明
の窒化物半導体基板)の表面を透過型電子顕微鏡(TE
M)により観察すると結晶欠陥が1×105個/cm2
あり、従来のものにくらべて2ケタ以上減少した。
【0046】[実施例2]実施例1において、成長させ
た第1の窒化物半導体層2の表面上に保護膜を形成し、
次にダイシングを行って凹凸を形成して図2のように凸
部の上面に保護膜3を形成して第1の窒化物半導体層2
の端面を露出させる他は同様にして、第2の窒化物半導
体層4の窒化物半導体基板を得た。得られた窒化物半導
体基板を実施例1と同様に結晶欠陥の数を測定した結
果、実施例1と同様に良好な結果が得られた。
【0047】[実施例3]実施例1において、第1の窒
化物半導体層2をエッチングする際に、第1の窒化物半
導体層2が残る程度にエッチングし凹部の側面(第1の
窒化物半導体層の端面)の幅を1.5μmとする他は同
様にして行った。その結果、実施例1と同様に良好な結
果が得られた。
【0048】[実施例4]実施例1において、第1の窒
化物半導体層2の膜厚を2μm、1μm、4μmにする
他は同様にしてそれぞれ第2の窒化物半導体層4を得
た。その結果、実施例1とほぼ同様にそれぞれ良好な結
果が得られた。
【0049】[実施例5]以下、図7を元に実施例5に
ついて説明する。図7は本発明の成長方法により得られ
た窒化物半導体層を基板とする一実施の形態のLED素
子の構造を示す模式断面図である。
【0050】実施例1で得られたウェーハのサファイア
基板1、バッファ層、第1の窒化物半導体層2、及び保
護膜3を研磨、除去し、第2の窒化物半導体層4の表面
を露出させ、第2の窒化物半導体層4のみにする。但
し、実施例1において、第2の窒化物半導体4を成長さ
せる際に膜厚を200μmとして行った。
【0051】次に、第2の窒化物半導体層4(Siドー
プGaN)を主面とするウェーハをMOVPE装置の反
応容器内にセットし、1050℃でこの第2の窒化物半
導体層4の上にSiを1×1018/cm3ドープしたGa
Nよりなるバッファ層31を成長させる。このバッファ
層31は通常900℃以上の高温で成長させる窒化物半
導体単結晶層であり、先の基板との格子不整合を緩和す
るための低温で成長させるバッファ層とは区別される。
【0052】さらに、バッファ層31の上に膜厚20オ
ングストローム、単一量子井戸構造のIn0.4Ga0.6
よりなる活性層32、膜厚0.3μmのMgを1×10
20/cm3ドープAl0.2Ga0.8Nよりなるp側クラッド
層33、膜厚0.5μmのMgを1×1020/cm3ドー
プGaNよりなるp側コンタクト層34を順に成長させ
る。
【0053】素子構造となるバッファ層31〜p側コン
タクト層34成長後、ウェーハを反応容器から取出し、
窒素雰囲気中で600℃でアニーリングして、p側クラ
ッド層33、p側コンタクト層34を低抵抗にする。そ
の後、p側コンタクト層34側からエッチングを行い、
第2の窒化物半導体層4の表面を露出させる。このよう
に、活性層から下の窒化物半導体層をエッチングにより
露出させ、チップ切断時の「切りしろ」を設けることに
より、切断時にp−n接合面に衝撃を与えにくくなるた
め、歩留も向上し、信頼性の高い素子が得られる。
【0054】エッチング後、p側コンタクト層34の表
面のほぼ全面にNi/Auよりなる透光性のp電極35
を200オングストロームの膜厚で形成し、そのp電極
35の上に、ボンディング用のパッド電極36を0.5
μmの膜厚で形成する。p電極35形成後のチップの平
面図(パッド電極36側から見た図)を図8に示す。
【0055】p側電極形成後、第2の窒化物半導体層4
の素子構造が形成されていない表面全面に、n電極37
を0.5μmの膜厚で形成する。
【0056】その後、n電極側からスクライブし、第2
の窒化物半導体層4のM面(101−0)と、そのM面
に垂直な面で劈開し、300μm角のLEDチップを得
る。このLEDは20mAにおいて、520nmの緑色
発光を示し、出力は従来のサファイア基板上に窒化物半
導体素子構造を成長されたものに比較して2倍以上、静
電耐圧も2倍以上と、非常に優れた特性を示した。
【0057】[実施例6]以下、図9を元に実施例6に
ついて説明する。図9は本発明の成長方法により得られ
た窒化物半導体層を基板とする一実施の形態のレーザ素
子の構造を示す模式断面図である。
【0058】実施例1で得られたウェーハのサファイア
基板1、バッファ層、第1の窒化物半導体2、及び保護
膜3を研磨、除去し、第2の窒化物半導体層4の表面を
露出させ、第2の窒化物半導体層4のみにする。但し、
実施例1において、第2の窒化物半導体層4を成長させ
る際に膜厚を200μmとして行った。
【0059】次に、第2の窒化物半導体層4(Siドー
プGaN)を主面とするウェーハをMOVPE装置の反
応容器内にセットし、この第2の窒化物半導体層4の上
に下記各層を形成する。
【0060】(n側クラッド層43)次に、Siを1×
1019/cm3ドープしたn型Al0.2Ga0.8Nよりなる
第1の層、20オングストロームと、アンドープ(undo
pe)のGaNよりなる第2の層、20オングストローム
とを交互に100層積層してなる総膜厚0.4μmの超
格子構造とする。n側クラッド層43はキャリア閉じ込
め層、及び光閉じ込め層として作用し、Alを含む窒化
物半導体、好ましくはAlGaNを含む超格子層とする
ことが望ましく、超格子層全体の膜厚を100オングス
トローム以上、2μm以下、さらに好ましくは500オ
ングストローム以上、1μm以下で成長させることが望
ましい。超格子層にするとクラックのない結晶性の良い
キャリア閉じ込め層が形成できる。
【0061】(n側光ガイド層44)続いて、Siを1
×1017/cm3ドープしたn型GaNよりなるn型光ガ
イド層44を0.1μmの膜厚で成長させる。このn側
光ガイド層44は、活性層の光ガイド層として作用し、
GaN、InGaNを成長させることが望ましく、通常
100オングストローム〜5μm、さらに好ましくは2
00オングストローム〜1μmの膜厚で成長させること
が望ましい。このn側光ガイド層44は通常はSi、G
e等のn型不純物をドープしてn型の導電型とするが、
特にアンドープにすることもできる。超格子とする場合
には第1の層及び第2の層の少なくとも一方にn型不純
物をドープしてもよいし、またアンドープでも良い。
【0062】(活性層45)次に、Siを1×1017
cm3ドープのIn0.2Ga0.8Nよりなる井戸層、25オ
ングストロームと、Siを1×1017/cm3ドープのI
0.05Ga0.95Nよりなる障壁層、50オングストロー
ムを交互に積層してなる総膜厚175オングストローム
の多重量子井戸構造(MQW)の活性層45を成長させ
る。
【0063】(p側キャップ層46)次に、バンドギャ
ップエネルギーがp側光ガイド層47よりも大きく、か
つ活性層45よりも大きい、Mgを1×1020/cm3
ープしたp型Al0.3Ga0.7Nよりなるp側キャップ層
46を300オングストロームの膜厚で成長させる。こ
のp側キャップ層46はp型としたが、膜厚が薄いた
め、n型不純物をドープしてキャリアが補償されたi
型、若しくはアンドープとしても良く、最も好ましくは
p型不純物をドープした層とする。p側キャップ層17
の膜厚は0.1μm以下、さらに好ましくは500オン
グストローム以下、最も好ましくは300オングストロ
ーム以下に調整する。0.1μmより厚い膜厚で成長さ
せると、p型キャップ層46中にクラックが入りやすく
なり、結晶性の良い窒化物半導体層が成長しにくいから
である。Alの組成比が大きいAlGaN程薄く形成す
るとLD素子は発振しやすくなる。例えば、Y値が0.
2以上のAlYGa1-YNであれば500オングストロー
ム以下に調整することが望ましい。p側キャップ層46
の膜厚の下限は特に限定しないが、10オングストロー
ム以上の膜厚で形成することが望ましい。
【0064】(p側光ガイド層47)次に、バンドギャ
ップエネルギーがp側キャップ層46より小さい、Mg
を1×1018/cm3ドープしたp型GaNよりなるp側
光ガイド層47を0.1μmの膜厚で成長させる。この
層は、活性層の光ガイド層として作用し、n側光ガイド
層44と同じくGaN、InGaNで成長させることが
望ましい。また、この層はp側クラッド層48を成長さ
せる際のバッファ層としても作用し、100オングスト
ローム〜5μm、さらに好ましくは200オングストロ
ーム〜1μmの膜厚で成長させることにより、好ましい
光ガイド層として作用する。このp側光ガイド層は通常
はMg等のp型不純物をドープしてp型の導電型とする
が、特に不純物をドープしなくても良い。なお、このp
型光ガイド層を超格子層とすることもできる。超格子層
とする場合には第1の層及び第2の層の少なくとも一方
にp型不純物をドープしてもよいし、またアンドープで
も良い。
【0065】(p側クラッド層48)次に、Mgを1×
1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる
第1の層、20オングストロームと、Mgを1×1020
/cm3ドープしたp型GaNよりなる第2の層、20オ
ングストロームとを交互に積層してなる総膜厚0.4μ
mの超格子層よりなるp側クラッド層48を形成する。
この層はn側クラッド層43と同じくキャリア閉じ込め
層として作用し、超格子構造とすることによりp型層側
の抵抗率を低下させるための層として作用する。このp
側クラッド層48の膜厚も特に限定しないが、100オ
ングストローム以上、2μm以下、さらに好ましくは5
00オングストローム以上、1μm以下で成長させるこ
とが望ましい。なお本実施例では超格子層をn側クラッ
ド層側にも設けたが、n側クラッド層側よりもp側層側
に超格子層を設けた方が、p層の抵抗値が減少する傾向
にあるため、Vfを低下させる上で好ましい。
【0066】量子構造の井戸層を有する活性層45を有
するダブルへテロ構造の窒化物半導体素子の場合、活性
層45に接して、活性層45よりもバンドギャップエネ
ルギーが大きい膜厚0.1μm以下のAlを含む窒化物
半導体よりなるキャップ層46を設け、そのキャップ層
46よりも活性層から離れた位置に、キャップ層46よ
りもバッドギャップエネルギーが小さいp側光ガイド層
47を設け、そのp側光ガイド層47よりも活性層から
離れた位置に、p側光ガイド層47よりもバンドギャッ
プが大きいAlを含む窒化物半導体を含む超格子層より
なるp側クラッド層48を設けることは非常に好まし
い。しかもp側キャップ層46のバンドギャップエネル
ギーが大きくしてある、n層から注入された電子がこの
キャップ層46で阻止されるため、電子が活性層をオー
バーフローしないために、素子のリーク電流が少なくな
る。
【0067】(p側コンタクト層49)最後に、Mgを
2×1020/cm3ドープしたp型GaNよりなるp側コ
ンタクト層49を150オングストロームの膜厚で成長
させる。p側コンタクト層は500オングストローム以
下、さらに好ましくは400オングストローム以下、2
0オングストローム以上に膜厚を調整する。
【0068】反応終了後、反応容器内において、ウェー
ハを窒素雰囲気中、700℃でアニーリングを行い、p
型層をさらに低抵抗化する。アニーリング後、ウェーハ
を反応容器から取り出し、図9に示すように、RIE装
置により最上層のp型コンタクト層49と、p型クラッ
ド層48とをエッチングして、4μmのストライプ幅を
有するリッジ形状とし、リッジ表面の全面にNi/Au
よりなるp電極51を形成する。次に、図9に示すよう
にp電極51を除くp側クラッド層48、コンタクト層
49の表面にSiO2よりなる絶縁膜50を形成し、こ
の絶縁膜50を介してp電極51と電気的に接続したp
パッド電極52を形成する。
【0069】p側電極形成後、第2の窒化物半導体層4
の素子構造が形成されていない表面全面に、Ti/Al
よりなるn電極53を0.5μmの膜厚で形成し、その
上にヒートシンクとのメタライゼーション用にAu/S
nよりなる薄膜を形成する。
【0070】その後、n電極側53からスクライブし、
第2の窒化物半導体層4のM面(11−00、図5の六
角柱の側面に相当する面)で第2の窒化物半導体層4を
劈開し、共振面を作製する。共振面の両方あるいはどち
らか一方にSiO2とTiO2よりなる誘電体多層膜を形
成し、最後にp電極に平行な方向で、バーを切断してレ
ーザチップとした。次にチップをフェースアップ(基板
とヒートシンクとが対向した状態)でヒートシンクに設
置し、pパッド電極52をワイヤーボンディングして、
室温でレーザ発振を試みたところ、室温において、閾値
電流密度2.0kA/cm2、閾値電圧4.0Vで、発振
波長405nmの連続発振が確認され、1000時間以
上の寿命を示した。
【0071】[実施例7]図10は本発明の成長方法に
より得られた窒化物半導体層を基板とする一実施の形態
のLED素子の構造を示す模式断面図であり、活性層3
2から上の素子構造としては、実施例5のLED素子と
同様の構造を有する。このLED素子は実施例1で得ら
れた第2の窒化物半導体層4の上に、下記の超格子層を
有するn側クラッド層51を成長させる。また、実施例
7においては、サファイア基板1、バッファ層、保護膜
を除去せず行った。実施例7で用いる第2の窒化物半導
体層4は、実施例1において第2の窒化物半導体層4を
成長させる際にSiをドープせずに成長させた。 (n側クラッド層51)Siを1×1019/cm3ドープ
したn型Al0.2Ga0.8Nよりなる第1の層、20オン
グストロームと、アンドープ(undope)のGaNよりな
る第2の層、20オングストロームとを交互に100層
積層してなる総膜厚0.4μmの超格子構造とする。超
格子層にするとクラックのない結晶性の良いキャリア閉
じ込めのクラッド層が形成できる。
【0072】次に、膜厚20オングストロームの単一量
子井戸構造のIn0.4Ga0.6Nよりなる活性層32、膜
厚0.3μmのMgを1×1020ドープAl0.2Ga0.8
Nよりなるp側クラッド層33、膜厚0.5μmのMg
を1×1020ドープGaNよりなるp側コンタクト層3
4が順に積層された構造を有する。そしてp層側からエ
ッチングを行いクラッド層51の表面を露出させてn電
極37を形成し、一方p側コンタクト層のほぼ全面には
透光性のp電極35と、そのp電極35の上に、ボンデ
ィング用のパッド電極36を形成し、図10に示すよう
な同一面側からn電極37とp電極35とを設けた構造
とする。最後にサファイア基板の厚さを50μm程度ま
で研磨して薄くした後、研磨面側をスクライブして35
0μm角の素子とする。
【0073】得られたLED素子は実施例5のLED素
子に比較して、出力は約1.5倍、静電耐圧も約1.5
倍に向上した。
【0074】
【発明の効果】本発明の窒化物半導体の成長方法によ
り、結晶欠陥の非常に少ない結晶性の良好な窒化物半導
体を得ることができる。更に本発明は、結晶性の良好な
窒化物半導体を基板としてこの上に素子構造を構成する
窒化物半導体を成長させると、ライフ時間の伸びた、逆
耐圧が上昇し、寿命特性の良好な窒化物半導体素子を得
ることができる。
【図面の簡単な説明】
【図1】本発明の方法の各工程において得られる窒化物
半導体ウェーハの構造を示す模式的断面図である。
【図2】本発明の方法の各工程において得られる窒化物
半導体ウェーハの構造を示す模式的断面図である。
【図3】本発明の方法の各工程において得られる窒化物
半導体ウェーハの構造を示す模式的断面図である。
【図4】本発明の方法の各工程において得られる窒化物
半導体ウェーハの構造を示す模式的断面図である。
【図5】サファイアの面方位を示すユニットセル図であ
る。
【図6】保護膜のストライプ方向を説明するための基板
主面側の平面図である。
【図7】本発明の方法による基板を用いた窒化物半導体
LED素子の一構造を示す模式断面図である。
【図8】図7の素子をp電極側から見た平面図である。
【図9】本発明の方法による基板を用いた窒化物半導体
LD素子の一構造を示す模式断面図である。
【図10】本発明の方法による基板を用いた窒化物半導
体LED素子の一構造を示す模式断面図である。
【符号の説明】
1・・・・基板 2・・・・第1の窒化物半導体 3・・・・保護膜 4・・・・第2の窒化物半導体

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 窒化物半導体と異なる材料よりなる異種
    基板の上に、第1の窒化物半導体層を成長させる第1の
    工程と、 第1の工程後、第1の窒化物半導体層の上に保護膜を形
    成する第2の工程と、 第2の工程後、第1の窒化物半導体層の端面を露出させ
    るために、第1の窒化物半導体層の一部を除去して凹凸
    を形成する第3の工程と、 第3の工程後、第2の窒化物半導体層を成長させる第4
    の工程とを含み、 更に前記凹凸を形成する際に、凹部の底面に対して露出
    された第1の窒化物半導体層の端面への窒化物半導体の
    成長が優先されるように、露出された第1の窒化物半導
    体層の端面の長さと凹部の開口部の幅とを調整すること
    を特徴とする窒化物半導体の成長方法。
  2. 【請求項2】 前記凹凸の形状が、凹部の開口部の幅
    (w)と、第1の窒化物半導体層の端面の長さ(d)と
    が、0<w/d≦5となるように調整して形成されるこ
    とを特徴とする請求項1に記載の窒化物半導体の成長方
    法。
  3. 【請求項3】 前記凹部の底面が、異種基板面であるこ
    とを特徴とする請求項1又は2に記載の窒化物半導体の
    成長方法。
  4. 【請求項4】 前記窒化物半導体の成長方法で得られる
    第2の窒化物半導体の上に、素子構造となる少なくとも
    n型及びp型の窒化物半導体が形成されていることを特
    徴とする窒化物半導体素子。
JP11937798A 1998-04-28 1998-04-28 窒化物半導体の成長方法及び窒化物半導体素子 Expired - Fee Related JP3436128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11937798A JP3436128B2 (ja) 1998-04-28 1998-04-28 窒化物半導体の成長方法及び窒化物半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11937798A JP3436128B2 (ja) 1998-04-28 1998-04-28 窒化物半導体の成長方法及び窒化物半導体素子

Publications (2)

Publication Number Publication Date
JPH11312825A true JPH11312825A (ja) 1999-11-09
JP3436128B2 JP3436128B2 (ja) 2003-08-11

Family

ID=14760014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11937798A Expired - Fee Related JP3436128B2 (ja) 1998-04-28 1998-04-28 窒化物半導体の成長方法及び窒化物半導体素子

Country Status (1)

Country Link
JP (1) JP3436128B2 (ja)

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055893A1 (fr) * 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur
JP2001156403A (ja) * 1999-11-30 2001-06-08 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体レーザダイオード
WO2001048799A1 (fr) * 1999-12-24 2001-07-05 Toyoda Gosei Co., Ltd. Procédé permettant de produire un semi-conducteur à base de composé nitrure du groupe iii, et dispositif à semi-conducteurs à base de composé nitrure du groupe iii
WO2001048798A1 (en) * 1999-12-24 2001-07-05 Toyoda Gosei Co., Ltd. Method for producing group iii nitride compound semiconductor and group iii nitride compound semiconductor device
WO2002023603A1 (de) * 2000-08-22 2002-03-21 Technische Universität Berlin Verfahren zur epitaxie von (indium, aluminium, gallium)-nitrid auf fremdsubstraten
US6362515B2 (en) 2000-01-13 2002-03-26 Fuji Photo Film Co., Ltd. GaN substrate including wide low-defect region for use in semiconductor element
JP2002252421A (ja) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002531945A (ja) * 1998-11-24 2002-09-24 ノース・キャロライナ・ステイト・ユニヴァーシティ 横方向成長による窒化ガリウム層の製造
JP2002299762A (ja) * 2001-03-30 2002-10-11 Nichia Chem Ind Ltd 窒化物半導体素子
JP2003007616A (ja) * 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd 半導体膜の製造方法
US6566231B2 (en) 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
JP2003518737A (ja) * 1999-12-21 2003-06-10 ノース カロライナ ステート ユニバーシティ 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6617182B2 (en) 1998-09-14 2003-09-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and semiconductor substrate, and method for fabricating the same
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US6720586B1 (en) 1999-11-15 2004-04-13 Matsushita Electric Industrial Co., Ltd. Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same
US6821805B1 (en) 1999-10-06 2004-11-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device, semiconductor substrate, and manufacture method
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
US6855620B2 (en) 2000-04-28 2005-02-15 Toyoda Gosei Co., Ltd. Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
US6861305B2 (en) 2000-03-31 2005-03-01 Toyoda Gosei Co., Ltd. Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6864160B2 (en) * 2000-02-09 2005-03-08 North Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6967122B2 (en) 2000-03-14 2005-11-22 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor and method for manufacturing the same
JP2006114829A (ja) * 2004-10-18 2006-04-27 Rohm Co Ltd 半導体装置およびその製造方法、ならびに半導体装置のための基板
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
US7141444B2 (en) 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
WO2006130623A2 (en) 2005-05-31 2006-12-07 The Regents Of The University Of California Defect reduction of non-polar and semi-polar iii-nitrides with sidewall lateral epitaxial overgrowth (sleo)
US7195993B2 (en) 1998-06-10 2007-03-27 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth into trenches
JP2007184624A (ja) * 1998-07-31 2007-07-19 Sharp Corp 窒化物半導体構造とその製造方法および発光素子
KR100771599B1 (ko) * 2001-02-23 2007-10-31 엘지전자 주식회사 질화물 반도체 박막의 성장 방법
US7388234B2 (en) 1998-07-29 2008-06-17 Sanyo Electric Co. Ltd. Semiconductor device and method of fabricating the same and method of forming nitride based semiconductor layer
WO2008081717A1 (ja) * 2006-12-22 2008-07-10 Showa Denko K.K. Iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
US7429504B2 (en) * 2004-03-16 2008-09-30 Samsung Electronics Co., Ltd. Heterogeneous group IV semiconductor substrates, integrated circuits formed on such substrates, and related methods
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7968361B2 (en) 2006-03-31 2011-06-28 Showa Denko K.K. GaN based semiconductor light emitting device and lamp
CN102479898A (zh) * 2010-11-30 2012-05-30 乐金显示有限公司 发光二极管和用于制造该发光二极管的方法
EP2476134A1 (en) * 2009-09-10 2012-07-18 Optogan OY A method for reducing internal mechanical stresses in a semiconductor structure and a low mechanical stress semiconductor structure
US8492186B2 (en) 2006-12-22 2013-07-23 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor layer, group III nitride semiconductor light-emitting device, and lamp
TWI501421B (zh) * 2010-09-21 2015-09-21 Epistar Corp 光電元件及其製造方法

Cited By (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7195993B2 (en) 1998-06-10 2007-03-27 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth into trenches
US7768030B2 (en) 1998-07-29 2010-08-03 Sanyo Electric Co., Ltd. Nitride based semiconductor device with film for preventing short circuiting
US7977701B2 (en) 1998-07-29 2011-07-12 Sanyo Electric Co., Ltd. Semiconductor device with SiO2 film formed on side surface of nitride based semiconductor layer
US7388234B2 (en) 1998-07-29 2008-06-17 Sanyo Electric Co. Ltd. Semiconductor device and method of fabricating the same and method of forming nitride based semiconductor layer
JP2007184624A (ja) * 1998-07-31 2007-07-19 Sharp Corp 窒化物半導体構造とその製造方法および発光素子
US6815726B2 (en) 1998-09-14 2004-11-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and semiconductor substrate, and method of fabricating the same
US6617182B2 (en) 1998-09-14 2003-09-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and semiconductor substrate, and method for fabricating the same
JP4790909B2 (ja) * 1998-11-24 2011-10-12 ノース・キャロライナ・ステイト・ユニヴァーシティ 横方向成長による窒化ガリウム層の製造
JP2002531945A (ja) * 1998-11-24 2002-09-24 ノース・キャロライナ・ステイト・ユニヴァーシティ 横方向成長による窒化ガリウム層の製造
WO2000055893A1 (fr) * 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US6881651B2 (en) 1999-05-21 2005-04-19 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6930329B2 (en) 1999-07-27 2005-08-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6893945B2 (en) 1999-07-27 2005-05-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride group compound semiconductor
US6818926B2 (en) 1999-07-27 2004-11-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6835966B2 (en) 1999-07-27 2004-12-28 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7176497B2 (en) 1999-07-27 2007-02-13 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor
US6821805B1 (en) 1999-10-06 2004-11-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device, semiconductor substrate, and manufacture method
US6911351B2 (en) 1999-11-15 2005-06-28 Matsushita Electric Industrial Co., Ltd. Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same
US6720586B1 (en) 1999-11-15 2004-04-13 Matsushita Electric Industrial Co., Ltd. Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same
JP2001156403A (ja) * 1999-11-30 2001-06-08 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体レーザダイオード
JP2003518737A (ja) * 1999-12-21 2003-06-10 ノース カロライナ ステート ユニバーシティ 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造
JP4845314B2 (ja) * 1999-12-21 2011-12-28 ノース カロライナ ステート ユニバーシティ 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造
JP2011157272A (ja) * 1999-12-21 2011-08-18 North Carolina State Univ 脆弱なポスト上に窒化ガリウム半導体層を形成する方法及びそれによって製造された窒化ガリウム半導体構造
AU769574B2 (en) * 1999-12-24 2004-01-29 Toyoda Gosei Co. Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
WO2001048799A1 (fr) * 1999-12-24 2001-07-05 Toyoda Gosei Co., Ltd. Procédé permettant de produire un semi-conducteur à base de composé nitrure du groupe iii, et dispositif à semi-conducteurs à base de composé nitrure du groupe iii
AU776768B2 (en) * 1999-12-24 2004-09-23 Toyoda Gosei Co. Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
WO2001048798A1 (en) * 1999-12-24 2001-07-05 Toyoda Gosei Co., Ltd. Method for producing group iii nitride compound semiconductor and group iii nitride compound semiconductor device
US6979584B2 (en) 1999-12-24 2005-12-27 Toyoda Gosei Co, Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US6830948B2 (en) 1999-12-24 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
CN1298023C (zh) * 1999-12-24 2007-01-31 丰田合成株式会社 制备ⅲ族氮化物半导体的方法及ⅲ族氮化物半导体器件
US6362515B2 (en) 2000-01-13 2002-03-26 Fuji Photo Film Co., Ltd. GaN substrate including wide low-defect region for use in semiconductor element
US6864160B2 (en) * 2000-02-09 2005-03-08 North Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6566231B2 (en) 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
US7141444B2 (en) 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US7462867B2 (en) 2000-03-14 2008-12-09 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor devices and method for fabricating the same
US6967122B2 (en) 2000-03-14 2005-11-22 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor and method for manufacturing the same
US7491984B2 (en) 2000-03-31 2009-02-17 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6861305B2 (en) 2000-03-31 2005-03-01 Toyoda Gosei Co., Ltd. Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6855620B2 (en) 2000-04-28 2005-02-15 Toyoda Gosei Co., Ltd. Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
WO2002023603A1 (de) * 2000-08-22 2002-03-21 Technische Universität Berlin Verfahren zur epitaxie von (indium, aluminium, gallium)-nitrid auf fremdsubstraten
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
KR100771599B1 (ko) * 2001-02-23 2007-10-31 엘지전자 주식회사 질화물 반도체 박막의 성장 방법
JP2002252421A (ja) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
JP2003007616A (ja) * 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd 半導体膜の製造方法
JP2002299762A (ja) * 2001-03-30 2002-10-11 Nichia Chem Ind Ltd 窒化物半導体素子
US7429504B2 (en) * 2004-03-16 2008-09-30 Samsung Electronics Co., Ltd. Heterogeneous group IV semiconductor substrates, integrated circuits formed on such substrates, and related methods
JP2006114829A (ja) * 2004-10-18 2006-04-27 Rohm Co Ltd 半導体装置およびその製造方法、ならびに半導体装置のための基板
JP4571476B2 (ja) * 2004-10-18 2010-10-27 ローム株式会社 半導体装置の製造方法
EP1897121A4 (en) * 2005-05-31 2010-11-03 Univ California DEFEKTREDUCTION OF NON-PLANAR AND SEMIPOLAR III NITRIDES WITH LATERAL SIDE-WALL EPITAXIAL SURGIDE (SLEO)
US7955983B2 (en) 2005-05-31 2011-06-07 The Regents Of The University Of California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
EP1897121A2 (en) * 2005-05-31 2008-03-12 The Regents of the University of California Defect reduction of non-polar and semi-polar iii-nitrides with sidewall lateral epitaxial overgrowth (sleo)
WO2006130623A2 (en) 2005-05-31 2006-12-07 The Regents Of The University Of California Defect reduction of non-polar and semi-polar iii-nitrides with sidewall lateral epitaxial overgrowth (sleo)
JP2008542183A (ja) * 2005-05-31 2008-11-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 側壁を用いた選択横方向エピタキシャル成長(sleo)法による無極性および半極性iii族窒化物の欠陥低減方法及び装置
US7968361B2 (en) 2006-03-31 2011-06-28 Showa Denko K.K. GaN based semiconductor light emitting device and lamp
WO2008081717A1 (ja) * 2006-12-22 2008-07-10 Showa Denko K.K. Iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
US8492186B2 (en) 2006-12-22 2013-07-23 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor layer, group III nitride semiconductor light-emitting device, and lamp
EP2476134A1 (en) * 2009-09-10 2012-07-18 Optogan OY A method for reducing internal mechanical stresses in a semiconductor structure and a low mechanical stress semiconductor structure
EP2476134A4 (en) * 2009-09-10 2014-10-08 Optogan Oy METHOD FOR REDUCING INTERNAL MECHANICAL LOADS IN A SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR STRUCTURE WITH LOW MECHANICAL LOAD
TWI501421B (zh) * 2010-09-21 2015-09-21 Epistar Corp 光電元件及其製造方法
CN102479898A (zh) * 2010-11-30 2012-05-30 乐金显示有限公司 发光二极管和用于制造该发光二极管的方法
US8716692B2 (en) 2010-11-30 2014-05-06 Lg Display Co., Ltd. Light emitting diode and method for fabricating the same
CN102479898B (zh) * 2010-11-30 2014-08-13 乐金显示有限公司 发光二极管和用于制造该发光二极管的方法
US8889450B2 (en) 2010-11-30 2014-11-18 Lg Display Co., Ltd. Light emitting diode and method for fabricating the same

Also Published As

Publication number Publication date
JP3436128B2 (ja) 2003-08-11

Similar Documents

Publication Publication Date Title
JP3436128B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP3491538B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP3346735B2 (ja) 窒化物半導体発光素子及びその製造方法
JP4288743B2 (ja) 窒化物半導体の成長方法
JP3791246B2 (ja) 窒化物半導体の成長方法、及びそれを用いた窒化物半導体素子の製造方法、窒化物半導体レーザ素子の製造方法
JP4005275B2 (ja) 窒化物半導体素子
JP4304750B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JPH11191657A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP3456413B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP3659050B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP2000277437A5 (ja)
JP2000299532A (ja) 窒化物半導体レーザ素子
JP3460581B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP2001007447A (ja) 窒化物半導体レーザ素子
JP3446660B2 (ja) 窒化物半導体発光素子
JP3395631B2 (ja) 窒化物半導体素子及び窒化物半導体素子の製造方法
JP4043087B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
JP3796060B2 (ja) 半導体レーザ素子およびその製造方法
JP4337132B2 (ja) 窒化物半導体基板及びそれを用いた窒化物半導体素子
JP3678061B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP4165040B2 (ja) 窒化物半導体基板の製造方法
JP3794530B2 (ja) 窒化物半導体レーザ素子
JP2001044570A (ja) 窒化物半導体レーザ素子
JP2008034862A (ja) 窒化物半導体の成長方法
JP4628651B2 (ja) 窒化物半導体発光素子の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees