JP4337132B2 - 窒化物半導体基板及びそれを用いた窒化物半導体素子 - Google Patents

窒化物半導体基板及びそれを用いた窒化物半導体素子 Download PDF

Info

Publication number
JP4337132B2
JP4337132B2 JP2002373146A JP2002373146A JP4337132B2 JP 4337132 B2 JP4337132 B2 JP 4337132B2 JP 2002373146 A JP2002373146 A JP 2002373146A JP 2002373146 A JP2002373146 A JP 2002373146A JP 4337132 B2 JP4337132 B2 JP 4337132B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
substrate
grown
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002373146A
Other languages
English (en)
Other versions
JP2003238297A (ja
JP2003238297A5 (ja
Inventor
慎一 長濱
修二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2002373146A priority Critical patent/JP4337132B2/ja
Publication of JP2003238297A publication Critical patent/JP2003238297A/ja
Publication of JP2003238297A5 publication Critical patent/JP2003238297A5/ja
Application granted granted Critical
Publication of JP4337132B2 publication Critical patent/JP4337132B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【0001】
【産業上の利用分野】
本発明はLED(発光ダイオード)、SLD(スーパールミネッセントダイオード)、LD(レーザダイオード)等の発光素子、太陽電池、光センサー等の受光素子、あるいはトランジスタ、パワーデバイス等の電子デバイスに使用される窒化物半導体(InXAlYGa1-X-YN、0≦X、0≦Y、X+Y≦1)素子に関する。
【0002】
【従来の技術】
窒化物半導体は高輝度青色LED、純緑色LEDの材料として、フルカラーLEDディスプレイ、交通信号機等で最近実用化されたばかりである。これらの各種デバイスに使用されるLEDは、n型窒化物半導体層とp型窒化物半導体層との間に、単一量子井戸構造(SQW:Single-Quantum- Well)あるいは多重量子井戸構造(MQW:Multi-Quantum- Well)のInGaNよりなる活性層が挟まれたダブルへテロ構造を有している。青色、緑色等の波長はInGaN活性層のIn組成比を増減することで決定されている。また、本出願人は、この材料を用いてパルス電流下、室温での410nmのレーザ発振を世界で初めて発表した{例えば、Jpn.J.Appl.Phys.35(1996)L74、Jpn.J.Appl.Phys.35(1996)L217等。このレーザ素子は、InGaNを用いた多重量子井戸構造の活性層を有するダブルへテロ構造を有し、パルス幅2μs、パルス周期2msの条件で、閾値電流610mA、閾値電流密度8.7kA/cm2、410nmの発振を示す。また、本出願人は室温での連続発振にも初めて成功し、発表した。{例えば、日経エレクトロニクス 1996年12月2日号 技術速報、Appl.Phys.Lett.69(1996)3034-、Appl.Phys.Lett.69(1996)4056- 等、このレーザ素子は20℃において、閾値電流密度3.6kA/cm2、閾値電圧5.5V、1.5mW出力において、27時間の連続発振を示す。
【0003】
上記LED素子、レーザ素子共に、窒化物半導体の成長基板にはサファイアが用いられている。周知のようにサファイアは窒化物半導体との格子不整が13%以上もあるため、この上に成長された窒化物半導体の結晶は結晶欠陥が非常に多い。また、サファイアの他に、ZnO、GaAs、Si等の基板を用いた素子も報告されているが、これらの基板も窒化物半導体に格子整合せず、サファイアに比べて結晶性の良い窒化物半導体が成長しにくいため、LEDでさえ実現されていない。
【0004】
結晶性の良い窒化物半導体を成長させる技術として、例えばオフアングルしたサファイア基板上に窒化物半導体を成長させる技術が示されている。(例えば、特開平4−299876、特開平4−323880、特開平5−55631、特開平5−190903等)これらの技術は、連続的にオフアングルさせた基板を成長面とすることにより、GaNとサファイアとの原子間距離を接近させた状態として、結晶性の良い窒化物半導体を得ようとするものであるが、未だ実用化には至っていない。
【0005】
【発明が解決しようとする課題】
窒化物半導体素子の出力、寿命等、数々の特性を向上させるためには、窒化物半導体と格子整合するGaN基板を用いると、結晶欠陥が少なく、結晶性の良い窒化物半導体が成長できることは予測されているが、GaN基板が工業的に存在しないため、サファイア、ZnO、スピネル等の窒化物半導体と異なる材料よりなる基板を用いて、出力、寿命等の向上が図られている。その中でサファイアが最も結晶性の良い窒化物半導体を成長できるため、実用化に至っているが、未だ窒化物半導体を成長させる基板としては満足できるものではなかった。本発明はこのような事情に鑑み成されたものであって、その目的とするところは、窒化物半導体を成長させる基板を改良することによって窒化物半導体素子を長寿命、高効率、高出力、歩留まりの向上とすることにある。
【0006】
【課題を解決するための手段】
我々は基板上に窒化物半導体を成長させるにあたり、ステップ状にオフアングルした異種基板を用いることにより、得られるエピタキシャル成長層の表面が極めて平滑で、表面モフォロジーが良好な状態となることにより、素子の寿命を向上させ、閾値電流を低下させることを新規に見出し本発明を成すに至った。
すなわち、本発明の窒化物半導体素子は、0.05°以上のオフ角でオフアングルする表面を有し、0.05°以上のオフ角でオフアングルする研磨された裏面を有する、ことを特徴とする窒化物半導体基板である。このような窒化物半導体基板の表面に素子構造を積層し、裏面に電極を形成して、窒化物半導体素子とすることができる。ここで、素子構造として、たとえば、少なくともインジウムを含む窒化物半導体層からなる量子井戸構造の活性層を有するとすることができる。
【0007】
【発明の実施の形態】
以下、本発明について詳細に説明する。図1は本発明の窒化物半導体素子に用いられる基板の断面を拡大して示す模式図である。本発明の窒化物半導体素子はこのようにステップ状にオフアングル(傾斜)した異種基板上に成長される。異種基板は窒化物半導体以外の材料であれば特に限定されるものではなく、従来知られている例えばサファイア(C面、A面、R面を含む。)、スピネル、SiC(6H、4Hを含む。)、GaAs、Si、ZnO等が用いられる。
【0008】
従来、オフアングルした異種基板、下地層などの表面の凹凸は、層を堆積するごとに引き継がれ、更には増大若しくは悪化する傾向にあった。このように、従来のオフアングルした異種基板若しくは、その上にバッファ層を設けるだけでは、窒化物半導体エピタキシャル成長層表面は、六角形状若しくは鱗模様のモフォロジーとなる傾向にあり、その凹凸は激しく、得られる素子はこれを跨るように形成されるため、活性層等が湾曲し、閾値電流が増大し、素子の歩留まりを悪化させ、更には得られる素子の寿命特性も悪化していた。しかし、本発明により形成される窒化物半導体基板の表面モフォロジーは、図2に模式的に示すように、ステップ状の段差が形成される。その特徴として、その段差の方向はオフアングルした異種基板のそれにほぼ平行であり、そのテラス部は極めて平坦で面積が大きいため、この平坦なテラス部では素子構造を堆積させるのに優れた状態を実現している。
【0009】
本発明における第1の窒化物半導体層が図2に示すような表面モフォロジーとなるか定かではないが、異種基板のオフ角が0.05°以下であると従来の六角形状若しくは鱗模様のモフォロジーとなり、更に異種基板上に成長させる第1の窒化物半導体層の膜厚を20μm以上とすることで、表面にステップ状の段差が形成され、隣り合う段との間隔(テラス幅)が少なくとも取り出すチップの一辺の長さより広いテラス部を有する窒化物半導体基板が得られる。すなわち、この広いテラス部は、チップサイズで捉えたときその全ての領域において平坦であるため、各層を堆積して素子構造を形成することにより、信頼性の高い素子が得られる。つまり、チップサイズでは、極めて平坦で表面モフォロジーの良好な窒化物半導体基板が実現されている。ここで、チップサイズは特に限定されないが、現在窒化物半導体素子として報告されているチップサイズは、一辺が約300以上1000μm未満であり、本発明に用いられる窒化物半導体基板は、この大きさに十分対応するテラス部を有しており、その大きさとしては約数百〜数千μmのオーダーである。
【0010】
本発明において、素子に用いられる窒化物半導体基板の表面モフォロジーは、上述したことに加えて、窒化物半導体の成長方法及び条件等にも影響される。以下、それらについて詳しく説明する。
【0011】
本発明において、ステップ状にオフアングルした異種基板は、図1に示すようにほぼ水平なテラス部分Aと、段差部分Bとを有している。テラス部分Aの表面凹凸は少なく、ほぼ規則正しく形成されている。なおオフ角θは誇張して図示しているが、成長面の水平面に対して、0.3°しか傾斜していない。このようなオフ角を有するステップ状部分は、基板全体に渡って連続して形成されていることが望ましいが、特に部分的に形成されていても良い。なおオフ角θとは、図1に示すように、複数の段差の底部を結んだ直線と、最上層のステップの水平面との角度を指すものとする。
【0012】
このようなステップ状にオフアングルした異種基板上に窒化物半導体を成長させる。窒化物半導体の成長方法としては、例えばMOVPE(有機金属気相成長法)、MBE(分子線気相成長法)等の膜厚を厳密に制御できる成長法を用いると、数オングストローム〜数十オングストロームの膜厚の活性層を成長させて、量子構造を作製する場合に非常に有利である。また、その他にも窒化物半導体層を成長させる方法として一般的に知られている成長法を用いることができる。
【0013】
本発明において、上述のオフアングルした異種基板の上に成長させる第1の窒化物半導体基板の表面モフォロジーは、上述したようにその条件により様々で定まらないが、オフ角及び第1の窒化物半導体の膜厚に主に依存する傾向にある。またそれに加えて、異種基板に施されたステップ状の段差(高さ)も表面モフォロジーに影響する傾向にある。具体的には、異種基板の段差(高さ)が1〜10原子層の範囲であると、得られる窒化物半導体表面の段差(高さ)がほぼ一定に、ステップの間隔(ステップ幅)も一定になる傾向にある。
【0014】
異種基板のオフ角は、上述したように0.05°以上であれば窒化物半導体基板の表面モフォロジーは、そのほとんどが従来のような六角形状で激しい凹凸とはならず、ステップ状の段差を有するものとなる。好ましくは、0.3°以上とすることで、0.3°未満では僅かながら観られた六角形状の凹凸、すなわちステップ状の段差に六角形状の凹凸が混在するようなことがなくなり、基板表面の全域で、ステップ状の段差が形成される。上限は特に限定されないが、オフ角が大きくなるほどテラス幅が狭くなる傾向にあるため、オフ角が例えば数度以上と大きくなり過ぎると、素子構造の形成が困難になる。更に詳しくは、基板の種類、成長方法によって異なるため限定されないが、例として、サファイア(0001)C面の場合には、好ましくは0.1°以上、更に好ましくは0.3〜0.5°の範囲であると、窒化物半導体層の表面がより平坦になり、テラス幅も広く形成され好ましい。
【0015】
また、本発明において第1の窒化物半導体は、高温、具体的には900℃〜1100℃、好ましくは1050℃で異種基板上に成長される。また、膜厚は少なくとも20μm以上であれば、図2に示すようなステップ状の表面を有し、テラス部が形成される。更に好ましくは、50μm以上の膜厚とすることで、テラス幅がより広く、具体的には素子チップの一辺の長さより十分に広く形成され、且つ基板全面に安定して形成され、更にそのテラス幅もほぼ一定に形成される傾向にある。またその結晶性も良好で、加えてこの膜厚以上であると厚くなるに従いテラス幅が広くなる傾向があるため好ましい。従って、本発明において、窒化物半導体基板を用いて安定して素子を製造するには、第1の窒化物半導体の膜厚を50μm以上にすることが好ましい。
【0016】
本発明の一実施態様として、この厚膜に成長させた第1の窒化物半導体基板をこれより下にある層若しくはこの窒化物半導体基板の一部並びに異種基板を除去して、所望の厚さの単体基板として取り出す場合には、成長させる第1の窒化物半導体の膜厚が少なくとも50μm以上であれば、単体基板として取り扱うことも可能になる。更に好ましくは、機械的強度を確保するために、100μm以上とすることで、製造工程における割れや欠けがほとんどなくなり、単体基板の取り扱いが容易になる。詳しくは、第1の窒化物半導体の膜厚が100μm以上であると、その表面に形成されるテラス幅は、チップサイズにして2つ以上に相当し、数千μmに達するものが形成される傾向にある。膜厚の上限としては、成長条件により異なるが200μm以下であると、ウェーハの反り(異種基板を有する状態での反り)が防止でき、また安定して成長できるため好ましい。得られる窒化物半導体の単体基板としての膜厚は、特に限定されないが実用的にはだいたい100μm程度あれば十分である。
【0017】
このように、オフ角及び第1の窒化物半導体の膜厚、それに加えて異種基板の段差(高さ)を制御することで、極めて平坦で、数千μmに及ぶ広いテラス部を有する窒化物半導体基板が実現でき、またこれを用いることで良好な素子が得られる。
【0018】
本発明において第1の窒化物半導体は、例えばAlN、GaN、AlGaN、InGaN等があるが、好ましくはアンドープ(不純物をドープしない状態、undope)のGaN、n型不純物をドープしたGaN、またSiをドープしたGaNを用いることができる。なぜなら、アンドープのGaNであると結晶性が良好であるため安定して厚膜に成長させることができ、n型不純物ドープGaNであると窒化物半導体基板を挟んで対向するように電極を形成する場合に、その製造において有利となるからである。n型不純物としては、Siの他に、例えばGe,S,Se等がある。
【0019】
本発明において第1の窒化物半導体層表面に形成されるステップ状の段差22は、図2で示すように、ほぼ異種基板の段23に沿って形成されるため、互いの段差方向はほぼ平行になる。ここで、段差方向とは、第1の窒化物半導体層表面に形成される段22若しくは異種基板状の段23に沿う方向で、図1において紙面に対し垂直な方向のことである。
【0020】
上述したように、従来の表面に凹凸がある窒化物半導体層に、素子構造を堆積するとその凹凸は引き継がれ、取り出す素子で考えたとき、チップの領域内で活性層などが大きく湾曲される。このため、このような発光素子は、信頼性に乏しく、また閾値電流も大きくなる。本発明は、前述したテラス部を用いることで、このような従来の問題を解決することができる。ここで、図3は、本発明における第1の窒化物半導体層上に各層が積層する様子を、段差方向に垂直な断面で模式的に示すものである。この図で観るように、本発明において第1の窒化物半導体に素子構造となる各層を積層しても、ステップ状の段差等の表面形態がほぼ維持され、テラス幅、段差(高さ)等にも大きな変化はない。
【0021】
そのため、本発明により得られる窒化物半導体素子がレーザ素子である場合には、段差方向と共振器方向がほぼ平行となるように素子構造を積層することで、良好なレーザ素子が得られる。すなわち、得られるレーザ素子は活性層が湾曲せず、閾値電流も低くなる。上述したように第1の窒化物半導体層表面の段差が、特定の方向に形成されるため、共振器方向と段差方向をほぼ平行(図3において紙面にほぼ垂直な方向)にすることは容易に実現できる。また、前述のテラス部に形成される素子に比べて数は少ないが、図3の斜線部で観るように前記段差を跨いで形成される素子もある。この時、段差方向と共振器方向がほぼ平行である場合とそうでない場合を比べると、平行でないときには導波路が前記段差を交差するように形成され段差部分で湾曲し、閾値電流が大幅に増大し素子の信頼性も大きく低下する。しかし、ほぼ平行な場合にはそれとは異なり、前記段差に平行に導波路があり、素子内においてこの幅数μmの導波路領域が前記段差にかかりにくい。このことから、共振器方向と段差方向がほぼ平行であることにより、段差を跨いで形成された素子であっても、そのほとんどは段差の直上部と導波路領域が重ならず、このような素子はテラス部の素子と比べても、その信頼性及び閾値電流はほぼ同程度のものである。従って、共振器方向を第1の窒化物半導体層表面の段差方向にほぼ平行となるようにレーザ素子を形成することで、そうでないものに比べて、歩留まりの大幅な向上を可能にする。
【0022】
また、オフアングルした異種基板の上に、バッファ層を設けることもできる。この時、バッファ層としては、例えばAlN、GaN、AlGaN、InGaN等を900℃以下の温度で、膜厚数十オングストローム〜数百オングストロームで成長させてなるものである。このバッファ層は、異種基板と窒化物半導体層との格子定数差を緩和するために形成されるが、窒化物半導体の成長方法、基板の種類等によっては省略することも可能である。しかし、バッファ層を含む下地層を異種基板と第1の窒化物半導体層との間に設けることで、異種基板と窒化物半導体層との格子定数差を緩和して結晶欠陥の発生を防止できるため、厚膜で成長させる第1の窒化物半導体層の表面モフォロジーが良好になり、結果として得られる素子の信頼性が向上する。
【0023】
また、下地層として上述したバッファ層に加えて、実施例4に示すような選択成長させた窒化物半導体層を設けることで、窒化物半導体層表面のモフォロジーはより良好なものとなる。この選択成長層は、異種基板、バッファ層、若しくは窒化物半導体層の表面上に、窒化物半導体が成長しないか若しくは成長しにくい性質を有する保護膜を部分的に設けて、選択成長させることにより結晶欠陥の更に少ない窒化物半導体層が得られ、特に窒化物半導体層を安定して厚く成長させることができ、良好な表面モフォロジーの形成に寄与する。また、選択成長層を含む下地層を設けることで、第1の窒化物半導体を数十〜数百μmの膜厚に成長させるために、例えば成長速度の大きいHVPEなどのように成長方法を変えるようなことがあっても、厚膜の窒化物半導体を良質に、安定して製造できる。
【0024】
ここで、選択成長とは、異種基板、バッファ層、若しくは窒化物半導体層等の上に、保護膜を部分的に形成した後、窒化物半導体を成長させると、ある程度厚さ方向に成長した後、横方向の成長が起こり、成膜されることである。ここで、保護膜として、具体的には酸化ケイ素(SiOX)、窒化ケイ素(SiXY)、酸化チタン(TiOX)、酸化ジルコニウム(ZrOX)等の酸化物、窒化物、またこれらの多層膜の他、1200℃以上の融点を有する金属等を用いることができる。保護膜の形成には、例えば蒸着、スパッタ、CVD等の気相成膜技術を用いられ、部分的(選択的)な形成には、フォトリソグラフィー技術を用いることができる。保護膜の形状は特に問うものではなく、例えばドット、ストライプ、碁盤面状の形状で形成できる。保護膜と窓部の表面積を調整する好ましい形態としては、保護膜をストライプ状とし、窓部の幅は例えば3μm以下に調整し、下限値は0.1μm以上にする。ストライプ状の保護膜の幅としては、例として5〜20μmである。この範囲であると結晶欠陥の少ない窒化物半導体層が得られ好ましい。また、ストライプ状の保護膜の膜厚は、例えば0.1〜3μmである。
【0025】
【実施例】
[実施例1]
以下、実施例1について説明する。図4は本発明の成長方法により得られた窒化物半導体層を基板とするレーザ素子の構造を示す模式断面図である。
【0026】
2インチφ、オフアングル角θ=0.3°、ステップ段差(高さ)約1原子層、テラス幅W約40オングストロームのステップを有し、C面を主面とし、オリフラ面をA面として、段差の方向がこのオリフラ面に対して垂直な方向に設けてあるサファイア基板を用意し、MOVPE法により窒化物半導体層を成長させる。先ず、図2に示すようにこのサファイア基板201を反応容器内にセットし、下地層として500℃にてオフアングル面表面にGaNよりなるバッファ層を200オングストロームの膜厚で成長させた。次に、反応容器から取り出した基板を、HVPE装置にセットして、1050℃に加熱し、第1の窒化物半導体203としてSiを1×1018/cm3ドープした膜厚100μmのGaNを成長させた。得られたSiドープGaN(第1の窒化物半導体)の表面は、ステップ状の段が形成されており、段差方向は異種基板のそれにほぼ平行であった。この時、サファイア基板のオリフラ面(A面)は、成長させたSiドープGaN結晶のM面にほぼ対応しており、段差方向はこのオリフラ面にほぼ垂直に形成されているため、GaN結晶のM面にほぼ垂直な方向に形成されている。更にそのテラス部は平坦で、良好な表面モフォロジーを有しており、テラス幅はそのほとんどが約1mmを超えるものであった。得られたウェーハのサファイア基板、バッファ層を研磨、除去し、第1の窒化物半導体層503の表面を露出させ、厚さ約80μmの窒化物半導体層503のみにした。
【0027】
次に、第1の窒化物半導体層503(SiドープGaN)を主面とするウェーハをMOVPE装置の反応容器内にセットし、この第1の窒化物半導体層503の異種基板等を除去して露出された面とは反対の面、すなわちステップ状の段差を有する面上に下記各層を形成する。この時、窒化物半導体の段差方向と共振器方向とが平行になるように、共振器方向をサファイア基板のオリフラ面(A面)に垂直な方向、GaNのM面に垂直に形成する。
【0028】
(n側クラッド層505)
次に、Siを1×1019/cm3ドープしたn型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、アンドープ(undope)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。
【0029】
(n側光ガイド層506)
続いて、Siを1×1017/cm3ドープしたn型GaNよりなるn型光ガイド層44を0.1μmの膜厚で成長させる。
【0030】
(活性層507)
次に、Siを1×1017/cm3ドープのIn0.2Ga0.8Nよりなる井戸層、25オングストロームと、Siを1×1017/cm3ドープのIn0.01Ga0.99Nよりなる障壁層、50オングストロームを交互に積層してなる総膜厚175オングストロームの多重量子井戸構造(MQW)の活性層507を成長させる。
【0031】
(p側キャップ層508)
次に、バンドギャップエネルギーがp側光ガイド層47よりも大きく、かつ活性層507よりも大きい、Mgを1×1020/cm3ドープしたp型Al0.3Ga0.7Nよりなるp側キャップ層508を300オングストロームの膜厚で成長させる。
【0032】
(p側光ガイド層509)
次に、バンドギャップエネルギーがp側キャップ層508より小さい、Mgを1×1018/cm3ドープしたp型GaNよりなるp側光ガイド層509を0.1μmの膜厚で成長させる。
【0033】
(p側クラッド層510)
次に、Mgを1×1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、Mgを1×1020/cm3ドープしたp型GaNよりなる第2の層、20オングストロームとを交互に積層してなる総膜厚0.4μmの超格子層よりなるp側クラッド層510を形成する。
【0034】
(p側コンタクト層511)
最後に、Mgを2×1020/cm3ドープしたp型GaNよりなるp側コンタクト層511を150オングストロームの膜厚で成長させる。
【0035】
反応終了後、反応容器内において、ウェーハを窒素雰囲気中、700℃でアニーリングを行い、p型層をさらに低抵抗化する。アニーリング後、ウェーハを反応容器から取り出し、図4に示すように、RIE装置により最上層のp型コンタクト層511と、p型クラッド層510とをエッチングして、4μmのストライプ幅を有するリッジ形状とした。この時、リッジは、得られる素子の共振器方向が、窒化物半導体基板の段差方向とほぼ平行となるようにする。このリッジ表面の全面にNi/Auよりなるp電極514を形成する。次に、図4に示すようにp電極514を除くp側クラッド層510、コンタクト層511の表面にSiO2よりなる絶縁膜512を形成し、この絶縁膜512を介してp電極514と電気的に接続したpパッド電極513を形成する。
【0036】
p側電極形成後、窒化物半導体層503の素子構造が形成されていない表面全面に、Ti/Alよりなるn電極515を0.5μmの膜厚で形成し、その上にヒートシンクとのメタライゼーション用にAu/Snよりなる薄膜を形成する。
【0037】
その後、n電極側515からスクライブし、第1の窒化物半導体層503の(11−00)M面で劈開し、共振面を作製した。共振面の両方あるいはどちらか一方にSiO2とTiO2よりなる誘電体多層膜を形成し、最後にp電極に平行な方向で、バーを切断して650μm角のレーザチップとした。次にチップをフェースアップ(基板とヒートシンクとが対向した状態)でヒートシンクに設置し、pパッド電極513をワイヤーボンディングして、室温でレーザ発振を試みたところ、室温において、閾値電流密度1.2kA/cm2、閾値電圧4.5Vで、発振波長405nmの連続発振が確認され、寿命特性も良好であった。
【0038】
[実施例2]
比較のため、第1の窒化物半導体層表面の段差方向に垂直になるように共振器方向を設けること以外実施例1と同様にしてレーザ素子を作製した。得られたレーザ素子は、実施例1のそれに比べ、歩留まりが大幅に低下し、得られたレーザ素子の中には閾値電流が高いもの、寿命特性も低下したものがあり、素子特性にばらつきがあった。
【0039】
[実施例3]
オフアングル角θ=0.1°にする他は実施例1と同様にして、窒化物半導体単体基板を作製した。得られた窒化物半導体単体基板は、実施例1で得られたような第1の窒化物半導体表面のステップ状の段差が観られたが、一部は六角形状若しくは鱗模様の凹凸を有する表面モフォロジーであり、これらが基板上に混在していた。また、この単体基板を用いて実施例1と同様に作製したレーザ素子は、実施例1に比べて閾値電流が高くなり、またVfも高くなる傾向にあり、特に六角形状若しくは鱗模様の凹凸に形成されたものはその傾向が顕著であり、加えて素子の信頼性も低下した。
【0040】
[比較例1]
更に、比較例として実施例2の第1の窒化物半導体層の膜厚を5μmとして窒化物半導体基板を作製した場合、その表面モフォロジーは、実施例1乃至2の様なステップ状の段差が観察されず、ウェーハ全体にわたって小さな凹凸が無数に形成されていた。
【0041】
[実施例4]
サファイア基板上の下地層として、バッファ層に加えて選択成長させた窒化物半導体層を設ける。この下地層は、バッファ層を成長させた後、バッファ層表面にストライプ状のフォトマスクを形成し、CVD装置によりストライプ幅10μm、窓部8μmのSiO2よりなる保護膜を0.1μmの膜厚で形成する。この時、ストライプ方向はサファイアA面に対して垂直な方向とした。保護膜34形成後、ウェーハを反応容器に移し、1050℃にて、原料ガスにTMG、アンモニアを用い、アンドープGaNよりなる窒化物半導体層を100μmの膜厚で成長させる。バッファ層と選択成長した窒化物半導体層からなる下地層を形成した後、実施例1と同様に、第1の窒化物半導体層503を形成し、単体基板として取り出し、素子構造を形成して窒化物半導体レーザ素子を作製した。得られたレーザ素子は、実施例1のそれに比べて、ウェーハ当たりの歩留まりが同等以上であり、また、窒化物半導体基板の表面のモフォロジーは、実施例1乃至2に比べてほぼ同程度に良好で、テラス幅も約900μm以上とレーザ素子を取り出すのに十分であった。
【0042】
[実施例5]
オフアングル角θ=0.5°、ステップ段差(高さ)約2原子層のステップを有し、C面を主面とする2インチφのサファイア基板1を用意する。このサファイア基板上にMOVPE法を用いて、図5に示す窒化物半導体よりなるレーザ素子を作製する。
【0043】
(n側コンタクト層603)
前記サファイア基板601を反応容器内にセットし、500℃にてオフアングル面表面にGaNよりなるバッファ層を200オングストロームの膜厚で成長させた後、温度を1050℃にして第1の窒化物半導体としてSiを1×1019/cm3ドープしたGaNよりなるn側コンタクト層603を50μmの膜厚で成長させる。このn側コンタクト層603はAl混晶比X値が0.5以下のAlXGa1-XN(0≦X≦0.5)で成長させることが望ましい。なお図5においてバッファ層は特に図示していない。得られたSiドープGaN層の表面は、テラス幅は平均して約700μm以上と実施例1乃至3に比べて僅かながら狭いが素子の取り出しに十分なステップ状の段差を有しており、またテラス部は実施例1乃至3のそれと同程度に良好であった。
【0044】
次に800℃にして、Siを5×1018/cm3ドープしたIn0.1Ga0.9Nよりなるクラック防止層604を500オングストロームの膜厚で成長させる。このクラック防止層604はInを含むn型の窒化物半導体、好ましくはInGaNで成長させることにより、Alを含む窒化物半導体層中にクラックが入るのを防止することができる。クラック防止層は100オングストローム以上、0.5μm以下の膜厚で成長させることが好ましい。100オングストロームよりも薄いと前記のようにクラック防止として作用しにくく、0.5μmよりも厚いと、結晶自体が黒変する傾向にある。なお、このクラック防止層604は省略することもできる。
【0045】
(n側クラッド層605)
次に、1050℃にして、Siを5×1018/cm3ドープしたn型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、アンドープ(undope)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。n側クラッド層605はキャリア閉じ込め層、及び光閉じ込め層として作用し、Alを含む窒化物半導体、好ましくはAlGaNを含む超格子層とすることが望ましく、超格子層全体の膜厚を100オングストローム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成長させることが望ましい。超格子層にするとクラックのない結晶性の良いキャリア閉じ込め層が形成でき、さらに超格子層を構成する窒化物半導体層において、バンドギャップエネルギーが大きい方の層に不純物を高濃度にドープする、又は、バンドギャップエネルギーが小さい方の層に不純物を高濃度にドープする、変調ドープを行うと閾値が低下する傾向にある。また、バンドギャップエネルギーが大きい窒化物半導体層とバンドギャップエネルギーが小さい窒化物半導体層との不純物濃度を等しくすることもできる。
【0046】
(n側光ガイド層606)
続いて、Siを5×1018/cm3ドープしたn型GaNよりなるn側光ガイド層606を0.1μmの膜厚で成長させる。このn側光ガイド層606は、活性層の光ガイド層として作用し、GaN、InGaNを成長させることが望ましく、通常100オングストローム〜5μm、さらに好ましくは200オングストローム〜1μmの膜厚で成長させることが望ましい。このn側光ガイド層606は通常はSi、Ge等のn型不純物をドープしてn型の導電型とするが、特にアンドープにすることもできる。超格子とする場合には第1の層及び第2の層の少なくとも一方にn型不純物をドープしてもよいし、またアンドープでも良い。
【0047】
(活性層607)
次に、800℃で、アンドープのIn0.2Ga0.8Nよりなる井戸層、25オングストロームと、アンドープIn0.01Ga0.99Nよりなる障壁層、50オングストロームを交互に積層してなる総膜厚175オングストロームの多重量子井戸構造(MQW)の活性層607を成長させる。
【0048】
(p側キャップ層608)
次に、1050℃でバンドギャップエネルギーがp側光ガイド層609よりも大きく、かつ活性層607よりも大きい、Mgを1×1020/cm3ドープしたp型Al0.3Ga0.7Nよりなるp側キャップ層608を300オングストロームの膜厚で成長させる。このp側キャップ層7はp型不純物をドープした層としたが、膜厚が薄いため、n型不純物をドープしてキャリアが補償されたi型、若しくはアンドープとしても良く、最も好ましくはp型不純物をドープした層とする。p側キャップ層608の膜厚は0.1μm以下、さらに好ましくは500オングストローム以下、最も好ましくは300オングストローム以下に調整する。0.1μmより厚い膜厚で成長させると、p型キャップ層608中にクラックが入りやすくなり、結晶性の良い窒化物半導体層が成長しにくいからである。Alの組成比が大きいAlGaN程薄く形成するとLD素子は発振しやすくなる。例えば、Y値が0.2以上のAlYGa1-YNであれば500オングストローム以下に調整することが望ましい。p側キャップ層608の膜厚の下限は特に限定しないが、10オングストローム以上の膜厚で形成することが望ましい。
【0049】
(p側光ガイド層609)
次に、バンドギャップエネルギーがp側キャップ層608より小さい、Mgを1×1020/cm3ドープしたp型GaNよりなるp側光ガイド層609を0.1μmの膜厚で成長させる。この層は、活性層の光ガイド層として作用し、n側光ガイド層5と同じくGaN、InGaNで成長させることが望ましい。また、この層はp側クラッド層9を成長させる際のバッファ層としても作用し、100オングストローム〜5μm、さらに好ましくは200オングストローム〜1μmの膜厚で成長させることにより、好ましい光ガイド層として作用する。このp側光ガイド層は通常はMg等のp型不純物をドープしてp型の導電型とするが、特に不純物をドープしなくても良い。なお、このp側光ガイド層を超格子層とすることもできる。超格子層とする場合には第1の層及び第2の層の少なくとも一方にp型不純物をドープしてもよいし、またアンドープでも良い。
【0050】
(p側クラッド層610)
次に、Mgを1×1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる第1の層、20オングストロームと、Mgを1×1019/cm3ドープしたp型GaNよりなる第2の層、20オングストロームとを交互に積層してなる総膜厚0.4μmの超格子層よりなるp側クラッド層610を成長させる。この層はn側クラッド層605と同じくキャリア閉じ込め層として作用し、超格子構造とすることによりp型層側の抵抗率を低下させるための層として作用する。このp側クラッド層610の膜厚も特に限定しないが、100オングストローム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成長させることが望ましい。特に超格子構造を有する窒化物半導体層をクラッド層とする場合、p層側に超格子層を設ける方が、閾値電流を低下させる上で、効果が大きい。またn側クラッド層605のようにp型不純物を変調ドープすると、閾値が低下しやすい傾向にある。
【0051】
超格子層は、少なくともp側層にあることが好ましく、p側層に超格子層があるとより閾値が低下し好ましい。
【0052】
量子構造の井戸層を有する活性層を有するダブルへテロ構造の窒化物半導体素子の場合、活性層に接して、活性層よりもバンドギャップエネルギーが大きい膜厚0.1μm以下のAlを含む窒化物半導体よりなるキャップ層を設け、そのキャップ層よりも活性層から離れた位置に、キャップ層よりもバッドギャップエネルギーが小さいp側光ガイド層を設け、そのp側光ガイド層よりも活性層から離れた位置に、p側光ガイド層よりもバンドギャップが大きいAlを含む窒化物半導体を含む超格子層よりなるp側クラッド層を設けることは非常に好ましい。しかもp側キャップ層のバンドギャップエネルギーが大きくしてあるため、n層から注入された電子がこのキャップ層で阻止されるため、電子が活性層をオーバーフローしないために、素子のリーク電流が少なくなる。
【0053】
(p側コンタクト層611)
最後に、Mgを2×1020/cm3ドープしたp型GaNよりなるp側コンタクト層611を150オングストロームの膜厚で成長させる。p側コンタクト層は500オングストローム以下、さらに好ましくは400オングストローム以下、20オングストローム以上に膜厚を調整すると、p層抵抗が小さくなるため閾値における電圧を低下させる上で有利である。
【0054】
反応終了後、反応容器内において、ウェーハを窒素雰囲気中、700℃でアニーリングを行い、p層をさらに低抵抗化する。アニーリング後、ウェーハを反応容器から取り出し、図2に示すように、RIE装置により最上層のp側コンタクト層611と、p側クラッド層610とをエッチングして、4μmのストライプ幅を有するリッジ形状とする。この時、リッジは、得られる素子の共振器方向が第1の窒化物半導体(n側コンタクト層603)表面の段差方向に平行となるよう形成される。
【0055】
リッジ形成後、図2に示すように、リッジストライプを中心として、そのリッジストライプの両側に露出したp側クラッド層610をエッチングして、n電極615を形成すべきn側コンタクト層603の表面を露出させる。
【0056】
次にリッジ表面の全面にNi/Auよりなるp電極614を形成する。次に、図2に示すようにp電極614を除くp側クラッド層610、p側コンタクト層611の表面にSiO2よりなる絶縁膜613を形成し、この絶縁膜613を介してp電極614と電気的に接続したpパッド電極612を形成する。一方先ほど露出させたn側コンタクト層603の表面にはWとAlよりなるn電極615を形成する。
【0057】
電極形成後、ウェーハのサファイア基板の裏面を研磨して50μm程度の厚さにした後、サファイアのM面でウェーハを劈開して、その劈開面を共振面としたバーを作製する。一方、ストライプ状の電極と平行な位置でバーをスクライブでチップを分離してレーザ素子を作製する。そのレーザ素子形状が図5である。なおこのレーザ素子を室温でレーザ発振させたところ、実施例1乃至2とほぼ同程度の閾値電流密度であり、素子の歩留まりはテラス幅が狭くなったことにより低下している。しかし、実施例3のようにオフ角が0.3°未満のもののように六角形状の凹凸が混在するようなことはなく、またサファイアC面ジャストの基板面に成長させたレーザ素子に比較して、歩留まりが向上し、閾値電流密度が低下し、素子寿命も大幅に向上した。
【0058】
[実施例6]
サファイア基板のオフアングル角がθ=0.6°であることを除いて、実施例5と同様にして、窒化物半導体単体基板、レーザ素子を作製した。得られた単体基板の表面は、テラス部における実施例1の平坦さに比べて、多少凹凸が目立ち、またテラス幅も狭くなる傾向にあり、得られたレーザ素子の閾値電流も実施例1のそれに比べて、少し高くなっており、素子信頼性も僅かに劣っていた。
【0059】
[実施例7]
図6は本発明の成長方法により得られた窒化物半導体層を基板とする一LED素子の構造を示す模式断面図である。以下、図6を元に実施例7について説明する。
【0060】
サファイア基板のオフアングル角がθ=0.7°であることを除いて実施例4と同様にして、窒化物半導体単体基板703(SiドープGaN)を作製した。この単体基板の表面は、段差が形成されているが実施例4に比べてテラス部の平坦性が僅かに悪化しており、また実施例6に比べても凹凸が目立ち、テラス幅も狭くなっていた。このウェーハをMOVPE装置の反応容器内にセットし、異種基板等を除去して露出した面とは反対の面(ステップ状の段差を有する面)上に、1050℃でSiを1×1018/cm3ドープしたGaNよりなる第2のバッファ層702を成長させる。この第2のバッファ層702は通常900℃以上の高温で成長させる窒化物半導体単結晶層であり、先の基板との格子不整合を緩和するための低温で成長させるバッファ層とは区別される。
【0061】
さらに、第2のバッファ層702の上に膜厚20オングストローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる活性層707、膜厚0.3μmのMgドープAl0.2Ga0.8Nよりなるp側クラッド層710、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層711を順に成長させる。
【0062】
素子構造となる第2のバッファ層702〜p側コンタクト層711成長後、ウェーハを反応容器から取出し、窒素雰囲気中で600℃アニーリングして、p側クラッド層710、p側コンタクト層711を低抵抗にする。その後、p側コンタクト層711側からエッチングを行い、第1の窒化物半導体層703の表面を露出させる。このように、活性層から下の窒化物半導体層をエッチングにより露出させ、チップ切断時の「切りしろ」を設けることにより、切断時にp−n接合面に衝撃を与えにくくなるため、歩留も向上し、信頼性の高い素子が得られる。
【0063】
エッチング後、p側コンタクト層711の表面のほぼ全面にNi/Auよりなる透光性のp電極714を200オングストロームの膜厚で形成し、そのp電極714の上に、ボンディング用のパッド電極712を0.5μmの膜厚で形成する。
【0064】
p側の電極形成後、サファイア基板等を除去して露出した第1の窒化物半導体層703の表面全面に、n電極715を0.5μmの膜厚で形成する。
【0065】
その後、n電極側からスクライブし、第1の窒化物半導体層3のM面(101−0)と、そのM面に垂直な面で劈開し、300μm角のLEDチップを得る。このLEDは20mAにおいて、520nmの緑色発光を示し、オフアングル角が0.05〜0.3°の範囲若しくはそれ以下又はオフアングルを設けていないサファイア基板上に成長されて得られる窒化物半導体素子構造に比較して、閾値電流は低くなり、Vfも良好になり、非常に優れた特性を示した。
【0066】
【発明の効果】
本発明の窒化物半導体素子は、従来の異種基板上に成長させた窒化物半導体層の表面モフォロジーに比べ、大面積で極めて平坦なテラス部を有する窒化物半導体基板を用いることで、素子耐久性に優れ、閾値電流も低くなり、また形成される段差と共振器の方向をほぼ平行にすることで、得られるレーザ素子の歩留まりも良好になった。
【図面の簡単な説明】
【図1】 本発明の窒化物半導体素子に用いられる基板の一部を拡大して示す模式断面図。
【図2】本発明の方法による基板を用いた窒化物半導体LD素子の一構造を示す模式断面図。
【図3】本発明における窒化物半導体基板に各層が堆積する様子を示す模式断面図。
【図4】本発明の一実施例に係る窒化物半導体レーザ素子を示す模式断面図。
【図5】本発明の一実施例に係る窒化物半導体レーザ素子の構造を説明する斜視図。
【図6】本発明の一実施例に係る窒化物半導体LED素子を示す模式断面図。
【符号の説明】
21・・・・テラス
22・・・・段差(段)
23・・・・異種基板に設けられた段差(段)
201,401,601,701・・・・異種基板
702・・・・第2のバッファ層
203,503,603(n側コンタクト層),703・・・・第1の窒化物半導体(窒化物半導体基板)
604・・・・クラック防止層
505,605・・・・n側クラッド層
506,606・・・・n側光ガイド層
507,607,707・・・・活性層
508,608・・・・キャップ層
509,609・・・・p側光ガイド層
510,610,710・・・・p側クラッド層
511,611,711・・・・p側コンタクト層
512,612,712・・・・pパッド電極
513,613・・・・絶縁膜
514,614,714・・・・p電極
515,615,715・・・・n電極

Claims (3)

  1. .05°以上のオフ角でオフアングルする表面を有し、
    0.05°以上のオフ角でオフアングルする研磨された裏面を有する、
    ことを特徴とする窒化物半導体基板。
  2. 請求項1に記載の窒化物半導体基板と、
    前記窒化物半導体基板の表面に積層された素子構造と、
    前記窒化物半導体基板の裏面に形成された電極と、
    を備えたことを特徴とする窒化物半導体素子。
  3. 前記素子構造として、少なくともインジウムを含む窒化物半導体層からなる量子井戸構造の活性層を有することを特徴とする請求項に記載の窒化物半導体素子。
JP2002373146A 1998-09-16 2002-12-24 窒化物半導体基板及びそれを用いた窒化物半導体素子 Expired - Fee Related JP4337132B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002373146A JP4337132B2 (ja) 1998-09-16 2002-12-24 窒化物半導体基板及びそれを用いた窒化物半導体素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26169498 1998-09-16
JP10-261694 1998-09-16
JP2002373146A JP4337132B2 (ja) 1998-09-16 2002-12-24 窒化物半導体基板及びそれを用いた窒化物半導体素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP27830898A Division JP3669848B2 (ja) 1998-09-16 1998-09-30 窒化物半導体レーザ素子

Publications (3)

Publication Number Publication Date
JP2003238297A JP2003238297A (ja) 2003-08-27
JP2003238297A5 JP2003238297A5 (ja) 2005-09-02
JP4337132B2 true JP4337132B2 (ja) 2009-09-30

Family

ID=27790305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002373146A Expired - Fee Related JP4337132B2 (ja) 1998-09-16 2002-12-24 窒化物半導体基板及びそれを用いた窒化物半導体素子

Country Status (1)

Country Link
JP (1) JP4337132B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118813B2 (en) 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
US7339255B2 (en) 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子
WO2007008394A1 (en) 2005-07-11 2007-01-18 Cree, Inc. Laser diode orientation on mis-cut substrates
EP2094439A2 (en) * 2006-12-28 2009-09-02 Saint-Gobain Ceramics & Plastics, Inc. Sapphire substrates and methods of making same
EP2003696B1 (en) * 2007-06-14 2012-02-29 Sumitomo Electric Industries, Ltd. GaN substrate, substrate with epitaxial layer, semiconductor device and method of manufacturing GaN substrate
JP5139010B2 (ja) * 2007-09-06 2013-02-06 住友電気工業株式会社 Iii族窒化物結晶の成長方法
JP5099763B2 (ja) * 2007-12-18 2012-12-19 国立大学法人東北大学 基板製造方法およびiii族窒化物半導体結晶
KR101123352B1 (ko) * 2010-02-24 2012-03-23 한국해양대학교 산학협력단 경사면 실리콘 기판을 이용한 비극성 질화물 박막성장 방법
JP5590665B2 (ja) * 2010-05-28 2014-09-17 学校法人関西学院 ナノメーター標準原器、標準試料、ナノメーター標準原器の製造方法、及び標準試料の製造方法
KR102343099B1 (ko) * 2017-06-07 2021-12-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자

Also Published As

Publication number Publication date
JP2003238297A (ja) 2003-08-27

Similar Documents

Publication Publication Date Title
JP3669848B2 (ja) 窒化物半導体レーザ素子
JP3436128B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP4378070B2 (ja) 窒化物半導体素子
JP3791246B2 (ja) 窒化物半導体の成長方法、及びそれを用いた窒化物半導体素子の製造方法、窒化物半導体レーザ素子の製造方法
JP3491538B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP3659050B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JPH11191657A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP3456413B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP4131101B2 (ja) 窒化物半導体素子の製造方法
JP3660446B2 (ja) 窒化物半導体素子及びその製造方法
JPH1174562A (ja) 窒化物半導体素子
JP4337132B2 (ja) 窒化物半導体基板及びそれを用いた窒化物半導体素子
JP3496512B2 (ja) 窒化物半導体素子
JP3651260B2 (ja) 窒化物半導体素子
JP3395631B2 (ja) 窒化物半導体素子及び窒化物半導体素子の製造方法
JP2000349398A (ja) 窒化物半導体発光素子及びその製造方法
JP2002270971A (ja) 窒化物半導体素子
JP2000252219A (ja) GaN基板の製造方法
JP3678061B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP4873116B2 (ja) 窒化物半導体レーザ素子、及びその製造方法
JP3847000B2 (ja) 窒化物半導体基板上に活性層を備えた窒化物半導体層を有する窒化物半導体素子及びその成長方法
JP3434162B2 (ja) 窒化物半導体素子
JP3525773B2 (ja) 窒化物半導体基板およびそれを用いた窒化物半導体素子
JP4628651B2 (ja) 窒化物半導体発光素子の製造方法
JP2008034862A (ja) 窒化物半導体の成長方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050301

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090621

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees