JP2008542183A - 側壁を用いた選択横方向エピタキシャル成長（ｓｌｅｏ）法による無極性および半極性ｉｉｉ族窒化物の欠陥低減方法及び装置 - Google Patents

側壁を用いた選択横方向エピタキシャル成長（ｓｌｅｏ）法による無極性および半極性ｉｉｉ族窒化物の欠陥低減方法及び装置 Download PDF

Info

Publication number
JP2008542183A
JP2008542183A JP2008514784A JP2008514784A JP2008542183A JP 2008542183 A JP2008542183 A JP 2008542183A JP 2008514784 A JP2008514784 A JP 2008514784A JP 2008514784 A JP2008514784 A JP 2008514784A JP 2008542183 A JP2008542183 A JP 2008542183A
Authority
JP
Japan
Prior art keywords
growth
nonpolar
semipolar
nitride
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008514784A
Other languages
English (en)
Other versions
JP2008542183A5 (ja
JP5570116B2 (ja
Inventor
ビルゲ・エム・イメル
ジェームス・エス・スペック
スティーブン・ピー・デンバース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2008542183A publication Critical patent/JP2008542183A/ja
Publication of JP2008542183A5 publication Critical patent/JP2008542183A5/ja
Application granted granted Critical
Publication of JP5570116B2 publication Critical patent/JP5570116B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

パターニングされたマスクを通してエッチングされたテンプレート材料の側壁からの選択横方向エピタキシャル成長法を用いることにより作製したＩＩＩ族窒化物のａ｛１１−２０｝面およびｍ｛１−１００｝面のような無極性の面、または｛１０−１ｎ｝面のような半極性の面における貫通転位密度を低減する方法を提供する。該方法は、無極性または半極性のＧａＮテンプレートのようなテンプレート材料上にパターニングされたマスクを成膜する工程と、マスク内の開口を通して色々な深さにテンプレート材料をエッチングする工程と、溝の底から垂直に成長する材料が側壁の上部に到達する前に、側壁の上部から横方向に成長した材料を合体させることによって無極性または半極性のＩＩＩ族窒化物を成長する工程を含む。合体した部分はマスクの開口を通して成長して、誘電体マスクの上を横方向に成長して、やがて完全に合体した連続的な膜が得られる。

Description

関連出願の相互参照関係
本出願は米国特許法第１１９条（ｅ）に基づいて、本発明の譲受人に譲渡された以下の同時係属の米国特許出願の優先権を主張するものである。
ビルゲ・Ｍ．イメル（Ｂｉｌｇｅ Ｍ. Ｉｍｅｒ）、ジェームス・Ｓ．スペック（Ｊａｍｅｓ Ｓ. Ｓｐｅｃｋ）、およびスティーブン・Ｐ．デンバース（Ｓｔｅｖｅｎ Ｐ. Ｄｅｎｂａａｒｓ）による米国特許仮出願第６０／６８５，９５２号、２００５年５月３１日出願、発明の名称「単一工程の側壁を用いた選択横方向エピタキシャル成長を用いた無極性窒化ガリウムの欠陥低減（ＤＥＦＥＣＴ ＲＥＤＵＣＴＩＯＮ ＯＦ ＮＯＮ−ＰＯＬＡＲ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＷＩＴＨ ＳＩＮＧＬＥ−ＳＴＥＰ ＳＩＤＥＷＡＬＬ ＬＡＴＥＲＡＬ ＥＰＩＴＡＸＩＡＬ ＯＶＥＲＧＲＯＷＴＨ）」、代理人整理番号３０７９４．１３５−ＵＳ−Ｐ１（２００５−５６５) ；
この出願は参照として本明細書に組み込まれているものとする。
本出願は本発明の譲受人に譲渡された以下の同時係属の出願と関係するものである。
ビルゲ・Ｍ．イメル、ジェームス・Ｓ．スペック、およびスティーブン・Ｐ．デンバースによる米国特許出願第ｘｘ／ｘｘｘ，ｘｘｘ号、本出願と同日に出願、発明の名称「有機金属化学気相成膜法（ＭＯＣＶＤ）による平坦な無極性｛１−１００｝ｍ面窒化ガリウムの成長（ＧＲＯＷＴＨ ＯＦ ＰＬＡＮＡＲＮＯＮ−ＰＯＬＡＲ ｛１−１００｝Ｍ−ＰＬＡＮＥＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＷＩＴＨ ＭＥＴＡＬＯＲＧＡＮＩＣ ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ （ＭＯＣＶＤ））」、代理人整理番号３０７９４．１３６−ＵＳ−Ｕ１（２００５−５６６) 、この出願は米国特許法第１１９条（ｅ）に基づいてつぎの出願の優先権を主張するものである。
ビルゲ・Ｍ．イメル、ジェームス・Ｓ．スペック、およびスティーブン・Ｐ．デンバースによる米国特許仮出願第６０／６８５, ９０８号、２００５年５月３１日出願、発明の名称「有機金属化学気相成膜法（ＭＯＣＶＤ）による平坦な無極性｛１−１００｝ｍ面窒化ガリウムの成長（ＧＲＯＷＴＨ ＯＦ ＰＬＡＮＡＲＮＯＮ−ＰＯＬＡＲ ｛１−１００｝Ｍ−ＰＬＡＮＥＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＷＩＴＨ ＭＥＴＡＬＯＲＧＡＮＩＣ ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ （ＭＯＣＶＤ））」、代理人整理番号３０７９４．１３６−ＵＳ−Ｐ１（２００５−５６６）、
両出願とも参照として本明細書に組み込まれているものとする。
１．本発明の技術分野
本発明は側壁を用いた選択横方向エピタキシャル成長（ＳＬＥＯ）法による無極性および半極性ＩＩＩ族窒化物の欠陥低減方法及び装置に関するものである。
２．関連技術の説明
窒化物ガリウム（ＧａＮ）とその３元および４元の化合物は、可視光および紫外光の高出力、高性能光電子デバイスおよび電子デバイスの作製における主要な材料候補である。これらのデバイスは通常は薄膜として、分子線エピタキシー法（ＭＢＥ）、有機金属化学気相成膜法（ＭＯＣＶＤ）またはハイドライド気相成長法（ＨＶＰＥ）のような成長技術を用いてエピタキシャルに成長される。基板の選択は、ＩＩＩ族窒化物の成長方向を決める上で決定的に重要である。窒化物の成長に対して最も広く用いられる基板のいくつかは、ＳｉＣ、Ａｌ2 Ｏ3 、およびＬｉＡｌＯ2 を含むものである。これらの基板は色々な結晶方位のものが市販されていて、ＧａＮのａ面、ｍ面、またはｃ面成長を実現する。
図１（ａ）と１（ｂ）は六方晶系ＧａＮの、関心のある結晶学的な方位と面を示す概略図である。具体的には、これらの概略図は六方晶系ウルツ鉱型ＧａＮの、関心のある異なる結晶学的成長方位および面を示し、図１（ａ）は結晶学的方位ａ１、ａ２、ａ３、ｃ、＜１０−１０＞、および＜１１−２０＞を示し、図１（ｂ）はａ（１１−２０）面、ｍ（１０−１０）面、およびｒ（１０−１２）面を示す。図１（ｂ）の塗りつぶしパターンは関心のある面を示そうとするものであり、構造中の材料を表そうとするものではない。
成長条件（圧力、温度、および前駆体流量）の大きな窓（許容範囲）とその安定性によって、ｃ面ＧａＮを成長することは比較的容易である。それ故に、ほとんど全てのＧａＮベースのデバイスは極性のあるｃ軸に沿って成長される。しかしながら、ｃ面成長の結果として、各材料層は層の反対の面に電子と正孔が分離されることになる。更に、隣接する層間の界面の歪が圧電分極を誘起し、更なる電荷分離を引き起こす。分極の結果として起こるバンドの曲がりと電子正孔分離を概略的に示す図２（ａ）および２（ｂ）はこの効果を示していて、図２（ａ）はｃ面量子井戸におけるエネルギー（ｅＶ）対深さ（ｎｍ）を表す図であって、一方、図２（ｂ）は無極性量子井戸におけるエネルギー（ｅＶ）対深さ（ｎｍ）を表す図である。
このような分極効果は電子と正孔の再結合の起こる確率を低減し、その結果、デバイスの特性は貧弱なものになる。ＧａＮ光電子デバイスにおける圧電分極効果を除去するための１つの可能な方法は、デバイスをａ｛１１−２０｝面およびｍ｛１−１００｝面のような無極性の面上に成長することである。このような面はＧａとＮの原子を同数含み、したがって電荷中性である。
ＧａＮ材料の特性が悪いもうひとつの理由は、格子整合する基板が存在しないことによる欠陥の存在である。ＧａＮのバルク結晶は広くは入手できないので、単純に結晶を切断して、引き続くデバイス再成長のための結晶表面を実現することは出来ない。全てのＧａＮ薄膜は、最初はヘテロエピタキシャルに、即ちＧａＮとは格子整合しない異種基板上に成長される。
デバイス特性を改良するために、ＧａＮ薄膜内の転位密度を低減する目的で益々の努力が続けられている。関係のある欠陥の２つの主要なタイプは貫通転位と積層欠陥である。極性のあるｃ面ＧａＮ薄膜における転位と積層欠陥の密度を低減させる主な手段は、（ＬＥＯ、ＥＬＯ或いはＥＬＯＧなどの）単一工程および２工程選択横方向エピタキシャル成長、選択領域エピタキシー、カンチレバーおよびペンデオ・エピタキシーを含む色々な選択横方向成長技術を用いることである。これらのプロセスの基本は、横方向成長を垂直方向成長よりも起こりやすくして、薄膜の表面に垂直な方向への転位の伝播を（マスクを用いて）阻止する、または起こりにくくすることである。このような転位低減技術は、ＨＶＰＥおよびＭＯＣＶＤによってｃ面ＧａＮ成長に対して精力的に開発されてきた。
本発明は全ての成長技術の中で、無極性ａ面およびｍ面ＧａＮの側壁を用いた選択横方向エピタキシャル成長（ＳＬＥＯ）の、初めての成功例である。ここに記述する本発明の前には、ａ面およびｍ面ＧａＮのＳＬＥＯは実施されたことがない。
本発明の一般的な目的は、誘電体マスクを通してエッチングされた窒化物材料の側壁を用いた選択横方向成長法を用いて、高品質の（欠陥密度が最小の）無極性ａ｛１１−２０｝面およびｍ｛１−１００｝面および半極性｛１０−１ｎ｝面を持つＩＩＩ族窒化物材料を作製することである。この方法は、無極性または半極性ＩＩＩ族窒化物テンプレート上にパターニングされたマスクを成膜する工程と、該マスクの開口を通して色々な深さまでテンプレート材料をエッチングする工程と、溝の底から垂直方向に成長する材料が表面に到達する前に、側壁の上部から横方向に成長して合体させることによって無極性または半極性エピタキシャル薄膜を再成長する工程を含むものである。合体した材料はマスクの開口を通って成長し、その後、誘電体マスクの上を横方向に成長して、完全に合体した連続的な薄膜が形成される。
ｒ−Ａｌ2 Ｏ3 の上面のａ−ＧａＮのような、ヘテロエピタキシャルに成長した、これらの平坦な無極性材料は薄膜中に約１０10ｃｍ-2の転位密度と（ｃ軸に直交して配向した）３．８×１０5 ｃｍ-1の積層欠陥密度を含んでいる。単一工程の選択横方向エピタキシャル成長を用いることによって、転位密度は約１０7 〜約１０9 ｃｍ-2に低減でき、積層欠陥は窒素面上だけに局在させることができる。本発明では側壁選択横方向エピタキシャル成長技術を用いることで、横方向成長領域にだけでなく窓領域においても欠陥を除去することによって、転位密度を更に低い値に低減することができる。また、ガリウム（Ｇａ）面成長を促進して窒素（Ｎ）面成長を制限することによって、積層欠陥密度を１桁低くすることが出来る。
本発明はまた、無極性ＩＩＩ族窒化物の方位を利用して分極電界を除去できる。その結果、本発明を利用して作製された材料では長寿命、リーク電流の低減、ドーピング効率の向上および高出力効率などのデバイス特性の改善が可能である。加えて、格子不整合の問題を解決するために必要な厚い無極性および半極性窒化物の自立基板をこの優れた材料上に色々な方法を用いて作製できる。
以下、図面を参照し、対応する部分には一貫して同じ参照番号を付与する。
以下の好ましい実施形態の説明では、添付の図面を参照する。添付の図面は、本明細書の一部を形成し、本発明を実施することができる特定の実施例を例示するために示す。本発明の範囲を逸脱することなく、その他の実施形態を利用してもよく、構造上の変化を施しても良いことは明らかである。
概要
極性のある［０００１］ｃ−方向に（Ｇａ，Ｉｎ，Ａｌ，Ｂ）Ｎ材料を成長すると、主伝導方向に沿って電荷分離を引き起こす分極電界の存在によって光デバイスの特性劣化をまねく。それ故に、最近では、そのような効果を除去してデバイス特性を飛躍的に向上させるために、これらの材料のａ−［１１−２０］およびｍ−［１−１００］方向にそった無極性方向の成長に関する研究が行われている。
極性、半極性および無極性ＩＩＩ族窒化物材料に共通なもうひとつの問題は、欠陥密度が高いということである。欠陥の中で最も共通的に見られるものは、転位と積層欠陥である。転位は、適当なＩＩＩ族窒化物基板がないために、ヘテロエピタキシャル成長において格子不整合の結果生じるものである。積層欠陥は、成長中に積層する原子の順番の乱れによって形成されるものであり、例えばａ面ＧａＮ成長中の側壁の窒素面上に主として生じる。本発明では、Ｇａ面の成長を促進させてＮ面の成長を制限することによって、これら積層欠陥の存在を最小限にとどめている。
直接成長した（Ｇａ，Ｉｎ，Ａｌ，Ｂ）Ｎ材料中の転位密度はきわめて高い。高性能のデバイスは、無極性材料を用いるのと同時に、これら欠陥を低減する、或いは理想的には欠陥を除去することによって実現できる。そのような欠陥の低減はここ数年来、有極性および無極性ＧａＮにおけるＬＥＯ技術を含む色々な方法を用いて行われてきた。これらのプロセスの要点は、垂直方向成長よりも横方向成長を促進することによって、薄膜の表面に垂直に転位が伝播するのを妨げる、或いは抑えることである。ＬＥＯ方法のいずれもが表面上に成膜したマスクを用いることによって、欠陥のある材料の成長を妨げる工程を含む。単一工程のＬＥＯはマスクパターニングと再成長工程を１回だけ含むものであり、処理と成長は簡単であるが、その結果は、欠陥の低減という点で２工程ＬＥＯほどには効果が上がらない。２工程ＬＥＯは欠陥の低減において有効であるが、単一工程ＬＥＯに比べて処理と成長の作業量が文字通り２倍必要である。その結果、今日まで、これらの方法のいずれも簡単かつ同時に十分に効果があるとは言えなかった。本発明のＳＬＥＯを用いると、無極性または半極性窒化物において、単一工程のＬＥＯのような簡単な処理と成長の方法を用いて、２工程ＬＥＯのような有効性のある欠陥の除去が可能である。本発明では、無極性または半極性窒化物材料が、エッチングされた柱の側壁の上部から核形成と成長が始まり、ヘテロエピタキシャル界面（即ち溝の底）から成長する欠陥を含んだ材料が上部に到達する前に、隣り合う柱の側壁の上部と合体する。
本発明はこの材料を用いたデバイスの特性を２つの面で改良する。それは（１）ａ−｛１１−２０｝およびｍ−｛１−１００｝面をもつ無極性材料、或いは半極性｛１０−１ｎ｝面を持つＩＩＩ族窒化物材料の自然な構造的利点を利用することによって、分極の効果を除去または低減すること、および（２）独自の、再現性ある、簡単かつ効果のあがるプロセスと成長方法を用いて欠陥を効率よく除去することである。
技術内容に関する説明
本発明によれば、誘電体マスクを通じて、エッチングされた窒化物材料の側壁からのＬＥＯを用いることによって、無極性および半極性窒化物における貫通転位密度が低減する。前述したように、積層欠陥は垂直方向に向いた面の１つであるＮ面に存在する。本発明によればまた、異方性因子、即ちＧａ−（０００１）面上の成長速度を促進してＮ−（０００−１）面の成長速度を抑制することによって、積層欠陥密度が減少する。色々な成長条件と処理方法を用いて、本発明では、側壁から上方へそして誘電体マスク上へと無極性ＧａＮが横方向成長して合体することが実験的に示された。
図３は、パターニングされたマスクを通してエッチングされたテンプレート材料の側壁からの無極性あるいは半極性ＩＩＩ族窒化物材料のＬＥＯ技術を用いて、無極性あるいは半極性ＩＩＩ族窒化物材料中の貫通転位密度を低減する方法を示す概略図を含んだフローチャートである。
この実施例では、該方法はＡ，Ｂ，およびＣとラベルをした３つのＳＬＥＯ処理工程と、Ｄ，ＥおよびＦとラベルした３つの成長或いは再成長段階を備えている。
工程Ａ−テンプレート材料（１）が適当な基板（２）の上に形成される。テンプレート材料（１）は適当な基板（２）の上に成膜される｛１１−２０｝または｛１−１００｝面或いは｛１０−１ｎ｝面ＧａＮのような無極性あるいは半極性窒化物エピタキシャル薄膜を含んでいてもよい。
工程Ｂ−テンプレート材料（１）上にパターニングされたマスク（３）が形成される。パターニングされたマスク（３）は誘電体マスクであってもよく、テンプレート材料（１）上に色々な手段の１つを用いて成膜されてよい。パターニングされたマスク（３）は１つ以上の開口（４）を備えていてもよく、その開口（４）は下地のテンプレート材料（１）に到達できるような開口穴、或いはストライプを備えている。
工程Ｃ−テンプレート材料（１）はパターニングされたマスク（３）の開口（４）を通してエッチングされて、テンプレート材料（１）内に溝（５）または柱（６）を形成する。溝（５）または柱（６）は側壁（７）を画定する。テンプレート材料（１）がパターニングされたマスク（３）の開口（４）を通してエッチングされるときに、開口（４）の方位は引き続く横方向成長の工程で平坦な側壁（７）を形成するように配向される。
工程Ｃに続いて、テンプレート材料（１）は成長段階のために反応炉内へ装填される。
工程Ｄ−「側面成長」といえる第１の成長段階が行われる。そこでは｛１１−２０｝または｛１−１００｝面或いは｛１０−１ｎ｝面ＧａＮをそなえた無極性あるいは半極性ＩＩＩ族窒化物材料が成長されるが、その場合、溝（５）の底（９）から垂直方向に成長する無極性あるいは半極性ＩＩＩ族窒化物材料が側壁（７）の上部（８）に到達する前に、（矢印で示したように）側壁（７）の上部（８）から横方向に無極性あるいは半極性ＩＩＩ族窒化物材料が先に成長し合体するように成長される。好適には、無極性あるいは半極性ＩＩＩ族窒化物材料はテンプレート材料（１）の露出領域からのみ成長し、パターニングされたマスク（３）の上には成長しない。具体的には、無極性あるいは半極性ＩＩＩ族窒化物材料は側壁（７）の上部（８）と溝（５）の底（９）の両方で核形成し、そこから成長する。溝（５）の底（９）から垂直方向に成長している無極性あるいは半極性ＩＩＩ族窒化物材料はヘテロエピタキシャル界面（１０）から成長した、欠陥を含む材料を含んでいてもよい。側壁（７）の上部（８）から横方向に成長している無極性あるいは半極性ＩＩＩ族窒化物材料を合体させることによって、溝（５）の底（９）から垂直方向に成長している、欠陥を含む材料の成長を妨げ得る。
工程Ｅ−「上方成長」といえる第２の成長段階が行われる。ここでは、第１の成長段階或いは合体工程の後に、無極性あるいは半極性ＩＩＩ族窒化物材料（１１）が（矢印で示したように）開口（４）を通って垂直方向上方に成長する。
工程Ｆ−「横方向成長」といえる第３の成長段階が行われる。ここでは無極性あるいは半極性ＩＩＩ族窒化物材料（１２）が（矢印で示したように）パターニングされたマスク（３）の上を横方向に成長して、横方向成長した無極性あるいは半極性ＩＩＩ族窒化物材料を形成する。この成長過程は横方向成長材料（１２）が完全に合体した連続薄膜を形成するまで続き、すなわち未合体の横方向成長部分が残っていさえすれば続く。
図３の方法の結果、この方法を用いて作製されるデバイス、或いは自立ウェーハ、或いは基板、或いは欠陥密度の低減したテンプレートを提供することができる。
横方向と垂直方向の成長速度の競合関係を補償するために、テンプレート材料（１）はパターニングされたマスク（３）の開口（４）の寸法と同等或いはこの寸法に関連して決定された厚さを持っていることに注意されたい。これに関して、寸法とは開口（４）の幅であり、すなわち側壁（７）の上部（８）が合体しようとする横方向に沿った寸法である。
例えば、補償するために、テンプレート材料（１）の厚さは開口（４）の幅方向の寸法に関係して選択され、この開口（４）はエッチングの後に溝（５）を形成するものであり、溝（５）の底（９）からの成長が側壁（７）の上部（８）に到達する前に、側壁（７）の上部（８）が合体するような間隔を有している。
このことは、もし横方向と垂直方向の成長速度が同等の場合には、開口（４）の寸法はテンプレート材料（１）の厚さ未満にすべきであるということを意味する。あるいは、横方向成長速度が垂直方向成長速度よりも早い場合には、開口（４）の寸法はテンプレート材料（１）の厚さよりも大きくすることが出来る。
同様に、溝（５）の底（８）から成長する、欠陥を含んだ無極性または半極性ＩＩＩ族窒化物材料が側壁（７）の上部（８）に到達する前に、側壁（７）の上部（８）が合体するためには、エッチング工程は開口（４）の寸法と同等またはこの寸法に関連して決定された１つ以上のエッチング深さまでとすればよい。
さらに、溝（５）の底（９）からの成長は、基板（２）までエッチングすることによって、或いは溝（５）の底（９）に別のマスク（３）を成膜することによって防げることができる。少なくとも工程ＡとＣは選択横方向成長技術を用いた成長工程を備えていてもよい。
図３に示した第１（Ｄ）、第２（Ｅ）または第３（Ｆ）の成長段階で横方向成長速度と垂直方向成長速度を制御するために、無極性ａ−｛１１−２０｝面の窒化ガリウム薄膜の成長条件は次のように規定される。すなわち、成長温度は１，０００〜１，２５０℃の範囲、反応炉内の圧力は２０〜７６０Ｔｏｒｒの範囲、Ｖ／ＩＩＩ族比は１００〜３，５００の範囲であり、その条件下では第１、第２または第３の成長段階の少なくとも１つの段階中は、横方向成長速度が垂直方向成長速度よりも大きくなる。この条件は反応炉が異なれば変わるものであり、また成長方法が異なっても変わるものである。
本発明を用いることによって、マスク（３）上および合体した開口（４）（窓）領域上を横方向成長する無極性あるいは半極性ＩＩＩ族窒化物材料中の欠陥を除去または低減することで転位密度を低減する。この点に関して、転位密度は従来の単一工程ＬＥＯを用いた無極性あるいは半極性ＩＩＩ族窒化物材料において達成された値よりも少なくとも１桁低減される。
また、適当な成長条件では、本発明は、無極性ＩＩＩ族窒化物材料のガリウム（Ｇａ）面上の成長速度が大きくなるように促進して、無極性ＩＩＩ族窒化物材料の窒素（Ｎ）面上の成長速度を制限することによって、積層欠陥密度を異方性因子によって低減する。これによって無極性窒化物材料において従来達成された値、或いは従来の単一工程ＬＥＯを用いて達成された値にくらべて、積層欠陥密度を少なくとも１桁低減でき、積層欠陥をＮ面に閉じ込めることができる。
最後に、本発明は、選択横方向成長技術を用いて成長することが出来るあらゆるエピタキシャル材料を用いて実行することが出来る。このように、エピタキシャル材料は無極性｛１１−２０｝または｛１−１００｝面ＧａＮ或いは半極性｛１０−１ｎ｝面ＧａＮのような無極性あるいは半極性ＩＩＩ族窒化物材料を含んでいてもよいが、これだけに限定されるものではない。このように、テンプレート材料も、そこからエピタキシャル材料の核形成と成長が達成できるようなあらゆる材料を含んでいてもよい。
実験結果
実施例として、３μｍの厚さの無極性ａ面またはｍ面ＧａＮ薄膜をｒ面Ａｌ2 Ｏ3 基板上に低温成長ＧａＮの核形成層を用いてＭＯＣＶＤ法によって成膜して、テンプレートを形成する。代替法として、薄膜はｍ面ＳｉＣ上にＡｌＮ核形成層を用いて成膜することも出来る。このテンプレート上に１μｍの厚さのＳｉＯ2 薄膜をプラズマ励起の化学気相成膜法（ＰＥＣＶＤ）を用いて成膜する。通常のフォトリソグラフィを用いてフォトレジストマスク層をパターニングして幅２μｍの開口によって隔てられた幅８μｍのストライプパターンを形成する。ストライプの方向はａ−ＧａＮに対して＜１−１００＞方向、およびｍ−ＧａＮに対して＜１１−２０＞方向が選ばれる。ＧａＮテンプレートの厚さはマスクの窓の幅との関係で選ばれていて、溝の底が上部に到達する前にＧａＮ側壁の上部が合体するような間隔を持った溝を形成するように選ばれている。パターニングされたマスクは次に誘導結合プラズマ（ＩＣＰ）エッチングによってドライエッチングされ、露出したＳｉＯ2 を完全にエッチング除去して垂直なＳｉＯ2 側壁を実現する。残ったフォトレジストは剥離剤で取り除き、続いて、試料は溶剤で洗浄する。ＳｉＯ2 開口を通して露出した３μｍの厚さの無極性ＧａＮは反応性イオンエッチング（ＲＩＥ）を用いて２μｍ以上エッチングされる。試料は再成長の前に最後の溶剤で洗浄される。エッチングによって幅２μｍの開口によって隔てられた幅８μｍのＳｉＯ2 ストライプとなるようにパターニングされた無極性ＧａＮテンプレートからなるウェーハは再成長のためにＭＯＣＶＤ反応炉の中へ装填される。この特定の再成長の間、横方向成長を促進するために低圧で色々なＶ／ＩＩＩ族比のもとで比較的高い成長温度が用いられる。異なる成長段階で横方向成長速度と垂直方向の成長速度を比較しながら制御するためにＶ／ＩＩＩ族比が変えられる。成長過程では、ＧａＮ側壁上と溝の底で露出したＧａＮ材料（またはＡｌ2 Ｏ3 またはＳｉＣ）上にＧａＮが核形成し、エッチングされたＧａＮ側壁の上部で合体し、マスクの開口を通してＳｉＯ2 マスクの上へ成長する。薄膜はそこでＳｉＯ2 マスクの上を横方向に成長し、やがて隣り合うＧａＮストライプと合体する。
図４（ａ）は第１の成長段階においてＭＯＣＶＤによって成長したＳＬＥＯ材料の走査型電子顕微鏡像を示し、図４（ｂ）は、溝の底からの成長を妨げる、ＧａＮの柱の上部からの側壁成長の第一段階を示す概略図である。
ＭＯＣＶＤ法を用いてＳＬＥＯにより成長し合体したａ面ＧａＮ薄膜の例を図５（ａ）および５（ｂ）に断面図として示す。ここで図５（ａ）は合体したＳＬＥＯ材料の走査型電子顕微鏡像であり、図５（ｂ）は合体したＳＬＥＯ材料を更に示す概略図である。
この実施例では、再成長は、上記したように、まず溝の底から成長する、欠陥を含んだ材料が側壁の上部に到達する前に、エッチングされた側壁の上部から横方向に成長した無極性ＧａＮを合体させる（工程Ｄ−第１の成長段階）。次に、合体した材料が開口から上方に向かって成長し（工程Ｅ−第２の成長段階）、そして幅８μｍのマスクストライプ上を成長し（工程Ｆ−第３の成長段階）、ついには隣り合うストライプの無極性材料が合体して、連続する低欠陥密度のａ−ＧａＮ薄膜が形成される。側壁成長を利用することによって貫通転位が妨げられる。そのため合体した薄膜は横方向成長領域内のみならず窓領域においても低い転位密度を持つこととなる。Ｇａ面の水平方向成長速度を大きくすることによって積層欠陥の密度が低減し、Ｎ面成長の領域のみに限定されることになる。
図５（ａ）と５（ｂ）に示すように、そのようなＳＬＥＯ材料が完全に合体した薄膜はＭＯＣＶＤを用いて達成される。無極性ＧａＮのストライプはＳｉＯ2 マスク中の（窓を構成する）幅２μｍの開口を通して成長する。そのマスクは＜１−１００＞方向に平行にパターニングされており、引き続く横方向成長工程において平坦な側壁を得られるようになっている。次に無極性ＧａＮはマスクストライプによって確定された幅８μｍのマスク領域上を成長する。
可能な変更と変形
好ましい実施形態では、無極性或いは半極性ＩＩＩ族窒化物テンプレートのエッチングされた側壁からのＬＥＯプロセスについて記載した。無極性或いは半極性ＩＩＩ族窒化物或いはＧａＮテンプレートが形成できる、代替となる適当な基板材料はａ面およびｍ面ＳｉＣあるいはｒ面Ａｌ2 Ｏ3 を含むが、これに限定されるものではない。側壁成長プロセスのベースとして用いるテンプレート材料は色々な厚さと結晶方位を持つＧａＮ，ＡｌＮ，ＡｌＧａＮおよびＩｎＧａＮを含むが、これに限定されることはなく、如何なる無極性或いは半極性ＩＩＩ族窒化物テンプレート材料であってもよい。この材料はＭＯＣＶＤあるいはＨＶＰＥまたは他の色々な方法を用いる手段によって形成される。このようなテンプレート材料を成長するために、ＧａＮおよびＡｌＮを含むさまざまな核形成層を用いることが出来る。誘電体を含むさまざまなマスク材料と色々な開口の形、開口の間隔、サイズおよび寸法を用いることが出来る。色々なマスクの厚さを持つマスクの成膜方法、および色々な方位を持つマスクのパターン形成技術を本発明の実施に用いてもよく、結果は大きくは変わらない。マスクおよび／またはテンプレート材料のエッチングに際しては、ウェットエッチングやドライエッチングを含む多くの代替のエッチング方法を用いることが出来るが、これらに限定されるものではない。側壁から横方向に成長する材料が合体して、欠陥を含んだ材料が溝の底から垂直方向に成長するのを妨げる限り、テンプレート材料のエッチングの深さは変えることができる。側壁のみからの成長を確実にするために、基板のエッチングをプロセスの中に含ませることも出来る。エッチングによって形成される１つ以上の溝はＵ字形、或いはＶ字形の溝、穴、或いは窪みを含む色々な形を持つものであってよい。
可能性な他の変形としては、上記したようにＩＩＩ族窒化物材料をエッチングした後に、溝の底の上に別のマスクを成膜して、再成長が側壁だけから生じるようにするという方法がありうる。
側壁からの無極性あるいは半極性ＩＩＩ族窒化物の選択横方向成長のために必要な成長パラメータは反応炉ごとに変化する。そのような変化は本発明の一般的な実施形を基本的に変えてしまうものではない。マスク上での薄膜の最終段階の合体は、望ましいことではあるが、本発明の実施に対する必要条件ではない。それ故に、本明細書の開示は、側壁から横方向成長した無極性あるいは半極性ＩＩＩ族窒化物の薄膜が合体した場合にも、あるいは合体しない場合にも適用できる。
ここに記述した本発明、およびその可能な改良形態は、１つの層から次の層へと、合体を達成したあとにＳＬＥＯプロセスを繰り返すことによって複数回適用できる。このように多段階ＳＬＥＯプロセスを行うことによって欠陥密度は更に低減することになる。
本発明は、ＳＬＥＯプロセスと成長の色々な段階において、有機金属化学気相成膜法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、および分子線エピタキシー法（ＭＢＥ）またはこれらの成長方法の組み合わせを含むがこれらには限定されるものではない、いかなる種類の成長方法を用いても実行することが出来る。
利点と改良点
本発明は無極性ＧａＮのＳＬＥＯの実施に関する最初の成功例である。結果としてできるデバイスの分極効果を防ぎながら、無極性あるいは半極性ＩＩＩ族窒化物材料において最も簡単な方法で転位の存在を最も効率的に低減することができる。
一実施例として、図６（ａ）、６（ｂ）および６（ｃ）は原子間力顕微鏡像とＸ線回折ＦＷＨＭ値であり、平坦な無極性ＧａＮと単一工程ＬＥＯによるＧａＮとＳＬＥＯによるＧａＮを横に並べて比較することにより、薄膜品質の劇的な改良を示している。図６（ａ）は平坦なａ−ＧａＮであり、ｒｍｓは約６ｎｍであり、軸上（ｏｎ−ａｘｉｓ）半値全幅（ＦＷＨＭ）は０．２９°（１１０）であり、軸外（ｏｆｆ−ａｘｉｓ）ＦＷＨＭは０．４６°（１０１）である。図６（ｂ）は単一工程ＬＥＯによるａ−ＧａＮであり、ｒｍｓは約５．８２２（０．４６７）ｎｍであり、軸上ＦＷＨＭは０．１７°であり、軸外ＦＷＨＭは０．２７°である。図６（ｃ）はＳＬＥＯによるａ−ＧａＮであり、ｒｍｓは約０．６２０（０．４９９）ｎｍであり、軸上ＦＷＨＭは０．０８２°であり、軸外ＦＷＨＭは０．１１４°である。
平坦な無極性ＧａＮ薄膜は、約１０10ｃｍ-2という高い貫通転位密度と、（ｃ軸に直交するＮ面上で）３．８×１０5 ｃｍ-1の積層欠陥密度を持つことが報告されている。これらの値はＨＶＰＥ或いはＭＯＣＶＤ法による単一工程横方向エピタキシャル成長を用いることによって１桁から２桁低減する。更に本発明を用いると、これら転位と積層欠陥の密度はそれぞれ約１０6 〜１０7 ｃｍ-2と１０3 〜１０4 ｃｍ-1まで低減した。
この発見の行われる以前は、完全に合体した平坦な無極性ＧａＮ薄膜での欠陥密度の低減は、単一工程ＬＥＯおよび２工程ＬＥＯ法を用いて試みられた。しかしながら、この方法のどちらも時間的およびエネルギー的に最も効率のよい方法で、完全に合体した、転位フリーの、再現性のある材料を得ることには成功しなかった。２工程ＬＥＯでは大部分の欠陥を低減することができたけれども、その技術は多大な時間とエネルギーと資源を必要とした。従来の単一工程ＬＥＯは、（処理と成長の工程を１度ずつ含むのみであり）簡単ではあるが、大部分の欠陥を除去することまでは出来なかった。
これら２つの方法の利点を結合した本発見は、たった１度の処理と成長の工程を含むだけで大部分の面積を欠陥フリーにすることによって、大幅な欠陥低減を実現している。言い換えれば、本発明は単一工程ＬＥＯの労力で２工程ＬＥＯの効果を得ている。このように効率の良い欠陥低減と分極電界の除去を同時に実現することは、この材料上に引き続いて成長される電子デバイス、光電子デバイス、および電気機械デバイスの飛躍的改良をもたらすものである。
以前の報告にあったＭＯＣＶＤによるＧａＮの側壁選択横方向成長（ＳＬＥＯ）と同様の技術はペンデオ・エピタキシーとして知られている。この技術は極性ｃ面ＧａＮの成長に対してのみ実施されている。そして本技術は処理と成長において基本的な違いを持つものである。例えば、比較的高価であるＳｉＣ基板が「擬似」マスクとして用いられており、これは成長が側壁でだけ選択的に起こり、基板上には成長しないことを意味する。その結果、材料は基板までエッチングして掘り下げねばならないし、またエッチング工程は基板の中へある深さまで続けられねばならない。その結果、成長は開口窓を通しては開始されない。それ故に、溝の底から垂直方向に成長する材料が側壁の上部に到達する前に、開口窓を通って側壁の上部を合体させる成長に関する変数はない。横方向成長はエッチングされた側壁全体上の核形成とそこからの成長を含んでいる。主たる焦点は柱全体の成長に絞られている。
他の同様の研究は溝からの選択横方向成長（ＬＯＦＴ）とよばれるものであり、柱の上部および底にＳｉＯ2 マスクを成膜した後に、側壁だけを露出させることで、溝からのＧａＮの成長がおこることを示唆する研究である。この技術は極性ｃ−ＧａＮに対してのみ実施された。
バルク結晶が入手不可能であるので、現状ではＧａＮ薄膜はヘテロエピタキシャルに成長しなければならないし、この成長プロセスに対して完全に格子整合がとれた基板は存在しない。その結果、本発明はまた、結果的にホモエピタキシャル成長となるべき自立のＧａＮ基板を成長するために優れた材料ベースをつくりだすものである。
参考文献
次の参考文献は参照として本明細書に組み込まれているものとする。
１． Ｔｓｖｅｔａｎｋａ Ｓ．Ｚｈｅｌｖａ， Ｓｃｏｔｔ Ａ．Ｓｍｉｔｈ，ｅｔ ａｌ．，“Ｐｅｎｄｅｏ‐Ｅｐｉｔａｘｙ‐Ａ ｎｅｗ ａｐｐｒｏａｃｈ ｆｏｒ ｌａｔｅｒａｌ ｇｒｏｗｔｈ ＧａＮ ｓｔｒｕｃｔｕｒｅｓ，”ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ． Ｒｅｓ．４Ｓ１，Ｇ３．３８（１９９９）
２． Ｙ．Ｃｈｅｎ， Ｒ．Ｓｃｈｎｅｉｄｅｒ， Ｙ．Ｗａｎｇ，“Ｄｉｓｌｏｃａｔｉｏｎ ｒｅｄｕｃｔｉｏｎ ｉｎ ＧａＮ ｔｈｉｎ ｆｉｌｍｓ ｖｉａ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ ｆｒｏｍ ｔｒｅｎｃｈｅｓ”， Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，７５（１４）２０６２（１９９９）
３． Ｋｅｖｉｎ Ｌｉｎｔｈｉｃｕｍ， Ｔｈｏｍａｓ Ｇｅｈｒｋｅ， Ｄａｒｒｅｎ Ｔｈｏｍｓｏｎ，ｅｔ ａｌ．，“Ｐｅｎｄｅｏｅｐｉｔａｘｙ ｏｆ ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ ｆｉｌｍｓ，”Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，７５（２）１９６（１９９９）
４． Ｍ．Ｄ．Ｃｒａｖｅｎ， Ｓ．Ｈ．Ｌｉｍ，Ｆ．Ｗｕ， Ｊ．Ｓ．Ｓｐｅｃｋ， Ｓ．Ｐ．ＤｅｎＢａａｒｓ，“Ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ ｒｅｄｕｃｔｉｏｎ ｖｉａ ｌａｔｅｒａｌｌｙ ｏｖｅｒｇｒｏｗｎ ｎｏｎｐｏｌａｒ （１１‐２０） ａ‐ｐｌａｎｅ ＧａＮ，”Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，８１（７）１２０１（２００２）
５． Ｃｈａｎｇｑｉｎｇ Ｃｈｅｎ， Ｒａｎｐｉｎｇ Ｚｈａｎｇ， Ｊｉｎｗｅｉ Ｙａｎｇ ｅｔ ａｌ．，“Ａ ｎｅｗ ｓｅｌｅｃｔｉｖｅ ａｒｅａ ｌａｔｅｒａｌ ｅｐｉｔａｘｙ ａｐｐｒｏａｃｈ ｆｏｒ ｄｅｐｏｓｉｔｉｎｇ ａ‐ｐｌａｎｅ ＧａＮ ｏｖｅｒ ｒ‐ｐｌａｎｅ ｓａｐｐｈｉｒｅ，”Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．４２（２００３）ｐｐ．Ｌ８１８−８２０
結論
これで本発明の好ましい実施形態の説明を終える。本発明の一つ以上の実施形態に関する上記の記述は例示と説明を目的としてなされたものである。開示の形態そのものによって本発明を包括または限定することを意図するものではない。本明細書に記載した工程に付加的な調整部分を加えるなど、本発明の本質部分から基本的に逸脱すること無しに、上記の教示に照らして多くの変更と変形が可能である。本発明の範囲は、この詳細な説明によって限定されるものではなく、本明細書に添付の請求項によってのみ限定されるものである。
図１（ａ）および図１（ｂ）は六方晶系ＧａＮにおける関心のある結晶学的方位と面を概略的に表す図である。 図２（ａ）および図２（ｂ）は分極の結果としてのバンドの曲がりと電子正孔分離を表す概略図である。 ＳＬＥＯの３つの処理工程と３つの再成長の段階を示す、関連概略図を含んだフローチャートである。 図４（ａ）は第１の成長段階でＭＯＣＶＤによって成長したＳＬＥＯ材料の走査型電子顕微鏡像であり、図４（ｂ）は溝の底からの成長を妨げている、ＧａＮの柱の側面上部からの側壁成長の第一段階を示す概略図である。 図５（ａ）は合体したＳＬＥＯ材料の走査型電子顕微鏡像であり、図５（ｂ）は合体したＳＬＥＯ材料を更に示す概略図である。 図６（ａ）、図６（ｂ）、図６（ｃ）は原子間力顕微鏡像とＸ線回折半値全幅の値であり、平坦な無極性ＧａＮ，単一工程ＬＥＯによるＧａＮおよびＳＬＥＯによるＧａＮを横に並べて比較することで、薄膜の品質の劇的な改良を示す図である。

Claims (17)

  1. 無極性および半極性のＩＩＩ族窒化物材料における貫通転位密度を低減する方法であって、
    パターニングされたマスクを通してエッチングされたテンプレート材料の側壁から、無極性または半極性ＩＩＩ族窒化物材料の選択横方向エピタキシャル成長を行うことを特徴とする方法。
  2. 前記材料が無極性または半極性の任意の結晶方位を持つＩＩＩ族窒化物材料であることを特徴とする、請求項１に記載の方法。
  3. （１）前記テンプレート材料上に前記パターニングされたマスクを形成する工程と、
    （２）前記テンプレート材料内に、前記側壁を画定する１つ以上の溝または柱を形成するために、パターニングされたマスク内の１つ以上の開口を通して前記テンプレート材料をエッチングする工程と、および
    （３）無極性または半極性ＩＩＩ族窒化物材料を前記側壁の上部から横方向に、および前記溝の底から垂直に成長する工程と、をさらに備え、
    前記溝の底から垂直に成長する前記ＩＩＩ族窒化物材料が前記側壁の上部に到達する前に、前記側壁の上部から横方向に成長する前記ＩＩＩ族窒化物材料が合体することを特徴とする、請求項１に記載の方法。
  4. 前記側壁の上部から横方向に成長する前記無極性または半極性ＩＩＩ族窒化物材料が、前記溝の底から垂直に成長する無極性または半極性ＩＩＩ族窒化物材料の成長を妨げることを特徴とする、請求項３に記載の方法。
  5. 前記開口が引き続いて行われる横方向成長工程において平坦な側壁を形成するように配列されることを特徴とする、請求項３に記載の方法。
  6. 横方向と垂直方向の成長速度の競合関係を補償するために、前記テンプレート材料が前記開口の寸法に比べて同等か、あるいは該寸法と関連して決定された厚さを持つことを特徴とする、請求項３に記載の方法。
  7. 前記エッチング工程では、前記溝の底から成長する前記無極性または半極性ＩＩＩ族窒化物材料が前記側壁の上部に到達する前に、前記側壁の上部から横方向に成長する前記無極性または半極性ＩＩＩ族窒化物材料が合体するように、前記開口の寸法と同等、または該寸法と関連して決定された１つ以上のエッチング深さまでエッチングを行うことを特徴とする、請求項６に記載の方法。
  8. 前記無極性または半極性ＩＩＩ族窒化物材料は合体した後、前記開口を通って垂直方向上方に成長することを特徴とする、請求項３に記載の方法。
  9. 前記無極性または半極性ＩＩＩ族窒化物材料は合体した後、前記開口を通って成長し、次いでパターニングされたマスク上を横方向に成長して、横方向成長の無極性または半極性ＩＩＩ族窒化物薄膜を形成することを特徴とする、請求項３に記載の方法。
  10. 前記横方向成長の無極性または半極性ＩＩＩ族窒化物材料内の欠陥を除去または低減することによって転位密度が低減することを特徴とする、請求項９に記載の方法。
  11. 従来の単一工程の選択横方向エピタキシャル成長を用いたＩＩＩ族窒化物材料で得られる転位密度よりも、転位密度を少なくとも１桁低減させる工程を更に備えることを特徴とする、請求項３に記載の方法。
  12. 横方向および垂直方向の成長速度を制御するために、ａ｛１１−２０｝面窒化ガリウム（ＧａＮ）薄膜の成長条件は、横方向成長速度が垂直方向の成長速度よりも大きくなるような成長条件であって、異なる成長段階において、温度は１，０００〜１，２５０℃の範囲、反応炉内圧力は２０〜７６０Ｔｏｒｒの範囲、Ｖ／ＩＩＩ族比は１００〜３，５００の範囲のように規定されることを特徴とする、請求項３に記載の方法。
  13. 前記無極性または半極性ＩＩＩ族窒化物材料は露出したテンプレート材料の領域からだけ成長し、前記パターニングされたマスク上には成長しないことを特徴とする、請求項３に記載の方法。
  14. 前記無極性ＩＩＩ族窒化物材料のガリウム（Ｇａ）面上の成長速度を促進して、前記無極性ＩＩＩ族窒化物材料の窒素（Ｎ）面上の成長速度を制限することによって、従来の単一工程の選択横方向エピタキシャル成長を用いた窒化物材料で得られる値よりも、積層欠陥密度を少なくとも１桁低減させ、積層欠陥をＮ面に限定させるという、異方性因子で積層欠陥密度を低減する工程を更に備えることを特徴とする、請求項３に記載の方法。
  15. 基板までエッチングを施すか、または前記溝の底上に付加的なマスクを成膜することによって、前記溝の底からの成長を防止する工程を更に備えることを特徴とする、請求項３に記載の方法。
  16. 請求項１に記載の方法を用いて作製されるデバイス、ウェーハ、基板またはテンプレート。
  17. エピタキシャル成長の無極性または半極性ＩＩＩ族窒化物の薄膜、デバイス、或いは基板の中の貫通転位密度を低減する方法であって、該方法が
    パターニングされたマスクを通してエッチングされたテンプレート材料の側壁からエピタキシャル材料を選択横方向エピタキシャル成長させるステップを備え、該ステップが
    （１）前記テンプレート材料上に前記パターニングされたマスクを形成する工程と、
    （２）前記テンプレート材料内に、側壁と該側壁の上部と１つ以上の底とを備えた１つ以上の溝または柱を形成するために、前記パターニングされたマスクの１つ以上の開口を通して前記テンプレート材料をエッチングする工程と、および
    （３）前記１つ以上の底から垂直方向に成長するエピタキシャル材料が前記上部に到達する前に、前記エピタキシャル材料を前記上部から横方向に成長して合体させる工程と、 （４）前記（３）の成長と合体の工程の後に、前記１つ以上の開口を通して前記エピタキシャル材料を垂直方向に上方に成長させる工程と、
    （５）前記（３）の成長と合体の工程の後に、前記パターニングされたマスクの上を横方向にエピタキシャル材料を成長させ、連続薄膜を形成し得る横方向成長材料を形成する工程と、を備えており、
    上記工程（３）と（５）における成長は横方向成長技術を用いて行うことを特徴とする方法。
JP2008514784A 2005-05-31 2006-05-31 側壁を用いた選択横方向エピタキシャル成長（ｓｌｅｏ）法による無極性および半極性ｉｉｉ族窒化物の欠陥低減方法及び装置 Expired - Fee Related JP5570116B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US68595205P 2005-05-31 2005-05-31
US60/685,952 2005-05-31
PCT/US2006/020996 WO2006130623A2 (en) 2005-05-31 2006-05-31 Defect reduction of non-polar and semi-polar iii-nitrides with sidewall lateral epitaxial overgrowth (sleo)

Publications (3)

Publication Number Publication Date
JP2008542183A true JP2008542183A (ja) 2008-11-27
JP2008542183A5 JP2008542183A5 (ja) 2009-07-09
JP5570116B2 JP5570116B2 (ja) 2014-08-13

Family

ID=37482236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008514784A Expired - Fee Related JP5570116B2 (ja) 2005-05-31 2006-05-31 側壁を用いた選択横方向エピタキシャル成長（ｓｌｅｏ）法による無極性および半極性ｉｉｉ族窒化物の欠陥低減方法及び装置

Country Status (6)

Country Link
US (3) US7361576B2 (ja)
EP (1) EP1897121A4 (ja)
JP (1) JP5570116B2 (ja)
KR (2) KR20120058622A (ja)
TW (1) TW200703463A (ja)
WO (1) WO2006130623A2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130059A (ja) * 2007-11-21 2009-06-11 Rohm Co Ltd 半導体発光素子およびその製造方法
US7885304B2 (en) 2008-03-31 2011-02-08 Sanyo Electric Co., Ltd. Nitride-based semiconductor laser device and method of manufacturing the same
US8022427B2 (en) 2008-04-25 2011-09-20 SanyoElectric Co., Ltd. Nitride-based semiconductor device and method of manufacturing the same
JP2012009785A (ja) * 2010-06-28 2012-01-12 Meijo Univ Ｉｉｉ族窒化物系太陽電池及びその製造方法
JP2013544739A (ja) * 2010-11-08 2013-12-19 コリア フォトニクス テクノロジー インスティテュート 化学リフトオフ方法を用いたｉｉｉ族窒化物基板の製造方法
JP2014509781A (ja) * 2011-03-03 2014-04-21 セレン フォトニクス リミテッド 半導体装置及び製造方法
US9653472B2 (en) 2014-08-22 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor device, method of fabricating the semiconductor device, and method of forming epitaxial layer
JP2017522721A (ja) * 2014-05-20 2017-08-10 サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス） 半極性ｉｉｉ族窒化物層を含む半導体材料の製造方法
JP2017536326A (ja) * 2014-12-04 2017-12-07 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物基板およびそれらの製造方法
JP2018520502A (ja) * 2015-05-05 2018-07-26 セレン フォトニクス リミテッド 半導体テンプレート及び製造方法
JP2019147726A (ja) * 2018-02-28 2019-09-05 株式会社サイオクス 窒化物結晶基板の製造方法、窒化物結晶基板および結晶成長用基板
WO2021192551A1 (ja) * 2020-03-25 2021-09-30 日本電信電話株式会社 半導体層の形成方法

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7846757B2 (en) 2005-06-01 2010-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (Ga,A1,In,B)N thin films, heterostructures, and devices
US7842527B2 (en) 2006-12-11 2010-11-30 The Regents Of The University Of California Metalorganic chemical vapor deposition (MOCVD) growth of high performance non-polar III-nitride optical devices
EP2315253A1 (en) * 2005-03-10 2011-04-27 The Regents of the University of California Technique for the growth of planar semi-polar gallium nitride
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
TWI377602B (en) * 2005-05-31 2012-11-21 Japan Science & Tech Agency Growth of planar non-polar {1-100} m-plane gallium nitride with metalorganic chemical vapor deposition (mocvd)
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
TWI390633B (zh) * 2005-07-13 2013-03-21 Japan Science & Tech Agency 半極性氮化物膜缺陷減少之側向成長方法
US8314016B2 (en) * 2005-10-20 2012-11-20 The United States Of America As Represented By The Secretary Of The Army Low-defect density gallium nitride semiconductor structures and fabrication methods
TWI490918B (zh) * 2006-01-20 2015-07-01 Univ California 半極性氮化（鋁，銦，鎵，硼）之改良成長方法
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
TWI386981B (zh) * 2009-03-23 2013-02-21 Ind Tech Res Inst 氮化物半導體結構及其製造方法
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US8193020B2 (en) 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
EP2087507A4 (en) * 2006-11-15 2010-07-07 Univ California METHOD FOR THE HETEROEPITAXIAL GROWTH OF QUALITATIVELY HIGH-QUALITY N-SIDE-GAN, INN AND AIN AND THEIR ALLOYS THROUGH METALLORGANIC CHEMICAL IMMUNE
JP2010512660A (ja) * 2006-12-11 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 無極性および半極性の発光デバイス
WO2008073414A1 (en) * 2006-12-12 2008-06-19 The Regents Of The University Of California Crystal growth of m-plane and semipolar planes of(ai, in, ga, b)n on various substrates
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8269251B2 (en) * 2007-05-17 2012-09-18 Mitsubishi Chemical Corporation Method for producing group III nitride semiconductor crystal, group III nitride semiconductor substrate, and semiconductor light-emitting device
US20080296626A1 (en) * 2007-05-30 2008-12-04 Benjamin Haskell Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP4825746B2 (ja) * 2007-07-13 2011-11-30 日本碍子株式会社 非極性面ｉｉｉ族窒化物の製造方法
JP4825745B2 (ja) * 2007-07-13 2011-11-30 日本碍子株式会社 非極性面ｉｉｉ族窒化物の製造方法
JP5903714B2 (ja) * 2007-07-26 2016-04-13 ソイテックＳｏｉｔｅｃ エピタキシャル方法およびこの方法によって成長させられたテンプレート
CN101884117B (zh) 2007-09-07 2013-10-02 台湾积体电路制造股份有限公司 多结太阳能电池
KR100998008B1 (ko) 2007-12-17 2010-12-03 삼성엘이디 주식회사 소자 형성용 기판의 제조방법 및 질화물계 반도체 레이저다이오드의 제조방법
KR101510377B1 (ko) * 2008-01-21 2015-04-06 엘지이노텍 주식회사 질화물 반도체 및 수직형 발광 소자의 제조방법
JP5353113B2 (ja) * 2008-01-29 2013-11-27 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
KR101101133B1 (ko) * 2008-06-03 2012-01-05 삼성엘이디 주식회사 질화물 단결정 성장 방법 및 질화물 반도체 발광소자제조방법
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US9331240B2 (en) 2008-06-06 2016-05-03 University Of South Carolina Utlraviolet light emitting devices and methods of fabrication
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8673074B2 (en) 2008-07-16 2014-03-18 Ostendo Technologies, Inc. Growth of planar non-polar {1 -1 0 0} M-plane and semi-polar {1 1 -2 2} gallium nitride with hydride vapor phase epitaxy (HVPE)
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
CN102160145B (zh) 2008-09-19 2013-08-21 台湾积体电路制造股份有限公司 通过外延层过成长的元件形成
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
TWI384548B (zh) * 2008-11-10 2013-02-01 Univ Nat Central 氮化物結晶膜的製造方法、氮化物薄膜以及基板結構
TWI398908B (zh) * 2009-02-27 2013-06-11 Lextar Electronics Corp 半導體層的形成方法
US8178427B2 (en) * 2009-03-31 2012-05-15 Commissariat A. L'energie Atomique Epitaxial methods for reducing surface dislocation density in semiconductor materials
JP5705207B2 (ja) 2009-04-02 2015-04-22 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 結晶物質の非極性面から形成される装置とその製作方法
CN101866831B (zh) * 2009-04-20 2012-03-21 国立中兴大学 低表面缺陷密度的外延基板及其制造方法
KR20120036816A (ko) * 2009-06-01 2012-04-18 미쓰비시 가가꾸 가부시키가이샤 질화물 반도체 결정 및 그 제조 방법
WO2010147357A2 (ko) * 2009-06-15 2010-12-23 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
US8133803B2 (en) * 2009-06-23 2012-03-13 Academia Sinica Method for fabricating semiconductor substrates and semiconductor devices
US8481991B2 (en) * 2009-08-21 2013-07-09 The Regents Of The University Of California Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
CN102484047A (zh) * 2009-08-21 2012-05-30 加利福尼亚大学董事会 在异质界面处具有错配位错的部分或完全驰豫合金上的基于半极性氮化物的装置
FI123319B (fi) * 2009-09-10 2013-02-28 Optogan Oy Menetelmä sisäisten mekaanisten jännitysten vähentämiseksi puolijohderakenteessa ja puolijohderakenne, jossa on vähän mekaanisia jännityksiä
US8629065B2 (en) * 2009-11-06 2014-01-14 Ostendo Technologies, Inc. Growth of planar non-polar {10-10} M-plane gallium nitride with hydride vapor phase epitaxy (HVPE)
TW201118946A (en) * 2009-11-24 2011-06-01 Chun-Yen Chang Method for manufacturing free-standing substrate and free-standing light-emitting device
US8445890B2 (en) * 2010-03-09 2013-05-21 Micron Technology, Inc. Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN102005370B (zh) * 2010-10-12 2013-09-18 北京大学 一种制备同质外延衬底的方法
US8482103B2 (en) 2010-12-09 2013-07-09 Industrial Technology Research Institute Nitride semiconductor template and fabricating method thereof
US9024310B2 (en) * 2011-01-12 2015-05-05 Tsinghua University Epitaxial structure
US8723159B2 (en) 2011-02-15 2014-05-13 Invenlux Corporation Defect-controlling structure for epitaxial growth, light emitting device containing defect-controlling structure, and method of forming the same
KR101237969B1 (ko) * 2011-07-13 2013-02-28 주식회사 판크리스탈 반극성 또는 무극성 질화물 반도체 소자, 웨이퍼 및 그 제조 방법
EP2752894A3 (en) 2011-08-09 2014-10-22 Panasonic Corporation Semiconductor light-emitting device and light source device including the same
US10435812B2 (en) 2012-02-17 2019-10-08 Yale University Heterogeneous material integration through guided lateral growth
US9123533B2 (en) 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
US8946775B2 (en) 2012-08-22 2015-02-03 Industrial Technology Research Institute Nitride semiconductor structure
JP5891390B2 (ja) 2012-10-05 2016-03-23 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、積層構造、および窒化物半導体発光素子
WO2014061940A1 (en) * 2012-10-15 2014-04-24 Seoul Viosys Co., Ltd. Semiconductor device and method of fabricating the same
CN102891135B (zh) * 2012-10-17 2017-02-22 上海华虹宏力半导体制造有限公司 一种半导体器件及其形成方法
TWI491068B (zh) * 2012-11-08 2015-07-01 Ind Tech Res Inst 氮化物半導體結構
KR20140066015A (ko) 2012-11-22 2014-05-30 삼성전자주식회사 이종 접합 전계 효과 트랜지스터 및 제조 방법
KR101504731B1 (ko) * 2012-11-30 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체
KR101355086B1 (ko) * 2012-12-18 2014-01-27 한국광기술원 나노 필러 구조를 이용한 반극성 질화물층의 제조방법
US9064699B2 (en) 2013-09-30 2015-06-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
CN103811537B (zh) * 2014-03-05 2018-02-27 上海新储集成电路有限公司 一种大尺寸晶圆及其制备方法
US9978589B2 (en) 2014-04-16 2018-05-22 Yale University Nitrogen-polar semipolar and gallium-polar semipolar GaN layers and devices on sapphire substrates
WO2015160909A1 (en) 2014-04-16 2015-10-22 Yale University Method of obtaining planar semipolar gallium nitride surfaces
DE102014116999A1 (de) * 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP6699015B2 (ja) * 2016-02-29 2020-05-27 信越化学工業株式会社 ダイヤモンド基板の製造方法
WO2018031876A1 (en) * 2016-08-12 2018-02-15 Yale University Stacking fault-free semipolar and nonpolar gan grown on foreign substrates by eliminating the nitrogen polar facets during the growth
US10892159B2 (en) 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
GB201807486D0 (en) * 2018-04-08 2018-06-20 Univ Sheffield Growth of group III nitride semiconductors
US11189699B2 (en) 2018-06-01 2021-11-30 Samsung Electronics Co., Ltd. Superlattice structure including two-dimensional material and device including the superlattice structure
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
EP3812487A1 (en) 2019-10-25 2021-04-28 Xie, Fengjie Non-polar iii-nitride binary and ternary materials, method for obtaining thereof and uses
US10847625B1 (en) * 2019-11-19 2020-11-24 Opnovix Corp. Indium-gallium-nitride structures and devices
EP4104202A1 (en) 2020-02-11 2022-12-21 SLT Technologies, Inc. Large area group iii nitride crystals and substrates, methods of making, and methods of use
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
CN115104174A (zh) 2020-02-11 2022-09-23 Slt科技公司 改进的iii族氮化物衬底、制备方法和使用方法
CN111948235B (zh) * 2020-08-07 2022-09-20 广西大学 测量半极性面ⅲ族氮化物薄膜缺陷密度的方法及其应用
WO2024025165A1 (ko) * 2022-07-27 2024-02-01 한국광기술원 2차원 소재를 이용한 반분극/무분극 기판, 다파장 광소자 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312825A (ja) * 1998-04-28 1999-11-09 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3285426B2 (ja) * 1993-08-04 2002-05-27 株式会社日立製作所 半導体光集積素子及びその製造方法
JPH111399A (ja) * 1996-12-05 1999-01-06 Lg Electron Inc 窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
EP0942459B1 (en) * 1997-04-11 2012-03-21 Nichia Corporation Method of growing nitride semiconductors
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6294440B1 (en) * 1998-04-10 2001-09-25 Sharp Kabushiki Kaisha Semiconductor substrate, light-emitting device, and method for producing the same
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
US6180270B1 (en) * 1998-04-24 2001-01-30 The United States Of America As Represented By The Secretary Of The Army Low defect density gallium nitride epilayer and method of preparing the same
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US6218280B1 (en) * 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides
US6271104B1 (en) * 1998-08-10 2001-08-07 Mp Technologies Fabrication of defect free III-nitride materials
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
WO2000033388A1 (en) * 1998-11-24 2000-06-08 Massachusetts Institute Of Technology METHOD OF PRODUCING DEVICE QUALITY (Al)InGaP ALLOYS ON LATTICE-MISMATCHED SUBSTRATES
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP3587081B2 (ja) * 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
US6268621B1 (en) * 1999-08-03 2001-07-31 International Business Machines Corporation Vertical channel field effect transistor
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
WO2001027980A1 (en) 1999-10-14 2001-04-19 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of group iii-nitride layers
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
WO2001043174A2 (en) 1999-12-13 2001-06-14 North Carolina State University Fabrication of gallium nitride layers on textured silicon substrates
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
AU2001218182A1 (en) 2000-02-09 2001-08-20 North Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
US6566231B2 (en) * 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
JP3557441B2 (ja) 2000-03-13 2004-08-25 日本電信電話株式会社 窒化物半導体基板およびその製造方法
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
US6610144B2 (en) * 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
DE10041285A1 (de) * 2000-08-22 2002-03-07 Univ Berlin Tech Verfahren zur Epitaxie von (Indium, Aluminium, Gallium)-nitrid-Schichten auf Fremdsubstraten
US6635901B2 (en) * 2000-12-15 2003-10-21 Nobuhiko Sawaki Semiconductor device including an InGaAIN layer
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
KR100425343B1 (ko) * 2001-04-17 2004-03-30 삼성전기주식회사 반도체 기판 제조방법
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
US7750355B2 (en) * 2001-10-26 2010-07-06 Ammono Sp. Z O.O. Light emitting element structure using nitride bulk single crystal layer
CN1316070C (zh) * 2001-10-26 2007-05-16 波兰商艾蒙诺公司 取向生长用基底
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
US7208393B2 (en) * 2002-04-15 2007-04-24 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
KR100992960B1 (ko) * 2002-04-15 2010-11-09 더 리전츠 오브 더 유니버시티 오브 캘리포니아 유기금속 화학기상 증착법에 의해 성장된 무극성 α면질화갈륨 박막
US20060138431A1 (en) * 2002-05-17 2006-06-29 Robert Dwilinski Light emitting device structure having nitride bulk single crystal layer
EP1515903B1 (en) * 2002-06-21 2006-06-14 Marsk Container Industri AS A thermally insulated container and use thereof
US6876009B2 (en) * 2002-12-09 2005-04-05 Nichia Corporation Nitride semiconductor device and a process of manufacturing the same
JP4486506B2 (ja) 2002-12-16 2010-06-23 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長
US6847057B1 (en) * 2003-08-01 2005-01-25 Lumileds Lighting U.S., Llc Semiconductor light emitting devices
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
TWI390633B (zh) * 2005-07-13 2013-03-21 Japan Science & Tech Agency 半極性氮化物膜缺陷減少之側向成長方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312825A (ja) * 1998-04-28 1999-11-09 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130059A (ja) * 2007-11-21 2009-06-11 Rohm Co Ltd 半導体発光素子およびその製造方法
US7885304B2 (en) 2008-03-31 2011-02-08 Sanyo Electric Co., Ltd. Nitride-based semiconductor laser device and method of manufacturing the same
US8022427B2 (en) 2008-04-25 2011-09-20 SanyoElectric Co., Ltd. Nitride-based semiconductor device and method of manufacturing the same
JP2012009785A (ja) * 2010-06-28 2012-01-12 Meijo Univ Ｉｉｉ族窒化物系太陽電池及びその製造方法
US9171717B2 (en) 2010-11-08 2015-10-27 Korea Photonics Technology Institute Method for manufacturing a group III nitride substrate using a chemical lift-off process
JP2013544739A (ja) * 2010-11-08 2013-12-19 コリア フォトニクス テクノロジー インスティテュート 化学リフトオフ方法を用いたｉｉｉ族窒化物基板の製造方法
KR101936970B1 (ko) * 2011-03-03 2019-04-03 세렌 포토닉스 리미티드 반도체장치와 제조방법
KR20140050592A (ko) * 2011-03-03 2014-04-29 세렌 포토닉스 리미티드 반도체장치와 제조방법
JP2014509781A (ja) * 2011-03-03 2014-04-21 セレン フォトニクス リミテッド 半導体装置及び製造方法
JP2017522721A (ja) * 2014-05-20 2017-08-10 サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス） 半極性ｉｉｉ族窒化物層を含む半導体材料の製造方法
US9653472B2 (en) 2014-08-22 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor device, method of fabricating the semiconductor device, and method of forming epitaxial layer
JP2017536326A (ja) * 2014-12-04 2017-12-07 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物基板およびそれらの製造方法
JP2018520502A (ja) * 2015-05-05 2018-07-26 セレン フォトニクス リミテッド 半導体テンプレート及び製造方法
JP2019147726A (ja) * 2018-02-28 2019-09-05 株式会社サイオクス 窒化物結晶基板の製造方法、窒化物結晶基板および結晶成長用基板
WO2021192551A1 (ja) * 2020-03-25 2021-09-30 日本電信電話株式会社 半導体層の形成方法
WO2021192075A1 (ja) * 2020-03-25 2021-09-30 日本電信電話株式会社 半導体層の形成方法
JPWO2021192551A1 (ja) * 2020-03-25 2021-09-30
JP7272506B2 (ja) 2020-03-25 2023-05-12 日本電信電話株式会社 半導体層の形成方法

Also Published As

Publication number Publication date
EP1897121A4 (en) 2010-11-03
US20060270076A1 (en) 2006-11-30
EP1897121A2 (en) 2008-03-12
US7361576B2 (en) 2008-04-22
KR20080017056A (ko) 2008-02-25
TW200703463A (en) 2007-01-16
WO2006130623A2 (en) 2006-12-07
US20120098102A1 (en) 2012-04-26
WO2006130623A3 (en) 2007-11-22
KR20120058622A (ko) 2012-06-07
JP5570116B2 (ja) 2014-08-13
US20080185690A1 (en) 2008-08-07
US7955983B2 (en) 2011-06-07

Similar Documents

Publication Publication Date Title
JP5570116B2 (ja) 側壁を用いた選択横方向エピタキシャル成長（ｓｌｅｏ）法による無極性および半極性ｉｉｉ族窒化物の欠陥低減方法及び装置
TWI445054B (zh) 藉由氫化物汽相磊晶術生長減少差排密度之非極性氮化鎵
US6686261B2 (en) Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates, and gallium nitride semiconductor structures fabricated thereby
US6864160B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP5461773B2 (ja) ハイドライド気相成長法による平坦で低転位密度のｍ面窒化ガリウムの成長
US8536030B2 (en) Semipolar semiconductor crystal and method for manufacturing the same
US20080163814A1 (en) CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES
WO2001059819A1 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
Hong et al. Double pendeo-epitaxial growth of GaN films with low density of threading dislocation

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120817

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131031

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20131108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140624

R150 Certificate of patent or registration of utility model

Ref document number: 5570116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees