CN1298023C - 制备ⅲ族氮化物半导体的方法及ⅲ族氮化物半导体器件 - Google Patents

制备ⅲ族氮化物半导体的方法及ⅲ族氮化物半导体器件 Download PDF

Info

Publication number
CN1298023C
CN1298023C CNB008177120A CN00817712A CN1298023C CN 1298023 C CN1298023 C CN 1298023C CN B008177120 A CNB008177120 A CN B008177120A CN 00817712 A CN00817712 A CN 00817712A CN 1298023 C CN1298023 C CN 1298023C
Authority
CN
China
Prior art keywords
nitride semiconductor
iii nitride
iii
group
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008177120A
Other languages
English (en)
Other versions
CN1413357A (zh
Inventor
小池正好
手钱雄太
平松敏夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN1413357A publication Critical patent/CN1413357A/zh
Application granted granted Critical
Publication of CN1298023C publication Critical patent/CN1298023C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

蚀刻第一Ⅲ族氮化物半导体层31，由此形成点状、条纹状或栅格状等岛状结构，以便提供沟槽/柱子。这样，第二Ⅲ族氮化物层32可以从用作外延生长晶核的柱子的顶面及沟槽的侧壁/多个侧壁纵向和横向地外延生长，进而掩埋沟槽，并且使该层沿纵向生长。这种情况下，可以防止第一Ⅲ族氮化物半导体层31中所包含的贯穿位错在经横向外延生长而形成的第二Ⅲ族氮化物半导体32的上部扩展。结果，在掩埋的沟槽处形成几乎没有贯穿位错的区域。

Description

制备III族氮化物半导体的方法 及III族氮化物半导体器件
本专利申请基于2000年12月21日提交的PCT申请PCT/JP00/09120，该PCT申请基于1999年12月24日提交的日本专利申请H11-367614，并引入本文作为参考。
技术领域
本发明涉及一种制备III族氮化物半导体的方法。更具体地，本发明涉及采用外延横向附生(ELO，epitaxial lateral overgrowth)制备III族氮化物半导体的方法。III族氮化物半导体一般用AlxGayIn1-x-yN(其中0≤x≤1，0≤y≤1，且0≤x+y≤1)来表示，其实例包括二元半导体，如AlN，GaN和InN；三元半导体，如AlxGa1-xN，AlxIn1-xN和GaxIn1-xN(其中0＜x＜1)；及四元半导体，如AlxGayIn1-x-yN(其中0＜x＜1，0＜y＜1，且0＜x+y＜1)。在本说明书中，除非另有说明，否则“III族氮化物半导体”包括用杂质掺杂的p-型或n-型导电性的III族氮化物半导体。
背景技术
III族氮化物半导体是直接跃迁的半导体，当用于发光器件等设备时具有宽范围的从紫外到红光的发射光谱，并且已经用于发光器件，如发光二极管(LEDs)和激光二极管(LDs)。另外，由于其能带隙宽，较之于使用其它类型半导体的器件，预期使用前述半导体的器件在高温时具有可靠的操作特性，因此，正在积极地研究有关其在晶体管如FETs方面的应用。此外，由于III族氮化物半导体不含作为主要元素的砷(As)，所以从环境方面来看，更渴望将III族氮化物半导体应用于各种半导体器件。一般地，这些III族氮化物半导体形成于蓝宝石基材上。
发明内容
但是，当III族氮化物半导体在蓝宝石基材上生成时，由于蓝宝石与半导体之间的晶格常数的差异，产生了失配(misfit)诱导的位错，导致低劣的器件特性。失配诱导的位错是贯穿位错，其沿纵向(即垂直于基材表面的方向)穿透半导体层，且III族氮化物半导体伴有数量约109cm-2的位错扩展于其中的问题。前述的位错扩展通过由不同组分的III族氮化物半导体形成的层，直到该位错到达最上层。当将这种半导体引入到例如发光器件中时，该器件在LD阈值电流、LED或LD寿命等方面的器件特性不令人满意。另一方面，当III族氮化物半导体引入到任何其它类型的半导体器件中时，由于电子因III族氮化物半导体中的缺陷而散射，所以该半导体器件具有较低的迁移性。即使使用另一类型的基材，这些问题也不能得以解决。
下面将参照图11的草图描述前述的位错。图11示出了基材91，形成于基材上的缓冲层92，及进一步形成于缓冲层上的III族氮化物半导体层93。通常，基材91是由蓝宝石或类似的物质形成的，缓冲层92是由氮化铝(AlN)或类似的物质形成的。提供由氮化铝(AlN)形成的缓冲层92，以便缓和蓝宝石基材91与III族氮化物半导体层93之间的失配。但是，位错的产生没有降低至零。贯穿位错(threading dislocation)901从位错的开始点900向上(沿垂直于基材表面的方向)扩展，穿透缓冲层92和III族氮化物半导体层93。当通过堆叠感兴趣的不同类型的III族氮化物半导体于III族氮化物半导体层93上来制备半导体器件时，贯穿位错进一步向上扩展，从III族氮化物半导体层93表面上的位错到达点902穿过该半导体器件。这样，根据常规技术不能防止III族氮化物半导体层形成期间位错扩展的问题。
本发明是以试图解决上述问题的方式完成的，且本发明的目的是制备III族氮化物半导体，同时抑制贯穿位错的产生。
为了实现上述目的，本发明的第一方面提供一种通过外延生长法制备III族氮化物半导体的方法，该方法包括如下步骤：蚀刻底层，该底层包括至少一层III族氮化物半导体和最上层为第一III族氮化物半导体，从而形成如点状、条纹状或栅格状等岛状结构；及纵向和横向地外延生长第二III族氮化物半导体，以柱子的顶面和沟槽的侧壁为外延生长的晶核，该柱子和沟槽是通过蚀刻第一III族氮化物半导体形成的，进而形成如点状、条纹状或栅格状等岛状结构。在本说明书中，使用术语“底层”，以便总体上包括III族氮化物半导体单层和多组分层，其包含至少一层III族氮化物半导体层。措辞“岛状的”在概念上是指通过蚀刻形成的柱子的上部图案，而不必是指彼此分离的区域。因此，柱子的上部可以在很宽的区域中连续地连接在一起，而且这种结构可以通过使一体的晶片形成条纹状或栅格状的结构而得到。沟槽的侧壁/多个侧壁不仅是指垂直于基材平面和III族氮化物半导体表面的平面，而且还指倾斜的平面。沟槽可以具有其底部不是平面的V-形横断面。除非另有规定，否则这些定义等同地适用于后面所附的权利要求书。
本发明的第二方面提供一种制备第一方面所述的III族氮化物半导体的方法，其中沟槽的深度和宽度如此确定，使得覆盖沟槽的自侧壁/多个侧壁的横向生长比掩埋沟槽的自沟槽底部的纵向生长进行得更快。如本文中所使用的，在具有V-形横断面而没有沟槽底部平面的沟槽中，沟槽的底部是指通过外延生长形成的部分。
本发明的第三方面提供一种制备III族氮化物半导体的方法，其中基本上所有的沟槽侧壁均为{11-20}平面。
本发明的第四方面提供一种制备III族氮化物半导体的方法，其中第一III族氮化物半导体和第二III族氮化物半导体具有相同的组分。如本文中所使用的，术语“相同的组分”的意义并不排除掺杂水平上的差异(小于1mol％的差异)。
在本发明的第五至第九方面提供的方法中，每一方法分别实施第一至第四方面所描述的一系列过程两次。本发明的第五方面对应于上述的第一方面。也就是说，第五方面提供一种通过外延生长制备III族氮化物半导体的方法，该方法包括如下步骤：蚀刻底层，该底层包括至少一层III族氮化物半导体和最上层为第一III族氮化物半导体，由此形成点状、条纹状或栅格状等岛状结构，进而提供第一沟槽/柱子；沿纵向和横向外延生长第二III族氮化物半导体，以所述柱子的顶面和所述第一沟槽的侧壁作为外延生长的晶核；蚀刻至少部分第二III族氮化物半导体，其对应于所述第一沟槽/柱子的顶层的上部区域，以便提供第二沟槽/柱子，所述第二III族氮化物半导体从作为晶核的第一III族氮化物半导体的第一柱子的顶面和侧壁生长；及纵向和横向外延生长第三III族氮化物半导体，以所述柱子的顶面和所述第二沟槽的侧壁为外延生长的晶核。这里，实施一系列第一至第四方面所描述的过程两次并不限于完全相同地实施这些过程两次。各沟槽/柱子的整个形状、侧壁及底面不一定相同。这也可以应用于下述的各方面。
本发明的第六方面与第二方面相对应。也就是说，第一和第二沟槽的深度和宽度如此确定，使得覆盖所述沟槽的自侧壁/多个侧壁的横向生长比掩埋所述沟槽的自沟槽底部的纵向生长进行得更快。
本发明的第七方面与第三方面相对应。也就是说，基本上第一和第二沟槽的所有侧壁均为{11-20}平面。
本发明的第八方面是将第四方面应用于通过横向外延生长法生长的第一层。也就是说，第八方面所提供的是第一III族氮化物半导体和第二III族氮化物半导体具有相同的组分。
本发明的第九方面是将第四方面应用于通过横向外延生长法生长的第二层。也就是说，第九方面所提供的是第二III族氮化物半导体和第三III族氮化物半导体具有相同的组分。
本发明的第十和第十一方面提供一种III族氮化物半导体器件，该器件形成于III族氮化物半导体层的横向外延生长部分的顶层上，所述III族氮化物半导体层分别是通过第一至第四方面中的任一项和第五至第九方面中的任一项的制备III族氮化物半导体的方法而制备的。本发明的第十二和第十三方面提供一种III族氮化物半导体发光器件，该器件是通过堆叠不同的III族氮化物半导体层于III族氮化物半导体层的横向外延生长部分的顶层上而制备的，后述的III族氮化物半导体层分别是通过第一至第四方面中的任一项和第五至第九方面中的任一项的制备III族氮化物半导体的方法而制备的。
本发明的第十四和第十五方面提供一种制备第一至第四方面中的任一项和第五至第九方面中的任一项所分别涉及的III族氮化物半导体的方法，该方法进一步包括基本上去除整个部分，而只留下顶层，该顶层形成于通过横向外延生长而得到的部分上，由此得到III族氮化物半导体基材。
下面将参照图1～4，描述制备本发明的III族氮化物半导体的方法的简要实例。尽管图1～4图示了伴有基材1和缓冲层2的层，以便容易描述和理解相关的从属权利要求，但是基材1和缓冲层2不是本发明的基本要素，因为本发明的目的是制备III族氮化物半导体层，包括从具有纵向贯穿位错的III族氮化物半导体中减小纵向贯穿位错的区域。下面将参照实施方案描述本发明的操作和实施的要点，其中具有纵向(垂直于基材表面的方向)贯穿位错的III族氮化物半导体层31借助于缓冲层2提供于基材1上。
如图1A所示，蚀刻形成于缓冲层2上的第一III族氮化物半导体层31，以形成点状、条纹状或栅格状等岛状结构，从而得到沟槽/柱子。这样，可以纵向和横向外延生长第二III族氮化物半导体层32，以柱子的顶面和沟槽的侧壁/多个侧壁为外延生长的晶核，由此掩埋沟槽并使该层向上生长。这种情况下，可以防止包含在III族氮化物半导体层31中的贯穿位错在通过横向外延生长形成的第二III族氮化物半导体层32的上部扩展，并以如此掩埋的沟槽提供其中贯穿位错减小了的区域(第一方面)。如图1B所示，当第二III族氮化物半导体32纵向和横向地外延生长时，存在自作为外延生长晶核的柱子的顶面生长的部分，自作为外延生长晶核的沟槽的侧壁/多个侧壁生长的部分，及自作为外延生长晶核的柱子的底部生长的部分。在本发明中，实施外延生长，以使生长于作为外延生长晶核的沟槽的侧壁/多个侧壁的部分没有束缚。这样，贯穿位错就不在这样的部分中纵向扩展，该部分是自作为外延生长晶核的沟槽的侧壁通过横向生长形成的。由于外延生长在III族氮化物半导体层31和第二III族氮化物半导体32之间不产生基本上不连续的界面，所以，与具有绝缘体等制成的掩模的类似结构相比，不存在因为不连续部分而产生的对纵向(基材1表面的法向)电流的电阻。而且，可以制成稳定的结构。
当起始于相对沟槽侧壁的横向外延生长前端的接合速度比掩埋沟槽的第二III族氮化物半导体32的纵向外延生长速度快时，在如此掩埋的III族氮化物半导体32的上部，来自III族氮化物半导体31的(贯穿位错)扩展得到显著的抑制，从而提供具有极高质量的结晶区(第二方面)。这种情况下，如图1C所示，自作为外延生长晶核的柱子底面生长的部分不暴露于表面，并在沟槽中留下空腔。在该空腔上面，自作为外延生长晶核的沟槽的两个侧壁生长的III族氮化物半导体32的生长前端接合。这些空腔阻止了自III族氮化物半导体层31的贯穿位错的扩展。结果，与具有绝缘体等制成的掩模的类似结构相比，不存在因为不连续部分而产生的对纵向(基材1表面的法向)电流的电阻。而且，可以制成稳定的结构。
当由III族氮化物半导体层31构成的侧壁为{11-20}平面时，前述横向外延生长可以容易实现(第三方面)。在横向外延生长过程中，至少生长前端的顶部可以保持为{11-20}平面。当第一III族氮化物半导体和第二III族氮化物半导体具有相同组分时，可以容易实现横向外延生长(第四方面)。
通过上述方法，可以阻止自III族氮化物半导体层31扩展的贯穿位错，从而提供稳定的结构，而且III族氮化物半导体32可以在不增加因不连续的界面而产生的电阻的情况下形成。尽管图1图示了垂直于基材平面的沟槽侧壁，但是本发明并不限于此，而且该侧壁也可以是倾斜的平面。沟槽可以具有V-形的横断面，没有沟槽底部平面。这些特征同样适用于下面的描述。
在图1中，缓冲层2和III族氮化物半导体层31依次形成于基材1上，并进行蚀刻，该蚀刻比III族氮化物半导体的厚度浅。作为选择，如图2所示，蚀刻的深入程度可以与III族氮化物半导体层31的厚度一样厚，以便暴露缓冲层2，并作为沟槽的底部。这种情况下，本发明可以这样进行，即通过调整外延生长条件及沟槽的宽度和深度，致使覆盖沟槽的自侧壁/多个侧壁和顶层的III族氮化物半导体层31的横向生长，比掩埋沟槽的自缓冲层2的III族氮化物半导体层32的纵向生长进行得更快。这显示出与图1中所述相类似的效果。
作为选择，如图3所示，可以将形成于基材上并作为底层的缓冲层和生长于该缓冲层上的III族氮化物半导体层当作是一个周期，并且可以使用包括这些层的多个周期的层。在图3中，依次形成缓冲层21，III族氮化物半导体层22，缓冲层23，及III族氮化物半导体层31，并如此蚀刻III族氮化物半导体层31，使得缓冲层23暴露于沟槽的底部。进行完图3A所示的过程之后，制备方法包括比III族氮化物半导体层31的厚度浅的蚀刻，其为沟槽的底部，及制备方法包括比III族氮化物半导体层31的厚度深的蚀刻，且沟槽的底部为III族氮化物半导体层22或缓冲层21。在这些方法中，形成于沟槽底部之上的III族氮化物半导体层32主要是通过横向外延生长法自作为外延生长晶核的III族氮化物半导体层31的柱子形成的。结果，可以获得其贯穿位错的纵向扩展受到抑制(控制)的区域。这显示出与图1中所述相类似的效果。
通过重复上述过程两次以上，可以多倍地阻止贯穿位错的法向扩散(第五至第九方面)。结果，可以在很广的面积上阻止贯穿位错的扩散(与基材表面相比)。这示于图4中。通过第一至第四方面，形成第一沟槽，完成第一次外延生长，并形成第二III族氮化物半导体层32，其具有来自第一III族氮化物半导体层31的贯穿位错扩展受到阻止的区域。然后，在至少一部分来自第一III族氮化物半导体层31的贯穿位错扩展未受到阻止的区域(第一柱子的上部)进行蚀刻。在图4A中，进行这种蚀刻，以便部分的第二III族氮化物半导体层32保留在第一柱子的上部。作为选择，蚀刻可到达第一III族氮化物半导体层31，因此，当第三III族氮化物半导体层33自作为外延生长晶核的第二III族氮化物半导体层32的顶面或侧壁纵向和横向外延生长时，形成于第二III族氮化物半导体层32中贯穿位错受到抑制区域上部的第三III族氮化物半导体层33也抑制了贯穿位错。此外，由于形成于第二III族氮化物半导体层32中掩埋的沟槽上部的第三III族氮化物半导体层33，是由用作外延生长晶核的沟槽侧壁外延生长的，所以层33成为几乎没有贯穿位错的区域。
作为选择，第一沟槽/柱子可以是其底部不同于图2所示柱子的沟槽/柱子，形成于图3所示多层之上的沟槽/柱子，或者具有其它结构的沟槽/柱子。在这些情况中，第二沟槽/柱子可以如此形成，使得仅暴露第二III族氮化物半导体层32，或者直至蚀刻掉第一III族氮化物半导体层31的顶层为止。当沟槽底部是不同于图2所示柱子的层，或者把形成于多层之上的沟槽/柱子作为图3所示的第一沟槽时，顶层的第二沟槽/柱子可以具有不同于第一沟槽/柱子的结构。
通过形成发光元件于通过上述步骤制备的III族氮化物半导体层的横向外延生长部分的顶层上，可以得到具有提高了的寿命和提高了的LD阈值的发光器件(第十和第十一方面)。
通过选择性地从其它层中分离出顶层，该顶层由通过上述步骤得到的III族氮化物半导体层的横向外延生长部分形成，可以制备高结晶度的III族氮化物半导体，其中晶体缺陷如位错显著地得到抑制(第十和第十二方面)。在这点上，为了制备方便，措辞“除去基本上整个部分”并不排除这样的情况，即其中存在一定程度的包含贯穿位错的部分。
附图说明
图1是一组断面图，示出了本发明第一实施方案的制备III族氮化物半导体的步骤；
图2是一组断面图，示出了本发明第二实施方案的制备III族氮化物半导体的步骤；
图3是一组断面图，示出了本发明第三实施方案的制备III族氮化物半导体的步骤；
图4是一组断面图，示出了本发明第四实施方案的制备III族氮化物半导体的步骤；
图5是一断面图，示出了根据本发明第五实施方案的III族氮化物半导体发光器件的结构；
图6是一断面图，示出了根据本发明第六实施方案的III族氮化物半导体发光器件的结构；
图7是一断面图，示出了根据本发明第七实施方案的III族氮化物半导体发光器件的结构；
图8是一断面图，示出了根据本发明第八实施方案的III族氮化物半导体发光器件的结构；
图9是一示意图，示出了蚀刻第一III族氮化物半导体的另一实例；
图10是一示意图，示出了蚀刻第一III族氮化物半导体的又一实例；及
图11是一断面图，示出了扩展于III族氮化物半导体中的贯穿位错。
具体实施方式
图1概略地示出了实施本发明的制备III族氮化物半导体的方法的方式。形成基材1，必要时的缓冲层2，及第一III族氮化物半导体层31，然后通过蚀刻形成沟槽/柱子(图1A)。蚀刻的结果是形成柱子和沟槽；未蚀刻的表面形成柱子的顶部；并且形成了沟槽的侧壁和底部(底面)。例如，侧壁为{11-20}平面。下一步，在横向外延生长的条件下，外延生长第二III族氮化物半导体32，同时以沟槽的侧壁及柱子的顶面为外延生长的晶核。金属有机生长法使横向外延生长容易，同时生长前端保持为{11-20}平面。自沟槽侧壁横向生长的第二III族氮化物半导体32的各部分，没有来自第一III族氮化物半导体31的贯穿位错的扩展(图1B)。蚀刻的形式及横向外延生长的条件如此确定，使得自相反沟槽侧壁延伸出来的横向生长的前端，在已蚀刻的部分被来自沟槽底部的纵向生长掩埋之前，于沟槽底部的上方接合，由此抑制在沟槽底部上方形成的第二III族氮化物半导体32区域中的贯穿位错(图1C)。通过转移蚀刻区域并重复进行相同的过程，可以得到第三III族氮化物半导体33，其具有较宽的贯穿位错受到抑制的区域。
上述实施本发明的方式，允许下面将要描述的选择。
当要形成包括基材和III族氮化物半导体的叠层制品时，该基材可以是蓝宝石、硅(Si)、碳化硅(SiC)、尖晶石(MgAl2O4)、ZnO、MgO等无机结晶基材，而且可以使用III～V族化合物半导体，如磷化镓或砷化镓半导体，或者III族氮化物半导体，如氮化镓(GaN)半导体。
优选形成III族氮化物半导体层的方法是金属有机化合物蒸气沉积法(MOCVD)或金属有机气相外延生长法(MOVPE)。但是，也可以使用分子束外延生长法(MBE)、卤化物气相外延生长法(卤化物VPE)、液相外延生长法(LPE)等。此外，各层可通过不同的生长法形成。
当要在例如蓝宝石基材上形成III族氮化物半导体层，以便提高该层的结晶度时，优选形成缓冲层，以便改正与蓝宝石基材的晶格失配(mismatch)。当要使用另一种材料的基材时，同样优选采用缓冲层。缓冲层优选为低温下形成的III族氮化物半导体AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)，更优选为AlxGa1-xN(0≤x≤1)层。该缓冲层可以是单层的或包含不同组分层的多组分层。缓冲层可以在380～420℃的低温或1000～1180℃的温度下通过MOCVD形成。作为选择，AlN缓冲层可以通过反应性溅射法利用直流磁控溅射装置及作为材料的高纯铝和氮气来形成。类似地可以形成式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1，任意组分)所代表的缓冲层。此外，还可以采用蒸气沉积、离子镀、激光剥蚀或ECR。当要通过物理气相沉积形成缓冲层时，优选物理气相沉积在200～600℃，更优选300～500℃，最优选400～500℃的温度下进行。当采用物理气相沉积如溅射时，优选缓冲层的厚度为100～3000埃，更优选100～400埃，最优选100～300埃。多组分层可以包括例如交替的AlxGa1-xN(0≤x≤1)层和GaN层。作为选择，多组分层可以包括交替出现的在不高于600℃的温度和不低于1000℃的温度下形成的相同组分的层。当然，这些排列可以相互组合。此外，多组分层可以包括三种或多种不同类型的III族氮化物半导体AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。一般地，缓冲层是无定形的而中间层是单晶。可以形成重复单元的缓冲层及中间层，而且对重复的数目没有特别的限制。重复数目越大，结晶度提高得越高。
即使缓冲层的组分和形成于缓冲层上的III族氮化物半导体的组分是这样的，即部分III族元素被硼(B)或铊(Tl)替代，或者部分氮原子(N)被磷(P)、砷(As)、锑(Sb)或铋(Bi)替代，本发明基本上仍是可以应用的。此外，缓冲层和III族氮化物半导体可用这些元素中的任何一种掺杂至在其组分中不出现的程度。例如，由AlxGa1-xN(0≤x≤1)表示的不含铟(In)和砷(As)的III族氮化物半导体可以用原子半径大于铝(Al)和镓(Ga)的铟(In)来掺杂，或者用原子半径大于氮(N)的砷(As)来掺杂，从而借助于压缩应变补偿因氮原子的减少而引起的结晶膨胀张力，进而提高结晶度。这种情况下，由于受体杂质容易占据III族原子的位置，所以随着晶体的生长可以得到p-型晶体。结合本发明的各方面，通过如此获得的结晶度的提高，贯穿位错可以进一步减小至约1/100～1/1000。如果底层包括两层或多层重复的缓冲层及III族氮化物半导体层，则进一步优选该III族氮化物半导体层用原子半径比主组分元素大的元素掺杂。如果发光器件中的发光层和活性层为目标产物，则优选使用二元或三元的III族氮化物半导体。
当要形成n-型的III族氮化物半导体层时，可以加入IV族或VI族元素如Si、Ge、Se、Te或C作为n-型杂质。II族或IV族元素如Zn、Mg、Be、Ca、Sr或Ba可以作为p-型杂质加入。同一层可以掺杂多种n-型或p-型杂质，或者n-型和p-型两种杂质都掺杂。
优选横向外延生长的前端垂直于基材。但是，当端面相对于基材保持倾斜时也可以进行横向外延生长。这种情况下，沟槽可以具有V-型横断面，其底部没有平面。
优选横向外延生长如此进行，致使至少横向外延生长前端的上部垂直于基材表面。更优选生长前端为III族氮化物半导体的{11-20}平面。
要蚀刻的沟槽的深度和宽度可以这样确定，以使横向外延生长充满沟槽。
如果可以预知要形成于基材上的III族氮化物半导体层的晶体取向，则优选条纹垂直于该III族氮化物半导体层的a-平面({11-20}平面)或m-平面({1-100}平面)的形状的掩模或蚀刻。前述条纹或掩模图案可以是岛状的或栅格状的，也可以呈其它形状。横向外延生长的前端可以垂直于或倾斜于基材表面。为了使III族氮化物半导体层的a-平面即{11-20}平面成为横向外延生长的前端，条纹的横向必须例如垂直于III族氮化物半导体层的m-平面即{1-100}平面。举例来说，当基材表面为蓝宝石的a-平面或c-平面时，蓝宝石的m-平面通常与形成于基材上的III族氮化物半导体层的a-平面匹配。这样，蚀刻就可以根据这些平面的排列来进行。对于点状、栅格状或岛状的蚀刻，限定轮廓(侧壁)的平面优选为{11-20}平面。
蚀刻的掩模可以包括多晶半导体，如多晶硅或多晶氮化物半导体；氧化物或氮化物，如氧化硅(SiOx)，氮化硅(SiNx)，氧化钛(TiOx)或氧化锆(ZrOx)；或高熔点的金属，如钛(Ti)或钨(W)；或者呈其多层薄膜的形式。蚀刻的掩模可以通过气相生长法，如气相沉积、溅射或CVD或其它方法形成。
优选使用反应性离子束蚀刻法(RIE)进行蚀刻，但也可以采用任何其它蚀刻方法。当要形成侧壁倾斜于基材表面的沟槽时，采用各向异性蚀刻法。借助于各向异性蚀刻，可以形成具有V-型横断面的且其底部没有平面的沟槽。
在上述的III族氮化物半导体上可以形成半导体器件如FET或发光器件，所述III族氮化物半导体具有贯穿位错受到抑制的区域，在整个区域或大部分区域中贯穿位错都受到抑制。对于发光器件，发光层呈现为多量子阱(MQW)结构，单量子阱(SQW)结构，同型结构(homo-structure)，单异型结构(single-hetero-structure)或双异型结构(double-hetero-structure)，或者可以通过例如pin结或pn结形成。
上述具有贯穿位错受到抑制区域的III族氮化物半导体可以通过去除基材1、缓冲层2及贯穿位错未受到抑制的III族氮化物半导体部分，形成III族氮化物半导体基材。如此形成的基材允许III族氮化物半导体器件形成于其上，也可以用作形成较大III族氮化物半导体晶体的基材。这种去除可以通过机械化学抛光或其它任何适宜的方法来进行。
下面将参照具体的实施方案对本发明进行描述。一边描述这些实施方案一边阐述制备发光器件的方法。但是，本发明并不受限于下面将要描述的实施方案。本发明公开了制备适于制造任何其它设备的III族氮化物半导体的方法。
本发明的III族氮化物半导体是通过金属有机气相外延生长法(下文中称为“MOVPE”)制备的。常用的气体包括氨气(NH3)，载气(H2或N2)，三甲基镓(Ga(CH3)3，下文中称为“TMG”)，三甲基铝(Al(CH3)3，下文中称为“TMA”)，三甲基铟(In(CH3)3，下文中称为“TMI”)，及环戊二烯基镁(Mg(C5H5)2，下文中称为“Cp2Mg”)。
[第一实施方案]
图1示出了本实施方案的步骤。制备单晶蓝宝石基材1，致使其通过有机清洁法和热处理而净化的a-平面作为其主表面。将温度降低至400℃，并提供H2(10L/分钟)、NH3(5L/分钟)及TMA(20μmol/分钟)约3分钟，由此在蓝宝石基材1上形成厚度为40nm的AlN缓冲层2。下一步，在保持蓝宝石基材1的温度为1000℃的同时，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(300μmol/分钟)，由此形成厚度约3μm的GaN层31。
利用抗硬烘烤(hard bake resist)掩模，通过反应性离子束蚀刻法(RIE)，以1μm的间隔，选择性地干法蚀刻宽度均为1μm、深度均为2μm的条纹状沟槽。结果，交替形成宽度1μm的GaN层31的柱子及位于其底部的深度2μm且宽度为1μm的沟槽(图1A)。此时，使得GaN层31的{11-20}平面作为深度2μm的沟槽的侧壁。
下一步，在保持蓝宝石基材1的温度为1150℃的同时，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(5μmol/分钟)，由此通过所进行的横向外延生长形成GaN层32，同时用深度为2μm的沟槽的侧壁，即GaN层31的{11-20}平面作为晶核。此时，外延生长自柱子的顶面和沟槽的底面开始(图1B)。进行横向外延生长，同时主要以{11-20}平面为生长前端，由此填充沟槽并建立平的顶面(图1C)。随后，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(300μmol/分钟)以生长GaN层32，致使GaN层31和GaN层32的总厚度变成4μm。与形成于柱子顶面的GaN层32的各部分相比，在沟槽底部之上形成的延伸2μm深通过GaN层31的GaN层32的各部分，显示出显著的贯穿位错抑制。
[第二实施方案]
本实施方案图示于图2中。制备单晶蓝宝石基材1，致使其通过有机清洁法和热处理而净化的a-平面作为其主表面。将温度降低至400℃，并提供H2(10L/分钟)、NH3(5L/分钟)及TMA(20μmol/分钟)约3分钟，由此在蓝宝石基材1上形成厚度为40nm的AlN缓冲层2。下一步，在保持蓝宝石基材1的温度为1000℃的同时，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(300μmol/分钟)，由此形成厚度约2μm的GaN层31。
下一步，利用抗硬烘烤掩模，通过反应性离子束蚀刻法(RIE)，以1μm的间隔，选择性地干法蚀刻宽度均为1μm、深度均为2μm的条纹状沟槽。结果，交替形成宽度为1μm且深度为2μm的GaN层31的柱子及其底部暴露有缓冲层2且深度为2μm的沟槽(图2A)。此时，使得GaN层31的{11-20}平面作为深度2μm的沟槽的侧壁。
下一步，在保持蓝宝石基材1的温度为1150℃的同时，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(2μmol/分钟)，由此通过所进行的横向外延生长形成GaN层32，同时用深度为2μm的沟槽的侧壁，即GaN层31的{11-20}平面作为晶核。此时，外延生长自柱子的顶面和暴露于沟槽底面的缓冲层2的表面开始(图2B)。进行横向外延生长，同时主要以{11-20}平面为生长前端，由此填充沟槽并建立平的顶面(图2C)。随后，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(300μmol/分钟)以生长GaN层32，致使GaN层31和GaN层32的总厚度变成3μm。与形成于柱子顶面的GaN层32的各部分相比，在沟槽底部之上形成的延伸2μm深通过GaN层31的GaN层32的各部分，显示出显著的贯穿位错抑制。
[第三实施方案]
本实施方案使用如图3所示的包括多层的底层。制备单晶蓝宝石基材1，致使其通过有机清洁法和热处理而净化的a-平面作为其主表面。将温度降低至400℃，并提供H2(10L/分钟)、NH3(5L/分钟)及TMA(20μmol/分钟)约3分钟，由此在蓝宝石基材1上形成厚度为40nm的第一AlN层(第一缓冲层)21。下一步，在保持蓝宝石基材1的温度为1000℃的同时，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(300μmol/分钟)，由此形成厚度约0.3μm的GaN层(中间层)22。下一步，将温度降低至400℃，并提供H2(10L/分钟)、NH3(5L/分钟)及TMA(20μmol/分钟)约3分钟，由此形成厚度为约40nm的第二AlN层(第二缓冲层)23。下一步，在保持蓝宝石基材1的温度为1000℃的同时，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(300μmol/分钟)，由此形成厚度约2μm的GaN层31。如此形成了包括厚度为40nm的第一AlN层(第一缓冲层)21，厚度约0.3μm的GaN层(中间层)22，厚度为约40nm的第二AlN层(第二缓冲层)23，及厚度约2μm的GaN层31的底层。
下一步，利用抗硬烘烤掩模，通过反应性离子束蚀刻法(RIE)，以1μm的间隔，选择性地干法蚀刻宽度均为1μm、深度均为2μm的条纹状沟槽。结果，交替形成宽度为1μm且高度为2μm的GaN层31的柱子及第二AlN层23暴露于其底部宽度为1μm的沟槽(图3)。此时，使得GaN层31的{11-20}平面作为深度2μm的沟槽的侧壁。
下一步，在保持蓝宝石基材1的温度为1150℃的同时，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(5μmol/分钟)，由此通过所进行的横向外延生长形成GaN层32，同时用深度为2μm的沟槽的侧壁，即GaN层31的{11-20}平面作为晶核。此时，外延生长自柱子的顶面和暴露于沟槽底部的第二AlN层23(不同的层)的表面开始。进行横向外延生长，同时主要以{11-20}平面为生长前端，由此填充沟槽并建立平的顶面。随后，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(300μmol/分钟)以生长GaN层32，致使GaN层31和GaN层32的总厚度变成3μm。与形成于柱子顶面上的GaN层32的各部分相比，在沟槽底部之上形成的延伸2μm深通过GaN层31的GaN层32的各部分，显示出显著的贯穿位错抑制。
[第四实施方案]
如第一实施方案中的，以3μm的厚度，在蓝宝石基材1上形成缓冲层2和GaN层31。然后形成以{11-20}平面为侧壁的沟槽。进行横向外延生长，同时主要以{11-20}平面为生长前端，由此填充沟槽，并在其上面生长GaN层32。GaN层31具有3μm的厚度，且将GaN层31与GaN层32的总厚度设计为6μm。形成于GaN层31的柱子之上的GaN层32部分在其蚀刻时以2μm的深度进行蚀刻，以便{11-20}平面可以用作沟槽的侧壁(图4A)。这里，在蚀刻时，形成于GaN层31的柱子顶层上部的GaN层32的部分没有被蚀刻。此时，使得GaN层32的{11-20}平面作为深度2μm的沟槽的侧壁。
下一步，在保持蓝宝石基材1的温度为1150℃的同时，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(5μmol/分钟)，由此通过所进行的横向外延生长形成GaN层33，同时用深度为2μm的沟槽的侧壁，即GaN层32的{11-20}平面作为晶核。此时，外延生长自柱子的顶面和沟槽的底部开始(图4B)。进行横向外延生长，同时主要以{11-20}平面为生长前端，由此填充沟槽并建立平的顶面(图4C)。随后，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(300μmol/分钟)以生长GaN层33，致使GaN层31，GaN层32和GaN层33的总厚度变成7μm。与形成于GaN层31和GaN层32的柱子的共同顶面的GaN层33的各部分相比，在沟槽底部之上形成的延伸2μm深通过GaN层31和GaN层32的GaN层33的各部分，显示出显著的贯穿位错抑制，其与第一实施方案中的GaN层32相比范围更宽。
[第五实施方案]
在以类似于第四实施方案的方式形成的晶片上，按下列方法形成图5所示的激光二极管(LD)100。值得注意的是，在GaN层33的形成中引入硅烷(SiH4)，以便形成硅(Si)掺杂的n-型GaN层，作为GaN层33。为了简化图示，图中仅示出了GaN层103，以含盖性地代表GaN层31，GaN层32和GaN层33。
在包括蓝宝石基材101，AlN缓冲层102，及由两层GaN层和一层n-型GaN层组成的三层的GaN层103的晶片上，形成硅(Si)掺杂的Al0.08Ga0.92Nn-包覆层104，硅(Si)掺杂的GaN n-引导层105，MQW结构的发光层106，镁(Mg)掺杂的GaN p-引导层107，镁(Mg)掺杂的Al0.08Ga0.92N p-包覆层108，及镁(Mg)掺杂的GaN p-接触层109。在p-接触层109上形成金电极110A。局部地进行蚀刻以使由两层GaN层和一层n-型GaN层组成的三层的GaN层103暴露出来。在暴露的GaN层103上，形成铝(Al)电极110B。如此形成的激光二极管(LD)100具有显著提高了的寿命和发光效率。
[第六实施方案]
在以类似于第一实施方案的方式形成的晶片上，按下列方法形成图6所示的发光二极管(LED)200。值得注意的是，在GaN层32的形成中引入硅烷(SiH4)，以便形成硅(Si)掺杂的n-型GaN层，作为GaN层32。为了简化图示，图中仅示出了GaN层203，以含盖性地代表GaN层31和GaN层32。
在包括蓝宝石基材201，AlN缓冲层202，及由GaN层和n-型GaN层组成的两层的GaN层203的晶片上，形成硅(Si)掺杂的Al0.08Ga0.92N n-包覆层204，发光层205，镁(Mg)掺杂的Al0.08Ga0.92N p-包覆层206，及镁(Mg)掺杂的GaN p-接触层207。下一步，在p-接触层207上形成金(Au)电极208A。局部地进行蚀刻，直到由GaN层和n-型GaN层组成的两层的GaN层203暴露出来为止。在暴露的GaN层203上形成铝(Al)电极208B。如此形成的发光二极管(LED)具有显著提高了的寿命和发光效率。
[第七实施方案]
本实施方案使用n-型硅(Si)基材。在n-型硅(Si)基材301上，于1150℃下，通过提供H2(10L/分钟)、NH3(10L/分钟)，TMG(100μmol/分钟)，TMA(10μmol/分钟)，及用H2稀释至0.86ppm的硅烷(SiH4)(0.2μmol/分钟)，形成厚度为3μm的硅(Si)掺杂的Al0.15Ga0.85N层3021。下一步，利用抗硬烘烤的掩模，通过反应性离子束蚀刻法(RIE)，以1μm的间隔，选择性地干法蚀刻宽度为1μm且深度为2μm的条纹状沟槽。结果，交替形成宽度为1μm的柱子及暴露于其底部的深度为2μm且宽度为1μm的沟槽，作为n-Al0.15Ga0.85N层3021。此时，使得n-Al0.15Ga0.85N层3021的{11-20}平面作为深度为2μm的沟槽的侧壁。
下一步，在保持n-型硅(Si)基材301的温度为1150℃的同时，引入H2(20L/分钟)，NH3(10L/分钟)，TMG(5μmol/分钟)，TMA(0.5μmol/分钟)，及用H2稀释的硅烷(SiH4)(0.01μmol/分钟)，以通过所进行的横向外延生长形成n-Al0.15Ga0.85N层3022，同时用深度为2μm的沟槽的侧壁，即n-Al0.15Ga0.85N层3021的{11-20}平面作为晶核。此时，外延生长自柱子的顶面和沟槽的底面开始。进行横向外延生长，同时主要以{11-20}平面为生长前端，由此填充沟槽并建立平的顶面。随后，引入H2(10L/分钟)，NH3(10L/分钟)，TMG(100μmol/分钟)，TMA(10μmol/分钟)，及用H2稀释的硅烷(SiH4)(0.2μmol/分钟)，以生长n-Al0.15Ga0.85N层3022，致使n-Al0.15Ga0.85N层3021和n-Al0.15Ga0.85N层3022的总厚度变成4μm。在下文中，将总厚度为4μm的n-Al0.15Ga0.85N层3021和n-Al0.15Ga0.85N层3022包括在一起，用n-Al0.15Ga0.85N层302表示。
在形成于n-型硅基材301上的n-Al0.15Ga0.85N层302上，形成硅(Si)掺杂的GaN n-引导层303，MQW结构的发光层304，镁(Mg)掺杂的GaN p-引导层305，镁(Mg)掺杂的Al0.08Ga0.92N p-包覆层306，及镁(Mg)掺杂的GaN p-接触层307。下一步，在p-接触层307上形成金(Au)电极308A，而铝(Al)电极308B形成于硅基材301的背面(图7)。如此形成的激光二极管(LD)300具有显著提高了的寿命和发光效率。
[第八实施方案]
本实施方案使用n-型硅(Si)基材。如使用包括n-型硅(Si)基材301上和形成于其上的n-Al0.15Ga0.85N层302的晶片的第七实施方案一样，本实施方案所制备的晶片包括n-型硅基材401和形成于硅基材401上的n-Al0.15Ga0.85N层402。在晶片上形成发光层403和镁(Mg)掺杂的Al0.15Ga0.85N p-包覆层404。下一步，在p-包覆层404上形成金(Au)电极405A，并在硅基材401的背面形成铝(Al)电极405B(图8)。如此形成的激光二极管(LD)300具有显著提高了的寿命和发光效率。
[蚀刻的修改]
本发明并不限于所蚀刻的表面是什么。下文中将描述多种修改。
图9示意性地示出了第四实施方案的第一GaN层31和第二GaN层32中蚀刻的位置。如图9A所示，进行条纹状的蚀刻，以便形成GaN层31的柱子(图9中的阴影线)和字母B所示的沟槽。如图9B所示，进行条纹状的蚀刻，以便形成字母A所示的沟槽和填充图9A中沟槽的GaN层32的柱子，用字母B表示。这样，就通过横向外延生长形成了GaN层33。结果，如图9C所示，形成参考号31所代表区域，其中贯穿位错自GaN层31扩展；参考号32所代表的区域，其为通过横向外延生长形成的GaN层32的上部，且其中的贯穿位错受到抑制；及参考号33所代表的区域，其为通过横向外延生长形成的GaN层33的上部，且其中的贯穿位错得到抑制。
图10示出了其中岛状的柱子是通过三组{11-20}平面形成的实例。为了容易理解，图10A的示意图包括通过三组{11-20}平面形成的周围区域。实际上，每个晶片可以形成数千万个岛状的点。在图10A中，沟槽B的底部面积是岛状点的顶面面积的3倍。在图10B中，沟槽B的底部面积是岛状点的顶面面积的8倍。
尽管已参照上述实施方案对本发明进行了描述，但本发明并不限于此，而且可以在不脱离本发明精神的情况下，根据需要作出修改。

Claims (15)

1.一种通过外延生长制备III族氮化物半导体的方法，该方法包括如下步骤：
蚀刻底层，该底层包含至少一层III族氮化物半导体，第一III族氮化物半导体作为最上层，以形成具有点状、条纹状或栅格状的岛状结构的沟槽/柱子，该沟槽具有暴露的底面，该柱子具有暴露的顶面；及
自作为外延生长晶核的第一III族氮化物半导体柱子的暴露顶面和沟槽的侧壁/多个侧壁开始，沿纵向和横向外延生长第二III族氮化物半导体，该柱子和沟槽是通过蚀刻所述第一III族氮化物半导体形成的，进而形成点状、条纹状或栅格状的岛状结构。
2.权利要求1的制备III族氮化物半导体的方法，其中确定所述沟槽的深度和宽度，使得覆盖所述沟槽的自侧壁/多个侧壁的横向生长比掩埋所述沟槽的自沟槽底部的纵向生长进行得更快。
3.权利要求1的制备III族氮化物半导体的方法，其中基本上所有的该沟槽的侧壁均为{11-20}平面。
4.权利要求1的制备III族氮化物半导体的方法，其中所述第一III族氮化物半导体和所述第二III族氮化物半导体具有相同的组分。
5.一种通过外延生长制备III族氮化物半导体的方法，该方法包括如下步骤：
蚀刻底层，该底层包含至少一层III族氮化物半导体，第一III族氮化物半导体作为最上层，由此形成点状、条纹状或栅格状的岛状结构，进而提供第一沟槽/柱子；
沿纵向和横向外延生长第二III族氮化物半导体，以所述第一柱子的顶面和所述第一沟槽的侧壁作为外延生长的晶核；
蚀刻至少部分第二III族氮化物半导体，其对应于所述第一沟槽/柱子的柱子上部区域，以便提供第二沟槽/柱子，所述第二III族氮化物半导体从作为晶核的所述第一III族氮化物半导体的第一柱子的顶面和侧壁生长；及
纵向和横向外延生长第三III族氮化物半导体，以所述第二柱子的顶面和所述第二沟槽的侧壁为外延生长的晶核。
6.权利要求5的制备III族氮化物半导体的方法，其中确定所述第一和第二沟槽的深度和宽度，使得覆盖所述沟槽的自侧壁/多个侧壁的横向生长比掩埋所述沟槽的自沟槽底部的纵向生长进行得更快。
7.权利要求5的制备III族氮化物半导体的方法，其中基本上所有的该沟槽的侧壁均为{11-20}平面。
8.权利要求5的制备III族氮化物半导体的方法，其中所述第一III族氮化物半导体和所述第二III族氮化物半导体具有相同的组分。
9.权利要求5的制备III族氮化物半导体的方法，其中所述第二III族氮化物半导体和所述第三III族氮化物半导体具有相同的组分。
10.一种III族氮化物半导体器件，其形成于III族氮化物半导体层的横向外延生长部分的顶层上，所述III族氮化物半导体层是通过权利要求1至4中任一项的制备III族氮化物半导体的方法而制备的。
11.一种III族氮化物半导体器件，其形成于所述第二或第三III族氮化物半导体层的横向外延生长部分的顶层上，该第二或第三III族氮化物半导体层是通过权利要求5至9中任一项的制备III族氮化物半导体的方法而制备的。
12.一种III族氮化物半导体发光器件，其是通过堆叠不同的III族氮化物半导体层于III族氮化物半导体层的横向外延生长部分的顶层上而制备的，所述III族氮化物半导体层是通过权利要求1至4中任一项的制备III族氮化物半导体的方法而制备的。
13.一种III族氮化物半导体发光器件，其是通过堆叠不同的III族氮化物半导体层于III族氮化物半导体层的横向外延生长部分的顶层上而制备的，所述III族氮化物半导体层是通过权利要求5至9中任一项的制备III族氮化物半导体的方法而制备的。
14.权利要求1至4中任一项的制备III族氮化物半导体的方法，该方法进一步包括：
基本上去除整个部分，而只留下顶层，该顶层形成于通过横向外延生长而得到的部分上，由此得到III族氮化物半导体基材。
15.权利要求5至9中任一项的制备III族氮化物半导体的方法，该方法进一步包括：
基本上去除整个部分，而只留下顶层，该顶层形成于通过横向外延生长而得到的所述第二和第三III族氮化物半导体的部分上，由此得到III族氮化物半导体基材。
CNB008177120A 1999-12-24 2000-12-21 制备ⅲ族氮化物半导体的方法及ⅲ族氮化物半导体器件 Expired - Fee Related CN1298023C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP367614/1999 1999-12-24
JP36761499A JP4432180B2 (ja) 1999-12-24 1999-12-24 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP367614/99 1999-12-24

Publications (2)

Publication Number Publication Date
CN1413357A CN1413357A (zh) 2003-04-23
CN1298023C true CN1298023C (zh) 2007-01-31

Family

ID=18489760

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008177120A Expired - Fee Related CN1298023C (zh) 1999-12-24 2000-12-21 制备ⅲ族氮化物半导体的方法及ⅲ族氮化物半导体器件

Country Status (8)

Country Link
US (2) US6979584B2 (zh)
EP (1) EP1241702A4 (zh)
JP (1) JP4432180B2 (zh)
KR (1) KR100499658B1 (zh)
CN (1) CN1298023C (zh)
AU (1) AU769574B2 (zh)
CA (1) CA2397219C (zh)
WO (1) WO2001048798A1 (zh)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
DE60043122D1 (de) * 1999-03-17 2009-11-19 Mitsubishi Chem Corp Halbleiterbasis ihre Herstellung und Halbleiterkristallhersetllungsmethode
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
KR20020084194A (ko) * 2000-03-14 2002-11-04 도요다 고세이 가부시키가이샤 Ｉｉｉ족 질화물계 화합물 반도체의 제조방법 및 ｉｉｉ족질화물계 화합물 반도체 소자
US20040169192A1 (en) * 2001-06-04 2004-09-02 Hisaki Kato Method for producing group III nitride compounds semiconductor
JP4092927B2 (ja) * 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
US7399684B2 (en) * 2002-07-11 2008-07-15 University College Cork - National University Of Ireland, Cork Defect reduction in semiconductor materials
US6783592B2 (en) * 2002-10-10 2004-08-31 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Lateral movement of screw dislocations during homoepitaxial growth and devices yielded therefrom free of the detrimental effects of screw dislocations
KR20040036382A (ko) * 2002-10-25 2004-04-30 엘지전자 주식회사 질화갈륨 기판 제조방법
KR100504180B1 (ko) * 2003-01-29 2005-07-28 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
KR100744933B1 (ko) * 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
US8562738B2 (en) 2004-03-11 2013-10-22 Epistar Corporation Nitride-based light-emitting device
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US7928424B2 (en) * 2004-03-11 2011-04-19 Epistar Corporation Nitride-based light-emitting device
JP2005322786A (ja) * 2004-05-10 2005-11-17 Sharp Corp 窒化物半導体素子及びその製造方法
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP4552516B2 (ja) * 2004-06-01 2010-09-29 住友電気工業株式会社 ＡｌＮ単結晶の製造方法
JP4651312B2 (ja) * 2004-06-10 2011-03-16 シャープ株式会社 半導体素子の製造方法
PL371753A1 (pl) * 2004-12-15 2006-06-26 Instytut Wysokich Ciśnień Polskiej Akademii Nauk Sposób wytwarzania domieszkowanych warstw epitaksjalnych InxAlyGa1-x-yN, domieszkowana warstwa epitaksjalna InxAlyGa1-x-yN i półprzewodnikowa struktura wielowarstwowa zawierająca warstwę epitaksjalną InxAlyGa1-x-yN, dla której 1 ˛ x > 0.001 a 0.999 ˛ y > 0
CN100435360C (zh) * 2004-12-27 2008-11-19 北京大学 带有二维自然散射出光面的led芯片的制备方法
US7342261B2 (en) * 2005-05-16 2008-03-11 Dong-Sing Wuu Light emitting device
CN100372137C (zh) * 2005-05-27 2008-02-27 晶能光电（江西）有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
TWI519686B (zh) * 2005-12-15 2016-02-01 聖戈班晶體探測器公司 低差排密度氮化鎵（ＧａＮ）之生長方法
US20070224784A1 (en) * 2006-03-22 2007-09-27 Soloviev Stanislav I Semiconductor material having an epitaxial layer formed thereon and methods of making same
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
TW200826322A (en) * 2006-12-15 2008-06-16 Kinik Co LED and manufacture method thereof
DE102008021403A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
EP2221854B1 (en) * 2007-11-27 2016-02-24 Sophia School Corporation Iii nitride structure and method for manufacturing iii nitride structure
JP2009283807A (ja) * 2008-05-26 2009-12-03 Canon Inc 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法
JP5167974B2 (ja) * 2008-06-16 2013-03-21 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
KR101101780B1 (ko) * 2008-09-08 2012-01-05 서울대학교산학협력단 질화물 박막 구조 및 그 형성 방법
JP2010232597A (ja) * 2009-03-30 2010-10-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
WO2010147357A2 (ko) * 2009-06-15 2010-12-23 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
CN101958375B (zh) * 2009-07-17 2013-01-02 财团法人工业技术研究院 氮化物半导体结构及其制造方法
US8481991B2 (en) 2009-08-21 2013-07-09 The Regents Of The University Of California Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
KR20120075463A (ko) * 2009-08-21 2012-07-06 더 리전츠 오브 더 유니버시티 오브 캘리포니아 불합치 전위들을 가지는 부분적으로 또는 완전히 완화된 알루미늄 인듐 갈륨 질화물층들에 의한 반극성 질화물 양자 우물들 내의 이방성 변형 제어
FI123319B (fi) * 2009-09-10 2013-02-28 Optogan Oy Menetelmä sisäisten mekaanisten jännitysten vähentämiseksi puolijohderakenteessa ja puolijohderakenne, jossa on vähän mekaanisia jännityksiä
US8759203B2 (en) 2009-11-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Growing III-V compound semiconductors from trenches filled with intermediate layers
JP5310534B2 (ja) 2009-12-25 2013-10-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP2011049583A (ja) * 2010-10-25 2011-03-10 Sharp Corp 窒化物半導体発光素子
CN102487111B (zh) * 2010-12-04 2014-08-27 展晶科技(深圳)有限公司 半导体发光芯片制造方法
DE102011077542B4 (de) 2011-06-15 2020-06-18 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
KR20130047813A (ko) * 2011-10-31 2013-05-09 삼성전자주식회사 Ｉｉｉ-ｖ족 화합물 반도체층을 포함하는 반도체 소자 및 그 제조방법
CN103243389B (zh) 2012-02-08 2016-06-08 丰田合成株式会社 制造第III族氮化物半导体单晶的方法及制造GaN衬底的方法
WO2014118162A1 (de) * 2013-01-31 2014-08-07 Osram Opto Semiconductors Gmbh Halbleiterschichtenfolge und verfahren zur herstellung einer halbleiterschichtenfolge
JP5999443B2 (ja) 2013-06-07 2016-09-28 豊田合成株式会社 ＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
JP6015566B2 (ja) 2013-06-11 2016-10-26 豊田合成株式会社 ＩＩＩ 族窒化物半導体のエッチング方法およびＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
DE102014116999A1 (de) * 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US9337022B1 (en) * 2015-06-17 2016-05-10 Globalfoundries Inc. Virtual relaxed substrate on edge-relaxed composite semiconductor pillars
CN106611781A (zh) * 2015-10-27 2017-05-03 上海新昇半导体科技有限公司 量子阱器件及其形成方法
US10516039B2 (en) * 2017-11-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
DE102018108604A1 (de) 2018-04-11 2019-10-17 Aixtron Se Nukleationsschicht-Abscheideverfahren
JP7133786B2 (ja) * 2018-10-29 2022-09-09 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体およびその製造方法
CN109360875A (zh) * 2018-12-04 2019-02-19 西安赛富乐斯半导体科技有限公司 半导体构件及其制造方法
US11581450B2 (en) * 2020-06-11 2023-02-14 Globalfoundries U.S. Inc. Photodiode and/or pin diode structures with one or more vertical surfaces
CN112397571B (zh) * 2021-01-18 2021-04-23 苏州纳维科技有限公司 一种氮化镓衬底及半导体复合衬底

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191659A (ja) * 1997-10-09 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JPH11312825A (ja) * 1998-04-28 1999-11-09 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JPH11340508A (ja) * 1998-05-28 1999-12-10 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5143944B2 (zh) 1972-03-15 1976-11-25
JPS49149679U (zh) 1973-04-27 1974-12-25
JPS51137393A (en) 1975-05-22 1976-11-27 Mitsubishi Electric Corp Manufacturing method for semiconductor light emitting device
JPS5534646U (zh) 1978-08-29 1980-03-06
JPS5534646A (en) 1978-08-30 1980-03-11 Sumitomo Metal Ind Ltd Heating method for furnace body in blowing-in of shaft furnace
JPS57115849A (en) 1981-01-12 1982-07-19 Fujitsu Ltd Manufacture of substrate for semiconductor device
JPS5833882A (ja) 1981-08-21 1983-02-28 Mitsubishi Electric Corp 発光ダイオ−ドの製造方法
JPH01316459A (ja) 1988-06-15 1989-12-21 Murata Mfg Co Ltd インラインスパッタリング装置およびその方法
JP2768988B2 (ja) 1989-08-17 1998-06-25 三菱電機株式会社 端面部分コーティング方法
JPH03113182A (ja) 1989-09-27 1991-05-14 Toyoda Mach Works Ltd 電磁弁
JP2623464B2 (ja) 1990-04-27 1997-06-25 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
JPH0484418A (ja) 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
JPH04303920A (ja) 1991-03-29 1992-10-27 Nec Corp Ｉｖ族基板上の絶縁膜／ｉｉｉ　−ｖ族化合物半導体積層構造
JP2954743B2 (ja) 1991-05-30 1999-09-27 京セラ株式会社 半導体発光装置の製造方法
JPH05110206A (ja) 1991-10-16 1993-04-30 Kubota Corp 半導体発光素子の製造方法及びその製造装置
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH05283744A (ja) 1991-12-20 1993-10-29 Toshiba Corp 半導体素子
JP2751963B2 (ja) 1992-06-10 1998-05-18 日亜化学工業株式会社 窒化インジウムガリウム半導体の成長方法
JPH07249830A (ja) 1994-03-10 1995-09-26 Hitachi Ltd 半導体発光素子の製造方法
JPH07273367A (ja) 1994-04-01 1995-10-20 Mitsubishi Cable Ind Ltd 半導体基板の製造方法および発光素子の製造方法
JP3974667B2 (ja) 1994-08-22 2007-09-12 ローム株式会社 半導体発光素子の製法
JPH0864791A (ja) 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
JP3326545B2 (ja) 1994-09-30 2002-09-24 ローム株式会社 半導体発光素子
JPH08222812A (ja) 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH08274411A (ja) 1995-03-31 1996-10-18 Hitachi Ltd 半導体レーザ素子
EP1081818B1 (en) 1995-09-18 2004-08-18 Hitachi, Ltd. Semiconductor laser devices
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
US5798536A (en) 1996-01-25 1998-08-25 Rohm Co., Ltd. Light-emitting semiconductor device and method for manufacturing the same
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JPH11191657A (ja) 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
EP2234142A1 (en) 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
DE19715572A1 (de) 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
JPH10321954A (ja) 1997-05-15 1998-12-04 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP3551751B2 (ja) 1997-05-16 2004-08-11 日亜化学工業株式会社 窒化物半導体の成長方法
KR20010021494A (ko) 1997-07-03 2001-03-15 추후제출 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정
JP3189877B2 (ja) * 1997-07-11 2001-07-16 日本電気株式会社 低転位窒化ガリウムの結晶成長方法
JPH1143398A (ja) 1997-07-22 1999-02-16 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板およびその用途
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JPH11135770A (ja) 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
JPH11145519A (ja) 1997-09-02 1999-05-28 Toshiba Corp 半導体発光素子、半導体発光装置および画像表示装置
JPH11135832A (ja) 1997-10-26 1999-05-21 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体及びその製造方法
JP3036495B2 (ja) 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP3456413B2 (ja) * 1997-11-26 2003-10-14 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3620269B2 (ja) 1998-02-27 2005-02-16 豊田合成株式会社 ＧａＮ系半導体素子の製造方法
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
JP3839580B2 (ja) 1998-03-09 2006-11-01 株式会社リコー 半導体基板の製造方法
JPH11274082A (ja) 1998-03-24 1999-10-08 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体およびその製造方法、およびｉｉｉ 族窒化物半導体装置
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
JPH11330546A (ja) 1998-05-12 1999-11-30 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法
JP4390090B2 (ja) * 1998-05-18 2009-12-24 シャープ株式会社 ＧａＮ系結晶膜の製造方法
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6606335B1 (en) 1998-07-14 2003-08-12 Fujitsu Limited Semiconductor laser, semiconductor device, and their manufacture methods
JP3316479B2 (ja) 1998-07-29 2002-08-19 三洋電機株式会社 半導体素子、半導体発光素子および半導体素子の製造方法
US6319742B1 (en) 1998-07-29 2001-11-20 Sanyo Electric Co., Ltd. Method of forming nitride based semiconductor layer
JP3987660B2 (ja) 1998-07-31 2007-10-10 シャープ株式会社 窒化物半導体構造とその製法および発光素子
JP2000044121A (ja) 1998-08-03 2000-02-15 Murata Mach Ltd 紡績機のスライバ案内クリール
JP3201475B2 (ja) 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3592553B2 (ja) 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP2000150959A (ja) 1998-11-18 2000-05-30 Hitachi Ltd 窒化ガリウム系化合物半導体発光素子
JP2000174393A (ja) 1998-12-04 2000-06-23 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法、およびｉｉｉ族窒化物半導体装置
JP4304750B2 (ja) 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3659050B2 (ja) 1998-12-21 2005-06-15 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP2000261106A (ja) 1999-01-07 2000-09-22 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及び光ディスク装置
JP3594826B2 (ja) 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
DE60043122D1 (de) 1999-03-17 2009-11-19 Mitsubishi Chem Corp Halbleiterbasis ihre Herstellung und Halbleiterkristallhersetllungsmethode
JP4288743B2 (ja) * 1999-03-24 2009-07-01 日亜化学工業株式会社 窒化物半導体の成長方法
JP4231189B2 (ja) 1999-04-14 2009-02-25 パナソニック株式会社 Ｉｉｉ族窒化物系化合物半導体基板の製造方法
TW464953B (en) 1999-04-14 2001-11-21 Matsushita Electronics Corp Method of manufacturing III nitride base compound semiconductor substrate
US6177359B1 (en) * 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
JP2001044121A (ja) 1999-06-07 2001-02-16 Agilent Technol Inc エピタキシャル層構造及びその製造方法
JP3786544B2 (ja) 1999-06-10 2006-06-14 パイオニア株式会社 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP3791246B2 (ja) 1999-06-15 2006-06-28 日亜化学工業株式会社 窒化物半導体の成長方法、及びそれを用いた窒化物半導体素子の製造方法、窒化物半導体レーザ素子の製造方法
JP2000357820A (ja) 1999-06-15 2000-12-26 Pioneer Electronic Corp 窒化ガリウム系半導体発光素子及びその製造方法
JP4005275B2 (ja) 1999-08-19 2007-11-07 日亜化学工業株式会社 窒化物半導体素子
JP4274504B2 (ja) 1999-09-20 2009-06-10 キヤノン株式会社 半導体薄膜構造体
JP2001111174A (ja) 1999-10-06 2001-04-20 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP4055304B2 (ja) 1999-10-12 2008-03-05 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP2001122693A (ja) 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP3518455B2 (ja) 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
US6355497B1 (en) 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP3988018B2 (ja) 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191659A (ja) * 1997-10-09 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JPH11312825A (ja) * 1998-04-28 1999-11-09 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JPH11340508A (ja) * 1998-05-28 1999-12-10 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子

Also Published As

Publication number Publication date
US20030092263A1 (en) 2003-05-15
EP1241702A4 (en) 2009-03-25
US20060027831A1 (en) 2006-02-09
EP1241702A1 (en) 2002-09-18
AU769574B2 (en) 2004-01-29
US6979584B2 (en) 2005-12-27
AU2400501A (en) 2001-07-09
CN1413357A (zh) 2003-04-23
CA2397219A1 (en) 2001-07-05
CA2397219C (en) 2007-02-06
KR20020073485A (ko) 2002-09-26
KR100499658B1 (ko) 2005-07-05
US7560725B2 (en) 2009-07-14
JP4432180B2 (ja) 2010-03-17
WO2001048798A1 (en) 2001-07-05
JP2001181096A (ja) 2001-07-03

Similar Documents

Publication Publication Date Title
CN1298023C (zh) 制备ⅲ族氮化物半导体的方法及ⅲ族氮化物半导体器件
CN1189920C (zh) 制备ⅲ族氮化物半导体的方法及ⅲ族氮化物半导体器件
CN1274008C (zh) Ⅲ族氮化物系化合物半导体器件及其制造方法
US6635904B2 (en) Indium gallium nitride smoothing structures for III-nitride devices
US6855620B2 (en) Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
US6489636B1 (en) Indium gallium nitride smoothing structures for III-nitride devices
US7141444B2 (en) Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US7491984B2 (en) Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
CN1249820C (zh) 氮化物半导体器件及其制造方法
JP7338045B2 (ja) 発光ダイオードおよび発光ダイオードの形成方法
JP4016566B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2022547670A (ja) 歪み緩和構造を組み込んだｌｅｄ前駆体
JP2001267245A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070131

Termination date: 20191221

CF01 Termination of patent right due to non-payment of annual fee