JP3786544B2 - 窒化物半導体素子の製造方法及びかかる方法により製造された素子 - Google Patents

窒化物半導体素子の製造方法及びかかる方法により製造された素子 Download PDF

Info

Publication number
JP3786544B2
JP3786544B2 JP16416999A JP16416999A JP3786544B2 JP 3786544 B2 JP3786544 B2 JP 3786544B2 JP 16416999 A JP16416999 A JP 16416999A JP 16416999 A JP16416999 A JP 16416999A JP 3786544 B2 JP3786544 B2 JP 3786544B2
Authority
JP
Japan
Prior art keywords
gallium nitride
layer
semiconductor device
nitride layer
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16416999A
Other languages
English (en)
Other versions
JP2000353821A (ja
Inventor
温 渡辺
利之 田中
啓之 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP16416999A priority Critical patent/JP3786544B2/ja
Priority to EP09002185A priority patent/EP2051308B1/en
Priority to EP00111833A priority patent/EP1059677B1/en
Priority to US09/589,076 priority patent/US6555846B1/en
Publication of JP2000353821A publication Critical patent/JP2000353821A/ja
Application granted granted Critical
Publication of JP3786544B2 publication Critical patent/JP3786544B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE

Description

【０００１】
【発明の属する技術分野】
本発明は、III族窒化物半導体素子（以下、素子とも記述する）の製造方法に関する。
【０００２】
【従来技術】
窒化ガリウム系化合物半導体は、近年短波長光半導体素子用、特に短波長半導体レーザ用の材料として精力的に研究開発が行われている。半導体レーザなどの素子の製造は、基板結晶の上に半導体の単結晶膜を積層することによって行われる。レーザなどの発光素子の特性は、単結晶膜中の結晶欠陥の密度により大きく左右される。こうした観点から、基板に用いる材料としては、その上にエピタキシャル成長させる半導体結晶と同一の結晶構造、格子定数、熱膨張係数などの物性定数を有する材料が望ましく、エピタキシャル膜と同一の、例えば窒化ガリウム(以下、ＧａＮと称す)の単結晶が理想である。しかしながら、ＧａＮの大きな結晶を作製することは極めて困難であり、いわゆるウェハとして使用できるような大きさのＧａＮ単結晶インゴットは、過去に作製された例がない。そこで、基板としては、サファイア基板が用いられている。
【０００３】
ＧａＮ単結晶膜を作製するにあたり、最も一般的に用いられているのは、有機金属気相成長法（以下、ＭＯＣＶＤと略す）であり、原料としては、一般的に、III族原料としてトリメチルガリウム（以下、ＴＭＧと略す）、Ｖ族原料としてはアンモニア（以下、ＮＨ3と称す）が用いられている。
この方法により、ＧａＮ半導体を成膜する場合、結晶成長温度はおよそ９００〜１１００℃となる。こうした高温下では、ヒ化ガリウム（ＧａＡｓ）等の半導体結晶は不安定で、基板として使用できない。このため、諸物性は、ＧａＮとは異なるものの、主として前述のような高温下でも安定であるとの理由により、単結晶サファイアが基板として用いられている。
【０００４】
しかし、サファイアの格子定数は１４％程度ＧａＮとは異なっているために、サファイア基板に直接ＧａＮを成長させたのでは、発光素子としての使用に耐え得るような高品質の単結晶膜は得られない。そこで、ＧａＮ単結晶膜の結晶欠陥を抑制するために、サファイア基板上に低温（４００〜６００℃）で窒化アルミニウム（ＡｌＮ）またはＧａＮからなる低温バッファ層を一旦形成し、その後温度を上げて、ＧａＮのエピタキシャル成長を行う方法が開発された。こうした２段階成長によって、比較的平滑な単結晶膜が安定して得られるようになった。
【０００５】
しかし、上記方法にて作製したＧａＮの膜には、１×１０8〜１×１０10（１/cm2）というＧａＡｓに比べると１万から１０万倍という極めて高密度の欠陥が存在することが確認されている。この欠陥は、いわゆる貫通転位と呼ばれるもので、結晶膜中を上下に貫通する線状の結晶欠陥であり、こうした転位はキャリアの非発光性再結合中心として働くため、転位密度が高くなるほど半導体結晶の発光効率は低下する。
【０００６】
一般に、ＧａＮは、ＧａＡｓ等の従来の光半導体と比較して、転位により発光効率が低下しにくい特性を有しているが、上述のように高密度の転位が存在すると発光効率は低下する。
この貫通転位の密度は、エピタキシャル成長時の条件で変化するが、特に成長圧力に依存し、文献Jpn. J. Appl. Phys. Vol.37 (1998) pp.4460-4466に記載されるように、成長圧力は高い方が貫通転位が減少することが分かっている。それゆえ、サファイア基板上のエピタキシャル成長は、常圧(７６０torr)付近で行うことが多い。
【０００７】
【発明が解決しようとする課題】
サファイア基板上にＧａＮまたはＡｌＮの低温バッファ層を形成し、この上に高温(１０００℃程度)でＧａＮ結晶を成長させた場合、成長の初期は、結晶核が三次元的に島状に成長し、続いて島の合体が生じて二次元的成長に移行することが知られている。従って、ＧａＮのエピタキシャル膜においては、「ピット」と呼ばれる六角錘状の孔が生じることがある。ピットが存在すると、その上及び近傍には良好なデバイスを形成することは困難である。すなわち、エピタキシャルウェハにおいてピット密度が高いと、デバイスの製造歩留まりの低下につながる。
【０００８】
このピット密度も成長圧力に強く依存し、成長圧力が高いとピット密度が増加することが分かっている。従って、上述のように、貫通密度とピット密度との関係は相反するので、転位密度を下げるために成長圧力を高くすると、ピット密度が増加してしまい、同様にデバイスの製造歩留まりの低下につながることが問題である。
【０００９】
本発明の目的は、上記問題点に鑑みて、ＧａＮ層における転位密度を少なくしながらもピットの生成を抑制する窒化物半導体素子及びその製造方法を提供するものである。
【００１０】
【課題を解決するための手段】
本発明の窒化物半導体素子の製造方法は、有機金属化学気相成長法によって、III族窒化物半導体（ＩｎxＧａ(1-x-y)ＡｌyＮ（0≦x≦1, 0≦y≦1））を平坦なサファイア基板面上に順次積層して得られる窒化物半導体素子の製造方法であって、前記サファイア基板上に低温バッファ層を第１の温度の下でかつ第１の圧力の下で形成する工程と、ドーパント成分を含まない第１の混合ガスを供給して前記低温バッファ層の上に、表面に空隙を有する第１の窒化ガリウム層を前記第１の温度よりも高い第２の温度の下でかつ前記第１の圧力よりも高い第２の圧力の下で形成する第１の成膜工程と、ドーパント成分を含む第２の混合ガスを供給して前記第１の窒化ガリウム層の表面にある空隙を埋めて平坦化しつつ前記第１の窒化ガリウム層の上に第２の窒化ガリウム層を前記第２の圧力よりも低い第３の圧力の下で形成する第２の成膜工程と、を含み、前記第２の窒化ガリウム層はＭｇ，Ｂｅ，ＣａおよびＺｎのうち少なくとも１つをドーパントとして含む、ことを特徴とするものである。
【００１１】
本発明の窒化物半導体素子は、III族窒化物半導体（ＩｎxＧａ(1-x-y)ＡｌyＮ（0≦x≦1, 0≦y≦1））を平坦なサファイア基板面上に順次積層して得られる窒化物半導体素子であって、前記サファイア基板上に第１の温度の下でかつ第１の圧力の下で形成された低温バッファ層と、ドーパント成分を含まずに前記低温バッファ層上に前記第１の温度よりも高い第２の温度の下でかつ前記第１の圧力よりも高い第２の圧力の下で形成された、表面に空隙を有する第１の所定膜厚の第１の窒化ガリウム層と、前記第１の窒化ガリウム層上に形成されておりかつＭｇ，Ｂｅ，ＣａおよびＺｎのうち少なくとも１つをドーパントとして含む第２の所定膜厚の第２の窒化ガリウム層と、を含み、前記第２の窒化ガリウム層は前記第１の窒化ガリウム層の表面に形成された空隙を埋めて平坦化しつつ前記第２の圧力よりも低い第３の圧力の下で形成されていることを特徴とするものである。
【００１２】
【発明の実施の形態】
本発明の実施の形態について、好ましい実施例に基づき図面を参照しながら説明する。
図１に示すように、本発明の窒化物半導体素子は、サファイアからなる基板１の上に窒化物半導体単結晶膜を積層させた多層構造体からなる。サファイア基板１上には、ＡｌＮやＧａＮ等からなる低温バッファ層２が、サファイア基板１に形成されている。低温バッファ層２の上には、島状構造を採るドーパントを含まないＧａＮ結晶層、すなわちノンドープＧａＮ結晶層３が第１のＧａＮ層として形成されている。第１のＧａＮ層の上にドーパントを含む第２のＧａＮ層４が形成される。第２のＧａＮ層４は、第１のＧａＮ層３の島状構造の空隙を埋めて第１のＧａＮ層３の表面を平坦にしつつ積層されている。そして、第２のＧａＮ層４の上に再びノンドープＧａＮ結晶膜５が第３のＧａＮ層として形成される。さらにその上には、結晶層６が形成される。本実施例においては、かかる結晶層６は、Ｓｉドープのｎ型ＧａＮである。さらにｎ型クラッド層７、活性層８、ｐ型クラッド９、ｐ型コンタクト層１０がこの上に順次配され、ｐ型コンタクト層１０及び第４の結晶層６上にそれぞれｐ型電極１１及びｎ型電極１２を配して半導体発光素子が作製される。
【００１３】
以下、本発明による窒化物半導体素子の製造方法を、図２及び図３を参照して説明する。
サファイア基板１を成膜用ＭＯＣＶＤ成長炉に装填し、１０５０℃の温度において３００torrの圧力の水素気流中で１０分間保持し、サファイア基板１の表面の熱クリーニングを行う。この後、サファイア基板１の温度が４００℃になるまで降温せしめ、窒素原料であるＮＨ3と、Ａｌ原料であるＴＭＡ(トリメチルアルミニウム)を成長炉に導入し、ＡｌＮからなる低温バッファ層２を５０ｎｍの厚さに積層させる(ステップＳ１)。
【００１４】
続いてＴＭＡの供給を止めて、ＮＨ3のみを流したまま、成長圧力を３００torrから６００torrに変更する。さらにバッファ層２が成膜されたサファイア基板１の温度を再び１０５０℃に昇温し、ＴＭＧ(トリメチルガリウム)を第１の混合ガスとして導入してノンドープＧａＮ層３の積層を開始する(ステップＳ２)。最初に、ＧａＮ結晶の核が低温バッファ層２上に生成され、核は自身を中心にして３次元的な成長を開始して島状構造を採りながら成長を継続する。
【００１５】
ノンドープＧａＮ層３を設定膜厚０．５μｍ程度成長させたところで、ＴＭＧの供給を停止し、圧力を再度３００torrに変更する。尚、設定膜厚とは、膜が一様な膜厚で成長すると仮定した場合の膜厚のことである。
次に、ＭｇをドーパントとするためにＥｔ-Ｃｐ２Ｍｇ(エチル-ビスシクロペンタジエニルマグネシウム)を導入してＴＭＧ及びＮＨ3とともに第２の混合ガスとして供給して、第２のＧａＮ層としてのＧａＮ：Ｍｇ層４の積層を開始する(ステップＳ３)。この時、Ｅｔ-Ｃｐ２Ｍｇの流量は、Ｍｇの原子濃度が１×１０18〜５×１０20(1/cc)となるように設定する。この時のＭｇの濃度は、ＧａＮ：Ｍｇ層が２次元的成長を促進するように選択される。ＧａＮ：Ｍｇ層４は、設定膜厚として０．５μｍ成長させる。
【００１６】
尚、ＧａＮ：Ｍｇ層４の膜厚は、本実施例においては０．５μｍとしたが、これに限らず、ノンドープＧａＮ層３の表面に形成されたピットを埋めるとともに、積層されるＧａＮ：Ｍｇ層４のそのものの表面が平坦になる膜厚であれば良い。
次に、Ｅｔ-Ｃｐ２Ｍｇの供給のみを停止し、ノンドープＧａＮ層５の成長を１〜１０分程度行う(ステップＳ４)。その後、Ｍｅ-ＳｉＨ3(メチルシラン)を導入し、ＧａＮ：Ｓｉ層６を２μｍ成長させる(ステップＳ５)。この時のＭｅ-ＳｉＨ3の流量は、Ｓｉの原子濃度が１×１０17(1/cc)となるように設定する。
【００１７】
ＧａＮ：Ｓｉ層６の成長が完了したところで、ＴＭＧ，Ｍｅ-ＳｉＨ3の供給を停止して降温を開始し、基板温度が４００℃以下になったところでＮＨ3の供給も停止し、基板温度が室温になったところで反応炉より取り出す。尚、これを後述する比較のための試料(1)とする。
更に、ｎ型クラッド層７、活性層８、ｐ型クラッド９、ｐ型コンタクト層１０をＧａＮ：Ｓｉ層６の上に順次積層し、ｐ型コンタクト層１０及び第４の結晶層６上にそれぞれｐ型電極１１及びｎ型電極１２を形成して(ステップＳ６)半導体素子が作製される。
【００１８】
尚、比較対象用として、第１のＧａＮ層３の成長後、圧力は６００torrのままＧａＮ：Ｓｉ層６を２μｍ成長させた試料(2)を作製した。また、第１のＧａＮ層３及びＧａＮ：Ｓｉ層６をすべて圧力３００torrで成長させた試料(3)も作製した。試料(2)、(3)とも、試料(1)と比較すると第２のＧａＮ層４及びノンドープＧａＮ層５が無いだけで、膜厚、ドーピングレベルなどの条件は同じである。
【００１９】
こうして得られた各試料の表面のピット密度、ホール移動度、ＥＰＤ、すなわち転位密度の評価を行った。その結果を表１に示す。
【００２０】
【表１】
Figure 0003786544
【００２１】
表１から、ホール移動度は、ＥＰＤと相関があり、ホール移動度が高くなるとＥＰＤは低下することが分かる。また、試料(1)及び試料(2)のＥＰＤが、試料(3)よりも低いことが分かる。ピット密度は、試料(1)及び試料(3)が低く、試料(2)は高い。更に、試料(1)の断面を走査顕微鏡(ＳＥＭ)で観察して、第１のＧａＮ層３に存在するピットが、第２のＧａＮ層４により埋められてピットの上方では膜が平坦化されていることを確認した。このようにして、転位密度を抑制しつつ初期のＧａＮ膜に生じたピットがＧａＮ層を厚み方向に貫通することを抑制することができる。
【００２２】
また、第１のＧａＮ層３の膜厚としては、ノンドープＧａＮ層の成長形態が、初期の３次元的成長形態から２次元的成長形態に移行し始めるまでの膜厚が、第２のＧａＮ層の２次元的成長に対して適切である。従って、第１のＧａＮ層３の膜厚としては、結晶核の合体が始まる０．２μｍを下限とし、島状構造の間隙を埋めるのに必要な、すなわち平坦化に要する時間が短いほうが好ましいという観点から、４μｍを上限とする。また、第１のＧａＮ層３の膜厚が増加すると、表面に形成されるピットの深さもより深いものが形成される場合があるので、その上に積層されるＧａＮ：Ｍｇ層４も、かかるピットを埋めるために膜厚が増大する傾向がある。
【００２３】
また、ノンドープＧａＮ層５は、次に積層させるＧａＮ：Ｓｉ層６へのＭｇの混入を防ぐために、ＧａＮ：Ｍｇ層４とＧａＮ：Ｓｉ層６との間に形成するものである。この理由を次に説明する。すなわち、Ｍｇは、Ｅｔ-Ｃｐ２Ｍｇの供給を停止しても、しばらくの間反応炉や配管内に残留すること(この現象は、Ｍｇのメモリ効果と呼ばれる)がある。従って、ＧａＮ：Ｍｇ層４の次にＧａＮ：Ｓｉ層６を成長させると、Ｅｔ-Ｃｐ２Ｍｇの供給を止めてＧａＮ：Ｓｉ層６の成長に移行するまでの時間に残留したＭｇが表面に堆積するので、ＧａＮ：Ｓｉ層６の成長を開始した際に再び３次元的成長を起こし、逆にピットを増加させてしまうことがあるからである。しかしながら、Ｍｇのメモリ効果は常に発現するものではなく、ＭＯＣＶＤ炉やＧａＮ：Ｓｉ層６の成長条件によっては、Ｅｔ-Ｃｐ２Ｍｇの供給停止直後においてメモリ効果が発現しないことがある。故に、かかる場合はノンドープＧａＮ層５の積層を省略することができる。
【００２４】
さらに、ＧａＮ：Ｓｉ層６のＳｉの原子濃度は、本実施例の１×１０17(1/cc)に限らず、サファイア基板上の３族窒化物半導体素子として一般的なＮ+層のレベル(Ｓｉ濃度；１×１０18〜１×１０19(1/ｃｍ3))に設定することもできる。一般に、ＧａＮ系結晶においては、成長初期段階で特に(1-101)面及びその近傍の高次数の面が優性になって三次元成長が進行する。三次元的に島状成長した各島が衝突し合体し始めると、高次数の面が(1-101)面ともう１つの安定面である(0001)面とに淘汰されていく。この(0001)面の成長速度は、遅いことが知られているが、これは(0001)面に到達したＧａ原子が表面をマイグレーションして、(1-101)面で取り込まれるために生じる結果と考えることができる。このようにして、(1-101)面がより速く成長し、(0001)面が残るために、膜は次第に平坦化されていく。成長圧力が低いときのように、原料の拡散が速く、核が均一に成長し、一様な島が高密度に生成される場合は、上述の二次元的成長移行機構が速やかに働き平坦化が達成される。但し、貫通転位等の結晶欠陥は、異なる初期核から生成した成長面が衝突する際に生じるので、島密度が高く合体が速い成長モードは転位密度が高くなる傾向がある。
【００２５】
一方、成長圧力が高い場合は、初期核間で選択的成長により競合が起こり、大きな島が比較的低密度に生成されるため、転位密度は低くなる。しかしながら、島同士の合体が遅いため、大きく且つ深い(1-101)面で構成されるピットが生じやすい。故に、ピット内部では、拡散による原料の供給そのものが希薄になるため、ピットは消えず、膜の成長が進行するに従い粗大化する傾向がある。
【００２６】
ところが、三次元的成長が二次元的成長に移行する際に、Ｍｇが存在すると、(0001)面においてＧａ原子のマイグレーションはさらに助成されて、(1-101)面及びその近傍面の成長速度の比がさらに大きくなり、三次元的成長から二次元的成長への移行が促進される。
従って、Ｍｇは、Ｇａ原子位置でＧａと置換されるアクセプタ性の不純物と考えられるので、Ｍｇと同様にＧａ原子位置において置換可能なアクセプタ性の不純物であるII族元素である、Ｂｅ，Ｃａ，Ｚｎを、Ｍｇに代えて不純物、すなわちドーパントとしてＧａＮ層を成長させても良い。
【００２７】
また、第２のＧａＮ層の成長時の圧力を、第１のＧａＮ層の成長圧力よりも下げることが平坦化に有効であることも実験にて確認されている。
このように、ノンドープの第１のＧａＮ層を低温バッファ層の上に積層して貫通転位の発生を抑制し、次に、ドーパントを混入させて第２のＧａＮ膜を積層することにより、第２のＧａＮ層は、その成長過程において第１のＧａＮ層の表面の空隙を埋めながら成長することができる。従って、第１のＧａＮ層と第２のＧａＮ層とからなるＧａＮ層において、生成されるピットの数を低減せしめるとともに、膜の表面が平坦化され、更に内部に生じる貫通転位を減らすことができる。故に、上記ＧａＮ膜からなるIII族窒化物半導体素子の特性を向上せしめることができる。
【図面の簡単な説明】
【図１】本発明による窒化物半導体素子を示す断面図である。
【図２】図１に示す窒化物半導体素子の一部拡大断面図である。
【図３】本発明による窒化物半導体素子の製造方法の一例を示すフローチャートである。
【符号の説明】
１ 基板
３ 第１のＧａＮ層
４ 第２のＧａＮ層

Claims (12)

  1. 有機金属化学気相成長法によって、III族窒化物半導体（ＩｎxＧａ(1-x-y)ＡｌyＮ（0≦x≦1, 0≦y≦1））を平坦なサファイア基板面上に順次積層して得られる窒化物半導体素子の製造方法であって、
    前記サファイア基板上に低温バッファ層を第１の温度の下でかつ第１の圧力の下で形成する工程と、
    ドーパント成分を含まない第１の混合ガスを供給して前記低温バッファ層の上に、表面に空隙を有する第１の窒化ガリウム層を前記第１の温度よりも高い第２の温度の下でかつ前記第１の圧力よりも高い第２の圧力の下で形成する第１の成膜工程と、
    ドーパント成分を含む第２の混合ガスを供給して前記第１の窒化ガリウム層の表面にある空隙を埋めて平坦化しつつ前記第１の窒化ガリウム層の上に第２の窒化ガリウム層を前記第２の圧力よりも低い第３の圧力の下で形成する第２の成膜工程と、を含み、
    前記第２の窒化ガリウム層はＭｇ，Ｂｅ，ＣａおよびＺｎのうち少なくとも１つをドーパントとして含む、ことを特徴とする窒化物半導体素子の製造方法。
  2. 前記第１の窒化ガリウム層の表面にある空隙は六角錘状の孔であることを特徴とする請求項１記載の窒化物半導体素子の製造方法。
  3. 前記六角錘状の孔は（１−１０１）面を有することを特徴とする請求項２記載の窒化物半導体素子の製造方法。
  4. 前記第２の窒化ガリウム層の上にドーパント成分を含まない混合ガスを供給して第３の窒化ガリウム層を形成する第３の成膜工程を更に含むことを特徴とする請求項１記載の窒化物半導体素子の製造方法。
  5. 前記第２の窒化ガリウムの膜厚は、前記第１窒化ガリウム層の表面にある空隙を埋めつつ形成される前記第２の窒化ガリウムの表面を平坦にするのに十分な厚みであることを特徴とする請求項１記載の窒化物半導体素子の製造方法。
  6. 前記第１の窒化ガリウム層の膜厚は、０．２μｍから４μｍまでの設定膜厚であることを特徴とする請求項１記載の窒化物半導体素子の製造方法。
  7. III 族窒化物半導体（Ｉｎ x Ｇａ (1-x-y) Ａｌ y Ｎ（ 0 ≦ x ≦ 1, 0 ≦ y ≦ 1 ））を平坦なサファイア基板面上に順次積層して得られる窒化物半導体素子であって、
    前記サファイア基板上に第１の温度の下でかつ第１の圧力の下で形成された低温バッファ層と、
    ドーパント成分を含まずに前記低温バッファ層上に前記第１の温度よりも高い第２の温度の下でかつ前記第１の圧力よりも高い第２の圧力の下で形成された、表面に空隙を有する第１の所定膜厚の第１の窒化ガリウム層と、
    前記第１の窒化ガリウム層上に形成されておりかつＭｇ，Ｂｅ，ＣａおよびＺｎのうち少なくとも１つをドーパントとして含む第２の所定膜厚の第２の窒化ガリウム層と、を含み、
    前記第２の窒化ガリウム層は前記第１の窒化ガリウム層の表面に形成された前記空隙を埋めて平坦化しつつ前記第２の圧力よりも低い第３の圧力の下で形成されていることを特徴とする窒化物半導体素子。
  8. 前記第１の窒化ガリウム層の表面に形成された空隙は六角錘状の孔であることを特徴とする請求項７記載の窒化物半導体素子。
  9. 前記六角錘状の孔は（１−１０１）面を有することを特徴とする請求項８記載の窒化物半導体素子。
  10. ドーパント成分を含まずに前記第２の窒化ガリウム層上に形成される第３の窒化ガリウム層を更に含むことを特徴とする請求項７記載の窒化物半導体素子。
  11. 前記第２の窒化ガリウムの膜厚は、前記第１窒化ガリウム層の表面にある空隙を埋めつつ形成される前記第２の窒化ガリウムの表面を平坦にするのに十分な厚みであることを特徴とする請求項７記載の窒化物半導体素子。
  12. 前記第１の窒化ガリウム層の所定膜厚は、０．２μｍから４μｍまでの設定膜厚であることを特徴とする請求項７記載の窒化物半導体素子。
JP16416999A 1999-06-10 1999-06-10 窒化物半導体素子の製造方法及びかかる方法により製造された素子 Expired - Fee Related JP3786544B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP16416999A JP3786544B2 (ja) 1999-06-10 1999-06-10 窒化物半導体素子の製造方法及びかかる方法により製造された素子
EP09002185A EP2051308B1 (en) 1999-06-10 2000-06-07 Group III nitride semiconductor device
EP00111833A EP1059677B1 (en) 1999-06-10 2000-06-07 Method for manufacturing a nitride semiconductor device
US09/589,076 US6555846B1 (en) 1999-06-10 2000-06-08 Method for manufacturing a nitride semiconductor device and device manufactured by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16416999A JP3786544B2 (ja) 1999-06-10 1999-06-10 窒化物半導体素子の製造方法及びかかる方法により製造された素子

Publications (2)

Publication Number Publication Date
JP2000353821A JP2000353821A (ja) 2000-12-19
JP3786544B2 true JP3786544B2 (ja) 2006-06-14

Family

ID=15788050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16416999A Expired - Fee Related JP3786544B2 (ja) 1999-06-10 1999-06-10 窒化物半導体素子の製造方法及びかかる方法により製造された素子

Country Status (3)

Country Link
US (1) US6555846B1 (ja)
EP (2) EP2051308B1 (ja)
JP (1) JP3786544B2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587081B2 (ja) 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP4754057B2 (ja) * 1999-10-06 2011-08-24 パナソニック株式会社 半導体装置および半導体基板ならびにそれらの製造方法
JP4432180B2 (ja) 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP2001185493A (ja) 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
AU2001241108A1 (en) 2000-03-14 2001-09-24 Toyoda Gosei Co. Ltd. Production method of iii nitride compound semiconductor and iii nitride compoundsemiconductor element
JP2001267242A (ja) 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
TW518767B (en) 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2001313259A (ja) 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6504183B1 (en) * 2000-09-08 2003-01-07 United Epitaxy Company Epitaxial growth of nitride semiconductor device
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP2002280314A (ja) 2001-03-22 2002-09-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法、及びそれに基づくｉｉｉ族窒化物系化合物半導体素子
EP1245701A3 (en) * 2001-03-28 2009-03-04 Ngk Insulators, Ltd. A method of fabricating a Group III nitride film
US20040169192A1 (en) * 2001-06-04 2004-09-02 Hisaki Kato Method for producing group III nitride compounds semiconductor
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
JP4734786B2 (ja) * 2001-07-04 2011-07-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体基板、及びその製造方法
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
DE10135189A1 (de) * 2001-07-19 2003-02-20 Osram Opto Semiconductors Gmbh Lichtemittierende Vorrichtung auf Basis eines Galliumnitrid-basierten Verbindungshalbleiters und Verfahren zu deren Herstellung
US20030047746A1 (en) * 2001-09-10 2003-03-13 Fuji Photo Film Co., Ltd. GaN substrate formed over GaN layer having discretely formed minute holes produced by use of discretely arranged growth suppression mask elements
US20070280872A1 (en) * 2001-09-19 2007-12-06 Sumitomo Electric Industries, Ltd. Method of growing gallium nitride crystal and gallium nitride substrate
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
US20080006201A1 (en) * 2001-09-19 2008-01-10 Sumitomo Electric Industries, Ltd. Method of growing gallium nitride crystal
US7303630B2 (en) * 2003-11-05 2007-12-04 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
JP3690326B2 (ja) 2001-10-12 2005-08-31 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
JP2003282447A (ja) * 2002-03-20 2003-10-03 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子
CN100454486C (zh) * 2002-07-11 2009-01-21 爱尔兰国家大学科克学院 减少半导体材料中的缺陷的方法及其产品
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
TW587346B (en) * 2003-03-28 2004-05-11 United Epitaxy Co Ltd Optoelectronic device made by semiconductor compound
EP1471582A1 (en) * 2003-03-31 2004-10-27 Ngk Insulators, Ltd. Substrate for semiconductor light-emitting element, semiconductor light-emitting element and its fabrication
KR101034055B1 (ko) 2003-07-18 2011-05-12 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR100744933B1 (ko) * 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
JP3833674B2 (ja) * 2004-06-08 2006-10-18 松下電器産業株式会社 窒化物半導体レーザ素子
WO2005124879A1 (en) * 2004-06-18 2005-12-29 Showa Denko K.K. Group iii nitride semiconductor light emitting device
CN100403559C (zh) * 2004-06-21 2008-07-16 晶元光电股份有限公司 一种氮化物发光组件的三元氮化物缓冲层及其制造方法
US7646027B2 (en) 2005-05-06 2010-01-12 Showa Denko K.K. Group III nitride semiconductor stacked structure
JP2007165409A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
US7781779B2 (en) * 2007-05-08 2010-08-24 Luminus Devices, Inc. Light emitting devices including wavelength converting material
KR101283233B1 (ko) * 2007-06-25 2013-07-11 엘지이노텍 주식회사 발광 소자 및 그 제조방법
CN102037575B (zh) * 2008-03-27 2013-04-10 宋俊午 发光元件及其制造方法
DE102009060749B4 (de) * 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
KR101778161B1 (ko) 2011-01-26 2017-09-13 엘지이노텍 주식회사 발광소자
CN104221170B (zh) * 2012-03-19 2017-02-22 首尔伟傲世有限公司 用于分离外延层与生长基板的方法及使用其的半导体器件
US9406836B2 (en) 2012-07-11 2016-08-02 Koninklijke Philips N.V. Reducing or eliminating nanopipe defects in III-nitride structures
JP6223075B2 (ja) * 2012-10-09 2017-11-01 キヤノン株式会社 発光素子の製造方法及び発光素子
US9000414B2 (en) * 2012-11-16 2015-04-07 Korea Photonics Technology Institute Light emitting diode having heterogeneous protrusion structures
KR102140741B1 (ko) * 2014-02-18 2020-08-03 엘지전자 주식회사 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자
DE102015104665A1 (de) 2015-03-26 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
US11127596B2 (en) * 2016-08-18 2021-09-21 Raytheon Company Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
KR20180069403A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 질화 갈륨 기판의 제조 방법
CN111316452B (zh) * 2019-09-30 2021-11-23 重庆康佳光电技术研究院有限公司 一种磊晶结构及其制备方法、led
CN113284987B (zh) * 2021-03-30 2023-03-14 华灿光电（浙江）有限公司 发光二极管外延片的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091333A (en) * 1983-09-12 1992-02-25 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
JP3624451B2 (ja) * 1995-03-17 2005-03-02 昭和電工株式会社 発光素子用ＧａＰエピタキシャル基板
US6010937A (en) * 1995-09-05 2000-01-04 Spire Corporation Reduction of dislocations in a heteroepitaxial semiconductor structure
JP3448450B2 (ja) * 1996-04-26 2003-09-22 三洋電機株式会社 発光素子およびその製造方法
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
US5927995A (en) * 1997-04-09 1999-07-27 Hewlett-Packard Company Reduction of threading dislocations by amorphization and recrystallization
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche

Also Published As

Publication number Publication date
US6555846B1 (en) 2003-04-29
EP2051308B1 (en) 2012-02-22
JP2000353821A (ja) 2000-12-19
EP2051308A2 (en) 2009-04-22
EP2051308A3 (en) 2010-04-14
EP1059677B1 (en) 2011-08-24
EP1059677A3 (en) 2006-06-21
EP1059677A2 (en) 2000-12-13

Similar Documents

Publication Publication Date Title
JP3786544B2 (ja) 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP3690326B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JP5874495B2 (ja) Ｇａを含むＩＩＩ族窒化物半導体の製造方法
JP3550070B2 (ja) ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
JP3758390B2 (ja) 窒化物半導体発光素子及びその製造方法
US20150176154A1 (en) Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element
US7645622B2 (en) Method of producing nitride-based semiconductor device, and light-emitting device produced thereby
JP2004524250A (ja) 窒化ガリウム材料および方法
JP2000357820A (ja) 窒化ガリウム系半導体発光素子及びその製造方法
JP2006332258A (ja) 窒化物半導体装置及びその製造方法
JP2010225881A (ja) Ｉｉｉ族窒化物半導体の製造方法
JP5234814B2 (ja) 窒化物半導体発光素子の製造方法
US20150340562A1 (en) Light emitting device and method of fabricating the same
JP2009023853A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
JP2012204540A (ja) 半導体装置およびその製造方法
CN117133841A (zh) InGaN基绿光发光二极管外延片及其制备方法、LED
JP2005347494A (ja) 半導体装置を製造する方法、および半導体装置
JP2001024221A (ja) 窒化ガリウム系化合物半導体とその製造方法
CN109920883A (zh) 氮化镓基发光二极管外延片及其制造方法
JP2020075842A (ja) 窒化物半導体
JP2005072409A (ja) エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法
JP2005210091A (ja) Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
JP3324102B2 (ja) エピタキシャルウェーハの製造方法
JP3785059B2 (ja) 窒化物半導体の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060320

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150331

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees