KR100512580B1 - 결함이 적은 질화물 반도체 박막 성장 방법 - Google Patents

결함이 적은 질화물 반도체 박막 성장 방법 Download PDF

Info

Publication number
KR100512580B1
KR100512580B1 KR10-2003-0101283A KR20030101283A KR100512580B1 KR 100512580 B1 KR100512580 B1 KR 100512580B1 KR 20030101283 A KR20030101283 A KR 20030101283A KR 100512580 B1 KR100512580 B1 KR 100512580B1
Authority
KR
South Korea
Prior art keywords
thin film
nitride semiconductor
semiconductor thin
substrate
mask pattern
Prior art date
Application number
KR10-2003-0101283A
Other languages
English (en)
Other versions
KR20050069315A (ko
Inventor
신종언
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0101283A priority Critical patent/KR100512580B1/ko
Priority to JP2004380053A priority patent/JP4614125B2/ja
Priority to US11/023,540 priority patent/US7198971B2/en
Priority to EP04031027.8A priority patent/EP1551056B1/en
Priority to CNA2004101031516A priority patent/CN1638041A/zh
Publication of KR20050069315A publication Critical patent/KR20050069315A/ko
Application granted granted Critical
Publication of KR100512580B1 publication Critical patent/KR100512580B1/ko
Priority to US11/725,498 priority patent/US20070190678A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 결함이 적은 질화물 반도체 박막 성장 방법에 관한 것으로, 상부에 스트라이프 형태의 홈이 주기적으로 형성된 기판에 버퍼층과 1차 질화물 반도체 박막을 형성하고, 1차 질화물 반도체 박막에서 결함밀도가 높은 영역은 식각하고, 결함밀도가 낮은 영역은 주기적인 스트라이프 형태의 패턴을 형성한 후, 이 패턴을 이용하여 2차 질화물 반도체 박막을 측면 성장시킴으로써, 결함밀도가 낮은 질화물 반도체 박막을 제조한다.
또는, 본 발명은 결함밀도가 낮은 제 1 질화물 반도체 박막으로 제 2 질화물 반도체 박막이 형성됨으로, 제 2 질화물 반도체 박막은 적은 결함을 유지하며 성장되고, 유전체 마스크 패턴이 있는 영역은 LEO(Lateral Epitaxial Overgrowth) 방식으로 질화물 반도체 박막이 성장하게 되어, 전영역으로 결함밀도가 낮은 제 2 질화물 반도체 박막을 얻을 수 있다.
따라서, 본 발명의 우수한 결정질을 갖는 질화물 반도체 박막을 사용하여 제조된 광소자나 전자소자는 고효율, 고출력, 고신뢰성의 특성뿐만 아니라 높은 수율을 얻을 수 있는 효과가 있다.

Description

결함이 적은 질화물 반도체 박막 성장 방법 {Method of growing nitride semiconductor thin film having small defects}
본 발명은 결함이 적은 질화물 반도체 박막 성장 방법에 관한 것으로, 보다 상세하게는 상부에 주기적인 스트라이프 형태의 홈이 형성된 기판에 버퍼층과 1차 질화물 반도체 박막을 형성하고, 1차 질화물 반도체 박막에서 결함밀도가 높은 영역을 식각하거나 마스킹한 후, 2차 질화물 반도체 박막을 측면 성장시킴으로써, 전영역으로 결함밀도가 낮은 제 2 질화물 반도체 박막을 얻을 수 있는 결함이 적은 질화물 반도체 박막 성장 방법에 관한 것이다.
일반적으로, 질화물 반도체 박막은 넓은 밴드갭(Band-gap)을 이용해 단파장 영역의 빛을 낼 수 있는 광소자에 응용되고 있으며, 고온, 고주파 및 고전력 전자소자에의 응용을 위한 연구가 활발히 진행되고 있다.
이러한 질화물 반도체 박막은 주로 고온에 안정한 사파이어 기판에서 성장시킨다.
그러나, 질화물 반도체 박막과 사파이어 기판은 열팽창 계수와 격자 상수에 큰 차이를 갖기 때문에, 관통 전위 등의 결함이 많이 발생한다는 단점을 갖고 있다.
최근, 사파이어 기판과 질화물 반도체 박막의 결함을 줄이기 위하여, 사파이어 기판 상부에 AlxGayIn1-x-yN(0 ≤x ≤ 1, 0 ≤y ≤1, 0 ≤x+y ≤1 ), SiN 또는 이 물질들이 적층된 적층막을 버퍼(Buffer)층으로 형성한 후, 질화물 반도체 박막을 성장하였다.
이렇게, 버퍼층의 상부에 질화물 반도체 박막을 성장시키면, 성장된 질화물 반도체 박막에는 108 - 109cm-2의 관통 전위 밀도를 갖게 되어, 결함 밀도가 감소하게 된다.
한편, 청자색 레이저 다이오드나 고출력, 고효율, 고신뢰성 발광 다이오드 제조하기 위해서는 결함 밀도를 감소시키는 것이 필수적이다.
이러한 관통 전위를 줄이는 방법으로는 1)사파이어 기판에 패턴을 형성하여 종방향과 횡방향 성장을 조절하는 방법, 2)사파이어 기판 상부에 질화물 반도체 박막을 성장하고, 그 상부에 일정한 형태의 유전막을 형성한 후, 질화물 반도체 박막을 다시 성장하는 LEO(Lateral Epitaxial Overgrowth) 성장법, 3) 사파이어 기판 상부에 질화물 반도체 박막을 성장하고, 질화물 반도체 박막을 일정한 형태로 식각한 후, 다시 질화물 반도체 박막을 성장하는 펜디오(Pendeo) 성장법 등이 사용되고 있다.
도 1a 내지 1e는 종래 기술에 따른 마스크 패턴을 형성한 사파이어 기판을 이용하여 질화물 반도체 박막을 성장하는 공정도로서, 먼저, 사파이어 기판(10) 상부에 일정한 간격으로 사파이어 기판(10)이 노출되는 유전체 마스크 패턴(11)을 형성한다.(도 1a)
그 후, 상기 유전체 마스크 패턴(11)에 의해 노출된 사파이어 기판(10)을 일정한 두께(d)만큼 식각한다.(도 1b)
연이어, 도 1c에 도시된 바와 같이, 상기 유전체 마스크 패턴(11)을 제거하면, 상부에 일정한 간격으로 요홈(10a)이 형성된 사파이어 기판(10)이 완성된다.
그 다음, 상기 사파이어 기판(10) 상부에 전면에 버퍼층(12)을 성장시킨다.(도 1d)
마지막으로, 상기 버퍼층(12) 상부에 질화물 반도체 박막(13)을 성장시킨다.(도 1e)
이 때, 상기 사파이어 기판(10)의 측면(10b)에서 성장되는 질화물 반도체 박막(13A)의 관통 전위는 서로 소멸되어 패턴이 형성된 사파이어 기판 위에는 결함밀도가 감소하게 된다.
최근 들어, 전술된 마스크 패턴을 형성한 사파이어 기판 기판을 이용하여 질화물 반도체 박막을 성장시키는 방법은, 고출력 및 고효율 발광 다이오드 제조에 적용되고 있다.
도 2a와 2c는 종래 기술에 따른 LEO(Lateral Epitaxial Overgrowth)에 의하여 질화물 반도체 박막을 성장하는 공정도로서, 사파이어 기판(20) 상부에 제 1 질화물 반도체 박막(21)을 형성하고, 상기 제 1 질화물 반도체 박막(21) 상부에 일정한 간격으로 제 1 질화물 반도체 박막(21)이 노출되는 유전체 마스크 패턴(22)을 형성한다.(도 2a)
그 다음, 상기 유전체 마스크 패턴(22)에 의해 선택적으로 노출된 제 1 질화물 반도체 박막(21) 상부에 제 2 질화물 반도체 박막(23)을 성장시킨다.(도 2b)
여기서, 상기 각각의 유전체 마스크 패턴(22) 상부에서는 노출된 제 1 질화물 반도체 박막(21) 상부에 성장된 제 2 질화물 반도체 박막(23)이 합쳐지고, 계속 제 2 질화물 반도체 박막(23)이 성장되어, 도 2c에 도시된 바와 같이, 상기 유전체 마스크 패턴(22) 상부에 성장되는 제 2 질화물 반도체 박막(23)은 결함이 줄어들게 된다.
도 3a 내지 3c는 종래 기술에 따른 펜디오(Pendeo) 성장법에 의하여 질화물 반도체 박막을 성장하는 공정도로서, 사파이어 기판(30) 상부에 제 1 질화물 반도체 박막(31)을 형성하고(도 3a), 상기 성장된 제 1 질화물 반도체 박막(31)을 주기적인 스트라이프 패턴(Stripe pattern)(31a)을 갖도록 식각하고(도 3b), 상기 주기적인 스트라이트 패턴(31a)을 이용하여 측면 성장시켜 제 2 질화물 반도체 박막(32)을 성장시킨다.(도 3c)
이로서, 측면 성장된 제 2 질화물 반도체 박막(32A)의 관통전위 밀도는 줄어들게 된다.
전술된 바와 같이, 종래 기술에 따른 질화물 반도체 결함 감소 방법은 패턴이 형성된 영역 또는 유전체 패턴 영역에 측면으로 성장한 질화물 반도체 박막의 결함은 감소하지만, 패턴 또는 유전체 패턴 영역이 형성되지 않은 부분에서는 결함이 그대로 존재하여 결정성이 개선되지 않는 단점이 있다.
즉, 평균적으로는 결함밀도가 감소하지만 국부적으로는 결함밀도가 높은 영역과 낮은 영역이 주기적으로 존재하게 된다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여, 상부에 스트라이프 형태의 홈이 주기적으로 형성된 기판에 버퍼층과 1차 질화물 반도체 박막을 형성하고, 1차 질화물 반도체 박막에서 결함밀도가 높은 영역은 식각하고, 결함밀도가 낮은 영역은 주기적인 스트라이프 형태의 패턴을 형성한 후, 이 패턴을 이용하여 2차 질화물 반도체 박막을 측면 성장시킴으로써, 결함밀도가 낮은 질화물 반도체 박막을 제조할 수 있는 결함이 적은 질화물 반도체 박막 성장 방법을 제공하는 데 목적이 있다.
본 발명의 다른 목적은 결함밀도가 낮은 제 1 질화물 반도체 박막으로 제 2 질화물 반도체 박막이 형성됨으로, 제 2 질화물 반도체 박막은 적은 결함을 유지하며 성장되고, 유전체 마스크 패턴이 있는 영역은 LEO(Lateral Epitaxial Overgrowth) 방식으로 질화물 반도체 박막이 성장하게 되어, 전영역으로 결함밀도가 낮은 제 2 질화물 반도체 박막을 얻을 수 있는 결함이 적은 질화물 반도체 박막 성장 방법을 제공하는 데 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, 상부에 스트라이프 형태의 홈들이 주기적으로 형성된 기판 상부 전면에 버퍼층을 형성하는 제 1 단계와;
상기 버퍼층 상부에 제 1 질화물 반도체 박막을 성장시키는 제 2 단계와;
상기 스트라이프 형태의 홈 각각의 상부에 성장된 제 1 질화물 반도체 박막 상부를 마스킹하고, 스트라이프 형태의 홈이 형성되지 않은 영역 상부에 성장된 제 1 질화물 반도체 박막 상부가 노출되도록 유전체 마스크 패턴을 상기 제 1 질화물 반도체 박막 상부에 형성하는 제 3 단계와;
상기 유전체 마스크 패턴을 통해 노출된, 제 1 질화물 반도체 박막을 식각하여, 주기적인 스트라이프 형태로 돌출된 제 1 질화물 반도체 박막 패턴을 형성하고, 상기 유전체 마스크 패턴을 제거하는 제 4 단계와;
상기 질화물 반도체 박막 패턴을 이용하여, 측면 성장을 통해 제 2 질화물 반도체 박막을 형성하는 제 5 단계로 구성된 결함이 적은 질화물 반도체 박막 성장 방법이 제공된다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 다른 양태(樣態)는, 상부에 스트라이프 형태의 홈들이 주기적으로 형성된 기판 상부 전면에 버퍼층을 형성하는 제 1 단계와;
상기 버퍼층 상부에 제 1 질화물 반도체 박막을 성장시키는 제 2 단계와;
상기 스트라이프 형태의 홈이 있는 기판 상부에 성장된 제 1 질화물 반도체 박막 상부를 노출시키고, 스트라이프 형태의 홈이 형성되지 않은 기판 상부에 성장된 제 1 질화물 반도체 박막 상부가 마스킹되도록 유전체 마스크 패턴을 상기 제 1 질화물 반도체 박막 상부에 형성하는 제 3 단계와;
상기 유전체 마스크 패턴을 통해 노출된, 제 1 질화물 반도체 박막 상부에, 측면 성장을 통해 제 2 질화물 반도체 박막을 형성하는 제 4 단계로 구성된 결함이 적은 질화물 반도체 박막 성장 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 4a 내지 4f는 본 발명의 제 1 실시예에 따라 결함이 적은 질화물 반도체 박막을 성장시키는 공정도로서, 도 4a와 같이, 상부에 스트라이프 형태의 홈들(110a)이 주기적으로 형성된 기판(100)을 준비하고, 상기 기판(100) 상부 전면에 버퍼층(120)을 형성한다.(도 4b)
여기서, 스트라이프 형태의 홈들(110a)은 상기 기판(100)을 평면상으로 볼 때, 상기 기판(100) 상에 상호 이격된 홈들이 열과 행으로 배열되어 형성된다.
그리고, 상기 버퍼층(120)은 AlxGayIn1-x-yN층(0≤x≤1, 0≤y≤1, 0 ≤x+y ≤1), SiN층과 이들이 적층된 적층막 중 어느 하나로 형성하는 것이 바람직하다.
또한, 상기 기판(100)은 실리콘 카바이드(SiC), 사파이어(Sapphire), 갈륨비소(GaAs)와 질화갈륨(GaN) 중 선택된 어느 하나를 사용하면 된다.
연이어, 상기 버퍼층(120) 상부에 제 1 질화물 반도체 박막(130)을 성장시킨다.(도 4c)
이 때, 성장된 제 1 질화물 반도체 박막(130)은 결함밀도가 높은 영역(스트라이프 형태의 홈이 형성되지 않은 영역 상부에 형성된 영역에는 결함(201)이 많이 생성된다.)과 낮은 영역(스트라이프 형태의 홈 상부에 형성된 영역에는 결함(202)이 적게 생성된다.)이 교대로 형성되게 된다.
그 다음, 도 4d에 도시된 바와 같이, 스트라이프 형태의 홈 상부에 성장된 제 1 질화물 반도체 박막(130) 상부를 마스킹하고, 스트라이프 형태의 홈이 형성되지 않은 영역 상부에 성장된 제 1 질화물 반도체 박막(130) 상부가 노출되도록 유전체 마스크 패턴(140)을 상기 제 1 질화물 반도체 박막(130) 상부에 형성한다.
즉, 상기 유전체 마스크 패턴(140)은 결함밀도가 낮은 제 1 질화물 반도체 박막 영역은 마스킹하고, 결함밀도가 높은 제 1 질화물 반도체 박막 영역은 노출시키는 것이다.
그 후, 상기 유전체 마스크 패턴(140)을 통해 노출된, 제 1 질화물 반도체 박막을 식각하여, 스트라이프 형태로 돌출된 제 1 질화물 반도체 박막 패턴(130a)을 형성하고, 상기 유전체 마스크 패턴(140)을 제거한다.(도 4e)
여기서, 상기 유전체 마스크 패턴(140)을 통해 노출된, 결함밀도가 높은 제 1 질화물 반도체 영역은 식각되고, 결함밀도가 낮은 제 1 질화물 반도체 영역은 스트라이프 형태로 돌출된 질화물 반도체 박막 패턴(130a)이 형성된다.
연이어, 상기 질화물 반도체 박막 패턴(130a)을 이용하여, 측면 성장을 통해 제 2 질화물 반도체 박막(150)을 형성한다.(도 4f)
그러므로, 본 발명은 상부에 스트라이프 형태의 홈이 주기적으로 형성된 기판에 버퍼층과 1차 질화물 반도체 박막을 형성하고, 1차 질화물 반도체 박막에서 결함밀도가 높은 영역은 식각하고, 결함밀도가 낮은 영역은 주기적인 스트라이프 형태의 패턴을 형성한 후, 이 패턴을 이용하여 2차 질화물 반도체 박막을 측면 성장시킴으로써, 결함밀도가 낮은 질화물 반도체 박막을 제조할 수 있게 된다.
도 5a 내지 5c는 본 발명의 제 2 실시예에 따라 결함이 적은 질화물 반도체 박막을 성장시키는 공정도로서, 본 발명의 제 2 실시예는 본 발명의 제 1 실시예의 도 4c 공정 이후에 수행되는 것으로, 즉, 도 5a에서 스트라이프 형태의 홈이 주기적으로 형성되어 있는 기판 상부에 성장된 제 1 질화물 반도체 박막(130) 상부를 노출시키고, 스트라이프 형태의 홈이 형성되지 않은 기판 상부에 성장된 제 1 질화물 반도체 박막(130) 상부가 마스킹되도록 유전체 마스크 패턴(140)을 상기 제 1 질화물 반도체 박막(130) 상부에 형성한다.
결국, 본 발명의 제 2 실시예에서는 상기 유전체 마스크 패턴(140)은 결함밀도가 낮은 제 1 질화물 반도체 박막 영역은 노출시키고, 결함밀도가 높은 제 1 질화물 반도체 박막 영역은 마스킹하는 것이다.
그러므로, 결함밀도가 낮은 제 1 질화물 반도체 박막 영역은 스트라이프 형태로 노출되게 된다.
그 후, 상기 유전체 마스크 패턴(140)을 통해 노출된, 제 1 질화물 반도체 박막 상부에, 측면 성장을 통해 제 2 질화물 반도체 박막(150)을 형성한다.(도 5b와 5c)
그러므로, 본 발명의 제 2 실시예에서는 결함밀도가 낮은 제 1 질화물 반도체 박막으로 제 2 질화물 반도체 박막이 형성됨으로, 제 2 질화물 반도체 박막은 적은 결함을 유지하며 성장되고, 유전체 마스크 패턴이 있는 영역은 LEO(Lateral Epitaxial Overgrowth) 방식으로 질화물 반도체 박막이 성장하게 되어, 전영역으로 결함밀도가 낮은 제 2 질화물 반도체 박막을 얻을 수 있게 된다.
도 6a 내지 6c는 본 발명에 따라 기판상에 스트라이프 형태의 홈을 주기적으로 형성하는 공정도로서, 기판(100) 상부에 일정한 간격(d2)으로 기판(100)이 노출되는 유전체 마스크 패턴(110)을 형성한다.(도 6a)
이 때, 상기 유전체 마스크 패턴(110)에 의해 노출된 기판(100)의 간격(d2)은 0.1 ~ 15㎛가 바람직하다.
그 후, 상기 유전체 마스크 패턴(110)에 의해 노출된 기판(100)을 일정한 깊이(d3)만큼 식각한다.(도 6b)
여기서, 식각되어지는 기판(100)의 깊이는 0.1 ~ 10㎛가 바람직하다.
그리고, 상기 유전체 마스크 패턴(110)을 제거하면, 상기 기판(100) 상부에는 주기적으로 형성된 스트라이프 형태의 홈이 형성된다.
이상 상술한 바와 같이, 본 발명의 우수한 결정질을 갖는 질화물 반도체 박막을 사용하여 제조된 광소자나 전자소자는 고효율, 고출력, 고신뢰성의 특성뿐만 아니라 높은 수율을 얻을 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1a 내지 1e는 종래 기술에 따른 마스크 패턴을 형성한 사파이어 기판을 이용하여 질화물 반도체 박막을 성장하는 공정도
도 2a와 2c는 종래 기술에 따른 LEO(Lateral Epitaxial Overgrowth)에 의하여 질화물 반도체 박막을 성장하는 공정도
도 3a 내지 3c는 종래 기술에 따른 펜디오(Pendeo) 성장법에 의하여 질화물 반도체 박막을 성장하는 공정도
도 4a 내지 4f는 본 발명의 제 1 실시예에 따라 결함이 적은 질화물 반도체 박막을 성장시키는 공정도
도 5a 내지 5c는 본 발명의 제 2 실시예에 따라 결함이 적은 질화물 반도체 박막을 성장시키는 공정도
도 6a 내지 6c는 본 발명에 따라 기판상에 스트라이프 형태의 홈을 주기적으로 형성하는 공정도
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 110,140 : 유전체 마스크 패턴
110a : 홈 120 : 버퍼층
130,150 : 질화물 반도체 박막 130a : 질화물 반도체 박막 패턴

Claims (9)

  1. 상부에 스트라이프 형태의 홈들이 주기적으로 형성된 기판 상부 전면에 버퍼층을 형성하는 제 1 단계와;
    상기 버퍼층 상부에 제 1 질화물 반도체 박막을 성장시키는 제 2 단계와;
    상기 스트라이프 형태의 홈 각각의 상부에 성장된 제 1 질화물 반도체 박막 상부를 마스킹하고, 스트라이프 형태의 홈이 형성되지 않은 영역 상부에 성장된 제 1 질화물 반도체 박막 상부가 노출되도록 유전체 마스크 패턴을 상기 제 1 질화물 반도체 박막 상부에 형성하는 제 3 단계와;
    상기 유전체 마스크 패턴을 통해 노출된, 제 1 질화물 반도체 박막을 식각하여, 주기적인 스트라이프 형태로 돌출된 제 1 질화물 반도체 박막 패턴을 형성하고, 상기 유전체 마스크 패턴을 제거하는 제 4 단계와;
    상기 질화물 반도체 박막 패턴을 이용하여, 측면 성장을 통해 제 2 질화물 반도체 박막을 형성하는 제 5 단계로 구성된 결함이 적은 질화물 반도체 박막 성장 방법.
  2. 상부에 스트라이프 형태의 홈들이 주기적으로 형성된 기판 상부 전면에 버퍼층을 형성하는 제 1 단계와;
    상기 버퍼층 상부에 제 1 질화물 반도체 박막을 성장시키는 제 2 단계와;
    상기 스트라이프 형태의 홈이 있는 기판 상부에 성장된 제 1 질화물 반도체 박막 상부를 노출시키고, 스트라이프 형태의 홈이 형성되지 않은 기판 상부에 성장된 제 1 질화물 반도체 박막 상부가 마스킹되도록 유전체 마스크 패턴을 상기 제 1 질화물 반도체 박막 상부에 형성하는 제 3 단계와;
    상기 유전체 마스크 패턴을 통해 노출된, 제 1 질화물 반도체 박막 상부에, 측면 성장을 통해 제 2 질화물 반도체 박막을 형성하는 제 4 단계로 구성된 결함이 적은 질화물 반도체 박막 성장 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 상부에 스트라이프 형태의 홈들이 주기적으로 형성된 기판은,
    상기 기판 상부에 일정한 간격(d2)으로 기판이 노출되는 유전체 마스크 패턴을 형성하고;
    상기 유전체 마스크 패턴에 의해 노출된 기판을 일정한 깊이(d3)만큼 식각하고;
    상기 유전체 마스크 패턴을 제거하여 형성되는 것을 특징으로 하는 결함이 적은 질화물 반도체 박막 성장 방법.
  4. 제 3 항에 있어서,
    상기 유전체 마스크 패턴에 의해 노출된 기판의 간격(d2)은,
    0.1 ~ 15㎛인 것을 특징으로 하는 결함이 적은 질화물 반도체 박막 성장 방법.
  5. 제 3 항에 있어서,
    상기 식각되어지는 기판의 깊이는,
    0.1 ~ 10㎛인 것을 특징으로 하는 결함이 적은 질화물 반도체 박막 성장 방법.
  6. 제 3 항에 있어서,
    상기 기판은,
    실리콘 카바이드(SiC), 사파이어(Sapphire), 갈륨비소(GaAs)와 질화갈륨(GaN) 중 선택된 어느 하나인 것을 특징으로 하는 결함이 적은 질화물 반도체 박막 성장 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 버퍼층은 AlxGayIn1-x-yN층(0≤x≤1, 0≤y≤1, 0 ≤x+y ≤1), SiN층과 이들이 적층된 적층막 중 어느 하나로 형성되는 것을 특징으로 하는 결함이 적은 질화물 반도체 박막 성장 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 단계를 수행 한 후의 제 1 질화물 반도체 박막은,
    상기 스트라이프 형태의 홈이 형성되지 않은 영역 상부에 형성된 영역은 결함밀도가 높고, 상기 스트라이프 형태의 홈 상부에 형성된 영역은 결함밀도가 낮게 형성되는 것을 특징으로 하는 결함이 적은 질화물 반도체 박막 성장 방법.
  9. 제 8 항에 있어서,
    상기 유전체 마스크 패턴은,
    결함밀도가 낮은 제 1 질화물 반도체 박막 영역은 마스킹하고, 결함밀도가 높은 제 1 질화물 반도체 박막 영역은 노출시키는 것을 특징으로 하는 결함이 적은 질화물 반도체 박막 성장 방법.
KR10-2003-0101283A 2003-12-31 2003-12-31 결함이 적은 질화물 반도체 박막 성장 방법 KR100512580B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2003-0101283A KR100512580B1 (ko) 2003-12-31 2003-12-31 결함이 적은 질화물 반도체 박막 성장 방법
JP2004380053A JP4614125B2 (ja) 2003-12-31 2004-12-28 欠陥の少ない窒化物半導体薄膜及びその成長方法
US11/023,540 US7198971B2 (en) 2003-12-31 2004-12-29 Nitride semiconductor thin film having fewer defects and method of growing the same
EP04031027.8A EP1551056B1 (en) 2003-12-31 2004-12-30 Method of growing a nitride semiconductor thin film having fewer defects
CNA2004101031516A CN1638041A (zh) 2003-12-31 2004-12-31 低缺陷氮化物半导体薄膜及其生长方法
US11/725,498 US20070190678A1 (en) 2003-12-31 2007-03-20 Nitride semiconductor thin film having fewer defects and method of growing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0101283A KR100512580B1 (ko) 2003-12-31 2003-12-31 결함이 적은 질화물 반도체 박막 성장 방법

Publications (2)

Publication Number Publication Date
KR20050069315A KR20050069315A (ko) 2005-07-05
KR100512580B1 true KR100512580B1 (ko) 2005-09-06

Family

ID=34567865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0101283A KR100512580B1 (ko) 2003-12-31 2003-12-31 결함이 적은 질화물 반도체 박막 성장 방법

Country Status (5)

Country Link
US (2) US7198971B2 (ko)
EP (1) EP1551056B1 (ko)
JP (1) JP4614125B2 (ko)
KR (1) KR100512580B1 (ko)
CN (1) CN1638041A (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
JP5013661B2 (ja) * 2004-03-31 2012-08-29 三洋電機株式会社 窒化物系半導体素子の製造方法及び窒化物系半導体素子
KR100679610B1 (ko) * 2006-01-16 2007-02-06 삼성전자주식회사 단결정 구조를 갖는 박막의 형성 방법
TWI304278B (en) * 2006-06-16 2008-12-11 Ind Tech Res Inst Semiconductor emitting device substrate and method of fabricating the same
TW200805452A (en) * 2006-07-06 2008-01-16 Nat Univ Chung Hsing Method of making a low-defect-density epitaxial substrate and the product made therefrom
TWI464899B (zh) * 2008-05-09 2014-12-11 Advanced Optoelectronic Tech A method for manufacturing a semiconductor element
CN101587831B (zh) * 2008-05-19 2013-01-16 展晶科技(深圳)有限公司 半导体元件结构及半导体元件的制造方法
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
US8377796B2 (en) 2008-08-11 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy from a non-III-V substrate
TW201029073A (en) * 2009-01-21 2010-08-01 Univ Nat Chunghsing Epitaxial wafer with low surface defect density
KR101461684B1 (ko) * 2009-02-24 2014-11-20 엘지전자 주식회사 질화물 반도체 발광 소자 및 그의 제조 방법
US8039371B2 (en) * 2009-07-01 2011-10-18 International Business Machines Corporation Reduced defect semiconductor-on-insulator hetero-structures
US8375349B2 (en) 2009-09-02 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for constant power density scaling
CN102054852A (zh) * 2009-10-28 2011-05-11 展晶科技(深圳)有限公司 发光二极管及其制作方法
US8759203B2 (en) * 2009-11-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Growing III-V compound semiconductors from trenches filled with intermediate layers
US8501597B2 (en) * 2010-07-30 2013-08-06 Academia Sinica Method for fabricating group III-nitride semiconductor
TWI451480B (zh) * 2010-10-08 2014-09-01 Academia Sinica 三族氮化物半導體之製造方法
FR3022563B1 (fr) * 2014-06-23 2016-07-15 Univ Paris Xiii Paris-Nord Villetaneuse Procede de formation d'un monocristal de materiau a partir d'un substrat monocristallin
WO2016018288A1 (en) 2014-07-30 2016-02-04 Hewlett-Packard Development Company, L.P. Hybrid multilayer device
DE102015107661B4 (de) * 2015-05-15 2021-03-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
US10658177B2 (en) 2015-09-03 2020-05-19 Hewlett Packard Enterprise Development Lp Defect-free heterogeneous substrates
WO2017123245A1 (en) 2016-01-15 2017-07-20 Hewlett Packard Enterprise Development Lp Multilayer device
US11088244B2 (en) 2016-03-30 2021-08-10 Hewlett Packard Enterprise Development Lp Devices having substrates with selective airgap regions
US10381801B1 (en) 2018-04-26 2019-08-13 Hewlett Packard Enterprise Development Lp Device including structure over airgap
CN109616560A (zh) * 2018-11-21 2019-04-12 江西兆驰半导体有限公司 一种适用于氮化物外延层生长的复合衬底
CN113555283B (zh) * 2020-04-24 2024-04-05 江苏鲁汶仪器股份有限公司 一种刻蚀GaN基高电子迁移率晶体管异质结的方法
WO2021237528A1 (zh) * 2020-05-27 2021-12-02 苏州晶湛半导体有限公司 Ⅲ族氮化物结构及其制作方法
CN112382709B (zh) * 2020-12-03 2022-02-25 至芯半导体(杭州)有限公司 一种防裂纹的AlN外延层制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998047170A1 (en) * 1997-04-11 1998-10-22 Nichia Chemical Industries, Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
EP1501118B1 (en) * 1999-03-17 2009-10-07 Mitsubishi Chemical Corporation Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP3555500B2 (ja) * 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP4547746B2 (ja) * 1999-12-01 2010-09-22 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
KR20020084194A (ko) * 2000-03-14 2002-11-04 도요다 고세이 가부시키가이샤 Ｉｉｉ족 질화물계 화합물 반도체의 제조방법 및 ｉｉｉ족질화물계 화합물 반도체 소자
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
US6709513B2 (en) * 2001-07-04 2004-03-23 Fuji Photo Film Co., Ltd. Substrate including wide low-defect region for use in semiconductor element
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법

Also Published As

Publication number Publication date
US20050139857A1 (en) 2005-06-30
US20070190678A1 (en) 2007-08-16
JP4614125B2 (ja) 2011-01-19
KR20050069315A (ko) 2005-07-05
EP1551056A2 (en) 2005-07-06
EP1551056A3 (en) 2006-06-28
EP1551056B1 (en) 2015-02-11
JP2005197721A (ja) 2005-07-21
CN1638041A (zh) 2005-07-13
US7198971B2 (en) 2007-04-03

Similar Documents

Publication Publication Date Title
KR100512580B1 (ko) 결함이 적은 질화물 반도체 박막 성장 방법
TWI221688B (en) Manufacturing method of a semiconductor light emitting device, semiconductor light emitting device, manufacturing method of semiconductor device, semiconductor device, manufacturing method of a device and device
KR101640830B1 (ko) 기판 구조체 및 그 제조 방법
JP3913194B2 (ja) 窒化物半導体発光素子
KR100533910B1 (ko) 고품질 질화물 반도체 박막 성장 방법
JP4471726B2 (ja) 単結晶サファイア基板の製造方法
KR20000035610A (ko) 반도체 박막, 반도체 소자와 반도체 장치, 및 이들의 제조방법
JP2003249453A (ja) 窒化ガリウム基板の製造方法
KR100878512B1 (ko) ＧａＮ 반도체 기판 제조 방법
KR20120004159A (ko) 기판구조체 및 그 제조방법
KR101170889B1 (ko) 마스크를 통한 측면 성장에 의한 질화갈륨 기판의 제조 방법 및 이에 의해 제조된 장치
KR100277940B1 (ko) 지에이엔(gan) 반도체 레이저 다이오드 및 그 제조방법
JP4885507B2 (ja) Ｉｉｉ族窒化物半導体層の形成方法、ｉｉｉ族窒化物半導体基板の製造方法
KR20050077902A (ko) 질화물 반도체 박막의 성장 방법
KR20050062832A (ko) 발광 소자용 질화물 반도체 템플레이트 제조 방법
JP2000077770A (ja) 半導体レ―ザおよび半導体レ―ザの形成方法
KR100771227B1 (ko) 유전체 ｄｂｒ을 구비한 질화물계 발광소자 및 이의제조방법
KR100668649B1 (ko) 실리콘 기반 3족 질화물계 발광소자 및 이의 제조방법
KR100691176B1 (ko) 질화물 반도체 단결정 성장방법
KR20030067965A (ko) 질화물 반도체 기판 및 그의 제조 방법
KR20030006419A (ko) 질화물 반도체 박막 형성방법
KR100461238B1 (ko) 질화갈륨 에피층 형성방법
KR100437775B1 (ko) 질화물 반도체 기판 제조방법
KR100720537B1 (ko) 질화물 반도체막 성장 방법
KR100454908B1 (ko) 질화갈륨 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee