KR20050062832A - 발광 소자용 질화물 반도체 템플레이트 제조 방법 - Google Patents

발광 소자용 질화물 반도체 템플레이트 제조 방법 Download PDF

Info

Publication number
KR20050062832A
KR20050062832A KR1020030093147A KR20030093147A KR20050062832A KR 20050062832 A KR20050062832 A KR 20050062832A KR 1020030093147 A KR1020030093147 A KR 1020030093147A KR 20030093147 A KR20030093147 A KR 20030093147A KR 20050062832 A KR20050062832 A KR 20050062832A
Authority
KR
South Korea
Prior art keywords
substrate
template
nitride semiconductor
layer
emitting device
Prior art date
Application number
KR1020030093147A
Other languages
English (en)
Inventor
정현민
이혜용
신현민
김춘곤
이창호
이정욱
손철수
조제희
Original Assignee
삼성코닝 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝 주식회사 filed Critical 삼성코닝 주식회사
Priority to KR1020030093147A priority Critical patent/KR20050062832A/ko
Priority to JP2004368408A priority patent/JP2005183997A/ja
Priority to US11/017,516 priority patent/US20050133798A1/en
Publication of KR20050062832A publication Critical patent/KR20050062832A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Abstract

본 발명은 발광소자용 질화물 반도체 템플레이트 제조 방법에 관한 것으로, 본 발명에 따르면 1개 이상의 돌출부를 형성시킨 기판 위에 수소화물 기상성장(HVPE) 방식으로 질화물 반도체 결정을 빠르게 성장시킴으로써 기판과 질화물 반도체층의 계면에 미소공동이 형성된 템플레이트를 제조할 수 있으며, 또한 이러한 템플레이트를 이용하여 별도의 마스크 층 없이도 발광 효율이 우수한 발광 소자를 제조할 수 있다.

Description

발광 소자용 질화물 반도체 템플레이트 제조 방법{PREPARATION OF NITRIDE SEMICONDUCTOR TEMPLATE FOR LIGHT EMITTER}
본 발명은 발광소자용 템플레이트 제조 방법에 관한 것으로, 보다 구체적으로 템플레이트를 구성하는 기판과 질화물 반도체층 사이의 계면에 미소공동을 형성시켜 발광 효율을 개선시킨 발광소자용 템플레이트 제조 방법에 관한 것이다.
일반적으로 발광 소자에는 레이저 다이오드(laser diode; LD) 및 발광 다이오드(light emitting diode; LED)가 있으며, 이중 LED는 화합물 반도체의 특성을 이용하여 전기 에너지를 적외선, 가시광선, 자외선 등 빛의 형태로 변환시킨 것으로서 다수의 캐리어가 전자인 n형 반도체와 다수의 캐리어가 정공(hole)인 p형 반도체가 서로 접합된 구조를 갖는 광전변환 반도체 소자이다.
이러한 LED는 질화물계 반도체를 성장시키기 위한 기판, 필요한 경우 기판과 다른 층의 결합시 열팽창을 일치시키기 위한 버퍼층, 질화물 반도체층, 발광 색상을 결정하는 활성층 및 전자나 정공의 역할을 하는 전극층 등으로 구성되어 있으며, 예컨대 도 1에 도시된 바와 같이, 기판 및 GaN 결정층(11), n-GaN층(12), 활성층(13), p-GaN층(14), p형 전극층(15) 및 n형 전극층(16)으로 구성된다.
질화물계 반도체 결정을 성장시키는 기술로는 액상성장법(liquid phase epitaxy; LPE), 기상성장법(vapor phase epitaxy; VPE), 유기금속화학기상증착법(metal organic chemical vapor deposition; MOCVD), 분자빔 성장법(molecular beam epitaxy) 등이 있다.
질화물계 반도체를 성장시키기 위한 기판으로 최근에는 사파이어(Al2O3)를 통상적으로 사용하고 있는데, 사파이어를 이용하여 LED를 제조하는 경우 이종 접합 경계에 따른 문제점, 즉 질화물 반도체와 기판의 격자상수 차이로 인한 반도체 결정 성장시에 전위 결함(dislocation) 및 열팽창 계수의 차이로 인해 응력이 발생되는 문제점이 있다. 특히, 전위 결함은 반도체 결정의 성장이 수직 방향으로 진행되면서 그대로 위의 성장층에 전달됨에 따라 소자 신뢰성에 치명적인 역할을 한다.
이를 해결하기 위해, 미국 특허 제 6,051,849호에서는 전위 결함이 수평 방향으로는 잘 전달되지 않는 성질을 이용한 측면성장 방식(epitaxial lateral overgrowth; ELOG)을 이용하여, 우선 GaN 층을 패터닝(patterning)된 층으로 마스킹한 다음 패터닝되어 노출된 부분으로부터 마스크의 상부 표면까지 질화물 반도체 결정을 성장시키는 방법을 이용하였다.
또한, 미국 특허 제 6,265,289호에는 GaN 단결정 성장에서 먼저 수평방향의 박막 재성장이 이루어지면서 수직방향으로 전이되도록 유도하는 펜데오 성장(PENDEO epitaxy) 기술을 이용하여, 사파이어 또는 SiC 기판 위에 성장된 GaN 층을 식각하여 홈(trench)를 만들고, 이 홈의 옆면 방향으로 GaN을 측면성장시킴으로써 기존의 전위결함 밀도를 대폭적으로 감소시키는 방법이 제시되어 있다.
그러나, ELOG 방법을 이용하는 경우 별도의 마스크 층이 필요하고, PENDEO 방법의 경우에는 전위결함 밀도의 감소는 이루어지지만 기판과의 계면 부위에서 거대 공동이 형성되어 LED 소자의 경우 광추출 효율 측면에서 손실로 작용할 수 있다.
한편, 통상의 MOCVD와 같은 화학증착 장비내에서 직접 기판상에 반도체 결정을 성장시키는 경우 오랜 시간이 소요되어 기판위에 질화물 반도체 층을 수 ㎛로 미리 성장시킨 템플레이트를 이용한 후 나머지 LED 구조를 마저 증착시키는 방법들이 시도되고 있으며, 예컨대 도 2에 도시된 바와 같이, 소자 내부에서 소멸하는 횡방향 빛의 일부가 외부로 발산되도록 사파이어 기판을 표면 가공하여 요철 구조(21)상에 반도체 결정층을 형성시킨 후 활성층(23) 등의 다른 층을 적층시키는 LED 구조가 제안되었다.
그러나, 이러한 경우 요철 상부에서 GaN 반도체 결정이 MOCVD 방식으로 시간당 수 ㎛의 느린 속도로 성장되어, 도 3a에 도시된 바와 같이 요철 기판(21)상에서 반도체 결정이 패싯(facet) 구조(22)로 성장됨에 따라 PENDEO 성장 방법에서와 같이 2 내지 3㎛ 크기의 거대 공동(micro void)이 형성되며, 이로 인해 추후 평탄화 과정까지 진행시 반도체가 상대적으로 두껍게 형성되는 것은 물론 제조 시간도 오래 걸린다.
한편, 반도체 층이 공동 없이 기판의 계면과 밀착하게 되면 앞서 언급한 바와 같은 격자상수 및 열팽창 계수의 차이로 인한 전위 결함 및 응력이 발생하게 되며, 또한 광추출 효과도 저하된다.
따라서, 본 발명의 목적은 기판상에 질화물 반도체 결정을 빠르게 성장시켜 반도체 층과 격자 상수 및 열팽창 계수가 다른 기판과의 접촉을 최소로 함으로써 계면에서의 전위 결함 및 응력 발생을 줄일 뿐만 아니라 상대적으로 거대한 공동 발생을 억제하여 광추출 효율이 우수한 발광소자용 템플레이트를 제공하는 것이다.
상기와 같은 목적을 달성하기 위해 본 발명에서는, 기판상에 1개 이상의 돌출부를 형성하고, 돌출부를 가진 기판상에 질화물 반도체를 수소화물 기상 성장(HVPE) 방법으로 결정 성장시키는 것을 포함하는 질화물 반도체 템플레이트의 제조 방법 및 이로부터 제조된 질화물 반도체 템플레이트를 제공한다.
또한, 본 발명에서는 상기 템플레이트를 포함하는 발광소자를 제공한다.
이하 본 발명에 대하여 보다 상세히 설명한다.
본 발명은 평면형 기판을 패터닝, 하드 베이킹(hard baking) 및 에칭시킴으로써 기판 표면상에 다수의 돌출부를 형성한 다음, 그 위에 질화물 반도체 결정을 수십 내지 수백 ㎛/h의 빠른 성장속도로 성장시킨 템플레이트에 관한 것이다.
본 발명에 따른 템플레이트를 구성하는 기판으로는 사파이어(Al2O3), ZnO, Si, SiC 등과 기타의 III족 질화물계 화합물 반도체를 성장시킬 수 있는 모든 기판을 사용할 수 있다. 이러한 기판상에 형성가능한 질화물계 화합물 반도체로는 GaN, AlN 또는 InN과 같은 2원계, 기타 3원계 및 4원계 화합물 반도체가 포함될 수 있다.
(1) 기판상에 돌출부를 형성하는 과정
기판상의 돌출부는 통상적인 방법으로 형성될 수 있다. 구체적으로, 먼저 평면형 기판상에 포토레지스트(photoresist)를 통상적인 사진식각법(photolithography)으로 패터닝시킨 다음 약 110℃에서 하드 베이킹시킨 후 반응성 이온 에칭(reactive ion etching: RIE)을 수행함으로써 기판상에 다수의 돌출부를 형성할 수 있다.
패터닝되는 포토레지스트의 두께는 후속으로 진행될 목표 에칭 깊이에 따라 달라지며, 예를 들어 에칭 깊이가 약 1.2㎛인 경우에 포토레지스트의 두께는 약 2㎛로 할 수 있다.
상기 반응성 이온 에칭 공정에 사용될 수 있는 에칭 가스로는 Cl2, BCl3, HCl, CCl4 또는 SiCl4 가 사용될 수 있고, 에칭 압력은 선택되는 에칭 가스에 따라 조절될 수 있으며, 바람직하게는 수 내지 수십 mTorr, 예를 들면 1 내지 40 mTorr 범위의 에칭 압력이 사용될 수 있다.
이렇게 하여, 기판상에 형성된 돌출부의 적어도 한 부위의 곡률이 0 보다 큰 값을 가지며, 그 형태는 반구형, 스트라이프형 등 다양할 수 있다.
(2) 질화물 반도체 결정을 성장시키는 공정
상기와 같은 돌출부가 1개 이상 형성된 기판 위에 수소화물 기상 성장(hydride vapor phase epitaxy: HVPE)법을 이용하여 질화물 반도체 결정을 수십 내지 수백 ㎛/h, 예를 들면 20 내지 150 ㎛/h, 바람직하게는 40 ㎛/h의 빠른 속도로 성장시키게 되면 기판과 반도체층의 계면상에 미소 공동이 형성될 수 있다. 본 발명에서 이용하는 HVPE 방식은 MOCVD에 비해 빠른 속도로 질화물 반도체 물질을 공급함에 따라 돌출부의 측면으로부터 공급된 반도체의 결정이 수평 및 수직 방향 모두 유사한 속도로 성장하여 돌출부 사이의 공간을 덮게 된다. 이 과정에서 밑면에는 미처 질화물 반도체 물질의 공급이 충분하지 않게 됨에 따라 성장이 측면만큼 이루어지지 않아 미소공동이 생기게 되는 것이다 (도 4a 참조).
또한, 질화물 반도체는 돌출부를 가진 기판이 평탄화될 때까지 성장된다.
상기 미소공동은 기판과 질화물 반도체층 계면 사이에서 주기적으로 배열되며, 그 크기는 1 내지 1000㎛, 바람직하게는 1 내지 500㎛, 더욱 바람직하게는 약 100㎛ 이다.
이와 같이, 본 발명에 따라 기판과 반도층 사이의 계면상에 미소공동이 형성된 템플레이트를 제조함으로써 기판과 반도체층의 접촉을 최소로 하여 이종 접합 경계로 인한 전위결함 및 응력 발생을 감소시킴은 물론 기존의 거대공동으로 인한 광추출 효율 손실을 줄일 수 있다.
또한, 본 발명에 따른 상기 템플레이트를 이용하여 발광소자를 제조할 수 있다.
이하, 본 발명을 하기 실시예에 의거하여 좀더 상세하게 설명하고자 한다. 단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐 한정하지는 않는다.
실시예 1: HVPE를 이용한 템플레이트의 제조
평면형 사파이어 기판상에 포토레지스트를 2㎛의 두께로 도포한 후 110℃에서 하드 베이킹시켰다. 그 다음, 3 mTorr의 압력하에 800W의 전력으로 Cl2/BCl3를 공급하여 하드 베이킹된 기판을 1.2㎛의 깊이로 에칭시켜 표면상에 도 4a에 나타낸 바와 같이, 상부 곡률 및 측면 곡률이 약 1인 사다리꼴형의 돌출부를 형성시켰다. 돌출부가 형성된 기판에 GaN를 40㎛/h의 속도로 공급하여 상압에서 1030℃의 온도로 9분 동안 약 6㎛의 GaN 결정을 성장시킨, 100nm의 미소공동을 갖는 템플레이트를 제조하였다.
비교예 1
GaN을 2 내지 3㎛/h의 속도로 공급하는 것을 제외하고는 실시예 1과 같은 공정으로 공동없이 반도체층이 기판에 밀착된 템플레이트를 제조하였다.
상기 비교예 1 및 실시예 1에 따라 제조한 템플레이트에서의 사파이어 기판과 GaN 반도체층 사이의 계면에 형성된 공극을 비교하기 위해 각각에 대한 SEM 사진을 도 3b 및 도 4b에 도시하였다. 도 3b의 SEM 사진(비교예 1)에서는 공동없이 반도체층이 사파이어 기판을 다 덮고 있는 반면, 도 4b에 도시된 SEM 사진(실시예 1)에서는 공극의 크기가 100nm로 나타나 본 발명에 따른 템플레이트에 미소 공동이 형성되었음이 확인되었다.
실시예 2 및 비교예 2: 발광소자의 제조 및 성능 평가
도 1에 도시된 바와 같이, 실시예 1 및 비교예 1 에서 제조한 템플레이트(11) 위에 각각 4㎛/h의 속도로 n-GaN층(12)을 적층시키고, 상기 n-GaN층의 일부에 활성층(13), p-GaN층(14) 및 p형 전극층(15)을, 그리고 활성층이 형성되지 않은 부위에 n형 전극층(16)을 차례로 적층시킨 발광소자를 제조하였다. 각각 제조된 소자에 대한 광출력을 포토다이오드로 측정한 후 하기 표 1에 제시하였다.
실시예 2 에 따른 발광소자 비교예 2 에 따른 발광소자
적용한 템플레이트 실시예 1 비교예 1
20mA에서의 VF (V) 3.72 3.65
PD 전류 (a.u.) 1041 804
상기 표 1에서 볼 수 있는 바와 같이, 실시예 2에 따라 미소공동이 형성된 템플레이트를 이용하여 발광소자를 제조하는 경우, 비교예 2에서와 같이 공동 없이 반도체 층이 기판에 밀착된 템플레이트를 이용한 경우에 비해 광출력이 약 25% 상승되었음을 알 수 있다.
본 발명에 따라, HVPE 방식으로 기판과 질화물 반도체층 계면 사이에 미소공동을 갖는 템플레이트를 이용하여 발광소자를 제조하는 경우 이종 접합 경계로 인한 전위결함 및 응력 발생을 감소시킴은 물론 우수한 광출력을 제공할 수 있다.
도 1은 LED 발광소자의 구조를 개략적으로 나타낸 단면도이고,
도 2는 종래의 템플레이트를 적용한 발광소자의 구조를 개략적으로 나타낸 단면도이고,
도 3a 및 3b는 종래 방법에 따른 공동이 전혀없는 템플레이트의 제조 공정에 대한 개략도 및 주사전자현미경(SEM) 사진이며,
도 4a 및 4b는 각각 본 발명에 따라 미소공동이 형성된 템플레이트의 제조 공정에 대한 개략도 및 주사전자현미경(SEM) 사진이다.
< 도면의 주요 부분에 대한 설명 >
11, 21: 템플레이트 12, 22; n-GaN 층
13, 23: 활성층 14: p-GaN층
15: p형 전극층 16: n형 전극층

Claims (9)

  1. 기판상에 1개 이상의 돌출부를 형성하고, 돌출부를 가진 기판상에 질화물 반도체를 수소화물 기상 성장(HVPE) 방법으로 결정 성장시키는 것을 포함하는 질화물 반도체 템플레이트의 제조 방법.
  2. 제 1항에 있어서, 기판이 사파이어(Al2O3), ZnO, Si 및 SiC 중에서 선택된 것임을 특징으로 하는 방법.
  3. 제 1항에 있어서, 질화물 반도체 결정을 20 내지 150㎛/h의 속도로 성장시킴을 특징으로 하는 방법.
  4. 제 1항에 있어서, 돌출부 형성이 평면 기판상의 포토레지스트 패터닝, 하드 베이킹 및 기판면 에칭 공정을 포함하는 공정에 의해 수행됨을 특징으로 하는 방법.
  5. 제 1항에 있어서, 돌출부의 적어도 한 부위의 곡률이 0 보다 큰 값을 가짐을 특징으로 하는 방법.
  6. 제 1항에 있어서, 질화물 반도체를, 돌출부를 가진 기판이 평탄화될 때까지 성장시킴을 특징으로 하는 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항의 방법에 따라 제조된, 기판과 질화물 반도체층 사이의 계면상에 1 내지 1000 nm 크기의 미소공동이 형성된 질화물 반도체 템플레이트.
  8. 제 7항의 템플레이트, 활성층 및 전극층이 순차적으로 적층되어 형성된 발광소자.
  9. 제 8항에 있어서, 템플레이트층, 상기 템플레이트층 위에 형성된 n-GaN층, 상기 n-GaN층 표면의 일부에 형성된 활성층, p-GaN층 및 p형 전극층, 및 상기 n-GaN층의 나머지 표면상에 형성된 n형 전극층을 포함하는 구조를 가짐을 특징으로 하는 발광소자.
KR1020030093147A 2003-12-18 2003-12-18 발광 소자용 질화물 반도체 템플레이트 제조 방법 KR20050062832A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030093147A KR20050062832A (ko) 2003-12-18 2003-12-18 발광 소자용 질화물 반도체 템플레이트 제조 방법
JP2004368408A JP2005183997A (ja) 2003-12-18 2004-12-20 発光素子用窒化物半導体テンプレートおよびその製造方法
US11/017,516 US20050133798A1 (en) 2003-12-18 2004-12-20 Nitride semiconductor template for light emitting diode and preparation thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030093147A KR20050062832A (ko) 2003-12-18 2003-12-18 발광 소자용 질화물 반도체 템플레이트 제조 방법

Publications (1)

Publication Number Publication Date
KR20050062832A true KR20050062832A (ko) 2005-06-28

Family

ID=34675813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030093147A KR20050062832A (ko) 2003-12-18 2003-12-18 발광 소자용 질화물 반도체 템플레이트 제조 방법

Country Status (3)

Country Link
US (1) US20050133798A1 (ko)
JP (1) JP2005183997A (ko)
KR (1) KR20050062832A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659373B1 (ko) * 2006-02-09 2006-12-19 서울옵토디바이스주식회사 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
KR100916375B1 (ko) * 2007-06-27 2009-09-07 주식회사 에피밸리 반도체 발광소자 및 반도체 발광소자를 제조하는 방법
WO2010044561A2 (ko) * 2008-10-15 2010-04-22 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101008286B1 (ko) * 2005-09-29 2011-01-13 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101009744B1 (ko) * 2010-07-26 2011-01-19 (주)더리즈 반도체 발광소자 및 그 제조방법
WO2011025291A2 (ko) * 2009-08-27 2011-03-03 서울옵토디바이스주식회사 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5015417B2 (ja) * 2004-06-09 2012-08-29 住友電気工業株式会社 ＧａＮ結晶の製造方法
KR100707166B1 (ko) * 2005-10-12 2007-04-13 삼성코닝 주식회사 ＧａＮ 기판의 제조방법
JP2007300069A (ja) * 2006-04-04 2007-11-15 Toyoda Gosei Co Ltd 発光素子、この発光素子を用いた発光装置及びこの発光素子の製造方法
JP2013145867A (ja) 2011-12-15 2013-07-25 Hitachi Cable Ltd 窒化物半導体テンプレート及び発光ダイオード
US9623628B2 (en) * 2013-01-10 2017-04-18 Apple Inc. Sapphire component with residual compressive stress
EP2789004A1 (en) 2013-02-12 2014-10-15 Apple Inc. Multi-step ion implantation
US10280504B2 (en) 2015-09-25 2019-05-07 Apple Inc. Ion-implanted, anti-reflective layer formed within sapphire material
CN105609598B (zh) * 2015-12-29 2017-11-07 北京大学 一种带空腔的iii‑v族氮化物复合衬底的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304664B1 (ko) * 1999-02-05 2001-09-26 윤종용 ＧａＮ막 제조 방법
JP2001122693A (ja) * 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP4529215B2 (ja) * 1999-10-29 2010-08-25 日亜化学工業株式会社 窒化物半導体の成長方法
JP3569807B2 (ja) * 2002-01-21 2004-09-29 松下電器産業株式会社 窒化物半導体素子の製造方法
JP3756831B2 (ja) * 2002-03-05 2006-03-15 三菱電線工業株式会社 ＧａＮ系半導体発光素子
US20040077156A1 (en) * 2002-10-18 2004-04-22 Loucas Tsakalakos Methods of defect reduction in wide bandgap thin films using nanolithography
JP2004153090A (ja) * 2002-10-31 2004-05-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008286B1 (ko) * 2005-09-29 2011-01-13 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR100659373B1 (ko) * 2006-02-09 2006-12-19 서울옵토디바이스주식회사 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
WO2007091762A1 (en) * 2006-02-09 2007-08-16 Seoul Opto Device Co., Ltd. Patterned substrate for light emitting diode and light emitting diode employing the same
US8895329B2 (en) 2006-02-09 2014-11-25 Seoul Viosys Co.,. Ltd. Patterned substrate for light emitting diode and light emitting diode employing the same
US8614458B2 (en) 2006-02-09 2013-12-24 Seoul Opto Device Co., Ltd. Patterned substrate for light emitting diode and light emitting diode employing the same
KR100916375B1 (ko) * 2007-06-27 2009-09-07 주식회사 에피밸리 반도체 발광소자 및 반도체 발광소자를 제조하는 방법
WO2010044561A2 (ko) * 2008-10-15 2010-04-22 주식회사 에피밸리 3족 질화물 반도체 발광소자
WO2010044561A3 (ko) * 2008-10-15 2010-08-05 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101009651B1 (ko) * 2008-10-15 2011-01-19 박은현 3족 질화물 반도체 발광소자
WO2011025291A3 (ko) * 2009-08-27 2011-06-30 서울옵토디바이스주식회사 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
KR101118268B1 (ko) * 2009-08-27 2012-03-20 한국산업기술대학교산학협력단 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2011025291A2 (ko) * 2009-08-27 2011-03-03 서울옵토디바이스주식회사 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
US9099609B2 (en) 2009-08-27 2015-08-04 Seoul Viosys Co., Ltd Method of forming a non-polar/semi-polar semiconductor template layer on unevenly patterned substrate
KR101009744B1 (ko) * 2010-07-26 2011-01-19 (주)더리즈 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
JP2005183997A (ja) 2005-07-07
US20050133798A1 (en) 2005-06-23

Similar Documents

Publication Publication Date Title
KR100714639B1 (ko) 발광 소자
US8426325B2 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
US8709846B2 (en) Solid state lighting devices and associated methods of manufacturing
KR100623564B1 (ko) Ⅲ족 질화물계 화합물 반도체 소자
JP3471685B2 (ja) 半導体基材及びその製造方法
US9356191B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
JP4471726B2 (ja) 単結晶サファイア基板の製造方法
US20050218416A1 (en) Nitride semiconductor light-emitting device and process for producing the same
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
JP4204163B2 (ja) 半導体基板の製造方法
KR20050062832A (ko) 발광 소자용 질화물 반도체 템플레이트 제조 방법
KR101146819B1 (ko) 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법
JP3441415B2 (ja) 半導体結晶の製造方法
KR20050104454A (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
TWI755047B (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
KR100990226B1 (ko) 3차원 구조의 전방향 반사경을 구비한 질화물계 발광소자및 그 제조방법
KR20100020936A (ko) 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법
KR102199349B1 (ko) 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
JP3471687B2 (ja) 半導体基材及びその製造方法
JP2006093548A (ja) 窒化物半導体発光素子、及びその製造方法
US20230238246A1 (en) Large area synthesis of cubic phase gallium nitride on silicon
KR101173985B1 (ko) 기판 제조 방법
JP2001257432A (ja) 半導体基板の作製方法および半導体基板および半導体発光素子
CN115425126A (zh) 外延片及其制造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application