WO2011025291A2 - 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법 - Google Patents

요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
WO2011025291A2
WO2011025291A2 PCT/KR2010/005763 KR2010005763W WO2011025291A2 WO 2011025291 A2 WO2011025291 A2 WO 2011025291A2 KR 2010005763 W KR2010005763 W KR 2010005763W WO 2011025291 A2 WO2011025291 A2 WO 2011025291A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
polar
sapphire substrate
nitride semiconductor
semiconductor device
Prior art date
Application number
PCT/KR2010/005763
Other languages
English (en)
French (fr)
Other versions
WO2011025291A3 (ko
Inventor
남옥현
유근호
Original Assignee
서울옵토디바이스주식회사
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사, 한국산업기술대학교산학협력단 filed Critical 서울옵토디바이스주식회사
Priority to US13/392,410 priority Critical patent/US9099609B2/en
Priority to CN201080038311.7A priority patent/CN102576780B/zh
Publication of WO2011025291A2 publication Critical patent/WO2011025291A2/ko
Publication of WO2011025291A3 publication Critical patent/WO2011025291A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds

Definitions

  • the present invention relates to a semiconductor device and a method of manufacturing the same.
  • a sapphire crystal plane capable of growing a nonpolar / semipolar nitride semiconductor layer in order to avoid the piezoelectric field phenomenon occurring in the polar nitride semiconductor layer in the nitride semiconductor layer.
  • a high quality nonpolar / semipolar semiconductor that forms a non-polar / semi-polar nitride semiconductor crystal on top of it, but forms a template layer on the sapphire crystal surface etched with an uneven structure pattern to reduce defect density and improve internal quantum efficiency and light extraction efficiency.
  • a device and a method of manufacturing the same A device and a method of manufacturing the same.
  • group III-V nitride semiconductors such as GaN
  • group III-V nitride semiconductors such as GaN
  • LEDs light emitting diodes
  • LDs laser diodes
  • solar cells due to their excellent physical and chemical properties. It is attracting attention as a material.
  • the III-V nitride semiconductor is usually made of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the nitride semiconductor optical device is applied as a light source of various products such as a keypad, an electronic board, a lighting device of a mobile phone.
  • nitride semiconductor optical devices having greater brightness and higher reliability.
  • side view LEDs which are used as backlights for cell phones
  • the trend toward slimmer cell phones has led to the need for brighter and thinner LEDs.
  • nitride semiconductors such as polar GaN, grown on a sapphire substrate that typically use a C-plane (eg, (0001) plane) as the crystal plane of sapphire, are due to the formation of polarization fields. There is a problem that the internal quantum efficiency is lowered due to the piezoelectric effect.
  • an object of the present invention is to solve the above-mentioned problems, and the object of the present invention is to remove nitride semiconductor crystals on a sapphire crystal surface capable of growing a non-polar / semi-polar nitride semiconductor layer in order to eliminate piezoelectric phenomena occurring in polar GaN nitride semiconductors.
  • a nonpolar / semipolar semiconductor device and a method of manufacturing the same are provided.
  • a method for manufacturing a semiconductor device the template layer and the semiconductor device structure on a sapphire substrate having a crystal surface for the growth of a non-polar or semi-polar nitride semiconductor layer
  • a method of manufacturing a semiconductor device to be formed wherein the sapphire substrate is etched to form an uneven structure pattern, and then the template layer including a nitride semiconductor layer and a GaN layer is formed on the sapphire substrate on which the uneven structure pattern is formed. It is done.
  • the crystal surface of the sapphire substrate includes an A-plane, an M-plane, and an R-plane.
  • the uneven structure pattern includes a circular, semicircular, multi-stripe, or polygonal shape including triangles and rectangles.
  • the uneven structure pattern may be formed by anisotropic etching or isotropic etching.
  • the uneven structure pattern array may be formed with a width of 10 nanometers or more and 100 micrometers or less and a height of 10 nanometers or more and 100 micrometers or less at intervals of 10 nanometers or more and 100 micrometers or less.
  • the nitride semiconductor layer includes an In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) layer.
  • the semiconductor device includes a light emitting diode having an active layer between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer.
  • the semiconductor device may include an electronic device including a laser diode, a photodetecting device, or an optical device or a transistor including a solar cell.
  • the semiconductor device and the manufacturing method thereof by forming a concave-convex structure pattern by etching the sapphire crystal surface capable of non-polar / semi-polar nitride semiconductor layer growth, forming a template layer, by forming a nitride semiconductor optical device thereon, It is possible to have a low crystal defect density in the nitride semiconductor layer, thereby increasing the reliability of the semiconductor optical device and improve performance such as brightness.
  • 1 is a view for explaining the structure of the sapphire crystal for explaining the crystal surface of the sapphire substrate.
  • FIG. 2 is a diagram for explaining the structure of a semipolar GaN crystal for explaining the semipolar nitride semiconductor layer.
  • FIG 3 is a cross-sectional view illustrating a process of forming a circular concave-convex pattern on a sapphire substrate according to an embodiment of the present invention.
  • FIG. 4 is a perspective view of a circular concave-convex pattern according to the process of FIG. 3.
  • FIG. 5 is an example of an SEM photograph of a circular concave-convex pattern according to the process of FIG. 3.
  • FIG. 6 is a cross-sectional view for describing a process of forming a circular concave-convex pattern on a sapphire substrate according to another embodiment of the present invention.
  • FIG. 7 is a perspective view of a circular concave-convex pattern according to the process of FIG. 5.
  • FIG. 8 is a view for explaining various mask patterns according to an embodiment of the present invention.
  • FIG. 9 is a cross-sectional view illustrating a structure of a semiconductor optical device according to an embodiment of the present invention.
  • FIG. 10 is a view for explaining the XRD peak in the conventional structure of the semiconductor optical device and the structure of the present invention.
  • FIG. 11 is a graph for comparing the light emission intensity of the conventional structure of the semiconductor optical device with the structure of the present invention.
  • 1 is a view for explaining the structure of the sapphire crystal for explaining the crystal surface of the sapphire substrate.
  • nitride semiconductors such as polar GaN grown on a sapphire substrate using the C-plane (eg, (0001) plane) as shown in FIG. 1 as a crystal surface of sapphire are formed by forming a polarization field. Due to the piezoelectric effect (piezoelectric effect) there is a problem that the internal quantum efficiency is lowered.
  • a nitride semiconductor optical device structure such as a light emitting diode, a laser diode, a photo detector, or a solar cell is formed on a sapphire substrate, and the crystal of the sapphire substrate is formed so that a nonpolar or semipolar nitride semiconductor layer can be grown.
  • A-plane for example, (11-20) plane
  • M-plane for example, (10-10) plane
  • R-plane for example, (1 -102).
  • a predetermined nonpolar or semipolar nitride semiconductor layer may be formed on the crystal surface of the sapphire substrate as the C-plane.
  • a sapphire (Al 2 O 3 ) substrate having an uneven structure pattern is used.
  • a semi-polar nitride semiconductor grown in a direction perpendicular to the (11-22) plane as shown in FIG. 2 after forming the sapphire substrate as the M-plane and forming an uneven structure pattern thereon.
  • a layer can be formed, and also in the case where the crystal surface of the sapphire substrate is selected as the A-plane, a semipolar nitride semiconductor layer can be formed thereon after forming the uneven structure pattern.
  • a non-polar nitride semiconductor layer grown in a direction perpendicular to the (11-20) plane may be formed thereon.
  • the semiconductor optical device refers to a nitride semiconductor optical device such as a light emitting diode, a laser diode, a photo detector, or a solar cell.
  • a light emitting diode is described as a semiconductor optical device, but is not limited thereto.
  • A-plane, M-plane, and R-plane are used as crystalline surfaces of the sapphire substrate, and the uneven structure pattern is formed, and then a semi-polar or non-polar nitride semiconductor layer is formed thereon to form other layers such as laser diodes, photodetecting devices, or solar cells.
  • the same may be applied to the method of manufacturing the nitride semiconductor optical device.
  • the method of manufacturing a semiconductor optical device according to the present invention may be similarly applied to a method of manufacturing a semiconductor electronic device such as a general diode or a transistor.
  • FIG 3 is a cross-sectional view illustrating a process of forming a circular concave-convex pattern on a sapphire substrate according to an embodiment of the present invention.
  • a sapphire substrate 110 capable of growing a nonpolar or semipolar nitride semiconductor layer is prepared (S10).
  • a photoresist PR
  • a photolithography process of exposing using a photo mask having a circular pattern array
  • a PR pattern 111 of a shape is formed (S11).
  • etching is performed by an anisotropic etching method such as inductively coupled plasma (ICP) (S12). Accordingly, etching may be performed in the remaining regions except for the region in which the PR pattern 111 remains on the sapphire substrate 110. After the etching, the remaining PR may be removed and an appropriate cleaning process may be performed through FIG. 3. As described above, a circular concave-convex pattern may be formed on the sapphire substrate 110.
  • ICP inductively coupled plasma
  • the circular uneven pattern may be formed on the sapphire substrate 110 in an array form
  • FIG. 5 shows a SEM (Scanning Electron Micoscopy) photograph of the circular uneven pattern manufactured through the actual process.
  • the case of using a positive PR was described as an example, but in the case of using a negative PR instead, the anisotropic etching as described above is performed while leaving the PR pattern 111 on the unexposed portion.
  • the anisotropic etching as described above is performed while leaving the PR pattern 111 on the unexposed portion.
  • FIG. 6 is a cross-sectional view for describing a process of forming a circular concave-convex pattern on a sapphire substrate according to another embodiment of the present invention.
  • a sapphire substrate 110 capable of growing a nonpolar or semipolar nitride semiconductor layer is prepared (S20).
  • a photoresist PR
  • a photolithography process of exposing using a photo mask having a circular pattern array
  • a PR pattern 111 having a shape is formed (S21).
  • an acid solution eg, H 2 SO 4 solution, etc.
  • an alkaline solution eg, KOH
  • NaOH solution, etc. is etched using an isotropic etching method (S22). Accordingly, etching may be performed in the remaining regions except for the region where the PR pattern 111 remains on the sapphire substrate 110. After the etching, the remaining PR may be removed, and an appropriate cleaning process may be performed. As described above, an uneven pattern etched in a circular groove shape may be formed on the sapphire substrate 110 surface.
  • the uneven pattern is not limited to a circular shape, and as shown in FIG. 6, a PR pattern is formed by using a photomask having a variety of polygonal shapes including a semi-circle, a multi-line shape, a triangle and a rectangle, and the like. Through anisotropic etching and isotropic etching, various shapes of irregularities may be formed on the sapphire substrate 110.
  • the height of the uneven structure pattern formed as described above may be several tens of nanometers or more and hundreds of micrometers or less (for example, 10 nanometers or more and 100 micrometers or less).
  • FIG. 4 a case where the height of the uneven structure pattern is manufactured to 1.5 micrometers is illustrated as an example.
  • the distance between the pattern centers of the array of the uneven structure pattern is several tens of nanometers or more and hundreds of micrometers or less (for example, 10 nanometers or more and 100 micrometers or less) at intervals of several tens of nanometers to several hundred micrometers (eg, 10 Nanometers or more and 100 micrometers or less).
  • FIG. 4 a case where the gap between the uneven structure pattern is 4 micrometers and the width is 3 micrometers is illustrated as an example.
  • FIG. 9 is a cross-sectional view illustrating a structure of a semiconductor optical device 100 according to an embodiment of the present invention.
  • a semiconductor optical device 100 may include a crystal plane (eg, an A-plane, an M-plane, and an R-plane) capable of growing a nonpolar or semipolar nitride semiconductor layer.
  • the sapphire substrate 110 having the above-mentioned concave-convex pattern formed thereon, a template layer formed thereon, and a light emitting diode (LED) layer 130.
  • LED light emitting diode
  • a sapphire substrate 110 having the above uneven pattern formed on the crystal plane A-plane, M-plane, and R-plane is prepared, and is non-polar or sapphire on the sapphire substrate 110 by vacuum deposition such as metal organic chemical vapor deposition (MOCVD).
  • the template layer 120 may be formed by growing a semi-polar nitride semiconductor layer, and may be formed by growing a light emitting diode (LED) layer 130 on the template layer 120.
  • the template layer 120 includes a nitride semiconductor layer and an undoped GaN layer.
  • a low temperature nitride semiconductor layer having a compositional formula such as In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) may have a temperature range of 400 to 700 ° C.
  • a high temperature undoped GaN layer can be formed.
  • the high temperature undoped GaN layer is formed to be grown at a high temperature, for example, at any temperature in the 800 to 1100 ° C. temperature range, and may be formed to a thickness of 10 to 20,000 kPa.
  • a high temperature nitride semiconductor layer is formed between the low temperature nitride semiconductor layer forming the template layer 120 and the high temperature undoped GaN layer. It may form further.
  • the high temperature nitride semiconductor layer has a composition formula such as In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1), for example, a temperature of 700 to 1100 ° C. It may be formed to a thickness of 10 to 20000 mm 3 at any temperature in the range.
  • the full-width at half maximum (FWHM) value is parallel to the C-direction ( // C) is about 774arcsec, and in the direction perpendicular to the C-direction ( ⁇ C), it is about 792arcsec.
  • the FWHM obtained from the structure of the present invention is much smaller than that of the existing structure, which indicates that the crystallinity is higher in the structure of the present invention than the existing structure.
  • a semiconductor optical device structure such as a light emitting diode (LED), a laser diode, a photodetector element, or a solar cell is formed thereon after the template layer 120 having a drastically reduced crystal defect and an improved crystallinity is formed as described above.
  • the piezo-electric effect generated in the polar nitride semiconductor layer can be suppressed, and the quantum efficiency is improved by improving the recombination rate of electrons and holes in the optical device, thereby improving brightness. Let's go.
  • the light emitting diode (LED) layer 130 is formed on the template layer 120, the light emitting diode (LED) layer 130 is formed of the n-type nitride semiconductor layer 131 and the p-type as shown in FIG. 3. It may have a structure having active layers 132 and 133 between the nitride semiconductor layers 134.
  • the n-type nitride semiconductor layer 131 may be formed by growing a GaN layer doped with impurities such as Si to a thickness of about 2 micrometers.
  • the active layers 132 and 133 are MQWs (multi quantum) formed by repeating a GaN barrier layer (about 7.5 nanometers) and an In 0.15 Ga 0.85 N quantum well layer (about 2.5 nanometers) several times (for example, about five times).
  • An electron blocking layer (EBL) 133 including a well layer 132 and an Al 0.12 Ga 0.88 N layer (about 20 nanometers) may be included.
  • Both the InGaN quantum well layer and the GaN barrier layer of the MQW layer 132 may be doped at a Si dopant concentration of about 1 ⁇ 10 19 / cm 3, and the electron blocking layer 133 may also have a Mg dopant concentration of about 5 ⁇ 10 19 / cm 3. Can be doped to a degree.
  • the InGaN quantum well layer is an In 0.15 Ga 0.85 N layer, but the present invention is not limited thereto.
  • the InGaN quantum well layer may have a different ratio of In and Ga, such as In x Ga 1-x N (0 ⁇ x ⁇ 1).
  • the electron blocking layer 133 is an Al 0.12 Ga 0.88 N layer, but the present invention is not limited thereto.
  • the ratio of Al and Ga is increased. You can do it differently.
  • the InGaN quantum well layer and the GaN barrier layer of the MQW layer 132 may be doped with at least one of O, S, C, Ge, Zn, Cd, and Mg in addition to Si as described above.
  • the p-type nitride semiconductor layer 134 may be formed by growing a GaN layer with Mg doping (Mg dopant concentration of about 5 ⁇ 10 19 / cm 3) to a thickness of about 100 nanometers.
  • Electrodes 141 and 142 for applying power may be formed on the n-type nitride semiconductor layer 131 and the p-type nitride semiconductor layer 134, respectively. It can be mounted on and function as an individual optical device.
  • the non-polar GaN layer is formed in the direction perpendicular to the A-plane by using the R-plane as the sapphire crystal plane as shown in FIG. 11, in the light emitting diode (A-GaN-normal) without the uneven pattern, the light emission intensity ( PL Intensity) is small, but when the uneven pattern is formed on the sapphire crystal surface as in the present invention (A-GaN-PSS), it was confirmed that the emission intensity is higher at the visible wavelength.
  • LED light emitting diode
  • other semiconductor optical device structures such as laser diodes, photodetecting devices, or solar cells
  • Other semiconductor electronic devices may be formed, and the piezo-electric effect is suppressed in the same region as the active layers 132 and 133 to improve the recombination rate of electrons and holes and improve the quantum efficiency to improve the luminance of the corresponding elements. It can contribute to the improvement of performance.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

반도체 소자의 결함 밀도를 줄이고 내부양자효율과 광추출 효율을 향상시킨 고품질 비극성/반극성 반도체 소자 및 그 제조 방법이 개시된다. 상기 반도체 소자 제조 방법은, 비극성 또는 반극성 질화물 반도체층의 성장을 위한 결정면을 갖는 사파이어 기판 상에 템플레이트층과 반도체 소자 구조를 형성하는 반도체 소자의 제조 방법으로서, 상기 사파이어 기판을 식각하여 요철 구조 패턴을 형성한 후, 상기 요철 구조 패턴이 형성된 상기 사파이어 기판 위에 질화물 반도체층과 GaN층을 포함하는 상기 템플레이트층을 형성한다.

Description

요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서, 특히, 질화물 반 도체층에 극성 질화물 반도체층에서 발생하는 압전 효과(piezoelectric field) 현 상이 없도록 하기 위하여 비극성/반극성 질화물 반도체층 성장이 가능한 사파이어 결정면 위에 비극성/반극성 질화물 반도체 결정을 형성하되, 요철 구조 패턴으로 식각된 사파이어 결정면 위에 템플레이트(template) 층을 형성하여 결함 밀도를 줄 이고 내부양자효율과 광추출 효율을 향상시킨 고품질 비극성/반극성 반도체 소자 및 그 제조 방법에 관한 것이다.
최근, GaN 등의 Ⅲ-Ⅴ족 질화물 반도체(간단히, '질화물 반도체'라고도 함) 는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등의 반도체 광소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져있다. 이러한 질화물 반도체 광소자는 핸드폰의 키패드, 전 광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
특히, LED나 LD를 사용하는 디지털 제품이 진화함에 따라, 보다 큰 휘도와 높은 신뢰성을 갖는 질화물 반도체 광소자에 대한 요구가 증가하고 있다. 예를 들 어, 휴대폰의 백라이트(backlight)로 사용되는 사이드 뷰 LED(side viwe LED)에 있 어서는, 휴대폰의 슬림화 경향에 따라 더욱 더 밝고 얇은 두께의 LED가 필요해지고 있다. 그러나, 통상적으로 사파이어의 결정면으로 C-면(예를 들어, (0001)면)을 사 용하는 사파이어 기판에 성장되는 극성(polar) GaN 등의 질화물 반도체는, 분극 장(polarization field) 형성으로 인하여 압전 현상(piezoelectric effect)으로 내 부 양자효율이 저하되는 문제점이 있다.
이에 따라 사파이어 기판 위에 비극성/반극성 질화물 반도체의 형성을 필요 로 하고 있으나, 비극성/반극성 GaN 등으로 이루어진 템플레이트층의 형성에 적합 한 사파이어와 그 위에 형성되는 비극성/반극성 질화물 반도체 템플레이트층 사이 의 격자 부정합과 구성 원소간의 열팽창계수 차이에 의한 선 결함, 점 결함 등의 결정 결함은 광소자의 신뢰성, 예를 들어, 정전기 방전(ESD)에 대한 내성 등에 악 영향을 줄뿐만 아니라, 소자 내의 전류 누출(leakage)의 원인이 되어 양자효율을 감소시켜 결과적으로 광소자의 성능을 저하시키게 된다.
질화물 반도체층의 결정 결함을 감소시키기 위해 선택적 에피택셜(epitaxial) 성장을 이용하는 등 다양한 노력이 있어 왔으나, 이러한 시도들은 SiO2 마스크의 증착과 같은 복잡한 공정과 높은 비용을 요하는 등의 단점을 가지고 있다. 또한, 사파이어 기판 위에 저온 버퍼층을 형성한 후 GaN를 형성하여 결정 결함을 감소시키고자 하는 경우도 있으나, 광소자 내의 결정 결함 문제는 충분히 해소되지 않고 있다. 따라서, 결정 결함으로 인하여 광소자의 휘도와 신뢰성이 저하되는 문제를 개선할 필요가 있다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목 적은, 극성 GaN 질화물 반도체에서 발생하는 압전현상을 제거하기 위하여 비극성/ 반극성 질화물 반도체층 성장이 가능한 사파이어 결정면 위에 질화물 반도체 결정 을 형성하되, 요철 구조 패턴으로 식각된 사파이어 결정면 위에 템플레이트(template) 층을 형성하여 템플레이트 층의 결함을 감소시킴으로써 결정품질을 향상시키고, 광 탈출각의 범위를 확장함으로 인하여 광추출 효율을 증대시킴으로 인한 고품질 비극성/반극성 반도체 소자 및 그 제조 방법을 제공하는 데 있다.
먼저, 본 발명의 특징을 요약하면, 본 발명의 일 측면에 따른 반도체 소자의 제조 방법은, 비극성 또는 반극성 질화물 반도체층의 성장을 위한 결정면을 갖는 사 파이어 기판 상에 템플레이트층과 반도체 소자 구조를 형성하는 반도체 소자의 제조 방법으로서, 상기 사파이어 기판을 식각하여 요철 구조 패턴을 형성한 후, 상기 요철 구조 패턴이 형성된 상기 사파이어 기판 위에 질화물 반도체층과 GaN층을 포함하는 상기 템플레이트층을 형성하는 것을 특징으로 한다.
이와 같은 제조 방법에 의하여 제조된 반도체 소자에서 상기 사파이어 기판 의 상기 결정면은 A-면, M-면, R-면을 포함한다.
상기 요철 구조 패턴은 원형, 반원형, 멀티 스트라이프형, 또는 삼각형과 사 각형을 포함한 다각형의 모양을 포함한다.
상기 요철 구조 패턴은 비등방성 식각 또는 등방성 식각에 의하여 형성될 수 있다.
상기 요철 구조 패턴의 어레이는 10 나노미터 이상 100 마이크로미터 이하 간격마다 10 나노미터 이상 100 마이크로미터 이하의 폭과 10 나노미터 이상 100 마이크로미터 이하의 높이로 형성될 수 있다.
상기 질화물 반도체층은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층을 포함한다.
상기 반도체 소자는 n형 질화물 반도체층과 p형 질화물 반도체층 사이에 활 성층을 갖는 발광 다이오드를 포함한다. 이외에도, 상기 반도체 소자는 레이저 다 이오드, 광검출 소자, 또는 태양 전지를 포함하는 광소자 또는 트랜지스터를 포함 하는 전자 소자를 포함할 수 있다.
본 발명에 따른 반도체 소자 및 그 제조 방법에 따르면, 비극성/반극성 질화물 반도체층 성장이 가능한 사파이어 결정면을 식각하여 요철 구조 패턴을 형성한 후 템플레이트 층을 형성하고, 그 위에 질화물 반도체 광소자를 형성함으로써, 질 화물 반도체층에 낮은 결정 결함 밀도를 갖도록 할 수 있고, 이에 따라 반도체 광 소자의 신뢰성을 높이며 휘도 등 성능을 향상시킬 수 있다.
도 1은 사파이어 기판의 결정면을 설명하기 위한 사파이어 결정의 구조를 설 명하기 위한 도면이다.
도 2는 반극성 질화물 반도체층을 설명하기 위한 반극성 GaN 결정의 구조를 설명하기 위한 도면이다.
도 3은 본 발명의 일실시예에 따른 사파이어 기판에 원형 요철 패턴을 형성 하는 공정을 설명하기 위한 단면도이다.
도 4는 도 3의 공정에 따른 원형 요철 패턴의 사시도이다.
도 5는 도 3의 공정에 따른 원형 요철 패턴에 대한 SEM사진의 일례이다.
도 6은 본 발명의 다른 실시예에 따른 사파이어 기판에 원형 요철 패턴을 형 성하는 공정을 설명하기 위한 단면도이다.
도 7은 도 5의 공정에 따른 원형 요철 패턴의 사시도이다.
도 8은 본 발명의 일실시예에 따른 다양한 마스크 패턴을 설명하기 위한 도 면이다.
도 9는 본 발명의 일실시예에 따른 반도체 광소자의 구조를 설명하기 단면도 이다.
도 10은 반도체 광소자의 기존 구조와 본 발명의 구조에서 XRD 피크를 설명 하기 위한 도면이다.
도 11은 반도체 광소자의 기존 구조와 본 발명의 구조의 발광 강도를 비교하 기 위한 그래프이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바 람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한 정되는 것은 아니다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸 다.
도 1은 사파이어 기판의 결정면을 설명하기 위한 사파이어 결정의 구조를 설 명하기 위한 도면이다.
통상적으로 사파이어의 결정면으로 도 1과 같은 C-면(예를 들어, (0001)면) 을 사용하는 사파이어 기판에 성장되는 극성(polar) GaN 등의 질화물 반도체는, 분 극장(polarization field) 형성으로 인하여 압전 현상(piezoelectric effect)으로 내부 양자효율이 저하되는 문제점이 있다.
본 발명에서는 사파이어 기판 상에 발광 다이오드, 레이저 다이오드, 광검출 소자(photo detector) 또는 태양 전지 등의 질화물 반도체 광소자 구조를 형성하 되, 비극성 또는 반극성 질화물 반도체층이 성장 가능하도록 사파이어 기판의 결정 면으로 도 1과 같은 A-면(예를 들어, (11-20)면), M-면(예를 들어, (10-10)면), 또 는 R-면(예를 들어, (1-102)면)을 이용한다. 향후에는 필요한 경우에, 사파이어 기판의 결정면을 C-면으로 하여 그 위에 소정 비극성 또는 반극성 질화물 반도체층을 형성할 수도 있을 것이다.
특히, 본 발명에서는 요철 구조 패턴이 형성된 사파이어(Al2O3) 기판을 이용한다. 예를 들어, 사파이어 기판의 결정면을 M-면으로 선택하고 요철 구조 패턴을 형성한 후 그 위에 도 2와 같은 (11-22)면에 수직한 방향으로 성장되는 반극 성(semi-polar) 질화물 반도체층을 형성할 수 있으며, 이외에도 사파이어 기판의 결정면을 A-면으로 선택한 경우에도, 요철 구조 패턴을 형성한 후 그 위에 반극성 질화물 반도체층을 형성할 수 있다. 사파이어 기판의 결정면을 R-면으로 선택하고 요철 구조 패턴을 형성한 후 그 위에는 (11-20)면에 수직한 방향으로 성장되는 비 극성(non-polar) 질화물 반도체층을 형성할 수 있다.
비극성 또는 반극성 GaN 등의 질화물 반도체층이 성장 가능한 사파이어 기판을 이 용하더라도, 그 위에 질화물 반도체층으로 이루어지는 템플레이트층을 형성하는 경 우에 격자 부정합과 원소간의 열팽창계수 차이에 의하여 선 결함, 점 결함 등의 많 은 결정 결함으로 인하여 광소자의 신뢰성, 예를 들어, 정전기 방전(ESD)에 대한 내성 등에 악영향을 줄뿐만 아니라, 전류 누출(leakage)의 원인이 되어 양자효율을 감소시켜 결과적으로 광소자의 성능을 저하시키게 된다. 본 발명에서는 비극성 또 는 반극성 질화물 반도체층이 성장 가능한 사파이어 기판에 요철 구조 패턴을 형성 함으로써 이와 같은 문제를 해결하고자 하였다.
이하, 이와 같은 반극성 또는 비극성 질화물 반도체층을 형성하기 위하여, 사파이어 기판의 결정면으로 A-면, M-면, R-면을 이용하고 사파이어 기판을 식각하 여 요철 구조 패턴을 형성한 후 비극성 또는 반극성 질화물 반도체층을 형성하여 반도체 광소자를 제조하는 방법을 설명한다. 여기서 반도체 광소자는 발광 다이오 드, 레이저 다이오드, 광검출 소자(photo detector) 또는 태양 전지 등의 질화물 반도체 광소자를 의미하며, 이하에서 반도체 광소자로서 발광 다이오드를 예로들어 설명하지만, 이에 한정되는 것은 아니며, 사파이어 기판의 결정면으로 A-면, M-면, R-면을 사용하고 요철 구조 패턴을 형성한 후 그 위에 반극성 또는 비극성 질화물 반도체층을 형성하여 레이저 다이오드, 광검출 소자 또는 태양 전지 등의 다른 질 화물 반도체 광소자를 제조하는 방법에도 유사하게 적용될 수 있다. 이외에도, 본 발명에 따른 반도체 광소자를 제조하는 방법은 일반 다이오드나 트랜지스터와 같은 반도체 전자 소자를 제조하는 방법에도 유사하게 적용될 수 있다.
도 3은 본 발명의 일실시예에 따른 사파이어 기판에 원형 요철 패턴을 형성 하는 공정을 설명하기 위한 단면도이다.
먼저, 비극성 또는 반극성 질화물 반도체층이 성장 가능한 사파이어 기판(110)을 준비한다(S10).
다음에 사파이어 기판(110) 위에 포토레지스트(PR: Photo Resist)를 도포한 후 원형 모양의 패턴(어레이)을 가진 포토 마스크를 이용하여 노광하는 포토 리소 그라피 공정을 진행하여 사파이어 기판(110) 위에 원형 모양의 PR 패턴(111)을 형 성한다(S11).
사파이어 기판(110) 위에 위와 같은 원형 모양의 PR 패턴(111)이 형성된 후에는, ICP(Inductively Coupled Plasma) 등의 비등방성(anisotropic) 식각 방식으 로 식각을 진행한다(S12). 이에 따라 사파이어 기판(110) 위에 PR 패턴(111)이 남 아 있는 영역을 제외한 나머지 영역들에서 식각이 진행될 수 있고, 이와 같은 식각 후 남아 있는 PR을 제거하고 적절한 클리닝(cleaning) 공정을 통하여 도 3과 같이 사파이어 기판(110)에 위로 둥글게 솟은 원형의 요철 패턴을 형성할 수 있다.
위와 같은 공정을 통하여 도 4와 같이 사파이어 기판(110)에 어레이 형태로 원형 요철 패턴이 형성될 수 있으며, 도 5에서는 실제 공정을 통하여 제작한 원형 요철 패턴의 SEM(Scanning Electron Micoscopy) 사진을 보여준다.
S11 단계에서, 포지티브형 PR을 사용하는 경우를 예로 들어 설명하였으나, 그 대신 네거티브형 PR을 사용하는 경우에는, 노광되지 않은 부분에 PR 패턴(111) 을 남기고 위와 같은 비등방성 식각을 진행하여 도 4 또는 도 5와 반대 형상의 요 철 패턴을 형성하는 것도 가능하다. 즉, 도 4 또는 도 5의 요철 구조의 오목한 부 분과 볼록한 부분이 서로 바뀌어 반대 형상을 가지도록 형성할 수도 있다.
도 6은 본 발명의 다른 실시예에 따른 사파이어 기판에 원형 요철 패턴을 형 성하는 공정을 설명하기 위한 단면도이다.
먼저, 비극성 또는 반극성 질화물 반도체층이 성장 가능한 사파이어 기 판(110)을 준비한다(S20).
다음에 사파이어 기판(110) 위에 포토레지스트(PR: Photo Resist)를 도포한 후 원형 모양의 패턴(어레이)을 가진 포토 마스크를 이용하여 노광하는 포토 리소 그라피 공정을 진행하여 사파이어 기판(110) 위에 원형 모양의 PR 패턴(111)을 형성한다(S21).
사파이어 기판(110) 위에 위와 같은 원형 모양의 PR 패턴(111)이 형성된 후 에는, 산성(acid) 용액(예를들어, H2SO4 용액 등) 또는 염기성(alkali) 용액(예를들어, KOH, NaOH 용액 등)을 이용한 등방성(isotropic) 식각 방식으로 식각을 진행한 다(S22). 이에 따라 사파이어 기판(110) 위에 PR 패턴(111)이 남아 있는 영역을 제 외한 나머지 영역들에서 식각이 진행될 수 있고, 이와 같은 식각 후 남아 있는 PR 을 제거하고 적절한 클리닝(cleaning) 공정을 통하여 도 7과 같이 사파이어 기판(110) 면의 아래로 원형 홈 모양으로 식각된 요철 패턴을 형성할 수 있다.
이와 같은 등방성 식각에서도 S21 단계에서, 포지티브형 PR을 사용하는 경우 를 예로 들어 설명하였으나, 그 대신 네거티브형 PR을 사용하는 경우에는, 노광되 지 않은 부분에 PR 패턴(111)을 남기고 위와 같은 비등방성 식각을 진행하여 도 7 과 반대 형상의 요철 패턴을 형성하여, 도 4 또는 도 5의 패턴과 유사하게 요철 패 턴을 형성할 수도 있다.
이와 같은 요철 패턴은 원형 모양에 한정되는 것은 아니며, 도 6과 같이 반 원형, 멀티 라인형, 삼각형과 사각형을 포함한 다양한 다각형 모양의 패턴을 형성 한 포토 마스크를 이용하여 PR 패턴을 형성하고, 위와 같은 비등방성 식각과 등방 성 식각을 통하여 다양한 모양의 요철 패턴이 사파이어 기판(110)에 형성되도록 할 수 있다.
이와 같이 형성되는 요철 구조 패턴의 높이는 수십 나노 이상 수백 마이크로미터 이하(예를 들어, 10나노미터 이상 100 마이크로미터 이하)일 수 있다. 도 4에서는 요철 구조 패턴의 높이를 1.5마이크로미터로 제조하는 경우를 예로 들어 도시하였다. 또한, 상기 요철 구조 패턴의 어레이의 패턴 중심간 거리는 수십 나노 이상 수백 마이크로미터 이하(예를 들어, 10나노미터 이상 100 마이크로미터 이하)의 간격 마다 수십 나노 이상 수백 마이크로미터 이하(예를 들어, 10나노미터 이상 100 마이크로미터 이하)의 폭으로 형성하는 것이 바람직하다. 도 4에서는 요철 구조 패턴의 간격을 4 마이크로미터로 하고, 그 폭을 3 마이크로미터로 제조한 경우를 예로 들어 도시하였다.
도 9는 본 발명의 일실시예에 따른 반도체 광소자(100)의 구조를 설명하기 단면도이다.
도 9를 참조하면, 본 발명의 일실시예에 따른 반도체 광소자(100)는 비극성 또는 반극성 질화물 반도체층의 성장이 가능한 결정면(예를 들어, A-면, M-면, R-면)에 위와 같은 요철 패턴이 형성된 사파이어 기판(110), 그 위에 형성된 템플레 이트층(template layer)(120), 및 발광 다이오드(LED) 층(130)을 포함한다.
결정면 A-면, M-면, R-면에 위와 같은 요철 패턴이 형성된 사파이어 기판(110)을 준비하고, MOCVD(Metal Organic Chemical Vapor Deposition) 등의 진공 증착 방식으로 사파이어 기판(110) 위에 비극성 또는 반극성의 질화물 반도체층으로 이루어지는 템플레이트층(120)을 성장시켜 형성할 수 있으며, 템플레이트 층(120) 위에 발광 다이오드(LED) 층(130)을 성장시켜 형성할 수 있다.
템플레이트층(120)은, 질화물 반도체층과 무도핑 GaN층을 포함한다. 예를 들어, InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)와 같은 조성식을 갖는 저온 질화물 반도체층이 400 내지 700 ℃ 온도 범위의 어떤 온도에서 10 내지 20000 Å 두께로 형성된 후, 고온 무도핑(undoped) GaN층이 형성될 수 있다. 고온 무도핑(undoped) GaN층은 고온, 예를 들어, 800 내지 1100 ℃ 온도 범위의 어떤 온도에서 성장되도 록 형성되며, 10 내지 20000 Å 두께로 형성될 수 있다. 이외에도, GaN 층의 표면 에 점 결함, 선 결함 등 결정 결함을 더욱 줄이기 위하여, 템플레이트층(120)을 이 루는 저온 질화물 반도체층과 고온 무도핑(undoped) GaN층 사이에 고온 질화물 반 도체층을 더 형성할 수도 있다. 고온 질화물 반도체층은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)와 같은 조성식을 갖고, 예를 들어, 700 내지 1100 ℃ 온도 범위 의 어떤 온도에서 10 내지 20000 Å 두께로 형성될 수 있다.
이에 따라 평탄한 사파이어 기판을 사용하여 비극성 또는 반극성 질화물 반 도체층을 증착한 템플레이트층에는 다수의 결정 결함이 존재하는 반면에, 본 발명 에 따라 요철 구조를 포함한 템플레이트층(120)을 형성하면 결정 결함이 상당히 감 소된다. 이와 같은 결정 결함의 감소는 요철 구조로 인한 수평방향의 결정성장에 기인하며, 이와 같이 결정 결함이 감소된 균일한 비극성 또는 반극성 질화물 반도 체층의 확인은 도 10에서 확인할 수 있다.
도 10과 같은 XRD 강도(intensity)에서 보는 바와 같이, 위와 같은 요철 구 조의 패턴이 형성되지 않고 GaN층을 형성한 경우(91)에서는, GaN층표면에 대한 FWHM(Full-width at half maximum)값이 C-방향에 평행한 방향(//C)에서는 781.2arcsec 정도 나타나고, C-방향에 수직한 방향(⊥C)에서는 2163.6arcsec 정도로 나타났다. 도 10의 결과는 사파이어 결정면으로 R-면을 사용하고 A-면에 수직한 방향으로 비극성 GaN층을 형성한 경우의 예이다.
반면, 본 발명에 따라 위와 같은 요철 구조의 패턴이 형성된 경우(92)에 대 한 무도핑 GaN층 표면의 XRD 측정에서는, FWHM(Full-width at half maximum)값이 C-방향에 평행한 방향(//C)에서는 774arcsec 정도 나타나고, C-방향에 수직한 방향 (⊥C)에서는 792arcsec 정도로 나타났다.
이와 같이, 기존 구조에서보다 본 발명의 구조에서 구한 FWHM은 훨씬 작게 나타나므로, 이는 기존 구조보다 본 발명의 구조에서 결정화도가 높음을 나타낸다.
이와 같이 결정 결함이 획기적으로 감소되고 결정화도가 향상된 템플레이트 층(120)이 형성된 후에 그 위에 발광 다이오드(LED), 레이저 다이오드, 광검출 소 자 또는 태양 전지 등의 반도체 광소자 구조가 형성되는 경우에, 기존 구조와 같이 극성 질화물 반도체층에서 발생하는 압전 효과(piezo-electric effect)를 억제할 수 있으며, 광소자에서의 전자와 정공의 재결합율을 향상시켜 양자 효율을 개선하 며 이로 인해 결국 휘도를 향상시키게 된다.
예를 들어, 템플레이트층(120) 위에 발광 다이오드(LED) 층(130)이 형성되는 경우에, 도 3과 같이 발광 다이오드(LED) 층(130)은 n형 질화물 반도체층(131)과 p 형 질화물 반도체층(134) 사이에 활성층(132, 133)을 갖는 구조일 수 있다.
n형 질화물 반도체층(131)은 Si 등 불순물을 도핑한 GaN 층을 2 마이크로미 터 정도의 두께로 성장시켜 형성될 수 있다.
활성층(132, 133)은 GaN 배리어층(7.5 나노미터 정도)과 In0.15Ga0.85N 양자 우물층(2.5 나노미터 정도)을 수회(예를 들어, 5회 정도) 반복하여 형성한 MQW(multi quantum well)층(132)과 Al0.12Ga0.88N 층(20 나노미터 정도)으로 이루어진 전자 차단 층(EBL: electron blocking layer)(133)을 포함할 수 있다.
MQW층(132)의 InGaN 양자우물층과 GaN 배리어층은 모두 1×1019/㎤ 정도의 Si 도펀트 농도로 도핑될 수도 있으며, 전자 차단층(133)도 Mg 도펀트 농도 약 5×1019/㎤ 정도로 도핑될 수 있다. 위에서 InGaN 양자우물층은 In0.15Ga0.85N층인 예를 들었으나, 이에 한정되는 것은 아니며, InxGa1-xN(0<x<1)과 같이, In과 Ga의 비율을 다르게 할 수도 있으며, 또한, 전자 차단층(133)은 Al0.12Ga0.88N 층인 예를 들었으나, 이에 한정되는 것은 아니며, AlxGa1-xN (0<x<1)와 같이, Al과 Ga의 비율을 다르게 할 수도 있다. 또한, MQW층(132)의 InGaN 양자우물층과 GaN 배리어층은 위와 같이 Si 이외에도 O, S, C, Ge,　Zn, Cd, Mg 중 적어도 어느 하나로 도핑될 수 있다.
p형 질화물 반도체층(134)은 Mg 도핑(Mg 도펀트 농도 약 5×1019/㎤ 정도)한 GaN 층을 100 나노미터 정도의 두께로 성장시켜 형성될 수 있다.
n형 질화물 반도체층(131)과 p형 질화물 반도체층(134) 위에는 각각 전원을 인가하기 위한 전극(141, 142)이 형성될 수 있고, 이와 같이 완성된 발광 다이오 드(LED)는 소정 패키지 기판에 실장되어 개별 광소자로서 기능할 수 있게 된다.
도 11과 같이 사파이어 결정면으로 R-면을 사용하고 A-면에 수직한 방향으로 비극성 GaN층을 형성한 경우에, 기존과 같이 요철 패턴 없는 발광 다이오드(A-GaN-normal)에서는, 발광 강도(PL Intensity)가 작게 나타나지만, 본 발명에서와 같이 사파이어 결정면에 요철 패턴을 형성한 경우(A-GaN-PSS)에는 해당 가시광 파장에서 발광 강도가 더 높게 나타남을 확인하였다.
위에서도 기술한 바와 같이, 템플레이트층(120) 위에는 도 9와 같이 발광 다 이오드(LED)층(130)만이 형성되는 것은 아니며, 레이저 다이오드, 광검출 소자 또 는 태양 전지 등의 다른 반도체 광소자 구조나 기타 반도체 전자 소자가 형성될 수 도 있으며, 활성층(132, 133)과 같은 부분에서 압전 효과(piezo-electric effect) 를 억제하여 전자와 정공의 재결합율을 향상시키고 양자 효율을 개선하여 해당 소 자의 휘도 등의 성능 향상에 기여할 수 있게 된다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므 로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (9)

  1. 비극성 또는 반극성 질화물 반도체층의 성장을 위한 결정면을 갖는 사파이어 기판 상에 템플레이트층과 반도체 소자 구조를 형성하는 반도체 소자의 제조 방법 으로서,
    상기 사파이어 기판을 식각하여 요철 구조 패턴을 형성한 후,
    상기 요철 구조 패턴이 형성된 상기 사파이어 기판 위에 질화물 반도체층과 GaN층을 포함하는 상기 템플레이트층을 형성하는 것을 특징으로 하는 반도체 소자 의 제조 방법.
  2. 청구항 1의 제조 방법에 의하여 제조된 반도체 소자.
  3. 청구항 2에 있어서,
    상기 사파이어 기판의 상기 결정면은 A-면, M-면, R-면을 포함하는 것을 특 징으로 하는 반도체 소자.
  4. 청구항 2에 있어서, 상기 요철 구조 패턴은 원형, 반원형, 멀티 스트라이프형, 또는 삼각형과 사각형을 포함한 다각형의 모양을 포함하는 것을 특징으로 하는 반 도체 소자.
  5. 청구항 2에 있어서, 상기 요철 구조 패턴은 비등방성 식각 또는 등방성 식각에 의하여 형성되는 것을 특징으로 하는 반도체 소자.
  6. 청구항 2에 있어서, 상기 요철 구조 패턴의 어레이는 10 나노미터 이상 100 마이크로미터 이하 간격마다 10 나노미터 이상 100 마이크로미터 이하의 폭과 10 나노미터 이상 100 마이크로미터 이하의 높이로 형성되는 것을 특징으로 하는 반도체 소자.
  7. 청구항 2에 있어서, 상기 질화물 반도체층은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층을 포함하는 것을 특징으로 하는 반도체 소자.
  8. 청구항 2에 있어서, 상기 반도체 소자는 n형 질화물 반도체층과 p형 질화물 반 도체층 사이에 활성층을 갖는 발광 다이오드를 포함하는 것을 특징으로 하는 반도 체 소자.
  9. 청구항 2에 있어서, 상기 반도체 소자는 발광 다이오드, 레이저 다이오드, 광검 출 소자, 또는 태양 전지를 포함하는 광소자 또는 트랜지스터를 포함하는 전자 소자를 포함하는 것을 특징으로 하는 반도체 소자.
PCT/KR2010/005763 2009-08-27 2010-08-27 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법 WO2011025291A2 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/392,410 US9099609B2 (en) 2009-08-27 2010-08-27 Method of forming a non-polar/semi-polar semiconductor template layer on unevenly patterned substrate
CN201080038311.7A CN102576780B (zh) 2009-08-27 2010-08-27 不平坦图案化的基底上的高质量非极性/半极性半导体器件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090080058A KR101118268B1 (ko) 2009-08-27 2009-08-27 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
KR10-2009-0080058 2009-08-27

Publications (2)

Publication Number Publication Date
WO2011025291A2 true WO2011025291A2 (ko) 2011-03-03
WO2011025291A3 WO2011025291A3 (ko) 2011-06-30

Family

ID=43628619

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/005763 WO2011025291A2 (ko) 2009-08-27 2010-08-27 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9099609B2 (ko)
KR (1) KR101118268B1 (ko)
CN (1) CN102576780B (ko)
WO (1) WO2011025291A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130099202A1 (en) * 2011-10-24 2013-04-25 The Regents Of The University Of California SUPPRESSION OF RELAXATION BY LIMITED AREA EPITAXY ON NON-C-PLANE (In,Al,B,Ga)N
US20150270441A1 (en) * 2011-09-30 2015-09-24 Seoul Viosys Co., Ltd. Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101402785B1 (ko) * 2011-12-29 2014-06-11 한국산업기술대학교산학협력단 적층 결함이 없는 질화물 반도체 상의 고품질 반도체 소자의 제조 방법
KR101963227B1 (ko) 2012-09-28 2019-03-28 삼성전자주식회사 파워 스위칭 소자 및 그 제조방법
TWI565094B (zh) 2012-11-15 2017-01-01 財團法人工業技術研究院 氮化物半導體結構
CN103337574B (zh) * 2013-07-02 2016-07-06 青岛杰生电气有限公司 一种半导体紫外光源器件
WO2015030276A1 (ko) * 2013-08-30 2015-03-05 An Jong Uk 근자외선과 형광체를 이용한 백색 발광 조명용 소자
DE102014108301A1 (de) * 2014-06-12 2015-12-17 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
JP6077076B1 (ja) * 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法
CN108269896A (zh) * 2016-12-31 2018-07-10 山东华光光电子股份有限公司 一种激光刻蚀错位半球与odr结合的蓝宝石图形衬底及制备方法
CN107481928A (zh) * 2017-07-25 2017-12-15 西安电子科技大学 基于非极性GaN体材料的肖特基二极管的制备方法
KR102506441B1 (ko) * 2017-12-04 2023-03-06 삼성전자주식회사 반도체 발광 어레이의 제조 방법 및 반도체 발광 어레이

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
KR20050062286A (ko) * 2003-12-20 2005-06-23 삼성전기주식회사 질화물 반도체 제조방법 및 그에 따라 제조된 질화물반도체구조
KR20050062832A (ko) * 2003-12-18 2005-06-28 삼성코닝 주식회사 발광 소자용 질화물 반도체 템플레이트 제조 방법
KR20070025939A (ko) * 2005-08-30 2007-03-08 삼성전기주식회사 Ⅲ족 질화물 반도체 박막과 그 제조방법, 및 ⅲ족 질화물반도체 발광소자
KR20070095181A (ko) * 2006-03-20 2007-09-28 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 및 ⅲ족 질화물 반도체 발광소자
JP2007273659A (ja) * 2006-03-31 2007-10-18 Showa Denko Kk ＧａＮ系半導体発光素子およびランプ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4176003A (en) * 1978-02-22 1979-11-27 Ncr Corporation Method for enhancing the adhesion of photoresist to polysilicon
US4574093A (en) * 1983-12-30 1986-03-04 At&T Bell Laboratories Deposition technique
TW456052B (en) * 1995-11-14 2001-09-21 Sumitomo Chemical Co Process for producing group III-V compound semiconductor
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
AU2001274810A1 (en) * 2000-04-17 2001-10-30 Virginia Commonwealth University Defect reduction in gan and related materials
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
US6616757B1 (en) * 2001-07-06 2003-09-09 Technologies And Devices International, Inc. Method for achieving low defect density GaN single crystal boules
JP5250856B2 (ja) * 2006-06-13 2013-07-31 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
KR100835116B1 (ko) * 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
JP5134378B2 (ja) * 2008-01-07 2013-01-30 シャープ株式会社 電界効果トランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
KR20050062832A (ko) * 2003-12-18 2005-06-28 삼성코닝 주식회사 발광 소자용 질화물 반도체 템플레이트 제조 방법
KR20050062286A (ko) * 2003-12-20 2005-06-23 삼성전기주식회사 질화물 반도체 제조방법 및 그에 따라 제조된 질화물반도체구조
KR20070025939A (ko) * 2005-08-30 2007-03-08 삼성전기주식회사 Ⅲ족 질화물 반도체 박막과 그 제조방법, 및 ⅲ족 질화물반도체 발광소자
KR20070095181A (ko) * 2006-03-20 2007-09-28 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 및 ⅲ족 질화물 반도체 발광소자
JP2007273659A (ja) * 2006-03-31 2007-10-18 Showa Denko Kk ＧａＮ系半導体発光素子およびランプ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150270441A1 (en) * 2011-09-30 2015-09-24 Seoul Viosys Co., Ltd. Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode
US10069038B2 (en) * 2011-09-30 2018-09-04 Seoul Viosys Co., Ltd. Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode
US20130099202A1 (en) * 2011-10-24 2013-04-25 The Regents Of The University Of California SUPPRESSION OF RELAXATION BY LIMITED AREA EPITAXY ON NON-C-PLANE (In,Al,B,Ga)N

Also Published As

Publication number Publication date
KR20110022453A (ko) 2011-03-07
US20120153257A1 (en) 2012-06-21
KR101118268B1 (ko) 2012-03-20
CN102576780A (zh) 2012-07-11
US9099609B2 (en) 2015-08-04
WO2011025291A3 (ko) 2011-06-30
CN102576780B (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
WO2011025291A2 (ko) 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2011046292A2 (ko) 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2011025290A2 (ko) 경사진 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2014168339A1 (ko) 자외선 발광 소자
JP2004288799A (ja) 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
WO2010085042A2 (en) Semiconductor device, light emitting device and method for manufacturing the same
WO2013165127A1 (ko) 발광 다이오드 소자 및 그의 제조 방법
WO2012118250A1 (ko) 패턴화된 격자 완충층을 이용한 질화물계 발광소자 및 그 제조 방법
KR100705225B1 (ko) 수직형 발광소자의 제조방법
KR101721846B1 (ko) 디스플레이용 초소형 질화물계 발광 다이오드 어레이의 제조방법 및 그에 의해 제조된 디스플레이용 초소형 질화물계 발광 다이오드 어레이
WO2009093846A2 (ko) 발광소자의 제조방법
WO2013129812A1 (en) Light emitting diode having gallium nitride substrate
KR101394565B1 (ko) 광 추출 향상 기술이 반영된 질화물 반도체 에피 구조의 기판 및 템플레이트 제조 방법
TWI753106B (zh) 半導體裝置
WO2015016507A1 (ko) 발광 소자 제조용 템플릿 및 자외선 발광 소자 제조 방법
KR101471608B1 (ko) 나노로드를 포함하는 질화물계 발광다이오드 및 이의 제조방법
KR101082784B1 (ko) 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2014042461A1 (ko) 고휘도 질화물 발광소자 및 그 제조 방법
WO2013147453A1 (ko) 질화갈륨계 발광 다이오드
WO2014007419A1 (ko) 질화물계 반도체 발광 소자 및 그의 제조 방법
KR20060027133A (ko) 발광 다이오드 및 그 제조방법
WO2019216684A1 (ko) 반도체 기판의 제조 방법
KR101402785B1 (ko) 적층 결함이 없는 질화물 반도체 상의 고품질 반도체 소자의 제조 방법
KR101143277B1 (ko) 기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법
KR101720621B1 (ko) 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080038311.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10812304

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 13392410

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10812304

Country of ref document: EP

Kind code of ref document: A2