CN102576780A - 不平坦图案化的基底上的高质量非极性/半极性半导体器件及其制造方法 - Google Patents

不平坦图案化的基底上的高质量非极性/半极性半导体器件及其制造方法 Download PDF

Info

Publication number
CN102576780A
CN102576780A CN2010800383117A CN201080038311A CN102576780A CN 102576780 A CN102576780 A CN 102576780A CN 2010800383117 A CN2010800383117 A CN 2010800383117A CN 201080038311 A CN201080038311 A CN 201080038311A CN 102576780 A CN102576780 A CN 102576780A
Authority
CN
China
Prior art keywords
layer
semiconductor device
uneven pattern
face
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800383117A
Other languages
English (en)
Other versions
CN102576780B (zh
Inventor
南玉铉
俞根镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Industry Academic Cooperation Foundation of Korea Polytechnic University
Original Assignee
Industry Academic Cooperation Foundation of Korea Polytechnic University
Seoul Optodevice Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry Academic Cooperation Foundation of Korea Polytechnic University, Seoul Optodevice Co Ltd filed Critical Industry Academic Cooperation Foundation of Korea Polytechnic University
Publication of CN102576780A publication Critical patent/CN102576780A/zh
Application granted granted Critical
Publication of CN102576780B publication Critical patent/CN102576780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种具有降低的缺陷密度以及提高的内部量子效率和光提取效率的高质量非极性/半极性半导体器件及其制造方法。所述制造方法是用于制造半导体器件的方法,在所述半导体器件中,模板层和半导体器件结构形成在具有用于生长非极性或半极性氮化物半导体层的晶面的蓝宝石基底上。蚀刻所述蓝宝石基底,以形成不平坦图案,并且在其中形成有所述不平坦图案的所述蓝宝石基底上形成包括氮化物半导体层和GaN层的模板层。

Description

不平坦图案化的基底上的高质量非极性/半极性半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法,更具体地说,涉及一种高质量非极性/半极性半导体器件及其制造方法。在所述高质量非极性/半极性半导体器件中,非极性/半极性氮化物半导体晶体形成在能够生长非极性/半极性氮化物半导体层的蓝宝石晶面上,从而在氮化物半导体层中不会发生在极性氮化物半导体层中产生的压电效应。另外,模板层形成在以不平坦的图案蚀刻的蓝宝石晶面上,以减小半导体器件的缺陷密度,并提高其内部量子效率和光提取效率。
背景技术
因为诸如GaN的III-V族氮化物半导体(还简称为“氮化物半导体”)具有优异的物理和化学性能,所以近来已经将它们视为用于诸如发光二极管(LED)、激光二极管(LD)和太阳能电池的半导体光学器件的必要材料。通常,III-V族氮化物半导体由经验式为InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的半导体材料组成。这样的氮化物半导体光学器件应用为用于诸如移动电话键区、电子显示板和照明器件的各种产品的光源。
具体地说,随着使用LED或LD的数字产品已经发展起来,对具有更高亮度和更高可靠性的氮化物半导体光学器件的需求日益增加。例如,随着移动电话趋于更加纤薄,作为移动电话的背光的侧发光LED需要更亮和更薄。然而,如果使用C面(例如,(0001)面)作为蓝宝石晶面在蓝宝石基底上生长诸如极性GaN的氮化物半导体,则内部量子效率会由于极化场的形成所引起的压电效应而降低。
因此,需要在蓝宝石基底上形成非极性/半极性氮化物半导体。然而,适合于使用非极性/半极性GaN等形成模板层的蓝宝石和形成在蓝宝石上的非极性/半极性氮化物半导体模板层之间的晶格失配以及组成元件之间的热膨胀系数的差异会引起诸如线缺陷和点缺陷的晶体缺陷。这样的晶体缺陷对光学器件的可靠性(例如,抗静电放电性(ESD))具有不利影响,并且还是光学器件内电流泄漏的原因。因此,会降低光学器件的量子效率,从而导致光学器件的性能劣化。
已经做了各种努力来减少氮化物半导体层的晶体缺陷。这些努力之一是使用选择性外延生长。然而,这些努力需要高成本和复杂的工艺,例如SiO2掩模沉积。另外,可以通过在蓝宝石基底上形成低温缓冲层然后在低温缓冲层上形成GaN来减少晶体缺陷。然而,这对于解决光学器件的晶体缺陷问题是不够的。因此,需要解决由于晶体缺陷而使光学器件的亮度和可靠性劣化的问题。
发明内容
本发明的一方面涉及一种高质量非极性/半极性半导体器件及其制造方法。在所述高质量非极性/半极性半导体器件中,氮化物半导体晶体形成在能够生长非极性/半极性氮化物半导体层的蓝宝石晶面上,从而消除在极性GaN氮化物半导体中产生的压电效应。另外,模板层形成在以不平坦图案蚀刻的蓝宝石晶面上。因此,可以减少模板层的缺陷,从而提高了晶体质量。可以扩展光逸出角的范围,从而提高了光提取效率。
根据本发明的实施例,提供了一种用于制造半导体器件的方法,在所述半导体器件中,模板层和半导体器件结构形成在具有用于生长非极性或半极性氮化物半导体层的晶面的蓝宝石基底上,所述方法包括:蚀刻所述蓝宝石基底,以形成不平坦图案;以及在其中形成有所述不平坦图案的所述蓝宝石基底上形成包括氮化物半导体层和GaN层的模板层。
在通过上述方法制造的所述半导体器件中,所述蓝宝石基底的所述晶面可以包括A面、M面和R面。
所述不平坦图案可以具有圆形形状、半圆形状、多条纹形状或者包括三角形形状和矩形形状的多边形形状。
可以通过各向异性蚀刻工艺或各向同性蚀刻工艺形成所述不平坦图案。
所述不平坦图案的阵列可以以10纳米至100微米的每个间隔形成为具有10纳米至100微米的宽度和10纳米至100微米的高度。
所述氮化物半导体层可以包括InxAlyGa1-x-yN层(0≤x≤1,0≤y≤1,0≤x+y≤1)。
所述半导体器件包括发光二极管(LED),所述发光二极管包括位于n型氮化物半导体层和p型氮化物半导体层之间的活性层。所述半导体器件可以包括光学器件或者可以包括电子器件,所述光学器件包括发光二极管、激光二极管、光检测器或太阳能电池,所述电子器件包括晶体管。
根据上面阐述的半导体器件及其制造方法,蚀刻能够生长非极性/半极性氮化物半导体层的蓝宝石晶面,以形成不平坦图案,并在不平坦图案上形成模板层。然后,在模板层上形成氮化物半导体光学器件。因此,氮化物半导体层可以具有低的晶体缺陷密度,从而提高了半导体器件的可靠性和性能(例如,亮度)。
附图说明
图1示出了用于说明蓝宝石基底的晶面的蓝宝石晶体结构。
图2示出了用于说明半极性氮化物半导体层的半极性GaN晶体结构。
图3是用于说明根据本发明实施例的在蓝宝石基底上形成圆形不平坦图案的工艺的剖视图。
图4是通过图3的工艺形成的圆形不平坦图案的透视图。
图5是通过图3的工艺形成的圆形不平坦图案的扫描电子显微镜(SEM)照片。
图6是用于说明根据本发明另一实施例的在蓝宝石基底上形成圆形不平坦图案的工艺的剖视图。
图7是通过图6的工艺形成的圆形不平坦图案的透视图。
图8是用于说明根据本发明实施例的各种掩模图案的图。
图9是用于说明根据本发明实施例的半导体光学器件的结构的剖视图。
图10是用于说明现有技术的半导体光学器件结构和本发明的半导体光学器件结构中的XRD峰的图。
图11是用于比较现有技术的半导体光学器件结构和本发明的半导体光学器件结构之间的光致发光(PL)强度的曲线图。
具体实施方式
下面将参照附图详细地描述本发明的示例性实施例。提供这些实施例使本公开将是彻底的且完整的,并将把本发明的范围充分地传达给本领域的技术人员。然而,本发明可以以许多不同的形式来实施,而不应该被理解为局限于在此提出的实施例。在整个附图和说明书中,将使用相同的标号来指示相同的元件。
图1示出了用于说明蓝宝石基底的晶面的蓝宝石晶体结构。
通常,如果使用C面(例如(0001)面)作为蓝宝石晶面在蓝宝石基底上生长诸如极性GaN的氮化物半导体,如图1所示,则由于极化场的形成引起的压电效应会降低内部量子效率。
在本发明的实施例中,在蓝宝石基底上形成诸如LED、LD、光检测器或太阳能电池的氮化物半导体光学器件结构,并使用图1中的A面(例如,(11-20)面)、M面(例如,(10-10)面)或R面(例如,(1-102)面)作为蓝宝石基底的晶面,从而可以在该晶面上生长非极性或半极性氮化物半导体层。如果需要,则可以使用C面作为蓝宝石基底的晶面,并可以在该晶面上形成非极性或半极性氮化物半导体层。
具体地说,在本发明的实施例中使用的基底是其中形成有不平坦图案的蓝宝石(Al2O3)基底。例如,可以选择M面作为蓝宝石基底的晶面,并可以形成不平坦图案。然后,可以在不平坦图案上形成沿与(11-22)面垂直的方向生长的半极性氮化物半导体层,如图2所示。另外,即使当选择A面作为蓝宝石基底的晶面时,也可以形成不平坦图案,并可以在不平坦图案上形成半极性氮化物半导体层。此外,可以选择R面作为蓝宝石基底的晶面,并可以形成不平坦图案。然后,可以在不平坦图案上形成沿与(11-20)面垂直的方向生长的非极性氮化物半导体层。
即使在使用能够生长诸如非极性或半极性GaN的氮化物半导体层的蓝宝石基底的情况下,如果在蓝宝石基底上形成包括氮化物半导体层的模板层,则晶格失配和元件之间的热膨胀系数的差异仍会导致诸如线缺陷和点缺陷的许多晶体缺陷。这样的晶体缺陷对光学器件的可靠性(例如,抗静电放电性(ESD))具有不利影响,并且还是电流泄漏的原因。因此,会降低光学器件的量子效率,从而导致光学器件的性能劣化。在本发明的实施例中,通过在能够生长非极性或半极性氮化物半导体层的蓝宝石基底上形成不平坦图案来解决这样的问题。
针对用于制造半导体光学器件的方法给出了下面的描述。为了形成非极性或半极性氮化物半导体层,使用A面、M面或R面作为蓝宝石基底的晶面,并蚀刻蓝宝石基底,以形成不平坦图案。然后,在不平坦图案上形成非极性或半极性氮化物半导体层。半导体光学器件是指诸如LED、LD、光检测器或太阳能电池的氮化物半导体光学器件。尽管将LED描述为半导体光学器件的示例,但本发明不限于此。本发明还可以通过在使用A面、M面或R面作为晶面的蓝宝石基底上形成不平坦图案并在不平坦图案上形成非极性或半极性氮化物半导体层而类似地应用于用于制造诸如LD、光检测器或太阳能电池的其它氮化物半导体光学器件的方法。此外,根据本发明的用于制造半导体光学器件的方法还可以类似地应用于用于制造诸如普通二极管或晶体管的半导体电子器件的方法。
图3是用于说明根据本发明实施例的在蓝宝石基底上形成圆形不平坦图案的工艺的剖视图。
首先,准备能够生长非极性或半极性氮化物半导体层的蓝宝石基底110(S10)。
在蓝宝石基底110上涂覆光致抗蚀剂(PR),并执行使用具有圆形图案(阵列)的光掩模使涂覆的PR曝光的光刻工艺,从而在蓝宝石基底110上形成圆形PR图案111(S11)。
通过诸如感应耦合等离子体(ICP)的各向异性蚀刻工艺蚀刻形成在蓝宝石基底110上的圆形PR图案111(S12)。因此,可以蚀刻除了PR图案111保留在蓝宝石基底110上的区域之外的区域。在蚀刻工艺之后,去除留下的PR。然后,可以通过适当的清洗工艺在蓝宝石基底110上形成如图3所示的圆形不平坦图案。
另外,如图4所示,可以通过上面描述的工艺在蓝宝石基底110上形成圆形不平坦图案的阵列。图5是通过实际工艺形成的圆形不平坦图案的SEM照片。
在步骤S11中,已经示例性地描述了正性PR的使用。在使用负性PR的情况下,PR 111保留在未被曝光的区域中,并可以执行各向异性蚀刻工艺,以形成具有与图4或图5的形状相反的形状的不平坦图案。即,不平坦图案可以形成为使得图4或图5中的凹陷部分和突出部分彼此相反。
图6是用于说明根据本发明另一实施例的在蓝宝石基底上形成圆形不平坦图案的工艺的剖视图。
首先,准备能够生长非极性或半极性氮化物半导体层的蓝宝石基底110(S20)。
在蓝宝石基底110上涂覆光致抗蚀剂(PR),并执行使用具有圆形图案(阵列)的光掩模使涂覆的PR曝光的光刻工艺,从而在蓝宝石基底110上形成圆形PR图案111(S21)。
通过使用酸溶液(例如,H2SO4溶液)或碱溶液(例如,KOH或NaOH溶液)的各向同性蚀刻工艺蚀刻形成在蓝宝石基底110上的圆形PR图案111(S22)。因此,可以蚀刻除了PR图案111保留在蓝宝石基底110上的区域之外的区域。在蚀刻工艺之后,去除留下的PR。然后,可以通过适当的清洗工艺在蓝宝石基底110的下方形成如图7所示的以圆形凹槽形状蚀刻的不平坦图案。
在各向同性蚀刻工艺(步骤S21)中,已经示例性地描述了正性PR的使用。在使用负性PR的情况下,PR 111保留在未被曝光的区域中,并可以执行各向同性蚀刻工艺,从而形成具有与图7的形状相反的形状的不平坦图案。即,可以以与图4或图5的形状类似的形状形成不平坦图案。
不平坦图案不局限于圆形形状。例如,可以使用其上形成有圆形形状、多线(条纹)形状或包括三角形形状或矩形形状的各种多边形形状的图案的光掩模来形成PR图案。然后,可以通过各向异性蚀刻工艺或各向同性蚀刻工艺在蓝宝石基底110上形成具有各种形状的不平坦图案。
不平坦图案的高度可以在几十纳米至几百微米(例如,10纳米至100微米)的范围内。图4示出了不平坦图案形成为具有1.5微米的高度的情况。另外,不平坦图案的阵列可以以几十纳米至几百微米(例如,10纳米至100微米)的每个间隔(图案的中心之间的距离)形成为具有几十纳米至几百微米(例如,10纳米至100微米)的宽度。图4示出了不平坦图案被形成为具有4微米的间隔和3微米的宽度的情况。
图9是用于说明根据本发明实施例的半导体光学器件100的结构的剖视图。
参照图9,根据本发明实施例的半导体光学器件100包括蓝宝石基底110、模板层120和LED层130。在蓝宝石基底110中,上面描述的不平坦图案形成在能够生长非极性或半极性氮化物半导体层的晶面(例如,A面、M面或R面)上。模板层120和LED层130形成在蓝宝石基底110上。
准备具有形成在基底的晶面(A面、M面或R面)上的不平坦图案的蓝宝石基底110。可以通过诸如金属有机化学气相沉积(MOCVD)的真空沉积工艺在蓝宝石基底110上生长由非极性或半极性氮化物半导体层形成的模板层120。可以在模板层120上生长LED层130。
模板层120包括氮化物半导体层和未掺杂的GaN层。例如,具有经验式InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的低温氮化物半导体层可以在400℃至700℃的温度范围内的特定温度下形成为
Figure BPA00001515482900071
Figure BPA00001515482900072
的厚度,并且高温未掺杂的GaN层可以形成在低温氮化物半导体层上。高温未掺杂的GaN层可以在高温下(例如,在800℃至1,100℃的温度范围内的特定温度下)生长,并可以形成为
Figure BPA00001515482900073
Figure BPA00001515482900074
的厚度。此外,为了在GaN层的表面上进一步减少诸如点缺陷和线缺陷的晶体缺陷,可以在构成模板层120的低温氮化物半导体层和高温未掺杂的GaN层之间进一步形成高温氮化物半导体层。高温氮化物半导体层可以具有经验式InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1),并可以在700℃至1,100℃的温度范围内的特定温度下形成为
Figure BPA00001515482900075
Figure BPA00001515482900076
的厚度。
许多晶体缺陷会存在于使用平坦的蓝宝石基底来沉积非极性或半极性氮化物半导体层的模板层上。相反,如果根据本发明的实施例形成具有不平坦地图案化的结构的模板层120,则可以明显地减少晶体缺陷。晶体缺陷的减少源于由于不平坦地图案化的结构所产生的水平方向的晶体生长。可以从图10来证实具有减少的晶体缺陷的均匀的非极性或半极性氮化物半导体层。
从图10的XRD强度可以看出,在形成GaN层而没有形成不平坦图案的情况(91)下,GaN层的表面的半峰全宽(FWHM)值沿与C方向平行的方向(//C)为大约781.2弧秒,并且沿与C方向垂直的方向(⊥C)为大约2163.6弧秒。当使用R面作为蓝宝石晶面,并且沿与A面垂直的方向形成非极性GaN层时,获得图10的结果。
另一方面,在形成不平坦图案的情形(92)下未掺杂的GaN层的表面的XRD测量中,FWHM值沿与C方向平行的方向(//C)为大约774弧秒,并且沿与C方向垂直的方向(⊥C)为大约792弧秒。
如上所述,在本发明的结构中获得的FWHM值远小于在现有技术的结构中获得的FWHM值。这表示本发明的结构中的结晶程度高于现有技术的结构中的结晶程度。
在形成显著地减少了晶体缺陷并提高了结晶程度的模板层120且随后在模板层120上形成诸如LED、LD、光检测器或太阳能电池的半导体光学器件结构的情况下,可以抑制包括在现有技术的结构中的极性氮化物半导体层中发生的压电效应。此外,可以提高光学器件的电子空穴复合速率,从而提高了其量子效率。因此,可以提高光学器件的亮度。
例如,在LED层130形成在模板层120上的情况下,LED层130可以具有这样的结构,即,活性层132和133设置在n型氮化物半导体层131和p型氮化物半导体层134之间,如图9所示。
可以通过使掺杂有杂质(例如,Si)的GaN层生长到大约2微米的厚度来形成n型氮化物半导体层131。
活性层132和133可以包括多量子阱(MQW)层132和电子阻挡层(EBL)133。具体地说,通过交替地层叠GaN势垒层(大约7.5纳米)和In0.15Ga0.85N量子阱层(大约2.5纳米)若干次(例如,5次)来形成MQW层132。使用Al0.12Ga0.88N层(大约20纳米)来形成电子阻挡层133。
MQW层132的InGaN量子阱层和GaN势垒层可以以大约1×1019/cm3的Si掺杂浓度掺杂,电子阻挡层133可以以大约5×1019/cm3的Mg掺杂浓度掺杂。虽然已经将In0.15Ga0.85N量子阱层作为InGaN量子阱层的示例进行了描述,但是本发明不限于此。与InxGa1-xN(0<x<1)一样,In和Ga的比可以改变。另外,虽然已经将Al0.12Ga0.88N层作为电子阻挡层133的示例进行了描述,但是本发明不限于此。与AlxGa1-xN(0<x<1)一样,Al和Ga的比可以改变。此外,MQW层132的InGaN量子阱层和GaN势垒层可以掺杂有O、S、C、Ge、Zn、Cd和Mg中的至少一种以及Si。
可以通过使以大约5×1019/cm3的Mg掺杂浓度掺杂的GaN层生长到大约100纳米的厚度来形成p型氮化物半导体层134。
用于施加电压的电极141和142可以分别形成在n型氮化物半导体层131和p型氮化物半导体层134上。完成的LED可以安装在预定的封装基底上,并用作相应的光学器件。
从图11可以看出,在使用R面作为蓝宝石晶面并沿与A面垂直的方向形成非极性GaN层的情况下,在不具有不平坦图案的传统的LED(A-GaN-普通)中,PL强度为低。相反,如在本发明的实施例中,在不平坦图案形成在蓝宝石晶面上的情况(A-GaN-PSS)下,证实了相应的可见光波长处的PL强度为高。
如上所述,在模板层120上不仅可以形成LED层130,而且可以形成其它半导体电子器件或其它半导体光学器件结构,例如LD、光检测器或太阳能电池,如图9所示。可以在活性层132和133等处抑制压电效应。因此,可以提高电子空穴复合速率和量子效率,从而有助于器件的性能(例如,亮度)提高。
尽管已经参照具体的实施例描述了本发明的实施例,但是对于本领域技术人员来说将明显的是,在不脱离在权利要求中限定的本发明的精神和范围的情况下,可以做出各种改变和修改。

Claims (9)

1.一种用于制造半导体器件的方法,在所述半导体器件中,模板层和半导体器件结构形成在具有用于生长非极性或半极性氮化物半导体层的晶面的蓝宝石基底上,所述方法包括:
蚀刻所述蓝宝石基底,以形成不平坦图案;以及
在其中形成有所述不平坦图案的所述蓝宝石基底上形成包括氮化物半导体层和GaN层的模板层。
2.一种半导体器件,所述半导体器件由根据权利要求1所述的制造方法制造。
3.根据权利要求2所述的半导体器件,其中,所述蓝宝石基底的所述晶面包括A面、M面和R面。
4.根据权利要求2所述的半导体器件,其中,所述不平坦图案具有包括圆形形状、半圆形状、多条纹形状、三角形形状和矩形形状的多边形形状。
5.根据权利要求2所述的半导体器件,其中,通过各向异性蚀刻工艺或各向同性蚀刻工艺形成所述不平坦图案。
6.根据权利要求2所述的半导体器件,其中,所述不平坦图案的阵列以10纳米至100微米的每个间隔形成为具有10纳米至100微米的宽度和10纳米至100微米的高度。
7.根据权利要求2所述的半导体器件,其中,所述氮化物半导体层包括InxAlyGa1-x-yN层,其中,0≤x≤1,0≤y≤1,O≤x+y≤1。
8.根据权利要求2所述的半导体器件,其中,所述半导体器件包括发光二极管,所述发光二极管包括位于n型氮化物半导体层和p型氮化物半导体层之间的活性层。
9.根据权利要求2所述的半导体器件,其中,所述半导体器件包括光学器件或者包括电子器件,所述光学器件包括发光二极管、激光二极管、光检测器或太阳能电池,所述电子器件包括晶体管。
CN201080038311.7A 2009-08-27 2010-08-27 不平坦图案化的基底上的高质量非极性/半极性半导体器件及其制造方法 Active CN102576780B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020090080058A KR101118268B1 (ko) 2009-08-27 2009-08-27 요철 패턴 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법
KR10-2009-0080058 2009-08-27
PCT/KR2010/005763 WO2011025291A2 (ko) 2009-08-27 2010-08-27 요철 패턴 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN102576780A true CN102576780A (zh) 2012-07-11
CN102576780B CN102576780B (zh) 2014-12-03

Family

ID=43628619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080038311.7A Active CN102576780B (zh) 2009-08-27 2010-08-27 不平坦图案化的基底上的高质量非极性/半极性半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US9099609B2 (zh)
KR (1) KR101118268B1 (zh)
CN (1) CN102576780B (zh)
WO (1) WO2011025291A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824919A (zh) * 2012-11-15 2014-05-28 财团法人工业技术研究院 发光二级管
CN107481928A (zh) * 2017-07-25 2017-12-15 西安电子科技大学 基于非极性GaN体材料的肖特基二极管的制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
EP2771502A1 (en) * 2011-10-24 2014-09-03 The Regents of The University of California SUPPRESSION OF RELAXATION BY LIMITED AREA EPITAXY ON NON-C-PLANE (In,Al,B,Ga)N
KR101402785B1 (ko) * 2011-12-29 2014-06-11 한국산업기술대학교산학협력단 적층 결함이 없는 질화물 반도체 상의 고품질 반도체 소자의 제조 방법
KR101963227B1 (ko) 2012-09-28 2019-03-28 삼성전자주식회사 파워 스위칭 소자 및 그 제조방법
CN103337574B (zh) * 2013-07-02 2016-07-06 青岛杰生电气有限公司 一种半导体紫外光源器件
WO2015030276A1 (ko) * 2013-08-30 2015-03-05 An Jong Uk 근자외선과 형광체를 이용한 백색 발광 조명용 소자
DE102014108301A1 (de) * 2014-06-12 2015-12-17 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
JP6077076B1 (ja) * 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法
CN108269896A (zh) * 2016-12-31 2018-07-10 山东华光光电子股份有限公司 一种激光刻蚀错位半球与odr结合的蓝宝石图形衬底及制备方法
KR102506441B1 (ko) * 2017-12-04 2023-03-06 삼성전자주식회사 반도체 발광 어레이의 제조 방법 및 반도체 발광 어레이

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133798A1 (en) * 2003-12-18 2005-06-23 Hyun-Min Jung Nitride semiconductor template for light emitting diode and preparation thereof
US20070221948A1 (en) * 2006-03-20 2007-09-27 Choi Rak J Group III nitride semiconductor thin film and group III semiconductor light emitting device
CN101410992A (zh) * 2006-03-31 2009-04-15 昭和电工株式会社 GaN系半导体发光元件和灯

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4176003A (en) * 1978-02-22 1979-11-27 Ncr Corporation Method for enhancing the adhesion of photoresist to polysilicon
US4574093A (en) * 1983-12-30 1986-03-04 At&T Bell Laboratories Deposition technique
TW456052B (en) * 1995-11-14 2001-09-21 Sumitomo Chemical Co Process for producing group III-V compound semiconductor
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
AU2001274810A1 (en) * 2000-04-17 2001-10-30 Virginia Commonwealth University Defect reduction in gan and related materials
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
US6616757B1 (en) * 2001-07-06 2003-09-09 Technologies And Devices International, Inc. Method for achieving low defect density GaN single crystal boules
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
KR100533636B1 (ko) 2003-12-20 2005-12-06 삼성전기주식회사 질화물 반도체 제조방법 및 그에 따라 제조된 질화물반도체구조
JP4939014B2 (ja) 2005-08-30 2012-05-23 国立大学法人徳島大学 Iii族窒化物半導体発光素子およびiii族窒化物半導体発光素子の製造方法
JP5250856B2 (ja) * 2006-06-13 2013-07-31 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
KR100835116B1 (ko) * 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
JP5134378B2 (ja) * 2008-01-07 2013-01-30 シャープ株式会社 電界効果トランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133798A1 (en) * 2003-12-18 2005-06-23 Hyun-Min Jung Nitride semiconductor template for light emitting diode and preparation thereof
US20070221948A1 (en) * 2006-03-20 2007-09-27 Choi Rak J Group III nitride semiconductor thin film and group III semiconductor light emitting device
CN101410992A (zh) * 2006-03-31 2009-04-15 昭和电工株式会社 GaN系半导体发光元件和灯

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824919A (zh) * 2012-11-15 2014-05-28 财团法人工业技术研究院 发光二级管
US9397281B2 (en) 2012-11-15 2016-07-19 Industrial Technology Research Institute Carrier for a semiconductor layer
CN107481928A (zh) * 2017-07-25 2017-12-15 西安电子科技大学 基于非极性GaN体材料的肖特基二极管的制备方法

Also Published As

Publication number Publication date
KR20110022453A (ko) 2011-03-07
US20120153257A1 (en) 2012-06-21
WO2011025291A2 (ko) 2011-03-03
KR101118268B1 (ko) 2012-03-20
WO2011025291A3 (ko) 2011-06-30
US9099609B2 (en) 2015-08-04
CN102576780B (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
CN102576780B (zh) 不平坦图案化的基底上的高质量非极性/半极性半导体器件及其制造方法
US8614454B2 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
KR100658938B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR101173072B1 (ko) 경사진 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법
US7790584B2 (en) Method of growing semi-polar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting diode using the same
US9793432B2 (en) Light emitting devices and methods of manufacturing the same
KR100568298B1 (ko) 외부양자효율이 개선된 질화물 반도체 및 그 제조방법
TWI425560B (zh) 半導體裝置、發光裝置及其製造方法
KR20050106356A (ko) 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법
KR101246832B1 (ko) 무극성 또는 반극성 iii족 질화물 기반 발광 다이오드 및 이의 제조방법
CN103548154A (zh) 半导体器件及制造方法
KR20140010587A (ko) 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법
KR20120004159A (ko) 기판구조체 및 그 제조방법
KR101053116B1 (ko) 패턴화된 격자 완충층을 이용한 질화물계 발광소자 제조 방법
KR100616543B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
KR20120126981A (ko) 무분극 질화물계 발광 소자 및 그 제조방법
CN101728244A (zh) 阻断半导体差排缺陷的方法
KR100773555B1 (ko) 저결함 반도체 기판 및 그 제조방법
CN102280544A (zh) 半导体发光二极管及其制造方法
KR101082784B1 (ko) 고품질 비극성/반극성 반도체 소자 및 그 제조 방법
JP4548117B2 (ja) 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
TW202123488A (zh) 併入應變鬆弛結構的led前驅物
KR100765722B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR20150097182A (ko) 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Gyeonggi Do, South Korea

Applicant after: Seoul Weiaoshi Co., Ltd.

Applicant after: Korea Polytechnic University Industry Academic Cooperation Foundation

Address before: Gyeonggi Do, South Korea

Applicant before: Seoul OPTO Device Co., Ltd.

Applicant before: Korea Polytechnic University Industry Academic Cooperation Foundation

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SEOUL OPTO DEVICE CO., LTD. TO: SEOUL WEIAOSHI CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant