KR20050106356A - 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법 - Google Patents

반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20050106356A
KR20050106356A KR1020047018168A KR20047018168A KR20050106356A KR 20050106356 A KR20050106356 A KR 20050106356A KR 1020047018168 A KR1020047018168 A KR 1020047018168A KR 20047018168 A KR20047018168 A KR 20047018168A KR 20050106356 A KR20050106356 A KR 20050106356A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
crystal
conductive semiconductor
layer
light emitting
Prior art date
Application number
KR1020047018168A
Other languages
English (en)
Inventor
히로유키 오쿠야마
마사토 도이
고시 비와
쥰 스즈키
토요하루 오오하타
Original Assignee
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시키가이샤 filed Critical 소니 가부시키가이샤
Publication of KR20050106356A publication Critical patent/KR20050106356A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/24—Treatment of water, waste water, or sewage by flotation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D21/00—Separation of suspended solid particles from liquids by sedimentation
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/40—Devices for separating or removing fatty or oily substances or similar floating material
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/52—Treatment of water, waste water, or sewage by flocculation or precipitation of suspended impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2201/00—Apparatus for treatment of water, waste water or sewage
    • C02F2201/002—Construction details of the apparatus
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2201/00—Apparatus for treatment of water, waste water or sewage
    • C02F2201/46—Apparatus for electrochemical processes
    • C02F2201/461—Electrolysis apparatus
    • C02F2201/46105—Details relating to the electrolytic devices
    • C02F2201/46115—Electrolytic cell with membranes or diaphragms
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2209/00—Controlling or monitoring parameters in water treatment
    • C02F2209/02—Temperature
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2209/00—Controlling or monitoring parameters in water treatment
    • C02F2209/40—Liquid flow rate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)
  • Physical Water Treatments (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

사파이어 기판 위에 n형 GaN층을 성장시키고, 그 위에 SiN막 등에 의해 성장 마스크를 형성한다. 성장 마스크의 개구부에 있어서의 n형 GaN층 위에, 사파이어 기판의 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 육각뿔형상의 첨탑형상의 n형 GaN층을 선택 성장시킨다. 이 n형 GaN층 위에 활성층 및 p형 GaN층을 순차 성장시켜, 발광소자 구조를 형성한다. 이 후, p측 전극 및 n측 전극을 형성한다.

Description

반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광 장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과 조명 장치 및 그 제조 방법{SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND METHOD FOR MANUFACTURING SAME, INTEGRATED SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME, IMAGE DISPLAY AND METHOD FOR MANUFACTURING SAME, AND ILLUMINATING DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과 조명 장치 및 그 제조 방법에 관한 것으로서, 특히 질화물계 Ⅲ-Ⅴ족 화합물 반도체를 이용한 발광 다이오드에 적용해서 적합한 것이다.
종래, 반도체 발광 소자로서, 사파이어 기판 위에 n형 GaN층을 성장시키고, 그 위에 소정의 개구부를 가지는 성장 마스크를 형성하고, 이 성장 마스크의 개구부에 있어서의 n형 GaN층 위에, 기판의 주면에 대해서 경사진 경사 결정면, 구체적으로는 S면을 가지는 육각뿔형상의 n형 GaN층을 선택 성장시키고, 그 경사 결정면 위에 활성층이나 p형 GaN층 등을 성장시킨 발광 다이오드가 본 출원인에 의해 제안되어 있다{예를 들면, 국제 공개 제02/07231호 팜플렛(제 47쪽∼제 50쪽, 도 3∼도 9) 참조}. 이 발광 다이오드에 의하면, 소자 구조를 형성하는 층으로의 기판측으로부터의 관통 전위의 전파를 억제할 수 있어, 그들 층의 결정성을 양호하게 할 수 있는 것에 의해, 높은 발광 효율을 얻을 수 있다.
도 1a 및 도 1b에, 상기 문헌에 개시된 반도체 발광소자의 전형적인 예를 도시한다. 이 반도체 발광소자의 제조 방법은 다음과 같다. 즉, 우선 주면이 C+면인 사파이어 기판(101) 위에 n형 GaN층(102)을 성장시킨다. 다음에, n형 GaN층 (102)의 전면에 SiO2막을 형성한 후, 이 SiO2막을 리소그래피 및 에칭에 의해 패터닝하여, 소자 형성 위치에 소정의 개구부(103)를 가지는 성장 마스크(104)를 형성한다. 이 개구부(103)의 형상은 원형 또는 그의 1변이 <11-20>방향과 평행한 육각형으로 한다. 이 개구부(103)의 크기는 10㎛ 정도이다. 다음에, 이 성장 마스크 (104)를 이용하여, 그 개구부(103)에 있어서의 n형 GaN층(102) 위에 n형 GaN층 (105)을 선택 성장시킨다. 이 선택 성장에 의해, 육각뿔형상의 n형 GaN층(105)이 얻어진다. 이 육각뿔형상의 n형 GaN층(105)의 6면은 사파이어 기판(101)의 주면에 대해서 경사진 S면으로 이루어진다. 다음에, 이 n형 GaN층(105) 위에, 예를 들면 InGaN계의 활성층(106) 및 p형 GaN층(107)을 순차 성장시킨다. 이와 같이 해서, 육각뿔형상의 n형 GaN층(105)과 그의 경사 결정면에 성장된 활성층(106) 및 p형 GaN층(107)에 의해, 더블헤테로 구조의 발광 다이오드 구조가 형성된다. 상세한 것은 생략하지만, 그 후 p형 GaN층(107) 위에 p측 전극을 형성함과 동시에, n형 GaN층(102)에 n측 전극을 형성한다.
그러나, 상술한 바와 같이, S면으로 이루어지는 경사 결정면을 가지는 육각뿔형상의 n형 GaN층(105)을 선택 성장시키고, 그의 S면 위에 활성층(106) 및 p형 GaN층(107)을 성장시키는 것에 의해 발광소자 구조를 형성한 종래의 반도체 발광소자는, 발광 효율의 점에서는 아직 충분하다고는 하기 어렵고, 또 소자 1개당의 점유 면적도 커질 수밖에 없었다.
따라서, 본 발명이 해결하고자 하는 과제는 발광 효율이 충분히 높고, 소자 1개당의 점유 면적도 작은 반도체 발광소자 및 그 제조 방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 다른 과제는 발광 효율이 충분히 높고, 소자 1개당의 점유 면적도 작은 집적형 반도체 발광 장치 및 그 제조 방법과 화상 표시장치 및 그 제조 방법과 조명 장치 및 그 제조 방법을 제공하는 것에 있다.
[발명의 개시]
상기 과제를 해결하기 위해서, 본 발명의 제 1의 발명은 1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과; 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과; 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과; 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 것을 특징으로 하는 반도체 발광소자이다.
여기서, 제 1 도전형의 반도체층, 활성층 및 제 2 도전형의 반도체층의 재료로서는, 기본적으로는 어떠한 반도체를 이용해도 좋지만, 전형적으로는 부르차이트(wurtzite) 결정 구조를 가지는 것이 이용된다. 이와 같은 부르차이트 결정 구조를 가지는 반도체로서는, 질화물계 Ⅲ-Ⅴ족 화합물 반도체 이외에, BeMgZnCdS계 화합물 반도체나 BeMgZnCdO계 화합물 반도체 등의 Ⅱ-Ⅵ족 화합물 반도체 등을 들 수 있다. 질화물계 Ⅲ-Ⅴ족 화합물 반도체는 가장 일반적으로는 AℓxByGa1-x-y-z InzAsuN1-u-vPv(단, 0≤x≤1, 0≤y≤1, 0≤z≤1, 0≤u≤1, 0≤v≤1, 0≤x+y+z〈1, 0≤u+v〈1)로 이루어지고, 보다 구체적으로는 AℓxByGa1-x-y-zInzN(단, 0≤x≤1, 0≤y≤1, 0≤z≤1, 0≤x+y+z〈1)로 이루어지고, 전형적으로는 AℓxGa1-x-zInzN(단, 0≤x≤1, 0≤z≤1)로 이루어진다. 질화물계 Ⅲ-Ⅴ족 화합물 반도체의 구체예를 들면, GaN, InN, AℓN, AℓGaN, InGaN, AℓGaInN 등이다.
제 1 도전형의 반도체층이 부르차이트 결정 구조를 가지는 경우, 그의 볼록형상 결정부의 경사 결정면을 구성하는 복수의 결정면은 전형적으로는 S면(실질적으로 S면이라고 간주할 수 있는 결정면도 포함한다)이다. 전형적으로는, 경사 결정면을 구성하는 복수의 결정면의 경사각은 결정부의 밑변으로부터 정점을 향해 단계적으로 작아져 있다. 이 결정부는 전형적으로는 첨탑형상, 특히 육각뿔형상의 첨탑형상을 가진다. 이 경우, 이 결정부의 최상부의 결정면, 바꾸어말하면 경사 결정면을 구성하는 복수의 결정면중 결정부의 정점을 포함하는 결정면의 경사각은 적합하게는 60도 이상 65도 이하, 전형적으로는 62도 이상 63도 이하이다. 이 결정부의 형상은 첨탑형상에 한정되지 않고, 예를 들면 기판의 주면과 평행한 1방향에 가늘고 긴 형상을 가지는 경우도 있다. 이 결정부의 크기(제 1 도전형의 반도체층의 주면과 평행한 방향의 최대 치수)는 일반적으로는 3㎛ 이상 20㎛ 이하, 전형적으로는 10㎛ 이상 15㎛ 이하이다.
본 발명의 제 2 발명은 1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과, 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과, 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과, 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도 체층과 전기적으로 접속된 제 2 전극을 가지는 반도체 발광소자의 제조방법으로서, 기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과; 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과; 성장 마스크의 개구부에 있어서의 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과; 제 2 반도체층을 덮도록, 적어도 활성층 및 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 것이다.
여기서, 제 1 도전형의 제 1 반도체층과 제 1 도전형의 제 2 반도체층의 전체가 제 1 도전형의 반도체층에 대응한다.
기판으로서는 제 1 도전형의 제 1 반도체층, 제 1 도전형의 제 2 반도체층, 활성층, 제 2 도전형의 반도체층 등을 양호한 결정성으로 성장시키는 것이 가능한 이상, 기본적으로는 어떠한 재료의 것을 이용해도 좋다. 구체적으로는, 사파이어 (Aℓ2O3)(C면, A면, R면을 포함한다), SiC(6H, 4H, 3C를 포함한다), 질화물계 Ⅲ-Ⅴ족 화합물 반도체(GaN, InAℓGaN, AℓN 등), Si, ZnS, ZnO, LiMgO, GaAs, MgAℓ2O4 등으로 이루어지는 기판을 이용할 수 있고, 적합하게는 이들 재료로 이루어지는 육방정 기판 또는 입방정 기판, 특히 적합하게는 육방정 기판을 이용한다. 예를 들면, 제 1 도전형의 제 1 반도체층, 제 1 도전형의 제 2 반도체층, 활성층 및 제 2 도전형의 반도체층이 질화물계 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 경우에는, C면을 주면으로 한 사파이어 기판을 이용할 수가 있다. 단, 여기서 말하는 C면에는, 이것에 대해서 5∼6°정도까지 경사져 있어 실질적으로 C면으로 간주할 수 있는 결정면도 포함하는 것으로 한다.
제 1 도전형의 제 1 반도체층, 제 1 도전형의 제 2 반도체층, 활성층 및 제 2 도전형의 반도체층의 성장 방법으로서는 예를 들면, 유기금속 화학 기상 성장 (MOCVD), 하이드라이드 기상 에피텍셜 성장 또는 할라이드 기상 에피택셜 성장 (HVPE) 등을 이용할 수가 있다. 이들 층 중 제 1 도전형의 제 2 반도체층의 선택 성장의 성장 온도는 볼록형상의 결정부의 경사 결정면을 경사각이 다른 복수의 결정면으로 이루어지는 양호한 볼록면으로 하는 관점에서, 적합하게는 920℃ 이상 960℃ 이하, 보다 적합하게는 920℃ 이상 950℃ 이하, 특히 적합하게는 약 940℃로 한다. 또, 이 선택 성장의 성장 속도는 적합하게는 6㎛/h 이상, 보다 적합하게는 6㎛/h 이상 18㎛/h 이하, 전형적으로는 활성층 및 제 2 도전형의 반도체층의 성장 온도는 제 1 도전형의 제 2 반도체층의 선택 성장의 성장 온도보다, 예를 들면 20∼40℃ 이상 낮게 한다.
성장 마스크는 제 2 반도체층의 성장시에, 이 성장 마스크 위의 핵생성이 제 1 반도체층 위의 핵생성에 비해 충분히 적고(바꾸어말하면, 이 성장 마스크 위의 성장이 저해된다), 선택 성장이 가능한 이상, 기본적으로는 어떠한 재료로 형성해도 좋지만, 전형적으로는 질화 실리콘(SiN(특히, Si3N4))막, 산화질화 실리콘(SiON)막, 산화실리콘(SiO2)막 또는 그들의 적층막으로 이루어진다. 단, 성장 마스크로서는 이들 이외에, 산화알루미늄(Aℓ2O3)막이나 텅스텐(W)막이나 상기 막과의 적층막 등을 이용해도 좋다. 제 2 반도체층을 양호한 첨탑형상, 특히 육각뿔형상의 첨탑형상으로 하는 관점에서는, 적합하게는 적어도 최표면(最表面)이 질화 실리콘으로 이루어지는 성장 마스크, 구체적으로는 예를 들면 질화 실리콘막 단층으로 이루어지는 성장 마스크나, 산화실리콘막 위에 질화 실리콘막을 적층시킨 성장 마스크 등이 이용된다.
성장 마스크의 개구부는 여러 가지의 형상으로 할 수 있지만, 전형적으로는 육각형이나 원형이 이용된다. 성장 마스크의 개구부의 형상을 육각형으로 하는 경우, 이 성장 마스크를 이용하여 성장되는 반도체층이 육각형으로부터 어긋나 성장되는 것을 방지하는 관점에서, 적합하게는 그 육각형의 1변은 <1-100>방향 또는 <11-20>방향과 수직으로 되도록 한다.
성장 마스크의 개구부의 크기(기판의 주면과 평행한 방향의 최대 치수)는 소자의 점유 면적의 저감을 도모하는 관점에서는 작은 것이 바람직하지만, 너무 작으면 제 2 반도체층의 선택 성장시에 전위나 적층 결함 등의 결정 결함이 발생하기 쉬워지므로, 이들을 고려하면 일반적으로는 반도체 발광소자의 크기의 1/4배 이상 1배 이하로 하고, 구체적으로는 예를 들면 2㎛ 이상 13㎛ 이하, 조금 작게 하는 경우에는 전형적으로는 2㎛ 이상 5㎛ 이하, 적합하게는 2.5㎛ 이상 3.5㎛ 이하로 하고, 조금 크게 하는 경우에는 전형적으로는 7㎛ 이상 13㎛ 이하, 적합하게는 9㎛ 이상 11㎛ 이하로 한다.
제 2 반도체층은 전형적으로는 성장 마스크의 개구부보다 횡방향으로 확대되도록 선택 성장시키지만, 반드시 그렇게 할 필요는 없으며, 개구부에 들어가도록(수납되도록) 해도 좋다.
또, 제 2 반도체층은 전형적으로는 첨탑형상이 형성되도록 선택 성장시키지만, 제 2 반도체층을 그의 정상부에 기판과 거의 평행한 결정면이 형성되도록 선택 성장시킨 후, 이 정상부 위에 언도프의 반도체층을 성장시키도록 해도 좋다. 이와 같이 하면, 제 2 도전형의 반도체층 위에 제 2 전극을 형성함과 동시에, 제 1 반도체층 및 제 2 반도체층으로 이루어지는 제 1 도전형의 반도체층에 제 1 전극을 형성하고, 이들 제 1 전극과 제 2 전극 사이에 전류를 흘리는 경우, 볼록형상의 결정부의 정상부에 성장시킨 이 언도프의 반도체층이 전류 저지 영역으로 되어, 이 부분에는 전류가 흐르지 않게 할 수가 있다. 결정부의 정상부의 결정성은 일반적으로 다른 부분에 비해 뒤떨어지므로, 이와 같이 결정부의 정상부를 피해 전류를 흘릴 수 있는 것에 의해, 양호한 결정성의 부분만을 통해 전류가 흐르고, 나아가서는 발광 효율의 향상을 도모할 수가 있다.
또, 성장 마스크는 선택 성장 종료 후에도 그대로 남겨 두는 것이 일반적이지만, 선택 성장 종료 후에 제거해도 좋다. 이 경우, 성장 마스크의 개구부에 있어서의 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과, 제 2 반도체층을 덮도록, 적어도 활성층 및 제 2 도전형의 반도체층을 순차 성장시키는 공정 사이에, 성장 마스크를 제거하는 공정을 가진다.
상기 이외에, 이 제 2 발명에 있어서는 그 성질에 반하지 않는 이상, 제 1 발명에 관련해서 설명한 것이 성립된다.
본 발명의 제 3의 발명은 1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과; 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과; 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과; 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 복수의 반도체 발광소자가 집적된 집적형 반도체 발광 장치이다.
볼록형상의 결정부의 경사 결정면을 서로 경사각이 다른 복수의 결정면으로 이루어지는 양호한 볼록면으로 하는 관점에서, 적합하게는 성장 마스크의 개구부의 크기는 일반적으로는 반도체 발광소자의 크기의 1/4배 이상 1배 이하로 하고, 구체적으로는 예를 들면 2㎛ 이상 13㎛ 이하, 조금 작게 하는 경우에는 전형적으로는 2㎛ 이상 5㎛ 이하, 적합하게는 2.5㎛ 이상 3.5㎛ 이하로 하고, 조금 크게 하는 경우에는 전형적으로는 7㎛ 이상 13㎛ 이하, 적합하게는 9㎛ 이상 11㎛ 이하로 한다. 성장 마스크의 개구부의 간격은 일반적으로는 반도체 발광소자의 크기의 2배 이상, 구체적으로는 예를 들면 10㎛ 이상, 적합하게는 13㎛ 이상, 전형적으로는 13㎛ 이상 30㎛ 이하로 한다.
여기서, 집적형 반도체 발광 장치는 그 용도를 불문하지만, 전형적인 용도를 들자면 화상 표시장치나 조명 장치 등이다. 또, 이 집적형 반도체 발광 장치에는 동일 기판 위에 복수의 반도체 발광소자를 모놀리식으로 형성한 것 이외에, 동일 기판 위에 모놀리식으로 형성된 복수의 반도체 발광소자를 개개로 분리하고, 이들 반도체 발광소자를 다른 베이스(基台) 위에 마운트한(탑재한) 것도 포함된다.
본 발명의 제 4의 발명은 1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과, 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과, 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과, 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 복수의 반도체 발광소자가 집적된 집적형 반도체 발광 장치의 제조 방법으로서, 기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과; 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과; 성장 마스크의 개구부에 있어서의 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과; 제 2 반도체층을 덮도록, 적어도 활성층 및 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 것이다.
본 발명의 제 5의 발명은 1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과; 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과; 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과; 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 복수의 반도체 발광소자가 집적된 화상 표시장치이다.
본 발명의 제 6의 발명은 1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과, 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과, 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과, 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 복수의 반도체 발광소자가 집적된 화상 표시장치의 제조 방법으로서, 기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과; 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과; 성장 마스크의 개구부에 있어서의 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과; 제 2 반도체층을 덮도록, 적어도 활성층 및 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 것이다.
본 발명의 제 7의 발명은 1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과; 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과; 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과; 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 하나의 반도체 발광소자 또는 집적된 복수의 반도체 발광소자를 가지는 조명 장치이다.
본 발명의 제 8의 발명은 1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과, 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과, 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과, 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 하나의 반도체 발광소자 또는 집적된 복수의 반도체 발광소자를 가지는 조명 장치의 제조방법으로서, 기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과; 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과; 성장 마스크의 개구부에 있어서의 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과; 제 2 반도체층을 덮도록, 적어도 활성층 및 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 것이다.
본 발명의 제 3∼제 8의 발명에 있어서는, 그 성질에 반하지 않는 이상, 제 1 및 제 2 발명에 관련해서 설명한 것이 성립된다.
본 발명의 제 9의 발명은 1주면에, 이 주면에 대해 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과; 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과; 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과; 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 것을 특징으로 하는 반도체 발광소자이다.
본 발명의 제 10의 발명은 1주면에, 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과, 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과, 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과, 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 반도체 발광소자의 제조 방법으로서, 기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과; 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과; 성장 마스크의 개구부에 있어서의 제 1 반도체층 위에 제l 도전형의 제 2 반도체층을 선택 성장시키는 공정과; 제 2 반도체층을 덮도록, 적어도 활성층 및 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 것이다.
본 발명의 제 11의 발명은 1주면에, 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과; 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과; 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과; 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 복수의 반도체 발광소자가 집적된 집적형 반도체 발광 장치이다.
본 발명의 제 12의 발명은 1주면에, 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과, 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과, 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과, 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 복수의 반도체 발광소자가 집적된 집적형 반도체 발광 장치의 제조 방법으로서, 기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과; 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과; 성장 마스크의 개구부에 있어서의 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과; 제 2 반도체층을 덮도록, 적어도 활성층 및 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 것이다.
본 발명의 제 13의 발명은 1주면에, 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과, 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과; 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과; 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 복수의 반도체 발광소자가 집적된 화상 표시장치이다.
본 발명의 제 14의 발명은 1주면에, 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과, 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과, 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과, 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 복수의 반도체 발광소자가 집적된 화상 표시장치의 제조 방법으로서, 기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과; 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과; 성장 마스크의 개구부에 있어서의 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과; 제 2 반도체층을 덮도록, 적어도 활성층 및 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 것이다.
본 발명의 제 15의 발명은 1주면에, 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과; 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과; 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과; 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 하나의 반도체 발광소자 또는 집적된 복수의 반도체 발광소자를 가지는 조명 장치이다.
본 발명의 제 16의 발명은 1주면에, 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과, 적어도 결정부의 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과, 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과, 결정부 위의 제 2 도전형의 반도체층 위에 마련되고, 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 하나의 반도체 발광소자 또는 집적된 복수의 반도체 발광소자를 가지는 조명 장치의 제조 방법으로서, 기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과; 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과; 성장 마스크의 개구부에 있어서의 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과; 제 2 반도체층을 덮도록, 적어도 활성층 및 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 것이다.
본 발명의 제 9∼제 16의 발명에 있어서, 전체적으로 거의 볼록면을 이루는 경사 결정면에는, 부분적으로 평면이 포함되는 경우도 있다.
본 발명의 제 9∼제 16의 발명에 있어서는, 그 성질에 반하지 않는 이상, 제 1 및 제 2 발명에 관련해서 설명한 것이 성립된다.
상술한 바와 같이 구성된 본 발명에 의하면, 소정 부분에 개구부를 가지는 성장 마스크를 이용하여 제 1 도전형의 반도체층을 선택 성장시키는 것에 의해, 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 양호한 볼록면을 이루는 경사 결정면, 혹은 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 형성할 수가 있다. 그리고, 이 결정부를 덮도록, 적어도 활성층 및 제 2 도전형의 반도체층을 순차 성장시키는 것에 의해, 발광소자 구조를 형성할 수가 있다. 이 경우, 제 2 도전형의 반도체층도 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 양호한 볼록면을 이루는 경사 결정면, 혹은 전체적으로 거의 볼록면을 이루는 경사 결정면을 가진다. 이 때문에, 소자의 구동시에는, 이 제 2 도전형의 반도체층의 볼록면 혹은 거의 볼록면을 이루는 경사 결정면에서의 반사에 의해, 활성층에서 생기는 광을 효율좋게 외부로 취출할 수가 있다. 또, S면으로 이루어지는 경사 결정면을 가지는 결정부를 형성하는 경우에 비해 결정부의 크기를 작게 할 수 있으며, 따라서 이 결정부 위에 활성층 및 제 2 도전형의 반도체층을 순차 성장시키는 것에 의해 형성되는 발광소자 구조도 작게 할 수가 있다. 게다가, 광의 취출 방향을 주면과 수직에 가깝게 할 수 있기 때문에, 발광 부분 이외의 부분에 블랙 마스크 등을 마련해도 광이 차단되기 어렵게 된다.
[도면의 간단한 설명]
도 1a 및 도 1b는 종래의 GaN계 발광 다이오드를 도시하는 평면도 및 단면도,
도 2a 및 도 2b는 본 발명의 제 1 실시 형태에 따른 GaN계 발광 다이오드의 제조 방법을 설명하기 위한 평면도 및 단면도,
도 3a 및 도 3b는 본 발명의 제 1 실시 형태에 따른 GaN계 발광 다이오드의 제조 방법을 설명하기 위한 평면도 및 단면도,
도 4a 및 도 4b는 본 발명의 제 1 실시 형태에 따른 GaN계 발광 다이오드의 제조방법을 설명하기 위한 평면도 및 단면도,
도 5a 및 도 5b는 본 발명의 제 1 실시 형태에 따른 GaN계 발광 다이오드의 제조 방법을 설명하기 위한 평면도 및 단면도,
도 6은 본 발명의 제 1 실시 형태에 따른 GaN계 발광 다이오드의 제조 방법에 있어서 성장 마스크에 어레이형상으로 형성하는 개구부를 도시하는 평면도,
도 7은 본 발명의 제 1 실시 형태에 따른 GaN계 발광 다이오드의 제조 방법에 있어서 발광소자 구조를 형성한 직후의 GaN 가공 기판의 표면의 상태를 도시하는 주사형 전자현미경 사진,
도 8은 본 발명의 제 1 실시 형태와의 비교예에 따른 GaN계 발광 다이오드의 제조 방법에 있어서 발광소자 구조를 형성한 직후의 GaN 가공 기판의 표면의 상태를 도시하는 주사형 전자현미경 사진,
도 9는 본 발명의 제 1 실시 형태에 따른 GaN계 발광 다이오드의 제조 방법에 있어서 발광소자 구조를 형성한 직후의 GaN 가공 기판의 표면의 상태를 도시하는 주사형 전자현미경 사진,
도 10은 본 발명의 제 1 실시 형태에 따른 GaN계 발광 다이오드의 제조 방법에 있어서 발광소자 구조를 형성한 직후의 GaN 가공 기판의 표면의 상태를 도시하는 주사형 전자현미경 사진,
도 11은 본 발명의 제 1 실시 형태에 따른 GaN계 발광 다이오드의 제조 방법에 있어서 발광소자 구조를 형성하는 GaN계 반도체층의 성장시에 도입되는 결정 결함의 분포를 도시하는 단면도,
도 12는 본 발명의 제 1 실시 형태에 의해 제조된 GaN계 발광 다이오드로부터의 발광의 상태를 도시하는 단면도,
도 13은 본 발명의 제 2 실시 형태에 따른 GaN계 발광 다이오드를 도시하는 단면도,
도 14는 본 발명의 제 2 실시 형태에 따른 GaN계 발광 다이오드를 n측 전극에서 본 사시도,
도 15는 본 발명의 제 3 실시 형태에 따른 화상 표시장치를 도시하는 사시도,
도 16a 및 도 16b는 본 발명의 제 5 실시 형태에 따른 GaN계 발광 다이오드를 도시하는 평면도 및 단면도,
도 17a 및 도 17b는 본 발명의 제 6 실시 형태에 따른 GaN계 발광 다이오드를 도시하는 평면도 및 단면도,
도 18a 및 도 18b는 본 발명의 제 7 실시 형태에 따른 GaN계 발광 다이오드를 도시하는 평면도 및 단면도,
도 19a 및 도 19b는 본 발명의 제 8 실시 형태에 따른 GaN계 발광 다이오드를 도시하는 평면도 및 단면도,
도 20a 및 도 20b는 본 발명의 제 9 실시 형태에 따른 GaN계 발광 다이오드를 도시하는 평면도 및 단면도,
도 21a 및 도 21b는 본 발명의 제 10 실시 형태에 따른 GaN계 발광 다이오드를 도시하는 평면도 및 단면도.
<부호의 설명>
11… 사파이어 기판, 12…n형 GaN층, 13…개구부, 14…성장 마스크, 15…n형 GaN층, 16…활성층, 17…p형 GaN층, 18…p측 전극, 19…n측 전극.
[발명을 실시하기 위한 최량의 형태]
이하, 본 발명의 실시 형태에 대해 도면을 참조하면서 설명한다. 또, 실시 형태의 모든 도면에 대해 동일 또는 대응하는 부분에는 동일한 부호를 붙인다.
도 2a 및 도 2b∼도 5a 및 도 5b는 본 발명의 제 1 실시 형태에 따른 GaN계 발광 다이오드의 제조 방법을 공정순으로 도시하고, 각 도면의 a는 평면도, 각 도면의 b는 단면도이다.
이 제 1 실시 형태에 있어서는, 도 2a 및 도 2b에 도시하는 바와 같이, 우선 예를 들면 주면이 C+면인 사파이어 기판(11)을 준비하고, 서멀클리닝(열세정) 등에 의해 그 표면을 청정화한 후, 그 사파이어 기판(11) 위에, 예를 들면 유기금속 화학기상 성장(MOCVD)법에 의해, n형 불순물로서 예를 들면 Si가 도프된 n형 GaN층 (12)을 성장시킨다. 이 n형 GaN층(12)은 가능한 한 결정 결함, 특히 관통 전위가 적은 것이 바람직하고, 그 두께는 예를 들면 2㎛ 정도 이상이면 통상은 충분하다. 저결함의 n형 GaN층(12)의 형성 방법으로서는 각종 방법이 있지만, 일반적인 방법으로서 사파이어 기판(11) 위에, 우선 예를 들면 500℃ 정도의 저온으로 GaN 버퍼층이나 AℓN 버퍼층(도시하지 않음)을 성장시키고, 그 후 1000℃ 정도까지 승온시켜 결정화하고 나서, 그 위에 n형 GaN층(12)을 성장시키는 방법이 있다. 이 경우, GaN 버퍼층이나 AℓN 버퍼층을 성장시킨 후, 우선 언도프 GaN층을 성장시키고, 그 후에 n형 GaN층(12)을 성장시키도록 해도 좋다.
다음에, n형 GaN층(12)의 전면에 예를 들면 CVD법, 진공 증착법, 스퍼터링법 등에 의해, 적합하게는 플라스마 CVD법에 의해, 예를 들면 두께가 200㎚ 정도인 SiO2막 및 예를 들면 두께가 10㎚ 정도인 SiN막(특히, Si3N4막 )을 순차 형성한 후, 그 위에 리소그래피에 의해 소정 형상의 레지스트 패턴 (도시하지 않음)을 형성하고, 이 레지스트 패턴을 마스크로 하여 예를 들면 불산계의 에칭액을 이용한 웨트 에칭, 또는 CF4나 CHF3 등의 불소를 포함한 에칭 가스를 이용한 RIE법에 의해 SiN막 및 SiO2막을 에칭하고 패터닝하여, 소자 형성 위치에 소정의 개구부(13)를 가지는 성장 마스크(14)를 형성한다. 이 개구부(13)의 형상은 그의 1변이 <1-100> 방향 또는 <11-20>방향과 수직인 육각형으로 한다. 이 개구부(13)의 크기 D는 필요에 따라서 결정되지만, 일반적으로는 2∼13㎛ , 여기에서는 예를 들면 3㎛이다. 도 2a 및 도 2b에 있어서는 개구부(13)는 1개만 도시되어 있지만, 실제로는 어레이형상으로 복수개 형성되어 있다. 개구부(13)의 배열의 1예를 도 6에 도시한다. 도 6에 있어서, P는 개구부(13)의 피치이다. 피치P는 일반적으로는 10㎛ 이상, 여기에서는 예를 들면 14㎛이다.
다음에, 도 3a 및 도 3b에 도시하는 바와 같이, 이 성장 마스크(14)를 이용하여, 그 개구부(13)에 있어서의 n형 GaN층(12) 위에 n형 불순물로서 예를 들면 Si가 도프된 n형 GaN층(15)을 선택 성장시킨다. 이 때의 성장 온도는 예를 들면 940℃로 하고, 성장 속도는 플래이너(planar) 성장 환산으로, 적합하게는 6∼18㎛/h, 예를 들면 11.0∼11.3㎛/h라고 하는 매우 빠른 성장 속도로 한다. 이 선택 성장시에는, n형 GaN층(12)과의 계면 근방에 있어서의 성장을 완만하게 하기 위해, 성장 온도를 940℃보다 낮게 하고, 성장 속도를 낮게 하여 성장시키도록 해도 좋지만, n형 GaN층(12)과의 계면 근방의 부분을 제외한 대부분의 성장은 성장 온도를 940℃로 하고, 성장 속도를 플래이너 성장 환산으로 11.0∼11.3㎛/h라고 하는 매우 빠른 성장 속도로 설정하여 행한다. 이 선택 성장에 의해, 육각뿔형상의 첨탑형상의 n형 GaN층(15)이 얻어진다. 이 첨탑형상의 n형 GaN층(15)의 6면은 사파이어 기판 (11)의 주면에 대해 경사지고 또한 서로 경사각이 다른 복수의(일반적으로는 대부분의 혹은 무수한) 결정면으로 이루어지지만, 이 예에서는 간단하게 하기 위해 4개의 결정면 F1, F2, F3, F4로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면으로 되어 있는 것으로 한다.
이 경우, 이들 결정면 F1, F2, F3, F4의 경사각은 n형 GaN층(15)의 밑변으로부터 정점을 향해 단계적으로 작아져 있고, 정점을 포함하는 최상부의 결정면 F4의 경사각은 예를 들면 62∼63도, 밑변을 포함하는 최하부의 결정면 F1의 경사각은 예를 들면 74∼82도이다. 여기서, 전체적으로 볼록면을 이루는 이 경사 결정면을 구성하는 각 결정면은 모두 S면 또는 실질적으로 S면으로 간주할 수 있는 것이며, 이것에 대응하여 n형 GaN층(15)은 결정 방위가 서로 미소각 다른 복수의 단결정의 집합체로 되어 있다. 이 n형 GaN층(15)의 크기는 필요에 따라서 결정되지만, 이 경우에는 개구부(13)의 크기보다 크게 선택되며, 구체적으로는 개구부(13)의 크기의 3배 정도로 선택된다.
상술한 바와 같이 해서 n형 GaN층(15)을 성장시킨 후, 계속해서 도 4a 및 도 4b에 도시하는 바와 같이, 사파이어 기판(11) 위에, 예를 들면 InGaN계의 활성층 (16) 및 p형 불순물로서 예를 들면 Mg가 도프된 p형 GaN층(17)을 순차 성장시킨다. 이와 같이 해서, 육각뿔형상의 첨탑형상의 n형 GaN층(15)과 그의 경사 결정면에 성장시킨 활성층(16) 및 p형 GaN층(17)에 의해, 더블헤테로 구조의 발광 다이오드 구조가 형성된다. 이 후, 예를 들면 질소 분위기중에 있어서 850℃ 정도의 온도로 어닐하는 것에 의해, p형 GaN층(17) 중의 Mg의 활성화를 행한다. 활성층(16) 및 p형 GaN층(17)의 두께는 필요에 따라서 결정되지만, 활성층(16)의 두께는 예를 들면 3㎚(성장후의 활성층(16)의 두께는 통상, 위에서 아래에 걸쳐 어느 정도 분포를 갖고 있다), p형 GaN층(17)의 두께는 동작전압 저감의 관점에서는 발광 특성을 손상시키지 않는 이상 가능한 한 얇게 하는 쪽이 바람직하며, 예를 들면 0.2㎛이지만, 예를 들면 0.05㎛로 하면 동작전압을 3V 이하로 할 수가 있따. 이들 GaN계 반도체층의 성장 온도는 예를 들면 활성층(16)은 650∼800℃, 구체적으로는 예를 들면 740℃, p형 GaN층(17)은 활성층(16)의 특성을 손상시키지 않는 범위에서 조금 높은 온도, 예를 들면 880∼940℃, 구체적으로는 예를 들면 900℃로 한다. 활성층(16)은 예를 들면 단일의 InGaN층으로 이루어지는 것일지라도, 예를 들면 In 조성이 서로 다른 2개의 InGaN층을 교대로 적층한 다중 양자 웰 구조이어도 좋고, 그들의 In 조성은 발광 파장을 어느 파장으로 설정하는지에 따라서 결정된다. 또, p형 GaN층 (17)에 있어서는 적합하게는, 그의 최상층의 Mg 농도를 후술하는 p측 전극과 양호한 옴접촉을 취할 수 있도록 상승시킨다. 단, p형 GaN층(17) 위에, 옴접촉을 보다 취하기 쉬운 p형 불순물로서 예를 들면 Mg가 도프된 p형 InGaN층을 p형 접촉층으로서 성장시키고, 그 위에 p측 전극을 형성해도 좋다.
발광소자 구조의 크기 W는 예를 들면 10㎛ 정도이다(도 4b 참조).
상기의 GaN계 반도체층의 성장 원료는 예를 들면 Ga의 원료료서는 트리메틸갈륨((CH3)3Ga, TMG), Aℓ의 원료로서는 트리메틸알루미늄((CH3)3 Aℓ, TMA), In의 원료로서는 트리메틸인듐((CH3)3In, TMI)을, N의 원료로서는 NH3을 이용한다. 도펀트 (dopant)에 대해서는, n형 도펀트로서는 예를 들면 실란(SiH4)을, p형 도펀트로서는 예를 들면 비스=메틸시클로펜타제닐마그네슘((CH3C5H4)2Mg) 혹은 비스=시클로펜타제닐마그네슘((C5H5)2Mg)을 이용한다.
또, 상기 GaN계 반도체층의 성장시의 캐리어가스 분위기로서는, n형 GaN층(12) 및 n형 GaN층(15)은 N2와 H2의 혼합가스, 활성층(16)은 N2가스 분위기, p형 GaN층(17)은 N2와 H2의 혼합가스를 이용한다. 이 경우, 활성층(16)의 성장시에는 캐리어가스 분위기를 N2 분위기로 하고 있고, 캐리어가스 분위기에 H2가 포함되지 않으므로, In이 이탈되는 것을 억제할 수 있어, 활성층(16)의 열화를 방지할 수가 있다. 또, p형 GaN층(17)의 성장시에는 캐리어가스 분위기를 N2와 H2의 혼합가스 분위기로 하고 있으므로, 이들 p형층을 양호한 결정성으로 성장시킬 수가 있다.
다음에, 상술한 바와 같이 해서 GaN계 반도체층을 성장시킨 사파이어 기판(11)을 MOCVD 장치로부터 취출한다.
다음에, 기판 전면에 예를 들면 진공 증착법에 의해 Ni막, Ag막(또는 Pt막) 및 Au막을 순차 형성한 후, 그 위에 리소그래피에 의해 소정 형상의 레지스트 패턴을 형성하고, 이 레지스트 패턴을 마스크로 하여 Ni막, Ag막 및 Au막을 에칭한다. 이것에 의해서, 도 5a 및 도 5b에 도시하는 바와 같이, 육각뿔형상의 첨탑형상의 n형 GaN층(15) 위에 성장시킨 활성층(16) 및 p형 GaN층(17)의 정점을 포함하는 영역에, Ni/Ag(또는 Pt)/Au 구조의 p측 전극(18)이 형성된다. 이 p측 전극(18)의 크기는 후술하는 바와 같이 구동전류가 n형 GaN층(15) 등의 결함영역을 가능한 한 흐르지 않도록 결정되며, 구체적으로는 예를 들면 4㎛ 정도로 한다.
다음에, 성장 마스크(14)의 소정 부분을 에칭 제거하여 이 부분에 n형 GaN층 (12)을 노출시킨다. 다음에, 기판 전면에 예를 들면 진공 증착법에 의해 Ti막, Pt막 및 Au막을 순차 형성한 후, 그 위에 리소그래피에 의해 소정 형상의 레지스트 패턴을 형성하고, 이 레지스트 패턴을 마스크로 하여 Ti막, Pt막 및 Au막을 에칭한다. 이것에 의해서, n형 GaN층(12)와 접촉한 Ti/Pt/Au 구조의 n측 전극(19)이 형성된다.
이 후, 상술한 바와 같이 해서 발광 다이오드 구조가 어레이형상으로 형성된 기판을 RIE에 의한 에칭이나 다이서나 엑시머레이저에 의한 박리 등에 의해 칩화하고, 목적으로 하는 GaN계 발광 다이오드를 얻는다. 필요에 따라서, 발광 다이오드 구조가 어레이형상으로 형성된 기판을 칩화하기 전에, 기판 표면을 평탄에 가깝게 가공하도록 해도 좋다.
이와 같이 해서 제조된 GaN계 발광 다이오드의 p측 전극(18)과 n측 전극(19) 사이에 전류를 흘려 구동시킨 결과, 활성층(16)의 In 조성에 따라서 발광 파장 380∼620㎚의 범위, 예를 들면 발광 파장 450㎚에서, 사파이어 기판(11)을 통과한 발광을 확인할 수가 있었다. 또, 발광 효율이 높고, 발광 출력은 예를 들면 구동전류가 200㎂일 때에 40㎼이었다.
여기서, 육각뿔형상의 첨탑형상을 가지는 n형 GaN층(15)의 볼록면을 이루는 경사 결정면을 구성하는 복수의 결정면중 결정면 F1의 경사각과 발광 효율의 관계에 대해 설명한다. 이미 기술한 바와 같이, 결정면 F1의 경사각은 예를 들면 74∼82도이지만, 이 경사각이 큰 쪽이 발광 효율이 좋아지는 경향이 있다. 예를 들면, 이 경사각이 74도인 경우에는 n형 GaN층(15)의 성장 두께가 플래이너 성장 환산으로 2㎛일 때, 개구부(13)의 크기 D=10㎛, 피치 P=29㎛에 대해, 발광 효율은 100㎽/A이었던데 대해, 76도인 경우에는 n형 GaN층(15)의 성장 두께가 플래이너 성장 환산으로 2㎛일 때, 개구부(13)의 크기 D=3㎛, 피치 P=17㎛에 대해, 발광 효율은 200㎽/A, 82도인 경우에는 n형 GaN층(15)의 성장 두께가 플래이너 성장 환산으로 4㎛일 때, 개구부(13)의 크기 D=3㎛, 피치 P=17㎛에 대해, 발광 효율은 210㎽/A이었다.
다음에, 도 6에 도시하는 성장 마스크(14)의 개구부(13)의 크기 D 및 피치 P와 발광 효율의 관계에 대해서 설명한다. D, P(단위는 모두 ㎛)의 조합을 (D, P)로 표시하고, D를 3∼10㎛, P를 11∼28㎛의 범위에서 변경시킨 시료를 다수 제작하고, 각각에 대해 n형 GaN층(15)의 선택 성장을 행하였다. 그 결과, 피치 P가 큰 쪽이 n형 GaN층(15)이 양호한 경사 결정면을 가지는 첨탑형상으로 되고, 발광 효율이 높아지는 경향이 있으며, 크기 D는 작은 쪽이 발광 효율이 높아지는 경향이 있었다. 또, 이 때의 광의 취출 상태를 관찰한 결과, 소자의 중심부 뿐만 아니라 측면도 포함시킨 전체로부터 많은 발광이 생기고 있는 것처럼 보였다.
도 7에 육각뿔형상의 첨탑형상의 n형 GaN층(15)의 주사형 전자현미경(SEM) 사진을 도시한다. 여기서, 성장 마스크(14)의 개구부(13)의 크기D=3㎛, 피치 P=10㎛이다. 비교를 위해, 종래의 S면으로 이루어지는 경사 결정면을 가지는 육각뿔형상의 n형 GaN층의 SEM 사진을 도 8에 도시한다. 여기서, 성장 마스크(14)의 개구부(13)의 크기 D=10㎛, 피치 P=29㎛이다.
또, 도 9에 성장 마스크(14)의 개구부(13)의 크기 D=3㎛, 피치 P≒17㎛인 경우의 n형 GaN층(15)의 SEM 사진을 도시한다. 또한, 도 10에 성장 마스크(14)의 개구부(13)의 크기 D=3㎛, 피치 P≒28㎛인 경우의 n형 GaN층(15)의 SEM 사진(배율은 도 9의 1/2인 점에 주의)을 도시한다. 도 9 및 도 10으로부터, 피치 P가 약 17㎛인 경우보다 약 28㎛인 경우 쪽이 성장 마스크(14)에 가까운 부분의 육각뿔형상의 첨탑형상의 n형 GaN층(15)의 경사각이 보다 크게 되어 있다는 것을 알 수 있다.
이 제 1 실시 형태에 의하면, 다음과 같은 많은 이점을 얻을 수 있다.
도 11에 도시하는 바와 같이, n형 GaN층(15)의 성장시에는 그 내부에 전위 (20)나 적층 결함(21)이 발생하고, 그들이 활성층(16)을 횡단하는 곳도 있지만, 적어도 n형 GaN층(15)의 정점에 가까운 부분에서는 전위(20)나 적층 결함(21)이 소멸되어 있다. 그래서, 이 제 1 실시 형태에 있어서는 p측 전극(18)과 n측 전극(19) 사이에 구동 전류를 흘렸을 때, 구동 전류가 n형 GaN층(15) 등의 결함 영역을 흐르지 않도록 p측 전극(18)의 크기를 결정하고 있다. 이 때문에, 발광 효율이 극히 높고, 신뢰성도 우수한 GaN계 발광 다이오드를 얻을 수가 있다.
또, 이 제 1 실시 형태에 있어서는 사파이어 기판(11)의 주면에 대해 경사지고 또한 서로 경사각이 다른 복수의 결정면(결정면 F1, F2, F3, F4 )으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 육각뿔형상의 첨탑형상의 n형 GaN층(15)을 성장시키고, 그 위에 활성층(16) 및 p형 GaN층(17)을 성장시키고 있는 것에 의해, p형 GaN층(17)도 n형 GaN층(15)와 마찬가지의 경사 결정면을 가진다. 이 때문에, p측 전극(18)과 n측 전극(19) 사이에 구동전류를 흘렸을 때에 활성층 (16)에서 생기는 광중 p형 GaN층(17) 측으로 진행하는 광은 이 p형 GaN층(17)의 외면에서 반사되어 사파이어 기판(11)측으로 진행한다. 한편, 활성층(16)에서 생기는 광중 n형 GaN층(15)의 내부로 진행하는 광은 그대로 사파이어 기판(11)측으로 진행한다. 이 결과, 활성층(16)에서 생기는 광을 사파이어 기판(11)을 통해 효율좋게 외부로 취출할 수 있으며, 높은 발광 효율을 얻을 수가 있다(도 12 참조).
또한, 이 제 1 실시 형태에 따른 GaN계 발광 다이오드는 도 1a 및 도 1b에 도시하는 종래의 GaN계 발광 다이오드에 비해, 소자 1개당의 점유면적을 극히 작게 할 수가 있다. 예를 들면, 종래의 GaN계 발광 다이오드의 육각뿔형상의 발광소자 구조의 크기는 20㎛ 정도인데 대해, 이 제 1 실시 형태에 따른 GaN계 발광 다이오드의 육각뿔형상의 첨탑형상의 발광소자 구조의 크기는 10㎛ 정도로 극히 작다.
또, p측 전극(18)으로서, 반사율이 높은 Ag막을 포함하는 Ni/Ag/Au 구조의 것을 이용하고 있기 때문에, 이 p측 전극(18)이 형성된 육각뿔형상의 첨탑형상의 p형 GaN층(17)의 상부에서의 반사율을 높게 할 수 있으며, 그것에 의해서 광의 취출 효율을 더욱 높게 할 수 있고, 발광 효율을 더욱 높게 할 수가 있다.
또한, 이 제 1 실시 형태에 의하면, 광의 취출 방향을 기판면에 대해 수직에 가깝게 할 수 있다. 즉 통상, 면 위의 발광 소자로부터의 발광의 분포는 램버티언 (Lambertian)이라 하고, 완전 확산면이라고도 한다. 이와 같을 때, 발광은 어느 방향에서 보더라도 등방적이지만, 블랙 마스크 등을 마련하면 그 방향으로도 광이 가므로, 전방으로 광을 취출하고자 할 때에는 렌즈를 필요로 하지만, 이 제 1 실시 형태에 의하면, 성장만으로 광의 취출 방향을 조정할 수가 있다.
다음에, 본 발명의 제 2 실시 형태에 따른 GaN계 발광 다이오드에 대해서 설명한다.
이 제 2 실시 형태에 있어서는, 제 1 실시 형태와 마찬가지로 공정을 진행하여 p형 GaN층(17)까지 성장시킨 후, 이 p형 GaN층(17) 위에 p측 전극(18)을 형성한다. 다음에, 사파이어 기판(11)의 이면측으로부터 예를 들면 엑시머레이저 등에 의한 레이저 빔을 조사하는 것에 의해, 사파이어 기판(11)로부터, n형 GaN층(12)보다 위의 부분을 박리한다. 다음에, 이와 같이 해서 박리된 n형 GaN층(12)의 이면을 에칭 등에 의해 평탄화한 후, 도 13에 도시하는 바와 같이, n형 GaN층(12)의 이면에 n측 전극(19)을 형성한다. 이 n측 전극(19)은 예를 들면 ITO 등으로 이루어지는 투명 전극으로 해도 좋고, 이 경우는 육각뿔형상의 첨탑형상 부분에 대응하는 부분을 포함하는 n형 GaN층(12)의 이면의 넓은 면적에 걸쳐 n측 전극(19)을 형성할 수가 있다. 또, 이 n측 전극(19)을 Ti/Pt/Au 구조의 금속 전극막에 의해 형성하는 경우에는, n형 GaN층(12)을 통해 외부로 광이 방사되도록 하기 때문에, 도 14에 도시하는 바와 같이, 육각뿔형상의 첨탑형상의 n형 GaN층(15)에 대응하는 부분에 있어서의 n측 전극(19)에 개구부(19a)를 마련한다.
이 제 2 실시 형태에 의하면, 제 1 실시 형태와 마찬가지 이점을 얻을 수가 있다.
다음에, 본 발명의 제 3 실시 형태에 따른 화상 표시장치에 대해서 설명한다. 이 화상 표시장치를 도 15에 도시한다.
도 15에 도시하는 바와 같이, 이 화상 표시장치에 있어서는, 사파이어 기판 (11)의 면내의 서로 직교하는 x방향 및 y방향에 GaN계 발광 다이오드가 규칙적으로 배열되고, GaN계 발광 다이오드의 2차원 어레이가 형성되어 있다. 각 GaN계 발광 다이오드의 구조는 예를 들면 제 1 실시 형태와 마찬가지이다.
y방향으로는, 적색(R) 발광용의 GaN계 발광 다이오드, 녹색(G) 발광용의 GaN계 발광 다이오드 및 청색(B) 발광용의 GaN계 발광 다이오드가 인접해서 배열되고, 이들 3개의 GaN계 발광 다이오드에 의해 1화소가 형성되어 있다. x방향으로 배열된 적색 발광용의 GaN계 발광 다이오드의 p측 전극(18) 끼리는 배선(22)에 의해 서로 접속되고, 마찬가지로 x방향으로 배열된 녹색 발광용의 GaN계 발광 다이오드의 p측 전극(18) 끼리는 배선(23)에 의해 서로 접속되며, x방향으로 배열된 청색 발광용의 GaN계 발광 다이오드의 p측 전극(18) 끼리는 배선(24)에 의해 서로 접속되어 있다. 한편, n측 전극(19)은 y방향으로 연장하고 있으며, y방향으로 배열된 GaN계 발광 다이오드의 공통 전극으로 되어 있다.
이와 같이 구성된 단순 매트릭스 방식의 화상 표시장치에 있어서는, 표시할 화상의 신호에 따라서 배선(22)∼(24)과 n측 전극(19)을 선택하고, 선택된 화소의 선택된 GaN계 발광 다이오드에 전류를 흘려서 구동하며, 발광을 일으키게 하는 것에 의해 화상을 표시할 수가 있다.
이 제 3 실시 형태에 의하면, 각 GaN계 발광 다이오드가 제 1 실시 형태에 따른 GaN계 발광 다이오드와 마찬가지 구성을 갖는 것에 의해 발광 효율이 높기 때문에, 고휘도의 풀컬러 화상 표시장치를 실현할 수가 있다.
다음에, 본 발명의 제 4 실시 형태에 따른 조명 장치에 대해서 설명한다. 이 조명 장치는 도 15에 도시하는 화상 표시장치와 마찬가지 구성을 가진다.
이 조명 장치에 있어서는, 조명광의 색에 따라서 배선(22)∼(24)과 n측 전극 (19)을 선택하고, 선택된 화소의 선택된 GaN계 발광 다이오드에 전류를 흘려서 구동하고, 발광을 일으키는 것에 의해 조명광을 발광시킬 수가 있다.
이 제 4 실시 형태에 의하면, 각 GaN계 발광 다이오드가 제 1 실시 형태에 의한 GaN계 발광 다이오드와 마찬가지 구성을 가지는 것에 의해 발광 효율이 높기 때문에, 고휘도의 조명 장치를 실현할 수가 있다.
다음에, 본 발명의 제 5 실시 형태에 따른 GaN계 발광 다이오드에 대해서 설명한다. 이 GaN계 발광 다이오드를 도 16a 및 도 16b에 도시한다.
이 제 5 실시 형태에 있어서는, 제 1 실시 형태와 마찬가지로 해서 GaN계 발광 다이오드를 제조하지만, 성장 마스크(14)의 개구부(13)의 크기 D=10㎛, 피치 P=28㎛로 하는 것이 제 1 실시 형태와는 다르다. 이 경우, 발광소자 구조의 크기 W=13㎛이다.
이 제 5 실시 형태에 의하면, 성장 마스크(14)의 개구부(13)의 크기 D가 10㎛로 비교적 큰 것에 의해, n형 GaN층(15)의 선택 성장시에 전위(20)나 적층 결함 (21)이 발생하는 영역이 작아지고, 이들 결정 결함이 발광에 미치는 영향을 작게 할 수가 있다. 이것에 의해, 발광 효율이 높고, 신뢰성도 우수한 GaN계 발광 다이오드를 얻을 수 있다. 발광 출력으로서는 예를 들면, 구동전류 200㎂일 때에 25㎼를 얻을 수 있다. 이것에 부가하여, 제 1 실시 형태와 마찬가지인 다른 이점을 얻을 수도 있다.
다음에, 본 발명의 제 6 실시 형태에 따른 GaN계 발광 다이오드에 대해서 설명한다. 이 GaN계 발광 다이오드를 도 17a 및 도 17b에 도시한다.
이 제 6 실시 형태에 있어서는, 제 1 실시 형태와 마찬가지로 해서 개구부(13)를 가지는 성장 마스크(14)를 형성하지만, 제 1 실시 형태와는 달리 개구부(13)의 크기 D=10㎛, 피치 P=28㎛로 한다. 다음에, 이 성장 마스크(14)를 이용하여 n형 GaN층(15)을 선택 성장시킨다. 이 때의 성장 온도는 예를 들면 1020℃로 하고, 성장 속도를 플래이너 성장 환산으로 4㎛/h로 한다. 이 선택 성장시에는 n형 GaN층 (12)과의 계면 근방에 있어서의 성장을 완만하게 하기 위해, 성장 온도를 1020℃보다 낮게 하고, 성장 속도를 낮게하여 성장시키도록 해도 좋지만, n형 GaN층(12)과의 계면 근방의 부분을 제외한 대부분의 성장은 성장 온도를 1020℃로 하고, 성장 속도를 플래이너 성장 환산으로 4㎛/h로 설정하여 행한다. 이 후, 성장 속도를 0.5㎛/h 정도로 떨어뜨려 성장을 행한다. 이것에 의해서, 도 17a 및 도 17b에 도시하는 바와 같이, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 첨탑형상의 n형 GaN층(15)이 성장된다. 이 경우, 이 경사 결정면은 이 n형 GaN층(15)의 하부의 측면에 형성되는 M면 또는 그것보다 경사각이 조금 작은 결정면과, 이 n형 GaN층(15)의 상부의 측면에 형성되는 S면으로 이루어진다.
이 후, 제 1 실시 형태와 마찬가지로 하여 공정을 진행하고, 도 17a 및 도 17b에 도시하는 GaN계 발광 다이오드를 제조한다. 이 경우, 발광소자 구조의 크기 W=13㎛이다.
이 제 6 실시 형태에 의하면, 제 1 실시 형태 및 제 2 실시 형태와 마찬가지인 이점을 얻을 수가 있다. 발광 출력으로서는 예를 들면, 구동 전류 200㎂일 때에 25㎼를 얻을 수가 있다.
다음에, 본 발명의 제 7 실시 형태에 따른 GaN계 발광 다이오드에 대해서 설명한다. 이 GaN계 발광 다이오드를 도 18a 및 도 18b에 도시한다.
이 제 7 실시 형태에 있어서는, 제 1 실시 형태와 마찬가지로 해서 개구부(13)를 가지는 성장 마스크(14)를 형성하지만, 개구부(13)의 크기 D=10㎛, 피치 P=28㎛로 한다. 다음에, 제 1 실시 형태와 마찬가지로 해서, 이 성장 마스크(14)를 이용하여 n형 GaN층(15)을 선택 성장시키고, 또 그 위에 활성층(16) 및 p형 GaN층(17)을 성장시키지만, 여기서는 이 활성층(16)을 장벽층(16a), 웰층(16b), 장벽층 (16c), 웰층(16d) 및 장벽층(16e)으로 이루어지는 MQW 구조로 한다. 이들 장벽층 (16a), 웰층(16b), 장벽층(16c), 웰층(16d) 및 장벽층(16e)은 예를 들면 InGaN층에 의해 구성한다. 이 경우, 발광소자 구조의 크기 W=13㎛이다.
이 후, 제 1 실시 형태와 마찬가지로 해서 공정을 진행하고, 도 18a 및 도 18b에 도시하는 GaN계 발광 다이오드를 제조한다.
이 제 7 실시 형태에 의하면, 제 1 실시 형태 및 제 2 실시 형태와 마찬가지인 이점을 얻을 수가 있다. 발광 출력으로서는 예를 들면 구동전류 200㎂일 때에 80㎼를 얻을 수가 있다.
다음에, 본 발명의 제 8 실시 형태에 따른 GaN계 발광 다이오드에 대해서 설명한다. 이 GaN계 발광 다이오드를 도 19a 및 도 19b에 도시한다.
이 제 8 실시 형태에 있어서는, 제 1 실시 형태와 마찬가지로 해서 개구부(13)를 가지는 성장 마스크(14)를 형성하지만, 제 1 실시 형태와는 달리 개구부(13)의 크기 D=10㎛, 피치 P=28㎛로 한다. 다음에, 이 성장 마스크(14)를 이용하여 n형 GaN층(15)을 선택 성장시킨다. 이 때의 성장 온도는 예를 들면 940℃로 하고, 성장 속도를 플래이너 성장 환산으로 11.0∼11.3㎛/h라고 하는 매우 빠른 성장 속도로 한다. 이 선택 성장시에는, n형 GaN층(12)과의 계면 근방에 있어서의 성장을 완만하게 하기 위해, 성장 온도를 940℃보다 낮게 하고, 성장 속도를 낮게하여 성장시키도록 해도 좋지만, n형 GaN층(12)과의 계면 근방의 부분을 제외한 대부분의 성장은 성장 온도를 940℃로 하고, 성장 속도를 플래이너 성장 환산으로 11.0∼11.3㎛/h라고 하는 매우 빠른 성장속도로 설정해서 행한다. 이 후, 성장 속도를 0.5㎛/h 정도로 떨어뜨려 성장을 행한다. 이것에 의해서, 도 19a 및 도 19b에 도시하는 바와 같이, 전체적으로 볼록면을 이루는 경사 결정면을 가지고, 정점 부분의 상면이 C면 또는 C면과 유사한 결정면으로 이루어지는 육각뿔 사다리형상의 첨탑형상의 n형 GaN층(15)이 성장된다. 다음에, 이 n형 GaN층(15)의 정점 부분에 예를 들면 940℃의 성장 온도로 언도프 GaN층(22)을 예를 들면 11.0∼11.3㎛/h의 성장 속도로 육각뿔이 닫히도록 예를 들면 두께 100㎚ 정도 성장시킨다. 이 언도프 GaN층(22)은 전류 저지 영역으로 된다.
이 후, 제 1 실시 형태와 마찬가지로 해서 공정을 진행하고, 도 19a 및 도 19b에 도시하는 GaN계 발광 다이오드를 제조한다. 이 경우, 발광소자 구조의 크기 W=13㎛이다.
이 제 8 실시 형태에 의하면, 제 1 실시 형태 및 제 2 실시형태와 마찬가지인 이점을 얻을 수가 있다. 이 경우 특히, 언도프 GaN층(22)이 전류 저지 영역으로 되는 것에 의해, 구동 전류가 결정성이 나쁜 부분을 지나는 것을 회피할 수 있기 때문에, 발광 효율의 향상을 한층더 도모할 수가 있다. 발광 출력으로서는 예를 들면, 구동 전류 200㎂일 때에 80㎼를 얻을 수가 있다.
다음에, 본 발명의 제 9 실시 형태에 따른 GaN계 발광 다이오드에 대해서 설명한다. 이 GaN계 발광 다이오드를 도 20a 및 도 20b에 도시한다.
이 제 9 실시 형태에 대해서는, 제 1 실시 형태와 마찬가지로 해서 개구부(13)를 가지는 성장 마스크(14)를 형성하지만, 제 1 실시 형태와는 달리 개구부(13)의 형상을 1개의 최대 치수 방향으로 연장시킨 가늘고 긴 육각형으로 하고, 그의 최대 치수를 예를 들면 30㎛, 이 최대 치수 방향과 수직인 방향의 최소 치수를 예를 들면 10㎛로 한다. 개구부(13)의 피치 P는 예를 들면 28㎛로 한다. 다음에, 이 성장 마스크(14)를 이용하여 n형 GaN층(15) 을 선택 성장시킨다. 이 때의 성장 온도는 예를 들면 940℃로 하고, 성장 속도를 플래이너 성장 환산으로 11.0∼11.3㎛/h라고 하는 매우 빠른 성장 속도로 한다. 이 선택 성장시에는 n형 GaN층(12)과의 계면 근방에 있어서의 성장을 완만하게 하기 위해, 성장 온도를 940℃보다 낮게 하고, 성장 속도를 낮게하여 성장시키도록 해도 좋지만, n형 GaN층(12)과의 계면 근방 부분을 제외한 대부분의 성장은 성장 온도를 940℃로 하고, 성장 속도를 플래이너 성장 환산으로 11.0∼11.3㎛/h라고 하는 매우 빠른 성장 속도로 설정하여 행한다. 이것에 의해, 도 20a 및 도 20b에 도시하는 바와 같이, 성장 마스크(14)의 개구부(13)의 최소 치수 방향을 따른 단면에서 보았을 때, 이 단면과 수직인 방향으로 확대되고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 첨탑형상의 n형 GaN층(15)이 성장된다.
이 후, 제 1 실시 형태와 마찬가지로 해서 공정을 진행하고, 도 20a 및 도 20b에 도시하는 GaN계 발광 다이오드를 제조한다. 이 경우, 발광소자 구조의 크기 W=13㎛이다.
이 제 9 실시 형태에 의하면, 제 1 실시 형태 및 제 2 실시 형태와 마찬가지인 이점을 얻을 수가 있다. 발광 출력으로서는 예를 들면, 구동 전류 200㎂일 때에 25㎼를 얻을 수 있다.
다음에, 본 발명의 제 10 실시 형태에 따른 GaN계 발광 다이오드에 대해서 설명한다. 이 GaN계 발광 다이오드를 도 21a 및 도 21b에 도시한다.
이 제 10 실시 형태에 있어서는, 제 1 실시 형태와 마찬가지로 해서 개구부 (13)를 가지는 성장 마스크(14)를 형성하지만, 제 1 실시 형태와는 달리 개구부(13)의 크기 D=10㎛ , 피치 P=28㎛로 한다. 다음에, 이 성장 마스크(14)를 이용하여 n형 GaN층(15)을 선택 성장시킨다. 이 때의 성장 온도는 예를 들면 940℃로 하고, 성장 속도를 플래이너 성장 환산으로 11.0∼11.3㎛/h라고 하는 매우 빠른 성장 속도로 한다. 이 선택 성장시에는 n형 GaN층(12)과의 계면 근방에 있어서의 성장을 완만하게 하기 위해, 성장 온도를 940℃보다 낮게 하고, 성장 속도를 낮게 하여 성장시키도록 해도 좋지만, n형 GaN층(12)과의 계면 근방의 부분을 제외한 대부분의 성장은 성장 온도를 940℃로 하고, 성장 속도를 플래이너 성장 환산으로 11.0∼11.3㎛/h라고 하는 매우 빠른 성장 속도로 설정해서 행한다.
다음에, 성장 마스크(14)를 예를 들면 불산계의 에칭액을 이용한 웨트 에칭, 또는 CF4나 CHF3 등의 불소를 포함하는 에칭 가스를 이용한 RIE법에 의해 에칭 제거한다.
다음에, n형 GaN층(15) 위에 예를 들면 960℃의 성장 온도로 예를 들면 1㎛ 정도의 두께로 n형 GaN층(도시하지 않음)을 성장시킨 후, 계속해서 그 청정한 표면 위에 활성층(16) 및 p형 GaN층(17)을 성장시킨다. 이 경우, 발광소자 구조의 크기 W=13㎛이다.
다음에, 제 1 실시 형태와 마찬가지로 해서 공정을 진행하고, p측 전극(18)까지 형성한다.
다음에, 리소그래피에 의해, n측 전극 형성 영역을 제외한 영역의 p형 GaN층 (17)의 표면을 덮는 레지스트 패턴(도시하지 않음)을 형성한 후, 이 레지스트 패턴을 마스크로 하여 예를 들면 RIE법에 의해 p형 GaN층(17) 및 활성층(16)을 에칭하여 개구부를 형성하고, 이 개구부에 대해 n형 GaN층(12)을 노출시킨다. 이 후, 레지스트 패턴을 제거한다. 다음에, 기판 전면에 예를 들면 진공 증착법에 의해 Ti막, Pt막 및 Au막을 순차 형성한 후, 그 위에 리소그래피에 의해 소정 형상의 레지스트 패턴을 형성하고, 이 레지스트 패턴을 마스크로 하여 Ti막, Pt막 및 Au막을 에칭한다. 이것에 의해, p형 GaN층(17) 및 활성층(16)에 형성된 개구부를 통해서 n형 GaN층(12)과 접촉한 Ti/Pt/Au 구조의 n측 전극(19)이 형성된다.
이 제 10 실시 형태에 의하면, 제 1 실시 형태 및 제 2 실시 형태와 마찬가지인 이점을 얻을 수가 있다. 발광 출력으로서는 예를 들면, 구동 전류 200㎂일 때에 25㎼를 얻을 수가 있다.
이것에 부가하여, 이 제 10 실시 형태에 의하면, 다음과 같은 이점을 얻을 수도 있다. 즉, 이미 기술한 종래의 GaN계 발광 다이오드에서는, 산화실리콘(SiO2)이나 질화 실리콘(SiN)으로 이루어지는 성장 마스크의 개구부에 있어서의 n형 GaN층 위에 기판의 주면에 대해서 경사진 경사 결정면을 가지는 육각뿔형상의 n형 GaN층을 선택 성장시키고, 성장 마스크를 남긴 채 그 경사 결정면 위에 활성층이나 p형 GaN층 등을 성장시킨 바, n형 GaN층의 선택 성장이나 그 후의 p형 GaN층의 성장은 900℃ 이상의 고온에서 행해지기 때문에, 이 성장시에 성장 마스크의 표면으로부터 실리콘(Si)이나 산소(O)가 이탈하고, 이것이 그 부근의 성장층에 받아들여진다고 하는 현상이 일어난다. 이 현상이 미치는 영향은 p형 GaN층의 성장시에 특히 현저하고, GaN에 대해서 n형 불순물로서 작용(기능)하는 Si가 p형 GaN층의 성장시에 성장층에 받아들여지면 p형이 되기 어렵고, p형이 되었다고 해도 정공(正孔) 농도와 이동도가 모두 격감하는 것이 명확해지며, 이것이 발광 다이오드의 발광 효율의 향상을 저해하는 원인인 것이 판명되었다. 게다가, 이 성장 마스크의 개구부를 형성할 때에는 포토리소그래피 공정을 필요로 하지만, 그 때에는 레지스트를 마스크면에 밀착시켜 부분적으로 제거하는 공정이 필요하다. 그런데, 이 제거시에는 레지스트가 성장 마스크의 미소한 틈(간극)에 남기 쉽고, 그 제거는 극히 어렵다. 이 때문에, 이후의 고온 성장시에, 이 잔존 레지스트가 불순물원으로 되어 p형 GaN층 등의 특성을 악화시키는 경우도 있다. 이것에 대해, 이 제 10 실시 형태에 있어서는, 활성층(16) 및 p형 GaN층(17)의 성장전에 성장 마스크(14)를 에칭 제거하고 있기 때문에, 활성층(16) 및 p형 GaN층(17)의 성장시에 성장 마스크(14)는 존재하지 않고, p형 GaN층(17)의 성장시에 성장 마스크(14)로부터 Si가 이탈하여 성장층에 받아들여지는 문제가 본질적으로 존재하지 않는다. 또, 레지스트에 의한 오염의 문제도 본질적으로 존재하지 않는다. 이 때문에, 충분히 Mg가 도프된 저(低)비저항의 p형 GaN층(17)을 얻을 수 있으며, 나아가서는 GaN계 발광 다이오드의 발광 효율의 향상을 한층더 도모할 수가 있다.
이상, 본 발명의 실시 형태에 대해 구체적으로 설명했지만, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 본 발명의 기술적 사상에 근거하는 각종 변형이 가능하다.
예를 들면, 상술한 제 1∼제 10 실시 형태에 있어서 예시한 수치, 재료, 구조, 형상, 기판, 원료, 프로세스 등은 어디까지나 예에 불과하며, 필요에 따라서 이들과는 다른 수치, 재료, 구조, 형상, 기판, 원료, 프로세스 등을 이용해도 좋다.
구체적으로는, 예를 들면 상술한 제 1∼제 10 실시 형태에 있어서, 활성층(16)의 특성을 향상시키기 위해, 그 근방에 광 감금 특성이 우수한 AℓGaN층을 마련하거나, In 조성이 작은 InGaN층 등을 마련해도 좋다. 또, 필요에 따라서, 소위 보잉(bowing)에 의한 밴드갭의 축소효과를 얻기 위해, InGaN에 Aℓ을 부가(첨가)하여 AℓGaInN으로 해도 좋다. 게다가 필요에 따라서, 활성층(16)과 n형 GaN층(12) 사이나 활성층(16)과 p형 GaN층(17) 사이에 광 도파층을 마련해도 좋다.
또, 상술한 제 1∼제 10 실시 형태에 있어서는, 사파이어 기판을 이용하고 있지만, 필요에 따라서 이미 기술한 SiC 기판, Si 기판 등의 다른 기판을 이용해도 좋다. 더욱이, ELO(Epitaxial Lateral Overgrowth)나 펜데오 등의 횡방향 결정 성장 기술을 이용하여 얻어지는 저전위 밀도의 GaN 기판을 이용해도 좋다.
게다가, 상술한 제 1∼제 10 실시 형태에 있어서, p형 GaN층(17)과 p측 전극(18) 사이에, 활성층(16)에서 발생한 광의 침입길이 이하의 두께를 가지고, Ni, Pd, Co, Sb 등으로 이루어지는 컨택트(접촉) 금속층을 형성해도 좋다. 이와 같이 하는 것에 의해, 컨택트 금속층에 의한 반사 증강 효과로, GaN계 발광 다이오드의 발광 효율의 향상을 한층더 도모할 수가 있다.
또, 상술한 제 3 및 제 4 실시 형태에 있어서는, 사파이어 기판(11) 위에 복수의 GaN계 발광 다이오드가 모놀리식으로 형성되어 있지만, 사파이어 기판(11) 위에 복수의 GaN계 발광 다이오드를 모놀리식으로 형성한 후, 이들 GaN계 발광 다이오드를 개개로 분리하고, 이들을 상술한 제 3 및 제 4 실시 형태와 동일한 배치로 다른 베이스 위에 마운트하고, 또 이들 사이를 상술한 것과 마찬가지로 배선하도록 해도 좋다.
이상 설명한 바와 같이 본 발명에 의하면, 1주면에, 이 주면에 대해 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면, 혹은 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층의 적어도 그 경사 결정면 위에 적어도 활성층 및 제 2 도전형의 반도체층을 순차 적층해서 발광소자 구조를 형성하는 것에 의해, 발광 효율이 극히 높고, 소자 1개당의 점유 면적도 작은 반도체 발광소자, 집적형 반도체 발광 장치, 화상 표시장치 및 조명 장치를 얻을 수가 있다.

Claims (45)

1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과;
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과;
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과;
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 것을 특징으로 하는 반도체 발광소자.
제 1항에 있어서,
상기 결정부는 부르차이트 결정 구조를 가지는 것을 특징으로 하는 반도체 발광소자.
제 1항에 있어서,
상기 결정부는 질화물계 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 것을 특징으로 하는 반도체 발광소자.
제 1항에 있어서,
상기 제 1 도전형의 반도체층, 상기 활성층 및 상기 제 2 도전형의 반도체층은 질화물계 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 것을 특징으로 하는 반도체 발광소자.
제 2항에 있어서,
상기 경사 결정면을 구성하는 상기 복수의 결정면은 S면인 것을 특징으로 하는 반도체 발광소자.
제 2항에 있어서,
상기 경사 결정면을 구성하는 상기 복수의 결정면의 경사각은 상기 결정부의 밑변으로부터 정점을 향해 단계적으로 작아져 있는 것을 특징으로 하는 반도체 발광소자.
제 6항에 있어서,
상기 경사 결정면을 구성하는 상기 복수의 결정면 중 상기 정점을 포함하는 결정면의 경사각은 60도 이상 65도 이하인 것을 특징으로 하는 반도체 발광소자.
제 1항에 있어서,
상기 결정부는 첨탑형상을 가지는 것을 특징으로 하는 반도체 발광소자.
제 1항에 있어서,
상기 결정부는 육각뿔형상의 첨탑형상을 가지는 것을 특징으로 하는 반도체 발광소자.
제 1항에 있어서,
상기 결정부는 상기 주면과 평행한 1방향에 가늘고 긴 형상을 가지는 것을 특징으로 하는 반도체 발광소자.
1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과,
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과,
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과,
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 반도체 발광소자의 제조 방법으로서,
기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과;
상기 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과;
상기 성장 마스크의 상기 개구부에 있어서의 상기 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과;
상기 제 2 반도체층을 덮도록, 적어도 상기 활성층 및 상기 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 11항에 있어서,
상기 성장 마스크는 질화 실리콘, 산화질화 실리콘, 산화실리콘 또는 그들의 적층막으로 이루어지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 11항에 있어서,
상기 성장 마스크는 적어도 최표면이 질화 실리콘으로 이루어지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 11항에 있어서,
상기 성장 마스크의 상기 개구부의 크기를 2㎛ 이상 13㎛ 이하로 하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 11항에 있어서,
상기 결정부는 부르차이트 결정 구조를 가지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 11항에 있어서,
상기 결정부는 질화물계 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 11항에 있어서,
상기 제 1 도전형의 반도체층, 상기 제 1 반도체층, 상기 제 2 반도체층, 상기 활성층 및 상기 제 2 도전형의 반도체층은 질화물계 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 14항에 있어서,
상기 경사 결정면을 구성하는 상기 복수의 결정면은 S면인 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 15항에 있어서,
상기 경사 결정면을 구성하는 상기 복수의 결정면의 경사각은 상기 결정부의 밑변으로부터 정점을 향해 단계적으로 작아져 있는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 11항에 있어서,
상기 결정부는 첨탑형상을 가지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 11항에 있어서,
상기 결정부는 육각뿔형상의 첨탑형상을 가지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 11항에 있어서,
상기 결정부는 상기 주면과 평행한 1방향에 가늘고 긴 형상을 가지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 11항에 있어서,
상기 선택 성장의 성장 온도를 920℃ 이상 960℃ 이하로 하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 11항에 있어서,
상기 선택 성장의 성장 속도를 6㎛/h 이상으로 하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 11항에 있어서,
상기 활성층 및 상기 제 2 도전형의 반도체층의 성장 온도를 상기 제 2 반도체층의 선택 성장의 성장 온도보다 낮게 하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 11항에 있어서,
상기 제 2 반도체층을 그의 정상부에 상기 주면과 거의 평행한 결정면이 형성되도록 선택 성장시킨 후, 상기 정상부 위에 언도프의 반도체층을 성장시키도록 한 것을 특징으로 하는 반도체 발광소자의 제조 방법.
제 11항에 있어서,
상기 성장 마스크의 상기 개구부에 있어서의 상기 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과, 상기 제 2 반도체층을 덮도록 적어도 상기 활성층 및 상기 제 2 도전형의 반도체층을 순차 성장시키는 공정 사이에, 상기 성장 마스크를 제거하는 공정을 가지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과;
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과;
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과;
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 것을 특징으로 하는 복수의 반도체 발광소자가 집적된 집적형 반도체 발광 장치.
1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과,
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과,
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과,
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 복수의 반도체 발광소자가 집적된 집적형 반도체 발광 장치의 제조 방법으로서,
기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과;
상기 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과;
상기 성장 마스크의 상기 개구부에 있어서의 상기 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과;
상기 제 2 반도체층을 덮도록, 적어도 상기 활성층 및 상기 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 집적형 반도체 발광 장치의 제조 방법.
제 29항에 있어서,
상기 성장 마스크의 상기 개구부의 크기를 상기 반도체 발광소자의 크기의 1/4배 이상 1배 이하로 하는 것을 특징으로 하는 집적형 반도체 발광 장치의 제조 방법.
제 29항에 있어서,
상기 성장 마스크의 상기 개구부의 간격을 상기 반도체 발광소자의 크기의 2배 이상으로 하는 것을 특징으로 하는 집적형 반도체 발광 장치의 제조 방법.
제 29항에 있어서,
상기 성장 마스크의 상기 개구부의 크기를 2㎛ 이상 13㎛ 이하로 하는 것을 특징으로 하는 집적형 반도체 발광장치의 제조 방법.
제 29항에 있어서,
상기 성장 마스크의 상기 개구부의 간격을 10㎛ 이상으로 하는 것을 특징으로 하는 집적형 반도체 발광장치의 제조 방법.
1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과;
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과;
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과;
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 것을 특징으로 하는 복수의 반도체 발광소자가 집적된 화상 표시장치.
1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과,
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과,
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과,
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 복수의 반도체 발광소자가 집적된 화상 표시장치의 제조 방법으로서,
기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과;
상기 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과;
상기 성장 마스크의 상기 개구부에 있어서의 상기 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과;
상기 제 2 반도체층을 덮도록, 적어도 상기 활성층 및 상기 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 화상 표시장치의 제조 방법.
1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과;
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과;
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과;
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 하나의 반도체 발광소자 또는 집적된 복수의 반도체 발광소자를 가지는 것을 특징으로 하는 조명 장치.
1주면에, 이 주면에 대해서 경사지고 또한 서로 경사각이 다른 복수의 결정면으로 이루어지고, 전체적으로 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과,
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과,
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과,
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 하나의 반도체 발광소자 또는 집적된 복수의 반도체 발광소자를 가지는 조명 장치의 제조 방법으로서,
기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과;
상기 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과;
상기 성장 마스크의 상기 개구부에 있어서의 상기 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과;
상기 제 2 반도체층을 덮도록, 적어도 상기 활성층 및 상기 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 조명 장치의 제조 방법.
1주면에, 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과;
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과;
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과;
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 것을 특징으로 하는 반도체 발광소자.
1주면에, 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과,
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과,
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과,
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 반도체 발광소자의 제조 방법으로서,
기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과;
상기 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과;
상기 성장 마스크의 상기 개구부에 있어서의 상기 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과;
상기 제 2 반도체층을 덮도록, 적어도 상기 활성층 및 상기 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
1주면에, 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과;
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과;
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과;
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 것을 특징으로 하는 복수의 반도체 발광소자가 집적된 집적형 반도체 발광 장치.
1주면에, 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과,
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과,
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과,
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 복수의 반도체 발광소자가 집적된 집적형 반도체 발광 장치의 제조 방법으로서,
기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과;
상기 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과;
상기 성장 마스크의 상기 개구부에 있어서의 상기 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과;
상기 제 2 반도체층을 덮도록, 적어도 상기 활성층 및 상기 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 집적형 반도체 발광 장치의 제조 방법.
1주면에, 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과;
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과;
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과;
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 것을 특징으로 하는 복수의 반도체 발광소자가 집적된 화상 표시장치.
1주면에, 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과,
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과,
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과,
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 복수의 반도체 발광소자가 집적된 화상 표시장치의 제조 방법으로서,
기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과;
상기 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과;
상기 성장 마스크의 상기 개구부에 있어서의 상기 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과;
상기 제 2 반도체층을 덮도록, 적어도 상기 활성층 및 상기 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 화상 표시장치의 제조 방법.
1주면에, 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과;
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과;
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과;
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 것을 특징으로 하는 하나의 반도체 발광소자 또는 집적된 복수의 반도체 발광소자를 가지는 조명 장치.
1주면에, 이 주면에 대해서 경사지고, 전체적으로 거의 볼록면을 이루는 경사 결정면을 가지는 볼록형상의 결정부를 가지는 제 1 도전형의 반도체층과,
적어도 상기 결정부의 상기 경사 결정면 위에 순차 적층된 적어도 활성층 및 제 2 도전형의 반도체층과,
상기 제 1 도전형의 반도체층과 전기적으로 접속된 제 1 전극과,
상기 결정부 위의 상기 제 2 도전형의 반도체층 위에 마련되고, 상기 제 2 도전형의 반도체층과 전기적으로 접속된 제 2 전극을 가지는 하나의 반도체 발광소자 또는 집적된 복수의 반도체 발광소자를 가지는 조명 장치의 제조 방법으로서,
기판 위에 제 1 도전형의 제 1 반도체층을 성장시키는 공정과;
상기 제 1 반도체층 위에, 소정 부분에 개구부를 가지는 성장 마스크를 형성하는 공정과;
상기 성장 마스크의 상기 개구부에 있어서의 상기 제 1 반도체층 위에 제 1 도전형의 제 2 반도체층을 선택 성장시키는 공정과;
상기 제 2 반도체층을 덮도록, 적어도 상기 활성층 및 상기 제 2 도전형의 반도체층을 순차 성장시키는 공정을 가지는 것을 특징으로 하는 조명 장치의 제조 방법.
KR1020047018168A 2003-03-20 2004-02-19 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법 KR20050106356A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003077703A JP2004288799A (ja) 2003-03-20 2003-03-20 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
JPJP-P-2003-00077703 2003-03-20

Publications (1)

Publication Number Publication Date
KR20050106356A true KR20050106356A (ko) 2005-11-09

Family

ID=33027957

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020057019508A KR100991115B1 (ko) 2003-03-20 2003-04-16 부유법에 의한 수처리 장치
KR1020047018168A KR20050106356A (ko) 2003-03-20 2004-02-19 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020057019508A KR100991115B1 (ko) 2003-03-20 2003-04-16 부유법에 의한 수처리 장치

Country Status (7)

Country Link
US (3) US7250320B2 (ko)
EP (1) EP1605522A1 (ko)
JP (1) JP2004288799A (ko)
KR (2) KR100991115B1 (ko)
CN (1) CN100442550C (ko)
TW (1) TWI242892B (ko)
WO (1) WO2004084318A1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649769B1 (ko) * 2005-12-28 2006-11-27 삼성전기주식회사 반도체 발광 다이오드 및 그 제조 방법
KR100755610B1 (ko) * 2006-09-12 2007-09-06 삼성전기주식회사 피라미드 구조를 갖는 질화물 반도체 발광소자 및 그 제조방법
KR100826389B1 (ko) * 2006-08-09 2008-05-02 삼성전기주식회사 질화물 반도체 선택 성장방법, 질화물 발광소자 및제조방법
KR100905859B1 (ko) * 2007-12-17 2009-07-02 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR100906722B1 (ko) * 2001-10-10 2009-07-07 소니 가부시끼 가이샤 반도체 발광소자, 화상표시장치 및 조명장치와 그 제조방법
KR101524319B1 (ko) * 2007-01-12 2015-06-10 큐나노 에이비 시준 리플렉터를 갖는 나노구조 ｌｅｄ 어레이
KR20150117744A (ko) * 2014-04-10 2015-10-21 (재)한국나노기술원 나노막대를 이용한 백색 발광소자의 제조방법 및 그에 의해 제조된 나노막대를 이용한 백색 발광소자
US10263149B2 (en) 2006-12-22 2019-04-16 Qunano Ab Nanostructured LED array with collimating reflectors

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3900273B2 (ja) * 2002-09-04 2007-04-04 ソニー株式会社 光学式ヘッド装置及び情報処理装置
JP2004288799A (ja) * 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US6986693B2 (en) 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
US20080149949A1 (en) * 2006-12-11 2008-06-26 The Regents Of The University Of California Lead frame for transparent and mirrorless light emitting diodes
JP2006147679A (ja) * 2004-11-17 2006-06-08 Sony Corp 集積型発光ダイオード、集積型発光ダイオードの製造方法、発光ダイオードディスプレイおよび発光ダイオード照明装置
JP4140606B2 (ja) * 2005-01-11 2008-08-27 ソニー株式会社 ＧａＮ系半導体発光素子の製造方法
EP2410582B1 (en) * 2005-05-24 2019-09-04 LG Electronics Inc. Nano rod type light emitting diode and method for fabricating a nano rod type light emitting diode
US7982205B2 (en) * 2006-01-12 2011-07-19 National Institute Of Advanced Industrial Science And Technology III-V group compound semiconductor light-emitting diode
JP2007220865A (ja) * 2006-02-16 2007-08-30 Sumitomo Chemical Co Ltd ３族窒化物半導体発光素子およびその製造方法
JP2007288139A (ja) * 2006-03-24 2007-11-01 Sumitomo Chemical Co Ltd モノシリック発光デバイス及びその駆動方法
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
SG140473A1 (en) * 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
TW201448263A (zh) 2006-12-11 2014-12-16 Univ California 透明發光二極體
EP2091862B1 (en) * 2006-12-22 2019-12-11 QuNano AB Elevated led and method of producing such
WO2008085129A1 (en) 2007-01-12 2008-07-17 Qunano Ab Nitride nanowires and method of producing such
KR101491139B1 (ko) * 2007-12-20 2015-02-06 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100956456B1 (ko) 2008-01-31 2010-05-06 주식회사 에피밸리 3족 질화물 반도체 발광소자
US8283677B2 (en) * 2008-03-28 2012-10-09 Panasonic Corporation Nitride semiconductor light-emitting device
JP4692581B2 (ja) * 2008-06-09 2011-06-01 ソニー株式会社 表示装置の製造方法および表示装置
KR20100024231A (ko) * 2008-08-25 2010-03-05 삼성전자주식회사 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
CN102197596B (zh) * 2008-09-08 2014-10-29 3M创新有限公司 电像素化发光装置
JP4692602B2 (ja) * 2008-09-26 2011-06-01 住友電気工業株式会社 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
WO2010056596A2 (en) 2008-11-13 2010-05-20 3M Innovative Properties Company Electrically pixelated luminescent device incorporating optical elements
KR101047634B1 (ko) 2008-11-24 2011-07-07 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR20100073757A (ko) * 2008-12-23 2010-07-01 삼성전자주식회사 마이크로 로드를 이용한 발광소자 및 그 제조방법
CN102185070A (zh) * 2011-05-06 2011-09-14 西安神光安瑞光电科技有限公司 发光二极管及其制备方法
US8426227B1 (en) * 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
CN102593298B (zh) * 2012-03-15 2015-04-29 矽光光电科技（上海）有限公司 一种发光器件
EP2898547A4 (en) * 2012-09-18 2016-04-27 Glo Ab OPTOELECTRONIC STRUCTURE IN NANOPYRAMID SIZE AND METHOD FOR THE MANUFACTURE THEREOF
DE102012223986B4 (de) * 2012-12-20 2015-04-09 Forschungsverbund Berlin E.V. Template für laterales Überwachsen mindestens einer Gruppe-III-Nitrid-basierten Schicht
KR101554032B1 (ko) * 2013-01-29 2015-09-18 삼성전자주식회사 나노구조 반도체 발광소자
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10418527B2 (en) 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10446728B2 (en) 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
CN104795324A (zh) * 2015-02-06 2015-07-22 中山大学 一种三族氮化物肖特基势垒二极管的生长及制备方法
DE102015121554B4 (de) 2015-12-10 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR102555005B1 (ko) * 2016-11-24 2023-07-14 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
KR101866220B1 (ko) * 2016-11-28 2018-06-12 주식회사 그렌텍 대용량 살균수 생성 시스템
CN107316922B (zh) * 2017-05-24 2018-12-25 太原理工大学 基于GaN六棱锥阵列的LED外延结构及其制备方法
US11594859B2 (en) 2017-07-18 2023-02-28 Sony Corporation Light emitting element and light emitting element array
US10593757B2 (en) 2018-04-25 2020-03-17 Globalfoundries Inc. Integrated circuits having converted self-aligned epitaxial etch stop
CN109411583B (zh) 2018-11-01 2020-12-04 京东方科技集团股份有限公司 发光单元及其制造方法、显示装置
US20210217884A1 (en) * 2018-12-07 2021-07-15 Gan Systems Inc. GaN HEMT DEVICE STRUCTURE AND METHOD OF FABRICATION
US11387392B2 (en) 2018-12-25 2022-07-12 Nichia Corporation Light-emitting device and display device
CN111463330B (zh) * 2019-01-18 2022-07-29 成都辰显光电有限公司 微型发光二极管芯片及其制造方法与转移方法
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
US11610868B2 (en) 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US20220246797A1 (en) * 2019-03-18 2022-08-04 Hexagem Ab Semiconductor template and fabrication method
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
CN109994579B (zh) * 2019-04-30 2020-12-25 成都辰显光电有限公司 微型led显示面板的制备方法和微型led显示面板
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device
CN116420239A (zh) * 2020-11-18 2023-07-11 苏州晶湛半导体有限公司 半导体结构及其制作方法、发光器件及其制作方法
CN113097366B (zh) * 2021-03-24 2022-04-15 广东良友科技有限公司 一种倒装双面封装全周发光led支架及制备方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5692577A (en) 1979-12-26 1981-07-27 Fujitsu Ltd Lighttemittinggdiode display panel
JPS5745583A (en) 1980-09-01 1982-03-15 Tokyo Shibaura Electric Co Solid state light emitting display unit
JPS5752071A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS5752073A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Method of producing display unit
JPS5752072A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS5850577A (ja) 1981-09-22 1983-03-25 株式会社東芝 デイスプレイ装置
JPS61156780A (ja) 1984-12-28 1986-07-16 Toshiba Corp 発光素子整列組立体の製造方法
JPS63188938A (ja) 1987-01-31 1988-08-04 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の気相成長方法
JP2577089B2 (ja) 1988-11-10 1997-01-29 日本板硝子株式会社 発光装置およびその駆動方法
EP0405757A3 (en) 1989-06-27 1991-01-30 Hewlett-Packard Company High efficiency light-emitting diode
US5177405A (en) 1989-07-25 1993-01-05 Nippon Sheet Glass Co., Ltd. Self-scanning, light-emitting device
JPH0645648A (ja) 1992-07-24 1994-02-18 Omron Corp 上面出射型半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
JPH0667044A (ja) 1992-08-21 1994-03-11 Furukawa Electric Co Ltd:The 光回路・電気回路混載基板
JPH07199829A (ja) 1993-12-28 1995-08-04 Harrison Denki Kk 発光ユニットおよび表示装置ならびに照明装置
US5385866A (en) 1994-06-22 1995-01-31 International Business Machines Corporation Polish planarizing using oxidized boron nitride as a polish stop
US5814839A (en) 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
JP3571401B2 (ja) 1995-03-16 2004-09-29 ローム株式会社 半導体発光素子の製法
JPH08288544A (ja) 1995-04-14 1996-11-01 Toshiba Corp 半導体発光素子
JP3599896B2 (ja) 1995-05-19 2004-12-08 三洋電機株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
JPH09129974A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd 半導体レーザ素子
JP2830814B2 (ja) 1996-01-19 1998-12-02 日本電気株式会社 窒化ガリウム系化合物半導体の結晶成長方法、及び半導体レーザの製造方法
ATE195366T1 (de) 1996-05-23 2000-08-15 Siemens Ag Unterflurfeuer
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US5828088A (en) 1996-09-05 1998-10-27 Astropower, Inc. Semiconductor device structures incorporating "buried" mirrors and/or "buried" metal electrodes
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3863962B2 (ja) 1997-03-25 2006-12-27 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体発光素子とその製造方法
JPH10265297A (ja) 1997-03-26 1998-10-06 Shiro Sakai ＧａＮバルク単結晶の製造方法
JPH10321910A (ja) 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体発光素子
JP3517091B2 (ja) * 1997-07-04 2004-04-05 東芝電子エンジニアリング株式会社 窒化ガリウム系半導体発光素子およびその製造方法
JPH1175019A (ja) 1997-09-01 1999-03-16 Nikon Corp 光源装置及び画像読取装置
JPH11177138A (ja) 1997-12-11 1999-07-02 Stanley Electric Co Ltd 面実装型装置およびこれを用いた発光装置または受光装置
US6091085A (en) 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JPH11238687A (ja) 1998-02-20 1999-08-31 Ricoh Co Ltd 半導体基板および半導体発光素子
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JP4083866B2 (ja) 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JP4127426B2 (ja) 1998-05-29 2008-07-30 シチズン電子株式会社 チップ型半導体のパッケージ構造および製造方法
JP3196833B2 (ja) 1998-06-23 2001-08-06 日本電気株式会社 Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
TW418549B (en) 1998-06-26 2001-01-11 Sharp Kk Crystal growth method for nitride semiconductor, nitride semiconductor light emitting device, and method for producing the same
JP2000068593A (ja) 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2000150391A (ja) 1998-11-11 2000-05-30 Shiro Sakai 集束イオンビームのマスク加工による結晶の選択成長法
JP3796060B2 (ja) 1998-12-15 2006-07-12 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP2000223417A (ja) 1999-01-28 2000-08-11 Sony Corp 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP4573374B2 (ja) 1999-05-21 2010-11-04 シャープ株式会社 半導体発光装置の製造方法
JP4449113B2 (ja) 1999-09-10 2010-04-14 ソニー株式会社 ２次元表示装置
JP2001217503A (ja) 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd ＧａＮ系半導体発光素子およびその製造方法
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP2002185660A (ja) 2000-12-11 2002-06-28 Canon Inc 画像通信装置
JP2002261327A (ja) 2001-03-06 2002-09-13 Sony Corp 半導体発光素子及び半導体発光素子の製造方法
JP3899936B2 (ja) * 2002-01-18 2007-03-28 ソニー株式会社 半導体発光素子及びその製造方法
JP2004288799A (ja) * 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906722B1 (ko) * 2001-10-10 2009-07-07 소니 가부시끼 가이샤 반도체 발광소자, 화상표시장치 및 조명장치와 그 제조방법
KR100649769B1 (ko) * 2005-12-28 2006-11-27 삼성전기주식회사 반도체 발광 다이오드 및 그 제조 방법
KR100826389B1 (ko) * 2006-08-09 2008-05-02 삼성전기주식회사 질화물 반도체 선택 성장방법, 질화물 발광소자 및제조방법
KR100755610B1 (ko) * 2006-09-12 2007-09-06 삼성전기주식회사 피라미드 구조를 갖는 질화물 반도체 발광소자 및 그 제조방법
US10263149B2 (en) 2006-12-22 2019-04-16 Qunano Ab Nanostructured LED array with collimating reflectors
KR101524319B1 (ko) * 2007-01-12 2015-06-10 큐나노 에이비 시준 리플렉터를 갖는 나노구조 ｌｅｄ 어레이
KR100905859B1 (ko) * 2007-12-17 2009-07-02 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR20150117744A (ko) * 2014-04-10 2015-10-21 (재)한국나노기술원 나노막대를 이용한 백색 발광소자의 제조방법 및 그에 의해 제조된 나노막대를 이용한 백색 발광소자

Also Published As

Publication number Publication date
EP1605522A1 (en) 2005-12-14
US20070187704A1 (en) 2007-08-16
US20070190677A1 (en) 2007-08-16
JP2004288799A (ja) 2004-10-14
KR100991115B1 (ko) 2010-11-02
KR20050110712A (ko) 2005-11-23
CN100442550C (zh) 2008-12-10
US20050145865A1 (en) 2005-07-07
WO2004084318A1 (ja) 2004-09-30
US7250320B2 (en) 2007-07-31
TW200514279A (en) 2005-04-16
TWI242892B (en) 2005-11-01
CN1698213A (zh) 2005-11-16

Similar Documents

Publication Publication Date Title
KR20050106356A (ko) 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
US7002182B2 (en) Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
US7205168B2 (en) Semiconductor light emitting device, its manufacturing method, integrated semiconductor light emitting apparatus, its manufacturing method, illuminating apparatus, and its manufacturing method
US8946772B2 (en) Substrate for epitaxial growth, process for manufacturing GaN-based semiconductor film, GaN-based semiconductor film, process for manufacturing GaN-based semiconductor light emitting element and GaN-based semiconductor light emitting element
KR101077078B1 (ko) 질화 갈륨계 화합물 반도체 발광소자
JP5673581B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル
US9099609B2 (en) Method of forming a non-polar/semi-polar semiconductor template layer on unevenly patterned substrate
US20110244610A1 (en) Method for producing group iii nitride semiconductor light-emitting device
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
JP2008091608A (ja) 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
US20210013365A1 (en) Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth
JP4345776B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP2009231745A (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
JP2005142415A (ja) ＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法
JP2005252086A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP4548117B2 (ja) 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
KR20230088832A (ko) 재성장을 통해 제작된 소형 발광 다이오드
JP2004119964A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2022547670A (ja) 歪み緩和構造を組み込んだｌｅｄ前駆体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application