KR100649769B1 - 반도체 발광 다이오드 및 그 제조 방법 - Google Patents

반도체 발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR100649769B1
KR100649769B1 KR1020050132250A KR20050132250A KR100649769B1 KR 100649769 B1 KR100649769 B1 KR 100649769B1 KR 1020050132250 A KR1020050132250 A KR 1020050132250A KR 20050132250 A KR20050132250 A KR 20050132250A KR 100649769 B1 KR100649769 B1 KR 100649769B1
Authority
KR
South Korea
Prior art keywords
light emitting
conductive substrate
emitting diode
semiconductor light
substrate
Prior art date
Application number
KR1020050132250A
Other languages
English (en)
Inventor
최번재
송상엽
홍석윤
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050132250A priority Critical patent/KR100649769B1/ko
Priority to US11/594,758 priority patent/US7872266B2/en
Application granted granted Critical
Publication of KR100649769B1 publication Critical patent/KR100649769B1/ko
Priority to US12/881,440 priority patent/US8716043B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Abstract

내부양자효율이 높고 결정 결함으로 인한 악영향이 작은 고효율 반도체 발광 다이오드 및 그 제조 방법을 제공한다. 본 발명에 따른 반도체 발광 다이오드는, 3차원 형상의 상면을 갖는 전도성 기판과; 상기 전도성 기판 상에 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층이 순차 적층되어 형성된 3차원 구조의 발광 적층물과; 상기 p형 반도체층 상에 형성된 p측 전극과; 상기 전도성 기판 하면에 형성된 n측 전극을 포함한다.
발광 다이오드, LED, 결정 결함

Description

반도체 발광 다이오드 및 그 제조 방법{SEMICONDUCTOR LIGHT EMITTING DIODE AND METHOD FOR FABRICATING THE SAME}
도 1은 종래의 일례에 따른 반도체 발광 다이오드의 단면도이다.
도 2는 본 발명의 일 실시형태에 따른 반도체 발광 다이오드의 단면도이다.
도 3은 본 발명의 다른 실시형태에 따른 반도체 발광 다이오드의 단면도이다.
도 4는 본 발명의 또 다른 실시형태에 따른 반도체 발광 다이오드의 단면도이다.
도 5는 본 발명의 또 다른 실시형태에 따른 반도체 발광 다이오드의 단면도이다.
도 6은 본 발명의 또 다른 실시형태에 따른 반도체 발광 다이오드의 단면도이다.
도 7 내지 도 12는 본 발명의 일 실시형태에 따른 반도체 발광 다이오드의 제조 방법을 설명하기 위한 단면도들이다.
도 13은 내지 도 15는 본 발명의 다른 실시형태에 따른 반도체 발광 다이오드의 제조 방법을 설명하기 위한 단면도들이다.
도 16 내지 도 22는 본 발명의 또 다른 실시형태에 따른 반도체 발광 다이오 드의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
100, 100', 100'', 100''', 200: 반도체 발광 다이오드
101: GaN계 기판 103: n형 질화물 반도체층
105: 활성층 107: p형 질화물 반도체층
109: 발광 적층물 110: p측 전극
120: n측 전극 170: 홈
102: 요철면
본 발명은 반도체 발광 소자에 관한 것으로, 특히 3차원 구조의 발광 적층물을 갖는 고효율 질화물 반도체 발광 다이오드에 관한 것이다.
최근, 저전력, 고효율, 고색재현성, 빠른 응답속도 및 환경친화성으로 인해, GaN계 LED 등의 반도체 LED를 이용한 디스플레이 및 조명에 대한 연구가 본격적으로 진행되고 있다. 그러나, 반도체 LED는 형광등의 효율인 80lm/W에는 도달하지 못하고 있기 때문에, 일반조명용 형광등을 아직 대체하지 못하고 있으며, 휴대폰용 키패드 광원, LCD 백라이트, 카메라 플래시, 신호등과 같은 제한된 용도로 사용되고 있다. 따라서, 조명용 반도체 LED를 개발하기 위해서 시급히 해결하여야 할 문제는 반도체 LED의 낮은 효율을 개선하는 것이다. 특히, 에피택셜 성장과 패키지 구조의 개선을 통해 반도체 LED의 효율을 향상시키도록 노력하고 있다.
내부광자효율은 LED로 주입되는 캐리어에 대한 활성층에서 발생되는 포톤(photon) 수의 비로 결정된다. 내부광자효율은, LED로 주입된 캐리어가 활성층의 양자우물 내로 주입되는 비율인 주입효율(injecton efficiency)과 양자우물 내로 주입된 캐리어에 의해 생성되는 포톤의 비율인 광전환효율(radicactive efficiency)의 곱으로 표현된다. 그런데, 내부양자효율은 중심파장(peak wave) 및 동작 전류 밀도에 따라 달라지는 현상을 갖는다. 특히, 내부양자효율은 동작 전류 밀도가 증가함에 따라 낮아진다. 이는, 캐리어 오버플로잉(carrier overflowing) 현상, 양자우물에서의 압전 필드(piezoelectric field) 강화로 인한 재결합 효율의 감소 현상 등의 원인에 의해 발생되는 것으로 알려져 있다.
상기한 낮은 내부광자효율 문제를 해결하기 위해, 반도체 LED 칩의 면적을 증가시킴으로써 동작 전류 밀도를 감소시킬 수 있다. 그러나, 반도체 LED 칩 크기를 줄이면 LED 가격이 상승하고 수율이 급격히 감소한다. 따라서, LED 칩 크기의 감소는 내부광자효율 개선을 위한 적절한 방안이 되지 못한다. 최근에는 칩 크기의 변화없이 활성층의 면적을 증가시키기 위해 선택적 에피택셜 성장을 통한 3차원 구 조의 발광 적층물을 형성하는 방법이 소개되고 있다.
도 1은 종래의 반도체 LED 소자의 일례를 나타내는 단면도이다. 도 1을 참조하면, 반도체 LED 소자(10)는 사파이어 기판(11) 상에 형성된 GaN층(13)과 그 위에 형성된 피라미드형의 3차원 구조를 갖는 발광 적층물(20)을 포함한다. 이러한 피라미드형 발광 적층물(20)은 피라미드형 n형 GaN층(17)을 얻도록 SiO2 등의 마스크(15)로 n형 GaN 결정을 선택적으로 성장시키고 그 위에 활성층(18) 및 p형 GaN층(19)를 성장시킴으로써, 제조될 수 있다. 이와 같이 3차원 구조의 발광 적층물을 형성함으로써(특히, 3차원 구조의 활성층(19)을 형성함으로써), 칩 크기 변화 없이LED 활성층(19)의 면적은 증대되고 동작 전류 밀도는 감소된다.
그러나, 상기한 선택적 성장을 통해 3차원 구조(예커대, 피라미드형)의 발광 적층물을 형성하면, 성장된 3차원 구조의 크기(d)는 수㎛이하로 매우 작을 뿐만 아니라 피라미드의 꼭지점 부분(A)과 골 부분(B)에서 격자결함이 매우 심해지는 문제가 발생한다. 피라미드의 크기(d)가 매우 작기 때문에 꼭지점 부분(A)과 골부분의 격자결함은 다른 부분에 영향을 미치기가 쉽다. 이에 따라 발광 파장이 불균일해지고 의도했던 파장을 구현하기가 어렵게 된다. 또한, 피라미드의 크기(d)가 너무 작아서, 꼭지점이나 골부분(A, B)에 발생된 격자결함으로 인한 악영향을 공정기술로 처리하기가 어렵다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 결정 결함으로 인한 악영향이 적은, 3차원 구조의 발광 적층물을 갖는 고효율 반도체 발광 다이오드를 제공하는 것이다.
본 발명의 다른 목적은 3차원 구조의 발광 적층물 내에 존재하는 결정 결함으로 인한 악영향을 감소 또는 억제할 수 있는 고효율 반도체 발광 다이오드의 제조 방법을 제공하는 것이다.
상술한 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 발광 다이오드는, 3차원 형상의 상면을 갖는 전도성 기판과; 상기 전도성 기판 상에 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층이 순차 적층되어 형성된 3차원 구조의 발광 적층물과; 상기 p형 반도체층 상에 형성된 p측 전극과; 상기 전도성 기판 하면에 형성된 n측 전극을 포함한다.
상기 전도성 기판은 질화갈륨계 기판 또는 SiC 기판일 수 있다. 바람직하게는, 상기 전도성 기판의 두께는 50㎛ 이상이다. 또한, 바람직하게는, 상기 3차원 구조의 크기는 10이상 1000㎛이하이다.
바람직하게는, 상기 활성층은 c면, a면 및 n면 중 적어도 하나의 면을 포함할 수 있다. 이와 같은 면에 포함하도록 3차원 구조를 가짐으로써, 활성층은 양질의 결정을 가질 수 있다.
바람직한 실시형태에 따르면, 상기 p측 전극은 상기 3차원 구조의 면이 만나는 부분 이외의 영역 상에만 선택적으로 형성되어 있다.
또한, 바람직한 실시형태에 따르면, 상기 3차원 구조의 면이 만나는 부분(모서리, 꼭지점, 골 등)에서는 상기 발광 적층물이 제거되어 있다. 상기 발광 적층물이 제거된 부분에는 SiO2 등으로 된 패시베이션막이 형성될 수 있다.
또한, 바람직한 실시형태에 따르면, 상기 전도성 기판의 하면에는 상기 전도성 기판의 두께 편차를 줄이도록 홈이 형성될 수 있다. 또한, 상기 전도성 기판의 하면에는 광추출효율을 높이기 위해 거칠기(roughness)를 제공하도록 요철이 형성될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 발광 적층물은 사다리꼴 뿔 구조를 가질 수 있다. 이 경우, 상기 p측 전극은 상기 사다리꼴 뿔 구조의 모서리부 이외의 영역 상에 선택적으로 형성될 수 있다. 또한 상기 사다리꼴 뿔 구조의 모서리부 가 제거될 수 있다. 상기 모서리부가 제거된 부분에는 SiO2 등으로 된 패시베이션막이 형성될 수 있다.
본 발명의 다른 실시형태에 따르면, 상기 발광 적층물은 꼭지점이 제거된 피라미드 구조를 가질 수 있다. 이 경우, 상기 피라미드 구조의 상면부에는 활성층이 형성되어 있지 않다. 바람직하게는, 상기 파라미드 구조의 상면에는 SiO2 등으로 된 패시베이션막이 형성될 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명에 따른 반도체 발광 다이오드의 제조 방법은, 전도성 기판의 상면이 복수의 3차원 형상을 갖도록 상기 전도성 기판을 처리하는 단계와; 3차원 형상을 갖는 상기 전도성 기판 상면에 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층을 순차적으로 성장시켜 3차원 구조의 발광 적층물을 형성하는 단계와; 상기 p형 질화물 반도체층 상에 복수의 p측 전극을 형성하는 단계와; 상기 전도성 기판 하면에 복수의 n측 전극을 형성하는 단계와; 상기 결과물을 개별 소자별로 분리하는 단계를 포함한다.
바람직하게는, 상기 전도성 기판의 두께는 50㎛ 이상이다. 또한, 바람직하게는, 상기 전도성 기판 처리 단계는, 상기 전도성 기판의 상면이 10 내지 1000㎛ 크기의 3차원 형상을 갖도록 실시한다. 상기 전도성 기판 처리 단계는, 휠(wheel)을 사용하여 실시될 수 있다. 또한, 상기 전도성 기판 처리 단계는, 다이아몬드 펜슬(diamond pencile)을 사용하여 실시될 수 있다.
바람직하게는, 상기 발광 적층물 형성 단계에서, 상기 활성층은 c면, a면 및 n면 중 적어도 하나의 면을 포함하도록 성장된다.
바람직한 실시형태에 따르면, 상기 p측 전극 형성 단계에서 상기 p측 전극은, 상기 3차원 구조의 면이 만나는 부분 이외의 영역 상에만 선택적으로 형성될 수 있다.
바람직한 실시형태에 따르면, 상기 발광 적층물 형성 단계와 상기 p측 전극 형성 단계 사이에, 상기 3차원 구조의 면이 만나는 부분(모서리, 꼭지점, 골 등)을 제거하는 단계를 더 포함할 수 있다. 바람직하게는, 상기 3차원 구조의 면이 만나는 부분(모서리, 꼭지점, 골 등)을 제거한 후에는 그 제거된 부분에 SiO2 등으로 된 패시베이션막을 형성하는 단계를 더 포함할 수 있다.
바람직한 실시형태에 따르면, 상기 n측 전극 형성 단계 전에, 상기 전도성 기판의 두께 편차를 줄이도록 상기 전도성 기판 하면에 홈을 형성하는 단계를 더 포함할 수 있다. 또한, 상기 n측 전극 형성 단계 전에, 상기 전도성 기판 하면에 거칠기를 제공하도록 요철을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 전도성 기판 처리 단계는, 상기 전도성 기판의 상면이 다수의 사다리꼴 뿔 구조를 형성하도록 실시될 수 있다. 이 경우, 상기 발광 적층물 형성 단계 후에, 상기 사다리꼴 뿔 구조의 모서리부에 형성된 발광 적층물 부분을 제거하는 단계를 더 포함할 수 있다. 발광 적층물 부분이 제거된 상기 모서리부에는 패시베이션막이 형성될 수 있다.
본 발명의 다른 실시형태에 따르면, 상기 전도성 기판 처리 단계는, 상기 전도성 기판 상면에 다수의 V자형 홈이 형성되도록 실시될 수 있다. 이 경우, 바람직하게는, 상기 발광 적층물 형성단계 후에, 상기 V자형 홈들의 꼭지점부와 골부에 형성된 발광 적층물 부분을 제거하는 단계를 더 포함한다. 상기 제거된 부분에는 패시베이션막이 형성될 수 있다.
본 발명에 따르면, 기판 자체(특히, 기판의 상면)가 3차원 형상을 갖는다. 따라서, 기판 상에 성장된 발광 적층물(n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층)은 기판 상면의 형상을 따라 3차원 구조를 갖게 된다. 이에 따라 수십 ㎛이상의 크기를 갖는 3차원 구조의 발광 적층물을 형성하는 것은 용이하고, 상기 3차원 구조의 모서리 또는 꼭지점등에 존재하는 결정 결함의 악영향을 쉽게 억제할 수 있다. 뿐만 아니라 3차원 구조의 활성층을 구비함으로써, 본 발명의 발광 다이 오드는 칩 크기 변화 없이 증가된 내부광자효율을 갖게 된다.
본 명세서에서 질화물 반도체는 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 의미한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 2는 본 발명의 일 실시형태에 따른 반도체 발광 다이오드의 단면도이다. 도 2를 참조하면, 질화갈륨계(GaN계) 기판(100)과 그 위에 형성된 발광 적층물(109)을 포함한다. GaN계 기판(100)은 3차원 형상의 상면을 갖는다. 특히 본 실시형태에서는 GaN계 기판(100) 상면은 사다리꼴 뿔 형상으로 되어 있다. 따라서, 그 위에 형성된 발광 적층물(109) 역시 사다리꼴 뿔 형상의 3차원 형상을 갖는다. 발광 적층물(109)은 기판(101) 상에 순차 적층된 n형 질화물 반도체층(103), 활성층(105) 및 p형 질화물 반도체층(107)을 포함한다.
p형 질화물 반도체층(107) 상에는 p측 전극(110)이 형성되어 있고, 기판(101) 하면에는 n측 전극(120)이 형성되어 있다. 바람직하게는, 상기 기판(101) 하면이 광출사면이 된다. 따라서, p측 전극(110)은 오믹 컨택용 금속막과 그 위에 형성된 반사용 금속막을 구비할 수 있다.
발광 적층물(109)은 기본적으로 3차원 구조를 갖기 때문에, 칩 크기의 증가 없이도 보다 넓은 활성층(105) 면적을 확보할 수 있다. 따라서, 동작 전류 밀도가 낮아지고, 내부광자효율은 높아진다. 증대된 효율은 반도체 발광 다이오드(100)로 하여금 일반조명용으로 사용되기에 적합하도록 기여한다.
기판(101) 상면이 수십 ㎛이상의 크기(a)를 갖는 3차원 형상를 갖도록, 상기 기판(101)의 두께는 50㎛ 이상인 것이 바람직하다. 바람직하게는, 발광 적층물(109)이 이루는 3차원 구조의 크기(b)는 10이상 1000㎛이하이다. 기판(101) 상면 자체가 3차원 형상으로 이루어져 있기 때문에, 수십 ㎛ 내지 수백 ㎛의 크기의 3차원 구조를 갖도록 발광 적층물(109)을 형성하기가 용이하다.
일반적으로 3차원 구조를 갖는 발광 적층물은, 3차원 구조의 면이 만나는 부분(예컨대, 모서리부, 꼭지점부 또는 골부 등)에서 상대적으로 많은 결함을 갖는다. 수십 ㎛이상 크기의 3차원 구조를 갖는 발광 적층물을 용이하게 형성할 수 있 으므로, 결정 결함이 상대적으로 많은 부분(3차원 구조의 면이 만나는 부분)을 공정 처리하기가 쉬워진다. 예컨대, 3차원 구조의 모서리부 등을 식각에 의해 용이하게 제거할 수 있게 된다.
또한, 발광 적층물(109)이 형성하는 3차원 구조의 크기가 수십㎛ 이상이므로, 모서리부 등의 결정 결함이 다른 부분에 미치는 악영향이 상대적으로 작아지게 된다. 따라서, 본 실시형태에 따른 반도체 발광 다이오드는 결정 결함이 적고 고효율의 출력광을 얻기에 적합하다.
바람직하게는, 상기 활성층은 c면, a면 및 n면 중 적어도 하나의 면을 포함함으로써, 양질의 결정 품질을 가질 수 있다. 이러한 결정면을 갖는 활성층을 형성하기 위해서는, 3차원 구조를 갖는 GaN계 기판(10)의 상면이 c면, a면 및 n형 중 적어도 하나를 포함하여야 한다.
도 2에 도시된 바와 같이, p측 전극(110)은 상대적으로 높은 결정결함 밀도를 갖는 모서리부(C, D, E) 이외의 영역 상에만 선택적으로 형성되어 있다. 이와 같이 모서리부(C, D, E) 이외에만 p측 전극을 형성함으로써, 양질의 결정 품질을 갖는 활성층 부분으로만 전류가 흐르게 된다. 이에 따라, 누설전류를 줄이고 발광 효율을 더욱 높일 수 있다. 따라서, 모서리부(C, D, E)이외의 영역에만 p측 전극을 선택적으로 형성하는 것은, 결정 결함으로 인한 악영향을 억제하는 공정 처리에 해 당한다.
도 3은 본 발명의 다른 실시형태에 따른 반도체 발광 다이오드의 단면도이다. 도 3의 반도체 발광 다이오드(100')에서는, 3차원 구조를 갖는 발광 적층물(109)의 모서리부(C, D, E)가 식각 등에 의해 제거되어 있다. 이와 같이 모서리부(C, D, E)를 제거함으로써, 모서리부에 존재하는 상당량의 결정 결함도 함께 제거되고, 이에 따라, 결정 결함으로 인한 악영향이 감소 또는 억제된다. 모서리부(C, D, E)가 제거된 부분에는 예컨대, SiO2 등의 절연물질로 된 패시베이션막이 형성될 수 있다(도 12의 도면부호 150 참조). 이러한 패시베이션막은 p측 전극(110)과 활성층(105)이 직접 접촉하는 것을 방지할 뿐만 아니라, 모서리부(C, D, E)를 통한 원하지 않는 전류 흐름을 차단한다.
또한, 광출사면인 GaN계 기판(101) 하면에는 거칠기를 제공하는 요철(102)이 형성될 수 있다, 이러한 요철(102)은 기판(101)과 외부 환경(예컨대, 공기 또는 몰딩 수지 등) 간의 굴절율 차이로 인한 전반사 가능성을 줄여줌으로써, 광추출 효율을 향상시킨다.
도 4는 본 발명의 또 다른 실시형태에 따른 반도체 발광 다이오드의 단면도이다. 도 4의 반도체 발광 다이오드(100'')에서는, 기판(101) 하면에 홈(170)이 형 성되어 있다. 이 홈(170)에 의해 기판(101) 두께(R1, R2, R3)의 편차가 줄어들게 된다. 이와 같이, 홈(170)에 의해 기판(101) 두께의 편차가 감소됨에 따라, 기판(101)을 통과하는 전류 경로의 편차가 줄어들게 된다. 따라서, 보다 균일하게 전류가 흐를 수 있게 되어, 동작 전압이 낮아지고 전류 밀도가 국소적으로 집중하는 현상이 방지된다. 요컨대, 기판(101) 하면에 형성된 홈(170)은 전류 확산을 촉진하는 역할을 한다. 반도체 발광 다이오드(100'')의 기타 다른 장점은 이미 설명한 바와 마찬가지이다.
도 5에 도시된 바와 같이, 기판(101) 두께 편차를 줄여주는 홈(170)이 형성된 경우에도, 홈(170)을 이루는 기판 하면에 요철(102)을 형성할 수 있다. 이와 같이 기판 하면에 홈(170)과 함께 요철(102)을 형성함으로써, 반도체 발광 다이오드(100''')의 광추출 효율과 전류의 균일성을 동시에 향상시킬 수 있다.
도 6은 본 발명의 또 다른 실시형태에 따른 반도체 발광 다이오드의 단면도이다. 본 실시형태의 반도체 발광 다이오드(200)에서는, GaN계 기판(201)의 상면이 피라미드 형상(특히, 상부의 꼭지점이 제거된 피라미드 형상)를 갖는다. 따라서, 피라미드 형상의 기판(201) 상면에 n형 질화물 반도체층(203), 활성층(205) 및 p형 질화물 반도체층(207)이 순차 적층되어 형성된 발광 적층물(209)도 피라미드 구조를 갖게 된다.
도 6에 도시된 바와 같이, 발광 적층물(209)이 형성하는 피라미드 구조의 상면부에는 활성층이 형성되어 있지 않다. 발광 적층물(209)이 피라미드의 꼭지점을 포함할 경우, 상기 꼭지점부의 활성층에는 상당히 많은 결정 결함이 존재하게 된다. 이러한 꼭지점부의 활성층의 제거함으로써, 결함으로 인한 악영향을 감소 또는 억제할 수 있다. 또한 광추출 효율을 향상시키기 위해, 기판(201) 하면에 요철(202)을 형성할 수 있다.
꼭지점이 제거되어 드러나는 피라미드 구조의 상면에는 패시베이션막(250)이 형성될 수 있다. 이러한 패시베이션막(250)은 피라미드 구조의 상면을 통한 전류 흐름을 차단함과 동시에 p측 전극(210)과 활성층(250) 간의 접촉을 방지한다. 상기 패시베이션막은 SiO2 또는 SiNX 등의 절연물질로 형성될 수 있다.
본 실시형태의 반도체 발광 다이오드(200)에서도, 전술한 반도체 발광 다이오드(100)와 같은 장점을 얻을 수 있다. 즉, 기본적으로는 발광 적층물(209)이 3차원 구조(특히, 피라미드 구조)를 가짐으로써, 동작 전류 밀도 감소와 이에 따른 내부광자효율 증가 효과를 얻게 된다. 또한, 기판(201) 상면 자체가 3차원 형상을 가짐으로써, 수십 ㎛ 내지 수백 ㎛ 크기의 3차원 구조를 갖는 발광 적층물(209)을 용이하게 얻을 수 있다. 이에 따라, 결정 결함으로 인한 악영향을 줄이면서도 활성층의 면적 증가 효과를 가져올 수 있다.
전술한 실시형태에서는 기판(101)으로서 GaN계 기판을 사용하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 질화물 반도체 발광 다이오드를 제조할 수 있는 전도성 기판이라면 어느 것이나 가능하다. 예컨대, GaN계 기판 대신에 SiC 기판을 사용할 수도 있다.
이하, 도 7 내지 도 22를 참조하여, 본 발명의 다양한 실시형태에 따른 반도체 발광 다이오드의 제조방법을 설명한다. 이 제조 방법들은 웨이퍼 상태의 기판으로부터 다수의 발광 다이오드 칩들을 얻는데에 사용될 수 있다.
도 7 내지 도 12는 본 발명의 일 실시형태에 따른 반도체 발광 다이오드의 제조 방법을 설명하기 위한 단면도들이다.
먼저, 도 7과 같이 GaN계 기판(101)을 준비한다(전술한 바와 같이, GaN계 기판 대신에 SiC 등의 다른 전도성 기판을 사용할 수도 있음). 바람직하게는, 상기 전도성 기판의 두께는 50㎛ 이상이다. 그 후, 도 8에 도시된 바와 같이 기판(101) 상면이 다수의 3차원 형상을 갖도록 GaN계 기판(101)을 처리한다. 예컨대, 휠(wheel)로 소잉(sawing)하거나 다이아몬드 펜슬(diamond pencile)로 스크라이빙(scribing)함으로써, 기판(101) 상면에 다수의 사다리꼴 뿔 구조를 형성할 수 있다.
상기 기판 처리는, 10 내지 1000㎛ 크기의 3차원 형상이 형성되도록 실시하 는 것이 바람직하다. 또한, 처리된 기판(101) 상면이 c면, a면 및 m면 중 적어도 하나를 포함하도록 기판을 처리하는 것이 바람직하다. 이로써 나중에 c면, a면 또는 m면에서의 질화물 반도체층 성장이 가능하기 때문이다.
그 후, 도 9에 도시된 바와 같이, 기판(101) 상면에 n형 질화물 반도체층(103), 활성층(105) 및 p형 질화물 반도체층(107)을 순차적으로 에피택셜 성장시키다. 이에 따라, 기판(101) 상에는 3차원 구조(특히, 다수의 사다리꼴 뿔 구조)를 갖는 발광 적층물(103, 105, 107)을 얻게 된다. 바람직하게는, c면, a면 및 n면 중 적어도 하나의 면에서 활성층(105)이 성장되도록 한다. 다음으로, 식각 등에 의해 사다리꼴 뿔 구조의 모서리부를 제거한다. 모서리부 제거와 함께 상당량의 결정 결함도 같이 제거된다. 상기 모서리부가 제거된 부분에는 SiO2 등으로 된 패시베이션막(150)을 형성한다.
다음으로, 도 10에 도시된 바와 같이, p형 질화물 반도체층(107) 상에 p측 전극(112)을 형성한다. 이 p측 전극(112)은 오믹 컨택용 금속막과 반사용 금속막의 다층막 형태로 형성될 수 있다. p측 전극(112)은 도 10에 도시된 것과 달리, 발광 적층물의 3차원 형상을 따라 얇게 형성될 수도 있다(도 3 참조).
그 후, 도 11에 도시된 바와 같이, 기판(101) 하면에 n측 전극(120)을 형성 한다. 다음으로, 도 12에 도시된 바와 같이, 다이싱 공정 등을 통해 n측 전극(120)이 형성된 결과물을 개별 소자별로 분리 또는 절단하여 다수의 반도체 발광 다이오드를 얻는다. n측 전극(120)을 형성하기 전에 기판(101) 하면에 거칠기를 제공하도록 기판(101) 하면에 요철을 형성할 수도 있다(도 3 참조).
상기 실시형태에서는 모서리부를 제거한 후 패시베이션막(150)을 형성하였지만, 본 발명이 이에 한정되는 것은 아니다. 즉, 모서리부 제거 없이, 모서리부 이외의 영역에만 p측 전극을 선택적으로 형성할 수도 있다(도 2 참조).
도 13 내지 도 15는 본 발명의 다른 실시형태에 따른 반도체 발광 다이오드의 제조 방법을 설명하기 위한 단면도들이다. 이 실시형태는 도 5에 도시된 발광 다이오드(100''')를 얻기위해 채용될 수 있다(다만, 모서리부 제거 단계, 패시베이션막(150) 형성 단계는 선택적으로 채용될 수 있음).
먼저 도 7 내지 도 10을 참조하여 설명한 공정 단계를 거친 후, 도 13에 도시된 바와 같이, 기판(101) 하면을 가공하여 기판(101)의 두께 편차를 줄이도록 홈을 형성한다. 이러한 홈 형성 단계는 발광 적층물(103, 105, 107) 형성 단계 또는 p측 전극(112) 형성 단계 전에 실시할 수도 있다.
다음으로, 도 14에 도시된 바와 같이, 홈(17)을 갖는 기판 하면에 거칠기를 제공하는 요철을 형성하고, n측 전극(120)을 형성한다. 그 후, 도 15에 도시된 바와 같이, n측 전극(120)이 형성된 결과물을 개별 소자별로 분리 또는 절단한다. 이에 따라, 다수의 반도체 발광 다이오드를 얻게 된다. 필요에 따라 요철 형성 단계를 생략할 수도 있다(도 4 참조).
도 13 내지 도 15를 참조하여 설명한 상기 실시형태에서도, 필요에 따라 모서리부 제거 단계와 패시베이션막 형성 단계를 생략하고 p측 전극을 모서리부 이외의 부분에만 선택적으로 형성할 수 있다(도 5 참조).
도 16 내지 도 22는 본 발명의 또 다른 실시형태에 따른 반도체 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다. 이 실시형태에는 도 6에 도시된 반도체 발광 다이오드(200)를 얻기 위해 채용될 수 있다.
먼저, 도 16에 도시된 바와 같이, GaN계 기판(201)의 상면을 가공 처리하여 기판(201) 상면에 다수의 V자형 홈을 형성한다. 이에 따라, 기판(201) 상면에는 다수의 피라미드 형상(3차원 형상)이 형성된다. 그 후, 도 17에 도시된 바와 같이, 기판(201) 상면에 n형 질화물 반도체층(203), 활성층(205) 및 p형 질화물 반도체층(207)을 성장시켜 3차원 구조(피라미드 구조)의 발광 적층물(203, 205, 207)을 얻는다.
다음으로, 도 18에 도시된 바와 같이, 상기 V자형 홈들의 꼭지점부와 골부에 형성된 발광 적층물 부분(즉, 상기 피라미드 구조의 꼭지점 및 골부에 형성된 발광 적층물 부분)를 식각 등으로 제거하고, 그 제거된 꼭지점 및 골부에 패시베이션막(250)을 형성한다.
다음으로, 도 19에 도시된 바와 같이, p형 질화물 반도체층(207) 상에 p측 전극(213)을 형성한다. p측 전극(213)은 오믹 컨택용 금속막(211)과 반사용 금속막(212)의 적층체로 형성될 수 있다. p측 전극(213)은 도 19에 도시된 바와 달리, 발광 적층물의 형상을 따라 얇게 형성될 수도 있다(도 6 참조).
그 후, 도 20에 도시된 바와 같이, 기판(202) 하면에 거칠기를 제공하는 요철(202)을 형성하고, n측 전극(220)을 형성한다. 다음으로, n측 전극(220)이 형성된 결과물을 개별 소자별로 분리하여 다수의 반도체 발광 다이오드를 얻는다.
상기한 바와 같이 3차원 형상의 기판을 이용하여 3차원 구조의 발광 적층물을 형성함으로써, 칩 크기의 증가 없이도 활성층의 면적은 약 20 내지 100% 정도로 증가될 수 있다. 이에 따라, 반도체 발광 다이오드의 내부양자효율은 5 내지 40% 가량 증가된다. 또한, 동작 전류 밀도의 감소에 따라 동작 전압 역시 감소하기 때문에, 전력 효율이 5 내지 10% 가량 향상시킬 수 있다. 나아가, 전류 밀도의 감소로 발광 다이오드의 수명이 증가되어 소자의 신뢰성도 개선된다. 칩 크기 증가 없 이 활성층 면적을 증가시킬 수 있기 때문에 동일 성능을 내는 소자를 더욱 작은 크기로 제조할 수 있고, 이에 따라 제조 비용이 저감된다.
전술한 실시형태에서는, 발광 적층물은 사다리꼴 뿔 구조 또는 피라미드 구조를 갖고 있으나, 본 발명이 이에 한정되는 것은 아니다. 발광 적층물은 예컨대, '단면이 삼각형인 스트라이프(stripe) 구조' 등 다른 다양한 3차원 구조를 가질 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
이상 설명한 바와 같이 본 발명에 따르면, 기판 자체를 3차원 형상으로 만들어줌으로써, 그 위에 형성된 발광 적층물은 칩 크기의 변화 없이도 더 넓은 면적을 갖게되고, 결정 결함으로 인한 악영향을 줄일 수 있다. 이에 따라, 동작 전류 밀도가 감소되고, 내부광자효율이 향상되며, 소자의 신뢰성이 높아진다. 동작 전류 밀도 감소에 따라 동작 전압 역시 감소하여 전력 효율이 향상된다.

Claims (35)

  1. 3차원 형상의 상면을 갖는 전도성 기판과;
    상기 전도성 기판 상에 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층이 순차 적층되어 형성된 3차원 구조의 발광 적층물과;
    상기 p형 반도체층 상에 형성된 p측 전극과;
    상기 전도성 기판 하면에 형성된 n측 전극을 포함하는 것을 특징으로 하는 반도체 발광 다이오드.
  2. 제1항에 있어서,
    상기 전도성 기판은 질화물 반도체 기판 또는 SiC 기판인 것을 특징으로 하는 반도체 발광 다이오드.
  3. 제1항에 있어서,
    상기 전도성 기판의 두께는 50㎛ 이상인 것을 특징으로 하는 반도체 발광 다이오드.
  4. 제1항에 있어서,
    상기 3차원 구조의 크기는 10이상 1000㎛이하인 것을 특징으로 하는 반도체 발광 다이오드.
  5. 제1항에 있어서,
    상기 활성층은 c면, a면 및 n면 중 적어도 하나의 면을 포함하는 것을 특징으로 하는 반도체 발광 다이오드.
  6. 제1항에 있어서,
    상기 p측 전극은 상기 3차원 구조의 면이 만나는 부분 이외의 영역 상에만 선택적으로 형성되어 있는 것을 특징으로 하는 반도체 발광 다이오드.
  7. 제1항에 있어서,
    상기 3차원 구조의 면이 만나는 부분에서는 상기 발광 적층물이 제거되어 있는 것을 특징으로 하는 반도체 발광 다이오드.
  8. 제7항에 있어서,
    상기 발광 적층물이 제거된 부분에는 패시베이션막이 형성되어 있는 것을 특징으로 하는 반도체 발광 다이오드.
  9. 제1항에 있어서,
    상기 전도성 기판의 하면에는 상기 전도성 기판의 두께 편차를 줄이도록 홈이 형성되어 있는 것을 특징으로 하는 반도체 발광 다이오드.
  10. 제1항에 있어서,
    상기 전도성 기판의 하면은 거칠기를 제공하도록 요철이 형성되어 있는 것을 특징으로 하는 반도체 발광 다이오드.
  11. 제1항에 있어서,
    상기 발광 적층물은 사다리꼴 뿔 구조를 갖는 것을 특징으로 하는 반도체 발광 다이오드.
  12. 제11항에 있어서,
    상기 p측 전극은 상기 사다리꼴 뿔 구조의 모서리부 이외의 영역 상에 선택적으로 형성되어 있는 것을 특징으로 하는 반도체 발광 다이오드.
  13. 제11항에 있어서,
    상기 사다리꼴 뿔 구조의 모서리부가 제거된 것을 특징으로 하는 반도체 발광 다이오드.
  14. 제13항에 있어서,
    상기 모서리부가 제거된 부분에는 패시베이션막이 형성되어 있는 것을 특징으로 하는 반도체 발광 다이오드.
  15. 제1항에 있어서,
    상기 발광 적층물은 꼭지점이 제거된 피라미드 구조를 갖는 것을 특징으로 하는 반도체 발광 다이오드.
  16. 제15항에 있어서,
    상기 피라미드 구조의 상면부에는 활성층이 형성되어 있지 않는 것을 특징으로 하는 반도체 발광 다이오드.
  17. 제16항에 있어서,
    상기 파라미드 구조의 상면에는 패시베이션막이 형성되어 있는 것을 특징으로 하는 반도체 발광 다이오드.
  18. 전도성 기판의 상면이 복수의 3차원 형상을 갖도록 상기 전도성 기판을 처리하는 단계와;
    3차원 형상을 갖는 상기 전도성 기판 상면에 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층을 순차적으로 성장시켜 3차원 구조의 발광 적층물을 형성하는 단계와;
    상기 p형 질화물 반도체층 상에 복수의 p측 전극을 형성하는 단계와;
    상기 전도성 기판 하면에 복수의 n측 전극을 형성하는 단계와;
    상기 결과물을 개별 소자별로 분리하는 단계를 포함하는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  19. 제18항에 있어서,
    상기 전도성 기판은 질화갈륨계 기판 또는 SiC 기판인 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  20. 제18항에 있어서,
    상기 전도성 기판의 두께는 50㎛ 이상인 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  21. 제18항에 있어서,
    상기 전도성 기판 처리 단계는, 상기 전도성 기판의 상면이 10 내지 1000㎛ 크기의 3차원 형상을 갖도록 실시하는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  22. 제18항에 있어서,
    상기 전도성 기판 처리 단계는, 휠을 사용하여 실시되는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  23. 제18항에 있어서,
    상기 전도성 기판 처리 단계는, 다이아몬드 펜슬을 사용하여 실시되는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  24. 제18항에 있어서,
    상기 발광 적층물 형성 단계에서, 상기 활성층은 c면, a면 및 n면 중 적어도 하나의 면을 포함하도록 성장되는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  25. 제18항에 있어서,
    상기 p측 전극 형성 단계에서 상기 p측 전극은, 상기 3차원 구조의 면이 만나는 부분 이외의 영역 상에만 선택적으로 형성되는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  26. 제18항에 있어서,
    상기 발광 적층물 형성 단계와 상기 p측 전극 형성 단계 사이에, 상기 3차원 구조의 면이 만나는 부분을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  27. 제26항에 있어서,
    상기 3차원 구조의 면이 만나는 부분을 제거한 후에는, 상기 제거된 부분에 패시베이션막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  28. 제18항에 있어서,
    상기 n측 전극 형성 단계 전에, 상기 전도성 기판의 두께 편차를 줄이도록 상기 전도성 기판 하면에 홈을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  29. 제18항에 있어서,
    상기 n측 전극 형성 단계 전에, 상기 전도성 기판 하면에 거칠기를 제공하도록 요철을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  30. 제18항에 있어서,
    상기 전도성 기판 처리 단계는, 상기 전도성 기판의 상면이 다수의 사다리꼴 뿔 구조를 형성하도록 실시되는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  31. 제30항에 있어서,
    상기 발광 적층물 형성 단계 후에, 상기 사다리꼴 뿔 구조의 모서리부에 형성된 발광 적층물 부분을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  32. 제31항에 있어서,
    상기 발광 적층물 부분을 제거하는 단계 후에, 상기 모서리부에 패시베이션막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  33. 제18항에 있어서,
    상기 전도성 기판 처리 단계는, 상기 전도성 기판 상면에 다수의 V자형 홈이 형성되도록 실시되는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  34. 제33항에 있어서,
    상기 발광 적층물 형성단계 후에, 상기 V자형 홈들의 꼭지점부와 골부에 형성된 발광 적층물 부분을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
  35. 제34항에 있어서,
    상기 발광 적층물 부분을 제거하는 단계 후에, 상기 꼭지점부 및 골부에 패 시베이션막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광 다이오드 제조 방법.
KR1020050132250A 2005-12-28 2005-12-28 반도체 발광 다이오드 및 그 제조 방법 KR100649769B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050132250A KR100649769B1 (ko) 2005-12-28 2005-12-28 반도체 발광 다이오드 및 그 제조 방법
US11/594,758 US7872266B2 (en) 2005-12-28 2006-11-09 Semiconductor light emitting diode and method for manufacturing the same
US12/881,440 US8716043B2 (en) 2005-12-28 2010-09-14 Method for manufacturing semiconductor light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132250A KR100649769B1 (ko) 2005-12-28 2005-12-28 반도체 발광 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100649769B1 true KR100649769B1 (ko) 2006-11-27

Family

ID=37713570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132250A KR100649769B1 (ko) 2005-12-28 2005-12-28 반도체 발광 다이오드 및 그 제조 방법

Country Status (2)

Country Link
US (2) US7872266B2 (ko)
KR (1) KR100649769B1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010011201A1 (en) * 2008-07-21 2010-01-28 Pan Shaoher X Light emitting device
US7956370B2 (en) 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
US8217418B1 (en) 2011-02-14 2012-07-10 Siphoton Inc. Semi-polar semiconductor light emission devices
US8283676B2 (en) 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8313963B2 (en) 2007-06-12 2012-11-20 Siphoton Inc. Light emitting device
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
US8674383B2 (en) 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
KR101491139B1 (ko) * 2007-12-20 2015-02-06 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US9159877B2 (en) 2012-11-05 2015-10-13 Samsung Electronics Co., Ltd. Nano-structured light-emitting device and methods for manufacturing the same
KR20200058833A (ko) * 2018-11-20 2020-05-28 한국과학기술원 액티브 매트릭스 구동 방식의 마이크로 led

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982205B2 (en) * 2006-01-12 2011-07-19 National Institute Of Advanced Industrial Science And Technology III-V group compound semiconductor light-emitting diode
EP2092577A2 (en) * 2006-12-05 2009-08-26 Nano Terra Inc. Edge-emitting light-emitting diode arrays and methods of making and using the same
US7947990B2 (en) * 2008-03-19 2011-05-24 Infineon Technologies Ag Light emitting diode with side electrodes
US8134163B2 (en) 2008-08-11 2012-03-13 Taiwan Semiconductor Manfacturing Co., Ltd. Light-emitting diodes on concave texture substrate
KR100986440B1 (ko) * 2009-04-28 2010-10-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20110131801A (ko) * 2010-05-31 2011-12-07 삼성전자주식회사 발광 소자 및 다중 파장의 광을 만드는 방법
TW201240145A (en) * 2011-03-21 2012-10-01 Walsin Lihwa Corp Light emitting diode and method of manufacturing the same
RU2015132897A (ru) * 2013-01-08 2017-02-14 Конинклейке Филипс Н.В. Светоизлучающее диодное устройство специальной формы для улучшенной эффективности испускания света
FR3077680B1 (fr) * 2018-02-07 2020-02-28 Aledia Emetteur, dispositif emetteur et ecran d'affichage et procede de fabrication associes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040043102A (ko) * 2001-10-10 2004-05-22 소니 가부시끼 가이샤 반도체 발광소자, 화상표시장치 및 조명장치와 그 제조방법
JP2005011944A (ja) 2003-06-18 2005-01-13 Sumitomo Electric Ind Ltd 発光装置
KR20050106356A (ko) * 2003-03-20 2005-11-09 소니 가부시키가이샤 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법
JP2005328073A (ja) 2005-06-21 2005-11-24 Toshiba Corp 半導体発光素子の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2107547T3 (es) * 1991-07-22 1997-12-01 Sumitomo Electric Industries Material duro con revestimiento de diamante y procedimiento de fabricacion de este material.
JP3517091B2 (ja) * 1997-07-04 2004-04-05 東芝電子エンジニアリング株式会社 窒化ガリウム系半導体発光素子およびその製造方法
JP4083866B2 (ja) * 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JP4115051B2 (ja) * 1998-10-07 2008-07-09 キヤノン株式会社 電子線装置
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP3906654B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
WO2003019678A1 (fr) * 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
DE10148227B4 (de) * 2001-09-28 2015-03-05 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip, Verfahren zu dessen Herstellung und strahlungsemittierendes Bauelement
JP3815335B2 (ja) * 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US7338827B2 (en) * 2003-03-25 2008-03-04 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor laser and method for fabricating the same
JP2006179511A (ja) * 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040043102A (ko) * 2001-10-10 2004-05-22 소니 가부시끼 가이샤 반도체 발광소자, 화상표시장치 및 조명장치와 그 제조방법
KR20050106356A (ko) * 2003-03-20 2005-11-09 소니 가부시키가이샤 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법
JP2005011944A (ja) 2003-06-18 2005-01-13 Sumitomo Electric Ind Ltd 発光装置
JP2005328073A (ja) 2005-06-21 2005-11-24 Toshiba Corp 半導体発光素子の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8268648B2 (en) 2007-06-12 2012-09-18 Siphoton Inc. Silicon based solid state lighting
US7956370B2 (en) 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
US8313963B2 (en) 2007-06-12 2012-11-20 Siphoton Inc. Light emitting device
KR101491139B1 (ko) * 2007-12-20 2015-02-06 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
WO2010011201A1 (en) * 2008-07-21 2010-01-28 Pan Shaoher X Light emitting device
US8283676B2 (en) 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8674383B2 (en) 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8217418B1 (en) 2011-02-14 2012-07-10 Siphoton Inc. Semi-polar semiconductor light emission devices
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
US9159877B2 (en) 2012-11-05 2015-10-13 Samsung Electronics Co., Ltd. Nano-structured light-emitting device and methods for manufacturing the same
US9583672B2 (en) 2012-11-05 2017-02-28 Samsung Electronics Co., Ltd. Nano-structured light-emitting device and methods for manufacturing the same
KR20200058833A (ko) * 2018-11-20 2020-05-28 한국과학기술원 액티브 매트릭스 구동 방식의 마이크로 led
KR102153182B1 (ko) 2018-11-20 2020-09-07 한국과학기술원 액티브 매트릭스 구동 방식의 마이크로 led

Also Published As

Publication number Publication date
US7872266B2 (en) 2011-01-18
US8716043B2 (en) 2014-05-06
US20100330717A1 (en) 2010-12-30
US20070145382A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
KR100649769B1 (ko) 반도체 발광 다이오드 및 그 제조 방법
JP5283436B2 (ja) 窒化物系半導体発光素子
KR101629343B1 (ko) 에피택시 구조체 및 나노 패턴화 기판의 제조 방법
KR101282775B1 (ko) 수직형 발광 소자 및 그 제조방법
KR20110128545A (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR20090094162A (ko) 여러 파장의 광을 방출하도록 구성된 반도체 발광 장치
JP2007258700A (ja) 垂直型発光素子及びその製造方法
KR20120140227A (ko) 반도체 발광 소자 및 그 제조 방법
KR20080033544A (ko) Ⅲ족 질화물 반도체 발광소자
KR20130012376A (ko) 반도체 발광소자 제조방법
KR101123010B1 (ko) 반도체 발광소자 및 그 제조방법
KR20060097512A (ko) 질화물 반도체 수직 전극형 발광 다이오드 및 그 제조방법
CN105633229B (zh) 发光二极管及其制作方法
TWI466327B (zh) 晶圓級發光二極體結構之製造方法
TWI533471B (zh) 半導體元件
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
JP2004228290A (ja) 半導体発光素子及びその製造方法
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
JP5025199B2 (ja) Ｉｉｉ族窒化物半導体発光素子
KR100752721B1 (ko) 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
US20120161175A1 (en) Vertical structure light emitting diode and method of manufacturing the same
KR20110091245A (ko) 반도체 발광소자 및 그 제조방법
KR20110041683A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR100663910B1 (ko) 발광 소자 및 이의 제조 방법
KR100765722B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110916

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee