KR102153182B1 - 액티브 매트릭스 구동 방식의 마이크로 led - Google Patents

액티브 매트릭스 구동 방식의 마이크로 led Download PDF

Info

Publication number
KR102153182B1
KR102153182B1 KR1020180143432A KR20180143432A KR102153182B1 KR 102153182 B1 KR102153182 B1 KR 102153182B1 KR 1020180143432 A KR1020180143432 A KR 1020180143432A KR 20180143432 A KR20180143432 A KR 20180143432A KR 102153182 B1 KR102153182 B1 KR 102153182B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
active matrix
type semiconductor
emitting structure
Prior art date
Application number
KR1020180143432A
Other languages
English (en)
Other versions
KR20200058833A (ko
Inventor
조용훈
심영출
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020180143432A priority Critical patent/KR102153182B1/ko
Publication of KR20200058833A publication Critical patent/KR20200058833A/ko
Application granted granted Critical
Publication of KR102153182B1 publication Critical patent/KR102153182B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H01L27/1214—
    • H01L33/0008—
    • H01L33/145—
    • H01L33/32—
    • H01L33/34—
    • H01L33/36—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162—Current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/826—Materials of the light-emitting regions comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 일 실시예에 따르는 액티브 매트릭스 구동 방식의 마이크로 LED는, 기판; 상기 기판상에 형성되는 n-형 반도체층; 상기 n-형 반도체층과 연결 형성되는 발광 구조체층; 상기 n-형 반도체층의 적어도 일부 영역과 전기적으로 연결되는 n-형 전극층; 상기 발광 구조체층 상에 상기 발광 구조체층의 전체 또는 일부가 내부에 묻히도록 형성되는 p-형 반도체층; 및 상기 p-형 반도체층의 적어도 일부 상에 형성되는 p-형 전극층;을 포함하는 발광부와 액티브 매트릭스 방식으로 구동하는 구동 회로부를 포함하고, 상기 발광 구조체층은, 각각 서로 다른 파장의 빛을 발하는 복수 개의 구분되는 영역들을 포함하고, 상기 구분되는 영역들 각각은 단일 또는 복수 개의 3차원 발광 구조체들을 포함하고, 액티브 매트릭스 방식으로 개별적으로 발광 여부의 제어가 가능한 것이다.

Description

액티브 매트릭스 구동 방식의 마이크로 LED{MICRO LIGHT EMITTING DIODE USING ACTIVE MATRIX SYSTEM}
본 발명은, 액티브 매트릭스 구동 방식의 마이크로 LED 및 이의 제조방법에 관한 것이다.
현재의 디스플레이 시장은 LCD(Liquid crystal display)와 OLED(Organic lighting emitting diodes)를 기반으로 하여 발전되고 있다. LCD는 자체발광형 소자가 아니기 때문에 다른 장치들(편광필름, Back light unit 등)을 필요로 하게 되며, 자체발광형 소자인 OLED를 기반으로 하는 디스플레이의 경우 적색, 청색, 녹색을 각각 발광하는 물질을 이용하여 디스플레이를 구현하기 때문에 보다 얇은 디스플레이의 구현이 가능하다. OLED 디스플레이의 대부분은 아웃도어(Outdoor)소자의 디스플레이로 적용이 되는데 유기 물질을 이용하기 때문에 외부환경에 약하다는 치명적인 약점이 있고, 효율이 떨어지는 문제점이 있다.
상기 언급한 OLED 및 LCD가 갖는 문제점를 해결하기 위해서, 무기물 반도체의 자체발광형 소자인 LED(Light emitting diode)를 이용하여 디스플레이가 제시되었다. 현재까지 개발된 마이크로 LED의 경우에 상용화를 위해 다음과 같은 문제점이 있다. 디스플레이 구현을 위해서는 서브픽셀을 이루는 각각의 LED 구조가 적색, 청색, 녹색 발광을 해야하는데, 기존의 LED는 단일 기판 위에 발광층을 형성할 경우 한가지 색상만 구현할 수 있다. 따라서 디스플레이의 기판 위로 각각의 색을 발광하는 LED 구조를 전사하는 공정이 추가로 진행되어야 한다. 이와 같은 전사과정은 미세 정밀한 공정이 요구되기 때문에 디스플레이 제작 공정의 난이도를 높이고 수율을 낮추게 되므로 상용화하는데 어려움이 있고, 품질이 우수한 풀 컬러 구현에 한계가 있다.
본 발명은, 단일 기판 상에 픽셀 단위로 다양한 색의 3차원 발광 구조체를 형성하여 액티브 매트릭스 방식으로 디스플레이를 구현할 수 있는, 액티브 매트릭스 구동 방식의 마이크로 LED 소자를 제공하는 것이다.
본 발명은, LED 칩의 복잡한 전사 공정 없이 단일 기판 상에 픽셀 단위로 다양한 색의 3차원 발광 구조체를 대면적으로 형성할 수 있는, 액티브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면 셋 이상의 구분되는 영역을 구현하여 풀 칼라 디스플레이 장치로서의 마이크로 LED 를 구현할 수 있는 기술을 제공하기 위함이다.
본 발명의 핵심적 특징 중 하나는, CMOS 회로, TFT 패널 등의 디스플레이 구동회로를 이용하여 액티브 매트릭스 방식으로 구동 가능한 마이크로 LED를 제공하면서, 구동회로부와 접합이 용이하도록 p-형 반도체층 또는 전류 분산층을 이용하여 3차원 형상을 가지는 발광 구조체를 평탄화하는 것을 특징으로 함에 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따르는 액티브 매트릭스 구동 방식의 마이크로 LED는, 기판; 상기 기판상에 형성되는 n-형 반도체층; 상기 n-형 반도체층과 연결 형성되는 발광 구조체층; 상기 n-형 반도체층의 적어도 일부 영역과 전기적으로 연결되는 n-형 전극층; 상기 발광 구조체층 상에 상기 발광 구조체층의 전체 또는 일부가 내부에 묻히도록 형성되는 p-형 반도체층; 및 상기 p-형 반도체층의 적어도 일부 상에 형성되는 p-형 전극층;을 포함하는 발광부와 액티브 매트릭스 방식으로 구동하는 구동 회로부를 포함하고, 상기 발광 구조체층은, 각각 서로 다른 파장의 빛을 발하는 복수 개의 구분되는 영역들을 포함하고, 상기 구분되는 영역들 각각은 단일 또는 복수 개의 3차원 발광 구조체들을 포함하고, 액티브 매트릭스 방식으로 개별적으로 발광 여부의 제어가 가능한 것이다.
본 발명의 일 실시예에 따르면, 상기 p-형 반도체층의 상부는 평탄한 면을 형성하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 p-형 반도체층 및 상기 p-형 전극층 사이에 형성되고, 상기 p-형 반도체층 및 상기 발광 구조체층의 전체 또는 일부가 내부에 묻히도록 형성되는 전류 분산층;을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 전류 분산층의 상부는 평탄한 면을 형성하는 것일 수 있다.본 발명의 일 실시예에 따르면, 상기 구동 회로부는, CMOS 회로, TFT 회로 또는 둘 다를 포함하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 p-형-반도체층의 두께는 0.2 ㎛ 내지 10 ㎛ 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 p-형-반도체층의 두께는 상기 발광 구조체의 최대 높이의 1.5 배 이상인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 구조체층은, 각각 복수 개의 발광 구조체를 포함하며 각기 다른 파장의 빛을 발하는 적어도 셋 이상의 구분되는 영역들을 포함하고, 상기 구분되는 영역들 각각은 상기 발광 구조체 간의 간격, 밀도 또는 둘 다가 서로 상이한 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 구분되는 영역들은 상기 활성층의 평균 두께가 상이한 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 구분되는 영역들 각각의 발광 구조체들은 높이, 형태, 간격 중 하나 이상이 서로 상이한 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 구조체층의 복수 개의 구분되는 영역들의 발광 구조체들은 동시에 성장하여 형성되는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 구분되는 영역들 각각의 발광 구조체들은 높이, 크기, 또는 간격 중 하나 이상이 서로 상이한 것이고, 상기 구분되는 영역들은 상기 발광 구조체의 높이가 높을수록, 발광 구조체각각의 간격이 클수록 더 장파장의 빛을 발하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 구분되는 영역들 각각의 면적은 1 ㎛2 내지 1 cm2 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 구조체는 높이가 50 nm 내지 50 ㎛ 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 구조체층은, In 및 Ga을 포함하는 활성층이 상부에 형성된 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 구분되는 영역들은, 상기 활성층 내의 In-마이그레이션(migration) 정도가 상이하도록 제어되어 형성된 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 구분되는 영역들은, 상기 활성층 내의 Ga 대비 In의 평균 농도, 상기 활성층의 평균 두께, 또는 둘 모두가 서로 상이한 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 활성층은 BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, 및 GaInNSb 중 적어도 하나 이상을 더 포함하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 활성층은 초격자층(super lattice layer)을 더 포함하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광부는 상기 복수 개의 구분되는 영역들의 사이 중 적어도 일부에 형성되어 상기 구분되는 영역들 각각 간의 전기적 절연을 형성하는 전류 차단층(passivation layer);을 하나 이상 포함하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광부와 상기 구동 회로부를 전기적으로 접속하는 범프를 하나 이상 포함하는 것일 수 있다.
본 발명은, 액티브 매트릭스 방식으로 컬러 디스플레이 구현이 가능하고, 제조공정 및 비용을 획기적으로 줄 수 있는, 액티브 매트릭스 구동 방식의 마이크로 LED 소자를 제공할 수 있다.
본 발명은, 본 발명에 의한 마이크로 LED 소자를 이용하여 상용화 가능한 고품질 및 경제적인 비용의 풀 컬러 디스플레이 소자를 제공할 수 있다.
본 발명은, 서브 픽셀로 단위로 구역화되고, 다양한 크기 및 간격을 조절하여 단일 기판 상에 3차원 구조의 적색, 녹색 및 청색 발광 구조체를 한 번에 형성하고, 일련의 공정을 통하여 3차원 구조의 적색, 녹색, 청색 발광원에 대해 액티브 매트릭스 방식의 디스플레이 구현을 실현시킬 수 있는, 액티브 매트릭스 구동 방식의 마이크로 LED 소자의 제조방법을 제공할 수 있다.
본 발명은 3차원 입체 구조로 형성되어 발광하는 마이크로 LED 발광 구조체들을 포함하면서도, 구동 회로부와 접합을 형성하게 되는 상면이 평탄화되어 형성된 p-형 반도체층 또는 전류 분산층으로 인하여 구동 회로부와의 전기적 연결이 효과적으로 형성될 수 있다.
도 1은, 본 발명의 일 실시예에 따른, 본 발명에 의한 액티브 매트릭스 구동 방식의 마이크로 LED의 발광부의 단면을 예시적으로 나타낸 것이다.
도 2는, 본 발명의 일 실시예에 따른, 본 발명에 의한 발광 구조체의 발광 파장을 예시적으로 나타낸 것이다.
도 3(a)는, 본 발명의 일 실시예에 따른, 발광부의 3차원 발광 구조체가 내부에 묻히도록 p-형 반도체층이 두껍게 형성되어 상면이 평탄하게 형성된 일 예의 단면을 나타내는 개략도이며,
도 3(b)는, 본 발명의 다른 일 실시예에 따른, 발광부의 3차원 발광 구조체 상에 p-형 반도체층이 얇게 형성되어 3차원 발광 구조체의 입체적 구조가 p-형 반도체층 표면에 그대로 드러나게 되는 일 예의 단면을 나타내는 개략도이다.
도 4(a)는, 본 발명의 일 실시예에 따른 발광부의 3차원 발광 구조체가 내부에 묻히도록 p-형 반도체층이 두껍게 형성된 구조를 나타내는 현미경 사진이며,
도 4(b)는, 본 발명의 일 실시예에 따른 발광부의 3차원 발광 구조체의 입체 구조가 드러나도록 상부에서 찍은 현미경 사진이다.
도 5는, 본 발명의 일 실시예에 따른 발광부와 구동 회로부가 접합되어 본 발명에서 제안하는 액티브 매트릭스 구동 방식의 마이크로 LED 구조를 개략적으로 나타내는 개략도이다.
도 6은, 본 발명에 의해 제안되는, 서로 다른 파장의 빛을 발하는 구분되는 영역들과 각각에 포함되는 발광 구조체의 형상들을 예시적으로 나타낸 것이다.
도 7 은, 본 발명의 일 실시예에 따른, 본 발명에 의한 마이크로 LED 소자의 구분되는 영역들에 포함되는 발광 구조체의 다양한 형상들의 배열을 예시적으로 나타낸 SEM 이미지이다.
도 8은, 본 발명의 일 실시예에 따른, 본 발명에 의한 마이크로 LED 소자의 구분되는 영역들의 배열을 예시적으로 나타낸 것이다.
도 9 및 도 10은, 본 발명의 일 실시예에 따른, 본 발명에 의한 마이크로 LED의 발광부 제조방법의 공정을 예시적으로 나타낸 것이다.
도 11(a) 및 도 11(b)는, 본 발명의 일 실시예에 따른, 다양한 개구 패턴과 그에 따라 형성된 구분되는 영역들 각각에서 발하는 빛의 파장을 나타내는 개략도이다.
도 12(a) 및 도 12(b)는, 본 발명의 일 실시예에 따른, 다양한 개구 패턴으로부터 성장한 간격, 크기 및 높이 중 하나 이상이 서로 다른 3차원 발광 구조체들과 그로인해 발하는 파장이 서로 다른 구분되는 영역들의 배열을 예시적으로 나타낸 것이다.
도 13(a)는, 본 발명의 일 실시예에 따른, 3차원 발광 구조체의 성장에 이용되는 마스크층의 서로 다른 개구의 크기를 나타내는 그림이며, 도 13(b)는, 각각의 개구로부터 성장한 3차원 발광 구조체의 형태를 나타내는 그림이다.
도 14는, 본 발명의 일 실시예에 따른, 3차원 발광 구조체의 성장에 이용되는 마스크층의 서로 다른 개구의 형상과 그로부터 성장한 3차원 발광 구조체의 입체 구조를 나타내는 그림이다.
도 15 와 도 16(a) 및 도 16(b)는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 성장된 발광 구조체의 SEM 이미지 및 그로부터 확인된 발광 특성을 나타낸 것이다.
도 17은, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 원소의 이동 거리(migration length) 조절을 예식적으로 나타낸 것이다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.
본 발명은, 액티브 매트릭스 구동 방식의 마이크로 LED 소자에 관한 것으로, 본 발명의 일 실시예에 따라, 각각 서로 다른 파장의 빛을 발하는 발광 구조체를 하나 이상 포함하는 복수 개의 구분되는 영역을 단일 기판 상에 형성된 3차원 발광 구조체를 포함하고, 상기 3차원 발광 구조체를 포함하는 복수 개의 구분되는 영역들을 액티브 매트릭스로 구현할 수 있다.
본 발명의 일 실시예에 따르는 액티브 매트릭스 구동 방식의 마이크로 LED는, 기판; 상기 기판상에 형성되는 n-형 반도체층; 상기 n-형 반도체층과 연결 형성되는 발광 구조체층; 상기 n-형 반도체층의 적어도 일부 영역과 전기적으로 연결되는 n-형 전극층; 상기 발광 구조체층 상에 상기 발광 구조체층 전체 또는 일부가 내부에 묻히도록 형성되는 p-형 반도체층; 상기 p-형 반도체층의 전체 또는 일부가 내부에 묻히도록 형성 하는 전류 분산층 및 상기 전류 분산층의 적어도 일부 상에 형성되는 p-형 전극층;을 포함하는 발광부와 액티브 매트릭스 방식으로 구동하는 구동 회로부를 포함하고, 상기 발광 구조체층은, 각각 서로 다른 파장의 빛을 발하는 복수 개의 구분되는 영역들을 포함하고, 상기 구분되는 영역들 각각은 단일 또는 복수 개의 3차원 발광 구조체들을 포함하고, 액티브 매트릭스 방식으로 개별적으로 발광 여부의 제어가 가능한 것이다.
본 발명의 일 실시예에 따라, 액티브 매트릭스 구동 방식의 마이크로 LED 소자는, 도 1을 참조하여 설명한다. 도 1은, 본 발명의 일 실시예에 따른, 본 발명에 의한 액티브 매트릭스 구동 방식의 마이크로 LED의 발광부의 단면을 예시적으로 나타낸 것이다.
도 1에서 상기 발광부(100)는, 기판(110); n-형 반도체층(120); 발광 구조체층(140); p-형 전극층(150); 및 n-형 전극층(160);을 포함할 수 있다. 도 1에 나타난 p-형 전극층 및 n-형 전극층은 구동회로부와 접합을 형성하는 단계에서 그 두께나 형태가 비교적 자유롭게 설계 변경될 수 있다.
상기 발광 구조체층(140)은, 이후에서 설명하게 될 발광 구조체와, 그 상부에 얇은 층으로 형성될 수 있는 활성층을 포함하는 것일 수 있다. 또한, 본 발명의 중요한 특징 중 하나일 수 있는 상기 발광 구조체 상에 형성되는 p-형 반도체층 또한, 본 발명에서는 상기 발광 구조체층에 포함되는 것으로 설명한다. 상기 p-형 반도체층은 발광구조체와 그 상부의 활성층을 덮도록 형성되는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 p-형 반도체층의 상부는 평탄한 면을 형성하는 것일 수 있다.
도 1에서 나타나는 발광부는 구동 회로부와 접합되어 액티브 매트릭스 방식으로 구동되는 것일 수 있다. 아래에서는 발광부의 각 구조에서부터 본 발명의 내용에 대해서 상세히 설명한다.
상기 기판(110)은, 마이크로 LED 소자에 적용 가능하고, 마이크로 LED 소자의 적용 분야에 따라 적절하게 선택될 수 있으며, 예를 들어, 사파이어(Al2O3), Si, SiC, GaN 및 AlN으로 이루어진 군에서 선택된 하나 이상을 포함하고, 단일 또는 동일하거나 또는 상이한 성분으로 이루어진 복수층을 포함할 수 있다. 예를 들어, 기판(110)은, 사파이어 투명기판(110a) 및 도핑되지 않은 GaN의 절연체층(110b)을 포함할 수 있다.
n-형 반도체 기판층(120)은, 기판(110) 상에 형성되고, n-형 질화갈륨 반도체를 포함할 수 있다. 예를 들어, n-형 질화갈륨 반도체는, GaN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, 및 GaInNSb으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다. n-형 반도체 기판층(120)은, n-형 불순물 원소가 더 포함될 수 있고, 예를 들어, 상기 n-형 불순물은 N, P, As, Ge, Si, Cu, Ag, Au, Sb, Bi 등일 수 있다.
n-형 반도체 기판층(120)은, 1 ㎛ 내지 10 ㎛ 두께로 형성될 수 있고, 일 예에 따르면 1 ㎛ 내지 3 ㎛ 일 수 있다. n-형 반도체 기판층(120)의 두께가 1 ㎛ 보다 얇으면 마이크로 LED 소자의 품질이 충분히 좋지 않을 수 있고, 10 ㎛ 보다 두꺼우면 반도체 기판층의 균열이 일어날 수 있다.
n-형 반도체 기판층(120)은, 소면적 또는 대면적일 수 있고, 예를 들어, 2 인치 이상; 5 인치 이상; 또는 12 인치 이상의 대면적일 수 있다.
발광 구조체층(140)은, 상기 n-형 반도체층(120)과 연결되고, 단일 또는 다양한 파장대의 빛을 방출하는 발광 구조체(141)를 포함할 수 있다. 일 예로서, 상기 발광 구조체층은 상기 n-형 반도체층과 동일한 성분을 포함할 수 있다.
이 때, 상기 발광 구조체의 성장하는 각도는 n-형 반도체의 성분에 따라서 결정되게 된다. 상기 발광 구조체의 성장은 무한정의 다양한 각도로 될 수 있는 것은 아니며, 일정한 각도의 빗면을 가지도록 성장하게 된다. 이 때 성장 환경따라서 단면 형태가 뾰족하게도 되고 사다리꼴 형태도 되며 육각 기둥 형태도 될 수 있다.
발광 구조체층(140)은, 상술한 것과 같이 동일하거나 또는 상이한 복수 개의 발광 구조체(141)를 포함할 수 있다. 복수 개의 발광 구조체(141)는, 구조체 형태, 크기(예를 들어, 높이, 부피, 단면적, 직경, 길이, 밑면 길이, 등), 성분, 배열 방식(예를 들어, 중심 간의 간격, 배열 형태, 밀도), 성분, 성장 방식, 결정 구조 등이 상이할 수 있고, 이러한 인자 중 적어도 하나를 변화시켜 발광 구조체(141)의 발광 파장을 조절할 수 있다.
발광 구조체는, 3차원 구조체(141a) 의 상부 표면에 얇게 막과 같은 형태로 형성되는 활성층(141b)을 포함할 수 있다. 발광 구조체층은 또한, 상기 3차원 구조체와 그 상에 형성되는 활성층을 모두 덮도록 형성되는 p-형 반도체층(142)을 포함할 수 있다.
도 2는, 본 발명의 일 실시예에 따른, 본 발명에 의한 발광 구조체의 발광 파장을 예시적으로 나타낸 것이다. 도 2를 통해 발광 구조체층의 발광 구조체가 3차원 구조체(141a) 및 그 상부의 활성층(141b)이 형성된 구조를 확인할 수 있다.
3차원 구조체(141a)는, n-형 반도체 기판(120)과 동일한 n-형 반도체를 포함하고, 3차원 구조체(141a)는, n-형 반도체 기판(120) 상에서 식각 또는 성장을 통해 형성된 것일 수 있다. 3차원 구조체(141a)는, 원뿔; 다각형뿔; 원기둥; 다각형 기둥; 원형의 링; 다각형의 링; 반구; 평평한 상부를 갖도록 끝이 잘린 형태의 원뿔, 다각형뿔, 원형의 링 및 다각형의 링 형태; 실리던 형태의 중공 함몰부를 포함하는 원뿔, 다각형뿔 및 다각형 기둥; 및 라인(line) 형태의 기둥; 의 구조체들로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다.
활성층(141b)은, 발광 물질을 포함하고, 단일 또는 복수층으로 형성될 수 있다. 활성층(141b)은, 활성층(141b)의 두께, 성장률, 구성성분의 농도비 및 마이그레이션, 층수 등을 조절하여 발광하는 빛의 파장을 조절할 수 있다. 보다 구체적으로, 활성층(141b)은, 발광하는 빛의 파장을 조절하기 위해서, 3차원 구조체(141a)의 면에 따라, 예를 들어, 옆면(또는, 빗면), 윗면 등에 따라 활성층의 두께, 성장률, 구성성분의 농도비 및 마이그레이션 및 층수로 이루어진 군에서 선택된 하나 이상을 변화시켜 발광하는 빛의 파장을 조절할 수 있다.
도 2를 참조하면, 도 3의 (a)는 발광 구조체(141)의 면에 따라 발광 파장(R1 및 R2)이 상이하고, 예를 들어, 끝이 잘린 육각 피라미드 구조체의 윗면에서 녹색이 발광(R1)하고, 육각 피라미드 구조체의 옆면에서 청색(R2)이 발광할 수 있다. 또한, 도 3의 (b)는 구조체의 높이에 따라 발광하는 빛의 파장이 상이하고, 끝이 잘린 육각 피라미드 구조체의 높이 따라 윗면은 녹색(R1) 또는 적색(R3)을 발광할 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 구조체층은, In 및 Ga을 포함하는 활성층이 상부에 형성된 것일 수 있다.
활성층(141b)은, 발광하는 빛의 파장을 조절하기 위해서, 3차원 구조체(141a) 상에 활성층의 성장 온도에 따라 성장율을 변화시킬 수 있다. 상기 복수층의 활성층(141b)에서 각층은, 서로 동일하거나 또는 상이한 성장율의 활성층을 포함할 수 있다.
활성층(141b)은, 발광하는 빛의 파장을 조절하기 위해서, 3차원 구조체(141a) 상에 활성층의 성장 시 활성층 내의 In-마이그레이션(migration) 정도를 조절할 수 있다. 상기 In-마이그레이션(migration) 정도는 3차원 구조체(141a)의 면에 따라, 즉, 옆면(또는, 빗면), 윗면 등에 따라 변화되어 발광하는 빛의 파장을 조절할 수 있다. 또는, In-마이그레이션(migration) 정도는 3차원 구조체(141a)의 크기, 부피 등에 따라 변화되어 발광하는 빛의 파장을 조절할 수 있다. 또는, In-마이그레이션(migration) 정도는 3차원 구조체(141a)의 배열 간격과 크기 및 중심 간의 간격에 따라 변화되어 발광하는 빛의 파장을 조절할 수 있다. 또는, In-마이그레이션(migration) 정도는 활성층의 성장 시 공정 조건에 따라 변화되어 발광하는 빛의 파장을 조절할 수 있다. 이는 제조방법에서 보다 구체적으로 설명한다. 상기 복수층의 활성층(141b)에서 각층은, 서로 동일하거나 또는 상이한 In-마이그레이션(migration) 정도의 활성층을 포함할 수 있다.
상술한 내용과 같이 각각의 구분되는 영역들의 발광 파장은 발광 구조체의 3차원 구조체를 형성하는 성분과 그 상부에 형성되는 활성층의 성분에 의해 좌우될 수 있다. 이 때, 활성층으로 한정해서 그 요소를 생각해 보면 활성층에 포함된 인듐과 갈륨의 상대적인 원소 함량비가 발광 파장을 좌우하는 요소일 수 있다.
본 발명의 일 예에서는 이러한 부분을 고려하고, 인듐과 갈륨 간의 이동속도 차이를 고려하여, 필요로 되는 발광 파장 영역으로부터 In-마이그레이션이 되는 범위를 역산하고 그로부터 마스크층의 패턴을 설계할 수 있다.
활성층(141b)은, 발광하는 빛의 파장을 조절하기 위해서, 3차원 구조체(141a) 상에 활성층의 성장 시 활성층 내의 Ga 대비 In의 평균 농도비를 조절할 수 있다. 상기 복수층의 활성층(141b)에서 각층은, 서로 동일하거나 또는 상이한 활성층 내의 Ga 대비 In의 평균 농도비의 활성층을 포함할 수 있다.
활성층(141b)은, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, 및 GaInNSb으로 이루어진 군에서 선택된 하나 이상을 포함하고, 바람직하게는 InGaN일 수 있다.
활성층(141b)은, 복수 층으로 형성될 경우 초격자층(super lattice layer)을 더 포함할 수 있으며, 초격자층(super lattice layer)의 삽입에 의해서 장파장 발광을 유도할 수 있다. 상기 초격자층은, 단일 또는 복수층을 형성되고, 양자우물층을 포함할 수 있다.
발광 구조체(141)는, 랜덤하게 또는 규칙적으로 배열될 수 있다. 발광 구조체(141)는, 원; 타원; 다각형; 중심점이 있는 원, 타원, 및 다각형; 및 라인;으로 이루어진 군에서 선택된 하나 이상의 패턴으로 배열될 수 있다. 상기 중심점이 있는 원, 타원 및 다각형은 하나의 중심점을 단일 또는 복수 개의 원, 타원 또는 다각형으로 둘러싸인 형상일 수 있다.
발광 구조체(141)는, 50 nm 내지 30 ㎛ 직경(또는, 밑면 길이) 및/또는 50 nm 내지 10 ㎛ 높이(또는, 길이)를 가질 수 있다. 발광 구조체(141)는, 높이가 높을수록 더 장파장의 빛을 발광할 수 있다.
발광 구조체(141)는, 10 nm 내지 50 ㎛의 중심 간의 간격을 가지도록 배열될 수 있다. 이때, 상기 발광 구조체의 중심 간의 간격은 마스크층에 형성되는 중심 간의 간격 간의 간격에 대응되는 수준인 것일 수 있다. 발광 구조체(141)는, 구조체의 간격이 클수록 더 장파장의 빛을 발광할 수 있다.
발광 구조체층(140)은, 복수 개의 영역으로 구획화되어 발광구조체(141)가 배열될 수 있다. 즉, 각각 서로 다른 파장의 빛을 발하는 발광 구조체(141)를 하나 이상 포함하는 복수 개의 구분되는 영역들을 포함하고, 상기 복수 개의 구분되는 영역들은 반복적으로 배열되어 행과 열을 이루는 매트릭스(matrix)구조를 형성할 수 있고, 각각의 영역 간에 서로 간의 전기적 단절의 형성이 가능한 것일 수 있다. 일 예로서 상기 전기적 단절의 형성은 각각의 영역 사이에 간격을 두거나 전류 차단층(passivation layer)을 포함함으로써 형성되는 것일 수 있다.
상기 복수 개의 구분되는 영역들은 픽셀 단위로 구역화되고 영역들 별로 구동이 제어될 수 있으며 영역 별로 발광 파장이 조절될 수 있다. 즉, 발광 구조체(141)은, 단일 또는 복수 개의 발광 영역을 형성하도록 배열될 수 있으며, 발광하는 빛의 파장에 따라 발광 구조체층(140)을 구획화될 수 있다. 예를 들어, 상기 매트릭스 구조 내에 적어도 셋 이상의 상기 구분되는 영역들을 포함할 수 있으며, 적색 빛을 발하는 제1 영역(R), 녹색 빛을 발하는 제2 영역(G) 및 청색의 빛을 발하는 제3 영역(B)을 포함하는 적어도 셋 이상의 구분되는 영역을 형성할 수 있다.
상기 복수 개의 구분되는 영역들은 각각 발광 구조체(141)의 형태, 크기(높이, 부피, 단면적, 직경, 길이, 밑면 길이 등), 중심 간의 간격(예를 들어, 발광 구조체 각각의 중심 간의 간격), 배열 형태, 밀도(예를 들어, 상기 구분되는 영역들의 면적 대비 발광 구조체(141)의 부피비), 성분, 성장 방식, 결정 구조 및 활성층의 구성 (활성층의 두께, In-마이그레이션, Ga 대비 In의 평균 농도 등)중 적어도 하나가 상이할 수 있다.
본 발명의 일 실시예에 따르면, 상기 p-형 반도체층의 상부는 평탄한 면을 형성하는 것일 수 있다.
도 3을 통해 본 발명의 특징적 구성을 분명하게 확인할 수 있다. 도 3(a)는, 본 발명의 일 실시예에 따른, 발광부의 3차원 발광 구조체가 내부에 묻히도록 p-형 반도체층이 두껍게 형성되어 상면이 평탄하게 형성된 일 예의 단면을 나타내는 개략도이며,
도 3(b)는, 본 발명의 다른 일 실시예에 따른, 발광부의 3차원 발광 구조체 상에 p-형 반도체층이 얇게 형성되어 3차원 발광 구조체의 입체적 구조가 p-형 반도체층 표면에 그대로 드러나게 되는 일 예의 단면을 나타내는 개략도이다.
도 3(a)를 보면 p-형 반도체층이 상대적으로 두텁게 형성되어 발광 구조체의 형태가 외부로 드러나지 않는 반면, 도 3(b)를 보면 p-형 반도체층이 상대적으로 얇게 형성되어 발광 구조체의 형태의 굴곡이 외부로 드러나게 된다. 도 3(a)와 같은 형태로 p-형 반도체를 적절한 두께로 두텁게 형성하게 될 경우, 액티브 매트릭스 구동 방식을 구현하기 위해 구동 회로부와 접합을 형성하는 경우에 그 설계가 대단히 용이해질 수 있다. 이러한 구조 설계를 통해 구동 회로부와 접합을 형성할 때, 접합 부분에서 누설 전류의 발생이 감소될 수 있고, 전극 설계를 복잡하게 할 필요가 사라져 생산 비용이 절감될 수 있다.
도 3(b)과 같은 경우, 상부가 평탄한 면을 형성하는 전류 분산층(미도시)을 p-형 반도체층 위에 더 도입함으로써 구동 회로부와 손쉬운 접합을 형성할 수 있다. 이 경우, 발광 구조체의 굴곡있는 형태로 인하여 접합이 어려운 문제를 해소할 수 있다.
본 발명의 일 실시예에 따르면, 상기 p-형-반도체층의 두께는 0.2 ㎛ 내지 10 ㎛ 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 p-형-반도체층의 두께는 상기 발광 구조체의 최대 높이의 1.5 배 이상인 것일 수 있다. 상기 p-형 반도체층의 두께는 상기 발광 구조체의 최대 높이를 기준하여 결정될 수 있다. 이 때, 본 발명에서 상기 p-형 반도체층의 두께는 발광 구조체의 3차원 구조체가 형성되지 않은 부분을 기준하여 p-형 반도체층이 적층된 두께를 의미한다. 일 예로서, 마스크 층의 상면에서부터 p-형 반도체층의 상면까지의 길이가 p-형 반도체층의 두께를 의미하는 것일 수 있다. 이 때, 상기 p-형 반도체층의 두께가 상기 발광 구조체의 최대 높이의 1.5 배 미만일 경우에는 상기 발광 구조체의 외형이 p-형 반도체층의 상부로 그대로 전사되게 된다. 이 경우에는, 상술한 것과 같이 전극 설계가 복잡해져 비용 증가의 원인이 되거나 전류 누설 또는 수명 저하의 원인이 될 수 있다.
도 4(a)는, 본 발명의 일 실시예에 따른 발광부의 3차원 발광 구조체가 내부에 묻히도록 p-형 반도체층이 두껍게 형성된 구조를 나타내는 현미경 사진이며,
도 4(b)는, 본 발명의 일 실시예에 따른 발광부의 3차원 발광 구조체의 입체 구조가 드러나도록 상부에서 찍은 현미경 사진이다.
도 4(a) 및 도 4(b)를 통해서도 본 발명의 입체적인 구조에서 드러나는 특징을 분명하게 확인할 수 있다.
하기에서는 본 p-형 반도체층의 도입 목적 중 구동회로부와의 효율적인 접합 및 전기적 연결 기능을 보완할 수 있는 전류 분산층(미도시)에 대하여 설명한다.
본 발명의 일 실시예에 따르면, 상기 p-형 반도체층 및 상기 p-형 전극층 사이에 형성되고, 상기 p-형 반도체층 및 상기 발광 구조체층의 전체 또는 일부가 내부에 묻히도록 형성되는 전류 분산층;을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 전류 분산층의 상부는 평탄한 면을 형성하는 것일 수 있다.
일 예로서, 도 3(a) 와 도 4(b)와 같이 p-형 반도체층이 덮인 발광 구조체층이 여전히 2차원이 아닌 3차원 형상으로 형성되어 있을 경우에 전류 분산층을 도입하면 액티브 매트릭스 회로의 구성이 더욱 수월해 질 수 있다. 일 예로서, 상기 전류 분산층을 p-형 반도체층 상에 도입하고 전류 분산층의 상면을 평탄화하여 구동회로부와 접합을 형성할 수 있다.
이와 같은 전류 분산층을 도입할 경우 p-형 반도체층을 얇게 형성하여 발광 구조체층의 3차원 구조가 그대로 드러나는 형태가 되더라도 상면이 평탄화된 전류 분산층의 존재로 인해 액티브 매트릭스 구동 방식을 구현하기 위한 구동 회로부와 접합을 효과적으로 형성하고 그 설계가 대단히 용이해질 수 있다.
도 5는, 본 발명의 일 실시예에 따른 발광부(100)와 구동 회로부(1000)가 접합되어 본 발명에서 제안하는 액티브 매트릭스 구동 방식의 마이크로 LED 구조를 개략적으로 나타내는 개략도이다.
본 발명에서 상술한 발광부의 구조는 구동 회로부에 전기적으로 연결되도록 접합되어 액티브 매트릭스 방식으로 구동될 수 있다.
도 5에서 드러나는 것과 같이 발광부의 p-형 반도체층 또는 전류 분산층이 상대적으로 두껍게 형성됨으로써 전극의 도입이 용이해지고, 구동 회로부와의 접합이 용이해질 수 있다. 일 예로서, 도 5에 나타나는 것과 같이 구동 회로부와의 접합을 위해 n-형 전극층과 p-형 전극층 또한 평탄하게 설계될 수 있는데, 양자간의 전기적 연결을 방지하기 위해 n-형 전극층(160)과 p-형 전극층(150)은 간격을 두고 형성되거나 그 사이에 전류 차단 블록을 포함하도록 구성될 수 있다.
이 때, 본 발명에서 상기 구동 회로부에 도입되는 회로의 구성은 특별히 제한하지는 않는다. 다만, 본 발명의 일 실시예에 따르면, 상기 구동 회로부는, CMOS 회로, TFT 회로 또는 둘 다를 포함하는 것일 수 있다.
한편, 본 발명의 일 실시예에 따르면, 상기 발광부와 상기 구동 회로부를 전기적으로 접속하는 범프를 하나 이상 포함하는 것일 수 있다.
상기 범프는 상술한 n-형 전극층 및 p-형 전극층 및/또는 상기 구분되는 영역들 각각에 대응되도록 설계되도록 다양한 크기로 복수 개 형성될 수 있다. 일 예로서, 상기 발광부와 상기 구동 회로부는 상기 범프를 통해서 플립 칩 본딩을 형성하여 전기적 접속을 형성하는 것일 수 있다.
도 6은, 본 발명에 의해 제안되는, 서로 다른 파장의 빛을 발하는 구분되는 영역들과 각각에 포함되는 발광 구조체의 형상들을 예시적으로 나타낸 것이다.
도 6에서 R, G 및 B로 표시된 각각의 구분되는 영역들은 서로 다른 파장의 빛을 발하는 각각의 영역을 형성한다. 본 발명에서 구분되는 영역들은 각각 발광 구조체 각각의 중심 간의 간격 및/또는 구분되는 영역의 면적 대비 발광 구조체의 부피비는 상이할 수 있으며, 상기 제1 영역 내지 제3 영역의 발광 구조체 각각의 중심 간의 간격은 제1 영역 > 제2 영역 > 제3 영역 순일 수 있으며, 상기 제1 영역 내지 제3 영역 각각의 면적 대비 발광 구조체의 부피비는, 제1 영역 > 제2 영역 > 제3 영역 순일 수 있다. 즉, 상기 간격이 멀고, 밀도가 높을수록 더 장파장의 빛을 발광할 수 있다.
상기 복수 개의 구분되는 영역들 각각의 발광 구조체들은 높이 또는 단면적 중 하나 이상이 서로 상이한 것이고, 상기 발광 구조체층의 구분되는 영역들은, 상기 발광 구조체의 높이 또는 단면적이 더 작을 수록 더 장파장의 빛을 발할 수 있다.
상기 복수 개의 구분되는 영역들은, 발광 파장을 조절하기 위해서, 각각 동일하거나 또는 상이한 발광 구조체(141)를 포함할 수 있다. 도 6을 참조하면, 본 발명의 일 실시예에 따른 본 발명에 의한 구분되는 영역들의 발광 구조체를 예시적으로 나타낸 것으로, 도 6의 (a)에서 적색 빛을 발하는 제1 영역(R)은, 육각 기둥 구조체, 녹색 빛을 발하는 제2 영역(G)은, 끝이 잘린 형태의 육각 피라미드 구조체 및 청색의 빛을 발하는 제3 영역(B)은, 피라미드 구조체를 포함할 수 있다. 또는, 도 6의 (b)에서, 적색 빛을 발하는 제1 영역(R)은, 실린더 끝이 잘린 형태의 육각 피라미드 구조체, 녹색 빛을 발하는 제2 영역(G)은, 끝이 잘린 형태의 육각 피라미드 구조체 및 청색의 빛을 발하는 제3 영역(B)은, 육각 피라미드 구조체를 포함할 수 있다. 상기 끝이 잘린 형태의 육각 피라미드 구조체, 육각 피라미드 구조체 및 육각 기둥 구조체의 높이는 동일하거나 또는 상이할 수 있다.
또는, 적색 빛을 발하는 제1 영역(R), 녹색 빛을 발하는 제2 영역(G) 및 청색의 빛을 발하는 제3 영역(B)은, 육각 피라미드 구조체, 육각 기둥 구조체 또는 끝이 잘린 형태의 육각 피라미드 구조체를 포함하고, 청색의 빛을 발하는 제3 영역(B)은, 육각 피라미드 구조체 또는 육각 기둥 구조체의 옆면의 발광 파장을 이용하고, 녹색 빛을 발하는 제2 영역(G) 및 적색 빛을 발하는 제1 영역(R)은, 끝이 잘린 형태의 육각 피라미드 구조체의 옆면, 윗면 또는 이 둘의 발광 파장을 이용할 수 있다. 즉, 녹색 빛을 발하는 제2 영역(G) 및 적색 빛을 발하는 제1 영역(R)은, 끝이 잘린 육각 피라미드의 윗면의 높이에 따라 결정되고, 윗면의 높이가 높을수록 장파장의 빛을 발할 수 있다.
상기 복수 개의 구분되는 영역들은, 각각 동일하거나 또는 상이한 활성층(141b)을 포함할 수 있으며, 상기 구분되는 영역들은 각각 활성층 내의 In-마이그레이션(migration) 정도가 상이할 수 있고, 상기 제1 영역 내지 제3 영역의 발광 구조체 상의 상기 활성층 내의 In-마이그레이션(migration) 정도는, 제1 영역 > 제2 영역 > 제3 영역 순일 수 있다.
상기 복수 개의 구분되는 영역들은, 상기 발광 구조체 간의 중심 간의 간격, 밀도 중 하나 이상이 서로 상이하여 상기 활성층 내의 In-마이그레이션(migration) 정도가 상이하게 형성될 수 있다.
상기 복수 개의 구분되는 영역들은 각각 상기 활성층 내의 Ga 대비 In의 평균 농도가 서로 상이할 수 있고, 상기 제1 영역 내지 제3 영역의 발광 구조체 상의 상기 활성층 내의 Ga 대비 In의 평균 농도의 비는 제1 영역 > 제2 영역 > 제3 영역 순일 수 있다. 또는, 상기 구분되는 영역들은 각각 상기 활성층의 두께가 상이할 수 있다.
도 7 은, 본 발명의 일 실시예에 따른, 본 발명에 의한 마이크로 LED 소자의 구분되는 영역들에 포함되는 발광 구조체의 다양한 형상들의 배열을 예시적으로 나타낸 SEM 이미지이다.
상기 복수 개의 구분되는 영역들은, 일정한 주기 패턴을 가지도록 규칙적 또는 랜덤하게 상기 매트릭스 구조에 배열될 수 있으며, 도 8을 참조하여 설명할 수 있다.
도 8은, 본 발명의 일 실시예에 따른, 본 발명에 의한 마이크로 LED 소자의 구분되는 영역들의 배열을 예시적으로 나타낸 것이다.
도 8에서 X 방향(행 방향)으로 구분되는 영역들(S1, S2, S3,... Sn) 및 Y 방향(열 방향)으로 구분되는 영역들(S1', S1'', S2', S2''...Snm )이 배열되고, Sn 및 Snm는, 각각, 적색, 녹색 또는 청색 발광 영역이고, 상기 발광 영역은, 내부의 발광 구조체의 중심 간의 간격이 동일하거나 상이한 간격으로 배열될 수 있다. 상기 구분되는 영역들의 중심 간의 간격(b)은, 일 예로서 5 ㎛ 내지 50 ㎛일 수 있다. 또한, X 방향 및 Y 방향으로 배열된 각각의 구분되는 영역들은, 각각의 발광 구조체들을 포함한다. 상기 발광 구조체들은, 원하는 발광 영역의 선택에 따라 다르게 성장되어 발광 파장이 조절될 수 있다. 예를 들어, 상기 복수 개의 발광 영역은, 적색, 녹색 및 청색 발광 영역을 서브픽셀로 포함하는 픽셀 단위를 형성할 수 있으며, 이는 디스플레이에서 요구하는 색상의 광원을 서브픽셀 단위로 제공할 수 있고, 컬러 또는 풀 컬러 마이크로 디스플레이를 구현할 수 있다.
상기 복수 개의 구분되는 영역들은, 원(또는, 도트), 다각형(예를 들어, 삼각형, 정사각형, 직사각형, 육각형) 또는 이 둘의 형태의 발광 구조체를 하나 이상 포함할 수 있고, 일 예로서 상기 구분되는 영역들의 직경(a)이 5 ㎛ 이상; 10 ㎛ 이상 또는 15 ㎛ 이상일 수 있다.
일 예로서 상기 복수 개의 구분되는 영역들은, 서로 간의 전기적 단절의 형성이 가능하며, 상기 복수 개의 구분되는 영역들 간의 전기적 절연을 위해서 도입되는 전류 차단층(passivation layer)을 더 포함할 수 있다. 전류 차단층(passivation layer, P)은, 상기 복수 개의 구분되는 영역들의 행 및/또는 열 간에 형성될 수 있고 전류주입 영역을 구분하여, 상기 구분되는 영역들의 행 간의 전기적 절연을 형성할 수 있다.
전류 차단층(passivation layer, P)은, 일 예로서 깊이 방향으로는 마스크층(130) 및 n-형 반도체층(120)을 수직으로 관통하여 기판(110)의 적어도 일 부분까지 연장되어 형성될 수 있다.
전류 차단층(passivation layer, P)은, 식각 공정에 의해 노출된 n-형 반도체층(120)과 투명전극과 접촉되는 것을 방지하기 위해서, Al203, TiO2, TiN, SiCx, Si0x, SixNy, SiOxNy 및 HSQ(Hydrogen silsesquioxane)으로 이루어진 군에서 선택된 하나 이상을 포함하는 절연성 물질로 증착될 수 있다.
본 발명의 일 실시예에 따라, 상기 발광 구조체(141) 상에 p-형 반도체층(142)이 더 형성될 수 있다. p-형 반도체층(142)은, p-형 질화갈륨 반도체를 포함할 수 있다. 예를 들어, p-형 질화갈륨 반도체는, GaN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, 및 GaInNSb으로 이루어진 군에서 선택된 하나 이상을 포함하고, 바람직하게는 AlGaN electron blocking layer를 포함하는 p-형 GaN이다. 또한, p-형 불순물 원소가 더 포함될 수 있고, 상기 p-형 불순물은 Mg, B, In, Ga, Al, Tl 등일 수 있다.
p-형 반도체층(142)의 두께는, 얇게는 0.2 ㎛ 수준으로 두껍게는 10 ㎛ 수준인 것일 수 있다. 이 때, 상기 p-형 반도체층의 두께가 수십 nm 수준으로 얇게 형성될 경우, 하부의 발광 구조체의 올록볼록한 단면 형상이 그대로 드러나는 p-형 반도체층이 형성될 수 있다. 이 경우 상기 전류 분산층을 두껍게 증착 하여 p-형 반도체층을 포함한 발광 구조체층이 파묻히게 하여, 평평한 상면을 가지는 전류 분산층을 형성 할 수 있다. 다른 일 예로, p-형 반도체층의 두께가 ㎛ 수준으로 두껍게 형성될 경우, 하부의 발광 구조체의 단면 형상은 모두 p-형 반도체층에 파묻히게 되고, 평평한 상면을 가지는 p-형 반도체층이 형성될 수 있다. 그러나 p-형 반도체층의 두께가 지나치게 두꺼워지게 될 경우에는 발광 파장이 상부로 효과적으로 전달되지 않는 문제가 생길 수 있다.
일 예로서, 상기 p-형 반도체층의 두께는 두껍게 형성될 경우 2 ㎛ 내지 10 ㎛ 인 것일 수 있다. 더 두껍게 형성되는 일 예의 경우 5 ㎛ 내지 10 ㎛ 인 것일 수도 있다.
본 발명의 일 실시예에 따르면, 상기 p-형 반도체층의 상부에 얇은 두께로 전류 분산층을 한층 더 도입할 수도 있다. 이는 p-형 반도체층과 구동회로부와의 전기적 접합을 효과적으로 수행되도록 하는 역할을 수행할 수 있다.상기 전류 분산층은 ITO 및 ZnO 등으로 형성되는 투명 전극층을 포함하도록 형성될 수 있고, 같은 열에 형성된 상기 구분되는 영역들 각각의 적어도 일부 또는 전체를 동시에 덮도록 형성될 수 있다. 상기 전류 분산층은 100 nm 내지 5 ㎛ 두께로 형성될 수 있고, 일 예에 따르면 200 nm 내지 5 ㎛ 두께로 형성될 수 있다. 다른 일 예에 따르면, 100 nm 내지 1 ㎛로 형성될 수 도 있다. 바람직한 일 예의 경우 200 nm 내지 1 ㎛ 일 수도 있다.
p-형 전극층(150) 및 n-형 전극층(160)은, 마이크로 LED 소자의 구동을 위한 것으로, p-형 전극층(150) 및 n-형 전극층(160)은, 마이크로 LED 소자에서 상기 구분되는 영역들 각각은 전극과 개별적 또는 집합적으로 연결되어 액티브 매트릭스 구동 방식으로 구동하고, 개별적 또는 집합적으로 발광 제어가 가능할 수 있다.
p-형 전극층(150)은, 일 예로서 상기 발광 구조체층(140), 예를 들어, 발광 구조체층에 포함되는 p-형 반도체층(142) 또는 전류 분산층의 적어도 일부분 상에 형성되고, 같은 열에 형성된 상기 구분되는 영역들 각각의 적어도 일부를 동시에 덮도록 형성될 수 있다.
p-형 전극층(150)은 투명 반도체 산화물, 금속 또는 이 둘을 포함할 수 있고, 예를 들어, Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Au, 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐아연주석산화물(IZTO), 카드뮴주석산화물(CTO), PEDOT(poly(3,4-ethylenedioxythiophene)) 및 탄소나노튜브(CNT)으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다. p-형 전극층(160)은 단일층 또는 복수층으로 구성될 수 있다.
n-형 전극층(160)은, n-형 반도체층(120)의 적어도 일부의 영역과 전기적으로 연결되며, n-형 전극층(160)은, n-형 반도체 기판층(120) 상에 적어도 일부분에 형성되거나, 마스크층(130) 상에 형성되어 n-형 반도체층(120)과 n-형 컨택을 형성할 수 있다. n-형 전극층(150)은 Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Au, ITO 및 ZnO으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있으며, n-형 전극층(160)은 단일층 또는 복수층으로 구성될 수 있다.
p-형 전극층(150) 및 n-형 전극층(160)은 오믹 전자로 작용하여 마이크로 LED 소자에에 전류를 공급하여 전기구동이 가능하고, 10 nm 내지 500 nm 두께로 형성될 수 있고, 바람직하게는 10 nm 내지 100 nm 두께이다.
본 발명은, 본 발명에 의한 액티브 매트릭스 구동 방식의 마이크로 LED 소자를 포함하는 마이크로 디스플레이에 관한 것이다. 본 발명의 일 실시예에 따라, 상기 마이크로 디스플레이는, 본 발명에 의한 액티브 매트릭스 구동 방식의 마이크로 LED 소자를 적용하므로, 전사 방법에 비해 제조 공정 및 비용을 줄일 수 있고, 액티브 매트릭스 구동 방식으로 발광원을 구동하여 풀 컬러 구현이 가능할 수 있다.
상기 마이크로 디스플레이는, n-형 반도체 기판 상에서 성장된 발광 구조체를 이용하므로, 서브픽셀 및/또는 픽셀의 크기, 배열, 빛의 색 등의 정밀한 조절이 가능하고, 풀 컬러의 디스플레이를 구현할 수 있다.
상기 서브픽셀은, 적색, 녹색 및 청색 발광 영역의 서브픽셀을 포함하고, 상기 서브픽셀은 규칙적 또는 랜덤하게 배열될 수 있다. 즉, 이는 구분되는 영역(S1..Sn 및 S1'...Snm)을 서브픽셀의 발광원으로 구성할 수 있다. 적색, 녹색 및 청색 발광 영역의 서브픽셀의 크기는, 일 예로서 너비(a)가 5 ㎛ 이상; 10 ㎛ 이상 또는 15 ㎛ 이상일 수 있다. 적색, 녹색 및 청색 발광원은, 원(또는, 도트), 다각형(예를 들어, 삼각형, 정사각형, 직사각형, 육각형) 또는 이 둘의 형태일 수 있다. 이외에도 다양한 형태의 발광원이 형성될 수 있다.
이하에서는 본 발명에 의한 액티브 매트릭스 구동 방식의 마이크로 LED 소자의 발광부 제조방법에 관한 내용을 설명한다. 본 발명의 일 실시예에 따라, 상기 제조방법은, 단일 기판 상에 다양한 발광 영역을 갖는 발광 구조체층을 단일 성장 공정(one-step)으로 형성하고, 상기 발광구조체층 상에 일련의 공정을 진행하여 액티브 매트릭스 구동이 가능한 마이크로 LED 소자를 제조할 수 있다. 더 나아가, 마이크로 LED 디스플레이의 제조공정을 단순화시키고, 제조비용을 획기적으로 낮출 수 있다.
본 발명의 일 실시예에 따라, 상기 발광부의 제조방법은, 도 9 및 도 10을 참조하여 설명한다.
도 9 및 도 10은, 본 발명의 일 실시예에 따른, 본 발명에 의한 마이크로 LED의 발광부 제조방법의 공정을 예시적으로 나타낸 것이다. 도 9 및 도 10에 도시된 실시예는 전류 차단층을 포함한 개념이지만 본 발명에서 전류 차단층은 다른 설계 변경으로 대체되거나 생략할 수도 있다.
상기 제조방법은 기판을 준비하는 단계(210); n-형 반도체층을 형성하는 단계(220); 마스크층 및 발광 구조체층을 형성하는 단계(230); 전류 차단층을 형성하는 단계(240); 및 전극층을 형성하는 단계(250);를 포함할 수 있다.
기판을 준비하는 단계(210)는, 상기 언급한 절연 소재를 포함하는 기판(110)을 준비하는 단계이다.
n-형 반도체층을 형성하는 단계(220)는, 절연 소재를 포함하는 준비된 기판 (110) 상의 적어도 일부분에 n-형 반도체층(120)을 형성하는 단계이며, MOCVD(metal-organic chemical vapour deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapour Phase Epitaxy 등을 이용하여 n-형 반도체층(120)을 형성할 수 있다. 공정 조건은 본 발명에서 특별히 제한하지 않으며, 상기 n-형 반도체층(120)은 상기 언급한 바와 같다.
마스크층 및 발광 구조체층을 형성하는 단계(230)는, n-형 반도체층(120) 상의 적어도 일 부분에 마스크층(130) 및 발광 구조체층(140)을 형성하는 단계이며, 마스크층을 형성하는 단계; 복수 개의 구분되는 영역을 패터닝하는 단계; 및 식각, 성장 또는 둘의 반복을 통하여 발광 구조체층을 형성하는 단계;를 포함할 수 있다.
마스크층을 형성하는 단계는, n-형 반도체층(120) 상의 적어도 일부분에 마스크층(130)을 증착하는 단계이다. 마스크층(130)은 일 예로서, 10 nm 내지 500 nm의 두께로 형성될 수 있다.
복수 개의 구분되는 영역을 패터닝하는 단계는, 마스크층(130)을 각각 복수 개의 개구 패턴을 포함하되, 각각의 패턴이 서로 구분되는 복수 개의 구분되는 영역을 패터닝하는 단계이다. 단일 기판 상에 단일 공정으로 개구 패턴을 형성하므로, 전사 공정 없이 마이크로 LED 소자의 발광원이 발광구조체층을 한 번에 형성하고, 대면적 기판의 적용이 가능하다.
도 11(a) 및 도 11(b)는, 본 발명의 일 실시예에 따른, 다양한 개구 패턴과 그에 따라 형성된 구분되는 영역들 각각에서 발하는 빛의 파장을 나타내는 개략도이다.
복수 개의 구분되는 영역을 패터닝하는 단계는, 상기 언급한 구분되는 영역들을 형성하기 위해서 상기 마스크층(130)에 각각 복수 개의 개구 패턴을 형성하고, 중심 간의 간격, 형상 또는 둘 다가 서로 상이하여 서로 구분되는 적어도 셋 이상의 영역으로 패터닝할 수 있다. 이는 적색, 녹색 및 청색 발광 영역으로 이루어진 서브픽셀로 구역화하여 패터닝될 수 있고, 단일 기판 상에 디스플레이에 필요한 광원을 단일 공정으로 제공할 수 있다.
상기 개구 패턴은, 원형, 라인형 또는 다각형 형상으로 이루어진 군에서 선택된 하나 이상을 포함하고, 형상, 깊이 및 중심 간의 간격 중 하나 이상이 서로 다른 복수 개의 구분되는 영역들을 포함할 수 있다. 상기 개구 패턴의 구분되는 영역에 따라, 상기 발광 구조체층의 복수 개의 구분되는 영역들이 생성될 수 있다.
상기 개구 패턴의 크기(또는, 직경 또는 너비) 및 개구 패턴의 배열 간격에 따라 발광 구조체(141)의 형태, 크기, 활성층의 구성 등의 조절이 가능할 뿐만 아니라, 발광 구조체(141)의 미세 발광 파장을 조절할 수 있다.
도 12(a) 및 도 12(b)는, 본 발명의 일 실시예에 따른, 다양한 개구 패턴으로부터 성장한 간격, 크기 및 높이 중 하나 이상이 서로 다른 3차원 발광 구조체들과 그로인해 발하는 파장이 서로 다른 구분되는 영역들의 배열을 예시적으로 나타낸 것이다.
도 13(a)는, 본 발명의 일 실시예에 따른, 3차원 발광 구조체의 성장에 이용되는 마스크층의 서로 다른 개구의 크기를 나타내는 그림이며, 도 13(b)는, 각각의 개구로부터 성장한 3차원 발광 구조체의 형태를 나타내는 그림이다.
도 13을 참조하면, 도 13(a)에서 개구 패턴의 크기에 따라 성장 영역 및 포획 반경(Capture radius)이 결정되고, 도 13(b)에서 성장 영역 및 포획 반경에 따라 다양한 형상의 구조체가 성장되는 것을 확인할 수 있다. 이러한 성장 영역 및 포획 반경은 성장된 구조체의 폭 및 높이를 조절할 수 있고, 더 나아가 구조체 성장 이후에 활성층의 구성 조절에 활용될 수 있다.
도 14는, 본 발명의 일 실시예에 따른, 3차원 발광 구조체의 성장에 이용되는 마스크층의 서로 다른 개구의 형상과 그로부터 성장한 3차원 발광 구조체의 입체 구조를 나타내는 그림이다.
도 14를 참조하면, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 형태에 따라 성장된 발광 구조체의 다양한 형태를 예시적으로 나타낸 것으로, 개구 패턴의 크기 및 형태에 따라 육각 기둥, 피라미드 구조체, 끝이 잘린 피라미드 구조체 및 실린더 형태의 중공 함몰부를 포함하는 피라미드 구조체를 형성할 수 있다.
도 15 와 도 16(a) 및 도 16(b)는, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 성장된 발광 구조체의 SEM 이미지 및 그로부터 확인된 발광 특성을 나타낸 것이다.
도 15와 도 16(a) 및 도 16(b)를 참조하면, 개구 패턴의 크기에 따라 피라미드 구조체, 끝이 잘린 피라미드 구조체를 형성하고, 개구 패턴의 크기에 따라 구조체의 중심 간의 간격을 조절할 수 있으며 그에 따라 발광 구조체의 발광 특성이 변화하게 됨을 확인할 수 있다..
즉, 상기 도면을 통해 개구 패턴의 크기 및 중심 간의 간격에 따라 성장된 발광 구조체 및 발광 파장의 변화를 예시적으로 확인할 수 있으며, 개구 패턴의 크기 및 중심 간의 간격에 따라 발광 구조체의 모양 및 크기가 변화되고, 발광 구조체의 발광 파장이 변화되는 것을 확인할 수 있다. 즉, 개구 패턴의 구성에 따라 발광 파장의 미세 조절이 가능한 것을 확인할 수 있다. 또한, 피라미드 구조체 및 끝이 잘린 피라미드 구조체가 형성되고, 개구 패턴의 크기가 증가할 수록 끝이 잘린 피라미드 구조체의 크기 및 높이가 변화되는 것을 확인할 수 있다. 즉, 개구 패턴의 크기에 따라 구조체의 모양 및 높이가 조절되는 것을 확인할 수 있다.
상술한 복수 개의 구분되는 영역을 패터닝하는 단계는, 리소그래피 공정, 반응성 이온 에칭, 습식 에칭 등을 이용하여 패터닝할 수 있다. 예를 들어, 리소그래피 공정은, 포토-리소그래피, 레이저 리소그래피, e-빔 리소그래피, 또는 나노-리소그래피 등을 이용할 수 있다.
개구 패턴의 직경(a, 또는, 너비)은 발광 구조체의 형태에 따라 적절하게 선택될 수 있고, 바람직하게는 50 nm 내지 50 ㎛일 수 있고, 상기 개구 패턴의 배열 간격은, 상기 직경보다 큰 것일 수 있다. 상기 개구 패턴의 단면은, 원 및 다각형 중 1종 이상의 형상을 가지며, 상기 개구 패턴의 하단 부분에 n-형 반도체층(120)이 개방된다. 상기 개구 패턴에서 상기 개구 간의 중심 간의 간격은, 50 nm 내지 30 ㎛ 일 수 있다.
상기 개구 패턴은 원형, 라인형 또는 다각형 형상으로 이루어진 군에서 선택된 하나 이상을 포함하고, 개구 패턴은 형상, 깊이 및 중심 간의 간격 중 하나 이상이 서로 다른 복수 개의 구분되는 영역을 형성하고, 개구 패턴의 구분되는 영역에 따라, 상기 발광 구조체층의 복수 개의 구분되는 영역들이 생성될 수 있다.
발광 구조체층을 형성하는 단계는, 개구 패턴을 통하여 개방된 n-형 반도체층 상에서 식각 또는 성장으로 발광 구조체층을 형성하는 단계이며, 3차원 구조체를 성장시키는 단계; 및 활성층을 형성하는 단계;를 포함할 수 있다.
또한, 발광 구조체층을 형성하는 단계는, 상기 개구 패턴에 따라 단일 성장 공정으로 기판 전체에 걸쳐 발광구조체층(140)을 형성하는 단계이며, 발광구조체층(140)의 복수 개의 구분되는 영역들의 발광 구조체(141)들은 동시에 성장 또는 식각하여 형성될 수 있다. 즉, 상기 각각의 구분되는 영역의 마스크층 개구 패턴 상에 개방된 n-형 반도체층을 위로 성장시키거나(도 10 및 도 11의 230a), 식각하여(도 10 및 도 11의 230b) 또는 둘의 반복으로 적색, 녹색 및 청색 빛을 발하도록 서로 구분되는 적어도 셋 이상의 영역을 포함하는 발광 구조체층(140)을 형성시킬 수 있다. 이는 단일 기판에 다양한 발광 영역을 전사 공정 없이 형성할 수 있고, 디스플레이에 필요한 광원을 단일 공정으로 제작할 수 있다.
3차원 구조체를 성장시키는 단계는, 상기 개구 패턴 내에서 개방된 n-형 반도체층 상에서 3차원 구조체를 성장시키는 단계이다.
3차원 구조체를 성장시키는 단계는, 성장 시간에 따라 구조체의 높이 및/또는 모양을 조절할 수 있다. 예를 들어, 성장 시간의 증가시켜 끝이 잘린 피라미드 구조체에서 피라미드 구조체로 성장시킬 수 있다. 다른 예로, 성장시간이 같은 경우에는, 상기 언급한 개구 패턴의 크기 및 간격에 따라 구조체를 디자인할 수 있다. 예들 들어, 간격이 넓거나 작은 원형 패턴에서는 피라미드 구조체가 형성되며 간격이 좁거나 큰 원형 패턴에서는 끝이 잘린 피라미드 구조체가 형성된다. 또한, 패턴의 크기가 작을수록 끝이 잘린 피라미드 구조체의 높이가 높을 수 있다.
3차원 구조체를 성장시키는 단계는, 900 ℃내지 1100 ℃및 50 torr 내지 500 torr에서 실시될 수 있다. 상기 단계는 MOCVD(metal-organic chemical vapour deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapour Phase Epitaxy 등을 이용할 수 있다.
3차원 구조체를 성장시키는 단계에서 3차원 구조체는, n-형 반도체층(120)과 동일하거나 또는 상이한 성분으로 이루어지고, 3차원 구조체의 형태는 상기 언급한 바와 같다.
활성층을 형성하는 단계는, 3차원 구조체 상의 적어도 일부분에 활성층을 형성하는 단계이며, 상기 언급한 바와 같이, 활성층의 구성을 조절할 수 있다. 예를 들어, 상기 성장된 발광 구조체층 상에 In 및 Ga을 포함하는 활성층을 형성할 수 있다.
활성층을 형성하는 단계는, 500 ℃내지 850 ℃에서 실시되고, 원하는 활성층의 성장율에 따라 상기 온도 범위는 적절하게 선택될 수 있다. 상기 활성층을 형성하는 단계는, MOCVD(metal-organic chemical vapour deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapour Phase Epitaxy) 등을 이용할 수 있으며, 상기 활성층의 성분 및 구성은 상기 언급한 바와 같다.
활성층의 형성 시 성장률과 성분의 함량 차이를 적용하여 발광 파장을 조절할 수 있다. 예를 들어, InGaN 활성층 시 c축 방향의 결정면과 semi-polar 결정면에 형성되는 InGaN 층의 성장률과 인듐(Indium) 함량의 차이를 이용하여 육각 피라미드 구조체와 끝이 잘린 육각 피라미드 구조체의 발광 파장을 변화시킬 수 있다.
활성층의 형성 시 성분 원소의 이동 거리(migration length)의 차이를 이용하여 발광 파장을 조절할 수 있다. 예를 들어, 인듐(Indium)과 갈륨(Gallium)의 이동 거리(migration length) 차이를 이용하여 끝이 잘린 육각 피라미드 구조체의 높이 따라 발광 영역을 설정할 수 있다. 즉, 성분 원소의 이동 거리는 개구 패턴의 크기 및 중심 간의 간격에 의해서 조절될 수 있다.
도 17은, 본 발명의 일 실시예에 따른, 본 발명에 의한 개구 패턴의 크기 및 중심 간의 간격에 따라 원소의 이동 거리(migration length) 조절을 예식적으로 나타낸 것이다.
보다 구체적으로, 도 17을 참조하면, 중심 간의 간격이 증가할 경우에 포획 반경의 겹치는 정도가 줄어들고, 활성층의 형성 시 원소의 이동 거리(migration length)에 영향을 줄 수 있다. 이는 활성층의 In-마이그레이션(migration) 정도를 조절할 수 있다. 또한, 효과적인 장파장 발광의 구조체를 형성하기 위해 초격자층(super lattice layer)를 더 삽입할 수 있다.
전류 차단층을 형성하는 단계(240)는, 발광 구조체층의 복수 개의 구분된 영역들 사이에 전류 차단층을 형성하는 단계이다. 전류 차단층을 형성하는 단계(240)는, 상기 발광 구조체층의 복수 개의 구분된 영역들 사이에 깊이 방향으로 홈을 형성하여, 상기 발광 구조체층의 복수 개의 구분된 영역들이 인접한 영역들과 전기적 절연이 형성되도록 마스크층 및 n-형 반도체층을 에칭하는 단계; 상기 깊이 방향으로 형성된 홈에 전기적 절연 소재를 주입하는 단계;를 포함할 수 있다.
전류 차단층을 형성하는 단계(240) 이전에 마스크층(130)을 제거하는 단계를 더 포함할 수 있다.
마스크층 및 n-형 반도체층을 에칭하는 단계는, 전자의 주입을 위한 n형 컨택 영역을 형성하기 위해 n-형 반도체층(120)이 들어나도록 에칭하고, 전류 차단층은 가로 방향(행 방향)의 서브픽셀 영역(복수 개의 구분된 영역들)을 구분하기 위한 마스크층 및 상기 n-형 반도체층을 관통하여 상기 기판층까지 에칭되어 형성될 수 있다. 예를 들어, 상기 에칭은, 반응성 이온 에칭(Reactive ion etching) 공정이 진행될 수 있다.
절연 소재를 주입하는 단계는, 상기 홈 내에 노출된 n-형 반도체층이 투명 전극층과 접촉되는 것을 막기 위해서 물리적 증착 방법으로 전기적 절연 소재를 주입할 수 있다. 상기 전기적 절연 소재는, 상기 언급한 바와 같다.
본 발명의 일 실시예에 따라, 활성층을 형성하는 단계 이후 또는 전류 차단층을 형성하는 단계 이후에 3차원 구조체(140) 상에 p-형 질화갈륨 반도체층(142)을 형성하는 단계(도면에 도시하지 않음)를 더 포함할 수 있다. p-형 질화갈륨 반도체층을 형성하는 단계는 MOCVD(metal-organic chemical vapour deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapour Phase Epitaxy 등을 이용할 수 있으며, p-형 질화갈륨 반도체층(142)의 성분 및 구성은 상기 언급한 바와 같다.
전극층을 형성하는 단계(250)는, n-형 전극층(150)을 형성하는 단계; 및 p-형 전극층(160)을 형성하는 단계;를 포함할 수 있다.
n-형 전극층(150)을 형성하는 단계는, 상기 에칭 공정 또는 마스크층이 형성되지 않은 n-형 반도체층(120) 상의 적어도 일부분에 금속을 포함하는 n-형 전극층(150)을 형성하여 n-형 반도체층과 연결하는 단계이다. n-형 전극층(150)을 형성하는 단계는, 구별되는 영역들이 개별적으로 액티브 매트릭스 방식으로 구동되도록 각 열에 따라 형성될 수 잇다.
p-형 전극층(160)을 형성하는 단계는, 발광구조체층(140) 상의 적어도 일부분, 예를 들어, p-형 질화갈륨 반도체층(142) 상의 적어도 일부분에 p-형 전극층(150)을 형성하는 단계이며, 투명전극층을 형성하는 단계 및 투명전극층 상의 적어도 일부분에 금속 패드층을 형성하는 단계를 포함할 수 있다. 전극층을 형성하는 단계(250)에서 공정 조건이 특별히 제한되지 않는다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (21)

  1. 기판;
    상기 기판상에 형성되는 n-형 반도체층;
    상기 n-형 반도체층과 연결 형성되는 발광 구조체층;
    상기 n-형 반도체층의 적어도 일부 영역과 전기적으로 연결되는 n-형 전극층;
    상기 발광 구조체층 상에 상기 발광 구조체층의 전체 또는 일부가 내부에 묻히도록 형성되는 p-형 반도체층;
    상기 p-형 반도체층의 적어도 일부 상에 형성되는 p-형 전극층; 및
    상기 p-형 반도체층 및 상기 p-형 전극층 사이에 형성되고, 상기 p-형 반도체층 및 상기 발광 구조체층의 전체 또는 일부가 내부에 묻히도록 형성되는 전류 분산층;을 포함하는 발광부와
    액티브 매트릭스 방식으로 구동하는 구동 회로부를 포함하고,
    상기 발광 구조체층은, 각각 서로 다른 파장의 빛을 발하는 복수 개의 구분되는 영역들을 포함하고,
    상기 구분되는 영역들 각각은 단일 또는 복수 개의 3차원 발광 구조체들을 포함하고, 액티브 매트릭스 방식으로 서로 다른 파장의 빛의 발광 여부의 개별적 제어가 가능한 것이고,
    상기 p-형 반도체층의 두께는 0.2 ㎛ 내지 10 ㎛ 인 것이고,
    상기 구분되는 영역들 각각의 발광 구조체들은 높이가 서로 상이한 것이고,
    상기 구분되는 영역들은 상기 발광 구조체의 높이가 높을수록, 발광 구조체 각각의 간격이 클수록 더 장파장의 빛을 발하는 것이고,
    상기 발광 구조체층은, In 및 Ga을 포함하는 활성층이 상부에 형성된 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
  2. 제1항에 있어서,
    상기 p-형 반도체층의 상부는 평탄한 면을 형성하는 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
  3. 삭제
  4. 제1항에 있어서,
    상기 전류 분산층의 상부는 평탄한 면을 형성하는 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
  5. 제1항에 있어서,
    상기 구동 회로부는, CMOS 회로, TFT 회로 또는 둘 다를 포함하는 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
  6. 삭제
  7. 제1항에 있어서,
    상기 p-형-반도체층의 두께는 상기 발광 구조체의 최대 높이의 1.5 배 이상인 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
  8. 제1항에 있어서,
    상기 발광 구조체층은, 각각 복수 개의 발광 구조체를 포함하며 각기 다른 파장의 빛을 발하는 적어도 셋 이상의 구분되는 영역들을 포함하고,
    상기 구분되는 영역들 각각은 상기 발광 구조체 간의 간격, 밀도 또는 둘 다가 서로 상이한 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
  9. 제1항에 있어서,
    상기 구분되는 영역들은 상기 활성층의 평균 두께가 상이한 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
  10. 제1항에 있어서,
    상기 구분되는 영역들 각각의 발광 구조체들은 형태가 서로 상이한 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
  11. 제1항에 있어서,
    상기 발광 구조체층의 복수 개의 구분되는 영역들의 발광 구조체들은 동시에 성장하여 형성되는 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
  12. 삭제
  13. 제1항에 있어서,
    상기 구분되는 영역들 각각의 면적은 1 ㎛2 내지 1 cm2 인 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
  14. 제1항에 있어서,
    상기 발광 구조체는 높이가 50 nm 내지 50 ㎛ 인 것인
    액티브 매트릭스 구동 방식의 마이크로 LED.
  15. 삭제
  16. 제1항에 있어서,
    상기 구분되는 영역들은,
    상기 활성층 내의 In-마이그레이션(migration) 정도가 상이하도록 제어되어 형성된 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
  17. 제1항에 있어서,
    상기 구분되는 영역들은, 상기 활성층 내의 Ga 대비 In의 평균 농도, 상기 활성층의 평균 두께, 또는 둘 모두가 서로 상이한 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
  18. 제1항에 있어서,
    상기 활성층은 BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, 및 GaInNSb 중 적어도 하나 이상을 더 포함하는 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
  19. 제1항에 있어서,
    상기 활성층은 초격자층(super lattice layer)을 더 포함하는 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
  20. 제1항에 있어서,
    상기 발광부는 상기 복수 개의 구분되는 영역들의 사이 중 적어도 일부에 형성되어 상기 구분되는 영역들 각각 간의 전기적 절연을 형성하는 전류 차단층(passivation layer);을 하나 이상 포함하는 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
  21. 제1항에 있어서,
    상기 발광부와 상기 구동 회로부를 전기적으로 접속하는 범프를 하나 이상 포함하는 것인,
    액티브 매트릭스 구동 방식의 마이크로 LED.
KR1020180143432A 2018-11-20 2018-11-20 액티브 매트릭스 구동 방식의 마이크로 led KR102153182B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180143432A KR102153182B1 (ko) 2018-11-20 2018-11-20 액티브 매트릭스 구동 방식의 마이크로 led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180143432A KR102153182B1 (ko) 2018-11-20 2018-11-20 액티브 매트릭스 구동 방식의 마이크로 led

Publications (2)

Publication Number Publication Date
KR20200058833A KR20200058833A (ko) 2020-05-28
KR102153182B1 true KR102153182B1 (ko) 2020-09-07

Family

ID=70920148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180143432A KR102153182B1 (ko) 2018-11-20 2018-11-20 액티브 매트릭스 구동 방식의 마이크로 led

Country Status (1)

Country Link
KR (1) KR102153182B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649769B1 (ko) 2005-12-28 2006-11-27 삼성전기주식회사 반도체 발광 다이오드 및 그 제조 방법
KR101197295B1 (ko) * 2010-05-11 2012-11-05 세종대학교산학협력단 발광 다이오드 소자
KR101322927B1 (ko) * 2012-05-03 2013-10-28 포항공과대학교 산학협력단 발광 다이오드 소자 및 그의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180078941A (ko) * 2016-12-30 2018-07-10 (재)한국나노기술원 액티브 매트릭스 디스플레이용 led 소자 및 그의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649769B1 (ko) 2005-12-28 2006-11-27 삼성전기주식회사 반도체 발광 다이오드 및 그 제조 방법
KR101197295B1 (ko) * 2010-05-11 2012-11-05 세종대학교산학협력단 발광 다이오드 소자
KR101322927B1 (ko) * 2012-05-03 2013-10-28 포항공과대학교 산학협력단 발광 다이오드 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20200058833A (ko) 2020-05-28

Similar Documents

Publication Publication Date Title
US9978808B2 (en) Monolithic multicolor direct view display containing different color LEDs and method of making thereof
KR102368192B1 (ko) 마이크로 led 구조체, 이의 제조방법 및 이를 포함하는 디스플레이
US11710805B2 (en) Light emitting diode containing oxidized metal contacts
KR20230038169A (ko) 마이크로 led 표시 패널 및 그 제조 방법
US11990559B2 (en) Method of manufacturing micro-light emitting diode-based display and micro-light emitting diode-based display
KR20190044492A (ko) 마이크로 led 구조체, 이의 제조방법 및 이를 포함하는 디스플레이
KR101721846B1 (ko) 디스플레이용 초소형 질화물계 발광 다이오드 어레이의 제조방법 및 그에 의해 제조된 디스플레이용 초소형 질화물계 발광 다이오드 어레이
US11257983B2 (en) Light emitting diodes formed on nanodisk substrates and methods of making the same
TWI803827B (zh) 高分辨率單體式ｒｇｂ陣列
US11362238B2 (en) Light emitting diode containing oxidized metal contacts
JP2024123056A (ja) Ｌｅｄアレイ
KR102153182B1 (ko) 액티브 매트릭스 구동 방식의 마이크로 led
KR102156977B1 (ko) 패시브 매트릭스 구동 방식의 마이크로 led 소자 및 이의 제조방법
TWI829038B (zh) 電壓可控的單片原生ｒｇｂ陣列
KR102153798B1 (ko) 표면 확산 정도를 제어하여 발광 파장을 설계한 마이크로 led의 제조방법
CN115084324A (zh) 纳米环Micro-LED像素、阵列、芯片及制备方法
KR101689664B1 (ko) 양자점을 포함하는 적층구조물과 그 제조방법 및 상기 적층구조물을 적용한 발광소자
KR102435381B1 (ko) 마이크로-led 기반 디스플레이의 제조방법 및 마이크로-led기반 디스플레이
TWI803841B (zh) 高分辨率單體式ｒｇｂ陣列
KR102728898B1 (ko) 3족 질화물 반도체 적층체를 제조하는 방법
CN119008653A (zh) 显示面板及其制备方法
KR20230112859A (ko) 비발광 3족 질화물 반도체 소자를 제조하는 방법
CN113451449A (zh) 一种rgb外延结构及其制造方法与应用

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181120

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20190930

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20181120

Patent event code: PA03021R01I

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191118

Patent event code: PE09021S01D

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200325

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200616

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200901

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200901

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230918

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240823

Start annual number: 5

End annual number: 5