JP3882539B2 - 半導体発光素子およびその製造方法、並びに画像表示装置 - Google Patents

半導体発光素子およびその製造方法、並びに画像表示装置 Download PDF

Info

Publication number
JP3882539B2
JP3882539B2 JP2001200183A JP2001200183A JP3882539B2 JP 3882539 B2 JP3882539 B2 JP 3882539B2 JP 2001200183 A JP2001200183 A JP 2001200183A JP 2001200183 A JP2001200183 A JP 2001200183A JP 3882539 B2 JP3882539 B2 JP 3882539B2
Authority
JP
Japan
Prior art keywords
layer
plane
crystal
semiconductor light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001200183A
Other languages
English (en)
Other versions
JP2002100805A (ja
Inventor
浩之 奥山
正人 土居
剛志 琵琶
豊治 大畑
友志 菊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001200183A priority Critical patent/JP3882539B2/ja
Priority to KR1020037000656A priority patent/KR100897490B1/ko
Priority to EP01951900A priority patent/EP1311002A4/en
Priority to CNB018143083A priority patent/CN1269230C/zh
Priority to PCT/JP2001/006212 priority patent/WO2002007231A1/ja
Priority to AU2001272739A priority patent/AU2001272739A1/en
Priority to US10/062,687 priority patent/US6924500B2/en
Publication of JP2002100805A publication Critical patent/JP2002100805A/ja
Priority to US11/066,699 priority patent/US7221001B2/en
Priority to US11/093,795 priority patent/US7122825B2/en
Priority to US11/093,807 priority patent/US7122394B2/en
Priority to US11/093,885 priority patent/US7122826B2/en
Priority to US11/097,732 priority patent/US7129514B2/en
Priority to US11/098,302 priority patent/US7129515B2/en
Priority to US11/096,381 priority patent/US7129107B2/en
Priority to US11/558,115 priority patent/US20070077674A1/en
Priority to US11/558,176 priority patent/US7501663B2/en
Application granted granted Critical
Publication of JP3882539B2 publication Critical patent/JP3882539B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02409—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02411—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Description

【０００１】
【発明の属する技術分野】
本発明は第１導電型層、活性層、第２導電型層を積層させたダブルヘテロ構造を有する半導体発光素子及びその製造方法に関し、特に、窒化物半導体からなる結晶層を利用して発光領域を構成する半導体発光素子及びその製造方法に関する。
また本発明は、複数の半導体発光素子を備えてなる画像表示装置に関する。
【０００２】
【従来の技術】
半導体発光素子として、これまでサファイア基板上に全面に低温バッファ層、ＳｉをドープしたＧａＮからなるｎ側コンタクト層を形成し、その上にＳｉをドープしたＧａＮからなるｎ側クラッド層，ＳｉをドープしたＩｎＧａＮからなる活性層、ＭｇをドープしたＡｌＧａＮからなるｐ側クラッド層と、ＭｇをドープしたＧａＮよりなるｐ側コンタクト層などを積層した素子が知られている。このような構造を有し市販されている製品として、４５０ｎｍから５３０ｎｍを含む青色、緑色ＬＥＤ（Light Emitting Diode）が量産されている。
【０００３】
また、窒化ガリウムを成長させようとする場合、サファイヤ基板が使用されることが多く行われている。サファイア基板から窒化ガリウムを結晶成長させる場合、通常はＣ面を主面とするサファイア基板が使用され、主面上に形成される窒化ガリウム層の表面もＣ面を有し、必然的に基板主面と平行な面に形成される活性層やそれを挟むクラッド層もＣ面に平行な面に延在される。このように基板主面を基準に各結晶層を積層した構造の半導体発光素子では、基板主面の平滑性を生かして電極形成などに必要な平滑性が得られている。
【０００４】
ところが、サファイヤ基板と成長させる窒化ガリウムの間の格子不整合から、結晶内に高密度の転位が内在することがある。このため基板上に低温バッファ層を形成する技術は、成長させる結晶に発生する欠陥を抑制するための１つの手段であり、また、結晶欠陥を低減する目的で特開平１０−３１２９７１号公報では、横方向への選択結晶成長（ＥＬＯ：epitaxial lateral overgrowth）を組合わせている。
【０００５】
また、特開平１０−３２１９１０号公報は、基板主面上に垂直な（１０−１０）または（１−１００）ｍ面からなる側面を有する六角柱状構造が形成され、その六角柱状構造部分に基板主面に対して垂直に延在する発光領域が形成された半導体発光素子を開示する。基板主面上に垂直に延在する活性層などを形成することで、基板との格子不整合による欠陥や転位を抑制でき、熱膨張係数の違いによる歪みの悪影響も少なくできる。
【０００６】
さらに、特開平８−２５５９２９号公報は、基板上に窒化ガリウム系化合物半導体からなる一方の導電型層を成膜し、その一方の導電型層の一部をマスクで覆って、覆われていない部分に選択成長によって他方の導電型層を含む窒化ガリウム系化合物半導体層を形成してからｐ電極及びｎ電極を形成する製造方法を開示する。
【０００７】
【発明が解決しようとする課題】
ところが、特開平１０−３２１９１０号公報に記載されるように基板主面上に垂直に延在する六角柱状構造を形成する技術では、ＨＶＰＥ（Hydride Vapor Phase Epitaxy）で成膜した後、（１０−１０）または（１−１０１）ｍ面からなる側面が得られるようにドライエッチングを施している。ところが、ドライエッチングを施す場合には、一般的に結晶面に対する損傷を避けることができず、従って基板側からの貫通転位などを抑制しつつも逆にドライエッチングにより結晶の特性が劣化する。また、ドライエッチングを施す場合では、その分だけ工程も増加してしまう。
【０００８】
サファイヤ基板のＣ＋面上に選択成長させた場合には、（１−１０１）面すなわちＳ面で囲まれた先端のとがった形状の結晶層が形成される（たとえば、特許第２８３０８１４号の明細書段落０００９参照）が、電極形成に必要な平坦面が得られていないものとされ、積極的に電子デバイスや発光デバイスとして利用されている例はなく、さらなる選択成長から結晶構造の下地層として利用されているに過ぎない。
【０００９】
また、基板主面に平行な面を形成する素子は、結晶性を良好に維持するために平坦な面の作成が重要となり、結果として電極などが平面的に広がった素子構造と有する傾向がある。したがって各素子の間を分離する場合には、たとえばチップをダイサーなどを用いて切り出さなければならないため、多大な労力がかかるとともに平面的に広がった電極などを避けながら微小に切り出すことは極端に難しくなっている。また、サファイア基板およびＧａＮなどの窒化物は硬度が高く切り出しが難しいことから、ダイシングの際に少なくとも２０μｍ程度の切りしろが必要になり、微小なチップの切り出しがさらに困難となっている。また、基板主面をＣ＋面として、基板主面に平行な面に窒化物ガリウム系の活性層を形成する発光素子においては、Ｃ＋面では窒素原子に対するボンドの数がＧａから１つしか出ていないため、Ｃ＋面の結晶面から窒素原子は解離しやすく、実効的なＶ／ＩＩＩ比が大きくできないでいる。そのため、発光素子を構成するための結晶質が高性能化を図るには十分でないといった問題が生じている。
【００１０】
特開平８−２５５９２９号公報記載の技術では、選択成長を用いることで反応性イオンエッチングなどエッチングを使用しなくとも良いという利点があるが、ｎ電極を形成するために、マスク層を除去しており、電極近傍での段差が拡大してしまい精度良く電極を形成するのが難しいという問題が生ずる。また、特開平８−２５５９２９号公報に開示される発光素子のように、基板の主面に平行な活性層を形成する場合には、その端部が空気中に露出することで活性層が酸化してしまうことがあり、活性層が劣化するといった問題も生ずる。
【００１１】
一方、例えばプロジェクション型ディスプレイ光源用途など大型ディスプレイ用光源として、ＬＥＤ素子を応用することが考えられており、ＬＥＤ素子の高輝度化、高信頼性、および低価格化を図ることは重要な開発項目となっている。ＬＥＤ素子の高輝度化に支配的な因子は活性層の結晶性などに依存した内部量子効率と、光に変換されてから素子外部に発光する割合である光取り出し効率の２つである。
【００１２】
ここで、発光ダイオードの典型的な発光領域の要部構造を図８０に示す。例えばＩｎＧａＮなどにより形成された活性層４００を挟んで第１導電層４０１と第２導電層４０２が積層するように形成され、第２導電層４０２の活性層４００と反対側には電極としても機能する反射膜４０３が形成され、反射膜４０３と第２導電層４０２の界面が反射面４０４とされている。活性層４００で発生した光の一部は直接第１導電層４０１の光取り出し窓４０５から射出するが、第２導電層４０２側に出た光の一部は反射面４０４で反射して、第１導電層４０１の光取り出し窓４０５側へ向かう。
【００１３】
ところが、上述の如き通常の発光ダイオードの構造では活性層４００が効率よく発光したとしても、素子と外部、素子と透明基板、あるいは透明基板と外部の界面において光が全反射することで光が外に取り出せないという問題が生じている。すなわち、界面を形成する２つの材料層の屈折率に依存して、その界面における臨界角が決まり、臨界角よりも小さな角度で界面に入射した光は当該界面で全反射してしまう。面発光する発光ダイオードにおいて、前述の図８０のように反射面４０４が光取り出し窓４０５と平行した面同士の構成をとる場合では、臨界角より小さな入射角で全反射した光は、反射面４０４が光取り出し窓４０５の間で全反射を続けることになり、有効な出力として取り出すことができない。
【００１４】
光取り出し効率を改善するために、素子に光路を変換できるような凸部または斜面を形成して反射面とし、光を効率よく外部に取り出すことも考えられる。ただし、青あるいは緑色ＬＥＤの材料として用いられているＧａＮ系半導体の加工はかなり困難であり、高度な形状を微細な領域に形成することができないのが現状である。
【００１５】
また、図８１は面発光型の半導体発光素子の一例の断面図である。成長基板５００としてのサファイヤ基板が使用され、その成長基板５００上に例えば窒化ガリウム系半導体層からなる第１導電層５０１が成長され、その第１導電層５０１上に窒化ガリウム系半導体層からなる活性層５０２と第２導電層５０３が基板主面に平行に積層される。これら活性層９２と第２導電層５０３はその一部が削られて開口部５０６が底部に第１導電層５０１が臨むように形成される。この開口部５０６には第１電極５０４が第１導電層５０１と接続するように形成され、第２導電層５０３上には当該第２導電層５０３と接続する第２電極５０５が形成される。
【００１６】
大型ディスプレイ用の光源を製造するためには、簡単には高輝度化に応じて素子サイズを大きくすることが考えられる。しかしながら、光学設計の要請から発光領域のサイズには限界があり、高輝度で大きな発光領域を有する素子は製造するのが困難である。また、素子内部に必要な光取り出し窓と電流を効率よく注入するための電極配置などから、素子内の活性領域にも制限がある。したがって実デバイスにおいては、規格値以上の電流注入などにより高輝度化に対応するのが現状であり、そのように電流注入量を高くした場合では素子の信頼性が低下してしまうと言った問題が発生する。
【００１７】
また、発光ダイオードの素子サイズを小さくすることは、収率改善による低価格化が期待できるため、特に発光ダイオードを画素ごとに配置するディスプレイに応用する場合などにその必要性が高いものとなっている。ただし素子サイズを小さくすることは単位面積あたりの負荷を大きくすることから、前述の発光素子の高輝度化および高信頼性に対して通常相反することになる。
【００１８】
さらに、素子サイズを数十ミクロン程度かそれ以下にする必要がある場合、図８１に示した電極５０４、５０５などの電極領域や素子分離溝の形成領域が、素子の活性層を形成できる領域を大きく制限してしまう。特に導電層５０３、５０１と電極５０５、５０４とが接触する領域は、抵抗が高くならないように、なるべく大きくする必要がある。ところが、電極のサイズを大きくした場合では、逆に面発光により光を導出できる領域が狭くなることになり、それだけ発光の輝度が低下してしまうことになる。
【００１９】
そこで本発明は、上述の技術的な課題に鑑み、良好な結晶性を有し、チップ構造の微細化も可能にし、さらに発光効率の向上、光取り出し効率を改善して輝度の高い半導体発光素子及びその製造方法を提供することを目的とする。
また、かかる半導体発光素子を用いてなる画像表示装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明に係る半導体発光素子は、半導体成長層の主面に、該主面に対して傾斜したＳ面及び（１１−２２）面の少なくとも一方または該Ｓ面及び（１１−２２）面に実質的に等価な結晶面の少なくとも一方を含む傾斜結晶面を有する窒化物半導体結晶層を形成し、傾斜結晶面に平行な面内に延在する第１導電型層、量子井戸層又は多重量子井戸層を有する活性層、第２導電型層を前記結晶層に形成し、傾斜結晶面に平行な面内に延在する一方の電極と、半導体成長層の主面に平行する面内に形成された他方の電極とを有してなることを特徴とする。
【００２２】
また、本発明においては、上述の半導体発光素子が複数個配列された構造から、各半導体発光素子が画素を構成する画像形成装置を構成することができる。
【００２３】
また、本発明の半導体発光素子の製造方法は、半導体成長層上のマスク層の開口部から該半導体成長層の主面に対して傾斜したＳ面及び（１１−２２）面の少なくとも一方または該Ｓ面及び（１１−２２）面に実質的に等価な結晶面の少なくとも一方を含む傾斜結晶面を有する窒化物半導体結晶層を選択的に形成し、結晶層には、傾斜結晶面に平行な面内に延在する第１導電型層、量子井戸層又は多重量子井戸層を有する活性層、及び第２導電型層を形成する工程と、傾斜結晶面に平行な面内に延在する一方の電極を形成する工程と、半導体成長層の主面に平行する面内に他方の電極を形成する工程を有することを特徴とする。
【００２４】
半導体成長層の主面に対して傾斜した傾斜結晶面を有する結晶層を形成することで、基板からの貫通転位を押さえることも可能であり、また、半導体成長層の主面に対して傾斜した傾斜結晶面は選択成長によって現れ易い面であることから、エッチングなどの工程増加を招かず良好な結晶を得ることができる。
【００２５】
特に結晶層が窒化ガリウム（ＧａＮ）で構成される場合、Ｃ＋面を用いて結晶層を形成する場合に比べて、その窒素原子からガリウム原子へのボンドの数が増大することになり、実効的なＶ／ＩＩＩ比を高くすることが可能である。したがって良質な結晶部分に活性層を形成することができ、形成される半導体発光素子の高性能化を図ることもできる。
【００２６】
【発明の実施の形態】
以下において、本発明を適用した半導体発光素子について図面を参照しながら詳細に説明する。
【００２７】
本発明の半導体発光素子は、半導体成長層の主面に対して傾斜したＳ面及び（１１−２２）面の少なくとも一方または該Ｓ面及び（１１−２２）面に実質的に等価な結晶面の少なくとも一方を含む傾斜結晶面を有する結晶層を形成し、傾斜結晶面に平行な面内に延在する第１導電型層、活性層、及び第２導電型層を前記結晶層に形成し、傾斜結晶面に平行な面内に延在する一方の電極と、半導体成長層の主面に平行する面内に形成された他方の電極とを有してなることを特徴とする。
【００２８】
半導体成長層は、基板の主面上にて形成することができる。他方の電極は、基板を除去した後の半導体成長層の裏面に形成することができる。あるいは他方の電極は、基板を残して半導体成長層の結晶層から外れた面上に形成することができる。
【００２９】
本発明に用いられる基板は、基板の主面（すなわち、基板上に形成した半導体成長層の主面）に対して傾斜した傾斜結晶面、すなわち、Ｓ面、（１１−２２）面またはそのＳ面、（１１−２２）面に等価な傾斜面を有する結晶層を形成し得るものであれば特に限定されず、種々のものを使用できる。例示すると、基板として用いることができるのは、サファイア（Ａｌ２Ｏ３、Ａ面、Ｒ面、Ｃ面を含む。）ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む。）ＧａＮ、Ｓｉ、ＺｎＳ、ＺｎＯ、ＡｌＮ、ＬｉＭｇＯ、ＧａＡｓ、ＭｇＡｌ２Ｏ４、ＩｎＡｌＧａＮなどからなる基板であり、好ましくはこれらの材料からなる六方晶系基板または立方晶系基板であり、より好ましくは六方晶系基板である。例えば、サファイヤ基板を用いる場合では、窒化ガリウム（ＧａＮ）系化合物半導体の材料を成長させる場合に多く利用されているＣ面を主面としたサファイヤ基板を用いることができる。この場合の基板主面としてのＣ面は、５乃至６度の範囲で傾いた面方位を含むものである。基板自体は製品としての発光素子には含まれない構造も可能であり、製造の途中で素子部分を保持させるために使用され、完成前に取り外しされる構造であっても良い。
【００３０】
この基板上に形成される結晶層は基板の主面に対して傾斜した傾斜結晶面を有している。この結晶層は後述の基板の主面に対して傾斜した上記傾斜結晶面に平行な面に第１導電型層、活性層、及び第２導電型層からなる発光領域を形成可能な材料層であれば良く、特に限定されるものではないが、その中でもウルツ鉱型の結晶構造を有することが好ましい。このような結晶層としては、例えばＩＩＩ族系化合物半導体やＢｅＭｇＺｎＣｄＳ系化合物半導体、ＢｅＭｇＺｎＣｄＯ系化合物半導体を用いることができ、更には窒化ガリウム（ＧａＮ）系化合物半導体、窒化アルミニウム（ＡｌＮ）系化合物半導体、窒化インジウム（ＩｎＮ）系化合物半導体、窒化インジウムガリウム（ＩｎＧａＮ）系化合物半導体、窒化アルミニウムガリウム（ＡｌＧａＮ）系化合物半導体を好ましくは形成することができ、特に窒化ガリウム系化合物半導体などの窒化物半導体が好ましい。なお、本発明において、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＮなどは必ずしも、３元混晶のみ、２元混晶のみの窒化物半導体を指すのではなく、例えばＩｎＧａＮでは、ＩｎＧａＮの作用を変化させない範囲での微量のＡｌ、その他の不純物を含んでいても本発明の範囲であることはいうまでもない。また、Ｓ面や（１１−２２）面に実質的に等価な面とは、Ｓ面や（１１−２２）面に対してそれぞれ５乃至６度の範囲で傾いた面方位を含むものである。
【００３１】
また、本明細書において、窒化物とはＩＩＩ族にＢ、Ａｌ、Ｇａ、Ｉｎ、Ｔａの中のいずれかひとつを用い、Ｖ族には主にＮを用いることを特徴とするものである。しかしながら、本明細書において、微量のＡｓ、Ｐを用いてバンドギャップを低減した材料であっても窒化物に含められる。
【００３２】
この結晶層の成長方法としては、種々の気相成長法を挙げることができ、例えば有機金属化合物気相成長法（ＭＯＣＶＤ（ＭＯＶＰＥ）法）や分子線エピタキシー法（ＭＢＥ法）などの気相成長法や、ハイドライド気相成長法（ＨＶＰＥ法）などを用いることができる。その中でもＭＯＣＶＤ法によると、迅速に結晶性の良いものが得られる。ＭＯＣＶＤ法では、ＧａソースとしてＴＭＧ（トリメチルガリウム）、ＴＥＧ（トリエチルガリウム）、ＡｌソースとしてはＴＭＡ（トリメチルアルミニウム）、ＴＥＡ（トリエチルアルミニウム）、Ｉｎソースとしては、ＴＭＩ（トリメチルインジウム）、ＴＥＩ（トリエチルインジウム）などのアルキル金属化合物が多く使用され、窒素源としてはアンモニア、ヒドラジンなどのガスが使用される。また、不純物ソースとしてはＳｉであればシランガス、Ｇｅであればゲルマンガス、ＭｇであればＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）、ＺｎであればＤＥＺ（ジエチルジンク）などのガスが使用される。一般的なＭＯＶＰＥ法では、これらのガスを例えば６００℃以上に加熱された基板の表面に供給して、ガスを分解することにより、ＩｎＡｌＧａＮ系化合物半導体をエピタキシャル成長させることができる。
【００３３】
結晶層を形成する前に、半導体成長層、いわゆる下地成長層を基板上に形成することが好ましい。この下地成長層は例えば窒化ガリウム層や窒化アルミニウム層からなり、下地成長層は低温バッファ層と高温バッファ層との組合せ或いはバッファ層と結晶種として機能する結晶種層との組合せからなる構造であっても良い。この下地成長層も結晶層と同様に、種々の気相成長法で形成することができ、例えば有機金属化合物気相成長法（ＭＯＶＰＥ法）や分子線エピタキシー法（ＭＢＥ法）、ハイドライド気相成長法（ＨＶＰＥ法）などの気相成長法を用いることができる。結晶層の成長を低温バッファ層から始めるとマスク上にポリ結晶が析出しやすくなって、それが問題となる。そこで、結晶種層を含んでからその上に基板と異なる面を成長することで、さらに結晶性のよい結晶が成長できる。また、選択成長を用いて結晶成長を行うには結晶種層がないとバッファ層から形成する必要があるが、もしバッファ層から選択成長を行うと成長の阻害された成長しなくても良い部分に成長が起こりやすくなる。従って、結晶種層を用いることで、成長が必要な領域に選択性良く結晶を成長させることができることになる。バッファ層は基板と窒化物半導体の格子不整合を緩和するという目的もある。したがって、窒化物半導体と格子定数の近い基板、格子定数が一致した基板を用いる場合にはバッファ層が形成されない場合もある。たとえば、ＳｉＣ上にはＡｌＮを低温にしないでバッファ層をつけることもあり、Ｓｉ基板上にはＡｌＮ、ＧａＮをやはり低温にしないでバッファ層として成長することもあり、それでも良質のＧａＮを形成できる。また、バッファ層を特に設けない構造であっても良く、ＧａＮ基板を使用しても良い。
【００３４】
そして、本発明においては、基板の主面に対して傾斜した傾斜結晶面を形成するために、選択成長法を用いることができる。基板の主面に対して傾斜した傾斜結晶面は、その基板主面の選択にも依存するが、ウルツ鉱型の（０００１）面[Ｃ面]を基板主面とした場合では、（１−１００）面[Ｍ面]、（１−１０１）面[Ｓ面]、（１１−２０）面[Ａ面]、（１−１０２）面[Ｒ面]、（１−１２３）面[Ｎ面]、（１１−２２）面およびこれらに等価な結晶面のうちから選ばれた傾斜結晶面を挙げることができ、特にＳ面や（１１−２２）面およびでこれらに等価な結晶面で用いることが好ましい。これらに等価な結晶面とは前述のように、５乃至６度の範囲で傾いた面方位を含むものである。特にＳ面はＣ＋面の上に選択成長した際に見られる安定面であり、比較的得やすい面であって六方晶系の面指数では（１−１０１）である。Ｃ面にＣ＋面とＣ−面が存在するのと同様に、Ｓ面についてはＳ＋面とＳ−面が存在するが、本明細書においては、特に断らない場合は、Ｃ＋面ＧａＮ上にＳ＋面を成長しており、これをＳ面として説明している。なお、Ｓ面についてはＳ＋面が安定面である。またＣ＋面の面指数は（０００１）である。このＳ面については、前述のように窒化ガリウム系化合物半導体で結晶層を構成した場合には、Ｓ面上、ＧａからＮへのボンド数が２または３とＣ面の次に多くなる。ここでＣ−面はＣ＋面の上には事実上得ることができないので、Ｓ面でのボンド数は最も多いものとなる。例えば、Ｃ面を主面に有するサファイア基板に窒化物を成長した場合、一般にウルツ鉱型の窒化物の表面はＣ＋面になるが、選択成長を利用することでＳ面を形成することができ、Ｃ面に平行な面では脱離しやすい傾向をもつＮのボンドがＧａから一本のボンドで結合しているのに対し、傾いたＳ面では少なくとも一本以上のポンドで結合することになる。従って、実効的にＶ／ＩＩＩ比が上昇することになり、積層構造の結晶性の向上に有利である。また、基板と異なる方位に成長すると基板から上に伸びた転位が曲がることもあり、欠陥の低減にも有利となる。
【００３５】
本発明の半導体発光素子においては、結晶層は基板の主面に対して傾斜した傾斜結晶面を有する構造を有しているが、特に、結晶層はＳ面または該Ｓ面に実質的に等価な面が略六角錐形状の斜面をそれぞれ構成する構造であっても良く、或いは、Ｓ面または該Ｓ面に実質的に等価な面が略六角錐台形状の斜面をそれぞれ構成する共にＣ面または該Ｃ面に実質的に等価な面が前記略六角錐台形状の上平面部を構成する構造、所謂略六角錐台形状であっても良い。これら略六角錐形状や略六角錐台形状は、正確に六角錐であることを必要とせず、その中の幾つかの面が消失したようなものも含む。好適な一例においては傾斜結晶面は六面でほぼ対称となるように配設される。ほぼ対称とは、完全に対称形状になっている場合の他、多少対称形状よりずれている場合も含む。また、結晶層の結晶面間の稜線は必ずしも直線でなくとも良い。また、略六角錐形状や略六角錐台形状は直線状に延在された形状であっても良い。
【００３６】
具体的な選択成長法としては、そのような選択成長は、選択的に前記下地成長層上に形成されたマスク層に開口された部分を利用して行われる。下地成長層の上にマスク層を形成し、そのマスク層を選択的に開口して窓領域を形成することで、選択成長が可能である。マスク層の開口部の形状としては、円形状、正方形状、六角形状、三角形状、矩形状、菱形、帯状、格子状およびこれらの変形形状などの形状にすることができる。マスク層は例えば絶縁材料からなり、例えば酸化シリコン層或いは窒化シリコン層によって構成することができる。前述のような略六角錐台形状や略六角錐形状が直線状に延在された形状である場合、一方向を長手方向とするような角錐台や角錐形状はマスク層の窓領域を帯状にすることで可能である。
【００３７】
マスク層の厚みは、活性層近傍や電極近傍の段差を緩和する目的で、０．１乃至５μｍの範囲で形成することができ、より好ましくは０．１乃至１．０μｍの程度である。前述のような略六角錐台形状や略六角錐形状が直線状に延在された形状である場合、一方向を長手方向とするような角錐台や台形形状はマクス層の開口部（窓領域）を帯状にすることで可能である。
【００３８】
選択成長を用いマスク層の窓領域を１０μｍ程度の円形（或いは辺が１−１００方向の六角形、または辺が１１−２０方向の六角形など）にすることでその約２倍程度の選択成長領域まで簡単に作製できる。またＳ面が基板と異なる方向であれば転位を曲げる効果、および転位を遮蔽する効果があるために、転位密度の低減にも役立つ。
【００３９】
本発明者らの行った実験において、カソードルミネッセンスを用いて成長した六角錐台形状を観測してみると、Ｓ面の結晶は良質でありＣ＋面に比較して発光効率が高くなっていることが示されている。特にＩｎＧａＮ活性層の成長温度は７００〜８００℃であるため、アンモニアの分解効率が低く、よりＮ種が必要とされる。またＡＦＭで表面を見たところステップが揃ってＩｎＧａＮ取り込みに適した面が観測された。さらにその上、Ｍｇドープ層の成長表面は一般にＡＦＭレベルでの表面状態が悪いが、Ｓ面の成長によりこのＭｇドープ層も良い表面状態で成長し、しかもドーピング条件がかなり異なることがわかっている。また、顕微フォトルミネッセンスマッピングを行うと、０．５〜１μｍ程度の分解能で測定することができるが、Ｃ＋面の上に成長した通常の方法では、１μｍピッチ程度のむらが存在し、選択成長でＳ面を得た試料については均一な結果が得られた。また、ＳＥＭで見た斜面の平坦性もＣ＋面より滑らかに成っている。
【００４０】
また、選択成長マスクを用いて選択成長する場合であって、選択マスク開口部の上だけに成長する際には横方向成長が存在しないため、マイクロチャネルエピタキシーを用いて横方向成長させ窓領域より拡大した形状にすることが可能である。このようなマイクロチャネルエピタキシーを用いて横方向成長をした方が貫通転位を避けやすくなり、転位が減ることがわかっている。またこのような横方向成長により発光領域も増大し、さらに電流の均一化、電流集中の回避、および電流密度の低減を図ることができる。
【００４１】
本発明の半導体発光素子は、基板の主面に対して傾斜した傾斜結晶面に平行な面内に延在する第１導電型層、活性層、及び第２導電型層を結晶層に形成する。第１導電型はｐ型又はｎ型のクラッド層であり、第２導電型はその反対の導電型である。例えばＳ面を構成する結晶層をシリコンドープの窒化ガリウム系化合物半導体層によって構成した場合では、ｎ型クラッド層をシリコンドープの窒化ガリウム系化合物半導体層によって構成し、その上にＩｎＧａＮ層を活性層として形成し、さらにその上にｐ型クラッド層としてマグネシウムドープの窒化ガリウム系化合物半導体層を形成してダブルヘテロ構造をとることができる。活性層であるＩｎＧａＮ層をＡｌＧａＮ層で挟む構造とすることも可能である。また、活性層は単一のバルク活性層で構成することも可能であるが、単一量子井戸（ＳＱＷ）構造、二重量子井戸（ＤＱＷ）構造、多重量子井戸（ＭＱＷ）構造などの量子井戸構造を形成したものであっても良い。量子井戸構造には必要に応じて量子井戸の分離のために障壁層が併用される。活性層をＩｎＧａＮ層とした場合には、特に製造工程上も製造し易い構造となり、素子の発光特性を良くすることができる。さらにこのＩｎＧａＮ層は、窒素原子の脱離しにくい構造であるＳ面の上での成長では特に結晶化しやすくしかも結晶性も良くなり、発光効率を上げることが出来る。なお、窒化物半導体はノンドープでも結晶中にできる窒素空孔のためにｎ型となる性質があるが、通常Ｓｉ、Ｇｅ、Ｓｅなどのドナー不純物を結晶成長中にドープすることで、キャリア濃度の好ましいｎ型とすることができる。また、窒化物半導体をｐ型とするには、結晶中にＭｇ、Ｚｎ、Ｃ、Ｂｅ、Ｃａ、Ｂａなどのアクセプター不純物をドープすることによって得られるが、高キャリア濃度のｐ層を得るためには、アクセプター不純物のドープ後、窒素、アルゴンなどの不活性ガス雰囲気で４００℃以上でアニーリングを行うことが好ましく、電子線照射などにより活性化する方法もあり、マイクロ波照射、光照射などで活性化する方法もある。
【００４２】
これら第１導電型層、活性層、及び第２導電型層は基板の主面に対して傾斜した傾斜結晶面に平行な面内に延在されるが、このような面内への延在は傾斜結晶面が形成されているところで続けて結晶成長させれば容易に行うことができる。また、結晶面が稜線の両側に延在するところに活性層を形成することで、活性層は屈曲部を含んで延在される。結晶層が略六角錐形状や略六角錐台形状となり、各傾斜結晶面がＳ面等とされる場合では、第１導電型層、活性層、及び第２導電型層からなる発光領域を全部又は一部のＳ面上に形成することができる。略六角錐台形状の場合には、基板主面に平行な上面上にも第１導電型層、活性層、及び第２導電型層を形成できる。傾斜したＳ面を利用して発光させることで、平行平板では多重反射により光が減衰していくが、傾いた面があると光は多重反射の影響を免れて半導体の外にでることができるという利点がある。第１導電型層すなわちクラッド層はＳ面を構成する結晶層と同じ材料で同じ導電型とすることができ、Ｓ面を構成する結晶層を形成した後、連続的に濃度を調整しながら形成することもでき、また他の例として、Ｓ面の構成する結晶層の一部が第１導電型層として機能する構造であっても良い。また、基板に対して面が垂直でない方が光取出しが改善されることになる。
【００４３】
本発明の半導体発光素子では、傾斜した傾斜結晶面の結晶性の良さを利用して、発光効率を高めることができる。特に、結晶性が良いＳ面にのみ電流を注入すると、Ｓ面はＩｎの取り込みもよく結晶性も良いので発光効率を高くすることができる。また、活性層の実質的なＳ面に平行な面内に延在する面積は該活性層を基板又は前記下地成長層の主面に投影した場合の面積より大きいものとすることができる。このように活性層の面積を大きなものとすることで、素子の発光する面積が大きくなり、それだけで電流密度を低減することが出来る。また、活性層の面積を大きくとることで、輝度飽和の低減に役立ち、これにより発光効率を上げることが出来る。
【００４４】
活性層の面積が大きいことによる利点をさらに述べると、素子サイズが限定されている場合、素子内での活性層の有効面積が大きいほうが、同じ輝度を得るために必要な単位面積あたりの電流注入密度を小さくすることができる。したがって、有効面積が大きい構造の方が、同じ輝度を得るには信頼性が向上し、活性層に同じ負荷をかけるのであれば輝度を向上できる。特に活性層の総面積と選択成長領域の成長基板に占める面積との差が、少なくとも片側の電極とのコンタクトに必要な面積より大きくなれば、コンタクト領域によって制限された活性層領域分が補償されることになる。したがって、本発明の半導体発光素子を用いて、活性層を傾斜結晶面に形成することで、該発光素子の素子サイズを必要なだけ小さくしても、構造上の負担すなわち電流が集中してしまうような事態が軽減されることになる。
【００４５】
六角錐形状の結晶層を考えた場合、Ｓ面の特に頂点近く部分がステップの状態が悪くなり、頂点部は発光効率が低くなっている。これは六角錐形状の素子では、それぞれの面のほぼ中心部分を中心に頂点側、側辺左側、側辺右側、底面側に4 箇所に区分され、特に頂点側部分は最もステップの状態が波打っていて、頂上付近になると異常成長が起こりやすくなっているためである。これに対して、側辺側の二箇所はどちらもステップがほぼ直線状でしかもステップが密集しており極めて良好な成長状態になっており、また、底面に近い部分はやや波打つステップであるが、頂点側ほどの異常成長は起こっていない。そこで本発明の半導体発光素子では、活性層への電流注入は頂点近傍側で周囲側よりも低密度となるように制御することが可能である。このような頂点近傍側で低密度の電流を流すためには、電極を斜面の側部には形成するが、頂点部分では電極を形成しないような構造としたり、或いは頂点部分に電極形成前に電流ブロック領域を形成する構造とすることができる。
【００４６】
結晶層と第２導電型層には、それぞれ電極が形成される。接触抵抗を下げるために、コンタクト層を形成し、その後で電極をコンタクト層上に形成しても良い。これらの電極を蒸着法により形成する場合、ｐ電極、ｎ電極が結晶層とマスクの下に形成された結晶種層との双方についてしまうと短絡してしまうことがあり、それぞれ精度よく蒸着することが必要となる。
【００４７】
本発明の半導体発光素子は、所要の電流が注入されて光を発生させる活性層から素子外に出力される光の一部が前記傾斜結晶面にほぼ平行に延在された反射面で反射される構成とすることができる。
【００４８】
本発明の半導体発光素子における反射面は、その構造として特に限定されるものではないが、活性層で発生した光を実質的に全反射または多少の光透過があっても有効な反射が可能な面であれば良い。この反射面はその少なくとも一部が傾斜結晶面にほぼ平行に延在される。反射面が傾斜結晶面にほぼ平行とは、実質的に平行である場合と完全の平行な面からすこしの傾きを有して延在している場合の両方を含む。反射面は単一の面とすることも可能であるが、それぞれ活性層で発生した光を反射する機能を有する傾斜結晶面に平行に延在される２面以上の面であっても良く、傾斜結晶面の法線方向で重複した構造であっても良い。本発明の半導体発光素子では結晶面自体を反射面とすることが可能であり、反射面に結晶面を用いれば、散乱成分が小さくなるため、より効率良く光が取り出される。また、結晶面を反射面とする場合には、活性層などの各半導体層を形成した後、電極として金属膜を形成する構造にできるため、その電極が反射膜を構成する構造にすることができる。すなわち、反射面は結晶層と電極との界面である。活性層上に形成された電極が反射膜として用いられる場合、活性層などを傾斜結晶層に積層する形で形成すれば、電極も結晶成長層の形状に自己形成的に形成でき、エッチングなどの加工は反射膜の形成については不要となる。
【００４９】
前記傾斜結晶面に平行に延在された反射面は、その一例として１８０°よりも小さな角度で対向する少なくとも２面以上の反射面を有する構造とすることができる。これら１８０°よりも小さな角度で対向する少なくとも２面以上の反射面は直接対向する２面以上の面であっても良く、間に他の角度で配される反射面や結晶面を挟んで対向する面であっても良い。例えばＳ面を側面とする六角錐構造の結晶成長層を形成する素子では、六角錐の頂点で約６０度前後の角度で対向することになる。
【００５０】
結晶成長層もしくは第１導電層と第２導電型層には、それぞれ電極が形成される。接触抵抗を下げるために、コンタクト層を形成し、その後で電極をコンタクト層上に形成しても良い。これらの電極を蒸着法により形成する場合、ｐ電極、ｎ電極が結晶層とマスクの下に形成された結晶種層（下地成長層）との双方についてしまうと短絡してしまうことがあり、それぞれ精度よく蒸着することが必要となる。本発明の基本構造を発光ダイオードとするには第１、第２導電層にそれぞれ電極を形成すれば良く、どちらの構造に対しても、光を取り出す方向は必要に応じて表裏どちらでも可能である。すなわち、透明基板であればどちらの構造であっても基板の裏側から光を取り出すことができ、透明電極を用いればどちらの構造でも表側から光を取り出すことができる。
【００５１】
本発明の半導体発光素子においては、上記の反射面からの反射によって光取り出し効率が向上することから、当該半導体発光素子の高輝度化を図ることができる。また、反射面の基礎となる傾斜結晶面は選択成長を利用してプロセス上容易に形成されることから、自己形成的に特にエッチングなどの工程を追加しなくとも得ることができる。
【００５２】
本発明の半導体発光素子においては、結晶層における第１導電型クラッド層、活性層、及び第２導電型クラッド層の全部または一部が開口部の周囲のマスク層上にまで延在されるように構成することができる。このようにマスクを除去しない構造とするため、横方向に成長した部分の下部の支えがなくなることもなく、また全部マスク層を残した状態にすれば、選択成長構造の段差が緩和され、レーザ照射などによって基板を剥がした場合でも、マスク層が下地成長層の支持層として機能しながらｎ電極とｐ電極を確実に分離して短絡を防止できる。
【００５３】
また、本発明の半導体発光素子においては、第１導電型クラッド層、活性層、及び第２導電型クラッド層によって、結晶層の全体が被覆される構造となる。まず、このような構造は、選択成長によって傾斜した結晶面を結晶層が呈するために容易に構成できる。すなわち、基板主面に平行に延在する活性層などを形成した場合では、端部が空気中に露出し得るが、傾斜した結晶面を利用することで端部までも被覆することができる。結晶層の全体が被覆されることで、活性層の酸化などの劣化が未然に防止されることになり、さらに発光面積が増大するといった効果も得られる。
【００５４】
また、本発明の半導体発光素子においては、第１導電型クラッド層、活性層、及び第２導電型クラッド層の各端部が直接マスク層に接する構造にすることができる。このような構造は、選択成長によって傾斜した結晶面を第２成長層が呈するために容易に構成でき、各端部が直接マスク層に接して活性層等を被覆することから、活性層の酸化などの劣化が未然に防止されることになり、さらに発光面積が増大するといった効果も得られる。
【００５５】
本発明の半導体発光素子は、前記活性層の面積を前記成長基板上の前記選択成長の際に用いた窓領域の面積より大きくし、若しくは前記選択成長により結晶成長した結晶成長層を前記成長基板の法線方向に投影した場合の写像面積よりも大きくして構成することができる。
【００５６】
本発明は選択成長により活性層を斜面に形成するという基本構造であることから、本発明の効果を十分得るには基本となる素子サイズが結晶成長層の層厚と同等のサイズ、すなわち大きくとも５０ミクロン程度の大きさであることが好ましく、かつ素子サイズが小さい場合ほど効果的である。しかし、基本構造の１次元、あるいは２次元配列を一つの素子に内包すればどのようなサイズの素子についても適用可能である。特に導電層の抵抗値が高いために電極引き回しの必要な第１導電層について高密度のコンタクトを必要としたり、第２導電層のなるべく大きな面積のコンタクトを必要とする場合において本発明の半導体発光素子は効果的である。
【００５７】
活性層の面積を大きくすることで、前述したように、発光素子の素子サイズを必要なだけ小さくしても、構造上の負担すなわち電流が集中してしまうような自体が軽減されることになる。
ここで、例えば断面三角形のストライプパターンの結晶成長層が奥行き方向に続いていると仮定し、基板主面と結晶成長層の傾斜面の傾き角をθとすると、活性層の全領域について成長基板の法線ベクトル方向に投影した写像の写像面積と比較すると、活性層の有効面積は最大1/cosθ倍大きくなることがわかる。断面三角形のストライプパターンの構造に限らず、選択成長により多角台形や、多角錐などを形成後、その表面に基板に平行でない活性層が形成できれば、有効面積はほぼ必然的に大きくなる。なお、写像面積とは、基板主面における占有面積に等しく、基板主面に垂直な法線ベクトル方向に光を仮想的に照射した場合に結晶成長層によって形成される影部分の面積に等しい。
【００５８】
さらに非成長領域を小さくし、かつ成長阻害膜すなわちマスク層などにより分離され、隣り合った安定面同士を接触しないぎりぎりまで成長すれば、成長基板の面積より活性層面積を大きくすることも可能である。ただし図８に示す発光素子では、一回の成長での最大面積は成長基板の成長面の面積に等しく、また電極や素子分離溝を付加するとさらに活性層の有効面積は小さくなるため、かならずしも活性層の総和面積が成長基板の面積より大きくならなくても十分効果がある。
【００５９】
活性層の有効面積を、成長基板上の選択成長の際に用いた窓領域の面積より大きくし、若しくは選択成長により結晶成長した結晶成長層を成長基板の法線方向に投影した場合の写像面積よりも大きくすることで、活性層に注入される電流の密度を下げることができ、素子の信頼性を向上できる。また、活性層の有効面積が、選択成長領域を成長基板へ法線ベクトル方向に投影した写像の面積と少なくとも片側の電極と導電層との接触面積の和よりも大きくすることでも、活性層に注入される電流の密度を下げることができ、素子の信頼性を向上できる。特に活性層の総面積と選択成長領域の成長基板上に占める写像面積との差が、少なくとも片側の電極とのコンタクトに必要な面積より大きくなれば、コンタクト領域によって制限された活性層領域分が補償される。
【００６０】
例えば３０μｍ角の発光ダイオード素子の製造について考えると、第１電極と第１導電層である下地導電層が接触する領域は２０μｍ×５μｍ程度、活性層を配置できる選択成長領域は大きくとも２０μｍ角程度である。したがって、活性層の総面積を５００μｍ2以上に設定することで、本発明の素子構造が得られることになる。実際に、選択成長領域に底辺が２０μｍ角で斜面の角度４５°の四角錐を形成し、活性層がその斜面に均一に形成されると、活性層の総面積は２０μｍ×２０μｍ／cos４５°＝５６６μｍ2となり、接触面積に比べて活性層の有効面積を十分増大することができる。また、斜面の角度が大きければさらに効果的であることも明らかである。例えば、ウルツ鉱型の（０００１）面に対する安定面（１−１０１）面は約６２°、せん亜鉛型の（００１）面に対する安定面（１１１）面は５４．７°であるから、本発明の活性層の領域を広げて信頼性を確保するという効果を十分に得ることができる。
【００６１】
本発明の半導体発光素子は、複数個を並べて画像表示装置や照明装置を構成することが可能である。各素子を３原色分揃え、走査可能に配列することで、Ｓ面を利用して電極面積を抑えることができるため、少ない面積でディスプレーとして利用できる。
【００６２】
本発明の半導体発光素子とその製造方法によれば、基板の主面に対して傾斜した傾斜結晶面を利用することで実効的Ｖ／ＩＩＩ比を増大させることが出来、混晶構成原子の取り込みも増大し、さらに発光のむらを低減することが出来る。さらに窒素原子の解離を抑えることが出来、さらに結晶性を向上して点欠陥濃度を低減することが出来る。これにより発光素子に強電流を流した際の輝度の飽和現象を抑えることが出来る。また、基板の主面に対して傾斜した傾斜結晶面を用いることで、多重反射を防止することもでき、発生した光を効率良く素子外部に導くことができる。
【００６３】
さらに選択成長などを利用し、傾斜した傾斜結晶面（たとえばＳ面）からなる結晶層を用いて、小さい範囲で微細な素子を作るため、高密度化なども容易であり、ダイシングなどの素子毎の分離も容易である。また、選択成長の安定面の一部は原子スケールで見て平らになっており、輝度のむらもなく、その部分をもちいることで半値幅の狭い発光を得ることが出来る。従って半導体発光ダイオードだけでなくこの面を用いた半導体レーザーも作製することも出来る。
【００６４】
層また、本発明の半導体発光素子においては、出力として取り出される光の一部は選択成長によって形成された傾斜結晶面と平行に延在された反射面で反射したものである点であり、反射によって光取り出し効率が向上することから、当該半導体発光素子の高輝度化を図ることができる。また、反射面の基礎となる傾斜結晶面は選択成長を利用してプロセス上容易に形成されることから、自己形成的に特にエッチングなどの工程を追加しなくとも得ることができる。また、傾斜した結晶面に平行に活性層を延在させることで、活性層の有効面積を大きくとることができ、抵抗低下、発熱低下、信頼性向上が期待でき、また、活性層への単位面積あたりの負荷を軽減できるため、高輝度化、高信頼性が期待できる。素子サイズを小さくした場合、特に有効である。また、本発明の半導体発光素子においては、活性層と同時に導電層面積や電極とのコンタクト面積を大きくすることができ、結 晶の結晶面が斜面を持つため、光取り出し効率を改善することも可能である。
【００６５】
さらにまた、本発明の半導体発光素子とその製造方法によれば、第１導電型クラッド層、活性層、及び第２導電型クラッド層の全部または一部が開口部の周囲のマスク層上にまで延在される。このようにマスクを除去しない構造とするため、横方向に成長した部分の下部の支えがなくなることもなく、また全部マスク層を残した状態にすれば、選択成長構造の段差が緩和され、レーザ照射などによって基板を剥がした場合でも、マスク層が第１成長層の支持層として機能しながらｎ電極とｐ電極を確実に分離して短絡を防止できる。
【００６６】
また、本発明の半導体発光素子においては、第１導電型クラッド層、活性層、及び第２導電型クラッド層によって、第２成長層の全体が被覆される構造とされ、第１導電型クラッド層、活性層、及び第２導電型クラッド層の各端部が直接マスク層に接する構造にすることができる。したがって、活性層の酸化などの劣化が未然に防止されることになり、さらに発光面積が増大するといった効果も得られる。
【００６７】
さらに本発明の半導体発光素子においては、選択成長などを利用し、傾斜した傾斜結晶面からなる結晶層を用いて、小さい範囲で微細な素子を作るため、高密度化なども容易であり、ダイシングなどの素子毎の分離も容易である。また、選択成長の安定面の一部は原子スケールで見て平らになっており、輝度のむらもなく、その部分をもちいることで半値幅の狭い発光を得ることが出来る。従って半導体発光ダイオードだけでなくこの面を用いた半導体レーザーも作製することも出来る。
【００６８】
さらにまた、本発明の半導体発光素子においては、活性層の有効面積を大きくとることができ、抵抗低下、発熱低下、信頼性向上が期待でき、活性層への単位面積あたりの負荷を軽減できるため、高輝度化、高信頼性が期待できる。素子サイズを小さくした場合、特に有効である。また、本発明の半導体発光素子においては、活性層と同時に導電層面積や電極とのコンタクト面積を大きくすることができ、結晶層の結晶面が斜面を持つため、光取り出し効率を改善することも可能である。
【００６９】
【実施例】
以下、本発明を各実施例を参照しながら更に詳細に説明する。各実施例はそれぞれ製造方法に対応しており、その製造方法によって完成した素子が本発明の構造を有する半導体発光素子である。従って、各実施例では初めに製造工程について説明を行い、次いで製造された素子自体について説明する。なお、本発明の半導体発光素子は、その要旨を逸脱しない範囲で変形、変更などが可能であり、本発明は以下の実施例に限定されるものではない。
【００７０】
実施例１
本実施例はサファイア基板上に直接選択成長で傾斜結晶面としてＳ面を有する結晶層を形成する半導体発光素子の例であり、図１乃至図７を参照しながら、その製造工程と共に素子構造を説明する。
【００７１】
Ｃ＋面を基板主面１１とするサファイア基板１０上に、ＳｉＯ２またはＳｉＮを用いたマスク層１２を全面に厚さ１００〜５００ｎｍの範囲で形成し、１００μｍ程度の開口部１３をフォトリソグラフィーとフッ酸系エッチャントを用いて形成する（図１）。この開口部１３は本実施例においては略矩形状であり、大きさは作成すべき発光素子の特性に応じて変えることができる。
【００７２】
次に、選択成長としてもう一度結晶成長を行う。これは低温５００℃で薄い（２０〜３０ｎｍ）のＧａＮ層（低温バッファ層）を成長し、図２に示すように、その後成長温度を１０００℃程度に上昇させてシリコンドープのＧａＮ層１４を形成する。このシリコンドープのＧａＮ層１４はマスクの開口部１３に成長するが、水素雰囲気で、この成長温度１０００℃を維持しながらしばらく成長を続けると横方向にやや広がる。
【００７３】
さらにその上にマスク層１５を形成し、さらにフォトリソグラフィーとエッチングで略円形の開口部１６を設け（図３）、さらに開口部１６の内側で成長を続けシリコンドープのＧａＮ層１７からなる六角錐形状の結晶層を成長させる。その際、六角錐形状の結晶層の表面はＳ（１−１０１）面で覆われる。成長時間が足りないなどの成長条件が異なると、上面側が基板主面と平行なＣ＋面を有する六角台形状になるが、この実施例では六角錐になるまでシリコンドープのＧａＮ層１７からなる結晶層を成長する。十分な成長時間を経過した後は、シリコンドープのＧａＮ層１７の表面は、六角錐形状の各斜面がＳ面で覆われるようになる。この際、開口部１６のピッチは十分に離しておく必要がある。
【００７４】
六角錐形状をシリコンドープのＧａＮ層１７で形成した後、しばらく成長を行い六角錐の大きさが幅１５〜２０μｍ程度（一辺が７．５〜１０μｍ程度）になった際、高さは六角錐としてその一辺の１．６倍程度になり、従って１０〜１６μｍ程度になる。なお、この１０〜１６μｍ程度のサイズは例示であり、幅１０μｍ以下のサイズであっても良い。そこまで成長して閉じた六角錐が形成された後、さらにシリコンドープのＧａＮ層１７を成長し、その後成長温度を低減しＩｎＧａＮ層１８を成長する。その後成長温度を上昇し、図４に示すようにマグネシウムドープのＧａＮ層１９を成長する。その際のＩｎＧａＮ層１８の厚さは０．５ｎｍから３ｎｍ程度である。さらに（Ａｌ）ＧａＮ／ＩｎＧａＮの量子井戸層や多重量子井戸層などにすることもあり、ガイド層として機能するＧａＮまたはＩｎＧａＮを用いて多重構造とすることもある。その際、ＩｎＧａＮのすぐ上の層にはＡｌＧａＮ層を成長することが望ましい。
【００７５】
その後、そのエピ層の一部をシリコンドープのＧａＮ層１４が露出するまでエッチングし、さらにその除去した部分２１にＴｉ／Ａｌ／Ｐｔ／Ａｕ電極を蒸着する。これがｎ電極２０となる。さらに六角錐上に成長した最表層にＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕを蒸着する。この蒸着によりｐ電極２２が完成する（図５）。これらの蒸着の際、ｐ電極２２、ｎ電極２０が六角錐形状のシリコンドープのＧａＮ層１７とマスクの下に形成されたシリコンドープのＧａＮ層１４との双方についてしまうと短絡してしまうので、それぞれ精度よく蒸着することが必要である。その後、図６に示すように、当該発光素子をＲＩＥ（反応性イオンエッチング）またはダイサーなどで分離する（図６）。これにより本実施例による発光素子が完成する。
【００７６】
このような製造工程で製造された本実施例の発光素子は、図７に示す素子構造を有している。その主な構成はＣ＋面を基板主面とするサファイヤ基板１０上に結晶種層となるシリコンドープのＧａＮ層１４を介して成長した結晶層としてのシリコンドープのＧａＮ層１７を有している。このシリコンドープのＧａＮ層１７は基板主面とは傾斜してなるＳ面を有しており、このＳ面に平行に延在してなる形状で活性層であるＩｎＧａＮ層１８が形成され、さらにそのＩｎＧａＮ層１８上にクラッド層としてマグネシウムドープのＧａＮ層１９が形成されている。ｐ電極２２はマグネシウムドープのＧａＮ層１９の上面に形成されており、ｎ電極２０は、六角錐部分の側部で開口された領域に形成されており、シリコンドープのＧａＮ層１４を介してシリコンドープのＧａＮ層１７に接続している。
【００７７】
このような構造を有する本実施例の半導体発光素子は、基板主面に対して傾斜したＳ面を利用することから、その窒素原子からガリウム原子へのボンドの数が増大することになり、実効的なＶ／ＩＩＩ比を高くすることが可能であり、形成される半導体発光素子の高性能化を図ることができる。また、基板主面はＣ＋面であり、Ｓ面は基板主面と異なる面であるために、基板から上に延びた転位が曲がることがあり、欠陥を低減することも可能となる。さらに、基板の主面に対して傾斜した傾斜結晶面を用いることで、多重反射を防止することもでき、発生した光を効率良く素子外部に導くことができる。
【００７８】
実施例２
本実施例は、基板の主面に対して傾斜した傾斜結晶面としてＳ面を有する六角錐形状の結晶層を選択マスクすなわち窓領域内にとどめて形成する半導体発光素子の例であり、図８乃至図１３を参照しながら、その製造工程と共に素子構造を説明する。
【００７９】
基板主面をＣ＋面とするサファイア基板４０上に、まず５００℃の低温でＡｌＮまたはＧａＮのいずれかのバッファ層を形成する。その後昇温し１０００℃にしてシリコンドープのＧａＮ層４１を形成する。その後、ＳｉＯ２またはＳｉＮを用いたマスク層４２を全面に厚さ１００〜５００ｎｍの範囲で形成し、図８に示すように、フォトリソグラフィーとフッ酸系エッチャントを用いて１０μｍ程度の円形状の開口部からなる窓領域４３を形成する。この開口部の大きさは作りたい素子の特性により変える。
【００８０】
次に、図９に示すように、再度、成長温度１０００℃でシリコンドープのＧａＮ層４４の結晶成長を行う。当初、シリコンドープのＧａＮ層４４は円形の窓領域４３から成長するが、しばらく成長を続けると周囲がＳ面（１−１０１）よりなる六角錐の形状を露呈してくる。成長条件が異なる場合は六角錐台形状になるが、成長条件を制御することでＳ面で覆われる六角錐が選択マスクの枠内ほぼいっぱいになるシリコンドープのＧａＮ層４４が形成される。その後成長温度を低減し活性層となるＩｎＧａＮ層４５を成長する。その後、図１０に示すように、成長温度を再び上昇させ、ｐ型クラッド層としてのマグネシウムドープのＧａＮ層４６を成長させる。その際のＩｎＧａＮ層４５の厚さは０．５ｎｍから３ｎｍ程度である。さらに前述の実施例１、２と同様に、活性層を（Ａｌ）ＧａＮ／ＩｎＧａＮの量子井戸層や多重量子井戸層などにすることもあり、ガイド層として機能するＧａＮまたはＩｎＧａＮを用いて多重構造とすることもある。その際、ＩｎＧａＮのすぐ上の層にはＡｌＧａＮ層を成長することが望ましい点は、前述の実施例１、２と同様である。選択成長時には、選択マスクの窓領域４３の中に全結晶層の横方向が含まれるようにすることが好ましい。この方法では各発光素子の大きさを均一にすることが容易となる。
【００８１】
その後、マスク層の一部を開口してＧａＮ層４１を露出させ、さらにその除去した部分４７にＴｉ／Ａｌ／Ｐｔ／Ａｕ電極を蒸着する。これがｎ電極４８となる。さらに六角錐上に成長した最表層にＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕを蒸着する。この蒸着によりｐ電極４９が完成する（図１１）。これらの蒸着の際、ｐ電極４９、ｎ電極４８はそれぞれ精度よく蒸着することが必要である。その後、図１２に示すように、当該発光素子をＲＩＥ（反応性イオンエッチング）またはダイサーなどで分離する。これにより本実施例による発光素子が完成する。
【００８２】
このような製造工程で製造された本実施例の発光素子は、図１３に示す素子構造を有している。その主な構成はＣ＋面を基板主面とするサファイヤ基板４０上に結晶種層となるシリコンドープのＧａＮ層４１を介して成長した結晶層としてのシリコンドープのＧａＮ層４４を有している。このシリコンドープのＧａＮ層４４は基板主面とは傾斜してなるＳ面に覆われた周面を有しており、このＳ面に平行に延在してなる形状で活性層であるＩｎＧａＮ層４５が形成され、さらにそのＩｎＧａＮ層４５上にクラッド層としてマグネシウムドープのＧａＮ層４６が形成されている。ｐ電極４９はマグネシウムドープのＧａＮ層４６の上面に形成されており、ｎ電極４８は、六角錐部分の側部で開口された領域４７に形成されており、シリコンドープのＧａＮ層４１を介してシリコンドープのＧａＮ層４４に接続している。
【００８３】
このような構造を有する本実施例の半導体発光素子は、前述の実施例１と同様に、基板主面に対して傾斜したＳ面を利用することから、その窒素原子からガリウム原子へのボンドの数が増大することになり、実効的なＶ／ＩＩＩ比を高くすることが可能であり、形成される半導体発光素子の高性能化を図ることができる。また、基板主面はＣ＋面であり、Ｓ面は基板主面と異なる面であるために、基板から上に延びた転位が曲がることがあり、欠陥を低減することも可能となる。また、本実施例では、選択成長が窓領域４３の範囲内にとどまるため、各素子のサイズを均一に制御することが容易である。基板の主面に対して傾斜した傾斜結晶面を用いることで、多重反射を防止することもでき、発生した光を効率良く素子外部に導くことができる。
【００８４】
実施例３
本実施例は、選択マスクすなわち窓領域よりも大きなサイズで六角錐形状の結晶層を成長させて形成する半導体発光素子の例であり、図１４乃至図１９を参照しながら、その製造工程と共に素子構造を説明する。
【００８５】
基板主面をＣ＋面とするサファイア基板５０上に、前述の各実施例と同様に、低温バッファ層を形成し、その後昇温し１０００℃で第１成長層としてのシリコンドープのＧａＮ層５１を形成する。その後、ＳｉＯ２またはＳｉＮを用いたマスク層５２を全面に厚さ１００〜５００ｎｍの範囲で形成し、図１４に示すように、フォトリソグラフィーとフッ酸系エッチャントを用いて１０μｍ程度の円形状の開口部からなる窓領域５３をマスク層５２に形成する。このときの一辺の方向は１−１００方向に垂直とする。この開口部の大きさは作りたい素子の特性により変える。
【００８６】
次に再度、成長温度１０００℃でシリコンドープのＧａＮ層５４の結晶成長を行う。当初、シリコンドープのＧａＮ層５４は円形の窓領域５３から成長するが、しばらく成長を続けると周囲がＳ面（１−１０１）よりなる六角錐の形状を露呈してくる。成長時間が足りない場合は六角錐台形状になるが、六角錐をシリコンドープのＧａＮ層５４を形成した後しばらく成長を続け、六角錐の大きさが幅２０μｍ程度（一辺が１０μｍ程度）になった際、高さは六角錐としてその一辺の１．６倍程度となる。すると図１５に示すように、１６μｍ程度の窓領域５３よりも底面が広がったシリコンドープのＧａＮ層５４が形成される。なお、六角錐の大きさが幅２０μｍ程度は例示であり、例えば六角錐の大きさを幅１０μｍ程度とすることも可能である。
【００８７】
さらにシリコンドープのＧａＮを成長し、その後成長温度を低減し活性層となるＩｎＧａＮ層５５を成長する。その後、図１６に示すように、成長温度を再び上昇させ、ｐ型クラッド層としてのマグネシウムドープのＧａＮ層５６を成長させる。その際のＩｎＧａＮ層５５の厚さは０．５ｎｍから３ｎｍ程度である。活性層を（Ａｌ）ＧａＮ／ＩｎＧａＮの量子井戸層や多重量子井戸層などにすることもあり、ガイド層として機能するＧａＮまたはＩｎＧａＮを用いて多重構造とすることもある。その際、ＩｎＧａＮのすぐ上の層にはＡｌＧａＮ層を成長することが望ましい。この段階で、ＩｎＧａＮ層１５やマグネシウムドープのＧａＮ層５６は窓領域５３の周囲のマスク層５２の上まで延在され、第２成長層であるシリコンドープのＧａＮ層５４の全体が被覆され、活性層であるＩｎＧａＮ層５５、マグネシウムドープのＧａＮ層５６の端部が形成されないことから、活性層の劣化を未然に防止することができる。
【００８８】
その後、マスク層の一部を開口してＧａＮ層５１を露出させ、さらにその除去した部分５７にＴｉ／Ａｌ／Ｐｔ／Ａｕ電極を蒸着する。これがｎ電極５８となる。さらに六角錐上に成長した最表層にＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕを蒸着する。この蒸着によりｐ電極５９が完成する（図１７）。これらの蒸着の際、ｐ電極５９、ｎ電極５８はそれぞれ精度よく蒸着することが必要である。その後、図１８に示すように、当該発光素子をＲＩＥ（反応性イオンエッチング）またはダイサーなどで分離する。これにより本実施例による発光素子が完成する。
【００８９】
このような製造工程で製造された本実施例の半導体発光素子は、図１９に示す素子構造を有している。その主な構成はＣ＋面を基板主面とするサファイヤ基板５０上に結晶種層となるシリコンドープのＧａＮ層５１を介して成長した第２成長層としてのシリコンドープのＧａＮ層５４を有している。このシリコンドープのＧａＮ層５４は基板主面とは傾斜してなるＳ面に覆われた周面を有しており、窓領域５３の面積より大きな底面を有するように形成されている。
【００９０】
さらに、本素子には、このＳ面に平行に延在してなる形状で活性層であるＩｎＧａＮ層５５が形成され、さらにそのＩｎＧａＮ層５５上にクラッド層としてマグネシウムドープのＧａＮ層５６が形成されている。ｐ電極５９はマグネシウムドープのＧａＮ層５６の上面に形成されており、ｎ電極５８は、六角錐部分の側部で開口された領域５７に形成されており、シリコンドープのＧａＮ層５１を介してシリコンドープのＧａＮ層５４に接続している。
【００９１】
このような構造を有する本実施例の半導体発光素子は、シリコンドープのＧａＮ層５４、ＩｎＧａＮ層５５及びマグネシウムドープのＧａＮ層５６の全部または一部が窓領域５３の周囲のマスク層５２上にまで延在される。このようにマスクを除去しない構造とするため、横方向に成長した部分の下部の支えがなくなることもなく、またマスク層５２を残した状態にすれば、選択成長構造の段差が緩和され、レーザ照射などによって基板を剥がした場合でも、マスク層５２が第１成長層５１の支持層として機能しながらｎ電極５８とｐ電極５９を確実に分離して短絡を防止できる。
【００９２】
また、ＩｎＧａＮ層５５及びマグネシウムドープのＧａＮ層５６によって、シリコンドープのＧａＮ層５４の全体が被覆される構造となり、各層５５，５６の端部が直接マスク層に接する構造にすることができる。したがって、各端部が直接マスク層５２に接して活性層等を被覆することから、活性層の酸化などの劣化が未然に防止されることになり、さらに発光面積が増大するといった効果も得られる。
【００９３】
また、基板主面に対して傾斜したＳ面を利用することから、その窒素原子からガリウム原子へのボンドの数が増大することになり、実効的なＶ／ＩＩＩ比を高くすることが可能であり、形成される半導体発光素子の高性能化を図ることができる。また、基板主面はＣ＋面であり、Ｓ面は基板主面と異なる面であるために、基板から上に延びた転位が曲がることがあり、欠陥を低減することも可能となる。基板の主面に対して傾斜した傾斜結晶面を用いることで、多重反射を防止することもでき、発生した光を効率良く素子外部に導くことができる。本実施例では、大きな面積の活性層に電流を注入するため、電流の均一化、電流集中の回避、および電流密度の低減を図ることができる。
【００９４】
実施例４
本実施例は、選択マスクより大きく形成されたＳ面からなる六角錐形状の結晶層の頂点部分にはｐ電極を形成しない半導体発光素子の例であり、図２０乃至図２２を参照しながらその構造を説明する。
【００９５】
本実施例は、実施例３と同様に、基板主面をＣ＋面とするサファイア基板５０上に、前述の各実施例と同様に、低温バッファ層を形成し、その後昇温し１０００℃で第１成長層としてのシリコンドープのＧａＮ層５１を形成する。その後、ＳｉＯ２またはＳｉＮを用いたマスク層５２を全面に厚さ１００〜５００ｎｍの範囲で形成し、フォトリソグラフィーとフッ酸系エッチャントを用いて１０μｍ程度の円形状の開口部からなる窓領域をマスク層５２に形成する。このときの一辺の方向は１−１００方向に垂直とする。この開口部の大きさは作りたい素子の特性により変える。
【００９６】
次に再度、成長温度１０００℃でシリコンドープのＧａＮ層５４の結晶成長を行う。当初、シリコンドープのＧａＮ層５４は円形の窓領域５３から成長するが、しばらく成長を続けると周囲がＳ面（１−１０１）よりなる六角錐の形状を露呈してくる。成長時間が足りない場合は六角錐台形状になるが、六角錐をシリコンドープのＧａＮ層５４を形成した後しばらく成長を続け、六角錐の大きさが幅２０μｍ程度（一辺が１０μｍ程度）になった際、高さは六角錐としてその一辺の１．６倍程度となる。１６μｍ程度の窓領域５３よりも底面が広がったシリコンドープのＧａＮ層５４が形成される。なお、六角錐の大きさが幅２０μｍ程度は例示に過ぎず、例えば六角錐の大きさを幅１０μｍ程度とすることも可能である。
【００９７】
さらにシリコンドープのＧａＮを成長し、その後成長温度を低減し活性層となるＩｎＧａＮ層５５を成長する。その後、成長温度を再び上昇させ、ｐ型クラッド層としてのマグネシウムドープのＧａＮ層５６を成長させる。これらＩｎＧａＮ層５５やマグネシウムドープのＧａＮ層５６については実施例４と同様である。この段階で、ＩｎＧａＮ層５５やマグネシウムドープのＧａＮ層５６は窓領域５３の周囲のマスク層５２の上まで延在され、第２成長層であるシリコンドープのＧａＮ層５４の全体が被覆され、活性層であるＩｎＧａＮ層５５、マグネシウムドープのＧａＮ層５６の端部が形成されないことから、活性層の劣化を未然に防止することができる。
【００９８】
基板５０上のシリコンドープのＧａＮ層５１の一部除去した部分にＴｉ／Ａｌ／Ｐｔ／Ａｕ電極を蒸着する。これがｎ電極６１となる。さらに六角錐上に成長した最表層のＳ面部分でなおかつＡＦＭ測定の結果、ステップが十分にみられた部位を探してその部分のみに電極としてＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕを蒸着する。これによりｐ電極６２が完成する(図２０)。一般に、ＡＦＭで見られたステップなどの形状からは六角錐の頂点に近い部分は比較的結晶性が悪くなっている。このため、この頂上の部分を除いてｐ電極６２を設ける。これらの蒸着の際、ｐ電極６２、ｎ電極６１が結晶層であるシリコンドープのＧａＮ層５４とマスクの下に形成されたシリコンドープのＧａＮ層５１との双方についてしまうと短絡してしまうので、それぞれ精度よく蒸着することが必要である。その後、このデバイスをＲＩＥまたはダイサーなどで分離する（図２１Ｒ>９）。これにより本発明による発光素子が完成する。その素子断面を図２２に示す。
【００９９】
このような構造の半導体発光素子では、シリコンドープのＧａＮ層５４、ＩｎＧａＮ層５５及びマグネシウムドープのＧａＮ層５６の全部または一部が窓領域５３の周囲のマスク層５２上にまで延在される。このようにマスクを除去しない構造とするため、横方向に成長した部分の下部の支えがなくなることもなく、またマスク層５２を残した状態にすれば、選択成長構造の段差が緩和され、ｎ電極６１とｐ電極６２を確実に分離して短絡を防止できる。
【０１００】
また、ＩｎＧａＮ層５５及びマグネシウムドープのＧａＮ層５６によって、シリコンドープのＧａＮ層５４の全体が被覆される構造となり、各層５５，５６の端部が直接マスク層に接する構造にすることができる。したがって、各端部が直接マスク層５２に接して活性層等を被覆することから、活性層の酸化などの劣化が未然に防止されることになり、さらに発光面積が増大するといった効果も得られる。
【０１０１】
また、活性層への電流注入は頂点近傍側で周囲側よりも低密度となり、結晶性の悪い部分を発光領域から外して、全体的な発光効率を高めることができる。
【０１０２】
実施例５
本実施例は、ｎ電極を基板裏面に形成する半導体発光素子の例であり、図２３乃至図２９を参照しながらその構造を説明する。
【０１０３】
実施例３と同様に、基板主面をＣ＋面とするサファイア基板５０上に、前述の各実施例と同様に、低温バッファ層を形成し、その後昇温し１０００℃で第１成長層としてのシリコンドープのＧａＮ層５１を形成する。その後、ＳｉＯ２またはＳｉＮを用いたマスク層５２を全面に厚さ１００〜５００ｎｍの範囲で形成し、フォトリソグラフィーとフッ酸系エッチャントを用いて１０μｍ程度の円形状の開口部からなる窓領域をマスク層５２に形成する。このときの一辺の方向は１−１００方向に垂直とする。この開口部の大きさは作りたい素子の特性により変える。
【０１０４】
次に再度、成長温度１０００℃でシリコンドープのＧａＮ層５４の結晶成長を行う。当初、シリコンドープのＧａＮ層５４は円形の開口部から成長するが、しばらく成長を続けると周囲がＳ面（１−１０１）よりなる六角錐の形状を露呈してくる。成長時間が足りない場合は六角錐台形状になるが、六角錐をシリコンドープのＧａＮ層５４を形成した後しばらく成長を続け、１６μｍ程度の窓領域よりも底面が広がったシリコンドープのＧａＮ層５４が形成される。
【０１０５】
さらにシリコンドープのＧａＮを成長し、その後成長温度を低減し活性層となるＩｎＧａＮ層５５を成長する。その後、成長温度を再び上昇させ、ｐ型クラッド層としてのマグネシウムドープのＧａＮ層５６を成長させる。これらＩｎＧａＮ層５５やマグネシウムドープのＧａＮ層５６については実施例３と同様である。この段階で、ＩｎＧａＮ層５５やマグネシウムドープのＧａＮ層５６は窓領域の周囲のマスク層５２の上まで延在され、第２成長層であるシリコンドープのＧａＮ層５４の全体が被覆され、活性層であるＩｎＧａＮ層５５、マグネシウムドープのＧａＮ層５６の端部が形成されないことから、活性層の劣化を未然に防止することができる。
【０１０６】
図２３に示すように、ｎ電極を形成する前に、マグネシウムドープのＧａＮ層５６の最表層のＳ面部分にｐ電極７１を形成する。ｐ電極７１を形成した後、サファイヤ基板５０の主面までＲＩＥまたはダイサーなどで分離溝７２を形成して分離し、サファイヤ基板５０上で素子ごとに分離をする（図２４）。次に、エキシマレーザー等を用いて、サファイア基板５０から素子部分となる領域を除去し、残ったＧａなどをエッチングで除去した後、素子側の裏面部分に最後にＴｉ／Ａｌ／Ｐｔ／Ａｕ電極を蒸着する。図２５に示すように、この電極が素子裏面に配設されたｎ電極７３として機能する。
【０１０７】
図２６は、ｎ電極を裏面に形成する他の方法を示すものである。この例では、サファイア基板を第２の基板７７として用意し、この上に接着剤層７８を介して形成される樹脂層７９中に図２３に示す状態の素子を埋め込む。その後、図２６の（ａ）に示すように、サファイア基板５０は、レーザアブレーションにより除去する。照射するレーザは、例えばエキシマレーザ（波長２４８ｎｍ）である。
【０１０８】
次いで、表面に残存するＧａを除去した後、図２６の（ｂ）に示すように、サファイア基板５０を剥離した面にＮｉマスクなどのマスクＭを形成し、例えば塩素ガス系を用いたＲＩＥにより素子間を分離する。上記マスクＭを除去した後、素子側の裏面部分にＴｉ／Ｐｔ／ＡｕあるいはＴｉ／Ａｕなどからなる電極７６を形成する。
【０１０９】
図２７は完成した半導体発光素子の断面を示す。前記ｎ電極７３は光をさえぎらないようにするためなるべく角部に配設することが好ましい。また、図２８Ｒ>６は完成した半導体発光素子の一例の裏面を示す。この例では、第２成長層であるシリコンドープのＧａＮ層５４の六角の底面に応じて六角形の開口部７５をｎ電極７４に有する。このような構造によって、発光した光を有効に外部に導くことができる。
【０１１０】
また、本実施例の一例としてｎ電極を透明電極とした構造とすることもできる。図２９は基板から素子部分となる領域をエキシマレーザー等を用いて分離し、素子の裏面側に透明電極７６を形成したところを示すものである。なお、素子部分は図２７に示す構造のものと同様に、シリコンドープのＧａＮ層５１の上に残されたマスク層５２の窓領域から、六角錐形状に成長した結晶部分にシリコンドープのＧａＮ層５４、ＩｎＧａＮ層５５、及びマグネシウムドープのＧａＮ層５６が形成され、最外部にｐ電極７１が形成されている。透明電極７６は基板の剥がされたシリコンドープのＧａＮ層５１の裏面にリフトオフなどによって形成されたＩＴＯ（ＩｎｄｉｕｍＴｉｎ Ｏｘｉｄｅ）などの材料層である。
【０１１１】
図３０は完成した透明電極７６を備えた半導体発光素子を示す断面図である。このような構造とすることで、シリコンドープのＧａＮ層５４及びマグネシウムドープのＧａＮ層５６に挟まれた活性層としてのＩｎＧａＮ層５５から発生した光は透明電極７６を透過して射出する。図３０の半導体発光素子は、その構造上、マスク層５２が残存するため、横方向に成長した部分の下部の支えがなくなることもなく、選択成長構造の段差が緩和され、レーザ照射などによって基板を剥がした場合でも、ｐ電極７１と透明電極７６の短絡などの問題は生じない。更に、活性層から発生した光は透明電極７６を透過して射出することから、電極を光路を避けるように形成する必要はなく、製造上も容易に形成でき、また、シリコンドープのＧａＮ層５１の裏面から光を取り出すことで、傾斜した結晶面で反射した光も出力され、光の取出し効率が改善される。また、ｐ電極７１は六角錐の頂点側に配設されることから、透明電極７６はシリコンドープのＧａＮ層５１の裏面に比較的広い面積で形成することができる。このため、透明電極７６の接触抵抗を下げることができ、同時にｎ電極取り出しのためのマスク層の加工は不要であるため、当該素子は容易に製造できることとなる。
【０１１２】
実施例６
本実施例は、帯状の窓領域を形成して選択成長させる半導体発光素子の例であり、図３１乃至図３４を参照しながらその構造を説明する。
【０１１３】
図３１に示すように、基板主面をＣ＋面とするサファイア基板８０上に、まず５００℃の低温でＡｌＮまたはＧａＮのいずれかのバッファ層を形成する。その後昇温し１０００℃にしてシリコンドープのＧａＮ層８１を形成する。その後、ＳｉＯ２またはＳｉＮを用いたマスク層８２を全面に厚さ１００〜５００ｎｍの範囲で形成し、フォトリソグラフィーとフッ酸系エッチャントを用いて１０μｍ×５０μｍ程度の矩形状の開口部からなる窓領域８３を形成する。このときの長辺の方向は１−１００方向にとる。その後もう一度結晶成長を行うが、このときは１０００℃程度に上昇し、シリコンドープのＧａＮ層８４を形成する。シリコンドープのＧａＮ層８４はマスクの窓領域８３に成長するが、しばらく成長を続けると図３２に示す船底の如き形状を露呈してくる。その際突条の六角錐の表面はＳ面と１１−２２面で覆われるようにする。
【０１１４】
少なくとも十分な時間が経過して最上部のＣ面がほぼ平らになり或いはなくなったところで、さらにシリコンドープのＧａＮ層を形成する。その後成長温度を低減して、活性層となるＩｎＧａＮ層８５を成長する。次いで成長温度を再び上昇させ、ｐ型クラッド層としてのマグネシウムドープのＧａＮ層８６を成長させる。その際のＩｎＧａＮ層８５の厚さは０．５ｎｍから３ｎｍ程度である。さらに前述の実施例１、２と同様に、活性層を（Ａｌ）ＧａＮ／ＩｎＧａＮの量子井戸層や多重量子井戸層などにすることもあり、ガイド層として機能するＧａＮまたはＩｎＧａＮを用いて多重構造とすることもある。その際、ＩｎＧａＮのすぐ上の層にはＡｌＧａＮ層を成長することが望ましい点は、前述の実施例１、２と同様である。
【０１１５】
その後、マスク層の一部を開口してＧａＮ層８１を露出させ、さらにその除去した部分にＴｉ／Ａｌ／Ｐｔ／Ａｕ電極を蒸着する。これがｎ電極８７となる。さらに六角錐上に成長した最表層にＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕを蒸着する。この蒸着によりｐ電極８８が完成する（図３３）。これらの蒸着の際、ｐ電極８８、ｎ電極８７はそれぞれ精度よく蒸着することが必要である。その後、当該発光素子をＲＩＥ（反応性イオンエッチング）またはダイサーなどで分離して、本実施例による発光素子が完成する。
【０１１６】
このような製造工程で製造された本実施例の発光素子は、図３４に示す素子構造を有しており、Ｓ面だけではなく、１１−２２面も形成されたシリコンドープのＧａＮ層８４を有している。このような構造とすることで、広く領域で活性領域を構成することが可能となり、従って、電流の均一化、電流集中の回避、および電流密度の低減を図ることができる。
【０１１７】
実施例７
本実施例は、選択マスクすなわち窓領域よりも大きなサイズで六角錐台形状の結晶層を成長させて形成する半導体発光素子の例であり、図３５乃至図４０を参照しながら、その製造工程と共に素子構造を説明する。
【０１１８】
基板主面をＣ＋面とするサファイア基板９０上に、前述の各実施例と同様に、低温バッファ層を形成し、その後昇温し１０００℃でシリコンドープのＧａＮ層９１を形成する。その後、ＳｉＯ２またはＳｉＮを用いたマスク層９２を全面に厚さ１００〜５００ｎｍの範囲で形成し、図３５に示すように、フォトリソグラフィーとフッ酸系エッチャントを用いて１０μｍ程度の円形状の開口部からなる窓領域９３をマスク層９２に形成する。この開口部の大きさは作りたい素子の特性により変える。
【０１１９】
次に再度、成長温度１０００℃でシリコンドープのＧａＮ層９４の結晶成長を行う。当初、シリコンドープのＧａＮ層９４は円形の窓領域９３から成長するが、しばらく成長を続けると周囲がＳ面（１−１０１）よりなり且つ上面が基板主面と平行なＣ面を有する六角錐台の形状を露呈してくる。十分な時間だけ結晶成長を行い、上面のＣ面が平坦に広がった形状にシリコンドープのＧａＮ層９４の形状を制御する（図３６）。この上面が平坦な六角錐台の形状は、前述の六角錐形状のものと比較して短い時間で形成することができる。
【０１２０】
さらにシリコンドープのＧａＮを成長し、その後成長温度を低減し活性層となるＩｎＧａＮ層９５を成長する。その後、図３７に示すように、成長温度を再び上昇させ、ｐ型クラッド層としてのマグネシウムドープのＧａＮ層９６を成長させる。その際のＩｎＧａＮ層９５の厚さは０．５ｎｍから３ｎｍ程度であり、量子井戸層や多重量子井戸層などを形成しても良い。ガイド層なども形成できる点は前述の各実施例と同様である。
【０１２１】
その後、マスク層の一部を開口してＧａＮ層９１を露出させ、さらにその除去した部分９７にＴｉ／Ａｌ／Ｐｔ／Ａｕ電極を蒸着する。これがｎ電極９８となる。さらに六角錐上に成長した最表層にＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕを蒸着する。この蒸着によりｐ電極９９が完成する（図３８）。これらの蒸着の際、ｐ電極９９、ｎ電極９８はそれぞれ精度よく蒸着することが必要である。その後、図３９に示すように、当該発光素子をＲＩＥ（反応性イオンエッチング）またはダイサーなどで分離する。これにより本実施例による発光素子が完成する。
【０１２２】
このような製造工程で製造された本実施例の発光素子は、図４０に示す素子構造を有している。その主な構成はＣ＋面を基板主面とするサファイヤ基板９０上に形成されるシリコンドープのＧａＮ層９４は、上面が平坦な六角錐台形状であり、結晶状態の良くない頂点部を初めから形成しない構造となっている。従って、発光特性における損失を未然に防止することが可能であり、しかも、六角錐台形状は比較的に短時間で形成できるために、プロセス上も有利である。
【０１２３】
また、シリコンドープのＧａＮ層９４、ＩｎＧａＮ層９５及びマグネシウムドープのＧａＮ層９６の全部または一部が窓領域９３の周囲のマスク層９２上にまで延在され、マスクを除去しない構造とするため、選択成長構造の段差が緩和され、ｎ電極９８とｐ電極９９を確実に分離して短絡を防止できる。また、ＩｎＧａＮ層３５及びマグネシウムドープのＧａＮ層３６の端部が直接マスク層９２に接する構造にすることができる。したがって、各端部が直接マスク層３２に接して活性層等を被覆することから、活性層の酸化などの劣化が未然に防止されることになり、さらに発光面積が増大するといった効果も得られる。
【０１２４】
図４１および図４２は六角錐台形構造の半導体発光素子の他の構造例を示す。図４１は該素子の電極形成工程を示す図である。図４１および図４２に示す半導体発光素子は図４０の半導体発光素子の変形例であり、サファイヤ基板９０をエキシマレーザーなどの照射によって除去し、シリコンドープのＧａＮ層９１の裏面にｎ電極９８ｂを形成した例である。上面が平坦な六角錐台形状の成長層の領域には、シリコンドープのＧａＮ層９４、ＩｎＧａＮ層９５及びマグネシウムドープのＧａＮ層９６の全部または一部が窓領域の周囲のマスク層９２上にまで延在され、その最外部にはｐ電極９９が形成されている。
【０１２５】
この図４１および図４２に示す構造例においては、ｎ電極９８ｂがシリコンドープのＧａＮ層９１の裏面に光の取出し部となるマスク層９２の窓領域の直下を外しながら形成されている。このような構造にすることで、半導体発光素子のサイズを小さくすることができ、また、マスク層９２を開口してコンタクト領域を形成する必要もないため、容易に製造できると共に微細化に好適である。なお、この六角錐台形構造の半導体発光素子においても、ｎ電極９８ｂの代わりにＩＴＯ膜などからなる透明電極を形成することができ、コンタクト面積を広くとることができるため、さらに製造が容易となる。
【０１２６】
実施例８
本実施例は、ｐ電極を基板表面の面積を大きく占めるように形成した半導体発光素子の例であり、図４３を参照しながらその構造を説明する。
【０１２７】
この半導体発光素子は、実施例５とマグネシウムドープのＧａＮ層５６を成長するところまでは同じ成長方法をとる。従って、そこまでの各部分については同じ参照符号を与え、その重複した説明は省略する。ｎ電極１００はサファイヤ基板５０の側部のマスク層５２を開口した領域に、Ｔｉ／Ａｌ／Ｐｔ／Ａｕ電極を蒸着することで形成される。このｎ電極１００は複数の六角錐からなる領域に電流を供給することができるものである。また、Ｎｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕ電極を蒸着してｐ電極１０１を形成する。このｐ電極１０１も広い範囲を覆うため、一つの素子で高出力を得る素子を得ることができる。これらの各素子に同電位を与えることで、照明装置として使用することができ、またｐ電極１０１を個別に形成して独立した信号を供給して、画像表示装置として使用することもできる。各素子を３原色に対応したものとすることで、多色やフルカラーの画像表示装置を構成できる。なお、各半導体発光素子は同じものを配列させて構成することができるが、他の方法で作成した各半導体発光素子を部分的に混ぜ合わせて画像表示装置又は照明装置を構成しても良い。
【０１２８】
シリコンドープのＧａＮ層５４、ＩｎＧａＮ層５５及びマグネシウムドープのＧａＮ層５６の全部または一部が窓領域５３の周囲のマスク層５２上にまで延在され、マスクを除去しない構造とするため、選択成長構造の段差が緩和され、ｎ電極１００とｐ電極１０１を確実に分離して短絡を防止できる。また、ＩｎＧａＮ層５５及びマグネシウムドープのＧａＮ層５６の端部が直接マスク層５２に接する構造にすることができる。したがって、各端部が直接マスク層５２に接して活性層等を被覆することから、活性層の酸化などの劣化が未然に防止されることになり、さらに発光面積が増大するといった効果も得られる。
【０１２９】
実施例１１
本実施例は、前述の実施例で得られた半導体発光素子を単純マトリックス方式となるように配列して配線することで、画像表示装置又は照明装置を構成したものである。図４４は、そのような画像表示装置又は照明装置の実施例であり、各半導体発光素子は基板１２０上に、赤色発光領域、青色発光領域及び緑色発光領域の部分が直線状に並ぶように配列されていて、赤色発光領域、青色発光領域及び緑色発光領域のｐ電極１２４に電流を供給するための配線１２６Ｒ、１２６Ｇ、１２６Ｂが配されている。なお、ｎ電極１２２は共通とされ、必要に応じて画素ごとの制御を行うための選択トランジスタなども形成される。基板１２０上にはマスク層１２５が除去されずに残されており、その下部のシリコンドープのＧａＮ層１２１との段差を緩和する構造とされている。
【０１３０】
このような画像表示装置又は照明装置には、赤色発光領域、青色発光領域及び緑色発光領域として機能する第１乃至第３発光波長領域がそれぞれ活性層に形成された構造を有している。各配線１２６Ｒ、１２６Ｇ、１２６Ｂに独立した信号を与えることで、画像表示装置として２次元の画像を表示することが可能であり、各配線１２６Ｒ、１２６Ｇ、１２６Ｂに同信号を与えることで、照明装置として利用することもできる。
【０１３１】
なお、上述の各実施例中、サファイヤ基板上に低温バッファ層を形成してから、ＧａＮ層を成長させ、その後に選択マスクを形成して選択成長を行う方法について説明したが、これに限定されず、サファイヤ基板上に積層するだけではなく、Ｓｉ上に直接約９００℃でＧａＮ層を形成したり、ＳｉＣ上に１０００℃でＡｌＮを５nm成長させた後ＧａＮを成長させたり、ＧａＮ基板を使用してその後選択マスクを形成することでも良い。
【０１３２】
実施例１０
本実施例の半導体発光素子は、例えばＣ（０００１）面サファイア基板の如き成長基板１３１上にn型ＧａＮ層からなる下地成長層１３２をＭＯＣＶＤ（ＭＯＶＰＥ）法などにより結晶成長し、シリコン酸化膜、シリコン窒化膜、あるいはタングステン膜などからなる成長阻害膜としてのマスク層１３３を形成する。
【０１３３】
このマスク層１３３には六角形状の開口部である窓領域１３４が形成され、その窓領域１３４から選択成長によって形成された断面三角形状の結晶成長層１３５が形成されている。この結晶成長層１３５は例えばｎ型ＧａＮ層やＡｌＧａＮ層からなり、その断面は略正三角形状となるが、上から見た場合には六角形であり、全体としては六角錐の形状を有する。
【０１３４】
結晶成長層１３５の基板主面に対して傾斜した結晶表面はＳ面またはＳ面と等価な面を有しており、結晶成長層１３５の最外部の濃度などを調整して形成されたｎ型クラッド層の上に活性層１３６及びｐ型クラッド層として機能する第２導電層１３７が積層されている。これら活性層１３６及びｐ型クラッド層として機能する第２導電層１３７は結晶成長層１３５のＳ面を被覆するように形成されており、活性層１３６は選択成長により形成された結晶成長層１３５のＳ面に沿って成長基板１３１の主面に平行でなく延在されている。第２導電層１３７は例えばｐ型ＧａＮ層やＡｌＧａＮ層からなる。活性層１３６上にはいわゆるＡｌＧａＮ層を形成しても良い。
【０１３５】
第２導電層１３７上には、ｐ電極として機能する第２電極１３９が例えばＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの多層金属膜によって構成されており、ｎ電極として機能する第１電極１３８が例えばＴｉ／Ａｌ／Ｐｔ／Ａｕなどの多層金属膜によってマスク層１３３を開口した部分に形成されている。第１電極１３８および第２電極１３９は例えば蒸着やリフトオフなどの手法を用いて形成される。
【０１３６】
本実施例の半導体発光素子は、その活性層１３６の面積が大きいことから、活性層１３６に注入される電流密度を緩和させることが可能であるが、特に活性層６は結晶成長層１３５のＳ面に沿って成長基板１３１の主面に平行でなく延在されているために、その活性層１３６の面積Ｓは十分な広がりを以って形成されている。まず、活性層６の面積Ｓが最も大きい場合には、図４５に示すように、活性層１３６の面積Ｓを第１電極１３８の面積Ｓ２と結晶成長層１３５を基板主面に写像した写像面積Ｓ１の和（Ｓ１＋Ｓ２）よりもさらに大きな面積を有しているものとすることができる。
【０１３７】
例えば、本実施例に素子が30μm角の発光ダイオード素子である場合では、第１電極と第１導電層である下地導電層が接触する領域すなわちＳ２は20μm×5μm程度（100μm程度）、活性層を配置した写像領域Ｓ１は大きくとも20μm角程度の（400μm程度）である。一方、選択成長により形成された結晶成長層５に底辺が20μm角で斜面の角度４５°の四角錐を形成し、活性層１３６がその斜面に均一に形成されると、活性層６の総面積は20μm×20μm/cos45°=566μm2となり、Ｓ面を用いた六角錐形状の場合（角度約６２°）には更に活性層の面積Ｓが増大する。
【０１３８】
図４６と図４７は輝度飽和を緩和する目的で活性層１３６の面積Ｓを拡大した場合には、それぞれ窓領域１３３の面積Ｗ１（図４６参照）や結晶成長層の基板主面への法線ベクトル方向への写像面積Ｗ２（図４７参照）より大きくなることを示したものであり、前述のように活性層１３６が結晶成長層１３５のＳ面に沿って成長基板１３１の主面に平行でなく延在される場合では、その活性層１３６の面積Ｓは、面積Ｗ１や写像面積Ｗ２よりは大きくなり、十分な広がりを以って形成されている。従って、有効に輝度飽和を緩和することができ、素子の信頼性を改善できる。
【０１３９】
図４５の素子構造の半導体発光素子では、活性層の面積拡大による効果に加えて、基板主面に対して傾斜したＳ面を利用することから、その窒素原子からガリウム原子へのボンドの数が増大することになり、実効的なＶ／ＩＩＩ比を高くすることが可能であり、形成される半導体発光素子の高性能化を図ることができる。また、基板から上に延びた転位が曲がることがあり、欠陥を低減することも可能となる。さらに、基板の主面に対して傾斜した傾斜結晶面を用いることで、多重反射を防止することもでき、発生した光を効率良く素子外部に導くことができる。また、活性層１３６が島状に分離している構造をとるため、活性層１３６をエッチングすることの必要がなくなる。したがって活性層に対して余計なダメージがなくなる。また、電極によって活性層１３６の有効面積が小さくなることもないという利点も得られる。
【０１４０】
実施例１１
本実施例は、ストライプ状の結晶成長層１５４を成長基板１５０上に形成する例であり、図４８に示すように、成長基板１５０上形成された下地成長層１５１上のマスク層１５２の窓領域からストライプ状の結晶成長層１５４が形成されている。ストライプ状の結晶成長層１５４はその側面１５６がＳ面とされ、傾斜した側面１５６にも活性層１５５が延在されていることから、活性層１５５の面積は結晶成長層１５４の写像面積よりも大きなサイズとなる。従って、有効に輝度飽和を緩和することができ、素子の信頼性を改善できる。
【０１４１】
実施例１２
本実施例は、長方台形状の結晶成長層１６４を成長基板１６０上に形成する例であり、図４９に示すように、成長基板１６０上形成された下地成長層１６１上のマスク層１６２の窓領域からストライプ状で且つ長方台形状の結晶成長層１６４が形成されている。長方台形状の結晶成長層１６４はその側面１６３ＳがＳ面とされ、長手方向の端部の面１６４は（１１−２２）面とされる。結晶成長層１６４の上面１６３Ｃは基板主面と同じＣ面とされる。活性層は図示を省略しているが、傾斜した側面１６３Ｓ、面１６４、上面１６３Ｃにも延在され、活性層の面積は結晶成長層１６４の写像面積よりも大きなサイズとなる。従って、有効に輝度飽和を緩和することができ、素子の信頼性を改善できる。
【０１４２】
実施例１３
本実施例は、図５０に示すように、四角台形状の結晶成長層１７４を成長基板１７０上に形成する例であり、成長基板１７０上形成された下地成長層１７１上のマスク層１７２の窓領域からマトリクス状に配列されたパターンで四角錐台形状の結晶成長層１７３が形成されている。四角錐台形状の結晶成長層１７３はその傾斜した一側面１７３ＳがＳ面とされ、他の傾斜した一側面１７４は（１１−２２）面とされる。結晶成長層１７３の上面１７３Ｃは基板主面と同じＣ面とされる。活性層は図示を省略しているが、傾斜した側面１７３Ｓ、面１７４、上面１７３Ｃにも延在され、活性層の面積は結晶成長層１７３の写像面積よりも大きなサイズとなる。従って、有効に輝度飽和を緩和することができ、素子の信頼性を改善できる。
【０１４３】
実施例１５
本実施例は、図５１に示すように、六角錐形状の結晶成長層１８３を成長基板１８０上に形成する例であり、成長基板１８０上形成された下地成長層１８１上のマスク層１８２の窓領域からマトリクス状に配列されたパターンで六角錐形状の結晶成長層１８３が形成されている。六角錐形状の結晶成長層１８３はその傾斜した各側面がＳ面とされ、活性層は図示を省略しているが、その断面は図４４のようになり、傾斜した各Ｓ面に沿って延在され、活性層の面積は結晶成長層１８３の写像面積よりも大きなサイズとなる。従って、有効に輝度飽和を緩和することができ、素子の信頼性を改善できる。
【０１４４】
実施例１５
本実施例は、図５２に示すように、六角錐台形状の結晶成長層１９３を成長基板１９０上に形成する例であり、成長基板１９０上形成された下地成長層１９１上のマスク層１９２の窓領域からマトリクス状に配列されたパターンで六角錐台形状の結晶成長層１９３が形成されている。六角錐形状の結晶成長層１９３はその傾斜した各側面１９３ＳがＳ面とされ、上面１９３Ｃが基板主面と同じＣ面とされている。また、六角錐形状の結晶成長層１９３の底面側にはＭ面（１−１００）面も低い高さで形成される。活性層は図示を省略しているが、その断面は図４４のようになり、傾斜した各Ｓ面およびＣ面に沿って延在され、活性層の面積は結晶成長層１９３の写像面積よりも大きなサイズとなる。従って、有効に輝度飽和を緩和することができ、素子の信頼性を改善できる。
【０１４５】
実施例１６
本実施例は図４５に示した半導体発光素子を製造する方法であり、図５３乃至図５８を参照してその製造方法を工程順に説明する。
【０１４６】
図５３に示すように、サファイヤ基板などの成長基板２００上に、ｎ型ＧａＮ層２０１を下地成長層として例えばＭＯＣＶＤ法などにより形成する。このとき、ｎ型ＧａＮ層２０１は最初からｎ型である必要はなく、最上面がｎ型であれば良い。一例として、シリコンをドープすることでｎ型のＧａＮ層２０１を形成することができる。
【０１４７】
次に図５４に示すように、ＣＶＤなどによりシリコン酸化膜、シリコン窒化膜、あるいはタングステン膜などからなる成長阻害膜としてのマスク層２０２をｎ型のＧａＮ層２０１上の全面に形成し、さらに素子を形成する領域に対応してマスク層２０２を除去して六角形状の窓領域２０３を複数形成する。
【０１４８】
続いて、図５５に示すように、選択成長が行われ、窓領域２０３から結晶成長により結晶成長層であるｎ型（Ａｌ）ＧａＮ層２０４が形成される。このｎ型（Ａｌ）ＧａＮ層２０４はクラッド層としても機能し、略六角錐形状を呈する。傾斜した側面はＳ面とされる。
【０１４９】
この傾斜した側面に対してさらに活性層となるＩｎＧａＮ層２０５とｐ型（Ａｌ）ＧａＮ層２０６を図５６のように積層する。活性層となるＩｎＧａＮ層２０５は結晶成長層である（Ａｌ）ＧａＮ層２０４のＳ面に沿って成長基板２００の主面に平行でなく延在され、その活性層の面積Ｓは、窓領域２０３の面積や結晶成長層の写像面積よりは大きくなり、十分な広がりを以って形成される。ＩｎＧａＮ層２０５上にはＡｌＧａＮ層を形成しても良い。
【０１５０】
次に図５７に示すように、マスク層上に例えばpoly-GaNが成長した場合には余分な部分をエッチングで除去し、マスク層２０２を全部または一部除去してｎ側のコンタクト領域２０７を形成する。次いで、蒸着などによりp電極２０９となるNi/Pt/AuやNi（Pd）/Pt/Auなど、n電極７８となるTi/Al/Pt/Auなどをコンタクト領域２０７にリフトオフなどにより形成し（図５８）、アロイ化することで基板上における素子が完成する。
【０１５１】
この後、素子間の分離が必要な場合、基本構造のサイズが前述のように陰に小さいことから、それぞれの分離は困難であるが、素子の基本構造を１次元あるいは2次元配列した領域をダイシングやへき開などにより分離するだけでもよい。内部の基本構造は各々独立に駆動してもしなくてもよい。また、サファイア上に結晶成長したＧａＮ結晶は、サファイア/ＧａＮ界面をＵＶレーザのサファイア側からのアブレーションによりサファイア基板から剥離できるという報告（APL-75-10,1360-2,W.S.Wong etc.）もある。これを利用すればアブレーション前か後にエッチングにより一回目の成長膜（第１導電膜）を分離することで、本発明の基本構造を単一の半導体発光素子とすることができる。
【０１５２】
このように本実施例の半導体発光素子の製造方法では、選択成長によりＳ面が容易に形成され、そのＳ面を側面とする結晶成長層に活性層を形成することで、大きい面積の活性層を得ることができる。
【０１５３】
実施例１７
図５９に実施例１８の半導体発光素子の構造を示す。成長基板２１０上に部分的に第２成長層２１１が形成され、該第２成長層２１１を覆うように第１導電層２１１、活性層２１３、第２導電層２１９が形成される。本例ではマスク層と窓領域を有していないが、選択成長により、活性層２１３の面積は結晶成長層の写像面積よりも大きなサイズとなる。従って、有効に輝度飽和を緩和することができ、素子の信頼性を改善できる。すなわち、マスク層などの成長阻害膜を用いない場合でも、エッチングなどにより成長基板や一度成長した結晶膜に凹凸を形成するなどの微細加工により、結晶成長することで同様の安定面を形成でき、同等の効果を得られる。
【０１５４】
なお、本発明においては、窓領域として六角錐を形成するには六角形開口がもっとも望ましいが、円形開口においても最終的には安定面が自己形成されるため、開口形状や境界の方向は任意でかまわない。またウルツ鉱型結晶では、(1-101)面以外にも(11-22)面や(1-100)面などの安定面があり、これらを自己形成した構造についても本発明を適用できる。
【０１５５】
現在赤色ＬＥＤ材料として一般的なAlGaInP系化合物はせん亜鉛型結晶であるが、(001)基板に対して(011)面、(111)面、（11‐1）面などの安定面があり、適当な条件で成長することにより、その安定面とその上の活性層を形成することは可能である。
【０１５６】
実施例１８
本実施例の半導体発光素子は、図６０に示すように、例えばＣ（０００１）面サファイア基板の如き成長基板２２１上にｎ型ＧａＮ層からなる下地成長層２２２をＭＯＣＶＤ（ＭＯＶＰＥ）法などにより結晶成長する。
【０１５７】
下地成長層２２２の形成後、シリコン酸化膜、シリコン窒化膜、あるいはタングステン膜などからなる成長阻害膜としてのマスク層２２３を形成する。このマスク層２２３には六角形状の開口部である窓領域２２４が形成され、その窓領域２２４から選択成長によって形成された断面三角形状の結晶成長層２２５が形成されている。この結晶成長層２２５は例えばｎ型ＧａＮ層やＡｌＧａＮ層からなり、その断面は略正三角形状となるが、上から見た場合には六角形であり、全体としては六角錐の形状を有する。
【０１５８】
結晶成長層２２５の基板主面に対して傾斜した結晶表面はＳ面またはＳ面と等価な面を有しており、結晶成長層２２５の最外部の濃度などを調整して形成されたｎ型クラッド層の上に活性層２２６及びｐ型クラッド層として機能する第２導電層２２７が積層されている。これら活性層２２６及びｐ型クラッド層として機能する第２導電層２２７は結晶成長層２２５のＳ面を被覆するように形成されており、活性層２２６は選択成長により形成された結晶成長層２２５のＳ面に沿って成長基板２２１の主面に平行でなく延在されている。第２導電層２２７は例えばｐ型ＧａＮ層やＡｌＧａＮ層からなる。活性層２２６上にはいわゆるＡｌＧａＮキャップ層を形成しても良い。本実施例においては、第２導電層２２７の表面が次に形成する第２電極との界面となり、この界面が活性層２２６で発生した光の反射面２４０とされる。
【０１５９】
第２導電層２２７上には、図６０においてその図示を省略しているが、ｐ電極として機能する第２電極が例えばＮｉ／Ｐｔ／Ａｕなどの多層金属膜によって構成され、ｎ電極として機能する第１電極が例えばＴｉ／Ａｌ／Ｐｔ／Ａｕなどの多層金属膜によってマスク層を開口した部分に形成される。第１電極および第２電極は例えば蒸着やリフトオフなどの手法を用いて形成される。
【０１６０】
本実施例の半導体発光素子は、出力として取り出される光の一部は選択成長によって形成された傾斜結晶面と平行に延在された反射面２４０で反射したものであり、反射によって光取り出し効率が向上することから、当該半導体発光素子の高輝度化を図ることができる。また、反射面２４０の基礎となる傾斜結晶面は選択成長を利用してプロセス上容易に形成されることから、自己形成的に特にエッチングなどの工程を追加しなくとも得ることができる。
【０１６１】
図６１は半導体発光素子の要部を示す断面図である。この図においては、成長基板２２１を裏面からのエキシマレーザーの照射などによって取り外した構造となっており、下地成長層２２２の底面が光取り出し窓２２８として機能する。なお、下地成長層２２２はシリコンなどがドープされたＧａＮ層であり、図示を省略しているがｎ電極に接続される。図６０に示すように、活性層２２６から第２導電層２２７側に出力された光は反射面２４０で反射し、光取り出し窓２２８から射出する。また、活性層２２６から光取り出し窓２２８に対して射出し、光取り出し窓２２８の面で全反射した場合でも、反対側の反射面２４０で反射した時点で光路が入射角に対する反射角の関係で変換され、再度光取り出し窓２２８に入射した際に臨界角を超えていなければ光取り出し窓２２８から射出する。
【０１６２】
これについて詳述すると、素子内部の屈折率は外部の屈折率より大きいため、界面に対して浅い角度の光は全反射する。ここで全反射条件は次式のとおりである。
【０１６３】
φc=Sin-1(n1/n2)
【０１６４】
（ただし、φcは界面への入射の臨界角、n1, n2は外部、内部の屈折率であり、n1=1, n2=2.4においてφc=24.6°である。）
【０１６５】
活性層で発生した光は図８０に示す構造においては、光取り出し窓領域において一度全反射によって出なかった光は全反射しつづけるため、二度と外部に取り出せないが、本実施例では斜め反射面２４０をもつために一度全反射した光のうち、次に別の角度を持った反射面に当たったときに光路が変換されて別の方向に反射する。そのため光取り出し窓２２８の領域で全反射条件ではなくなる場合が発生するので光が外部に取り出される。したがってその分の取り出し効率が向上し、輝度が大きくなる。このように本実施例の半導体発光素子においては、確実に光取り出し効率が改善され、素子の高輝度化をすすめることができる。
【０１６６】
図６２乃至図６６は反射面の効果についてシミュレーションしたものを示す図であり、図６２は計算の元になる結晶成長層のモデルを示す斜視図であり、図６３は角度依存性を計算するためのモデルを示す図であり、図６４は光取り出し効率の角度依存性を示す図であり、図６５は高さ依存性を計算するためのモデルを示す図であり、図６６は光取り出し効率の高さ依存性を示す図である。
【０１６７】
このシミュレーションにおいては、図６２に示すように、頂点部分には平坦なＣ面からなる面が形成され、簡単のため結晶成長層に形成される活性層を成長基板に対して平行に延在されるものとしているが、光取り出し効率に対して本質的な違いはない。まず、図６３Ｒ>１に示すように、角度依存性として、基板を屈折率ｎ＝１．６５のサファイヤ基板とし、活性層が基板上５μｍの高さに２０μｍ幅で存在し、結晶成長層は屈折率ｎ＝２．４、反射面の反射率７０％で高さ１０μｍと設定し、ここで反射面が形成される角度について計算を行った。すると、結果は図６４に示すようになっており、角度が５０乃至９０度の範囲においては、５０度に近い側の角度でより光取り出し効率が改善されていることがわかる。
【０１６８】
また、図６５示すように、高さ依存性として、基板を屈折率ｎ＝１．６５のサファイヤ基板とし、活性層が高さｄ／２の位置で基板２０μｍ幅で存在し、結晶成長層は屈折率ｎ＝２．４、反射面の反射率７０％と設定し、ここで反射面(S面)が形成される角度は６２度と設定して計算を行った。すると、結果は図６６に示すようになっており、高さｄが高くなるほどより光取り出し効率が改善されていることがわかる。すなわち、これら図６４と図６６に示すシミュレーションの結果から側面の角度θを小さくすると光取り出し効率が改善し、素子の幅に対する高さｄが大きい（アスペクト比が大きい）ほど光取り出し効率改善する傾向にあることがわかる。これは言い換えると、小さいサイズであれば成長時間が少なくて済み、半導体発光素子の素子サイズが小さいほど効果的である。
【０１６９】
本実施例の半導体発光素子は、出力として取り出される光の一部は傾斜結晶面と平行に延在された反射面２４０で反射したものであり、その反射面２４０での反射によって光取り出し効率が向上することから、当該半導体発光素子の高輝度化を図ることができる。また、反射面２４０の基礎となる傾斜結晶面は選択成長を利用してプロセス上容易に形成されることから、自己形成的に特にエッチングなどの工程を追加しなくとも得ることができる。
【０１７０】
図６０の素子構造の半導体発光素子では、活性層の面積拡大による効果に加えて、基板主面に対して傾斜したＳ面を利用することから、その窒素原子からガリウム原子へのボンドの数が増大することになり、実効的なＶ／ＩＩＩ比を高くすることが可能であり、形成される半導体発光素子の高性能化を図ることができる。また、基板から上に延びた転位が曲がることがあり、欠陥を低減することも可能となる。さらに、基板の主面に対して傾斜した傾斜結晶面を用いることで、多重反射を防止することもでき、発生した光を効率良く素子外部に導くことができる。また、活性層２２６が島状に分離している構造をとるため、活性層２２６をエッチングすることの必要がなくなる。したがって活性層に対して余計なダメージがなくなる。また、電極によって活性層２２６の有効面積が小さくなることもないという利点も得られる。
【０１７１】
実施例１９
本実施例は、ストライプ状の結晶成長層２５４を成長基板２５０上に形成する例であり、図６７に示すように、成長基板２５０上形成された下地成長層２５１上のマスク層２５２の窓領域からストライプ状の結晶成長層２５４が形成されている。ストライプ状の結晶成長層２５４はその側面２５６がＳ面とされ、傾斜した側面２５６にも活性層２５５が延在されている。当該半導体発光素子から取り出される光はＳ面と平行に延在された反射面で反射することになり、その反射面での反射によって光取り出し効率が向上することから、当該半導体発光素子の高輝度化を図ることができ、反射面の基礎となる傾斜結晶面は選択成長を利用してプロセス上容易に形成される。また、有効に輝度飽和を緩和することができ、素子の信頼性を改善できる。
【０１７２】
実施例２０
本実施例は、長方台形状の結晶成長層２６４を成長基板２６０上に形成する例であり、図６８に示すように、成長基板２６０上形成された下地成長層２６１上のマスク層２６２の窓領域からストライプ状で且つ長方台形状の結晶成長層２６４が形成されている。長方台形状の結晶成長層２６４はその側面２６３ＳがＳ面とされ、長手方向の端部の面２６４は（１１−２２）面とされる。結晶成長層２６４の上面２６３Ｃは基板主面と同じＣ面とされる。活性層は図示を省略しているが、傾斜した側面２６３Ｓ、面２６４、上面２６３Ｃにも延在され、当該半導体発光素子から取り出される光はＳ面と平行に延在された反射面で反射することになる。本実施例においては、半導体発光素子の反射面での反射によって光取り出し効率が向上することから、当該半導体発光素子の高輝度化を図ることができ、反射面の基礎となる傾斜結晶面は選択成長を利用してプロセス上容易に形成される。また、有効に輝度飽和を緩和することができ、素子の信頼性を改善できる。
【０１７３】
実施例２１
本実施例は、図６９に示すように、四角台形状の結晶成長層２７４を成長基板２７０上に形成する例であり、成長基板２７０上形成された下地成長層２７１上のマスク層２７２の窓領域からマトリクス状に配列されたパターンで四角錐台形状の結晶成長層２７３が形成されている。四角錐台形状の結晶成長層２７３はその傾斜した一側面２７３ＳがＳ面とされ、他の傾斜した一側面２７４は（１１−２２）面とされる。結晶成長層２７３の上面２７５３Ｃは基板主面と同じＣ面とされる。活性層は図示を省略しているが、傾斜した側面２７３Ｓ、面２７４、上面２７３Ｃにも延在され、当該半導体発光素子から取り出される光はＳ面と平行に延在された反射面で反射することになり、その反射面での反射によって光取り出し効率が向上する。従って、当該半導体発光素子の高輝度化を図ることができ、反射面の基礎となる傾斜結晶面は選択成長を利用してプロセス上容易に形成される。また、有効に輝度飽和を緩和することができ、素子の信頼性を改善できる。
【０１７４】
実施例２２
本実施例は、図７０に示すように、六角錐形状の結晶成長層２８３を成長基板２８０上に形成する例であり、成長基板２８０上形成された下地成長層２８１上のマスク層２８２の窓領域からマトリクス状に配列されたパターンで六角錐形状の結晶成長層２８３が形成されている。六角錐形状の結晶成長層２８３はその傾斜した各側面がＳ面とされ、活性層は図示を省略しているが、その断面は図５９のようになり、傾斜した各Ｓ面に沿って延在され、当該半導体発光素子から取り出される光はＳ面と平行に延在された反射面で反射することになり、その反射面での反射によって光取り出し効率が向上することから、当該半導体発光素子の高輝度化を図ることができる。また、反射面の基礎となる傾斜結晶面は選択成長を利用してプロセス上容易に形成される。また、有効に輝度飽和を緩和することができ、素子の信頼性を改善できる。
【０１７５】
実施例２３
本実施例は、図７１に示すように、六角錐台形状の結晶成長層２９３を成長基板２９０上に形成する例であり、成長基板２９０上形成された下地成長層２９１上のマスク層２９２の窓領域からマトリクス状に配列されたパターンで六角錐台形状の結晶成長層２９３が形成されている。六角錐台形状の結晶成長層２９３はその傾斜した各側面２９３ＳがＳ面とされ、上面２９３Ｃが基板主面と同じＣ面とされている。また、六角錐形状の結晶成長層２９３の底面側にはＭ面（１−１００）面も低い高さで形成される。活性層は図示を省略しているが、その断面は図５９のようになり、傾斜した各Ｓ面およびＣ面に沿って延在され、当該半導体発光素子から取り出される光はＳ面と平行に延在された反射面で反射することになり、その反射面での反射によって光取り出し効率が向上することから、当該半導体発光素子の高輝度化を図ることができる。また、反射面の基礎となる傾斜結晶面は選択成長を利用してプロセス上容易に形成される。また、有効に輝度飽和を緩和することができ、素子の信頼性を改善できる。
【０１７６】
実施例２４
本実施例は、図７２に示すように、六角錐形状の結晶成長層２９８と四角台形状の結晶成長層２９９を成長基板２９５上に形成する例であり、成長基板２９５上形成された下地成長層２９６上のマスク層２９７の窓領域からマトリクス状に配列されたパターンで四角錐台形状の結晶成長層２９９と六角錐形状の結晶成長層２９８とが交互にそれぞれの形状が一列に並ぶように形成されている。四角錐台形状の結晶成長層２９９はその傾斜した一側面２９９ＳがＳ面とされ、他の傾斜した一側面２９９Ｚは（１１−２２）面とされる。結晶成長層２９９の上面２９９Ｃは基板主面と同じＣ面とされる。六角錐形状の結晶成長層２９８はその傾斜した各側面２９８ＳがＳ面とされる。活性層は図示を省略しているが、その断面は図５９のようになり、傾斜した各Ｓ面およびＣ面に沿って延在され、当該半導体発光素子から取り出される光はＳ面と平行に延在された反射面で反射することになり、その反射面での反射によって光取り出し効率が向上することから、当該半導体発光素子の高輝度化を図ることができる。また、反射面の基礎となる傾斜結晶面は選択成長を利用してプロセス上容易に形成される。また、有効に輝度飽和を緩和することができ、素子の信頼性を改善できる。
【０１７７】
実施例２５
本実施例は前述の半導体発光素子を製造する方法であり、図７３乃至図７８を参照してその製造方法を工程順に説明する。
【０１７８】
図７３に示すように、サファイヤ基板などの成長基板３００上に、ｎ型ＧａＮ層３０１を下地成長層として例えばＭＯＣＶＤ法などにより形成する。このとき、ｎ型ＧａＮ層３０１は最初からｎ型である必要はなく、最上面がｎ型であれば良い。一例として、シリコンをドープすることでｎ型のＧａＮ層３０１を形成することができる。
【０１７９】
次に図７４に示すように、ＣＶＤなどによりシリコン酸化膜、シリコン窒化膜、あるいはタングステン膜などからなる成長阻害膜としてのマスク層３０２をｎ型のＧａＮ層３０１上の全面に形成し、さらに素子を形成する領域に対応してマスク層３０２を除去して六角形状の窓領域３０３を複数形成する。
【０１８０】
続いて、図７５に示すように、選択成長が行われ、窓領域３０３から結晶成長により結晶成長層であるｎ型（Ａｌ）ＧａＮ層３０４が形成される。このｎ型（Ａｌ）ＧａＮ層３０４はクラッド層としても機能し、略六角錐形状を呈する。傾斜した側面はＳ面とされる。
【０１８１】
この傾斜した側面に対してさらに活性層となるＩｎＧａＮ層３０５とｐ型（Ａｌ）ＧａＮ層３０６を図７６のように積層する。活性層となるＩｎＧａＮ層３０５は結晶成長層である（Ａｌ）ＧａＮ層３０４のＳ面に沿って成長基板３００の主面に平行でなく延在され、その活性層の面積Ｓは、窓領域３０３の面積や結晶成長層の写像面積よりは大きくなり、十分な広がりを以って形成される。ＩｎＧａＮ層３０５上にはＡｌＧａＮキャップ層を形成しても良い。ｐ型（Ａｌ）ＧａＮ層３０６の傾斜した結晶表面が反射面となる。
【０１８２】
次に図７７に示すように、マスク層上に例えばpoly-GaNが成長した場合には余分な部分をエッチングで除去し、マスク層３０２を全部または一部除去してｎ側のコンタクト領域３０７を形成する。次いで、蒸着などによりｐ電極３０９となるＮｉ／Ｐｔ／Ａｕなど、n電極３０８となるＴｉ／Ａｌ／Ｐｔ／Ａｕなどをコンタクト領域３０７にリフトオフなどにより形成し（図７８）、アロイ化することで基板上における素子が完成する。特にｐ電極３０９は反射面として機能するｐ型（Ａｌ）ＧａＮ層３０６の上に形成されるため、p電極３０９自体は反射膜や光遮蔽膜としても機能することになる。
【０１８３】
この後、素子間の分離が必要な場合、基本構造のサイズが前述のように陰に小さいことから、それぞれの分離は困難であるが、素子の基本構造を１次元あるいは2次元配列した領域をダイシングやへき開などにより分離するだけでもよい。内部の基本構造は各々独立に駆動してもしなくてもよい。また、サファイア上に結晶成長したＧａＮ結晶は、サファイア／ＧａＮ界面をＵＶレーザのサファイア側からのアブレーションによりサファイア基板から剥離できるという報告（APL-75-10,1360-2,W.S.Wong etc.）もある。これを利用すればアブレーション前か後にエッチングにより一回目の成長膜（第１導電膜）を分離することで、本発明の基本構造を単一の半導体発光素子とすることができる。
【０１８４】
このように本実施例の半導体発光素子の製造方法では、選択成長によりＳ面が容易に形成され、そのＳ面を側面とする結晶成長層に活性層や反射面を形成することで、自己形成的に反射面を形成できる。また出力として取り出される光の一部は選択成長によって形成された傾斜結晶面と平行に延在された反射面で反射したものであり、反射によって光取り出し効率が向上することから、当該半導体発光素子の高輝度化を図ることができる。
【０１８５】
実施例２６
図７９に実施例２６の半導体発光素子の構造を示す。成長基板３１０上に部分的に第２成長層３１１が形成され、それを覆うように第１導電層３１１、活性層３１３、第２導電層３１９が形成される。本例ではマスク層と窓領域を有していないが、選択成長により、活性層３１３の面積は結晶成長層の写像面積よりも大きなサイズとなる。従って、有効に輝度飽和を緩和することができ、素子の信頼性を改善できる。
【０１８６】
すなわち、マスク層などの成長阻害膜を用いない場合でも、エッチングなどにより成長基板や一度成長した結晶膜に凹凸を形成するなどの微細加工により、結晶成長することで同様の安定面を形成でき、同等の効果を得られる。
【０１８７】
なお、本発明においては、窓領域として六角錐を形成するには六角形開口がもっとも望ましいが、円形開口においても最終的には安定面が自己形成されるため、開口形状や境界の方向は任意でかまわない。またウルツ鉱型結晶では、（１−１０１）面以外にも（１１−２２）面や（１−１００）面などの安定面があり、これらを自己形成した構造についても本発明を適用できる。
【０１８８】
現在赤色ＬＥＤ材料として一般的なＡｌＧａＩｎＰ系化合物はせん亜鉛型結晶であるが、（００１）基板に対して（０１１）面、（１１１）面などの安定面があり、適当な条件で成長することにより、その安定面とその上の活性層を形成することは可能である。
【０１８９】
【発明の効果】
本発明の半導体発光素子によれば、Ｓ面、（１１−２２）面またはこれらに等価な結晶面の少なくとも一方を含む傾斜結晶面を利用することにより、活性層の面積が大きくなり、しかも傾斜面結晶面に平行する面内に一方の電極を形成した構成とすることにより、電流の均一化、電流の集中回避、電流密度の低減を図り、輝度飽和を抑えて発行効率を上げることができる。また、この構成により、多重反射を防止し、光取り出し効率を向上し、半導体発光素子の高輝度化を図ることができる。また、良好な結晶性を有し、半導体発光素子のチップ構造の微細化が可能になる。
【０１９０】
傾斜結晶面にほぼ平行に延在する反射面を有する構成とすることにより、活性層からの光の一部が反射面で反射して出力されるので、より光取り出し効率を向上することができる。
【０１９１】
本発明の半導体発光素子の製造方法によれば、上記の半導体発光素子を製造することができる。
【０１９２】
本発明の画像表示装置によれば、上記の半導体発光素子を複数配列して構成されるので、小型かつ高輝度の画像表示装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施例１の半導体発光素子の製造工程におけるマスク形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図２】 本発明の実施例１の半導体発光素子の製造工程におけるシリコンドープのＧａＮ層の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図３】 本発明の実施例１の半導体発光素子の製造工程における結晶成長用の窓開け工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図４】 本発明の実施例１の半導体発光素子の製造工程における活性層等の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図５】 本発明の実施例１の半導体発光素子の製造工程における電極形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図６】 本発明の実施例１の半導体発光素子の製造工程における素子の分離の工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図７】 本発明の実施例１の半導体発光素子の構造を示す断面図である。
【図８】 本発明の実施例２の半導体発光素子の製造工程におけるマスク形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図９】 本発明の実施例２の半導体発光素子の製造工程における結晶層の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１０】 本発明の実施例２の半導体発光素子の製造工程における活性層の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１１】 本発明の実施例２の半導体発光素子の製造工程における電極の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１２】 本発明の実施例２の半導体発光素子の製造工程における素子の分離工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１３】 本発明の実施例２の半導体発光素子の断面図である。
【図１４】 本発明の実施例３の半導体発光素子の製造工程におけるマスク形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１５】 本発明の実施例３の半導体発光素子の製造工程における結晶層の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１６】 本発明の実施例３の半導体発光素子の製造工程における活性層の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１７】 本発明の実施例３の半導体発光素子の製造工程における電極の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１８】 本発明の実施例３の半導体発光素子の製造工程における素子の分離工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図１９】 本発明の実施例３の半導体発光素子の断面図である。
【図２０】 本発明の実施例４の半導体発光素子の製造工程における電極の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図２１】 本発明の実施例４の半導体発光素子の製造工程における素子の分離工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図２２】 本発明の実施例４の半導体発光素子の断面図である。
【図２３】 本発明の実施例５の半導体発光素子の製造工程におけるｐ電極の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図２４】 本発明の実施例５の半導体発光素子の製造工程における素子の分離工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図２５】 本発明の実施例５の半導体発光素子の製造工程におけるｎ電極の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図２６】 ｎ電極の他の形成工程を示す図であり、（ａ）はレーザアブレーション工程を示す概略断面図、（ｂ）はＲＩＥ工程を示す概略断面図、（ｃ）はｎ電極形成工程を示す概略断面図である。
【図２７】 本発明の実施例５の半導体発光素子の断面図である。
【図２８】 本発明の実施例５の半導体発光素子の他の構造の裏面斜視図である。
【図２９】 本発明の実施例５の半導体発光素子の変形例の製造工程における透明電極の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図３０】 本発明の実施例５の半導体発光素子の変形例の断面図である。
【図３１】 本発明の実施例６の半導体発光素子の製造工程におけるマスク形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図３２】 本発明の実施例６の半導体発光素子の製造工程における活性層の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図３３】 本発明の実施例６の半導体発光素子の製造工程における電極の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図３４】 本発明の実施例６の半導体発光素子の断面図である。
【図３５】 本発明の実施例７の半導体発光素子の製造工程におけるマスク形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図３６】 本発明の実施例７の半導体発光素子の製造工程における結晶層の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図３７】 本発明の実施例７の半導体発光素子の製造工程における活性層の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図３８】 本発明の実施例７の半導体発光素子の製造工程における電極の形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図３９】 本発明の実施例７の半導体発光素子の製造工程における素子の分離工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図４０】 本発明の実施例７の半導体発光素子の断面図である。
【図４１】 本発明の実施例７の半導体発光素子の変形例の製造工程における電極形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図４２】 本発明の実施例７の半導体発光素子の変形例の断面図である。
【図４３】 本発明の実施例８の半導体発光素子の製造工程における電極形成工程を示す図であって、製造工程断面図（Ａ）と製造工程斜視図（Ｂ）である。
【図４４】 本発明の実施例９の半導体発光素子を用いた装置の部分斜視図である。
【図４５】 本発明の実施例１０の半導体発光素子の構造を示す断面図である。
【図４６】 本発明の実施例１０の半導体発光素子についての窓領域の面積Ｗ１を示すための素子断面図である。
【図４７】 本発明の実施例１０の半導体発光素子についての結晶成長層の写像面積Ｗ２を示すための素子断面図である。
【図４８】 本発明の実施例１１のストライプ状の結晶成長層を形成した半導体発光素子の構造を示す斜視図である。
【図４９】 本発明の実施例１２の長方台状の結晶成長層を形成した半導体発光素子の構造を示す斜視図である。
【図５０】 本発明の実施例１３の四角錐台状の結晶成長層を形成した半導体発光素子の構造を示す斜視図である。
【図５１】 本発明の実施例１４の六角錐状の結晶成長層を形成した半導体発光素子の構造を示す斜視図である。
【図５２】 本発明の実施例１５の六角錐台状の結晶成長層を形成した半導体発光素子の構造を示す斜視図である。
【図５３】 本発明の実施例１６の半導体発光素子の製造工程における下地成長層の形成工程を示す製造工程斜視図である。
【図５４】 本発明の実施例１６の半導体発光素子の製造工程における窓領域の形成工程を示す製造工程斜視図である。
【図５５】 本発明の実施例１６の半導体発光素子の製造工程における結晶成長層の形成工程を示す製造工程斜視図である。
【図５６】 本発明の実施例１６の半導体発光素子の製造工程における第２導電層の形成工程を示す製造工程斜視図である。
【図５７】 本発明の実施例１６の半導体発光素子の製造工程におけるコンタクト領域の形成工程を示す製造工程斜視図である。
【図５８】 本発明の実施例１６の半導体発光素子の製造工程における電極の形成工程を示す製造工程斜視図である。
【図５９】 本発明の実施例１７の半導体発光素子の断面図である。
【図６０】 本発明の実施例１８の半導体発光素子の構造を示す断面図である。
【図６１】 本発明の実施例１８の半導体発光素子についての要部断面図である。
【図６２】 本発明の実施例の半導体発光素子についての計算の基礎になる結晶成長層のモデルを示す斜視図である。
【図６３】 本発明の実施例の半導体発光素子についての計算における角度依存性を計算するためのモデルを示す図である。
【図６４】 前記計算の結果としての光取り出し効率の角度依存性を示す図である。
【図６５】 本発明の実施例の半導体発光素子についての計算における高さ依存性を計算するためのモデルを示す図である。
【図６６】 前記計算の結果としての光取り出し効率の高さ依存性を示す図である。
【図６７】 本発明の実施例１９のストライプ状の結晶成長層を形成した半導体発光素子の構造を示す斜視図である。
【図６８】 本発明の実施例２０の長方台状の結晶成長層を形成した半導体発光素子の構造を示す斜視図である。
【図６９】 本発明の実施例２１の四角錐台状の結晶成長層を形成した半導体発光素子の構造を示す斜視図である。
【図７０】 本発明の実施例２２の六角錐状の結晶成長層を形成した半導体発光素子の構造を示す斜視図である。
【図７１】 本発明の実施例２３の六角錐台状の結晶成長層を形成した半導体発光素子の構造を示す斜視図である。
【図７２】 本発明の実施例２４の六角錐状の結晶成長層と四角錐台状の結晶成長層を形成した半導体発光素子の構造を示す斜視図である。
【図７３】 本発明の実施例２５の半導体発光素子の製造工程における下地成長層の形成工程を示す製造工程斜視図である。
【図７４】 本発明の実施例２５の半導体発光素子の製造工程における窓領域の形成工程を示す製造工程斜視図である。
【図７５】 本発明の実施例２５の半導体発光素子の製造工程における結晶成長層の形成工程を示す製造工程斜視図である。
【図７６】 本発明の実施例２５の半導体発光素子の製造工程における第２導電層の形成工程を示す製造工程斜視図である。
【図７７】 本発明の実施例２５の半導体発光素子の製造工程におけるコンタクト領域の形成工程を示す製造工程斜視図である。
【図７８】 本発明の実施例２５の半導体発光素子の製造工程における電極の形成工程を示す製造工程斜視図である。
【図７９】 本発明の実施例２６の半導体発光素子の断面図である。
【図８０】 半導体発光素子の構造例を示す断面図である。
【図８１】 半導体発光素子の他の構造例を示す断面図である。
【符号の説明】
１０、４０、５０、８０、９０ サファイヤ基板
１４、１７、４４、５４、８４、９４ シリコンドープのＧａＮ層
１８、４５、５５、８５、９５ ＩｎＧａＮ層（活性層）
１９、４６、５６、８６、９６ マグネシウムドープのＧａＮ層
２０、４８、５８、６１、７３、８７、９８、１００ ｎ電極
２２、４９、５９、６２、７１、８８、９９、１０１ ｐ電極
１３１、１５０、１６０，１７０，１８０，１９０，２００ 成長基板
１３２、１５１、１６１、１７１、１８１、１９１ 下地成長層
１３３ １５２、１６２、１７２、１８２、１９２、２０２ マスク層
１３４ 窓領域
１３５ 結晶成長層
１３６ 活性層
１３７ 第２導電層
１３８ 第１電極
１３９ 第２電極
２０５ ＩｎＧａＮ層（活性層）

Claims (25)

  1. 半導体成長層の主面に、該主面に対して傾斜したＳ面及び（１１−２２）面の少なくとも一方または該Ｓ面及び（１１−２２）面に実質的に等価な結晶面の少なくとも一方を含む傾斜結晶面を有する窒化物半導体結晶層を形成し、
    前記傾斜結晶面に平行な面内に延在する第１導電型層、量子井戸層又は多重量子井戸層を有する活性層、第２導電型層を前記結晶層に形成し、
    前記傾斜結晶面に平行な面内に延在する一方の電極と、
    前記半導体成長層の主面に平行する面内に形成された他方の電極とを有する
    ことを特徴とする半導体発光素子。
  2. 前記他方の電極が前記半導体成長層の裏面に形成されている
    ことを特徴とする請求項１記載の半導体発光素子。
  3. 前記他方の電極は発光した光を外部に導く開口部を有する
    ことを特徴とする請求項２記載の半導体発光素子。
  4. 前記他方の電極は透明電極で形成されている
    ことを特徴とする請求項２記載の半導体発光素子。
  5. 前記結晶層は半導体成長層上に選択成長により設けられる
    ことを特徴とする請求項１記載の半導体発光素子。
  6. 前記結晶層は前記半導体成長層を介して基板上に選択成長により設けられる
    ことを特徴とする請求項１記載の半導体発光素子。
  7. 前記選択成長は選択的に形成されたマスク層の開口部を利用して行われる
    ことを特徴とする請求項６記載の半導体発光素子。
  8. 前記結晶層は前記マスク層の開口部よりも横方向に広がって選択成長したものである
    ことを特徴とする請求項７記載の半導体発光素子。
  9. 前記半導体成長層の主面はＣ面である
    ことを特徴とする請求項１記載の半導体跛行素子。
  10. 前記傾斜結晶面のみに電流注入される
    ことを特徴とする請求項１記載の半導体発光素子。
  11. 前記活性層はＩｎＧａＮを用いて構成される
    ことを特徴とする請求項１記載の半導体発光素子。
  12. 前記傾斜結晶面は六面でほぼ対称となるように配設される
    ことを特徴とする請求項１記載の半導体発光素子。
  13. 前記結晶層は該結晶層の半導体成長層側と半体側の略中心部にＣ面からなる平坦面を有する
    ことを特徴とする請求項１記載の半導体発光素子。
  14. 前記結晶層は、前記傾斜結晶面が略六角錐形状の斜面をそれぞれ構成して形成される
    ことを特徴とする請求項１記載の半導体発光素子。
  15. 前記活性層への電流注入は頂点近傍側で周囲よりも低密度となる
    ことを特徴とする請求項１４記載の半導体発光素子。
  16. 前記結晶層は、前記傾斜結晶面が略六角錐台形状の斜面をそれぞれ構成すると共にＣ面または該Ｃ面に実質的に等価な面が略六角錐台形状の上面部を構成して形成される
    ことを特徴とする請求項１記載の半導体発光素子。
  17. 前記活性層から素子外に出力される光の一部は、前記傾斜結晶面にほぼ平行に延在された反射面で反射したものである
    ことを特徴とする請求項１記載の半導体発光素子。
  18. 前記反射面は前記結晶層と前記一方の電極との界面である
    ことを特徴とする請求項１７記載の半導体発光素子。
  19. 前記傾斜結晶面に平行に延在された反射面は１８０°よりも小さな角度で対向する少なくとも２面以上の反射面を有する
    ことを特徴とする請求項１７記載の半導体発光素子。
  20. 前記活性層は各素子毎に分離されている
    ことを特徴とする請求項１７記載の半導体発光素子。
  21. 半導体成長層上のマスク層の開口部から該半導体成長層の主面に対して傾斜したＳ面及び（１１−２２）面の少なくとも一方または該Ｓ面及び（１１−２２）面に実質的に等価な結晶面の少なくとも一方を含む傾斜結晶面を有する窒化物半導体結晶層を選択的に形成し、
    前記結晶層には、前記傾斜結晶面に平行な面内に延在する第１導電型層、量子井戸層又は多重量子井戸層を有する活性層、及び第２導電型層を形成する工程と、
    前記傾斜結晶面に平行な面内に延在する一方の電極を形成する工程と、
    前記半導体成長層の主面に平行する面内に他方の電極を形成する工程を有する
    ことを特徴とする半導体発光素子の製造方法。
  22. 前記半導体成長層を基板上に形成する工程と、
    前記基板を除去して後、前記半導体成長層の裏面に前記他方の電極を形成する工程を有する
    ことを特徴とする請求項２１記載の半導体発光素子の製造方法。
  23. 前記基板の主変はＣ面である
    ことを特徴とする請求項２２記載の半導体発光素子の製造方法。
  24. 半導体成長層の主面に、該主面に対して傾斜したＳ面及び（１１−２２）面の少なくとも一方または該Ｓ面及び（１１−２２）面に実質的に等価な結晶面の少なくとも一方を含む傾斜結晶面を有する窒化物半導体結晶層を形成し、
    前記傾斜結晶面に平行な面内に延在する第１導電型層、量子井戸層又は多重量子井戸層を有する活性層、第２導電型層を前記結晶層に形成し、
    前記傾斜結晶面に平行な面内に延在する一方の電極と、前記半導体成長層の主面に平行する面内に形成された他方の電極とを有してなる複数の半導体発光素子を並べ、
    信号に応じて各半導体発光素子が発光するように構成されてなる
    ことを特徴とする画像表示装置。
  25. 半導体成長層上に前記複数の半導体発光素子が配列され、
    前記複数の半導体発光素子が樹脂中に埋め込まれ、
    前記半導体成長層の裏面の前記各半導体発光素子に対応した部分に、それぞれ他方の電極が形成されてなる
    ことを特徴とする請求項２４記載の画像表示装置。
JP2001200183A 2000-07-18 2001-06-29 半導体発光素子およびその製造方法、並びに画像表示装置 Expired - Fee Related JP3882539B2 (ja)

Priority Applications (16)

Application Number Priority Date Filing Date Title
JP2001200183A JP3882539B2 (ja) 2000-07-18 2001-06-29 半導体発光素子およびその製造方法、並びに画像表示装置
KR1020037000656A KR100897490B1 (ko) 2000-07-18 2001-07-18 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
EP01951900A EP1311002A4 (en) 2000-07-18 2001-07-18 SEMICONDUCTOR LIGHT EMISSION ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
CNB018143083A CN1269230C (zh) 2000-07-18 2001-07-18 半导体发光器件及其制造工艺
PCT/JP2001/006212 WO2002007231A1 (en) 2000-07-18 2001-07-18 Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
AU2001272739A AU2001272739A1 (en) 2000-07-18 2001-07-18 Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
US10/062,687 US6924500B2 (en) 2000-07-18 2002-01-30 Semiconductor light-emitting device and process for producing the same
US11/066,699 US7221001B2 (en) 2000-07-18 2005-02-24 Semiconductor light-emitting device and process for producing the same
US11/093,795 US7122825B2 (en) 2000-07-18 2005-03-30 Lighting system
US11/093,807 US7122394B2 (en) 2000-07-18 2005-03-30 Process for producing a semiconductor light-emitting device
US11/093,885 US7122826B2 (en) 2000-07-18 2005-03-30 Image display unit
US11/097,732 US7129514B2 (en) 2000-07-18 2005-03-31 Image display unit
US11/098,302 US7129515B2 (en) 2000-07-18 2005-03-31 Lighting system
US11/096,381 US7129107B2 (en) 2000-07-18 2005-03-31 Process for producing a semiconductor light-emitting device
US11/558,115 US20070077674A1 (en) 2000-07-18 2006-11-09 Process for producing semiconductor light-emitting device
US11/558,176 US7501663B2 (en) 2000-07-18 2006-11-09 Semiconductor light-emitting device, and image display device and lighting unit comprising same

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2000217663 2000-07-18
JP2000-217799 2000-07-18
JP2000-218101 2000-07-18
JP2000-217508 2000-07-18
JP2000-218034 2000-07-18
JP2000218101 2000-07-18
JP2000218034 2000-07-18
JP2000-217663 2000-07-18
JP2000217508 2000-07-18
JP2000217799 2000-07-18
JP2001200183A JP3882539B2 (ja) 2000-07-18 2001-06-29 半導体発光素子およびその製造方法、並びに画像表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006162774A Division JP4345776B2 (ja) 2000-07-18 2006-06-12 半導体発光素子およびその製造方法、並びに画像表示装置

Publications (2)

Publication Number Publication Date
JP2002100805A JP2002100805A (ja) 2002-04-05
JP3882539B2 true JP3882539B2 (ja) 2007-02-21

Family

ID=27554818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001200183A Expired - Fee Related JP3882539B2 (ja) 2000-07-18 2001-06-29 半導体発光素子およびその製造方法、並びに画像表示装置

Country Status (7)

Country Link
US (10) US6924500B2 (ja)
EP (1) EP1311002A4 (ja)
JP (1) JP3882539B2 (ja)
KR (1) KR100897490B1 (ja)
CN (1) CN1269230C (ja)
AU (1) AU2001272739A1 (ja)
WO (1) WO2002007231A1 (ja)

Families Citing this family (202)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP4724924B2 (ja) * 2001-02-08 2011-07-13 ソニー株式会社 表示装置の製造方法
US6963086B2 (en) * 2001-10-10 2005-11-08 Sony Corporation Semiconductor light-emitting device image display illuminator and its manufacturing method
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP2003218395A (ja) * 2002-01-18 2003-07-31 Sony Corp 半導体発光素子、半導体レーザ素子及びこれを用いた発光装置
FR2842832B1 (fr) * 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
US7511311B2 (en) 2002-08-01 2009-03-31 Nichia Corporation Semiconductor light-emitting device, method for manufacturing the same, and light-emitting apparatus including the same
TWI228323B (en) * 2002-09-06 2005-02-21 Sony Corp Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof
JP2004119964A (ja) * 2002-09-06 2004-04-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
CN1317774C (zh) * 2003-02-12 2007-05-23 财团法人工业技术研究院 发光二极管组件及其制造方法
JP2004288799A (ja) 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US6986693B2 (en) * 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
US6818061B2 (en) * 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
EP1620902B1 (en) * 2003-05-02 2010-07-14 University College Cork-National University of Ireland, Cork Light emitting mesa structures with high aspect ratio and near-parabolic sidewalls and the manufacture thereof
US7384807B2 (en) 2003-06-04 2008-06-10 Verticle, Inc. Method of fabricating vertical structure compound semiconductor devices
JP4766845B2 (ja) 2003-07-25 2011-09-07 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
DE10335081A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoeleketronischer Halbleiterchip
DE10335080A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US6863082B1 (en) * 2003-08-13 2005-03-08 Eaton Corporation Mounting a fuel vapor management valve internally to a gas tank
EP1658642B1 (en) * 2003-08-28 2014-02-26 Panasonic Corporation Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
US7064356B2 (en) 2004-04-16 2006-06-20 Gelcore, Llc Flip chip light emitting diode with micromesas and a conductive mesh
CN101366121B (zh) * 2004-04-28 2011-05-04 沃提科尔公司 垂直结构半导体器件
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
US20050287698A1 (en) * 2004-06-28 2005-12-29 Zhiyong Li Use of chalcogen plasma to form chalcogenide switching materials for nanoscale electronic devices
CN100440447C (zh) * 2004-09-15 2008-12-03 泰勒工程有限公司 应用于半导体制备工艺中的斜面制造方法
GB2418532A (en) * 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
TWI389334B (zh) 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
KR100728533B1 (ko) * 2004-11-23 2007-06-15 삼성코닝 주식회사 질화갈륨 단결정 후막 및 이의 제조방법
JP4854275B2 (ja) * 2004-12-08 2012-01-18 シャープ株式会社 窒化物半導体発光素子およびその製造方法
WO2006099211A2 (en) * 2005-03-11 2006-09-21 Ponce Fernando A Solid state light emitting device
EP2410582B1 (en) * 2005-05-24 2019-09-04 LG Electronics Inc. Nano rod type light emitting diode and method for fabricating a nano rod type light emitting diode
US8718437B2 (en) 2006-03-07 2014-05-06 Qd Vision, Inc. Compositions, optical component, system including an optical component, devices, and other products
KR100661716B1 (ko) * 2005-06-16 2006-12-26 엘지전자 주식회사 발광 소자 성장용 기판, 이 기판에 성장된 삼차원 구조의발광층을 구비한 발광 소자 및 그의 제조 방법
CN100550443C (zh) * 2005-07-06 2009-10-14 Lg伊诺特有限公司 氮化物半导体led及其制造方法
KR100682877B1 (ko) * 2005-07-12 2007-02-15 삼성전기주식회사 발광다이오드 및 그 제조방법
JP2007027431A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 発光装置
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US7795050B2 (en) * 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
JP2007056164A (ja) * 2005-08-25 2007-03-08 Univ Nagoya 発光層形成用基材、発光体及び発光物質
CN100375303C (zh) * 2005-10-27 2008-03-12 晶能光电（江西）有限公司 含有金锗镍的欧姆电极、铟镓铝氮半导体发光元件及制造方法
KR100714626B1 (ko) 2005-10-11 2007-05-07 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
KR100716646B1 (ko) * 2005-11-04 2007-05-09 서울옵토디바이스주식회사 경사진 광 방출면을 갖는 발광소자 및 그것을 제조하는방법
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
JP5270088B2 (ja) * 2005-12-15 2013-08-21 エルジー エレクトロニクス インコーポレイティド 垂直型発光素子及びその製造方法
KR100649769B1 (ko) * 2005-12-28 2006-11-27 삼성전기주식회사 반도체 발광 다이오드 및 그 제조 방법
JP4978009B2 (ja) * 2006-01-16 2012-07-18 ソニー株式会社 ＧａＮ系半導体発光素子及びその製造方法
KR101416838B1 (ko) 2006-02-10 2014-07-08 더 리전츠 오브 더 유니버시티 오브 캘리포니아 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 전도도 제어 방법
US9874674B2 (en) 2006-03-07 2018-01-23 Samsung Electronics Co., Ltd. Compositions, optical component, system including an optical component, devices, and other products
EP2041478B1 (en) 2006-03-07 2014-08-06 QD Vision, Inc. An article including semiconductor nanocrystals
KR100809209B1 (ko) * 2006-04-25 2008-02-29 삼성전기주식회사 비극성 ｍ면 질화물 반도체 제조방법
JP4797793B2 (ja) * 2006-05-23 2011-10-19 三菱化学株式会社 窒化物半導体結晶の製造方法
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
KR100826389B1 (ko) * 2006-08-09 2008-05-02 삼성전기주식회사 질화물 반도체 선택 성장방법, 질화물 발광소자 및제조방법
US8421119B2 (en) * 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
KR100786102B1 (ko) * 2006-09-26 2007-12-18 엘지전자 주식회사 발광 다이오드
JP5271489B2 (ja) * 2006-10-02 2013-08-21 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板及びその製造方法
WO2008051503A2 (en) * 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US8458262B2 (en) * 2006-12-22 2013-06-04 At&T Mobility Ii Llc Filtering spam messages across a communication network
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
US8836212B2 (en) 2007-01-11 2014-09-16 Qd Vision, Inc. Light emissive printed article printed with quantum dot ink
US9508890B2 (en) * 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US20090032799A1 (en) * 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
WO2009014707A2 (en) 2007-07-23 2009-01-29 Qd Vision, Inc. Quantum dot light enhancement substrate and lighting device including same
US8128249B2 (en) 2007-08-28 2012-03-06 Qd Vision, Inc. Apparatus for selectively backlighting a material
US20090085055A1 (en) * 2007-09-27 2009-04-02 Hui Peng Method for Growing an Epitaxial Layer
CN101409315B (zh) * 2007-10-08 2011-07-20 杨文明 一种倒装发光二极管芯片
KR100900288B1 (ko) 2007-10-29 2009-05-29 엘지전자 주식회사 발광 소자
CN103199433A (zh) * 2007-12-21 2013-07-10 未来之光有限责任公司 氮化物类半导体发光二极管、氮化物类半导体激光元件及其制造方法和氮化物类半导体层的形成方法
KR101425167B1 (ko) * 2008-01-07 2014-07-31 삼성전자주식회사 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
US8178896B2 (en) * 2008-03-05 2012-05-15 Panasonic Corporation Light emitting element
KR101019134B1 (ko) * 2008-03-25 2011-03-03 우리엘에스티 주식회사 발광소자 및 이의 제조방법
US9207385B2 (en) 2008-05-06 2015-12-08 Qd Vision, Inc. Lighting systems and devices including same
JP2011524064A (ja) 2008-05-06 2011-08-25 キユーデイー・ビジヨン・インコーポレーテツド 量子閉じ込め半導体ナノ粒子を含有する固体照明装置
WO2009137053A1 (en) 2008-05-06 2009-11-12 Qd Vision, Inc. Optical components, systems including an optical component, and devices
US8097081B2 (en) * 2008-06-05 2012-01-17 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8871024B2 (en) 2008-06-05 2014-10-28 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US20090301388A1 (en) * 2008-06-05 2009-12-10 Soraa Inc. Capsule for high pressure processing and method of use for supercritical fluids
US8303710B2 (en) * 2008-06-18 2012-11-06 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
WO2009157921A1 (en) * 2008-06-24 2009-12-30 Pan Shaoher X Silicon based solid state lighting
WO2010011201A1 (en) * 2008-07-21 2010-01-28 Pan Shaoher X Light emitting device
US20100006873A1 (en) * 2008-06-25 2010-01-14 Soraa, Inc. HIGHLY POLARIZED WHITE LIGHT SOURCE BY COMBINING BLUE LED ON SEMIPOLAR OR NONPOLAR GaN WITH YELLOW LED ON SEMIPOLAR OR NONPOLAR GaN
US20090320745A1 (en) * 2008-06-25 2009-12-31 Soraa, Inc. Heater device and method for high pressure processing of crystalline materials
US8134169B2 (en) * 2008-07-01 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned substrate for hetero-epitaxial growth of group-III nitride film
US20100003492A1 (en) * 2008-07-07 2010-01-07 Soraa, Inc. High quality large area bulk non-polar or semipolar gallium based substrates and methods
WO2011044554A1 (en) * 2009-10-09 2011-04-14 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
CN102106000B (zh) * 2008-07-25 2013-01-16 惠普开发有限公司 发光器件
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
EP2319086A4 (en) 2008-08-04 2014-08-27 Soraa Inc WHITE LIGHTING DEVICES WITH NON POLAR OR SEMI-POLAR GALLIUM-HARDENED MATERIALS AND INFLUENCES
US8430958B2 (en) * 2008-08-07 2013-04-30 Soraa, Inc. Apparatus and method for seed crystal utilization in large-scale manufacturing of gallium nitride
US8323405B2 (en) * 2008-08-07 2012-12-04 Soraa, Inc. Process and apparatus for growing a crystalline gallium-containing nitride using an azide mineralizer
US8979999B2 (en) * 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US20100031873A1 (en) * 2008-08-07 2010-02-11 Soraa, Inc. Basket process and apparatus for crystalline gallium-containing nitride
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8021481B2 (en) 2008-08-07 2011-09-20 Soraa, Inc. Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride
US8148801B2 (en) 2008-08-25 2012-04-03 Soraa, Inc. Nitride crystal with removable surface layer and methods of manufacture
US20100295088A1 (en) * 2008-10-02 2010-11-25 Soraa, Inc. Textured-surface light emitting diode and method of manufacture
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
US8455894B1 (en) 2008-10-17 2013-06-04 Soraa, Inc. Photonic-crystal light emitting diode and method of manufacture
US8987156B2 (en) 2008-12-12 2015-03-24 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US8878230B2 (en) 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US8461071B2 (en) * 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
USRE47114E1 (en) 2008-12-12 2018-11-06 Slt Technologies, Inc. Polycrystalline group III metal nitride with getter and method of making
KR20100073757A (ko) * 2008-12-23 2010-07-01 삼성전자주식회사 마이크로 로드를 이용한 발광소자 및 그 제조방법
US20110100291A1 (en) * 2009-01-29 2011-05-05 Soraa, Inc. Plant and method for large-scale ammonothermal manufacturing of gallium nitride boules
TWI399869B (zh) * 2009-02-05 2013-06-21 Huga Optotech Inc 發光二極體
KR101461684B1 (ko) * 2009-02-24 2014-11-20 엘지전자 주식회사 질화물 반도체 발광 소자 및 그의 제조 방법
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
JP5430217B2 (ja) * 2009-05-07 2014-02-26 キヤノン株式会社 面発光レーザアレイ
JP5257231B2 (ja) 2009-05-13 2013-08-07 ソニー株式会社 発光ダイオードおよびその製造方法
US8306081B1 (en) 2009-05-27 2012-11-06 Soraa, Inc. High indium containing InGaN substrates for long wavelength optical devices
JP2010278274A (ja) 2009-05-29 2010-12-09 Sony Corp 発光ダイオードおよびその製造方法
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
US8435347B2 (en) 2009-09-29 2013-05-07 Soraa, Inc. High pressure apparatus with stackable rings
US20110079766A1 (en) * 2009-10-01 2011-04-07 Isaac Harshman Wildeson Process for fabricating iii-nitride based nanopyramid leds directly on a metalized silicon substrate
KR101832698B1 (ko) * 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20110041401A (ko) * 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
KR101178468B1 (ko) 2009-10-19 2012-09-06 샤프 가부시키가이샤 봉형상 구조 발광 소자, 봉형상 구조 발광 소자의 제조 방법, 백라이트, 조명 장치 및 표시 장치
JP4912454B2 (ja) * 2009-12-07 2012-04-11 シャープ株式会社 棒状構造発光素子の製造方法、棒状構造発光素子、バックライト、照明装置および表示装置
JP5066164B2 (ja) * 2009-12-07 2012-11-07 シャープ株式会社 半導体素子の製造方法
JP5328682B2 (ja) * 2010-01-13 2013-10-30 日立電線株式会社 Ｉｉｉ族窒化物結晶の製造方法及びｉｉｉ族窒化物半導体基板の製造方法
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US8445890B2 (en) * 2010-03-09 2013-05-21 Micron Technology, Inc. Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
JP5512877B2 (ja) * 2010-03-31 2014-06-04 シーエスソリューション・カンパニー・リミッテド 半導体テンプレート基板、半導体テンプレート基板を用いる発光素子及びその製造方法
KR20110131801A (ko) * 2010-05-31 2011-12-07 삼성전자주식회사 발광 소자 및 다중 파장의 광을 만드는 방법
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
CN103594460B (zh) * 2010-09-01 2016-10-05 无限科技全球公司 二极管、二极管或其他二端集成电路的液体或胶体悬浮液的可印组成物及其制备方法
US8729559B2 (en) 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US8217418B1 (en) 2011-02-14 2012-07-10 Siphoton Inc. Semi-polar semiconductor light emission devices
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
KR101042561B1 (ko) * 2011-02-28 2011-06-20 박건 결정성 및 휘도가 우수한 질화물계 발광소자 및 그 제조 방법
KR101136882B1 (ko) * 2011-03-15 2012-04-20 광주과학기술원 질화물 반도체 기반의 태양전지 및 그 제조방법
CN103053013A (zh) * 2011-04-20 2013-04-17 松下电器产业株式会社 半导体层叠基板、半导体芯片和半导体层叠基板的制造方法
JP5533791B2 (ja) * 2011-06-20 2014-06-25 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US9449941B2 (en) 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
KR101964890B1 (ko) * 2011-07-12 2019-04-03 삼성전자주식회사 나노구조의 발광소자
CN102280550B (zh) * 2011-08-16 2015-05-20 苏州纳方科技发展有限公司 具有改良出光结构的led芯片及其制备方法
TWI466323B (zh) * 2011-11-07 2014-12-21 Ind Tech Res Inst 發光二極體
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
US10453996B2 (en) * 2012-05-04 2019-10-22 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
SE537434C2 (sv) * 2012-06-26 2015-04-28 Polar Light Technologies Ab Grupp III-nitridstruktur
US20140001509A1 (en) * 2012-06-27 2014-01-02 Epistar Corporation Optoelectronic semiconductor device and the manufacturing method thereof
WO2014047113A1 (en) * 2012-09-18 2014-03-27 Glo Ab Nanopyramid sized opto-electronic structure and method for manufacturing of same
DE102012109460B4 (de) * 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
FR2997558B1 (fr) * 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
US9537044B2 (en) 2012-10-26 2017-01-03 Aledia Optoelectric device and method for manufacturing the same
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
FR2997420B1 (fr) 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
US20140183579A1 (en) * 2013-01-02 2014-07-03 Japan Science And Technology Agency Miscut semipolar optoelectronic device
JP6176032B2 (ja) * 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
KR101977677B1 (ko) * 2013-02-05 2019-05-13 삼성전자주식회사 반도체 발광소자
JP5328999B2 (ja) * 2013-02-22 2013-10-30 日立電線株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
KR102037863B1 (ko) * 2013-03-15 2019-10-29 삼성전자주식회사 반도체 발광소자 및 이를 포함하는 조명 장치
CN105449053B (zh) * 2014-09-19 2018-04-03 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US10418527B2 (en) 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
US10446728B2 (en) 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
CN104465929B (zh) * 2014-11-07 2017-09-12 中山大学 内嵌有源层的三族氮化物微纳发光器件及制备方法
KR20170095192A (ko) * 2014-12-17 2017-08-22 인텔 코포레이션 결함이 감소된 iii족 질화물 구조체들을 갖는 집적 회로 다이 및 그와 관련된 방법들
CN104795324A (zh) * 2015-02-06 2015-07-22 中山大学 一种三族氮化物肖特基势垒二极管的生长及制备方法
US10069037B2 (en) * 2015-04-20 2018-09-04 Epistar Corporation Light-emitting device and manufacturing method thereof
US10236413B2 (en) * 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
CN105720157A (zh) * 2016-02-26 2016-06-29 中国科学院半导体研究所 氮化镓基微纳米锥结构发光二极管及其制备方法
KR101733350B1 (ko) * 2016-04-26 2017-05-24 한국과학기술원 양자광 소자 및 이의 제조방법
CN106099641A (zh) * 2016-07-08 2016-11-09 燕山大学 一种半导体激光器的制备方法
CN106784226A (zh) * 2017-01-24 2017-05-31 广东工业大学 一种倒装结构的三族氮化物微纳发光器件及其制备方法
CN107316922B (zh) * 2017-05-24 2018-12-25 太原理工大学 基于GaN六棱锥阵列的LED外延结构及其制备方法
KR102395993B1 (ko) * 2017-06-05 2022-05-11 삼성전자주식회사 디스플레이 장치
CN108987423B (zh) 2017-06-05 2023-09-12 三星电子株式会社 显示装置
JP2019040982A (ja) * 2017-08-24 2019-03-14 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
KR102136579B1 (ko) 2018-07-27 2020-07-22 서울대학교산학협력단 표시 장치
JP7205820B2 (ja) * 2018-08-07 2023-01-17 豊田合成株式会社 半導体レーザー素子とその製造方法
KR102620159B1 (ko) 2018-10-08 2024-01-02 삼성전자주식회사 반도체 발광 소자
JP7351546B2 (ja) * 2018-10-31 2023-11-13 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア エピタキシャル側方過成長を用いて滑らかな表面を取得する方法
CN109411583B (zh) * 2018-11-01 2020-12-04 京东方科技集团股份有限公司 发光单元及其制造方法、显示装置
CN111463330B (zh) * 2019-01-18 2022-07-29 成都辰显光电有限公司 微型发光二极管芯片及其制造方法与转移方法
CN109994579B (zh) * 2019-04-30 2020-12-25 成都辰显光电有限公司 微型led显示面板的制备方法和微型led显示面板
CN111048635B (zh) * 2019-12-27 2021-06-18 广东省半导体产业技术研究院 一种芯片制备方法与待剥离芯片结构
US11705537B2 (en) 2020-04-23 2023-07-18 Samsung Electronics Co.,. Ltd. Display device and method of manufacturing light emitting device
KR20220058113A (ko) * 2020-10-30 2022-05-09 삼성전자주식회사 질화물 반도체 발광소자 및 이를 이용한 디스플레이 장치
CN113097350B (zh) * 2021-03-31 2022-07-22 湘能华磊光电股份有限公司 一种提高亮度的led外延片的制作方法
JP7272412B1 (ja) 2021-12-03 2023-05-12 信越半導体株式会社 接合型半導体ウェーハの製造方法
JP7136374B1 (ja) 2022-01-12 2022-09-13 信越半導体株式会社 マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54175279U (ja) 1978-05-31 1979-12-11
JPS5692577A (en) 1979-12-26 1981-07-27 Fujitsu Ltd Lighttemittinggdiode display panel
JPS5745583A (en) 1980-09-01 1982-03-15 Tokyo Shibaura Electric Co Solid state light emitting display unit
JPS5752073A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Method of producing display unit
JPS5752071A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS5752072A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS57143880A (en) 1981-03-02 1982-09-06 Fujitsu Ltd Semiconductor light emitting element and its manufacture
JPS5850577A (ja) 1981-09-22 1983-03-25 株式会社東芝 デイスプレイ装置
JPS61156780A (ja) 1984-12-28 1986-07-16 Toshiba Corp 発光素子整列組立体の製造方法
JPS63188938A (ja) 1987-01-31 1988-08-04 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の気相成長方法
JP2577089B2 (ja) 1988-11-10 1997-01-29 日本板硝子株式会社 発光装置およびその駆動方法
EP0405757A3 (en) 1989-06-27 1991-01-30 Hewlett-Packard Company High efficiency light-emitting diode
US5177405A (en) 1989-07-25 1993-01-05 Nippon Sheet Glass Co., Ltd. Self-scanning, light-emitting device
US5312484A (en) * 1989-10-12 1994-05-17 Industrial Progress, Inc. TiO2 -containing composite pigment products
JP2799372B2 (ja) * 1991-03-28 1998-09-17 光技術研究開発株式会社 量子細線レーザ及びその製造方法
JP3149030B2 (ja) * 1991-06-13 2001-03-26 富士通株式会社 半導体量子箱装置及びその製造方法
JPH05327012A (ja) 1992-05-15 1993-12-10 Sanyo Electric Co Ltd 炭化ケイ素発光ダイオード
JPH0621564A (ja) * 1992-06-30 1994-01-28 Fuji Xerox Co Ltd 半導体レーザ装置の製造方法
JPH0645648A (ja) * 1992-07-24 1994-02-18 Omron Corp 上面出射型半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
JPH0667044A (ja) 1992-08-21 1994-03-11 Furukawa Electric Co Ltd:The 光回路・電気回路混載基板
JPH06163930A (ja) * 1992-11-17 1994-06-10 Hitachi Ltd 半導体装置とその製造方法
JPH0779018A (ja) 1993-09-06 1995-03-20 Sanken Electric Co Ltd 半導体発光素子
JPH07199829A (ja) 1993-12-28 1995-08-04 Harrison Denki Kk 発光ユニットおよび表示装置ならびに照明装置
US5385866A (en) 1994-06-22 1995-01-31 International Business Machines Corporation Polish planarizing using oxidized boron nitride as a polish stop
US5814839A (en) * 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
JP3571401B2 (ja) 1995-03-16 2004-09-29 ローム株式会社 半導体発光素子の製法
JPH08288544A (ja) * 1995-04-14 1996-11-01 Toshiba Corp 半導体発光素子
JP3599896B2 (ja) * 1995-05-19 2004-12-08 三洋電機株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
JPH09129974A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd 半導体レーザ素子
JP2830814B2 (ja) 1996-01-19 1998-12-02 日本電気株式会社 窒化ガリウム系化合物半導体の結晶成長方法、及び半導体レーザの製造方法
DE59702145D1 (de) 1996-05-23 2000-09-14 Siemens Ag Unterflurfeuer
JP3164016B2 (ja) 1996-05-31 2001-05-08 住友電気工業株式会社 発光素子および発光素子用ウエハの製造方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US5828088A (en) * 1996-09-05 1998-10-27 Astropower, Inc. Semiconductor device structures incorporating "buried" mirrors and/or "buried" metal electrodes
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3863962B2 (ja) 1997-03-25 2006-12-27 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体発光素子とその製造方法
JPH10265297A (ja) 1997-03-26 1998-10-06 Shiro Sakai ＧａＮバルク単結晶の製造方法
JPH10308560A (ja) 1997-05-08 1998-11-17 Toshiba Corp 半導体発光素子および発光装置
JPH10321910A (ja) 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体発光素子
JP3517091B2 (ja) 1997-07-04 2004-04-05 東芝電子エンジニアリング株式会社 窒化ガリウム系半導体発光素子およびその製造方法
JPH1175019A (ja) 1997-09-01 1999-03-16 Nikon Corp 光源装置及び画像読取装置
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3925753B2 (ja) * 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
JPH11177138A (ja) 1997-12-11 1999-07-02 Stanley Electric Co Ltd 面実装型装置およびこれを用いた発光装置または受光装置
US6091085A (en) 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JPH11238687A (ja) 1998-02-20 1999-08-31 Ricoh Co Ltd 半導体基板および半導体発光素子
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JP4083866B2 (ja) * 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JP4127426B2 (ja) 1998-05-29 2008-07-30 シチズン電子株式会社 チップ型半導体のパッケージ構造および製造方法
JP3196833B2 (ja) 1998-06-23 2001-08-06 日本電気株式会社 Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
TW418549B (en) * 1998-06-26 2001-01-11 Sharp Kk Crystal growth method for nitride semiconductor, nitride semiconductor light emitting device, and method for producing the same
JP2000068593A (ja) 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2000150391A (ja) * 1998-11-11 2000-05-30 Shiro Sakai 集束イオンビームのマスク加工による結晶の選択成長法
JP3796060B2 (ja) 1998-12-15 2006-07-12 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP2000223417A (ja) 1999-01-28 2000-08-11 Sony Corp 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP4573374B2 (ja) 1999-05-21 2010-11-04 シャープ株式会社 半導体発光装置の製造方法
JP4449113B2 (ja) 1999-09-10 2010-04-14 ソニー株式会社 ２次元表示装置
JP2001217503A (ja) 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd ＧａＮ系半導体発光素子およびその製造方法
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP2002185660A (ja) 2000-12-11 2002-06-28 Canon Inc 画像通信装置

Also Published As

Publication number Publication date
US7501663B2 (en) 2009-03-10
EP1311002A4 (en) 2009-03-11
US20020117677A1 (en) 2002-08-29
US20050167675A1 (en) 2005-08-04
US20050167677A1 (en) 2005-08-04
CN1269230C (zh) 2006-08-09
US7129515B2 (en) 2006-10-31
US7129514B2 (en) 2006-10-31
US20070085087A1 (en) 2007-04-19
US7129107B2 (en) 2006-10-31
US20050167678A1 (en) 2005-08-04
US7122825B2 (en) 2006-10-17
US20050145859A1 (en) 2005-07-07
AU2001272739A1 (en) 2002-01-30
JP2002100805A (ja) 2002-04-05
US20050179025A1 (en) 2005-08-18
US6924500B2 (en) 2005-08-02
EP1311002A1 (en) 2003-05-14
US20070077674A1 (en) 2007-04-05
US7221001B2 (en) 2007-05-22
US20050170538A1 (en) 2005-08-04
CN1447990A (zh) 2003-10-08
KR20030017636A (ko) 2003-03-03
US7122394B2 (en) 2006-10-17
KR100897490B1 (ko) 2009-05-15
US20050167676A1 (en) 2005-08-04
WO2002007231A1 (en) 2002-01-24
US7122826B2 (en) 2006-10-17

Similar Documents

Publication Publication Date Title
JP3882539B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
JP3906654B2 (ja) 半導体発光素子及び半導体発光装置
JP3815335B2 (ja) 半導体発光素子及びその製造方法
JP4595198B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP3899936B2 (ja) 半導体発光素子及びその製造方法
JP3912117B2 (ja) 結晶成長方法、半導体発光素子及びその製造方法
US20030168666A1 (en) Semiconductor light emitting device, semiconductor laser device, and light emitting apparatus using the same
JP4345776B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
JP2002261327A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2002270893A (ja) 半導体発光素子、表示装置、半導体発光素子の製造方法及び半導体レーザーの製造方法
JP2003031844A (ja) 半導体発光素子の製造方法
JP4106906B2 (ja) 半導体レーザー素子及び半導体レーザー素子の製造方法
JP3985488B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP3948236B2 (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050513

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061106

R151 Written notification of patent or utility model registration

Ref document number: 3882539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees