JP4127426B2 - チップ型半導体のパッケージ構造および製造方法 - Google Patents
チップ型半導体のパッケージ構造および製造方法 Download PDFInfo
- Publication number
- JP4127426B2 JP4127426B2 JP16435498A JP16435498A JP4127426B2 JP 4127426 B2 JP4127426 B2 JP 4127426B2 JP 16435498 A JP16435498 A JP 16435498A JP 16435498 A JP16435498 A JP 16435498A JP 4127426 B2 JP4127426 B2 JP 4127426B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- electrode
- led chip
- substrate
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Electrodes Of Semiconductors (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、例えば、発光ダイオード（以下、ＬＥＤという）等のチップ型半導体を回路基板上の配線と電気的に接続するのに適した、チップ型半導体のパッケージ構造に係るものであり、特にプリント回路基板への実装に好適な表面実装型のチップ型半導体のパッケージ構造に関するものである。
【０００２】
【従来の技術】
従来、表面実装型のチップ型半導体のパッケージ構造の例としては、図２５に示す構造のものが知られており、例えば回路基板１０１の上面にワイヤーボンド用電極パターン１０１ａとダイボンド用電極パターン１０１ｂとが設けられると共に、両端部には側面から底面に至る側面電極パターン１０１ｃが設けられ、一方の側面電極パターン１０１ｃはワイヤーボンド用電極パターン１０１ａに接続され、他方の側面電極パターン１０１ｃはダイボンド用電極パターン１０１ｂに接続されている。そして、前記回路基板１０１の前記ダイボンド用電極パターン１０１ｂにはＬＥＤチップ１０２が導電性接着材などでダイボンドされ、更に金ワイヤー１０３でワイヤーボンド用電極パターン１０１ａとの配線が行われた後に、エポキシ樹脂などによる透明樹脂の充填により、前記ＬＥＤチップ１０２と金ワイヤー１０３とを被覆する樹脂封止部１０４を設けることで、表面実装型のチップＬＥＤのパッケージ構造１００が完成される。
【０００３】
しかしながら、前記の従来のパッケージ構造１００においては、回路基板１０１上で金ワイヤー１０３による配線を行う必要があり、この金ワイヤー１０３は断線防止のために適切なゆるみをもって引き回すことが必要となり、そのための引き回し寸法などを考慮すると、前記カバー１０４の小型化に限界を生じ、結果として、パッケージ構造１００の小型化が困難となる。また、前記パッケジ基板１０１には両端部の側面にも端子部１０１ｃが必要とされ、通常、このような絶縁性の部分に導電性の皮膜を形成するには無電解メッキなどで別途に加工を行わなければならない。更に、金ワイヤー１０３による配線が行われることで、少なくともワイヤーボンド用電極パターン１０１ａには金メッキを施す必要を生じ、このパッケージ構造がコストアップするという問題を生じていた。
【０００４】
このような欠点を改善したパッケージの構造およびその製造方法が特開平９ー４５９６４号公報に記載されている。図２６はその製造方法を示す断面図であり、図２６（ａ）に示すように、一方の電極板１１１の一方の面にはペースト状半田とした導電性接合材１１３が間隔を所定のピッチＰとする縦横列にドット状に印刷手段などにより塗布されていて、複数のＬＥＤチップ１１４の各々が一方の極、例えばＮ層側で接するように前記各接合材１１３上に載置される。また、他方の電極板１１２の一方の面にもペースト状半田とした導電性の接合材１１３が同一のピッチｐにより縦横列に塗布されていて、一方の電極板１１１の接合材１１３上へのＬＥＤチップ１１４の載置が終了した時点で、他方の電極板１１２の接合材１１３の位置にＬＥＤチップ１１４の他方の極、例えばＰ層側を重ねるように載置され、これによりＬＥＤチップ１１４は電極板１１１と電極板１１２とで挟持される。
【０００５】
上記の状態を保ち、リフロー炉と称されている加熱炉を通過させ、前記接合材１１３を溶融させ、ＬＥＤチップ１１４のそれぞれの電極を電極板に接合し、図２６（ｂ）に示すように、電極板１１１と電極板１１２とＬＥＤチップ１１４とを一体化する。
【０００６】
次に、図２６（ｃ）に示すように前記の電極板１１１と電極板１１２との間にエポキシ樹脂などの透明樹脂１１５を注入し、硬化させる。このとき前記ＬＥＤチップ１１４の露出している４面のすべては前記透明樹脂１１５により覆われる。続いて、薄刃のダイヤモンドホイールカッターなどで前記ＬＥＤチップ１１４間の間隔である所定のピッチＰを二等分するように切断することによりチップＬＥＤのパッケージ１１０が得られる。図２７はパッケージ１１０をプリント回路基板１２０に取り付けた状態を示す断面図であり、このプリント回路基板１２０上に所定間隔で一対の電極パターン１２１を設け、ペースト状の半田よりなる接合材１１３を塗布しておき、該電極パターン１２１上に前記電極板１１１、１１２が位置するように前記パッケージ１１０を載置し、リフロー炉で加熱して半田１１３を溶融し、前記一対の電極パターン１２１と電極板１１１、１１２をそれぞれ溶着し、パッケージ１１０のプリント回路基板１２０への表面実装がなされる。
【０００７】
【発明が解決しようとする課題】
このような改良されたパッケージ構造のものによれば、図２５に示したパッケージ構造のものに比較し、金ワイヤーを用いない構造となるため、小型化ができ、又金ワイヤーのボンデングのための金メッキが不要となるため、材料費の低減ができる。更には製造工程においてより多くの多数個取りができるので、製造コスト全体としてコストの低減ができる。しかし、かかる改良されたパッケージ構造のものは以下に述べる欠点を有する。
【０００８】
その欠点の第１のものにつき説明するならば、図２７に示すように、パッケーージ１１０のプリント回路基板１２０への表面実装において前記接合材１１３を溶融させる際の加熱により、パッケージ１１０における透明樹脂１１５部と電極板１１１、１１２は共に膨張するが、透明樹脂１１５と電極板１１１、１１２とでは線膨張係数（または熱膨率）がかなり異なるので、透明樹脂１１５部と電極板１１１、１１２の境界面に大きな剥離の応力（熱応力）が発生し、剥離が生じ、これにより透明樹脂１１５部と一体となっているＬＥＤチップ１１４（図２６（ｂ）、（ｃ）を参照）から電極板１１１または電極板１１２が剥がれ、断線によりＬＥＤチップ１１４は点灯不能となる場合が少なくない。
【０００９】
その欠点の第２のものにつき説明するならば、図２６（ａ）に示すように、一方の電極板１１１の接合材１１３上へのＬＥＤチップ１１４の載置が終了した時点で、他方の電極板１１２の接合材１１３の位置にＬＥＤチップ１１４の他方の電極を重ねるように載置し、これによりＬＥＤチップ１１４は電極板１１１と電極板１１２とで挟持される。この状態で、リフロー炉の加熱により、前記接合材１１３を溶融させ、ＬＥＤチップ１１４のそれぞれの電極を、図２６（ｂ）に示すように、電極板１１１と電極板１１２とに接合するが、この際に接合材１１３として用いるＡｇペースト等のはみ出しにより、一方の電極板１１１と他方の電極板１１２とがＬＥＤチップ１１４の近傍においてショートする場合がある。これは、ＬＥＤチップのサイズは一般的にかなり小さいにも拘らず、電極板１１１、１１２の隙間はかなり狭いので、電極板１１１、１１２に塗布した接合材１１３同士がはみだして接触し易いからである。この場合、図２６（ｃ）に示すように透明樹脂１１５を充填した後、切断により、パッケージ１１０を切り出したとき、パッケージ１１０において電極板１１１と１１２とがショートしているのでパッケージ１１０内のＬＥＤチップ１１４は点灯不能または点灯不良となる。
【００１０】
その欠点の第３のものにつき説明するならば、上記に述べたように図２６（ｂ）で電極板１１１と電極板１１２とを接合する際に、接合材１１３として用いるＡｇペースト等のはみ出しにより、ＬＥＤチップ１１４の近傍において前記のショートには至らないまでも、ＬＥＤチップ１１４の側面の一部または大部分に接合材１１３が、付着又は近接した状態となることがある。この場合、図２６（ｃ）に示すように透明樹脂１１５を充填した後、切断により、パッケージ１１０を切り出し、プリント基板等に実装してＬＥＤチップ１１４を発光させた際、前記のはみだした接合材１１３により、その発光が遮られ、パッケージ１１０の発光強度が低下してしまう。
【００１１】
本発明は、従来のチップ型半導体のパッケージ構造における上記の第１、第２、および第３の欠点の一部またはすべてを除去、改善することを解決すべき課題とするものである。そして本発明はかかる課題を解決し、小型で、表面実装に適し、表面実装の際の剥離、断線がなく、発光性能および信頼性に優れ、且つ製造時の歩溜まりも高いチップ型半導体のパッケージ構造を提供すること、およびかかる構造のパッケージを生産性よく製造する方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記の課題を解決するためにその第１の手段として本発明は、 ＬＥＤチップのＰ層側とＮ層側の両端面にそれぞれ別個の電極が接合され、前記ＬＥＤチップの露出面が樹脂で覆われ、前記電極の外面の少なくとも一部は前記樹脂から露出するように構成されるＬＥＤチップのパッケージ構造において、前記電極は十字形をなし、その十字の交差部の面積はＬＥＤチップの前記端面の面積よりも小さく、十字の縦部分と横部分の間から素子が見える構造であり、その十字の電極部はＬＥＤチップの前記端面に接合されていることを特徴とするＬＥＤチップのパッケージ構造。
【００１３】
上記の課題を解決するためにその第２の手段として本発明は、前記第１の手段において、
前記電極の一方には、前記ＬＥＤチップのジャンクション側の端面に接続するための突起が設けられていることを特徴とする
【００１４】
上記の課題を解決するためにその第３の手段として本発明は、前記第１の手段において、前記電極の十字を構成する縦部分および横部分の長さはそれぞれ前記ＬＥＤチップの対向面の縦幅および横幅よりも大であることを特徴とする。
【００１５】
上記の課題を解決するためにその第４の手段として本発明は、前記第１の手段乃至第３の手段のいずれかにおいて、前記パッケージは前記ＬＥＤチップの両端面にそれぞれに対応する一対のパッケージ外面を有し、該パッケージ外面は段差のない平面であり、該平面に前記電極の外面が前記樹脂より露出していることを特徴とする。
【００１６】
上記の課題を解決するためにその第５の手段として本発明は、前記第１の手段乃至第３の手段のいずれかにおいて、前記パッケージは前記ＬＥＤチップの両端面にそれぞれ対応する一対のパッケージ外面を有し、該パッケージ外面は段差部を有する面であり、該段差部に前記電極の外面の一部が前記樹脂より露出していることを特徴とする。
【００１７】
上記の課題を解決するためにその第６の手段として本発明は、前記第１の手段乃至第５の手段のいずれかにおいて、前記樹脂は透明樹脂であることを特徴とする。
【００１９】
上記の課題を解決するためにその第７の手段として本発明は、複数の十字形を有する導電材よりなる一方の基板上に複数のＬＥＤチップを配列して導電接合材により接合する工程、前記接合された複数のＬＥＤチップ上に複数の十字形を有する導電材よりなる他方の基板を導電接合材により接合する工程、前記複数のＬＥＤチップの露出面および前記一方の基板および他方の基板の外面以外の部分を被覆するように樹脂を充填する工程、樹脂が充填された後に前記ＬＥＤチップを避けて囲むように前記上下の基板と前記樹脂を共に複数の切断面において切断し、個々のＬＥＤチップに対応するＬＥＤチップのパッケージに分離する工程とを有する製造方法によりＬＥＤチップのパッケージを製造することを特徴とする。
【００２０】
上記の課題を解決するためにその第８の手段として本発明は、前記第７の手段において、
前記一方の基板の下面、他方の基板上面に耐熱シートを貼着し、前記一方の基板と他方基板の側面に一部を残して耐熱テープを貼着して、充填空間を形成した状態で樹脂を充填し、充填後に前記耐熱シートおよび耐熱テープを剥離する製造方法によりＬＥＤチップのパッケージを製造することを特徴とする。
【００２１】
上記の課題を解決するためにその第９の手段として本発明は、複数の十字形を有する導電材よりなる一方の基板上に複数のＬＥＤチップを配列して導電接合材により接合する工程、前記接合された複数のＬＥＤチップ上に複数の十字形を有する導電材よりなる他方の基板を導電接合材により接合する工程、前記複数のＬＥＤチップの露出面および前記一方の基板および他方の基板の外面も含めた露出面を被覆するように成型型を用いて樹脂を充填する工程、樹脂充填後、幅の広いハーフダイシングにより、上下面から前記一方の基板および他方の基板にそれぞれ達する溝を形成する工程、前記ハーフダイシングによる溝に金属メッキをする工程、前記金属メッキ７をされた溝の略中央部で前記ハーフダイシングよりも幅の狭いダイシングを行うことにより、個々のＬＥＤチップに対応するＬＥＤチップのパッケージに分離する工程とを有する製造方法によりＬＥＤチップのパッケージを製造することを特徴とする。
【００２２】
【発明の実施の形態】
以下に、図面に基づいて本発明の実施の形態を一実施例について説明する。図１は本実施例に係るチップ型半導体のパッケージ１の構造を示す図であり（ａ）は斜視図、（ｂ）は断面図である。図１において１０はＰ層とＮ層が接合してなる半導体チップであり、例えばＬＥＤチップである。１１、１２は銅、金等の金属よりなる電極板であり、それぞれ前記半導体チップ１０のＰ層側およびＮ層側の端面のいずれか一方である端面１０ａ、１０ｂにそれぞれＡｇペースト、ＡＣＦ（異方導電フィルム）等の導電性の接合材１３により接合されている。１５は前記半導体チップ１０を封止するための樹脂である。図１に示すように、前記電極板１１および１２は断面が十字型の形状を有し、その十字の交差部の面積は前記半導体チップ１０の端面１０ａおよび１０ｂの面積よりも小である。本例においては十字の交差部が前記端面１０ａおよび１０ｂのそれぞれの略中央部に位置し、十字の縦部および横部がそれぞれ、前記端面１０ａおよび１０ｂのそれぞれの縦の辺および横の辺に略平行となる位置関係において前記電極板１１、１２が半導体チップ１０の前記端面１０ａ、１０ｂに取り付けられている。
【００２３】
前記半導体チップ１０および電極板１１、電極板１２の露出面は電極１１の外表面１１ａ、外端面１１ｂならびに電極１２の外表面１２ａ、外端面１２ｂを残して前記樹脂１５により被覆されている。半導体チップ１０およびそのパッケージ構造１の外形は略直方体（または立方体）の形状をなしている。パッケージ１の縦寸法および横寸法はそれぞれ半導体チップ１０の縦寸法および横寸法よりも大であり、且つそれぞれ電極１１、１２の十字の縦部および横部の長さに等しい。
【００２４】
図２は図１に示したチップ型半導体のパッケージ１の変形例の構造を示す断面図である。図２に示すように、本例のパッケージにおいては、半導体チップ１０の一方の端面１０ｂが、ジャンクション１０ｊ側の端面となっており、ジャンクション側の端面１０ｂの接合される電極板１２はその中央部の十字の交差部に突起部１２ｄを有している。そして、この突起部１２ｄの先端部において、前記接合材１３により端面１０ｂとの接合がなされている。他の点に関しては図１に示したチップ型半導体のパッケージ１の構造と同様である。
【００２５】
図１または図２に示したチップ型半導体のパッケージ１の構造によれば、電極板１１、１２と半導体チップ１０との接合面積が十字形の範囲に限定されるので、後述する接合工程の際の接合材１３のはみ出し量は、図２６に示した従来例のように半導体チップの端面全体が接合面となる場合に比べ、大幅に減少する。従って接合の際、各半導体チップ１０の両側の端面からはみだした前記Ａｇペースト又はＡＣＦよりなる導電性の接合材１３が互いに接続してショートするという現象はほぼ完全に阻止される。
【００２６】
更に、上記の理由により、各半導体チップ１０としてＬＥＤチップを用いた場合、従来のように両側の端面からはみだした前記Ａｇペースト又はＡＣＦよりなる導電性の接合材１３がショートには至らないまでもＬＥＤチップの側面からの発光を遮り、パッケージ１の発光強度が低下するような現象を実質的に起こさないようにすることができる。特に、図２に示すパッケージ１の構造においては、半導体チップ１０のジャンクション１０ｊ側の端面１０ｂと電極板１２との接合は電極板１２の断面積の小さな突起部１２ｄにおいて接合材１３で接合されているので、接合面積および接合材１３のはみ出しは顕著に小さく抑えられ、ジャンクション１０ｊの近傍の側面および端面１０ｂからの発光が阻止されにくく、パッケージ１としての発光強度を顕著に高める効果が得られる。
【００２７】
図３は図１に示したチップ型半導体のパッケージ１がプリント回路基板に表面実装された状態を示す断面図である。２０はプリント回路基板であり、回路基板２１とこの回路基板２１上に所定間隔で設けられた銅、金等よりなる一対の電極パターン２２を有している。ぺースト状の半田よりなる接合材２３を塗布しておき、該電極パターン２２上に前記電極板１１、１２が位置するように前記パッケージ１を載置し、リフロー炉で例えば２２０゜Ｃ〜２４０゜Ｃに加熱して前記半田よりなる接合材２３を溶融し、前記一対の電極パターン２２と電極板１１、１２をそれぞれ溶着し、パッケージ１のプリント回路基板２０への表面実装がなされる。このとき、電極板１１、１２の熱膨張係数（電極板が銅の場合１．６２×１０−５／ｋ）と封止の樹脂１５の熱膨張係数（透明エポキシ樹脂の場合４〜６×１０−５／゜Ｃ）の差により、電極板１１、１２と樹脂１５の界面に互いに引き離そうとする熱応力が発生する。
【００２８】
しかしこの熱応力自体は、電極板１１、１２の図１（ａ）に示す十字を除く四隅の半導体チップ１０を直に樹脂封止する１５ｄの存在により緩和される。更に、その樹脂１５ｄは電極板１１、１２の十字の側面に密着して入り組んでいるので熱応力による電極板１１、１２と樹脂１５の相対的な移動を効果的に阻止している。従って本実施例においては、従来問題とされていたチップ型半導体のパッケージ構造をプリント回路基板に表面実装する際の樹脂と電極板の剥がれにより発生するＬＥＤチップ等半導体チップと電極板との剥離およびこれによる点灯不能をほぼ完全に阻止し、表面実装における信頼性の高いチップ型半導体のパッケージ構造を実現することができる。
【００２９】
次に、図１または図２に示した本実施例に係るチップ型半導体のパッケージ１の製造方法につき図面を用いて説明する。図４に示すように、下面に耐熱シート２６を貼着した一方の電極基板３１の上面に半導体チップ１０を実装する。ここで、前記電極基板３１は銅または金等の金属よりなり、マトリクス状に設けられた複数の略正方形又は矩形の逃げ孔１６を有している。電極基板３１の上面又は半導体チップ１０の対応面には予めＡｇペースト又はＡＣＦ（異方導電フィルム）を塗布、貼付して取り付けておく。隣合う４個の前記逃げ孔１６に１個の半導体チップ１０が跨り、前記半導体チップ１０のＰ層側の端面またはＮ層側の端面が前記隣合う４個の前記逃げ孔１６により電極基板３１に形成される十字形の残肉部により保持され、該十字形の中央部（または交差部）に搭載するように半導体チップ１０を電極基板３１に載置し、所定温度に加熱することにより、Ａｇペースト又はＡＣＦよりなる導電性の接合材１３で電極基板３１と半導体チップ１０を接合し、電気的に導通させる。
【００３０】
次に、図５（ａ）に示すようにこのようにして接合された複数の半導体チップ１０の上側の端面に他方の電極基板３２を載置し、同様の方法により接合を行う。他方の電極基板３２の上面には図示しない耐熱シートを貼着してある。ここで、他方の電極基板３２は、図２に示したパッケージ１の製造を行う際には、図５（ｂ）の断面図に示すように他方の電極基板３２として複数の突起部３２ｄを有するものを用い、各突起部３２ｄを各半導体チップ１０のジャンクション側の端面１０ｂに接合材１３により接合する。前記突起部３２ｄは電極基板３２の十字形の残肉部の交差部等にエッチング等により設けられている。なお、半導体チップ１０を電極基板３１および３２に接合するための加熱は、場合により、半導体チップ１０を電極基板３１および３２で挟持した後に同時に行ってもよい。
【００３１】
次に、図６に示すように、一方の電極基板３１と他方の電極基板３２により半導体チップ１０が上下から挟持され、一方の電極基板３１の下面および他方の電極基板３２の上面に耐熱シート２６が貼着されている状態で、一方の電極基板３１と他方の電極基板３２の外側面に一部を残して耐熱テープ１７を貼着して充填空間を形成する。ここで、耐熱テープ１７が貼着されない部分は、樹脂封入口１８となる。なお、図６においては、前記他方の他方の電極基板３２の上面に貼着されている耐熱シート（２６）の図示は省いてある。
【００３２】
次に、図７に示すように、前記樹脂封入口１８より封止用の樹脂１５を注入した後、硬化する。なお、図７においては、図５及び図６と同様に前記他方の他方の電極基板３２の上面に貼着されている耐熱シート（２６）の図示は省いてある。
【００３３】
次に、図８に示すように、樹脂１５が冷却、硬化した後、一方の電極基板３１の下面および他方の電極基板３２の上面に貼着されている耐熱シート２６とこれら電極基板の外側面に貼着されている耐熱テープ１７を剥離する。これにより封止ブロック３０が得られる。
【００３４】
次に、図９に示すように、ダイヤモンドホイール、マルチワイヤーソー等を用いて、図８に示す封止ブロック３０の前記電極基板３１、３２の前記十字形の各交差部（図５（ａ）参照）を囲む、縦横の所定の位置のダイシングラインＬに沿って、樹脂１５および電極基板３１、３２を一体として同時に切断する。これにより、図１または図２に示したパケージ１が個々に分離されて切り出され、本実施例に係るチップ型半導体のパッケージ１の構造が完成する。ここで前記電極基板３１および３２は個々のチップ型半導体のパッケージ１において、それぞれ図１または図２に示す電極板１１、１２となる。
【００３５】
このようにして、上記の製造方法によれば、多数個取りにより生産能率をあげつつ、図１または図２に示し説明した優れたチップ型半導体のパッケージを製造することができる。
【００３６】
以下図面に基づいて本発明の好適な実施の形態を他の一つの実施例について説明する。図１０は本実施例に係るチップ型半導体のパッケージ１の構造を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。図１０において１０はＰ層とＮ層が接合してなる半導体チップであり、例えばＬＥＤチップである。１１、１２は銅、金等の金属よりなる電極板であり、それぞれ前記半導体チップ１０のＰ層側の端面およびＮ層側の端面のいずれか一方及び他方に、Ａｇペースト等の導電性の接合材１３により接合されている。１５は前記半導体チップ１０および電極板１１、１２を封止するための樹脂である。前記電極板１１および１２は断面が十字型の形状を有し、その十字の交差部の面積は前記半導体チップ１０のＰ層およびＮ層側のいずれか一方の端面１０ａおよび他方の端面１０ｂの面積よりも小である。本例においては十字の交差部が前記端面１０ａおよび１０ｂのそれぞれの略中央部に位置し、十字の縦部および横部がそれぞれ、前記端面１０ａおよび１０ｂのそれぞれの縦の辺および横の辺に略平行となる位置関係において、前記電極板１１、１２が半導体チップ１０の前記端面１０ａ、１０ｂに取り付けられている。
【００３７】
前記半導体チップ１０および電極板１１、電極板１２の露出面は電極板１１、電極板１２の一部を除き前記樹脂１５により被覆されて、パッケージ１が構成されている。パッケージ１の外形は全体としては略直方体（または立方体）の形状をなしているが、半導体チップ１０の前記端面１０ａ及び１０ｂにそれぞれ対向するパッケージ１の端面１ａおよび１ｂの周辺部には４辺に沿って、それぞれ段差部１ａｄおよび１ｂｄが設けられている。段差部１ａｄ、１ｂｄは後に詳述するように前記樹脂１５及び電極板１１、１２の一部を削り取ることにより形成されるものであり、形成された際には段差部１ａｄ、１ｂｄの表面には電極１１および１２がそれぞれ、露出しており、その後、銅、金等よりなる電極膜３５、３６がメッキにより段差部１ａｄ、１ｂｄも含め前記のパッケージの端面１ａおよび１ｂの全表面に形成されている。従って、これら電極膜３５、３６はそれぞれ前記電極板１１、電極板１２に接続、導通している。
【００３８】
図１１は図１０に示したチップ型半導体のパッケージ１の変形例の構造を示す断面図である。本例においては、図１１に示すように電極板１２が突起部１２ｄを有し、半導体チップ１０のジャンクション１０ｊ側の端面１０ｂは突起部１２ｂの先端部に接合材１３により接合されている。他の点については図１０に示したチップ型半導体のパッケージ１と同様である。
【００３９】
図１２は図１０または図１１に示したパッケージ１がプリント回路基板に表面実装された状態を示す図であり、（ａ）は側面図、（ｂ）は上面図である。図１２において２０はプリント回路基板であり、回路基板２１とこの回路基板２１上に所定間隔で設けられた銅、金等よりなる一対の電極パターン２２を有している。ぺースト状の半田よりなる接合材２３を塗布しておき、該電極パターン２２上に前記電極膜３５、３６が位置するように前記パッケージ１を載置し、リフロー炉で例えば２２０゜Ｃ〜２４０゜Ｃに加熱して前記半田よりなる接合材２３を溶融し、前記一対の電極パターン２２と電極膜３５、３６をそれぞれ溶着し、パッケージ１のプリント回路基板２０への表面実装がなされる。
【００４０】
このとき、電極膜３５、３６は段差部１ａｄ、１ｂｄによりその長手方向に十分な量の半田を保持しつつ前記電極パターン２２と接合するため、固着力の極めて強い強固な表面実装がなされる。また、本例のパッケージ１は対向する前記端面１ａ、１ｂの４辺すべてに電極膜（３５、３６）を備えた段差部１ａｄ、１ｂｄを有しているので、４個の側面のいずれが下側となった場合でも表面実装をすることができ、自動化等におけるハンドリングが容易となる利点を有する。その他の点に関しては図１０に示したパッケージについては、図１に示したパッケージと同様の効果を得ることができ、図１１に示したパッケージについては、図２に示したパッケージと同様の効果を得ることができる。
【００４１】
次に、図１０または図１１に示した本実施例に係るチップ型半導体のパッケージ１の製造方法につき図面を用いて説明する。図１３に示すように、一方の電極基板３１の上面にＡｇペーストやＡＣＦ（異方導電フィルム）を接合材１３として半導体チップ１０を実装する。ここで、前記電極基板３１は銅または金等の金属よりなり、マトリクス状に設けられた複数の略正方形又は矩形の逃げ孔１６を有している。電極基板３１の上面又は半導体チップ１０の対応面には予めＡｇペースト又はＡＣＦを塗布等により取り付けておく。隣合う４個の前記逃げ孔１６に１個の半導体チップ１０が跨り、前記半導体チップ１０のＰ層側の端面またはＮ層側の端面が前記隣合う４個の前記逃げ孔１６により電極基板３１に形成される十字形の残肉部により保持されるよう、該十字形の中央部（または交差部）に対応して複数の半導体チップ１０を電極基板３１に載置し、所定温度で加熱することにより、Ａｇペースト又はＡＣＦよりなる導電性の接合材１３で電極基板３１と半導体チップ１０を接合し、電気的に導通させる。
【００４２】
次に、図１４（ａ）に示すように、このようにして接合された複数の半導体チップ１０の上側の端面に他方の電極基板３２を載置し、同様の方法により実装を行う。ここで、他方の電極基板３２は前記一方の電極基板３１と同一の材料よりなり、同様の形状をなしている。そして、その十字形の残肉部の中央部（または交差部）が前記複数の半導体チップ１０の上側の端面に対応する位置となるように他方の電極基板３２を載置し、同様の方法により接合材１３で電極基板３２と半導体チップ１０を接合し、電気的に導通させる。なお、場合によっては、半導体チップ１０を電極基板３１に載置した後、半導体チップ１０上に電極基板３２を載置して半導体チップ１０を挟み、その後加熱を行い上下の電極についての接合を同時に行うようにしてもよい。
【００４３】
ここで、図１１に示したパッケージ１の製造を行う際には、図１４（ｂ）の断面図に示すように他方の電極基板３２として複数の突起部３２ｄを有するものを用い、各突起部３２ｄを各半導体チップ１０のジャンクション側の端面１０ｂに接合材１３により接合する。前記突起部３２ｄは電極基板３２の十字形の残肉部の交差部にエッチング等により設けられている。
【００４４】
次に、図１５に示すように半導体チップ１０が電極基板により上下より接合、挟持された結合体を、これよりも若干大きな収納空間を有する金型、樹脂型等の型３７に入れる。型３７の収納空間は前記結合体を収納して、なお４つの側面に若干の隙間を有し、前記結合体は型３７の収納空間の底面にから若干離れた位置に図示しないスペーサ等により保持される。なお、型３７の図示しない底板には、必要に応じて図示しない押し棒を設けることもできる。
【００４５】
次に、図１６に示すように、型３７内に溶融した樹脂１５を注入した後キュアーする。これにより、前記半導体チップ１０および電極基板３１、３２を樹脂１５が被覆し封止した状態となる。
【００４６】
次に、図１７に示すように前記の封止樹脂１５の封止ブロック３０を型３７から外す。この際、必要に応じて前記押し棒を用いて封止ブロック３０を型３７から外部に取り出すこともできる。
【００４７】
次に、図１８はハーフダイシングの工程を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。図１４（ａ）に示すように電極基板３１および３２に設けてある前記マトリクス状に配列した全ての逃げ孔１６のそれぞれの略中央を通る縦横の複数の切断線に沿って前記封止ブロック３０の上面および下面からそれぞれ前記電極基板３２および電極基板３１に達する比較的幅広の複数の長溝Ｌ１
、Ｌ２を、比較的幅広のダイシングブレードを用い、ハーフダイシングにより形成する。長溝Ｌ１、Ｌ２の内面にはそれぞれ前記封止樹脂１５の切断面と前記電極基板３２および電極基板３１の切断面が露出している。
【００４８】
次に、図１９は電極膜形成の工程を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。図１９に示すように、ハーフダイシングにより形成された長溝Ｌ１、Ｌ２の内面を含む封止ブロック３０の上下の表面にそれぞれ銅、金等の電極膜３６、３５を鍍金により形成する。これにより、前記電極基板３２および電極基板３１はそれぞれ電極膜３６、３５に接続し、導通する。
【００４９】
次に、図２０は完成品を切り出す切断工程を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。図２０に示すように、ハーフダイシングのブレードよりもブレード幅の狭いダイシングブレードをもちいて、電極基板３１および３２に設けてある前記マトリクス状に配列した全ての逃げ孔１６（図１４（ａ）に示す。）のそれぞれの略中央を通り、縦横に前記長溝Ｌ１、Ｌ２よりも幅の狭い複数の分離溝Ｌ３を形成することにより、個々の完成品のパッケージ１を切り出す。このとき、図２０（ｂ）に示すように、溝幅の広い長溝Ｌ１、Ｌ２の略中央部において、完全に切断する分離溝Ｌ３が形成され、これにより、図１０または図１１に示した段差部１ａｄ、１ｂｄが形成され、段差部１ａｄ、１ｂｄを含め端面１ａ、１ｂの表面は、それぞれ電極基板３２および電極基板３１にそれぞれ導通する電極膜３５、３６により被覆された状態となる。このようにして、図１０または図１１に示した本実施例に係るチップ型半導体のパッケージ１が完成する。
【００５０】
以下図面に基づいて図１０または図１１に示したチップ型半導体のパッケージの変形例について説明する。図２１は本実施例に係るチップ型半導体のパッケージ１の構造を示す斜視図である。図２１に示すように本例のパッケージ１の構造は、パッケージ１の対向面１ａ、１ｂにはそれぞれ上辺のみに段差部１ａｃ、１ｂｃが設けられ、これらの段差部１ａｃ、１ｂｃのみにそれぞれ、電極膜３５、３６が取り付けられている。その他の構造については図１０または図１１に示したチップ型半導体のパッケージと同様である。
【００５１】
図２１に示す本実施例のパッケージ１をプリント回路基板に実装する際には段差部１ａｃ、１ｂｃを下にした姿勢で、図１２に示した表面実装と同様の方法により実装することができる。
【００５２】
次に、図２１に示した本実施例に係るチップ型半導体のパッケージ１の製造方法につき図面を用いて説明する。半導体チップ１０を電極基板３１、３２により上下より接合、挟持した後に型３７に入れ、型３７に樹脂１５を注入し、キュアーした後、樹脂１５の封止ブロック３０を型３７から取り外す迄の工程は、本例においても同様で、すでに、図１３〜１７図に示し、説明した通りである。
【００５３】
本例においては、その次に、以下に説明するハーフダイシングをおこなう。図２２は本例におけるハーフダイシングの工程を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。図１４（ａ）に示すような電極基板３１および３２に設けてある前記逃げ孔１６の略中央を一列おきに横切り、逃げ孔１６のマトリクスの一方の配列ラインに平行な切断線に沿って封止ブロック３０の上面および下面からそれぞれ前記電極基板３２および電極基板３１に達する比較的幅広の複数の長溝Ｌ４、Ｌ５を、比較的幅広のダイシングブレードを用い、ハーフダイシングにより形成する。長溝Ｌ４、Ｌ５の内面にはそれぞれ前記封止樹脂１５の切断面と前記電極基板３２および電極基板３１の切断面が露出している。
【００５４】
次に、図２３は電極膜形成の工程を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。図２３に示すように、ハーフダイシングにより形成された長溝Ｌ４、Ｌ５の内面のみを鍍金し銅、金等の電極膜（３６、３５）を形成する。これにより、前記電極基板３２および電極基板３１はそれぞれ電極膜３６、３５に接続し、導通する。
【００５５】
次に、図２４は完成品を切り出す切断工程を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。図２４に示すように、ハーフダイシングのブレードよりもブレード幅の狭いダイシングブレードをもちいて、電極基板３１および３２に設けてある前記マトリクス状に配列した全ての逃げ孔１６（図１４（ａ）参照）のそれぞれの略中央を通り、縦横に前記長溝Ｌ４、Ｌ５よりも幅の狭い複数の分離溝Ｌ６を形成することにより、個々の完成品のパッケージ１を切り出す。このとき、図２４（ｂ）に示すように、溝幅の広い長溝Ｌ４、Ｌ５の略中央部において、完全に切断する分離溝Ｌ６が形成され、これにより、図２１に示した段差部１ａｃ、１ｂｃが形成され、段差部１ａｃ、１ｂｃの表面は、それぞれ電極基板３２および電極基板３１にそれぞれ導通する電極膜３５、３６により被覆された状態となる。このようにして、図２１に示した本例に係るチップ型半導体のパッケージ１が完成する。
【００５６】
図２１に示した本例に係るチップ型半導体のパッケージ１は、段差部１ａｃ、１ｂｃを下にした一つの姿勢でないと表面実装ができないので、図１０または図１１に示したチップ型半導体のパッケージ１に比較すれば、自動化等におけるハンドリングの点では不利となる。しかし、段差部１ａｃ、１ｂｃのみに電極膜を設ければよいので、材料費が低減され、更には、図２２に示したハーフダイシングの工程においては、図１８に示したハーフダイシングの工程に比しダイシングの工数が略１／４に低減するので、その分だけ、パッケージ１の製造コストは低減し有利となる。なお、その他の点に関しては、図１０または図１１に示したチップ型半導体のパッケージと同様の効果を得ることができる。
【００５７】
以上に説明したチップ型半導体のパッケージ構造の実施例においては半導体チップ１０の対向する端面に接合される電極板として断面が十字型のものにについて説明してきたが、本発明はこれに限らず、半導体チップ１０の端面に対する前記電極板の接合面がその端面を完全にはカバーせず、その端面の一部が露出している状態で接合が行われるような形状の電極板を用いたパッケージ構造のものにおいても、上記の実施例のものと同等または類似の効果を有するものである。
【００５８】
【発明の効果】
以上に述べたように本発明によれば、小型で、表面実装に適し、表面実装の際の剥離、断線がなく、発光性能および信頼性に優れ、且つ製造時の歩溜まりも高い構造のチップ型半導体のパッケージを提供すること、および、かかる構造のパッケージを生産性よく製造する方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の一つであるチップ型半導体のパッケージの構造を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。
【図２】図１に示すチップ型半導体のパッケージの構造の変形例を示す断面図である。
【図３】図１に示すチップ型半導体のパッケージの表面実装の方法を示す断面図である。
【図４】図１または図２に示すチップ型半導体のパッケージの製造方法において、耐熱シートを貼着した一方の電極基板に半導体チップを実装する工程を示す斜視図である。
【図５】図１または図２に示すチップ型半導体のパッケージの製造方法において、一方の電極基板に実装された半導体チップの上面に耐熱シートを貼着した他方の電極基板を接合する工程を示す斜視図である。
【図６】図１または図２に示すチップ型半導体のパッケージの製造方法において、一方および他方の電極基板間に耐熱テープを貼着し、充填空間を形成する工程を示す斜視図である。
【図７】図１または図２に示すチップ型半導体のパッケージの製造方法において、形成された充填空間に封止樹脂を注入、硬化する工程を示す斜視図である。
【図８】図１または図２に示すチップ型半導体のパッケージの製造方法において、硬化した封止樹脂のブロックから耐熱シートおよび耐熱テープを剥離する工程を示す斜視図である。
【図９】図１または図２に示すチップ型半導体のパッケージの製造方法において、封止樹脂のブロックから個々のチップ型半導体のパッケージを切り出す工程を示す斜視図である。
【図１０】本発明の実施の形態の一つであるチップ型半導体のパッケージの構造を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。
【図１１】図１０に示すチップ型半導体のパッケージの構造の変形例を示す断面図である。
【図１２】図１０または図１１に示すチップ型半導体のパッケージの表面実装の方法を示す図であり、（ａ）は側面図、（ｂ）は上面図である。
【図１３】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、一方の電極基板に半導体チップを実装する工程を示す斜視図である。
【図１４】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、一方の電極基板に実装された半導体チップの上面に他方の電極基板を接合する工程を示す斜視図である。
【図１５】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、半導体チップが電極基板により挟持されてなる結合体を型の内部に収納する工程を示す斜視図である。
【図１６】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、半導体チップが電極基板により挟持されてなる結合体を収納した型の内部に樹脂を注入、硬化する工程を示す斜視図である。
【図１７】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、樹脂により封止された封止ブロックを型から外した状態を示す斜視図である。
【図１８】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、封止ブロックをハーフダイシングする工程を示す斜視図である。
【図１９】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、ハーフダイシングされた封止ブロックに電極膜を形成する工程を示す斜視図である。
【図２０】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、ハーフダイシングされ、電極膜を形成された封止ブロックから個々のチップ型半導体のパッケージを切り出す工程を示す斜視図である。
【図２１】本発明の実施の形態の一つであるチップ型半導体のパッケージの構造を示す斜視図である。
【図２２】図２１に示すチップ型半導体のパッケージの製造方法をにおいて、封止ブロックをハーフダイシングする工程を示す斜視図である。
【図２３】図２１に示すチップ型半導体のパッケージの製造方法をにおいて、ハーフダイシングされた封止ブロックに電極膜を形成する工程を示す斜視図である。
【図２４】図２１に示すチップ型半導体のパッケージの製造方法をにおいて、ハーフダイシングされ、電極膜を形成された封止ブロックから個々のチップ型半導体のパッケージを切り出す工程を示す斜視図である。
【図２５】従来のチップ型半導体のパッケージの構造を示す断面図である。
【図２６】従来のチップ型半導体のパッケージの製造方法を示す斜視図である。
【図２７】図２６に示す製造方法により製造された従来のチップ型半導体のパッケージの表面実装の方法を示す断面図である。
【符号の説明】
１ パッケージ
１ａ、１ｂ、１０ａ、１０ｂ 端面
１ａｄ、１ｂｄ 段差部
１０ 半導体チップ
１０ｊ ジャンクション
１１、１２ 電極板
１２ｄ 突起部
１３ 接合材
１５ 樹脂
１６ 逃げ孔
１７ 耐熱テープ
２６ 耐熱シート
３１、３２ 電極基板
３５、３６ 電極膜
３７ 型
【発明の属する技術分野】
この発明は、例えば、発光ダイオード（以下、ＬＥＤという）等のチップ型半導体を回路基板上の配線と電気的に接続するのに適した、チップ型半導体のパッケージ構造に係るものであり、特にプリント回路基板への実装に好適な表面実装型のチップ型半導体のパッケージ構造に関するものである。
【０００２】
【従来の技術】
従来、表面実装型のチップ型半導体のパッケージ構造の例としては、図２５に示す構造のものが知られており、例えば回路基板１０１の上面にワイヤーボンド用電極パターン１０１ａとダイボンド用電極パターン１０１ｂとが設けられると共に、両端部には側面から底面に至る側面電極パターン１０１ｃが設けられ、一方の側面電極パターン１０１ｃはワイヤーボンド用電極パターン１０１ａに接続され、他方の側面電極パターン１０１ｃはダイボンド用電極パターン１０１ｂに接続されている。そして、前記回路基板１０１の前記ダイボンド用電極パターン１０１ｂにはＬＥＤチップ１０２が導電性接着材などでダイボンドされ、更に金ワイヤー１０３でワイヤーボンド用電極パターン１０１ａとの配線が行われた後に、エポキシ樹脂などによる透明樹脂の充填により、前記ＬＥＤチップ１０２と金ワイヤー１０３とを被覆する樹脂封止部１０４を設けることで、表面実装型のチップＬＥＤのパッケージ構造１００が完成される。
【０００３】
しかしながら、前記の従来のパッケージ構造１００においては、回路基板１０１上で金ワイヤー１０３による配線を行う必要があり、この金ワイヤー１０３は断線防止のために適切なゆるみをもって引き回すことが必要となり、そのための引き回し寸法などを考慮すると、前記カバー１０４の小型化に限界を生じ、結果として、パッケージ構造１００の小型化が困難となる。また、前記パッケジ基板１０１には両端部の側面にも端子部１０１ｃが必要とされ、通常、このような絶縁性の部分に導電性の皮膜を形成するには無電解メッキなどで別途に加工を行わなければならない。更に、金ワイヤー１０３による配線が行われることで、少なくともワイヤーボンド用電極パターン１０１ａには金メッキを施す必要を生じ、このパッケージ構造がコストアップするという問題を生じていた。
【０００４】
このような欠点を改善したパッケージの構造およびその製造方法が特開平９ー４５９６４号公報に記載されている。図２６はその製造方法を示す断面図であり、図２６（ａ）に示すように、一方の電極板１１１の一方の面にはペースト状半田とした導電性接合材１１３が間隔を所定のピッチＰとする縦横列にドット状に印刷手段などにより塗布されていて、複数のＬＥＤチップ１１４の各々が一方の極、例えばＮ層側で接するように前記各接合材１１３上に載置される。また、他方の電極板１１２の一方の面にもペースト状半田とした導電性の接合材１１３が同一のピッチｐにより縦横列に塗布されていて、一方の電極板１１１の接合材１１３上へのＬＥＤチップ１１４の載置が終了した時点で、他方の電極板１１２の接合材１１３の位置にＬＥＤチップ１１４の他方の極、例えばＰ層側を重ねるように載置され、これによりＬＥＤチップ１１４は電極板１１１と電極板１１２とで挟持される。
【０００５】
上記の状態を保ち、リフロー炉と称されている加熱炉を通過させ、前記接合材１１３を溶融させ、ＬＥＤチップ１１４のそれぞれの電極を電極板に接合し、図２６（ｂ）に示すように、電極板１１１と電極板１１２とＬＥＤチップ１１４とを一体化する。
【０００６】
次に、図２６（ｃ）に示すように前記の電極板１１１と電極板１１２との間にエポキシ樹脂などの透明樹脂１１５を注入し、硬化させる。このとき前記ＬＥＤチップ１１４の露出している４面のすべては前記透明樹脂１１５により覆われる。続いて、薄刃のダイヤモンドホイールカッターなどで前記ＬＥＤチップ１１４間の間隔である所定のピッチＰを二等分するように切断することによりチップＬＥＤのパッケージ１１０が得られる。図２７はパッケージ１１０をプリント回路基板１２０に取り付けた状態を示す断面図であり、このプリント回路基板１２０上に所定間隔で一対の電極パターン１２１を設け、ペースト状の半田よりなる接合材１１３を塗布しておき、該電極パターン１２１上に前記電極板１１１、１１２が位置するように前記パッケージ１１０を載置し、リフロー炉で加熱して半田１１３を溶融し、前記一対の電極パターン１２１と電極板１１１、１１２をそれぞれ溶着し、パッケージ１１０のプリント回路基板１２０への表面実装がなされる。
【０００７】
【発明が解決しようとする課題】
このような改良されたパッケージ構造のものによれば、図２５に示したパッケージ構造のものに比較し、金ワイヤーを用いない構造となるため、小型化ができ、又金ワイヤーのボンデングのための金メッキが不要となるため、材料費の低減ができる。更には製造工程においてより多くの多数個取りができるので、製造コスト全体としてコストの低減ができる。しかし、かかる改良されたパッケージ構造のものは以下に述べる欠点を有する。
【０００８】
その欠点の第１のものにつき説明するならば、図２７に示すように、パッケーージ１１０のプリント回路基板１２０への表面実装において前記接合材１１３を溶融させる際の加熱により、パッケージ１１０における透明樹脂１１５部と電極板１１１、１１２は共に膨張するが、透明樹脂１１５と電極板１１１、１１２とでは線膨張係数（または熱膨率）がかなり異なるので、透明樹脂１１５部と電極板１１１、１１２の境界面に大きな剥離の応力（熱応力）が発生し、剥離が生じ、これにより透明樹脂１１５部と一体となっているＬＥＤチップ１１４（図２６（ｂ）、（ｃ）を参照）から電極板１１１または電極板１１２が剥がれ、断線によりＬＥＤチップ１１４は点灯不能となる場合が少なくない。
【０００９】
その欠点の第２のものにつき説明するならば、図２６（ａ）に示すように、一方の電極板１１１の接合材１１３上へのＬＥＤチップ１１４の載置が終了した時点で、他方の電極板１１２の接合材１１３の位置にＬＥＤチップ１１４の他方の電極を重ねるように載置し、これによりＬＥＤチップ１１４は電極板１１１と電極板１１２とで挟持される。この状態で、リフロー炉の加熱により、前記接合材１１３を溶融させ、ＬＥＤチップ１１４のそれぞれの電極を、図２６（ｂ）に示すように、電極板１１１と電極板１１２とに接合するが、この際に接合材１１３として用いるＡｇペースト等のはみ出しにより、一方の電極板１１１と他方の電極板１１２とがＬＥＤチップ１１４の近傍においてショートする場合がある。これは、ＬＥＤチップのサイズは一般的にかなり小さいにも拘らず、電極板１１１、１１２の隙間はかなり狭いので、電極板１１１、１１２に塗布した接合材１１３同士がはみだして接触し易いからである。この場合、図２６（ｃ）に示すように透明樹脂１１５を充填した後、切断により、パッケージ１１０を切り出したとき、パッケージ１１０において電極板１１１と１１２とがショートしているのでパッケージ１１０内のＬＥＤチップ１１４は点灯不能または点灯不良となる。
【００１０】
その欠点の第３のものにつき説明するならば、上記に述べたように図２６（ｂ）で電極板１１１と電極板１１２とを接合する際に、接合材１１３として用いるＡｇペースト等のはみ出しにより、ＬＥＤチップ１１４の近傍において前記のショートには至らないまでも、ＬＥＤチップ１１４の側面の一部または大部分に接合材１１３が、付着又は近接した状態となることがある。この場合、図２６（ｃ）に示すように透明樹脂１１５を充填した後、切断により、パッケージ１１０を切り出し、プリント基板等に実装してＬＥＤチップ１１４を発光させた際、前記のはみだした接合材１１３により、その発光が遮られ、パッケージ１１０の発光強度が低下してしまう。
【００１１】
本発明は、従来のチップ型半導体のパッケージ構造における上記の第１、第２、および第３の欠点の一部またはすべてを除去、改善することを解決すべき課題とするものである。そして本発明はかかる課題を解決し、小型で、表面実装に適し、表面実装の際の剥離、断線がなく、発光性能および信頼性に優れ、且つ製造時の歩溜まりも高いチップ型半導体のパッケージ構造を提供すること、およびかかる構造のパッケージを生産性よく製造する方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記の課題を解決するためにその第１の手段として本発明は、 ＬＥＤチップのＰ層側とＮ層側の両端面にそれぞれ別個の電極が接合され、前記ＬＥＤチップの露出面が樹脂で覆われ、前記電極の外面の少なくとも一部は前記樹脂から露出するように構成されるＬＥＤチップのパッケージ構造において、前記電極は十字形をなし、その十字の交差部の面積はＬＥＤチップの前記端面の面積よりも小さく、十字の縦部分と横部分の間から素子が見える構造であり、その十字の電極部はＬＥＤチップの前記端面に接合されていることを特徴とするＬＥＤチップのパッケージ構造。
【００１３】
上記の課題を解決するためにその第２の手段として本発明は、前記第１の手段において、
前記電極の一方には、前記ＬＥＤチップのジャンクション側の端面に接続するための突起が設けられていることを特徴とする
【００１４】
上記の課題を解決するためにその第３の手段として本発明は、前記第１の手段において、前記電極の十字を構成する縦部分および横部分の長さはそれぞれ前記ＬＥＤチップの対向面の縦幅および横幅よりも大であることを特徴とする。
【００１５】
上記の課題を解決するためにその第４の手段として本発明は、前記第１の手段乃至第３の手段のいずれかにおいて、前記パッケージは前記ＬＥＤチップの両端面にそれぞれに対応する一対のパッケージ外面を有し、該パッケージ外面は段差のない平面であり、該平面に前記電極の外面が前記樹脂より露出していることを特徴とする。
【００１６】
上記の課題を解決するためにその第５の手段として本発明は、前記第１の手段乃至第３の手段のいずれかにおいて、前記パッケージは前記ＬＥＤチップの両端面にそれぞれ対応する一対のパッケージ外面を有し、該パッケージ外面は段差部を有する面であり、該段差部に前記電極の外面の一部が前記樹脂より露出していることを特徴とする。
【００１７】
上記の課題を解決するためにその第６の手段として本発明は、前記第１の手段乃至第５の手段のいずれかにおいて、前記樹脂は透明樹脂であることを特徴とする。
【００１９】
上記の課題を解決するためにその第７の手段として本発明は、複数の十字形を有する導電材よりなる一方の基板上に複数のＬＥＤチップを配列して導電接合材により接合する工程、前記接合された複数のＬＥＤチップ上に複数の十字形を有する導電材よりなる他方の基板を導電接合材により接合する工程、前記複数のＬＥＤチップの露出面および前記一方の基板および他方の基板の外面以外の部分を被覆するように樹脂を充填する工程、樹脂が充填された後に前記ＬＥＤチップを避けて囲むように前記上下の基板と前記樹脂を共に複数の切断面において切断し、個々のＬＥＤチップに対応するＬＥＤチップのパッケージに分離する工程とを有する製造方法によりＬＥＤチップのパッケージを製造することを特徴とする。
【００２０】
上記の課題を解決するためにその第８の手段として本発明は、前記第７の手段において、
前記一方の基板の下面、他方の基板上面に耐熱シートを貼着し、前記一方の基板と他方基板の側面に一部を残して耐熱テープを貼着して、充填空間を形成した状態で樹脂を充填し、充填後に前記耐熱シートおよび耐熱テープを剥離する製造方法によりＬＥＤチップのパッケージを製造することを特徴とする。
【００２１】
上記の課題を解決するためにその第９の手段として本発明は、複数の十字形を有する導電材よりなる一方の基板上に複数のＬＥＤチップを配列して導電接合材により接合する工程、前記接合された複数のＬＥＤチップ上に複数の十字形を有する導電材よりなる他方の基板を導電接合材により接合する工程、前記複数のＬＥＤチップの露出面および前記一方の基板および他方の基板の外面も含めた露出面を被覆するように成型型を用いて樹脂を充填する工程、樹脂充填後、幅の広いハーフダイシングにより、上下面から前記一方の基板および他方の基板にそれぞれ達する溝を形成する工程、前記ハーフダイシングによる溝に金属メッキをする工程、前記金属メッキ７をされた溝の略中央部で前記ハーフダイシングよりも幅の狭いダイシングを行うことにより、個々のＬＥＤチップに対応するＬＥＤチップのパッケージに分離する工程とを有する製造方法によりＬＥＤチップのパッケージを製造することを特徴とする。
【００２２】
【発明の実施の形態】
以下に、図面に基づいて本発明の実施の形態を一実施例について説明する。図１は本実施例に係るチップ型半導体のパッケージ１の構造を示す図であり（ａ）は斜視図、（ｂ）は断面図である。図１において１０はＰ層とＮ層が接合してなる半導体チップであり、例えばＬＥＤチップである。１１、１２は銅、金等の金属よりなる電極板であり、それぞれ前記半導体チップ１０のＰ層側およびＮ層側の端面のいずれか一方である端面１０ａ、１０ｂにそれぞれＡｇペースト、ＡＣＦ（異方導電フィルム）等の導電性の接合材１３により接合されている。１５は前記半導体チップ１０を封止するための樹脂である。図１に示すように、前記電極板１１および１２は断面が十字型の形状を有し、その十字の交差部の面積は前記半導体チップ１０の端面１０ａおよび１０ｂの面積よりも小である。本例においては十字の交差部が前記端面１０ａおよび１０ｂのそれぞれの略中央部に位置し、十字の縦部および横部がそれぞれ、前記端面１０ａおよび１０ｂのそれぞれの縦の辺および横の辺に略平行となる位置関係において前記電極板１１、１２が半導体チップ１０の前記端面１０ａ、１０ｂに取り付けられている。
【００２３】
前記半導体チップ１０および電極板１１、電極板１２の露出面は電極１１の外表面１１ａ、外端面１１ｂならびに電極１２の外表面１２ａ、外端面１２ｂを残して前記樹脂１５により被覆されている。半導体チップ１０およびそのパッケージ構造１の外形は略直方体（または立方体）の形状をなしている。パッケージ１の縦寸法および横寸法はそれぞれ半導体チップ１０の縦寸法および横寸法よりも大であり、且つそれぞれ電極１１、１２の十字の縦部および横部の長さに等しい。
【００２４】
図２は図１に示したチップ型半導体のパッケージ１の変形例の構造を示す断面図である。図２に示すように、本例のパッケージにおいては、半導体チップ１０の一方の端面１０ｂが、ジャンクション１０ｊ側の端面となっており、ジャンクション側の端面１０ｂの接合される電極板１２はその中央部の十字の交差部に突起部１２ｄを有している。そして、この突起部１２ｄの先端部において、前記接合材１３により端面１０ｂとの接合がなされている。他の点に関しては図１に示したチップ型半導体のパッケージ１の構造と同様である。
【００２５】
図１または図２に示したチップ型半導体のパッケージ１の構造によれば、電極板１１、１２と半導体チップ１０との接合面積が十字形の範囲に限定されるので、後述する接合工程の際の接合材１３のはみ出し量は、図２６に示した従来例のように半導体チップの端面全体が接合面となる場合に比べ、大幅に減少する。従って接合の際、各半導体チップ１０の両側の端面からはみだした前記Ａｇペースト又はＡＣＦよりなる導電性の接合材１３が互いに接続してショートするという現象はほぼ完全に阻止される。
【００２６】
更に、上記の理由により、各半導体チップ１０としてＬＥＤチップを用いた場合、従来のように両側の端面からはみだした前記Ａｇペースト又はＡＣＦよりなる導電性の接合材１３がショートには至らないまでもＬＥＤチップの側面からの発光を遮り、パッケージ１の発光強度が低下するような現象を実質的に起こさないようにすることができる。特に、図２に示すパッケージ１の構造においては、半導体チップ１０のジャンクション１０ｊ側の端面１０ｂと電極板１２との接合は電極板１２の断面積の小さな突起部１２ｄにおいて接合材１３で接合されているので、接合面積および接合材１３のはみ出しは顕著に小さく抑えられ、ジャンクション１０ｊの近傍の側面および端面１０ｂからの発光が阻止されにくく、パッケージ１としての発光強度を顕著に高める効果が得られる。
【００２７】
図３は図１に示したチップ型半導体のパッケージ１がプリント回路基板に表面実装された状態を示す断面図である。２０はプリント回路基板であり、回路基板２１とこの回路基板２１上に所定間隔で設けられた銅、金等よりなる一対の電極パターン２２を有している。ぺースト状の半田よりなる接合材２３を塗布しておき、該電極パターン２２上に前記電極板１１、１２が位置するように前記パッケージ１を載置し、リフロー炉で例えば２２０゜Ｃ〜２４０゜Ｃに加熱して前記半田よりなる接合材２３を溶融し、前記一対の電極パターン２２と電極板１１、１２をそれぞれ溶着し、パッケージ１のプリント回路基板２０への表面実装がなされる。このとき、電極板１１、１２の熱膨張係数（電極板が銅の場合１．６２×１０−５／ｋ）と封止の樹脂１５の熱膨張係数（透明エポキシ樹脂の場合４〜６×１０−５／゜Ｃ）の差により、電極板１１、１２と樹脂１５の界面に互いに引き離そうとする熱応力が発生する。
【００２８】
しかしこの熱応力自体は、電極板１１、１２の図１（ａ）に示す十字を除く四隅の半導体チップ１０を直に樹脂封止する１５ｄの存在により緩和される。更に、その樹脂１５ｄは電極板１１、１２の十字の側面に密着して入り組んでいるので熱応力による電極板１１、１２と樹脂１５の相対的な移動を効果的に阻止している。従って本実施例においては、従来問題とされていたチップ型半導体のパッケージ構造をプリント回路基板に表面実装する際の樹脂と電極板の剥がれにより発生するＬＥＤチップ等半導体チップと電極板との剥離およびこれによる点灯不能をほぼ完全に阻止し、表面実装における信頼性の高いチップ型半導体のパッケージ構造を実現することができる。
【００２９】
次に、図１または図２に示した本実施例に係るチップ型半導体のパッケージ１の製造方法につき図面を用いて説明する。図４に示すように、下面に耐熱シート２６を貼着した一方の電極基板３１の上面に半導体チップ１０を実装する。ここで、前記電極基板３１は銅または金等の金属よりなり、マトリクス状に設けられた複数の略正方形又は矩形の逃げ孔１６を有している。電極基板３１の上面又は半導体チップ１０の対応面には予めＡｇペースト又はＡＣＦ（異方導電フィルム）を塗布、貼付して取り付けておく。隣合う４個の前記逃げ孔１６に１個の半導体チップ１０が跨り、前記半導体チップ１０のＰ層側の端面またはＮ層側の端面が前記隣合う４個の前記逃げ孔１６により電極基板３１に形成される十字形の残肉部により保持され、該十字形の中央部（または交差部）に搭載するように半導体チップ１０を電極基板３１に載置し、所定温度に加熱することにより、Ａｇペースト又はＡＣＦよりなる導電性の接合材１３で電極基板３１と半導体チップ１０を接合し、電気的に導通させる。
【００３０】
次に、図５（ａ）に示すようにこのようにして接合された複数の半導体チップ１０の上側の端面に他方の電極基板３２を載置し、同様の方法により接合を行う。他方の電極基板３２の上面には図示しない耐熱シートを貼着してある。ここで、他方の電極基板３２は、図２に示したパッケージ１の製造を行う際には、図５（ｂ）の断面図に示すように他方の電極基板３２として複数の突起部３２ｄを有するものを用い、各突起部３２ｄを各半導体チップ１０のジャンクション側の端面１０ｂに接合材１３により接合する。前記突起部３２ｄは電極基板３２の十字形の残肉部の交差部等にエッチング等により設けられている。なお、半導体チップ１０を電極基板３１および３２に接合するための加熱は、場合により、半導体チップ１０を電極基板３１および３２で挟持した後に同時に行ってもよい。
【００３１】
次に、図６に示すように、一方の電極基板３１と他方の電極基板３２により半導体チップ１０が上下から挟持され、一方の電極基板３１の下面および他方の電極基板３２の上面に耐熱シート２６が貼着されている状態で、一方の電極基板３１と他方の電極基板３２の外側面に一部を残して耐熱テープ１７を貼着して充填空間を形成する。ここで、耐熱テープ１７が貼着されない部分は、樹脂封入口１８となる。なお、図６においては、前記他方の他方の電極基板３２の上面に貼着されている耐熱シート（２６）の図示は省いてある。
【００３２】
次に、図７に示すように、前記樹脂封入口１８より封止用の樹脂１５を注入した後、硬化する。なお、図７においては、図５及び図６と同様に前記他方の他方の電極基板３２の上面に貼着されている耐熱シート（２６）の図示は省いてある。
【００３３】
次に、図８に示すように、樹脂１５が冷却、硬化した後、一方の電極基板３１の下面および他方の電極基板３２の上面に貼着されている耐熱シート２６とこれら電極基板の外側面に貼着されている耐熱テープ１７を剥離する。これにより封止ブロック３０が得られる。
【００３４】
次に、図９に示すように、ダイヤモンドホイール、マルチワイヤーソー等を用いて、図８に示す封止ブロック３０の前記電極基板３１、３２の前記十字形の各交差部（図５（ａ）参照）を囲む、縦横の所定の位置のダイシングラインＬに沿って、樹脂１５および電極基板３１、３２を一体として同時に切断する。これにより、図１または図２に示したパケージ１が個々に分離されて切り出され、本実施例に係るチップ型半導体のパッケージ１の構造が完成する。ここで前記電極基板３１および３２は個々のチップ型半導体のパッケージ１において、それぞれ図１または図２に示す電極板１１、１２となる。
【００３５】
このようにして、上記の製造方法によれば、多数個取りにより生産能率をあげつつ、図１または図２に示し説明した優れたチップ型半導体のパッケージを製造することができる。
【００３６】
以下図面に基づいて本発明の好適な実施の形態を他の一つの実施例について説明する。図１０は本実施例に係るチップ型半導体のパッケージ１の構造を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。図１０において１０はＰ層とＮ層が接合してなる半導体チップであり、例えばＬＥＤチップである。１１、１２は銅、金等の金属よりなる電極板であり、それぞれ前記半導体チップ１０のＰ層側の端面およびＮ層側の端面のいずれか一方及び他方に、Ａｇペースト等の導電性の接合材１３により接合されている。１５は前記半導体チップ１０および電極板１１、１２を封止するための樹脂である。前記電極板１１および１２は断面が十字型の形状を有し、その十字の交差部の面積は前記半導体チップ１０のＰ層およびＮ層側のいずれか一方の端面１０ａおよび他方の端面１０ｂの面積よりも小である。本例においては十字の交差部が前記端面１０ａおよび１０ｂのそれぞれの略中央部に位置し、十字の縦部および横部がそれぞれ、前記端面１０ａおよび１０ｂのそれぞれの縦の辺および横の辺に略平行となる位置関係において、前記電極板１１、１２が半導体チップ１０の前記端面１０ａ、１０ｂに取り付けられている。
【００３７】
前記半導体チップ１０および電極板１１、電極板１２の露出面は電極板１１、電極板１２の一部を除き前記樹脂１５により被覆されて、パッケージ１が構成されている。パッケージ１の外形は全体としては略直方体（または立方体）の形状をなしているが、半導体チップ１０の前記端面１０ａ及び１０ｂにそれぞれ対向するパッケージ１の端面１ａおよび１ｂの周辺部には４辺に沿って、それぞれ段差部１ａｄおよび１ｂｄが設けられている。段差部１ａｄ、１ｂｄは後に詳述するように前記樹脂１５及び電極板１１、１２の一部を削り取ることにより形成されるものであり、形成された際には段差部１ａｄ、１ｂｄの表面には電極１１および１２がそれぞれ、露出しており、その後、銅、金等よりなる電極膜３５、３６がメッキにより段差部１ａｄ、１ｂｄも含め前記のパッケージの端面１ａおよび１ｂの全表面に形成されている。従って、これら電極膜３５、３６はそれぞれ前記電極板１１、電極板１２に接続、導通している。
【００３８】
図１１は図１０に示したチップ型半導体のパッケージ１の変形例の構造を示す断面図である。本例においては、図１１に示すように電極板１２が突起部１２ｄを有し、半導体チップ１０のジャンクション１０ｊ側の端面１０ｂは突起部１２ｂの先端部に接合材１３により接合されている。他の点については図１０に示したチップ型半導体のパッケージ１と同様である。
【００３９】
図１２は図１０または図１１に示したパッケージ１がプリント回路基板に表面実装された状態を示す図であり、（ａ）は側面図、（ｂ）は上面図である。図１２において２０はプリント回路基板であり、回路基板２１とこの回路基板２１上に所定間隔で設けられた銅、金等よりなる一対の電極パターン２２を有している。ぺースト状の半田よりなる接合材２３を塗布しておき、該電極パターン２２上に前記電極膜３５、３６が位置するように前記パッケージ１を載置し、リフロー炉で例えば２２０゜Ｃ〜２４０゜Ｃに加熱して前記半田よりなる接合材２３を溶融し、前記一対の電極パターン２２と電極膜３５、３６をそれぞれ溶着し、パッケージ１のプリント回路基板２０への表面実装がなされる。
【００４０】
このとき、電極膜３５、３６は段差部１ａｄ、１ｂｄによりその長手方向に十分な量の半田を保持しつつ前記電極パターン２２と接合するため、固着力の極めて強い強固な表面実装がなされる。また、本例のパッケージ１は対向する前記端面１ａ、１ｂの４辺すべてに電極膜（３５、３６）を備えた段差部１ａｄ、１ｂｄを有しているので、４個の側面のいずれが下側となった場合でも表面実装をすることができ、自動化等におけるハンドリングが容易となる利点を有する。その他の点に関しては図１０に示したパッケージについては、図１に示したパッケージと同様の効果を得ることができ、図１１に示したパッケージについては、図２に示したパッケージと同様の効果を得ることができる。
【００４１】
次に、図１０または図１１に示した本実施例に係るチップ型半導体のパッケージ１の製造方法につき図面を用いて説明する。図１３に示すように、一方の電極基板３１の上面にＡｇペーストやＡＣＦ（異方導電フィルム）を接合材１３として半導体チップ１０を実装する。ここで、前記電極基板３１は銅または金等の金属よりなり、マトリクス状に設けられた複数の略正方形又は矩形の逃げ孔１６を有している。電極基板３１の上面又は半導体チップ１０の対応面には予めＡｇペースト又はＡＣＦを塗布等により取り付けておく。隣合う４個の前記逃げ孔１６に１個の半導体チップ１０が跨り、前記半導体チップ１０のＰ層側の端面またはＮ層側の端面が前記隣合う４個の前記逃げ孔１６により電極基板３１に形成される十字形の残肉部により保持されるよう、該十字形の中央部（または交差部）に対応して複数の半導体チップ１０を電極基板３１に載置し、所定温度で加熱することにより、Ａｇペースト又はＡＣＦよりなる導電性の接合材１３で電極基板３１と半導体チップ１０を接合し、電気的に導通させる。
【００４２】
次に、図１４（ａ）に示すように、このようにして接合された複数の半導体チップ１０の上側の端面に他方の電極基板３２を載置し、同様の方法により実装を行う。ここで、他方の電極基板３２は前記一方の電極基板３１と同一の材料よりなり、同様の形状をなしている。そして、その十字形の残肉部の中央部（または交差部）が前記複数の半導体チップ１０の上側の端面に対応する位置となるように他方の電極基板３２を載置し、同様の方法により接合材１３で電極基板３２と半導体チップ１０を接合し、電気的に導通させる。なお、場合によっては、半導体チップ１０を電極基板３１に載置した後、半導体チップ１０上に電極基板３２を載置して半導体チップ１０を挟み、その後加熱を行い上下の電極についての接合を同時に行うようにしてもよい。
【００４３】
ここで、図１１に示したパッケージ１の製造を行う際には、図１４（ｂ）の断面図に示すように他方の電極基板３２として複数の突起部３２ｄを有するものを用い、各突起部３２ｄを各半導体チップ１０のジャンクション側の端面１０ｂに接合材１３により接合する。前記突起部３２ｄは電極基板３２の十字形の残肉部の交差部にエッチング等により設けられている。
【００４４】
次に、図１５に示すように半導体チップ１０が電極基板により上下より接合、挟持された結合体を、これよりも若干大きな収納空間を有する金型、樹脂型等の型３７に入れる。型３７の収納空間は前記結合体を収納して、なお４つの側面に若干の隙間を有し、前記結合体は型３７の収納空間の底面にから若干離れた位置に図示しないスペーサ等により保持される。なお、型３７の図示しない底板には、必要に応じて図示しない押し棒を設けることもできる。
【００４５】
次に、図１６に示すように、型３７内に溶融した樹脂１５を注入した後キュアーする。これにより、前記半導体チップ１０および電極基板３１、３２を樹脂１５が被覆し封止した状態となる。
【００４６】
次に、図１７に示すように前記の封止樹脂１５の封止ブロック３０を型３７から外す。この際、必要に応じて前記押し棒を用いて封止ブロック３０を型３７から外部に取り出すこともできる。
【００４７】
次に、図１８はハーフダイシングの工程を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。図１４（ａ）に示すように電極基板３１および３２に設けてある前記マトリクス状に配列した全ての逃げ孔１６のそれぞれの略中央を通る縦横の複数の切断線に沿って前記封止ブロック３０の上面および下面からそれぞれ前記電極基板３２および電極基板３１に達する比較的幅広の複数の長溝Ｌ１
、Ｌ２を、比較的幅広のダイシングブレードを用い、ハーフダイシングにより形成する。長溝Ｌ１、Ｌ２の内面にはそれぞれ前記封止樹脂１５の切断面と前記電極基板３２および電極基板３１の切断面が露出している。
【００４８】
次に、図１９は電極膜形成の工程を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。図１９に示すように、ハーフダイシングにより形成された長溝Ｌ１、Ｌ２の内面を含む封止ブロック３０の上下の表面にそれぞれ銅、金等の電極膜３６、３５を鍍金により形成する。これにより、前記電極基板３２および電極基板３１はそれぞれ電極膜３６、３５に接続し、導通する。
【００４９】
次に、図２０は完成品を切り出す切断工程を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。図２０に示すように、ハーフダイシングのブレードよりもブレード幅の狭いダイシングブレードをもちいて、電極基板３１および３２に設けてある前記マトリクス状に配列した全ての逃げ孔１６（図１４（ａ）に示す。）のそれぞれの略中央を通り、縦横に前記長溝Ｌ１、Ｌ２よりも幅の狭い複数の分離溝Ｌ３を形成することにより、個々の完成品のパッケージ１を切り出す。このとき、図２０（ｂ）に示すように、溝幅の広い長溝Ｌ１、Ｌ２の略中央部において、完全に切断する分離溝Ｌ３が形成され、これにより、図１０または図１１に示した段差部１ａｄ、１ｂｄが形成され、段差部１ａｄ、１ｂｄを含め端面１ａ、１ｂの表面は、それぞれ電極基板３２および電極基板３１にそれぞれ導通する電極膜３５、３６により被覆された状態となる。このようにして、図１０または図１１に示した本実施例に係るチップ型半導体のパッケージ１が完成する。
【００５０】
以下図面に基づいて図１０または図１１に示したチップ型半導体のパッケージの変形例について説明する。図２１は本実施例に係るチップ型半導体のパッケージ１の構造を示す斜視図である。図２１に示すように本例のパッケージ１の構造は、パッケージ１の対向面１ａ、１ｂにはそれぞれ上辺のみに段差部１ａｃ、１ｂｃが設けられ、これらの段差部１ａｃ、１ｂｃのみにそれぞれ、電極膜３５、３６が取り付けられている。その他の構造については図１０または図１１に示したチップ型半導体のパッケージと同様である。
【００５１】
図２１に示す本実施例のパッケージ１をプリント回路基板に実装する際には段差部１ａｃ、１ｂｃを下にした姿勢で、図１２に示した表面実装と同様の方法により実装することができる。
【００５２】
次に、図２１に示した本実施例に係るチップ型半導体のパッケージ１の製造方法につき図面を用いて説明する。半導体チップ１０を電極基板３１、３２により上下より接合、挟持した後に型３７に入れ、型３７に樹脂１５を注入し、キュアーした後、樹脂１５の封止ブロック３０を型３７から取り外す迄の工程は、本例においても同様で、すでに、図１３〜１７図に示し、説明した通りである。
【００５３】
本例においては、その次に、以下に説明するハーフダイシングをおこなう。図２２は本例におけるハーフダイシングの工程を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。図１４（ａ）に示すような電極基板３１および３２に設けてある前記逃げ孔１６の略中央を一列おきに横切り、逃げ孔１６のマトリクスの一方の配列ラインに平行な切断線に沿って封止ブロック３０の上面および下面からそれぞれ前記電極基板３２および電極基板３１に達する比較的幅広の複数の長溝Ｌ４、Ｌ５を、比較的幅広のダイシングブレードを用い、ハーフダイシングにより形成する。長溝Ｌ４、Ｌ５の内面にはそれぞれ前記封止樹脂１５の切断面と前記電極基板３２および電極基板３１の切断面が露出している。
【００５４】
次に、図２３は電極膜形成の工程を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。図２３に示すように、ハーフダイシングにより形成された長溝Ｌ４、Ｌ５の内面のみを鍍金し銅、金等の電極膜（３６、３５）を形成する。これにより、前記電極基板３２および電極基板３１はそれぞれ電極膜３６、３５に接続し、導通する。
【００５５】
次に、図２４は完成品を切り出す切断工程を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。図２４に示すように、ハーフダイシングのブレードよりもブレード幅の狭いダイシングブレードをもちいて、電極基板３１および３２に設けてある前記マトリクス状に配列した全ての逃げ孔１６（図１４（ａ）参照）のそれぞれの略中央を通り、縦横に前記長溝Ｌ４、Ｌ５よりも幅の狭い複数の分離溝Ｌ６を形成することにより、個々の完成品のパッケージ１を切り出す。このとき、図２４（ｂ）に示すように、溝幅の広い長溝Ｌ４、Ｌ５の略中央部において、完全に切断する分離溝Ｌ６が形成され、これにより、図２１に示した段差部１ａｃ、１ｂｃが形成され、段差部１ａｃ、１ｂｃの表面は、それぞれ電極基板３２および電極基板３１にそれぞれ導通する電極膜３５、３６により被覆された状態となる。このようにして、図２１に示した本例に係るチップ型半導体のパッケージ１が完成する。
【００５６】
図２１に示した本例に係るチップ型半導体のパッケージ１は、段差部１ａｃ、１ｂｃを下にした一つの姿勢でないと表面実装ができないので、図１０または図１１に示したチップ型半導体のパッケージ１に比較すれば、自動化等におけるハンドリングの点では不利となる。しかし、段差部１ａｃ、１ｂｃのみに電極膜を設ければよいので、材料費が低減され、更には、図２２に示したハーフダイシングの工程においては、図１８に示したハーフダイシングの工程に比しダイシングの工数が略１／４に低減するので、その分だけ、パッケージ１の製造コストは低減し有利となる。なお、その他の点に関しては、図１０または図１１に示したチップ型半導体のパッケージと同様の効果を得ることができる。
【００５７】
以上に説明したチップ型半導体のパッケージ構造の実施例においては半導体チップ１０の対向する端面に接合される電極板として断面が十字型のものにについて説明してきたが、本発明はこれに限らず、半導体チップ１０の端面に対する前記電極板の接合面がその端面を完全にはカバーせず、その端面の一部が露出している状態で接合が行われるような形状の電極板を用いたパッケージ構造のものにおいても、上記の実施例のものと同等または類似の効果を有するものである。
【００５８】
【発明の効果】
以上に述べたように本発明によれば、小型で、表面実装に適し、表面実装の際の剥離、断線がなく、発光性能および信頼性に優れ、且つ製造時の歩溜まりも高い構造のチップ型半導体のパッケージを提供すること、および、かかる構造のパッケージを生産性よく製造する方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の一つであるチップ型半導体のパッケージの構造を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。
【図２】図１に示すチップ型半導体のパッケージの構造の変形例を示す断面図である。
【図３】図１に示すチップ型半導体のパッケージの表面実装の方法を示す断面図である。
【図４】図１または図２に示すチップ型半導体のパッケージの製造方法において、耐熱シートを貼着した一方の電極基板に半導体チップを実装する工程を示す斜視図である。
【図５】図１または図２に示すチップ型半導体のパッケージの製造方法において、一方の電極基板に実装された半導体チップの上面に耐熱シートを貼着した他方の電極基板を接合する工程を示す斜視図である。
【図６】図１または図２に示すチップ型半導体のパッケージの製造方法において、一方および他方の電極基板間に耐熱テープを貼着し、充填空間を形成する工程を示す斜視図である。
【図７】図１または図２に示すチップ型半導体のパッケージの製造方法において、形成された充填空間に封止樹脂を注入、硬化する工程を示す斜視図である。
【図８】図１または図２に示すチップ型半導体のパッケージの製造方法において、硬化した封止樹脂のブロックから耐熱シートおよび耐熱テープを剥離する工程を示す斜視図である。
【図９】図１または図２に示すチップ型半導体のパッケージの製造方法において、封止樹脂のブロックから個々のチップ型半導体のパッケージを切り出す工程を示す斜視図である。
【図１０】本発明の実施の形態の一つであるチップ型半導体のパッケージの構造を示す図であり、（ａ）は斜視図、（ｂ）は断面図である。
【図１１】図１０に示すチップ型半導体のパッケージの構造の変形例を示す断面図である。
【図１２】図１０または図１１に示すチップ型半導体のパッケージの表面実装の方法を示す図であり、（ａ）は側面図、（ｂ）は上面図である。
【図１３】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、一方の電極基板に半導体チップを実装する工程を示す斜視図である。
【図１４】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、一方の電極基板に実装された半導体チップの上面に他方の電極基板を接合する工程を示す斜視図である。
【図１５】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、半導体チップが電極基板により挟持されてなる結合体を型の内部に収納する工程を示す斜視図である。
【図１６】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、半導体チップが電極基板により挟持されてなる結合体を収納した型の内部に樹脂を注入、硬化する工程を示す斜視図である。
【図１７】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、樹脂により封止された封止ブロックを型から外した状態を示す斜視図である。
【図１８】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、封止ブロックをハーフダイシングする工程を示す斜視図である。
【図１９】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、ハーフダイシングされた封止ブロックに電極膜を形成する工程を示す斜視図である。
【図２０】図１０または図１１に示すチップ型半導体のパッケージの製造方法において、ハーフダイシングされ、電極膜を形成された封止ブロックから個々のチップ型半導体のパッケージを切り出す工程を示す斜視図である。
【図２１】本発明の実施の形態の一つであるチップ型半導体のパッケージの構造を示す斜視図である。
【図２２】図２１に示すチップ型半導体のパッケージの製造方法をにおいて、封止ブロックをハーフダイシングする工程を示す斜視図である。
【図２３】図２１に示すチップ型半導体のパッケージの製造方法をにおいて、ハーフダイシングされた封止ブロックに電極膜を形成する工程を示す斜視図である。
【図２４】図２１に示すチップ型半導体のパッケージの製造方法をにおいて、ハーフダイシングされ、電極膜を形成された封止ブロックから個々のチップ型半導体のパッケージを切り出す工程を示す斜視図である。
【図２５】従来のチップ型半導体のパッケージの構造を示す断面図である。
【図２６】従来のチップ型半導体のパッケージの製造方法を示す斜視図である。
【図２７】図２６に示す製造方法により製造された従来のチップ型半導体のパッケージの表面実装の方法を示す断面図である。
【符号の説明】
１ パッケージ
１ａ、１ｂ、１０ａ、１０ｂ 端面
１ａｄ、１ｂｄ 段差部
１０ 半導体チップ
１０ｊ ジャンクション
１１、１２ 電極板
１２ｄ 突起部
１３ 接合材
１５ 樹脂
１６ 逃げ孔
１７ 耐熱テープ
２６ 耐熱シート
３１、３２ 電極基板
３５、３６ 電極膜
３７ 型
Claims (9)
- ＬＥＤチップのＰ層側とＮ層側の両端面にそれぞれ別個の電極が接合され、前記ＬＥＤチップの露出面が樹脂で覆われ、前記電極の外面の少なくとも一部は前記樹脂から露出するように構成されるＬＥＤチップのパッケージ構造において、前記電極は十字形をなし、その十字の交差部の面積はＬＥＤチップの前記端面の面積よりも小さく、十字の縦部分と横部分の間から素子が見える構造であり、その十字の電極部はＬＥＤチップの前記端面に接合されていることを特徴とするＬＥＤチップのパッケージ構造。
- 前記電極の一方には、前記ＬＥＤチップのジャンクション側の端面に接続するための突起が設けられていることを特徴とする請求項１に記載のＬＥＤチップのパッケージ構造。
- 前記電極の十字を構成する縦部分および横部分の長さはそれぞれ前記ＬＥＤチップの対向面の縦幅および横幅よりも大であることを特徴とする請求項１又は２に記載のＬＥＤチップのパッケージ構造。
- 前記パッケージは前記ＬＥＤチップの両端面にそれぞれに対応する一対のパッケージ外面を有し、該パッケージ外面は段差のない平面であり、該平面に前記電極の外面が前記樹脂より露出していることを特徴とする請求項１乃至請求項３のいずれかに記載のＬＥＤチップのパッケージ構造。
- 前記パッケージは前記ＬＥＤチップの両端面にそれぞれ対応する一対のパッケージ外面を有し、該パッケージ外面は段差部を有する面であり、該段差部に前記電極の外面の一部が前記樹脂より露出していることを特徴とする請求項１乃至請求項３のいずれかに記載のＬＥＤチップのパッケージ構造。
- 前記樹脂は透明樹脂であることを特徴とする請求項１乃至請求項５のいずれかに記載のＬＥＤチップのパッケージ構造。
- 複数の十字形を有する導電材よりなる一方の基板上に複数のＬＥＤチップを配列して導電接合材により接合する工程、前記接合された複数のＬＥＤチップ上に複数の十字形を有する導電材よりなる他方の基板を導電接合材により接合する工程、前記複数のＬＥＤチップの露出面および前記一方の基板および他方の基板の外面以外の部分を被覆するように樹脂を充填する工程、樹脂が充填された後に前記ＬＥＤチップを避けて囲むように前記上下の基板と前記樹脂を共に複数の切断面において切断し、個々のＬＥＤチップに対応するＬＥＤチップのパッケージに分離する工程とを有することを特徴とするＬＥＤチップのパッケージの製造方法。
- 前記一方の基板の下面、他方の基板上面に耐熱シートを貼着し、前記一方の基板と他方基板の側面に一部を残して耐熱テープを貼着して、充填空間を形成した状態で樹脂を充填し、充填後に前記耐熱シートおよび耐熱テープを剥離することを特徴とする請求項７に記載のＬＥＤチップのパッケージの製造方法。
- 複数の十字形を有する導電材よりなる一方の基板上に複数のＬＥＤチップを配列して導電接合材により接合する工程、前記接合された複数のＬＥＤチップ上に複数の十字形を有する導電材よりなる他方の基板を導電接合材により接合する工程、前記複数のＬＥＤチップの露出面および前記一方の基板および他方の基板の外面も含めた露出面を被覆するように成型型を用いて樹脂を充填する工程、樹脂充填後、幅の広いハーフダイシングにより、上下面から前記一方の基板および他方の基板にそれぞれ達する溝を形成する工程、前記ハーフダイシングによる溝に金属メッキをする工程、前記金属メッキ７をされた溝の略中央部で前記ハーフダイシングよりも幅の狭いダイシングを行うことにより、個々のＬＥＤチップに対応するＬＥＤチップのパッケージに分離する工程とを有することを特徴とするＬＥＤチップのパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16435498A JP4127426B2 (ja) | 1998-05-29 | 1998-05-29 | チップ型半導体のパッケージ構造および製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16435498A JP4127426B2 (ja) | 1998-05-29 | 1998-05-29 | チップ型半導体のパッケージ構造および製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11346004A JPH11346004A (ja) | 1999-12-14 |
| JP4127426B2 true JP4127426B2 (ja) | 2008-07-30 |
Family
ID=15791565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16435498A Expired - Fee Related JP4127426B2 (ja) | 1998-05-29 | 1998-05-29 | チップ型半導体のパッケージ構造および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4127426B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4571731B2 (ja) * | 2000-07-12 | 2010-10-27 | シチズン電子株式会社 | 発光ダイオード |
| JP3882539B2 (ja) | 2000-07-18 | 2007-02-21 | ソニー株式会社 | 半導体発光素子およびその製造方法、並びに画像表示装置 |
| JP4595198B2 (ja) | 2000-12-15 | 2010-12-08 | ソニー株式会社 | 半導体発光素子及び半導体発光素子の製造方法 |
| JP4649745B2 (ja) | 2001-02-01 | 2011-03-16 | ソニー株式会社 | 発光素子の転写方法 |
| JP5283293B2 (ja) | 2001-02-21 | 2013-09-04 | ソニー株式会社 | 半導体発光素子 |
| JP3690340B2 (ja) | 2001-03-06 | 2005-08-31 | ソニー株式会社 | 半導体発光素子及びその製造方法 |
| JP2002261327A (ja) | 2001-03-06 | 2002-09-13 | Sony Corp | 半導体発光素子及び半導体発光素子の製造方法 |
| JP4876319B2 (ja) * | 2001-03-09 | 2012-02-15 | ソニー株式会社 | 表示装置およびその製造方法 |
| JP2003304000A (ja) * | 2002-04-08 | 2003-10-24 | Citizen Electronics Co Ltd | 発光ダイオード用パッケージの製造方法 |
| JP2004288799A (ja) | 2003-03-20 | 2004-10-14 | Sony Corp | 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 |
| JP4765688B2 (ja) * | 2006-03-08 | 2011-09-07 | 日亜化学工業株式会社 | 発光装置の製造方法および発光装置 |
| JP2009060004A (ja) * | 2007-09-03 | 2009-03-19 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2010040894A (ja) * | 2008-08-07 | 2010-02-18 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
-
1998
- 1998-05-29 JP JP16435498A patent/JP4127426B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11346004A (ja) | 1999-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4070795B2 (ja) | 発光装置の製造方法 | |
| CN102064246B (zh) | 发光装置的制造方法 | |
| US8088635B2 (en) | Vertical geometry light emitting diode package aggregate and production method of light emitting device using the same | |
| US10593846B2 (en) | Semiconductor light-emitting device, method for producing same, and display device | |
| KR100653501B1 (ko) | 케이스를 구비한 칩형 발광장치 및 그 제조방법 | |
| JP5933959B2 (ja) | 半導体光学装置 | |
| EP2590215B1 (en) | Substrate, light emitting device and method for manufacturing substrate | |
| JP4127426B2 (ja) | チップ型半導体のパッケージ構造および製造方法 | |
| EP1753036A2 (en) | Light emitting diode package and fabrication method thereof | |
| US20040240203A1 (en) | LED lamp | |
| JP5834467B2 (ja) | 発光装置 | |
| JP3195720B2 (ja) | 多色ｌｅｄ素子およびその多色ｌｅｄ素子を用いたｌｅｄ表示装置、並びに多色ｌｅｄ素子の製造方法 | |
| JPH08213660A (ja) | 発光デバイスおよびその製造方法 | |
| US8148745B2 (en) | Semiconductor light emitting module and method for manufacturing the same | |
| JP5633480B2 (ja) | 発光装置の製造方法 | |
| JP2000223622A (ja) | 半導体装置およびその製造方法並びにそれを使用した実装構造体 | |
| JP3604108B2 (ja) | チップ型光半導体の製造方法 | |
| JP2000164768A (ja) | 半導体装置の製造方法 | |
| JP3022049B2 (ja) | チップ部品型の発光ダイオードの実装方法 | |
| JP2000196153A (ja) | チップ電子部品およびその製造方法 | |
| JP2008277055A (ja) | 光源装置 | |
| JPH11186481A (ja) | リードフレーム | |
| KR100917721B1 (ko) | 발광 다이오드용 패키지의 제조 방법 | |
| JP4140867B2 (ja) | チップ型半導体のパッケージ構造および製造方法 | |
| JP3312120B2 (ja) | チップ部品型の発光ダイオードの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080508 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |