JP2004288799A - 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 - Google Patents

半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 Download PDF

Info

Publication number
JP2004288799A
JP2004288799A JP2003077703A JP2003077703A JP2004288799A JP 2004288799 A JP2004288799 A JP 2004288799A JP 2003077703 A JP2003077703 A JP 2003077703A JP 2003077703 A JP2003077703 A JP 2003077703A JP 2004288799 A JP2004288799 A JP 2004288799A
Authority
JP
Japan
Prior art keywords
semiconductor layer
conductivity type
crystal
light emitting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2003077703A
Other languages
English (en)
Other versions
JP2004288799A5 (ja
Inventor
Hiroyuki Okuyama
浩之 奥山
Masato Doi
正人 土居
Tsuyoshi Biwa
剛志 琵琶
Atsushi Suzuki
淳 鈴木
Toyoji Ohata
豊治 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003077703A priority Critical patent/JP2004288799A/ja
Priority to KR1020057019508A priority patent/KR100991115B1/ko
Priority to CNB2004800003589A priority patent/CN100442550C/zh
Priority to EP04712715A priority patent/EP1605522A1/en
Priority to KR1020047018168A priority patent/KR20050106356A/ko
Priority to PCT/JP2004/001952 priority patent/WO2004084318A1/ja
Priority to US10/512,131 priority patent/US7250320B2/en
Priority to TW093107109A priority patent/TWI242892B/zh
Publication of JP2004288799A publication Critical patent/JP2004288799A/ja
Publication of JP2004288799A5 publication Critical patent/JP2004288799A5/ja
Priority to US11/691,299 priority patent/US20070187704A1/en
Priority to US11/691,292 priority patent/US20070190677A1/en
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/24—Treatment of water, waste water, or sewage by flotation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D21/00—Separation of suspended solid particles from liquids by sedimentation
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/40—Devices for separating or removing fatty or oily substances or similar floating material
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/52—Treatment of water, waste water, or sewage by flocculation or precipitation of suspended impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2201/00—Apparatus for treatment of water, waste water or sewage
    • C02F2201/002—Construction details of the apparatus
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2201/00—Apparatus for treatment of water, waste water or sewage
    • C02F2201/46—Apparatus for electrochemical processes
    • C02F2201/461—Electrolysis apparatus
    • C02F2201/46105—Details relating to the electrolytic devices
    • C02F2201/46115—Electrolytic cell with membranes or diaphragms
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2209/00—Controlling or monitoring parameters in water treatment
    • C02F2209/02—Temperature
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2209/00—Controlling or monitoring parameters in water treatment
    • C02F2209/40—Liquid flow rate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Abstract

【課題】発光効率が十分に高く、素子１個当たりの占有面積も小さい半導体発光素子を提供する。
【解決手段】サファイア基板１１上にｎ型ＧａＮ層１２を成長させ、その上にＳｉＮ膜などにより成長マスク１４を形成する。成長マスク１４の開口部１３におけるｎ型ＧａＮ層１２上に、サファイア基板１１の主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する六角錐状の尖塔形状のｎ型ＧａＮ層１５を選択成長させる。このｎ型ＧａＮ層１５上に活性層１６およびｐ型ＧａＮ層１７を順次成長させ、発光素子構造を形成する。この後、ｐ側電極１８およびｎ側電極１９を形成する。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光ダイオードに適用して好適なものである。
【０００２】
【従来の技術】
従来、半導体発光素子として、サファイア基板上にｎ型ＧａＮ層を成長させ、その上に所定の開口部を有する成長マスクを形成し、この成長マスクの開口部におけるｎ型ＧａＮ層上に、基板の主面に対して傾斜した傾斜結晶面、具体的にはＳ面を有する六角錐形状のｎ型ＧａＮ層を選択成長し、その傾斜結晶面上に活性層やｐ型ＧａＮ層などを成長させた発光ダイオードが、本出願人により提案されている（例えば、特許文献１参照）。この発光ダイオードによれば、素子構造を形成する層への基板側からの貫通転位の伝播を抑制することができ、それらの層の結晶性を良好にすることができることにより、高い発光効率を得ることができる。
【０００３】
【特許文献１】
国際公開第０２／０７２３１号パンフレット（第４７−５０頁、第３図〜第９図）
【０００４】
図２１に特許文献１に開示された半導体発光素子の典型的な例を示す。この半導体発光素子の製造方法は次のとおりである。すなわち、まず、主面がＣ＋面であるサファイア基板１０１上にｎ型ＧａＮ層１０２を成長させる。次に、ｎ型ＧａＮ層１０２の全面にＳｉＯ２ 膜を形成した後、このＳｉＯ２ 膜をリソグラフィーおよびエッチングによりパターニングして、素子形成位置に所定の開口部１０３を有する成長マスク１０４を形成する。この開口部１０３の形状は、円形またはその一辺が〈１１−２０〉方向に平行な六角形とする。この開口部１０３の大きさは１０μｍ程度である。次に、この成長マスク１０４を用い、その開口部１０３におけるｎ型ＧａＮ層１０２上にｎ型ＧａＮ層１０５を選択成長させる。この選択成長により、六角錐形状のｎ型ＧａＮ層１０５が得られる。この六角錐形状のｎ型ＧａＮ層１０５の６面は、サファイア基板１０１の主面に対して傾斜したＳ面からなる。次に、このｎ型ＧａＮ層１０５上に、例えばＩｎＧａＮ系の活性層１０６およびｐ型ＧａＮ層１０７を順次成長させる。このようにして、六角錐形状のｎ型ＧａＮ層１０５とその傾斜結晶面に成長した活性層１０６およびｐ型ＧａＮ層１０７とにより、ダブルヘテロ構造の発光ダイオード構造が形成される。詳細は省略するが、この後、ｐ型ＧａＮ層１０７上にｐ側電極を形成するとともに、ｎ型ＧａＮ層１０２にｎ側電極を形成する。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述のように、Ｓ面からなる傾斜結晶面を有する六角錐形状のｎ型ＧａＮ層１０５を選択成長させ、そのＳ面上に活性層１０６およびｐ型ＧａＮ層１０７を成長させることにより発光素子構造を形成した従来の半導体発光素子は、発光効率の点では未だ十分とは言い難く、また、素子１個当たりの占有面積も大きくならざるを得なかった。
【０００６】
したがって、この発明が解決しようとする課題は、発光効率が十分に高く、素子１個当たりの占有面積も小さい半導体発光素子およびその製造方法を提供することにある。
この発明が解決しようとする他の課題は、発光効率が十分に高く、素子１個当たりの占有面積も小さい集積型半導体発光装置およびその製造方法ならびに画像表示装置およびその製造方法ならびに照明装置およびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、この発明の第１の発明は、
一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する
ことを特徴とする半導体発光素子である。
【０００８】
ここで、第１導電型の半導体層、活性層および第２導電型の半導体層の材料としては、基本的には、どのような半導体を用いてもよいが、典型的には、ウルツ鉱型の結晶構造を有するものが用いられる。このようなウルツ鉱型の結晶構造を有する半導体としては、窒化物系ＩＩＩ−Ｖ族化合物半導体のほか、ＢｅＭｇＺｎＣｄＳ系化合物半導体やＢｅＭｇＺｎＣｄＯ系化合物半導体などのＩＩ−ＶＩ族化合物半導体などが挙げられる。窒化物系ＩＩＩ−Ｖ族化合物半導体は、最も一般的にはＡｌｘ Ｂｙ Ｇａ１−ｘ−ｙ−ｚ Ｉｎｚ Ａｓｕ Ｎ１−ｕ−ｖ Ｐｖ （ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｕ≦１、０≦ｖ≦１、０≦ｘ＋ｙ＋ｚ＜１、０≦ｕ＋ｖ＜１）からなり、より具体的にはＡｌｘ Ｂｙ Ｇａ１−ｘ−ｙ−ｚ Ｉｎｚ Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ＜１）からなり、典型的にはＡｌｘ Ｇａ１−ｘ−ｚ Ｉｎｚ Ｎ（ただし、０≦ｘ≦１、０≦ｚ≦１）からなる。窒化物系ＩＩＩ−Ｖ族化合物半導体の具体例を挙げると、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなどである。
【０００９】
第１導電型の半導体層がウルツ鉱型結晶構造を有する場合、その凸形状の結晶部の傾斜結晶面を構成する複数の結晶面は典型的にはＳ面（実質的にＳ面とみなすことができる結晶面も含む）である。典型的には、傾斜結晶面を構成する複数の結晶面の傾斜角は、結晶部の底辺から頂点に向かって段階的に小さくなっている。この結晶部は、典型的には、尖塔形状、特に六角錐状の尖塔形状を有する。この場合、この結晶部の最上部の結晶面、言い換えれば、傾斜結晶面を構成する複数の結晶面のうちの結晶部の頂点を含む結晶面の傾斜角は、好適には６０度以上６５度以下、典型的には６２度以上６３度以下である。この結晶部の形状は尖塔形状に限られず、例えば、基板の主面に平行な一方向に細長い形状を有することもある。この結晶部の大きさ（第１導電型の半導体層の主面に平行な方向の最大寸法）は、一般的には３μｍ以上２０μｍ以下、典型的には１０μｍ以上１５μｍ以下である。
【００１０】
この発明の第２の発明は、
一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する半導体発光素子の製造方法であって、
基板上に第１導電型の第１の半導体層を成長させる工程と、
第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
第２の半導体層を覆うように、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とするものである。
ここで、第１導電型の第１の半導体層と第１導電型の第２の半導体層との全体が第１導電型の半導体層に対応する。
【００１１】
基板としては、第１導電型の第１の半導体層、第１導電型の第２の半導体層、活性層、第２導電型の半導体層などを良好な結晶性で成長させることが可能である限り、基本的にはどのような材料のものを用いてもよい。具体的には、サファイア（Ａｌ２ Ｏ３ ）（Ｃ面、Ａ面、Ｒ面を含む）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、窒化物系ＩＩＩ−Ｖ族化合物半導体（ＧａＮ、ＩｎＡｌＧａＮ、ＡｌＮなど）、Ｓｉ、ＺｎＳ、ＺｎＯ、ＬｉＭｇＯ、ＧａＡｓ、ＭｇＡｌ２ Ｏ４ などからなる基板を用いることができ、好適には、これらの材料からなる六方晶基板または立方晶基板、特に好適には六方晶基板を用いる。例えば、第１導電型の第１の半導体層、第１導電型の第２の半導体層、活性層および第２導電型の半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体からなる場合には、Ｃ面を主面としたサファイア基板を用いることができる。ただし、ここで言うＣ面には、これに対して５〜６°程度まで傾いていて実質的にＣ面とみなすことができる結晶面も含むものとする。
【００１２】
第１導電型の第１の半導体層、第１導電型の第２の半導体層、活性層および第２導電型の半導体層の成長方法としては、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、ハイドライド気相エピタキシャル成長またはハライド気相エピタキシャル成長（ＨＶＰＥ）などを用いることができる。これらの層のうち第１導電型の第２の半導体層の選択成長の成長温度は、凸形状の結晶部の傾斜結晶面を傾斜角の異なる複数の結晶面からなる良好な凸面とする観点より、好適には９２０℃以上９６０℃以下、より好適には９２０℃以上９５０℃以下、特に好適には約９４０℃とする。また、この選択成長の成長速度は、好適には６μｍ／ｈ以上、より好適には６μｍ／ｈ以上１８μｍ／ｈ以下とする。典型的には、活性層および第２導電型の半導体層の成長温度は、第１導電型の第２の半導体層の選択成長の成長温度より、例えば２０〜４０℃以上低くする。
【００１３】
成長マスクは、第２の半導体層の成長時に、この成長マスク上の核生成が第１の半導体層上の核生成に比べて十分に少なく（言い換えれば、この成長マスク上の成長が阻害される）、選択成長が可能である限り、基本的にはどのような材料で形成してもよいが、典型的には、窒化シリコン（ＳｉＮ（特に、Ｓｉ３ Ｎ４ ））膜、酸化窒化シリコン（ＳｉＯＮ）膜、酸化シリコン（ＳｉＯ２ ）膜またはそれらの積層膜からなる。ただし、成長マスクとしては、これらのほかに、酸化アルミニム（Ａｌ２ Ｏ３ ）膜やタングステン（Ｗ）膜や上記の膜との積層膜などを用いてもよい。第２の半導体層を良好な尖塔形状、特に六角錐状の尖塔形状とする観点からは、好適には、少なくとも最表面が窒化シリコンからなる成長マスク、具体的には例えば窒化シリコン膜単層からなる成長マスクや、酸化シリコン膜上に窒化シリコン膜を積層した成長マスクなどが用いられる。
【００１４】
成長マスクの開口部は種々の形状とすることができるが、典型的には六角形や円形が用いられる。成長マスクの開口部の形状を六角形とする場合、この成長マスクを用いて成長される半導体層が六角形からずれて成長するのを防止する観点より、好適には、その六角形の一辺は〈１−１００〉方向または〈１１−２０〉方向に垂直になるようにする。
【００１５】
成長マスクの開口部の大きさ（基板の主面に平行な方向の最大寸法）は、素子の占有面積の低減を図る観点からは小さい方が好ましいが、小さ過ぎると第２の半導体層の選択成長の際に転位や積層欠陥などの結晶欠陥が発生しやすくなるので、これらを考慮すると一般的には、半導体発光素子の大きさの１／４倍以上１倍以下とし、具体的には、例えば、２μｍ以上１３μｍ以下、小さめにする場合には典型的には２μｍ以上５μｍ以下、好適には２．５μｍ以上３．５μｍ以下とし、大きめにする場合には典型的には７μｍ以上１３μｍ以下、好適には９μｍ以上１１μｍ以下とする。
【００１６】
第２の半導体層は、典型的には、成長マスクの開口部よりも横方向に広がるように選択成長させるが、必ずしもそのようにする必要はなく、開口部に収まるようにしてもよい。
また、第２の半導体層は、典型的には、尖塔形状が形成されるように選択成長させるが、第２の半導体層をその頂部に基板とほぼ平行な結晶面が形成されるように選択成長させた後、この頂部の上にアンドープの半導体層を成長させるようにしてもよい。このようにすれば、第２導電型の半導体層上に第２の電極を形成するとともに、第１の半導体層および第２の半導体層からなる第１導電型の半導体層に第１の電極を形成し、これらの第１の電極および第２の電極間に電流を流す場合、凸形状の結晶部の頂部に成長したこのアンドープの半導体層が電流阻止領域となり、この部分には電流が流れないようにすることができる。結晶部の頂部の結晶性は一般に他の部分に比べて劣るので、このように結晶部の頂部を避けて電流を流すことができることにより、良好な結晶性の部分のみを通って電流が流れ、ひいては発光効率の向上を図ることができる。
【００１７】
また、成長マスクは、選択成長終了後もそのまま残しておくのが一般的であるが、選択成長終了後に除去してもよい。この場合、成長マスクの開口部における第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、第２の半導体層を覆うように、少なくとも活性層および第２導電型の半導体層を順次成長させる工程との間に、成長マスクを除去する工程を有する。
上記のほか、この第２の発明においては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。
【００１８】
この発明の第３の発明は、
一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された集積型半導体発光装置である。
【００１９】
凸形状の結晶部の傾斜結晶面を互いに傾斜角が異なる複数の結晶面からなる良好な凸面とする観点より、好適には、成長マスクの開口部の大きさは、一般的には半導体発光素子の大きさの１／４倍以上１倍以下とし、具体的には、例えば、２μｍ以上１３μｍ以下、小さめにする場合には典型的には２μｍ以上５μｍ以下、好適には２．５μｍ以上３．５μｍ以下とし、大きめにする場合には典型的には７μｍ以上１３μｍ以下、好適には９μｍ以上１１μｍ以下とする。成長マスクの開口部の間隔は、一般的には半導体発光素子の大きさの２倍以上、具体的には、例えば１０μｍ以上、好適には１３μｍ以上、典型的には１３μｍ以上３０μｍ以下とする。
【００２０】
ここで、集積型半導体発光装置はその用途を問わないが、典型的な用途を挙げると、画像表示装置や照明装置などである。また、この集積型半導体発光装置には、同一基板上に複数の半導体発光素子をモノリシックに形成したもののほか、同一基板上にモノリシックに形成された複数の半導体発光素子を個々に分離し、これらの半導体発光素子を他の基台上にマウントしたものも含まれる。
【００２１】
この発明の第４の発明は、
一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された集積型半導体発光装置の製造方法であって、
基板上に第１導電型の第１の半導体層を成長させる工程と、
第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
第２の半導体層を覆うように、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とするものである。
【００２２】
この発明の第５の発明は、
一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された画像表示装置である。
【００２３】
この発明の第６の発明は、
一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された画像表示装置の製造方法であって、
基板上に第１導電型の第１の半導体層を成長させる工程と、
第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
第２の半導体層を覆うように、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とするものである。
【００２４】
この発明の第７の発明は、
一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する一つの半導体発光素子または集積された複数の半導体発光素子を有する照明装置である。
【００２５】
この発明の第８の発明は、
一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する一つの半導体発光素子または集積された複数の半導体発光素子を有する照明装置の製造方法であって、
基板上に第１導電型の第１の半導体層を成長させる工程と、
第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
第２の半導体層を覆うように、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とするものである。
この発明の第３〜第８の発明においては、その性質に反しない限り、第１および第２の発明に関連して説明したことが成立する。
【００２６】
この発明の第９の発明は、
一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する
ことを特徴とする半導体発光素子である。
【００２７】
この発明の第１０の発明は、
一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する半導体発光素子の製造方法であって、
基板上に第１導電型の第１の半導体層を成長させる工程と、
第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
第２の半導体層を覆うように、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とするものである。
【００２８】
この発明の第１１の発明は、
一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された集積型半導体発光装置である。
【００２９】
この発明の第１２の発明は、
一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された集積型半導体発光装置の製造方法であって、
基板上に第１導電型の第１の半導体層を成長させる工程と、
第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
第２の半導体層を覆うように、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とするものである。
【００３０】
この発明の第１３の発明は、
一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された画像表示装置である。
【００３１】
この発明の第１４の発明は、
一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された画像表示装置の製造方法であって、
基板上に第１導電型の第１の半導体層を成長させる工程と、
第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
第２の半導体層を覆うように、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とするものである。
【００３２】
この発明の第１５の発明は、
一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する一つの半導体発光素子または集積された複数の半導体発光素子を有する照明装置である。
【００３３】
この発明の第１６の発明は、
一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
第１導電型の半導体層と電気的に接続された第１の電極と、
結晶部上の第２導電型の半導体層上に設けられ、第２導電型の半導体層と電気的に接続された第２の電極とを有する一つの半導体発光素子または集積された複数の半導体発光素子を有する照明装置の製造方法であって、
基板上に第１導電型の第１の半導体層を成長させる工程と、
第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
成長マスクの開口部における第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
第２の半導体層を覆うように、少なくとも活性層および第２導電型の半導体層を順次成長させる工程とを有する
ことを特徴とするものである。
この発明の第９〜第１６の発明において、全体としてほぼ凸面をなす傾斜結晶面には、部分的に平面が含まれることもある。
この発明の第９〜第１６の発明においては、その性質に反しない限り、第１および第２の発明に関連して説明したことが成立する。
【００３４】
上述のように構成されたこの発明によれば、所定部分に開口部を有する成長マスクを用いて第１導電型の半導体層を選択成長させることにより、互いに傾斜角が異なる複数の結晶面からなり、全体として良好な凸面をなす傾斜結晶面、あるいは、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を形成することができる。そして、この結晶部を覆うように、少なくとも活性層および第２導電型の半導体層を順次成長させることにより、発光素子構造を形成することができる。この場合、第２導電型の半導体層も、互いに傾斜角が異なる複数の結晶面からなり、全体として良好な凸面をなす傾斜結晶面、あるいは、全体としてほぼ凸面をなす傾斜結晶面を有する。このため、素子の駆動時には、この第２導電型の半導体層の凸面あるいはほぼ凸面をなす傾斜結晶面での反射により、活性層から生じる光を効率よく外部に取り出すことができる。また、Ｓ面からなる傾斜結晶面を有する結晶部を形成する場合に比べて結晶部の大きさを小さくすることができ、したがってこの結晶部上に活性層および第２導電型の半導体層を順次成長させることにより形成される発光素子構造も小さくすることができる。さらに、光の取り出し方向を主面に垂直に近づけることができるため、発光部分以外の部分にブラックマスクなどを設けても光が遮られにくくなる。
【００３５】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
図１〜図４はこの発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を工程順に示し、各図のＡは平面図、Ｂは断面図である。
【００３６】
この第１の実施形態においては、図１に示すように、まず、例えば主面がＣ＋面であるサファイア基板１１を用意し、サーマルクリーニングなどによりその表面を清浄化した後、このサファイア基板１１上に、例えば有機金属化学気相成長（ＭＯＣＶＤ）法により、ｎ型不純物として例えばＳｉがドープされたｎ型ＧａＮ層１２を成長させる。このｎ型ＧａＮ層１２は、可能な限り結晶欠陥、特に貫通転位が少ないものが望ましく、その厚さは例えば２μｍ程度以上あれば通常は足りる。低欠陥のｎ型ＧａＮ層１２の形成方法としては種々の方法があるが、一般的な方法として、サファイア基板１１上に、まず例えば５００℃程度の低温でＧａＮバッファ層やＡｌＮバッファ層（図示せず）を成長させ、その後１０００℃程度まで昇温して結晶化してから、その上にｎ型ＧａＮ層１２を成長させる方法がある。この場合、ＧａＮバッファ層やＡｌＮバッファ層を成長させた後、まずアンドープＧａＮ層を成長させ、その後にｎ型ＧａＮ層１２を成長させるようにしてもよい。
【００３７】
次に、ｎ型ＧａＮ層１２の全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより、好適にはプラズマＣＶＤ法により、例えば厚さが２００ｎｍ程度のＳｉＯ２ 膜および例えば厚さが１０ｎｍ程度のＳｉＮ膜（特に、Ｓｉ３ Ｎ４ 膜）を順次形成した後、その上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ４ やＣＨＦ３ などのフッ素を含むエッチングガスを用いたＲＩＥ法によりＳｉＮ膜およびＳｉＯ２ 膜をエッチングし、パターニングして、素子形成位置に所定の開口部１３を有する成長マスク１４を形成する。この開口部１３の形状は、その一辺が〈１−１００〉方向または〈１１−２０〉方向に垂直な六角形とする。この開口部１３の大きさＤは必要に応じて決められるが、一般的には２〜１３μｍ、ここでは例えば３μｍである。図１においては開口部１３は１個だけ図示されているが、実際にはアレイ状に複数個形成されている。開口部１３の配列の一例を図５に示す。図５において、Ｐは開口部１３のピッチである。ピッチＰは一般的には１０μｍ以上、ここでは例えば１４μｍである。
【００３８】
次に、図２に示すように、この成長マスク１４を用い、その開口部１３におけるｎ型ＧａＮ層１２上にｎ型不純物として例えばＳｉがドープされたｎ型ＧａＮ層１５を選択成長させる。この時の成長温度は例えば９４０℃とし、成長速度はプレーナ成長換算で、好適には６〜１８μｍ／ｈ、例えば１１．０〜１１．３μｍ／ｈという非常に速い成長速度にする。この選択成長の際には、ｎ型ＧａＮ層１２との界面近傍における成長を穏やかにするため、成長温度を９４０℃よりも低くし、成長速度を低くして成長させるようにしてもよいが、ｎ型ＧａＮ層１２との界面近傍の部分を除く大部分の成長は成長温度を９４０℃とし、成長速度をプレーナ成長換算で１１．０〜１１．３μｍ／ｈという非常に速い成長速度に設定して行う。この選択成長により、六角錐状の尖塔形状のｎ型ＧａＮ層１５が得られる。この尖塔形状のｎ型ＧａＮ層１５の６面は、サファイア基板１１の主面に対して傾斜しかつ互いに傾斜角が異なる複数の（一般的には、多くの、あるいは無数の）結晶面からなるが、この例では簡単にするため、四つの結晶面Ｆ１ 、Ｆ２ 、Ｆ３ 、Ｆ４ からなり、全体として凸面をなす傾斜結晶面となっているものとする。この場合、これらの結晶面Ｆ１ 、Ｆ２ 、Ｆ３ 、Ｆ４ の傾斜角はｎ型ＧａＮ層１５の底辺から頂点に向かって段階的に小さくなっており、頂点を含む最上部の結晶面Ｆ４ の傾斜角は例えば６２〜６３度、底辺を含む最下部の結晶面Ｆ１ の傾斜角は例えば７４〜８２度である。ここで、全体として凸面をなすこの傾斜結晶面を構成する各結晶面はいずれもＳ面または実質的にＳ面とみなすことができるものであり、これに対応して、ｎ型ＧａＮ層１５は結晶方位が互いに微小角異なる複数の単結晶の集合体となっている。このｎ型ＧａＮ層１５の大きさは必要に応じて決められるが、この場合には開口部１３の大きさより大きく選ばれ、具体的には開口部１３の大きさの３倍程度に選ばれる。
【００３９】
上述のようにしてｎ型ＧａＮ層１５を成長させた後、引き続いて、図３に示すように、サファイア基板１１上に、例えばＩｎＧａＮ系の活性層１６およびｐ型不純物として例えばＭｇがドープされたｐ型ＧａＮ層１７を順次成長させる。このようにして、六角錐状の尖塔形状のｎ型ＧａＮ層１５とその傾斜結晶面に成長した活性層１６およびｐ型ＧａＮ層１７とにより、ダブルヘテロ構造の発光ダイオード構造が形成される。この後、例えば、窒素雰囲気中において８５０℃程度の温度でアニールすることにより、ｐ型ＧａＮ層１７中のＭｇの活性化を行う。活性層１６およびｐ型ＧａＮ層１７の厚さは必要に応じて決められるが、活性層１６の厚さは例えば３ｎｍ（成長後の活性層１６の厚さは通常、上から下にかけて幾分、分布を持っている）、ｐ型ＧａＮ層１７の厚さは、動作電圧低減の観点からは発光特性を損ねない限りできるだけ薄くする方が望ましく、例えば０．２μｍであるが、例えば０．０５μｍにすると動作電圧を３Ｖ以下にすることができる。これらのＧａＮ系半導体層の成長温度は、例えば、活性層１６は６５０〜８００℃、具体的には例えば７４０℃、ｐ型ＧａＮ層１７は活性層１６の特性を損なわない範囲で高めの温度、例えば８８０〜９４０℃、具体的には例えば９００℃とする。活性層１６は、例えば、単一のＩｎＧａＮ層からなるものであっても、例えばＩｎ組成が互いに異なる二つのＩｎＧａＮ層を交互に積層した多重量子井戸構造であってもよく、それらのＩｎ組成は、発光波長をどの波長に設定するかに応じて決められる。また、ｐ型ＧａＮ層１７においては、好適には、その最上層のＭｇ濃度を、後述のｐ側電極と良好なオーミック接触を取ることができるように上昇させる。ただし、ｐ型ＧａＮ層１７上に、オーミック接触をより取り易い、ｐ型不純物として例えばＭｇがドープされたｐ型ＩｎＧａＮ層をｐ型コンタクト層として成長させ、その上にｐ側電極を形成してもよい。
発光素子構造の大きさＷは例えば１０μｍ程度である（図３参照）。
【００４０】
上記のＧａＮ系半導体層の成長原料は、例えば、Ｇａの原料としてはトリメチルガリウム（（ＣＨ３ ）３ Ｇａ、ＴＭＧ）、Ａｌの原料としてはトリメチルアルミニウム（（ＣＨ３ ）３ Ａｌ、ＴＭＡ）、Ｉｎの原料としてはトリメチルインジウム（（ＣＨ３ ）３ Ｉｎ、ＴＭＩ）を、Ｎの原料としてはＮＨ３ を用いる。ドーパントについては、ｎ型ドーパントとしては例えばシラン（ＳｉＨ４ ）を、ｐ型ドーパントとしては例えばビス＝メチルシクロペンタジエニルマグネシウム（（ＣＨ３ Ｃ５ Ｈ４ ）２ Ｍｇ）あるいはビス＝シクロペンタジエニルマグネシウム（（Ｃ５ Ｈ５ ）２ Ｍｇ）を用いる。
【００４１】
また、上記のＧａＮ系半導体層の成長時のキャリアガス雰囲気としては、ｎ型ＧａＮ層１２およびｎ型ＧａＮ層１５はＮ２ とＨ２ との混合ガス、活性層１６はＮ２ ガス雰囲気、ｐ型ＧａＮ層１７はＮ２ とＨ２ との混合ガスを用いる。この場合、活性層１６の成長ではキャリアガス雰囲気をＮ２ 雰囲気としており、キャリアガス雰囲気にＨ２ が含まれないので、Ｉｎが脱離するのを抑えることができ、活性層１６の劣化を防止することができる。また、ｐ型ＧａＮ層１７の成長時にはキャリアガス雰囲気をＮ２ とＨ２ との混合ガス雰囲気としているので、これらのｐ型層を良好な結晶性で成長させることができる。
【００４２】
次に、上述のようにしてＧａＮ系半導体層を成長させたサファイア基板１１をＭＯＣＶＤ装置から取り出す。
次に、基板全面に例えば真空蒸着法によりＮｉ膜、Ａｇ膜（またはＰｔ膜）およびＡｕ膜を順次形成した後、その上にリソグラフィーにより所定形状のレジストパターンを形成し、このレジストパターンをマスクとしてＮｉ膜、Ａｇ膜およびＡｕ膜をエッチングする。これによって、図４に示すように、六角錐状の尖塔形状のｎ型ＧａＮ層１５の上に成長した活性層１６およびｐ型ＧａＮ層１７の頂点を含む領域に、Ｎｉ／Ａｇ（またはＰｔ）／Ａｕ構造のｐ側電極１８が形成される。このｐ側電極１８の大きさは、後述のように駆動電流がｎ型ＧａＮ層１５などの欠陥領域をなるべく流れないように決められ、具体的には例えば４μｍ程度とする。
【００４３】
次に、成長マスク１４の所定部分をエッチング除去してこの部分にｎ型ＧａＮ層１２を露出させる。次に、基板全面に例えば真空蒸着法によりＴｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、その上にリソグラフィーにより所定形状のレジストパターンを形成し、このレジストパターンをマスクとしてＴｉ膜、Ｐｔ膜およびＡｕ膜をエッチングする。これによって、ｎ型ＧａＮ層１２にコンタクトしたＴｉ／Ｐｔ／Ａｕ構造のｎ側電極１９が形成される。
この後、上述のようにして発光ダイオード構造がアレイ状に形成された基板をＲＩＥによるエッチングやダイサーやエキシマレーザによる剥離などによりチップ化し、目的とするＧａＮ系発光ダイオードを得る。必要に応じて、発光ダイオード構造がアレイ状に形成された基板をチップ化する前に、基板表面を平坦に近く加工するようにしてもよい。
【００４４】
このようにして製造されたＧａＮ系発光ダイオードのｐ側電極１８とｎ側電極１９との間に電流を流して駆動したところ、活性層１６のＩｎ組成に応じて発光波長３８０〜６２０ｎｍの範囲、例えば発光波長４５０ｎｍで、サファイア基板１１を通した発光を確認することができた。また、発光効率が高く、発光出力は例えば駆動電流が２００μＡの時に４０μＷであった。
【００４５】
ここで、六角錐状の尖塔形状を有するｎ型ＧａＮ層１５の凸面をなす傾斜結晶面を構成する複数の結晶面のうちの結晶面Ｆ１ の傾斜角と発光効率との関係について説明する。すでに述べたように、結晶面Ｆ１ の傾斜角は例えば７４〜８２度であるが、この傾斜角が大きい方が発光効率が良くなる傾向がある。例えば、この傾斜角が７４度の場合には、ｎ型ＧａＮ層１５の成長厚がプレーナ成長換算で２μｍの時、開口部１３の大きさＤ＝１０μｍ、ピッチＰ＝２９μｍに対し、発光効率は１００ｍＷ／Ａであったのに対し、７６度の場合には、ｎ型ＧａＮ層１５の成長厚がプレーナ成長換算で２μｍの時、開口部１３の大きさＤ＝３μｍ、ピッチＰ＝１７μｍに対し、発光効率は２００ｍＷ／Ａ、８２度の場合には、ｎ型ＧａＮ層１５の成長厚がプレーナ成長換算で４μｍの時、開口部１３の大きさＤ＝３μｍ、ピッチＰ＝１７μｍに対し、発光効率は２１０ｍＷ／Ａであった。
【００４６】
次に、図５に示す成長マスク１４の開口部１３の大きさＤおよびピッチＰと発光効率との関係について説明する。Ｄ、Ｐ（単位はともにμｍ）の組み合わせを（Ｄ，Ｐ）と表し、Ｄを３〜１０μｍ、Ｐを１１〜２８μｍの範囲で変えた試料を多数作製し、それぞれに対してｎ型ＧａＮ層１５の選択成長を行った。その結果、ピッチＰが大きい方が、ｎ型ＧａＮ層１５が良好な傾斜結晶面を有する尖塔形状となり、発光効率が高くなる傾向があり、大きさＤは小さい方が発光効率が高くなる傾向にあった。また、この時の光の取り出しの様子を観察した所、素子の中心部だけでなく側面も含めた全体から多くの発光が生じているように見られた。
【００４７】
図６に六角錐状の尖塔形状のｎ型ＧａＮ層１５の走査型電子顕微鏡（ＳＥＭ）写真を示す。ここで、成長マスク１４の開口部１３の大きさＤ＝３μｍ、ピッチＰ＝１０μｍである。比較のために、従来のＳ面からなる傾斜結晶面を有する六角錐状のｎ型ＧａＮ層のＳＥＭ写真を図７に示す。ここで、成長マスク１４の開口部１３の大きさＤ＝１０μｍ、ピッチＰ＝２９μｍである。
【００４８】
また、図８に成長マスク１４の開口部１３の大きさＤ＝３μｍ、ピッチＰ≒１７μｍの場合のｎ型ＧａＮ層１５のＳＥＭ写真を示す。さらに、図９に成長マスク１４の開口部１３の大きさＤ＝３μｍ、ピッチＰ≒２８μｍの場合のｎ型ＧａＮ層１５のＳＥＭ写真（倍率は図８の１／２であることに注意）を示す。図８および図９より、ピッチＰが約１７μｍの場合よりも約２８μｍの場合の方が成長マスク１４に近い部分の六角錐状の尖塔形状のｎ型ＧａＮ層１５の傾斜角がより大きくなっていることが分かる。
【００４９】
この第１の実施形態によれば、次のような多くの利点を得ることができる。
図１０に示すように、ｎ型ＧａＮ層１５の成長時にはその内部に転位２０や積層欠陥２１が発生し、それらが活性層１６を横切る所もあるが、少なくともｎ型ＧａＮ層１５の頂点に近い部分では転位２０や積層欠陥２１が消滅している。そこで、この第１の実施形態においては、ｐ側電極１８とｎ側電極１９との間に駆動電流を流した時、駆動電流がｎ型ＧａＮ層１５などの欠陥領域を流れないようにｐ側電極１２の大きさを決めている。このため、発光効率が極めて高く、信頼性にも優れたＧａＮ系発光ダイオードを得ることができる。
【００５０】
また、この第１の実施形態においては、サファイア基板１１の主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面（結晶面Ｆ１ 、Ｆ２ 、Ｆ３ 、Ｆ４ ）からなり、全体として凸面をなす傾斜結晶面を有する六角錐状の尖塔形状のｎ型ＧａＮ層１５を成長させ、その上に活性層１６およびｐ型ＧａＮ層１７を成長させていることにより、ｐ型ＧａＮ層１７もｎ型ＧａＮ層１５と同様の傾斜結晶面を有する。このため、ｐ側電極１８とｎ側電極１９との間に駆動電流を流した時に活性層１６から生じる光のうちｐ型ＧａＮ層１７側に進む光は、このｐ型ＧａＮ層１７の外面で反射されてサファイア基板１１側に進む。一方、活性層１６から生じる光のうちｎ型ＧａＮ層１５の内部に進む光はそのままサファイア基板１１側に進む。この結果、活性層１６から生じる光をサファイア基板１１を通して効率良く外部に取り出すことができ、高い発光効率を得ることができる。
【００５１】
さらに、この第１の実施形態によるＧａＮ系発光ダイオードは、図２１に示す従来のＧａＮ系発光ダイオードに比べて、素子１個当たりの占有面積を極めて小さくすることができる。例えば、従来のＧａＮ系発光ダイオードの六角錐状の発光素子構造の大きさは２０μｍ程度であるのに対し、この第１の実施形態によるＧａＮ系発光ダイオードの六角錐状の尖塔形状の発光素子構造の大きさは１０μｍ程度と極めて小さい。
【００５２】
また、ｐ側電極１８として、反射率の高いＡｇ膜を含むＮｉ／Ａｇ／Ａｕ構造のものを用いているため、このｐ側電極１８が形成された、六角錐状の尖塔形状のｐ型ＧａＮ層１７の上部での反射率を高くすることができ、それによって光の取り出し効率をさらに高くすることができ、発光効率をさらに高くすることができる。
【００５３】
さらに、この第１の実施形態によれば、光の取り出し方向を基板面に対して垂直に近くすることができる。すなわち通常、面上の発光素子からの発光の分布はランバーティアン（Ｌａｍｂｅｒｔｉａｎ）といい、完全拡散面ともいう。このような時、発光はどの方向から見ても等方的であるが、ブラックマスクなどを設けるとその方向にも光が行くので、前方に光を取り出したい時はレンズを必要とするが、この第１の実施形態によれば、成長のみで光の取り出し方向を調整することができる。
【００５４】
次に、この発明の第２の実施形態によるＧａＮ系発光ダイオードについて説明する。
この第２の実施形態においては、第１の実施形態と同様に工程を進めてｐ型ＧａＮ層１７まで成長させた後、このｐ型ＧａＮ層１７上にｐ側電極１８を形成する。次に、サファイア基板１１の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板１１から、ｎ型ＧａＮ層１２から上の部分を剥離する。次に、このようにして剥離されたｎ型ＧａＮ層１２の裏面をエッチングなどにより平坦化した後、図１２に示すように、ｎ型ＧａＮ層１２の裏面にｎ側電極１９を形成する。このｎ側電極１９は例えばＩＴＯなどからなる透明電極としてもよく、この場合は六角錐状の尖塔形状の部分に対応する部分を含むｎ型ＧａＮ層１２の裏面の広い面積にわたってｎ側電極１９を形成することができる。また、このｎ側電極１９をＴｉ／Ｐｔ／Ａｕ構造の金属積層膜により形成する場合には、ｎ型ＧａＮ層１２を通して外部に光が放射されるようにするため、図１３に示すように、六角錐状の尖塔形状のｎ型ＧａＮ層１５に対応する部分におけるｎ側電極１９に開口部１９ａを設ける。
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００５５】
次に、この発明の第３の実施形態による画像表示装置について説明する。この画像表示装置を図１４に示す。
図１４に示すように、この画像表示装置においては、サファイア基板１１の面内の互いに直交するｘ方向およびｙ方向にＧａＮ系発光ダイオードが規則的に配列され、ＧａＮ系発光ダイオードの二次元アレイが形成されている。各ＧａＮ系発光ダイオードの構造は、例えば第１の実施形態と同様である。
ｙ方向には、赤色（Ｒ）発光用のＧａＮ系発光ダイオード、緑色（Ｇ）発光用のＧａＮ系発光ダイオードおよび青色（Ｂ）発光用のＧａＮ系発光ダイオードが隣接して配列され、これらの３つのＧａＮ系発光ダイオードにより１画素が形成されている。ｘ方向に配列された赤色発光用のＧａＮ系発光ダイオードのｐ側電極１８同士は配線２２により互いに接続され、同様に、ｘ方向に配列された緑色発光用のＧａＮ系発光ダイオードのｐ側電極１８同士は配線２３により互いに接続され、ｘ方向に配列された青色発光用のＧａＮ系発光ダイオードのｐ側電極１８同士は配線２４により互いに接続されている。一方、ｎ側電極１９はｙ方向に延在しており、ｙ方向に配列されたＧａＮ系発光ダイオードの共通電極となっている。
【００５６】
このように構成された単純マトリクス方式の画像表示装置においては、表示すべき画像の信号に応じて配線２２〜２４とｎ側電極１９とを選択し、選択された画素の選択されたＧａＮ系発光ダイオードに電流を流して駆動し、発光を起こさせることにより、画像を表示することができる。
この第３の実施形態によれば、各ＧａＮ系発光ダイオードが第１の実施形態によるＧａＮ系発光ダイオードと同様な構成を有することにより発光効率が高いため、高輝度のフルカラー画像表示装置を実現することができる。
【００５７】
次に、この発明の第４の実施形態による照明装置について説明する。この照明装置は図１４に示す画像表示装置と同様な構成を有する。
この照明装置においては、照明光の色に応じて配線２２〜２４とｎ側電極１９とを選択し、選択された画素の選択されたＧａＮ系発光ダイオードに電流を流して駆動し、発光を起こさせることにより、照明光を発生させることができる。
この第４の実施形態によれば、各ＧａＮ系発光ダイオードが第１の実施形態によるＧａＮ系発光ダイオードと同様な構成を有することにより発光効率が高いため、高輝度の照明装置を実現することができる。
【００５８】
次に、この発明の第５の実施形態によるＧａＮ系発光ダイオードについて説明する。このＧａＮ系発光ダイオードを図１５に示す。
この第５の実施形態においては、第１の実施形態と同様にしてＧａＮ系発光ダイオードを製造するが、成長マスク１４の開口部１３の大きさＤ＝１０μｍ、ピッチＰ＝２８μｍとすることが第１の実施形態と異なる。この場合、発光素子構造の大きさＷ＝１３μｍである。
【００５９】
この第５の実施形態によれば、成長マスク１４の開口部１３の大きさＤが１０μｍと比較的大きいことにより、ｎ型ＧａＮ層１５の選択成長時に転位２０や積層欠陥２１が発生する領域が小さくなり、これらの結晶欠陥が発光に及ぼす影響を小さくすることができる。これにより、発光効率が高く、信頼性にも優れたＧａＮ系発光ダイオードを得ることができる。発光出力としては、例えば、駆動電流２００μＡの時に２５μＷを得ることができる。これに加えて、第１の実施形態と同様な他の利点を得ることもできる。
【００６０】
次に、この発明の第６の実施形態によるＧａＮ系発光ダイオードについて説明する。このＧａＮ系発光ダイオードを図１６に示す。
この第６の実施形態においては、第１の実施形態と同様にして開口部１３を有する成長マスク１４を形成するが、第１の実施形態と異なり、開口部１３の大きさＤ＝１０μｍ、ピッチＰ＝２８μｍとする。次に、この成長マスク１４を用いてｎ型ＧａＮ層１５を選択成長させる。この時の成長温度は例えば１０２０℃とし、成長速度をプレーナ成長換算で４μｍ／ｈにする。この選択成長の際には、ｎ型ＧａＮ層１２との界面近傍における成長を穏やかにするため、成長温度を１０２０℃よりも低くし、成長速度を低くして成長させるようにしてもよいが、ｎ型ＧａＮ層１２との界面近傍の部分を除く大部分の成長は成長温度を１０２０℃とし、成長速度をプレーナ成長換算で４μｍ／ｈに設定して行う。この後、成長速度を０．５μｍ／ｈ程度に落として成長を行う。これによって、図１６に示すように、全体として凸面をなす傾斜結晶面を有する尖塔形状のｎ型ＧａＮ層１５が成長する。この場合、この傾斜結晶面は、このｎ型ＧａＮ層１５の下部の側面に形成される、Ｍ面またはそれより傾斜角が少し小さい結晶面と、このｎ型ＧａＮ層１５の上部の側面に形成されるＳ面とからなる。
この後、第１の実施形態と同様にして工程を進め、図１６に示すＧａＮ系発光ダイオードを製造する。この場合、発光素子構造の大きさＷ＝１３μｍである。
この第６の実施形態によれば、第１の実施形態および第２の実施形態と同様な利点を得ることができる。発光出力としては、例えば、駆動電流２００μＡの時に２５μＷを得ることができる。
【００６１】
次に、この発明の第７の実施形態によるＧａＮ系発光ダイオードについて説明する。このＧａＮ系発光ダイオードを図１７に示す。
この第７の実施形態においては、第１の実施形態と同様にして開口部１３を有する成長マスク１４を形成するが、開口部１３の大きさＤ＝１０μｍ、ピッチＰ＝２８μｍとする。次に、第１の実施形態と同様にして、この成長マスク１４を用いてｎ型ＧａＮ層１５を選択成長させ、さらにその上に活性層１６およびｐ型ＧａＮ層１７を成長させるが、ここではこの活性層１６を障壁層１６ａ、井戸層１６ｂ、障壁層１６ｃ、井戸層１６ｄおよび障壁層１６ｅからなるＭＱＷ構造とする。これらの障壁層１６ａ、井戸層１６ｂ、障壁層１６ｃ、井戸層１６ｄおよび障壁層１６ｅは、例えばＩｎＧａＮ層により構成する。この場合、発光素子構造の大きさＷ＝１３μｍである。
【００６２】
この後、第１の実施形態と同様にして工程を進め、図１７に示すＧａＮ系発光ダイオードを製造する。
この第７の実施形態によれば、第１の実施形態および第２の実施形態と同様な利点を得ることができる。発光出力としては、例えば、駆動電流２００μＡの時に８０μＷを得ることができる。
【００６３】
次に、この発明の第８の実施形態によるＧａＮ系発光ダイオードについて説明する。このＧａＮ系発光ダイオードを図１８に示す。
この第８の実施形態においては、第１の実施形態と同様にして開口部１３を有する成長マスク１４を形成するが、第１の実施形態と異なり、開口部１３の大きさＤ＝１０μｍ、ピッチＰ＝２８μｍとする。次に、この成長マスク１４を用いてｎ型ＧａＮ層１５を選択成長させる。この時の成長温度は例えば９４０℃とし、成長速度をプレーナ成長換算で１１．０〜１１．３μｍ／ｈという非常に速い成長速度にする。この選択成長の際には、ｎ型ＧａＮ層１２との界面近傍における成長を穏やかにするため、成長温度を９４０℃よりも低くし、成長速度を低くして成長させるようにしてもよいが、ｎ型ＧａＮ層１２との界面近傍の部分を除く大部分の成長は成長温度を９４０℃とし、成長速度をプレーナ成長換算で１１．０〜１１．３μｍ／ｈという非常に速い成長速度に設定して行う。この後、成長速度を０．５μｍ／ｈ程度に落として成長を行う。これによって、図１８に示すように、全体として凸面をなす傾斜結晶面を有し、頂点部分の上面がＣ面またはＣ面類似の結晶面からなる六角錐台状の尖塔形状のｎ型ＧａＮ層１５が成長する。次に、このｎ型ＧａＮ層１５の頂点部分に例えば９４０℃の成長温度でアンドープＧａＮ層２２を例えば１１．０〜１１．３μｍ／ｈの成長速度で六角錐が閉じるように例えば厚さ１００ｎｍ程度成長させる。このアンドープＧａＮ層２２は電流素子領域となる。
【００６４】
この後、第１の実施形態と同様にして工程を進め、図１８に示すＧａＮ系発光ダイオードを製造する。この場合、発光素子構造の大きさＷ＝１３μｍである。この第１の実施形態によれば、第１の実施形態および第２の実施形態と同様な利点を得ることができる。この場合特に、アンドープＧａＮ層２２が電流素子領域となることにより、駆動電流が結晶性の悪い部分を通るのを避けることができるため、発光効率のより一層の向上を図ることができる。発光出力としては、例えば、駆動電流２００μＡの時に８０μＷを得ることができる。
【００６５】
次に、この発明の第９の実施形態によるＧａＮ系発光ダイオードについて説明する。このＧａＮ系発光ダイオードを図１９に示す。
この第９の実施形態においては、第１の実施形態と同様にして開口部１３を有する成長マスク１４を形成するが、第１の実施形態と異なり、開口部１３の形状を一つの最大寸法方向に延びた細長い六角形とし、その最大寸法を例えば３０μｍ、この最大寸法方向に垂直な方向の最小寸法を例えば１０μｍとする。開口部１３のピッチＰは例えば２８μｍとする。次に、この成長マスク１４を用いてｎ型ＧａＮ層１５を選択成長させる。この時の成長温度は例えば９４０℃とし、成長速度をプレーナ成長換算で１１．０〜１１．３μｍ／ｈという非常に速い成長速度にする。この選択成長の際には、ｎ型ＧａＮ層１２との界面近傍における成長を穏やかにするため、成長温度を９４０℃よりも低くし、成長速度を低くして成長させるようにしてもよいが、ｎ型ＧａＮ層１２との界面近傍の部分を除く大部分の成長は成長温度を９４０℃とし、成長速度をプレーナ成長換算で１１．０〜１１．３μｍ／ｈという非常に速い成長速度に設定して行う。これによって、図１９に示すように、成長マスク１４の開口部１３の最小寸法方向に沿った断面で見たとき、この断面に垂直な方向に広がり、全体として凸面をなす傾斜結晶面を有する尖塔形状のｎ型ＧａＮ層１５が成長する。
【００６６】
この後、第１の実施形態と同様にして工程を進め、図１９に示すＧａＮ系発光ダイオードを製造する。この場合、発光素子構造の大きさＷ＝１３μｍである。この第９の実施形態によれば、第１の実施形態および第２の実施形態と同様な利点を得ることができる。発光出力としては、例えば、駆動電流２００μＡの時に２５μＷを得ることができる。
【００６７】
次に、この発明の第１０の実施形態によるＧａＮ系発光ダイオードについて説明する。このＧａＮ系発光ダイオードを図２０に示す。
この第１０の実施形態においては、第１の実施形態と同様にして開口部１３を有する成長マスク１４を形成するが、第１の実施形態と異なり、開口部１３の大きさＤ＝１０μｍ、ピッチＰ＝２８μｍとする。次に、この成長マスク１４を用いてｎ型ＧａＮ層１５を選択成長させる。この時の成長温度は例えば９４０℃とし、成長速度をプレーナ成長換算で１１．０〜１１．３μｍ／ｈという非常に速い成長速度にする。この選択成長の際には、ｎ型ＧａＮ層１２との界面近傍における成長を穏やかにするため、成長温度を９４０℃よりも低くし、成長速度を低くして成長させるようにしてもよいが、ｎ型ＧａＮ層１２との界面近傍の部分を除く大部分の成長は成長温度を９４０℃とし、成長速度をプレーナ成長換算で１１．０〜１１．３μｍ／ｈという非常に速い成長速度に設定して行う。
【００６８】
次に、成長マスク１４を例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ４ やＣＨＦ３ などのフッ素を含むエッチングガスを用いたＲＩＥ法によりエッチング除去する。
次に、ｎ型ＧａＮ層１５上に例えば９６０℃の成長温度で例えば１μｍ程度の厚さにｎ型ＧａＮ層（図示せず）を成長させた後、引き続いてその清浄な表面上に活性層１６およびｐ型ＧａＮ層１７を成長させる。この場合、発光素子構造の大きさＷ＝１３μｍである。
次に、第１の実施形態と同様にして工程を進め、ｐ側電極１８まで形成する。
【００６９】
次に、リソグラフィーにより、ｎ側電極形成領域を除いた領域のｐ型ＧａＮ層１７の表面を覆うレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして例えばＲＩＥ法によりｐ型ＧａＮ層１７および活性層１６をエッチングして開口部を形成し、この開口部にｎ型ＧａＮ層１２を露出させる。この後、レジストパターンを除去する。次に、基板全面に例えば真空蒸着法によりＴｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、その上にリソグラフィーにより所定形状のレジストパターンを形成し、このレジストパターンをマスクとしてＴｉ膜、Ｐｔ膜およびＡｕ膜をエッチングする。これによって、ｐ型ＧａＮ層１７および活性層１６に形成された開口部を通じてｎ型ＧａＮ層１２にコンタクトしたＴｉ／Ｐｔ／Ａｕ構造のｎ側電極１９が形成される。
【００７０】
この第１０の実施形態によれば、第１の実施形態および第２の実施形態と同様な利点を得ることができる。発光出力としては、例えば、駆動電流２００μＡの時に２５μＷを得ることができる。
【００７１】
これに加えて、この第１０の実施形態によれば、次のような利点を得ることもできる。すなわち、すでに述べた従来のＧａＮ系発光ダイオードでは、酸化シリコン（ＳｉＯ２ ）や窒化シリコン（ＳｉＮ）からなる成長マスクの開口部におけるｎ型ＧａＮ層上に基板の主面に対して傾斜した傾斜結晶面を有する六角錐形状のｎ型ＧａＮ層を選択成長し、成長マスクを残したままその傾斜結晶面上に活性層やｐ型ＧａＮ層などを成長させるところ、ｎ型ＧａＮ層の選択成長やその後のｐ型ＧａＮ層の成長は９００℃以上の高温で行われるため、この成長時に成長マスクの表面からシリコン（Ｓｉ）や酸素（Ｏ）が脱離し、これがその付近の成長層に取り込まれるという現象が起こる。この現象が及ぼす影響はｐ型ＧａＮ層の成長時に特に顕著であり、ＧａＮに対してｎ型不純物として働くＳｉが、ｐ型ＧａＮ層の成長時に成長層に取り込まれると、ｐ型になりにくく、ｐ型になったとしても、正孔濃度、移動度ともに激減することが明らかとなり、これが発光ダイオードの発光効率の向上を阻害する原因であることが判明した。さらに、この成長マスクの開口部を形成する際にはフォトリソグラフィー工程を必要とするが、その際にはレジストをマスク面に密着させて部分的に除去する工程が必要である。ところが、この除去時には、レジストが成長マスクの微小な間隙に残りやすく、その除去は極めて難しい。このため、後の高温成長時に、この残存レジストが不純物源となってｐ型ＧａＮ層などの特性を悪化させることもある。これに対し、この第１０の実施形態においては、活性層１６およびｐ型ＧａＮ層１７の成長前に成長マスク１４をエッチング除去しているため、活性層１６およびｐ型ＧａＮ層１７の成長時に成長マスク１４は存在せず、ｐ型ＧａＮ層１７の成長時に成長マスク１４からＳｉが脱離して成長層に取り込まれる問題が本質的に存在しない。また、レジストによる汚染の問題も本質的に存在しない。このため、十分にＭｇがドープされた低比抵抗のｐ型ＧａＮ層１７を得ることができ、ひいてはＧａＮ系発光ダイオードの発光効率のさらなる向上を図ることができる。
【００７２】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の第１〜第１０の実施形態において挙げた数値、材料、構造、形状、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状、基板、原料、プロセスなどを用いてもよい。
【００７３】
具体的には、例えば、上述の第１〜第１０の実施形態において、活性層１６の特性を向上させるために、その近傍に光閉じ込め特性に優れたＡｌＧａＮ層を設けたり、Ｉｎ組成の小さいＩｎＧａＮ層をなどを設けてもよい。また、必要に応じて、いわゆるボウイング（ｂｏｗｉｎｇ） によるバンドギャップの縮小効果を得るために、ＩｎＧａＮにＡｌを加えてＡｌＧａＩｎＮとしてもよい。さらに、必要に応じて、活性層１６とｎ型ＧａＮ層１２との間や活性層１６とｐ型ＧａＮ層１７との間に光導波層を設けてもよい。
【００７４】
また、上述の第１〜第１０の実施形態においては、サファイア基板を用いているが、必要に応じて、すでに述べたＳｉＣ基板、Ｓｉ基板などの他の基板を用いてもよい。更に、ＥＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）やペンデオなどの横方向結晶成長技術を利用して得られる低転位密度のＧａＮ基板を用いてもよい。
【００７５】
さらに、上述の第１〜第１０の実施形態において、ｐ型ＧａＮ層１７とｐ側電極１８との間に、活性層１６で発生した光の侵入長以下の厚さを有し、Ｎｉ、Ｐｄ、Ｃｏ、Ｓｂなどからなるコンタクト金属層を形成してもよい。このようにすることにより、コンタクト金属層による反射増強効果で、ＧａＮ系発光ダイオードの発光効率のより一層の向上を図ることができる。
【００７６】
また、上述の第３および第４の実施形態においては、サファイア基板１１上に複数のＧａＮ系発光ダイオードがモノリシックに形成されているが、サファイア基板１１上に複数のＧａＮ系発光ダイオードをモノリシックに形成した後、これらのＧａＮ系発光ダイオードを個々に分離し、これらを上述の第３および第４の実施形態と同じ配置で他の基台上にマウントし、さらにこれらの間を上述と同様に配線するようにしてもよい。
【００７７】
【発明の効果】
以上説明したように、この発明によれば、一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面、あるいは、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層の少なくともその傾斜結晶面上に少なくとも活性層および第２導電型の半導体層を順次積層して発光素子構造を形成することから、発光効率が極めて高く、素子１個当たりの占有面積も小さい半導体発光素子、集積型半導体発光装置、画像表示装置および照明装置を得ることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための平面図および断面図である。
【図２】この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための平面図および断面図である。
【図３】この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための平面図および断面図である。
【図４】この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法を説明するための平面図および断面図である。
【図５】この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法において成長マスクにアレイ状に形成する開口部を示す平面図である。
【図６】この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法において発光素子構造を形成した直後のＧａＮ加工基板の表面の状態を示す図面代用写真である。
【図７】この発明の第１の実施形態との比較例によるＧａＮ系発光ダイオードの製造方法において発光素子構造を形成した直後のＧａＮ加工基板の表面の状態を示す図面代用写真である。
【図８】この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法において発光素子構造を形成した直後のＧａＮ加工基板の表面の状態を示す図面代用写真である。
【図９】この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法において発光素子構造を形成した直後のＧａＮ加工基板の表面の状態を示す図面代用写真である。
【図１０】この発明の第１の実施形態によるＧａＮ系発光ダイオードの製造方法において発光素子構造を形成するＧａＮ系半導体層の成長時に導入される結晶欠陥の分布を示す断面図である。
【図１１】この発明の第１の実施形態により製造されたＧａＮ系発光ダイオードからの発光の様子を示す断面図である。
【図１２】この発明の第２の実施形態によるＧａＮ系発光ダイオードを示す断面図である。
【図１３】この発明の第２の実施形態によるＧａＮ系発光ダイオードをｎ側電極から見た斜視図である。
【図１４】この発明の第３の実施形態による画像表示装置を示す斜視図である。
【図１５】この発明の第５の実施形態によるＧａＮ系発光ダイオードを示す平面図および断面図である。
【図１６】この発明の第６の実施形態によるＧａＮ系発光ダイオードを示す平面図および断面図である。
【図１７】この発明の第７の実施形態によるＧａＮ系発光ダイオードを示す平面図および断面図である。
【図１８】この発明の第８の実施形態によるＧａＮ系発光ダイオードを示す平面図および断面図である。
【図１９】この発明の第９の実施形態によるＧａＮ系発光ダイオードを示す平面図および断面図である。
【図２０】この発明の第１０の実施形態によるＧａＮ系発光ダイオードを示す平面図および断面図である。
【図２１】従来のＧａＮ系発光ダイオードを示す平面図および断面図である。
【符号の説明】
１１…サファイア基板、１２…ｎ型ＧａＮ層、１３…開口部、１４…成長マスク、１５…活性層、１５…ｎ型ＧａＮ層、１６…ｐ型ＧａＮ層、１７・・・開口部、１８・・・ｐ側電極、１９・・・ｎ側電極、２０…転位、２１…積層欠陥、２２、２３、２４・・・配線

Claims (45)

  1. 一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する
    ことを特徴とする半導体発光素子。
  2. 上記結晶部はウルツ鉱型の結晶構造を有することを特徴とする請求項１記載の半導体発光素子。
  3. 上記結晶部は窒化物系ＩＩＩ−Ｖ族化合物半導体からなることを特徴とする請求項１記載の半導体発光素子。
  4. 上記第１導電型の半導体層、上記活性層および上記第２導電型の半導体層は窒化物系ＩＩＩ−Ｖ族化合物半導体からなることを特徴とする請求項１記載の半導体発光素子。
  5. 上記傾斜結晶面を構成する上記複数の結晶面はＳ面であることを特徴とする請求項２記載の半導体発光素子。
  6. 上記傾斜結晶面を構成する上記複数の結晶面の傾斜角は上記結晶部の底辺から頂点に向かって段階的に小さくなっていることを特徴とする請求項２記載の半導体発光素子。
  7. 上記傾斜結晶面を構成する上記複数の結晶面のうちの上記頂点を含む結晶面の傾斜角は６０度以上６５度以下であることを特徴とする請求項６記載の半導体発光素子。
  8. 上記結晶部は尖塔形状を有することを特徴とする請求項１記載の半導体発光素子。
  9. 上記結晶部は六角錐状の尖塔形状を有することを特徴とする請求項１記載の半導体発光素子。
  10. 上記結晶部は上記主面に平行な一方向に細長い形状を有することを特徴とする請求項１記載の半導体発光素子。
  11. 一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する半導体発光素子の製造方法であって、
    基板上に第１導電型の第１の半導体層を成長させる工程と、
    上記第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
    上記成長マスクの上記開口部における上記第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
    上記第２の半導体層を覆うように、少なくとも上記活性層および上記第２導電型の半導体層を順次成長させる工程とを有する
    ことを特徴とする半導体発光素子の製造方法。
  12. 上記成長マスクは窒化シリコン、酸化窒化シリコン、酸化シリコンまたはそれらの積層膜からなることを特徴とする請求項１１記載の半導体発光素子の製造方法。
  13. 上記成長マスクは少なくとも最表面が窒化シリコンからなることを特徴とする請求項１１記載の半導体発光素子の製造方法。
  14. 上記成長マスクの上記開口部の大きさを２μｍ以上１３μｍ以下とすることを特徴とする請求項１１記載の半導体発光素子の製造方法。
  15. 上記結晶部はウルツ鉱型の結晶構造を有することを特徴とする請求項１１記載の半導体発光素子の製造方法。
  16. 上記結晶部は窒化物系ＩＩＩ−Ｖ族化合物半導体からなることを特徴とする請求項１１記載の半導体発光素子の製造方法。
  17. 上記第１導電型の半導体層、上記第１の半導体層、上記第２の半導体層、上記活性層および上記第２導電型の半導体層は窒化物系ＩＩＩ−Ｖ族化合物半導体からなることを特徴とする請求項１１記載の半導体発光素子の製造方法。
  18. 上記傾斜結晶面を構成する上記複数の結晶面はＳ面であることを特徴とする請求項１４記載の半導体発光素子の製造方法。
  19. 上記傾斜結晶面を構成する上記複数の結晶面の傾斜角は上記結晶部の底辺から頂点に向かって段階的に小さくなっていることを特徴とする請求項１５記載の半導体発光素子の製造方法。
  20. 上記結晶部は尖塔形状を有することを特徴とする請求項１１記載の半導体発光素子の製造方法。
  21. 上記結晶部は六角錐状の尖塔形状を有することを特徴とする請求項１１記載の半導体発光素子の製造方法。
  22. 上記結晶部は上記主面に平行な一方向に細長い形状を有することを特徴とする請求項１１記載の半導体発光素子の製造方法。
  23. 上記選択成長の成長温度を９２０℃以上９６０℃以下とすることを特徴とする請求項１１記載の半導体発光素子の製造方法。
  24. 上記選択成長の成長速度を６μｍ／ｈ以上とすることを特徴とする請求項１１記載の半導体発光素子の製造方法。
  25. 上記活性層および上記第２導電型の半導体層の成長温度を上記第２の半導体層の選択成長の成長温度より低くすることを特徴とする請求項１１記載の半導体発光素子の製造方法。
  26. 上記第２の半導体層をその頂部に上記主面とほぼ平行な結晶面が形成されるように選択成長させた後、上記頂部の上にアンドープの半導体層を成長させるようにしたことを特徴とする請求項１１記載の半導体発光素子の製造方法。
  27. 上記成長マスクの上記開口部における上記第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、上記第２の半導体層を覆うように、少なくとも上記活性層および上記第２導電型の半導体層を順次成長させる工程との間に、上記成長マスクを除去する工程を有することを特徴とする請求項１１記載の半導体発光素子の製造方法。
  28. 一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された集積型半導体発光装置。
  29. 一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された集積型半導体発光装置の製造方法であって、
    基板上に第１導電型の第１の半導体層を成長させる工程と、
    上記第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
    上記成長マスクの上記開口部における上記第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
    上記第２の半導体層を覆うように、少なくとも上記活性層および上記第２導電型の半導体層を順次成長させる工程とを有する
    ことを特徴とする集積型半導体発光装置の製造方法。
  30. 上記成長マスクの上記開口部の大きさを上記半導体発光素子の大きさの１／４倍以上１倍以下とすることを特徴とする請求項２９記載の集積型半導体発光装置の製造方法。
  31. 上記成長マスクの上記開口部の間隔を上記半導体発光素子の大きさの２倍以上とすることを特徴とする請求項２９記載の集積型半導体発光装置の製造方法。
  32. 上記成長マスクの上記開口部の大きさを２μｍ以上１３μｍ以下とすることを特徴とする請求項２９記載の集積型半導体発光装置の製造方法。
  33. 上記成長マスクの上記開口部の間隔を１０μｍ以上とすることを特徴とする請求項２９記載の集積型半導体発光装置の製造方法。
  34. 一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された画像表示装置。
  35. 一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された画像表示装置の製造方法であって、
    基板上に第１導電型の第１の半導体層を成長させる工程と、
    上記第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
    上記成長マスクの上記開口部における上記第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
    上記第２の半導体層を覆うように、少なくとも上記活性層および上記第２導電型の半導体層を順次成長させる工程とを有する
    ことを特徴とする画像表示装置の製造方法。
  36. 一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する一つの半導体発光素子または集積された複数の半導体発光素子を有する照明装置。
  37. 一主面に、この主面に対して傾斜しかつ互いに傾斜角が異なる複数の結晶面からなり、全体として凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する一つの半導体発光素子または集積された複数の半導体発光素子を有する照明装置の製造方法であって、
    基板上に第１導電型の第１の半導体層を成長させる工程と、
    上記第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
    上記成長マスクの上記開口部における上記第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
    上記第２の半導体層を覆うように、少なくとも上記活性層および上記第２導電型の半導体層を順次成長させる工程とを有する
    ことを特徴とする照明装置の製造方法。
  38. 一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する
    ことを特徴とする半導体発光素子。
  39. 一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する半導体発光素子の製造方法であって、
    基板上に第１導電型の第１の半導体層を成長させる工程と、
    上記第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
    上記成長マスクの上記開口部における上記第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
    上記第２の半導体層を覆うように、少なくとも上記活性層および上記第２導電型の半導体層を順次成長させる工程とを有する
    ことを特徴とする半導体発光素子の製造方法。
  40. 一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された集積型半導体発光装置。
  41. 一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された集積型半導体発光装置の製造方法であって、
    基板上に第１導電型の第１の半導体層を成長させる工程と、
    上記第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
    上記成長マスクの上記開口部における上記第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
    上記第２の半導体層を覆うように、少なくとも上記活性層および上記第２導電型の半導体層を順次成長させる工程とを有する
    ことを特徴とする集積型半導体発光装置の製造方法。
  42. 一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された画像表示装置。
  43. 一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する複数の半導体発光素子が集積された画像表示装置の製造方法であって、
    基板上に第１導電型の第１の半導体層を成長させる工程と、
    上記第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
    上記成長マスクの上記開口部における上記第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
    上記第２の半導体層を覆うように、少なくとも上記活性層および上記第２導電型の半導体層を順次成長させる工程とを有する
    ことを特徴とする画像表示装置の製造方法。
  44. 一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する一つの半導体発光素子または集積された複数の半導体発光素子を有する照明装置。
  45. 一主面に、この主面に対して傾斜し、全体としてほぼ凸面をなす傾斜結晶面を有する凸形状の結晶部を有する第１導電型の半導体層と、
    少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第２導電型の半導体層と、
    上記第１導電型の半導体層と電気的に接続された第１の電極と、
    上記結晶部上の上記第２導電型の半導体層上に設けられ、上記第２導電型の半導体層と電気的に接続された第２の電極とを有する一つの半導体発光素子または集積された複数の半導体発光素子を有する照明装置の製造方法であって、
    基板上に第１導電型の第１の半導体層を成長させる工程と、
    上記第１の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
    上記成長マスクの上記開口部における上記第１の半導体層上に第１導電型の第２の半導体層を選択成長させる工程と、
    上記第２の半導体層を覆うように、少なくとも上記活性層および上記第２導電型の半導体層を順次成長させる工程とを有する
    ことを特徴とする照明装置の製造方法。
JP2003077703A 2003-03-20 2003-03-20 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 Abandoned JP2004288799A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2003077703A JP2004288799A (ja) 2003-03-20 2003-03-20 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
KR1020057019508A KR100991115B1 (ko) 2003-03-20 2003-04-16 부유법에 의한 수처리 장치
PCT/JP2004/001952 WO2004084318A1 (ja) 2003-03-20 2004-02-19 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
EP04712715A EP1605522A1 (en) 2003-03-20 2004-02-19 Semiconductor light-emitting element and method for manufacturing same; integrated semiconductor light-emitting device and method for manufacturing same; image display and method for manufacturing same; and illuminating device and method for manufacturing same
KR1020047018168A KR20050106356A (ko) 2003-03-20 2004-02-19 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법
CNB2004800003589A CN100442550C (zh) 2003-03-20 2004-02-19 半导体发光元件及其制法,集成半导体发光元件及其制法,图像显示装置及其制法,照明装置及其制法
US10/512,131 US7250320B2 (en) 2003-03-20 2004-02-19 Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illuminating device and manufacturing method thereof
TW093107109A TWI242892B (en) 2003-03-20 2004-03-17 Semiconductor light-emitting element, integrated semiconductor light-emitting device and method for manufacturing same; image display and method for manufacturing same; and illuminating device and method for manufacturing same
US11/691,299 US20070187704A1 (en) 2003-03-20 2007-03-26 Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illuminating device and manufacturing method thereof
US11/691,292 US20070190677A1 (en) 2003-03-20 2007-03-26 Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illuminating device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003077703A JP2004288799A (ja) 2003-03-20 2003-03-20 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004288799A true JP2004288799A (ja) 2004-10-14
JP2004288799A5 JP2004288799A5 (ja) 2006-01-19

Family

ID=33027957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003077703A Abandoned JP2004288799A (ja) 2003-03-20 2003-03-20 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法

Country Status (7)

Country Link
US (3) US7250320B2 (ja)
EP (1) EP1605522A1 (ja)
JP (1) JP2004288799A (ja)
KR (2) KR100991115B1 (ja)
CN (1) CN100442550C (ja)
TW (1) TWI242892B (ja)
WO (1) WO2004084318A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147679A (ja) * 2004-11-17 2006-06-08 Sony Corp 集積型発光ダイオード、集積型発光ダイオードの製造方法、発光ダイオードディスプレイおよび発光ダイオード照明装置
JP2006332650A (ja) * 2005-05-24 2006-12-07 Lg Electronics Inc ロッド型発光素子及びその製造方法
WO2007094490A1 (ja) * 2006-02-16 2007-08-23 Sumitomo Chemical Company, Limited ３族窒化物半導体発光素子及びその製造方法
JP2007288139A (ja) * 2006-03-24 2007-11-01 Sumitomo Chemical Co Ltd モノシリック発光デバイス及びその駆動方法
JP2008042176A (ja) * 2006-08-09 2008-02-21 Samsung Electro Mech Co Ltd 窒化物半導体の選択成長方法、窒化物発光素子及びその製造方法
JP2009543372A (ja) * 2006-07-10 2009-12-03 アルカテル−ルーセント ユーエスエー インコーポレーテッド 発光結晶構造体
KR100956456B1 (ko) 2008-01-31 2010-05-06 주식회사 에피밸리 3족 질화물 반도체 발광소자
US11387392B2 (en) 2018-12-25 2022-07-12 Nichia Corporation Light-emitting device and display device

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988429B2 (ja) * 2001-10-10 2007-10-10 ソニー株式会社 半導体発光素子、画像表示装置及び照明装置とその製造方法
JP3900273B2 (ja) * 2002-09-04 2007-04-04 ソニー株式会社 光学式ヘッド装置及び情報処理装置
JP2004288799A (ja) * 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US6986693B2 (en) * 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
US8294166B2 (en) * 2006-12-11 2012-10-23 The Regents Of The University Of California Transparent light emitting diodes
US20080149949A1 (en) * 2006-12-11 2008-06-26 The Regents Of The University Of California Lead frame for transparent and mirrorless light emitting diodes
JP4140606B2 (ja) * 2005-01-11 2008-08-27 ソニー株式会社 ＧａＮ系半導体発光素子の製造方法
KR100649769B1 (ko) * 2005-12-28 2006-11-27 삼성전기주식회사 반도체 발광 다이오드 및 그 제조 방법
US7982205B2 (en) * 2006-01-12 2011-07-19 National Institute Of Advanced Industrial Science And Technology III-V group compound semiconductor light-emitting diode
SG140473A1 (en) * 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
KR100755610B1 (ko) * 2006-09-12 2007-09-06 삼성전기주식회사 피라미드 구조를 갖는 질화물 반도체 발광소자 및 그 제조방법
WO2008079078A1 (en) * 2006-12-22 2008-07-03 Qunano Ab Elevated led and method of producing such
CN102255018B (zh) 2006-12-22 2013-06-19 昆南诺股份有限公司 带有直立式纳米线结构的led及其制作方法
WO2008085129A1 (en) 2007-01-12 2008-07-17 Qunano Ab Nitride nanowires and method of producing such
KR101524319B1 (ko) * 2007-01-12 2015-06-10 큐나노 에이비 시준 리플렉터를 갖는 나노구조 ｌｅｄ 어레이
KR100905859B1 (ko) * 2007-12-17 2009-07-02 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR101491139B1 (ko) * 2007-12-20 2015-02-06 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JPWO2009118979A1 (ja) * 2008-03-28 2011-07-21 パナソニック株式会社 窒化物半導体発光装置
JP4692581B2 (ja) * 2008-06-09 2011-06-01 ソニー株式会社 表示装置の製造方法および表示装置
KR20100024231A (ko) * 2008-08-25 2010-03-05 삼성전자주식회사 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
JP2012502482A (ja) * 2008-09-08 2012-01-26 スリーエム イノベイティブ プロパティズ カンパニー 電気的に画素化された発光素子
JP4692602B2 (ja) * 2008-09-26 2011-06-01 住友電気工業株式会社 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
WO2010056596A2 (en) 2008-11-13 2010-05-20 3M Innovative Properties Company Electrically pixelated luminescent device incorporating optical elements
KR101047634B1 (ko) 2008-11-24 2011-07-07 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR20100073757A (ko) * 2008-12-23 2010-07-01 삼성전자주식회사 마이크로 로드를 이용한 발광소자 및 그 제조방법
CN102185070A (zh) * 2011-05-06 2011-09-14 西安神光安瑞光电科技有限公司 发光二极管及其制备方法
US8809875B2 (en) * 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
CN102593298B (zh) * 2012-03-15 2015-04-29 矽光光电科技（上海）有限公司 一种发光器件
US8921141B2 (en) * 2012-09-18 2014-12-30 Glo Ab Nanopyramid sized opto-electronic structure and method for manufacturing of same
DE102012223986B4 (de) * 2012-12-20 2015-04-09 Forschungsverbund Berlin E.V. Template für laterales Überwachsen mindestens einer Gruppe-III-Nitrid-basierten Schicht
KR101554032B1 (ko) * 2013-01-29 2015-09-18 삼성전자주식회사 나노구조 반도체 발광소자
KR101581438B1 (ko) * 2014-04-10 2015-12-31 (재)한국나노기술원 나노막대를 이용한 백색 발광소자의 제조방법 및 그에 의해 제조된 나노막대를 이용한 백색 발광소자
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10418527B2 (en) 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10446728B2 (en) 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
CN104795324A (zh) * 2015-02-06 2015-07-22 中山大学 一种三族氮化物肖特基势垒二极管的生长及制备方法
DE102015121554B4 (de) 2015-12-10 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR102555005B1 (ko) * 2016-11-24 2023-07-14 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
KR101866220B1 (ko) * 2016-11-28 2018-06-12 주식회사 그렌텍 대용량 살균수 생성 시스템
CN107316922B (zh) * 2017-05-24 2018-12-25 太原理工大学 基于GaN六棱锥阵列的LED外延结构及其制备方法
US11594859B2 (en) 2017-07-18 2023-02-28 Sony Corporation Light emitting element and light emitting element array
US10593757B2 (en) 2018-04-25 2020-03-17 Globalfoundries Inc. Integrated circuits having converted self-aligned epitaxial etch stop
CN109411583B (zh) * 2018-11-01 2020-12-04 京东方科技集团股份有限公司 发光单元及其制造方法、显示装置
US20210217884A1 (en) * 2018-12-07 2021-07-15 Gan Systems Inc. GaN HEMT DEVICE STRUCTURE AND METHOD OF FABRICATION
CN111463330B (zh) * 2019-01-18 2022-07-29 成都辰显光电有限公司 微型发光二极管芯片及其制造方法与转移方法
US11610868B2 (en) 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
CN109994579B (zh) * 2019-04-30 2020-12-25 成都辰显光电有限公司 微型led显示面板的制备方法和微型led显示面板
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device
US20230387346A1 (en) * 2020-11-18 2023-11-30 Enkris Semiconductor, Inc. Semiconductor structure and manufacturing method therefor, and light-emitting device and manufacturing method therefor
CN113097366B (zh) * 2021-03-24 2022-04-15 广东良友科技有限公司 一种倒装双面封装全周发光led支架及制备方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5692577A (en) 1979-12-26 1981-07-27 Fujitsu Ltd Lighttemittinggdiode display panel
JPS5745583A (en) 1980-09-01 1982-03-15 Tokyo Shibaura Electric Co Solid state light emitting display unit
JPS5752072A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS5752071A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS5752073A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Method of producing display unit
JPS5850577A (ja) 1981-09-22 1983-03-25 株式会社東芝 デイスプレイ装置
JPS61156780A (ja) 1984-12-28 1986-07-16 Toshiba Corp 発光素子整列組立体の製造方法
JPS63188938A (ja) 1987-01-31 1988-08-04 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の気相成長方法
JP2577089B2 (ja) 1988-11-10 1997-01-29 日本板硝子株式会社 発光装置およびその駆動方法
EP0405757A3 (en) 1989-06-27 1991-01-30 Hewlett-Packard Company High efficiency light-emitting diode
EP0410695B1 (en) * 1989-07-25 2001-10-24 Nippon Sheet Glass Co., Ltd. Light-emitting device
JPH0645648A (ja) 1992-07-24 1994-02-18 Omron Corp 上面出射型半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
JPH0667044A (ja) 1992-08-21 1994-03-11 Furukawa Electric Co Ltd:The 光回路・電気回路混載基板
JPH07199829A (ja) 1993-12-28 1995-08-04 Harrison Denki Kk 発光ユニットおよび表示装置ならびに照明装置
US5385866A (en) 1994-06-22 1995-01-31 International Business Machines Corporation Polish planarizing using oxidized boron nitride as a polish stop
US5814839A (en) * 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
JP3571401B2 (ja) 1995-03-16 2004-09-29 ローム株式会社 半導体発光素子の製法
JPH08288544A (ja) * 1995-04-14 1996-11-01 Toshiba Corp 半導体発光素子
JP3599896B2 (ja) * 1995-05-19 2004-12-08 三洋電機株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
JPH09129974A (ja) 1995-10-27 1997-05-16 Hitachi Ltd 半導体レーザ素子
JP2830814B2 (ja) 1996-01-19 1998-12-02 日本電気株式会社 窒化ガリウム系化合物半導体の結晶成長方法、及び半導体レーザの製造方法
CA2255964C (en) 1996-05-23 2007-02-06 Siemens Aktiengesellschaft Lighting device for signalling, identification or marking
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US5828088A (en) * 1996-09-05 1998-10-27 Astropower, Inc. Semiconductor device structures incorporating "buried" mirrors and/or "buried" metal electrodes
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3863962B2 (ja) 1997-03-25 2006-12-27 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体発光素子とその製造方法
JPH10265297A (ja) 1997-03-26 1998-10-06 Shiro Sakai ＧａＮバルク単結晶の製造方法
JPH10321910A (ja) 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体発光素子
JP3517091B2 (ja) * 1997-07-04 2004-04-05 東芝電子エンジニアリング株式会社 窒化ガリウム系半導体発光素子およびその製造方法
JPH1175019A (ja) 1997-09-01 1999-03-16 Nikon Corp 光源装置及び画像読取装置
JPH11177138A (ja) 1997-12-11 1999-07-02 Stanley Electric Co Ltd 面実装型装置およびこれを用いた発光装置または受光装置
US6091085A (en) 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JPH11238687A (ja) 1998-02-20 1999-08-31 Ricoh Co Ltd 半導体基板および半導体発光素子
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JP4083866B2 (ja) * 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JP4127426B2 (ja) 1998-05-29 2008-07-30 シチズン電子株式会社 チップ型半導体のパッケージ構造および製造方法
JP3196833B2 (ja) 1998-06-23 2001-08-06 日本電気株式会社 Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
TW418549B (en) * 1998-06-26 2001-01-11 Sharp Kk Crystal growth method for nitride semiconductor, nitride semiconductor light emitting device, and method for producing the same
JP2000068593A (ja) 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2000150391A (ja) 1998-11-11 2000-05-30 Shiro Sakai 集束イオンビームのマスク加工による結晶の選択成長法
JP3796060B2 (ja) 1998-12-15 2006-07-12 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP2000223417A (ja) 1999-01-28 2000-08-11 Sony Corp 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP4573374B2 (ja) 1999-05-21 2010-11-04 シャープ株式会社 半導体発光装置の製造方法
JP4449113B2 (ja) 1999-09-10 2010-04-14 ソニー株式会社 ２次元表示装置
JP2001217503A (ja) 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd ＧａＮ系半導体発光素子およびその製造方法
JP3882539B2 (ja) 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP2002185660A (ja) 2000-12-11 2002-06-28 Canon Inc 画像通信装置
JP2002261327A (ja) 2001-03-06 2002-09-13 Sony Corp 半導体発光素子及び半導体発光素子の製造方法
JP3899936B2 (ja) * 2002-01-18 2007-03-28 ソニー株式会社 半導体発光素子及びその製造方法
JP2004288799A (ja) * 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147679A (ja) * 2004-11-17 2006-06-08 Sony Corp 集積型発光ダイオード、集積型発光ダイオードの製造方法、発光ダイオードディスプレイおよび発光ダイオード照明装置
JP2006332650A (ja) * 2005-05-24 2006-12-07 Lg Electronics Inc ロッド型発光素子及びその製造方法
GB2449595B (en) * 2006-02-16 2010-01-27 Sumitomo Chemical Co Group III nitride semiconductor light emitting device and method for producing the same
WO2007094490A1 (ja) * 2006-02-16 2007-08-23 Sumitomo Chemical Company, Limited ３族窒化物半導体発光素子及びその製造方法
US8097891B2 (en) 2006-02-16 2012-01-17 Sumitomo Chemical Company, Limited Group III nitride semiconductor light emitting device and method for producing the same
GB2449595A (en) * 2006-02-16 2008-11-26 Sumitomo Chemical Co Group III nitride semiconductor light emitting device and process for producing the same
JP2007288139A (ja) * 2006-03-24 2007-11-01 Sumitomo Chemical Co Ltd モノシリック発光デバイス及びその駆動方法
JP2009543372A (ja) * 2006-07-10 2009-12-03 アルカテル−ルーセント ユーエスエー インコーポレーテッド 発光結晶構造体
JP4574648B2 (ja) * 2006-08-09 2010-11-04 三星電機株式会社 窒化物半導体の選択成長方法、窒化物発光素子及びその製造方法
JP2008042176A (ja) * 2006-08-09 2008-02-21 Samsung Electro Mech Co Ltd 窒化物半導体の選択成長方法、窒化物発光素子及びその製造方法
US8536026B2 (en) 2006-08-09 2013-09-17 Samsung Electronics Co., Ltd. Selective growth method, nitride semiconductor light emitting device and manufacturing method of the same
KR100956456B1 (ko) 2008-01-31 2010-05-06 주식회사 에피밸리 3족 질화물 반도체 발광소자
US11387392B2 (en) 2018-12-25 2022-07-12 Nichia Corporation Light-emitting device and display device

Also Published As

Publication number Publication date
US20070187704A1 (en) 2007-08-16
EP1605522A1 (en) 2005-12-14
US7250320B2 (en) 2007-07-31
TWI242892B (en) 2005-11-01
KR100991115B1 (ko) 2010-11-02
KR20050106356A (ko) 2005-11-09
KR20050110712A (ko) 2005-11-23
CN1698213A (zh) 2005-11-16
US20070190677A1 (en) 2007-08-16
US20050145865A1 (en) 2005-07-07
TW200514279A (en) 2005-04-16
WO2004084318A1 (ja) 2004-09-30
CN100442550C (zh) 2008-12-10

Similar Documents

Publication Publication Date Title
JP2004288799A (ja) 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US7002182B2 (en) Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
JP4016985B2 (ja) 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
JP3815335B2 (ja) 半導体発光素子及びその製造方法
KR101173072B1 (ko) 경사진 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2009102033A1 (ja) エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子
KR101118268B1 (ko) 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
JP2002100805A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2001313259A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2007184411A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
JP2003218389A (ja) 半導体発光素子及びその製造方法
JP4406999B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP3884969B2 (ja) 半導体発光素子およびその製造方法
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP2005142415A (ja) ＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法
JP5314257B2 (ja) 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法
JP4548117B2 (ja) 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
JP2005252086A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2004119964A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2000332293A (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
JP2006054381A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2007300146A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090817