JP2577089B2 - 発光装置およびその駆動方法 - Google Patents
発光装置およびその駆動方法Info
- Publication number
- JP2577089B2 JP2577089B2 JP19216189A JP19216189A JP2577089B2 JP 2577089 B2 JP2577089 B2 JP 2577089B2 JP 19216189 A JP19216189 A JP 19216189A JP 19216189 A JP19216189 A JP 19216189A JP 2577089 B2 JP2577089 B2 JP 2577089B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- light emitting
- switch element
- current
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
本発明は、同一基体上に集積して作製でき、自己走査
機能を発揮できる発光装置の改良に関し、特にバイアス
光を減少させたり、長寿命化を実現して光プリンタ等へ
応用を可能にした発光装置に関する。
機能を発揮できる発光装置の改良に関し、特にバイアス
光を減少させたり、長寿命化を実現して光プリンタ等へ
応用を可能にした発光装置に関する。
【従来の技術】 発光素子の代表的なものとしてLED（Lrght Emitting
Diode）及びLD（Laser Diode）が知られている。 LEDは化合物半導体（GaAs、GaP、AlGaAs、InGaAsP、I
nGaAlAs等）のPNまたはPIN接合を形成し、これに順方向
電圧を加えることにより接合内部にキャリアを注入し、
その再結合の過程で生じる発光現象を利用するものであ
る。 またLDはこのLED内部に導波部を設けた構造となって
いる。あるしきい値電流以上の電流を流すと注入される
電子−正孔対が増加し反転分布状態となり、誘導放射に
よる光子の増倍（利得）が発生し、へき開面などを利用
した平行な反射鏡で発生した光が再び活性層に帰還され
レーザ発振が起こる。そして導波路の端面からレーザ光
が出ていくものである。 これらLED、LDと同じ発光メカニズムを有する発光素
子として発光機能を持つ負性抵抗素子（発光サイリス
タ、レーザサイリスタ等）も知られている。発光サイリ
スタは先に述べたような化合物半導体でPNPN構造を作る
ものであり、シリコンではサイリスタとして実用化され
ている。（青木昌治編著、「発光ダイオード」工業調査
会、pp167〜169参照） この発光サイリスタの基本構造及び電流−電圧特性を
第19図、第20図に示す。第20図に示す構造はＮ形GaAs基
板上にPNPN構造を形成したもので通常のサイリスタとま
ったく同じ構成である。第19図はゲートD3をオープンに
した状態でのアノード電圧とアノード電流との関係を示
したものであり、通常のサイリスタとまったく同じＳ字
形負性抵抗を表している。ゲートD3はON電圧を制御する
働きを持ち、ON電圧はゲート電圧に拡散電位を加えた電
圧となる。従って第19図のON電圧がゲート電圧により自
由に制御することができる。またONした後、ゲート電位
はカソードD3電位とほぼ一致するようになる。カソード
電極が接地されていればゲート電極は零ボルトとなる。
またこの発光サイリスタは外部から光を入射することに
よりそのON電圧が低下することが知られている。 さらにこの発光サイリスタの中に導波路を設けLDとま
ったく同じ原理でレーザサイリスタを形成する事もでき
る。（Y.Tashiro et.al.Appl.Phys.Lett.54（４）,1989
pp329−331） これらの様な発光素子、特にLEDは化合物半導体基板
上に多数個作られ、切断されて一つづつの発光素子とし
てパッケージングされ販売されている。また密着イメー
ジセンサ用及びプリンタ用光源としてのLEDは一つのチ
ップ上に複数個のLEDを並べたLEDアレイとして販売され
ている。 一方密着形イメージセンサ、LEDプリンタ等では読み
取るポイント、書き込むポイントを指定するため、これ
ら発光素子による発光点の走査機能（光走査機能）が必
要である。 しかし、これらの従来の発光素子を用いて光走査を行
うためには、LEDアレイの一つ一つのLEDをワイヤボンデ
ィング等の技術により駆動ICに接続し、このICで一つ一
つのLEDを駆動させてやる必要があった。このためLEDの
数が多い場合、同数のワイヤボンディングが必要で、か
つ、駆動ICも数多く必要となりコストが高くなってしま
うという問題点があった。これは駆動ICを設置するスペ
ースを確保することが必要となり、コンパクト化が困難
という問題点を誘発していた。またLEDを並べるピッチ
もワイヤボンディングの技術で定まり、短ピッチ化が難
しいという問題点があった。 発明者らは先に発光素子アレイ自身に自己走査機能を
もたらせることにより、ワイヤボンディングの数の問
題、駆動ICの問題、コンパクト化、短ピッチ化の問題を
解決した。（例えば特願昭63−65392）上記発光装置の
概略を図面を参照しながら以下簡単に記す。 第12図は平面図であり、このＸ−Ｘ′ラインにそって
の断面図が第13図、Ｙ−Ｙ′ラインにそっての断面図が
第14図である。また等価回路を第15図に示す。 第13図において、発光素子はｎ形GaAs基板（１）上に
積層したｎ形GaAs層（24b）、ｎ形AlGaAs層（24a）、ｐ
形GaAs層（23a）、ｎ形GaAs層（22a）、ｐ形AlGaAs層
（21b）、およびｐ形GaAs層（21a）からなっている。こ
れは活性層であるｐ形GaAs層（23a）、ｎ形GaAs層（22
a）へキャリアを閉じ込めるため、バンド幅の大きいAlG
aAs層（21b）、（24a）で活性層を挟んだ構造あり、こ
れにより発光効率を向上させることができる。ここで各
発光素子Ｔに対して基板（１）はカソードとなり、ｎ層
（22）はゲート、ｐ層（21）はアノードとなる。各発光
素子Ｔ上には、絶縁保護被膜（31）が被覆され、各々に
分離される。 各発光素子のゲート（22）は、絶縁保護被膜（30）に
設けられたコンタクト孔C1,絶縁保護被膜（30）上に設
けられた金属薄膜配線（41），絶縁保護被膜（30）に設
けられたコンタクト孔C3,n形GaAs基板（１）上に積層さ
れて発光素子群と分離されたｎ形GaAs層（22a），コン
タクト孔C3,金属薄膜配線（41），コンタクト孔C1を介
して各々接続されている。 各発光素子のアノード電極は、絶縁保護被膜（30）に
設けられたコンタクト孔C1,絶縁保護被膜（30）上に設
けられた金属薄膜配線（40），金属薄膜配線（40）上の
絶縁保護被膜（31）に設けられたコンタクト孔C2を介し
て転送クロックラインに接続される。転送クロックライ
ンはφ１、φ２、φ３の３本が形成され、各発光素子の
アノード電極は、φ１、φ２、φ３のいずれか１本に、
長さ方向に向かってφ１、φ２、φ３の順番で繰り返す
様に接続される。 また、各発光素子ゲート（22）は、絶縁保護被膜（3
0）に設けられたコンタクト孔C1,絶縁保護被膜（30）上
に設けられた金属薄膜配線（41），絶縁保護被膜（30）
に設けられたコンタクト孔C3,n形GaAs基板（１）上に積
層されて発光素子群と分離されたｎ形GaAs層（22a），
コンタクト孔C3,絶縁保護被膜（30）上に設けられた金
属薄膜配線（42）を介して電源電圧VGKに接続されてい
る。 上記構造の発光装置の動作を説明すると、今転送クロ
ックラインφ３がハイレベル電圧となり発光素子Ｔ
（０）がON状態になっているとする。このとき発光素子
Ｔ（０）のノードG0はほぼ零ボルトとなっている。する
と各発光素子のゲート電極を結合した抵抗ネットワーク
に電流が流れ、発光素子Ｔ（０）に近いノードが最も電
圧が引き下げられ、離れていくほど影響は少なくなる。
例えば次の転送クロックφ１にハイレベル電圧が加わる
と、３素子おきの発光素子Ｔ（１）とＴ（−２）がON可
能となるが、ノードG1のほうがノードG-2より低い電圧
となっているため、電源電圧を発光素子Ｔ（１）が動作
する電圧より高く、かつ発光素子Ｔ（−２）が動作する
電圧より低く設定しておくと、発光素子Ｔ（１）のみを
ONさせることができる。この動作を繰り返すと、３本の
転送クロックラインを用いて発光素子の走査を行なうこ
とができる。 上記の様に、先に発明した発光装置は、発光素子のタ
ーンオン電圧または電流が、別の発光素子のON状態によ
って影響を受ける様、即ち、相互作用をするよう構成し
たことにより発光の自己走査機能を実現した物である。 一般に光プリンタに用いる発光装置は、発光点の移動
だけでなく発光強度の変調が必要となる。上記自己走査
型発光装置においては、以下の駆動方法により発光強度
の変調も可能である。（例えば特願昭63−65392） この駆動方法の原理を第18図に示す。第18図の上に示
した回路図では特に示されてはいないが、各発光素子の
ゲート端子は第15図または第17図に示す様な電気的手段
または光学的手段で接続されている。各発光素子のアノ
ードには転送クロックラインφ１、φ２、φ３のいずれ
か１本が長手方向にφ１、φ２、φ３の順番で繰り返し
接続されている。転送クロックラインφ１、φ２、φ３
には、各々電流源I1、I2、I3が制御回路信号φにより制
御可能の様に接続され、発光素子Ｔ（０）にはスタート
パルスφ０が接続されている。 転送クロックラインφ１、φ２、φ３には、転送パル
スとして矩形信号が時刻ｔに対して各々遅れt1で印可さ
れる。各転送パルスはわずかな重なり時間を持つように
設定されている。 発光素子Ｔ（０）に矩形のスタートパルスφ０を印可
し、該スタートパルスにわずかな重なり時間を持つ転送
クロックφ１、引続き転送クロックφ２、φ３、φ１を
繰り返し印可することにより、発光素子アレイは、自己
走査を始めるが、ここで制御回路信号φ１に転送クロッ
クφ１、φ２、φ３に同期した信号をおくり、転送クロ
ックに電流源I1、I2、I3を乗せると自己走査により発光
状態にある発光素子を他の発光素子よりも強く発光させ
ることができる。 第18図においては、ここでは発光素子Ｔ（３）の輝度
を特に強くするよう、転送クロックφ３に電流源I3を自
己走査により発光素子Ｔ（３）が発光状態になる時刻ｔ
に乗せている。 上記自己走査型発光装置は、このような方法によって
任意の場所の輝度を上げることができ、光プリンタ等へ
画像を書き込むことが可能となる。
Diode）及びLD（Laser Diode）が知られている。 LEDは化合物半導体（GaAs、GaP、AlGaAs、InGaAsP、I
nGaAlAs等）のPNまたはPIN接合を形成し、これに順方向
電圧を加えることにより接合内部にキャリアを注入し、
その再結合の過程で生じる発光現象を利用するものであ
る。 またLDはこのLED内部に導波部を設けた構造となって
いる。あるしきい値電流以上の電流を流すと注入される
電子−正孔対が増加し反転分布状態となり、誘導放射に
よる光子の増倍（利得）が発生し、へき開面などを利用
した平行な反射鏡で発生した光が再び活性層に帰還され
レーザ発振が起こる。そして導波路の端面からレーザ光
が出ていくものである。 これらLED、LDと同じ発光メカニズムを有する発光素
子として発光機能を持つ負性抵抗素子（発光サイリス
タ、レーザサイリスタ等）も知られている。発光サイリ
スタは先に述べたような化合物半導体でPNPN構造を作る
ものであり、シリコンではサイリスタとして実用化され
ている。（青木昌治編著、「発光ダイオード」工業調査
会、pp167〜169参照） この発光サイリスタの基本構造及び電流−電圧特性を
第19図、第20図に示す。第20図に示す構造はＮ形GaAs基
板上にPNPN構造を形成したもので通常のサイリスタとま
ったく同じ構成である。第19図はゲートD3をオープンに
した状態でのアノード電圧とアノード電流との関係を示
したものであり、通常のサイリスタとまったく同じＳ字
形負性抵抗を表している。ゲートD3はON電圧を制御する
働きを持ち、ON電圧はゲート電圧に拡散電位を加えた電
圧となる。従って第19図のON電圧がゲート電圧により自
由に制御することができる。またONした後、ゲート電位
はカソードD3電位とほぼ一致するようになる。カソード
電極が接地されていればゲート電極は零ボルトとなる。
またこの発光サイリスタは外部から光を入射することに
よりそのON電圧が低下することが知られている。 さらにこの発光サイリスタの中に導波路を設けLDとま
ったく同じ原理でレーザサイリスタを形成する事もでき
る。（Y.Tashiro et.al.Appl.Phys.Lett.54（４）,1989
pp329−331） これらの様な発光素子、特にLEDは化合物半導体基板
上に多数個作られ、切断されて一つづつの発光素子とし
てパッケージングされ販売されている。また密着イメー
ジセンサ用及びプリンタ用光源としてのLEDは一つのチ
ップ上に複数個のLEDを並べたLEDアレイとして販売され
ている。 一方密着形イメージセンサ、LEDプリンタ等では読み
取るポイント、書き込むポイントを指定するため、これ
ら発光素子による発光点の走査機能（光走査機能）が必
要である。 しかし、これらの従来の発光素子を用いて光走査を行
うためには、LEDアレイの一つ一つのLEDをワイヤボンデ
ィング等の技術により駆動ICに接続し、このICで一つ一
つのLEDを駆動させてやる必要があった。このためLEDの
数が多い場合、同数のワイヤボンディングが必要で、か
つ、駆動ICも数多く必要となりコストが高くなってしま
うという問題点があった。これは駆動ICを設置するスペ
ースを確保することが必要となり、コンパクト化が困難
という問題点を誘発していた。またLEDを並べるピッチ
もワイヤボンディングの技術で定まり、短ピッチ化が難
しいという問題点があった。 発明者らは先に発光素子アレイ自身に自己走査機能を
もたらせることにより、ワイヤボンディングの数の問
題、駆動ICの問題、コンパクト化、短ピッチ化の問題を
解決した。（例えば特願昭63−65392）上記発光装置の
概略を図面を参照しながら以下簡単に記す。 第12図は平面図であり、このＸ−Ｘ′ラインにそって
の断面図が第13図、Ｙ−Ｙ′ラインにそっての断面図が
第14図である。また等価回路を第15図に示す。 第13図において、発光素子はｎ形GaAs基板（１）上に
積層したｎ形GaAs層（24b）、ｎ形AlGaAs層（24a）、ｐ
形GaAs層（23a）、ｎ形GaAs層（22a）、ｐ形AlGaAs層
（21b）、およびｐ形GaAs層（21a）からなっている。こ
れは活性層であるｐ形GaAs層（23a）、ｎ形GaAs層（22
a）へキャリアを閉じ込めるため、バンド幅の大きいAlG
aAs層（21b）、（24a）で活性層を挟んだ構造あり、こ
れにより発光効率を向上させることができる。ここで各
発光素子Ｔに対して基板（１）はカソードとなり、ｎ層
（22）はゲート、ｐ層（21）はアノードとなる。各発光
素子Ｔ上には、絶縁保護被膜（31）が被覆され、各々に
分離される。 各発光素子のゲート（22）は、絶縁保護被膜（30）に
設けられたコンタクト孔C1,絶縁保護被膜（30）上に設
けられた金属薄膜配線（41），絶縁保護被膜（30）に設
けられたコンタクト孔C3,n形GaAs基板（１）上に積層さ
れて発光素子群と分離されたｎ形GaAs層（22a），コン
タクト孔C3,金属薄膜配線（41），コンタクト孔C1を介
して各々接続されている。 各発光素子のアノード電極は、絶縁保護被膜（30）に
設けられたコンタクト孔C1,絶縁保護被膜（30）上に設
けられた金属薄膜配線（40），金属薄膜配線（40）上の
絶縁保護被膜（31）に設けられたコンタクト孔C2を介し
て転送クロックラインに接続される。転送クロックライ
ンはφ１、φ２、φ３の３本が形成され、各発光素子の
アノード電極は、φ１、φ２、φ３のいずれか１本に、
長さ方向に向かってφ１、φ２、φ３の順番で繰り返す
様に接続される。 また、各発光素子ゲート（22）は、絶縁保護被膜（3
0）に設けられたコンタクト孔C1,絶縁保護被膜（30）上
に設けられた金属薄膜配線（41），絶縁保護被膜（30）
に設けられたコンタクト孔C3,n形GaAs基板（１）上に積
層されて発光素子群と分離されたｎ形GaAs層（22a），
コンタクト孔C3,絶縁保護被膜（30）上に設けられた金
属薄膜配線（42）を介して電源電圧VGKに接続されてい
る。 上記構造の発光装置の動作を説明すると、今転送クロ
ックラインφ３がハイレベル電圧となり発光素子Ｔ
（０）がON状態になっているとする。このとき発光素子
Ｔ（０）のノードG0はほぼ零ボルトとなっている。する
と各発光素子のゲート電極を結合した抵抗ネットワーク
に電流が流れ、発光素子Ｔ（０）に近いノードが最も電
圧が引き下げられ、離れていくほど影響は少なくなる。
例えば次の転送クロックφ１にハイレベル電圧が加わる
と、３素子おきの発光素子Ｔ（１）とＴ（−２）がON可
能となるが、ノードG1のほうがノードG-2より低い電圧
となっているため、電源電圧を発光素子Ｔ（１）が動作
する電圧より高く、かつ発光素子Ｔ（−２）が動作する
電圧より低く設定しておくと、発光素子Ｔ（１）のみを
ONさせることができる。この動作を繰り返すと、３本の
転送クロックラインを用いて発光素子の走査を行なうこ
とができる。 上記の様に、先に発明した発光装置は、発光素子のタ
ーンオン電圧または電流が、別の発光素子のON状態によ
って影響を受ける様、即ち、相互作用をするよう構成し
たことにより発光の自己走査機能を実現した物である。 一般に光プリンタに用いる発光装置は、発光点の移動
だけでなく発光強度の変調が必要となる。上記自己走査
型発光装置においては、以下の駆動方法により発光強度
の変調も可能である。（例えば特願昭63−65392） この駆動方法の原理を第18図に示す。第18図の上に示
した回路図では特に示されてはいないが、各発光素子の
ゲート端子は第15図または第17図に示す様な電気的手段
または光学的手段で接続されている。各発光素子のアノ
ードには転送クロックラインφ１、φ２、φ３のいずれ
か１本が長手方向にφ１、φ２、φ３の順番で繰り返し
接続されている。転送クロックラインφ１、φ２、φ３
には、各々電流源I1、I2、I3が制御回路信号φにより制
御可能の様に接続され、発光素子Ｔ（０）にはスタート
パルスφ０が接続されている。 転送クロックラインφ１、φ２、φ３には、転送パル
スとして矩形信号が時刻ｔに対して各々遅れt1で印可さ
れる。各転送パルスはわずかな重なり時間を持つように
設定されている。 発光素子Ｔ（０）に矩形のスタートパルスφ０を印可
し、該スタートパルスにわずかな重なり時間を持つ転送
クロックφ１、引続き転送クロックφ２、φ３、φ１を
繰り返し印可することにより、発光素子アレイは、自己
走査を始めるが、ここで制御回路信号φ１に転送クロッ
クφ１、φ２、φ３に同期した信号をおくり、転送クロ
ックに電流源I1、I2、I3を乗せると自己走査により発光
状態にある発光素子を他の発光素子よりも強く発光させ
ることができる。 第18図においては、ここでは発光素子Ｔ（３）の輝度
を特に強くするよう、転送クロックφ３に電流源I3を自
己走査により発光素子Ｔ（３）が発光状態になる時刻ｔ
に乗せている。 上記自己走査型発光装置は、このような方法によって
任意の場所の輝度を上げることができ、光プリンタ等へ
画像を書き込むことが可能となる。
しかしながら、上記方式を用いると第18図の下に示す
発光強度Ｌから明かなように、画像書き込みをする素子
Ｔ（３）以外の素子もある程度の発光（以下バイアス光
と呼ぶ）をしている。これはON状態を転送する際、ON状
態を維持するための電流で発光が生じるためであり、光
プリンタに使用した場合、全体にある程度の光が照射さ
れていまうことになる。このため画像の品位が悪化して
しまうという問題点があった。 また従来の駆動方法では画像を書き込むため、電流源
を転送クロックの数だけ作らねばならず、駆動回路部分
が複雑で高価になるという問題点があった。 また、上記自己走査型発光装置においては、発光デュ
ーティが低いため平均的な発光強度が低く、強い発光を
行なおうとすると寿命が短くなるという問題点があっ
た。 すなわち、上記自己走査型発光装置においては、ON状
態、即ち発光状態にある素子は、転送クロックが重なっ
ている場合を除いて、常に一つづつであり、例えば1000
ビットの発光装置を構成したとすると１ビットの発光時
間は全体の発光の1/1000（発光デューティが1/1000）で
あるという問題があった。このためデューティが１の場
合と同じ光量を得ようとすれば1000倍以上の電流を各発
光素子に流す必要があり、これは単体発光素子の寿命を
短くさせ、長寿命の発光装置を得ることが難しいという
問題であった。
発光強度Ｌから明かなように、画像書き込みをする素子
Ｔ（３）以外の素子もある程度の発光（以下バイアス光
と呼ぶ）をしている。これはON状態を転送する際、ON状
態を維持するための電流で発光が生じるためであり、光
プリンタに使用した場合、全体にある程度の光が照射さ
れていまうことになる。このため画像の品位が悪化して
しまうという問題点があった。 また従来の駆動方法では画像を書き込むため、電流源
を転送クロックの数だけ作らねばならず、駆動回路部分
が複雑で高価になるという問題点があった。 また、上記自己走査型発光装置においては、発光デュ
ーティが低いため平均的な発光強度が低く、強い発光を
行なおうとすると寿命が短くなるという問題点があっ
た。 すなわち、上記自己走査型発光装置においては、ON状
態、即ち発光状態にある素子は、転送クロックが重なっ
ている場合を除いて、常に一つづつであり、例えば1000
ビットの発光装置を構成したとすると１ビットの発光時
間は全体の発光の1/1000（発光デューティが1/1000）で
あるという問題があった。このためデューティが１の場
合と同じ光量を得ようとすれば1000倍以上の電流を各発
光素子に流す必要があり、これは単体発光素子の寿命を
短くさせ、長寿命の発光装置を得ることが難しいという
問題であった。
本発明は前記従来の問題点を解決するものであって、
しきい電圧もしくはしきい電流が外部から制御可能な制
御電極を有する３端子スイッチ素子多数個を配列した３
端子スイッチ素子アレイの各スイッチ素子の制御電極を
互いに第１の電気的手段にて接続すると共に、各スイッ
チの素子の制御電極に電源ラインを第２の電気的手段を
用いて接続し、かつ各スイッチ素子の残りの２端子の一
方にクロックラインを接続して形成した自己走査形スイ
ッチ素子アレイと、 しきい電圧もしくはしきい電流が外部から制御可能な
制御電極を有する３端子発光素子多数個を配列した発光
素子アレイとからなり、 前記発光素子アレイの各制御電極を前記スイッチ素子の
制御電極と第３の電気的手段にて接続し、各発光素子の
残りの２端子の一方に発光のための電流を印加するライ
ンを設けた発光装置である。 本発明によれば、該発光素子に設けた発光のための電
流を印加するラインを、発光を制御するクロックライン
として使用するため、走査回路と発光素子を分離し、走
査回路より生じるバイアス光を遮蔽することが可能とな
る。つまり発光素子には発光が必要の時刻のみ発光させ
ることが可能となる。 また、走査回路と発光素子の基本的な構成は同一とす
ることができるので、製造工程がさほど複雑化せず、フ
ォトレジストパターンを変更することにより、従来素子
の製造工程をそのまま利用することが出来る。 また、発光装置を、複数の発光素子からなるいくつか
のブロックに分割し、各ブロック内の発光素子の制御電
極全てを各ブロックに対して１つづつ配置された１つの
前記スイッチ素子の制御電極と各々電気的手段にて接続
し、複数の発光のための電流を印加するラインを１ブロ
ック内の発光素子に接続することも可能であり、この方
法によれば、発光装置の長寿命化を実現出来る。 また、しきい電圧もしくはしきい電流が外部から制御
可能な制御電極を有するスイッチ素子多数個を配列した
スイッチ素子アレイの各スイッチ素子の制御電極を互い
に電気的手段にて接続すると共に、各スイッチの素子に
電源ラインを電気的手段を用いて接続し、かつ各スイッ
チ素子にクロックラインを接続して形成した自己走査形
スイッチ素子アレイと、 メモリ機能を有する発光メモリ素子アレイと、 前記自己走査形スイッチ素子アレイに接続した、信号
を前記発光メモリ素子アレイに書き込む書き込みスイッ
チアレイと、 前記発光メモリ素子アレイをリセットするリセットス
イッチアレイと、 を設けることも可能であり、この構成によれば、発光デ
ューティをほぼ１とすることができ、発光電流の削減お
よび発光装置の長寿命化が実現できる。
しきい電圧もしくはしきい電流が外部から制御可能な制
御電極を有する３端子スイッチ素子多数個を配列した３
端子スイッチ素子アレイの各スイッチ素子の制御電極を
互いに第１の電気的手段にて接続すると共に、各スイッ
チの素子の制御電極に電源ラインを第２の電気的手段を
用いて接続し、かつ各スイッチ素子の残りの２端子の一
方にクロックラインを接続して形成した自己走査形スイ
ッチ素子アレイと、 しきい電圧もしくはしきい電流が外部から制御可能な
制御電極を有する３端子発光素子多数個を配列した発光
素子アレイとからなり、 前記発光素子アレイの各制御電極を前記スイッチ素子の
制御電極と第３の電気的手段にて接続し、各発光素子の
残りの２端子の一方に発光のための電流を印加するライ
ンを設けた発光装置である。 本発明によれば、該発光素子に設けた発光のための電
流を印加するラインを、発光を制御するクロックライン
として使用するため、走査回路と発光素子を分離し、走
査回路より生じるバイアス光を遮蔽することが可能とな
る。つまり発光素子には発光が必要の時刻のみ発光させ
ることが可能となる。 また、走査回路と発光素子の基本的な構成は同一とす
ることができるので、製造工程がさほど複雑化せず、フ
ォトレジストパターンを変更することにより、従来素子
の製造工程をそのまま利用することが出来る。 また、発光装置を、複数の発光素子からなるいくつか
のブロックに分割し、各ブロック内の発光素子の制御電
極全てを各ブロックに対して１つづつ配置された１つの
前記スイッチ素子の制御電極と各々電気的手段にて接続
し、複数の発光のための電流を印加するラインを１ブロ
ック内の発光素子に接続することも可能であり、この方
法によれば、発光装置の長寿命化を実現出来る。 また、しきい電圧もしくはしきい電流が外部から制御
可能な制御電極を有するスイッチ素子多数個を配列した
スイッチ素子アレイの各スイッチ素子の制御電極を互い
に電気的手段にて接続すると共に、各スイッチの素子に
電源ラインを電気的手段を用いて接続し、かつ各スイッ
チ素子にクロックラインを接続して形成した自己走査形
スイッチ素子アレイと、 メモリ機能を有する発光メモリ素子アレイと、 前記自己走査形スイッチ素子アレイに接続した、信号
を前記発光メモリ素子アレイに書き込む書き込みスイッ
チアレイと、 前記発光メモリ素子アレイをリセットするリセットス
イッチアレイと、 を設けることも可能であり、この構成によれば、発光デ
ューティをほぼ１とすることができ、発光電流の削減お
よび発光装置の長寿命化が実現できる。
本発明では上記の様に、先の自己走査性発光装置を転
送素子として使用し、ほぼ同一構造の別の発光素子アレ
イに発光機能を分離したため、転送機能と発光機能を明
確に分離出来る。 そこで、バイアス光の原因となるON状態転送を行なう
転送素子上部に光遮蔽層を設けることができ、バイアス
光の画像書き込みに対する影響を排除することが出来
る。このためバイアス光の影響は殆どなくなり、光プリ
ンタ等への応用を考えた際、プリンタ等の品位を向上さ
せることができる。 また画像の書き込み信号は従来の転送クロックライン
にでなく、書き込み発光素子に直接入力出来るため駆動
回路が簡略となる。 さらには発光素子アレイにブロックを形成し、ブロッ
クごとに自己走査し、ブロック内素子に別々に書き込み
ラインを設ければ、書き込み時の電流を少なくでき、発
光素子の寿命を高めることができる。 また、一度発光するとリセット信号が加わるまで発光
状態を維持する発光サイリスタ等の発光メモリ素子を発
光素子として用い、次期走査信号によりセットする構造
とすれば、デューティをほぼ１とすることができ、長寿
命化を実現できる。
送素子として使用し、ほぼ同一構造の別の発光素子アレ
イに発光機能を分離したため、転送機能と発光機能を明
確に分離出来る。 そこで、バイアス光の原因となるON状態転送を行なう
転送素子上部に光遮蔽層を設けることができ、バイアス
光の画像書き込みに対する影響を排除することが出来
る。このためバイアス光の影響は殆どなくなり、光プリ
ンタ等への応用を考えた際、プリンタ等の品位を向上さ
せることができる。 また画像の書き込み信号は従来の転送クロックライン
にでなく、書き込み発光素子に直接入力出来るため駆動
回路が簡略となる。 さらには発光素子アレイにブロックを形成し、ブロッ
クごとに自己走査し、ブロック内素子に別々に書き込み
ラインを設ければ、書き込み時の電流を少なくでき、発
光素子の寿命を高めることができる。 また、一度発光するとリセット信号が加わるまで発光
状態を維持する発光サイリスタ等の発光メモリ素子を発
光素子として用い、次期走査信号によりセットする構造
とすれば、デューティをほぼ１とすることができ、長寿
命化を実現できる。
実施例−１ 第１実施例の概略を第１図、第２図に示す。第１図は
本実施例の発光装置の概略を示す平面図、第２図は第１
図のＸ−Ｘ′ラインの断面図である。層構成は第12図、
第13図、第14図に示した従来の発光素子アレイと同じと
している。以下に製造工程および構造について説明す
る。 まず、ｎ形GaAs基板（１）上に、ｎ形GaAs層（24
b）、ｎ形AlGaAs層（24a）、ｐ形GaAs層（23a）、ｎ形G
aAs層（22a）、ｐ形AlGaAs層（21b）、およびｐ形GaAs
層（21a）を順次積層する。 積層された半導体層は、分離溝（50）により各発光素
子Ｔに分離される。また、各発光素子Ｔのｐ形GaAs層
（21a）およびｐ形AlGaAs層（21b）は、３つの島状にｎ
形GaAs層（22a）上に残留する様、ゲート電極および一
方向性結合素子作製のために一部削除される。該３つの
島は、１つの大きな島と連続する２つの小さな島とさ
れ、２つの小さな島は、発光素子アレイの長手方向に、
島，島，谷、島，島，谷、島，島，谷と繰り返す様に配
置される。ここで、島，島，谷は１つの発光素子に対応
し、谷とは露出したｎ形GaAs層（22a）部分を示す。 次に基板上全体に絶縁被膜（30）を被覆する。 そして、該絶縁被膜（30）と、前記削除操作されたｎ
形GaAs層（22a）上および３箇所のｐ形のGaAs層（21a）
上の位置に接続用コンタクトホールC1を開ける。 次に、該絶縁被膜（30）上に、各発光素子のｎ形GaAs
層（22a）と隣接する発光素子のｐ形GaAs層（21a）とを
コンタクトホールC1を用いて接続するＴ字型の電源電極
およびゲート電極結合用金属薄膜配線（45）、発光素子
の大きな島状ｐ形GaAs層（21a）へコンタクトホールC1
を介してクロックパルスをつたえる金属薄膜配線（4
4）、発光素子の残りの島状ｐ形GaAs層（21a）へコンタ
クトホールC1を介して駆動電圧をつたえる金属薄膜配線
（42）、をそれぞれ設ける。 次に該金属薄膜配線（45）上の一部に、ゲート電極−
電源電極間の抵抗RLとして使用する燐をドウプした非晶
質シリコン（163）を約１μｍの厚さで被覆する。 該非晶質シリコン（163）は、各発光素子に対して１
つづつになるように分離される。 次に基板上全体に絶縁被膜（31）を被覆する。 そして、該絶縁被膜（31）の、前記非晶質シリコン
（163）、金属薄膜配線（42）、および金属薄膜配線（4
4）の上の位置に接続用コンタクトホールC2を開ける。 次に、該絶縁被膜（31）上に、コンタクトホールC2を
介して金属薄膜配線（44）（発光素子のアノード電極）
へクロックパルスを伝える書き込み信号ライン（Si
n）、コンタクトホールC2を介して金属薄膜配線（43）
（非晶質シリコン（163）を介して走査回路素子のゲー
ト電極に接続される）へ電源電圧をつたえる電源ライン
（41）、コンタクトホールC2を介して金属薄膜配線（4
0）（走査回路素子のアノード電極）へクロックパルス
を伝えるクロックラインφ１、φ２を設けた。 ここで、クロックライン結合用金属薄膜配線（40）上
に設ける片側のコンタクト孔C2の位置は、各走査回路素
子のアノード電極が、クロックラインφ１、φ２のいず
れか１本に、長さ方向に向かってφ１、φ２の順番で繰
り返しすように調整される。 上記実施例の構造では、転送素子、結合用ダイオー
ド、書き込み用発光素子の全てをｐ形GaAs層（21a）お
よびｐ形AlGaAs層（21b）のパターンニングのみで形成
でき、製造工程は前記従来の発光素子製造工程とさほど
変化ない。つまり構造が複雑化しているわりには、製造
工程は複雑化していない。 上記発光装置の等価回路図を第３図に示す。第３図か
らも明らかな様に、上記実施例の発光装置は、転送素子
Ｔ（−１）〜Ｔ（２）、書き込み用発光素子Ｌ（−１）
〜Ｌ（−２）からなる。転送素子部分の構成は前記従来
例と全く同じであり、ここでは第９図で示したダイオー
ド接続を用いた例を示している。転送素子のゲート電極
G-1〜G1は書き込み用発光素子のゲートにも接続され
る。書き込み用発光素子のアノードには書き込み信号Si
nが加えられている。 以下に上記発光装置の動作を説明する。 転送素子回路の簡略化した構成断面図を第４図に示す
が、転送素子部分は従来例と同様に動作する。いま転送
素子Ｔ（０）がON状態にあるとするとゲート電極G0の電
圧はVGK（ここでは5Vと想定する）より低下し、ほぼ零
Ｖとなる。従って書き込み信号Sinの電圧がpn接合の拡
散電位（約1V）以上であれば、発光素子Ｌ（０）を発光
状態とすることができる。これに対しゲート電極G-1は
約5Vであり、ゲート電極G1は約1Vとなる。従って発光素
子Ｌ（−１）の書き込み電圧は約6V、発光素子Ｌ（１）
の書き込み電圧は約2Vとなる。これから発光素子Ｌ
（０）のみに書き込める書き込み信号Sinの電圧は１〜2
Vの範囲となる。発光素子Ｌ（０）がON、即ち発光状態
に入ると書き込み信号Sinラインの電圧は約1Vに固定さ
れてしまうので、他の発光素子が選択されてしまうとい
うエラーは防ぐことができる。発光強度は書き込み信号
Sinに流す電流量で決められ、任意の強度にて画像書き
込みが可能となる。また発光状態の次の素子に転送する
ためには書き込み信号Sinラインの電圧を一度零Ｖまで
おとし、発光している素子をいったんOFFにしておく必
要がある。 尚ここでは、しきい電圧もしくはしきい電流が外部か
ら制御可能な制御電極の結合方式として、ダイオード結
合方式を用いているが、該接続方式は上記に限らず、第
15図，第16図に示す様な抵抗ネットワークによる方式な
どの方法であっても良い。 また、上記例においては、抵抗（163）として非晶質
シリコンを用いているが、該抵抗は同様の抵抗率の物質
であれば、任意の物が使用出来る。また、抵抗の構造も
上記構造に限らず、発光素子作成のために積層した一部
の層を抵抗層として流用する等任意の構造を使用出来
る。 実施例−２ 本発明の第２の実施例を第５図および第６図を用いて
以下に説明する。第５図は本実施例の発光装置の平面図
を示し、第６図は等価回路図である。 まず、ｎ形GaAs基板（１）上に、ｎ形GaAs層（24
b）、ｎ形AlGaAs層（24a）、ｐ形GaAs層（23a）、ｎ形G
aAs層（22a）、ｐ形AlGaAs層（21b）、およびｐ形GaAs
層（21a）を順次積層する。 積層された半導体層は、分離溝（50）により各発光素
子Ｔに分離される。また、各発光素子Ｔのｐ形GaAs層
（21a）およびｐ形AlGaAs層（21b）は、５つの島状にｎ
形GaAs層（22a）上に残留する様、ゲート電極および一
方向性結合素子作製のために一部削除される。該５つの
島は、２つの小さな島と連続する３つの比較的大きな島
とされ、３つの比較的大きな島は、発光素子アレイの長
手方向に、並ぶ様に配置される。２つの小さな島は、発
光素子アレイの長手方向に、島，島，谷、島，島，谷、
島，島，谷と繰り返す様に配置される。ここで、１つの
比較的大きな島は１つの発光素子に対応し、島，島，谷
は３つの発光素子に結合された１つの走査回路素子に対
応し、谷とは露出したｎ形GaAs層（22a）のゲート電極
部分を示す。 次に基板上全体に絶縁被膜（30）を被覆する。 そして、該絶縁被膜（30）の、前記削除操作されたｎ
形GaAs層（22a）上および５箇所のｐ形GaAs層（21a）上
の位置に接続用コンタクトホールC1を開ける。 次に、該絶縁被膜（30）上に、各走査回路素子のｎ形
GaAs層（22a）と隣接する走査回路素子のｐ形GaAs層（2
1a）とをコンタクトホールC1用いて接続し、かつの電源
電極およびゲート電極結合用Ｔ字型金属薄膜配線（4
5）、発光素子の３つの大きな島状ｐ形GaAs層（21a）へ
コンタクトホールC1を介してクロックパルスをつたえる
金属薄膜配線（44）、発光素子の残りの島状ｐ形GaAs層
（21a）へコンタクトホールC1介して駆動電圧をつたえ
る金属薄膜配線（42）、をそれぞれ設ける。 次に該金属薄膜配線（45）上の一部に、ゲート電極−
電源電極間の抵抗RLとして使用する燐をドウプした非晶
質シリコン（163）を約１μｍの厚さで被覆する。該非
晶質シリコン（163）は、各発光素子に対して１つづつ
になるよう分離される。 次に基板上全体に絶縁被膜（31）を被覆する。 そして、該絶縁被膜（31）の、前記非晶質シリコン
（163）、金属薄膜配線（42）、および金属薄膜配線（4
4）の上の位置に接続用コンタクトホールC2を開ける。 次に、該絶縁被膜（31）上に、コンタクトホールC2を
介して金属薄膜配線（44）（発光素子のアノード電極）
へクロックパルスをつたえる書き込みライン（Sin1,Sin
2,Sin3）、コンタクトホールC2（非晶質シリコン（16
3））を介して金属薄膜配線（43）（走査回路素子のゲ
ート電極に接続）へ電源電圧をつたえる電源ライン（4
1）、コンタクトホールC2を介して金属薄膜配線（40）
（走査回路素子のアノード電極）へクロックパルスをつ
たえるクロックラインφ1,φ２、を設けた。 ここで、クロックライン結合用金属薄膜配線（40b）
上に設ける片側のコンタクト孔C2の位置は、各走査回路
素子のアノード電極が、クロックラインSin1、Sin2、Si
n3のいずれか１本に、長さ方向に向かってSin1、Sin2、
Sin3の順番で繰り返すように調整される。 第６図は上記実施例の等価回路図であるが、上記回路
が第１の実施例と異なるのは、発光素子を３つづつのブ
ロックとし、１ブロック内の発光素子は１つの走査回路
素子によって制御し、かつ１ブロック内の発光素子にそ
れぞれ別々のクロックラインを接続して、発光素子の発
光を制御した点である。図中、発光素子L1（−１）,L2
（−１）,L3（−１）、発光素子L1（０）,L2（０）,L3
（０）、発光素子L1（−１）,L2（−１）,L3（−１）等
がブロック化された発光素子を示している。 動作は第１の実施例と同じで、１素子づつSinによっ
て発光が書き込まれていたものが、同時に複数書き込ま
れ発光し、それがブロックごとに転送するようになった
ものである。 いま、LEDプリンタ等の一般的に知られる光プリンタ
用の光源として上記自己走査型発光装置を用いることを
考えると、A4の短辺（約21cm）相当のプリントを16ドッ
ト/mmの解像度で印字するためには約3400ビットの発光
素子が必要になる。 上記実施例−１にて説明してきた発光装置では発光し
ているポイントは常に一つで、上記場合ではこの強度を
変化させて画像を書き込むことになる。これを用いて光
プリンタを形成すると、通常使用されている光プリンタ
用LEDアレイ（これは画像を書き込むポイントに位置す
るLEDが同時に発光するよう駆動ICによって制御されて
いる）に比べ、画像書き込み時に3400倍の輝度が必要と
なり、発光効率が同じならば3400倍の電流を流す必要が
ある。但し発光時間は逆に通常のLEDアレイに比べ1/340
0となる。しかし発光素子は一般的に電流が増えると加
速度的に寿命が短くなる傾向があり、いくらデューティ
が1/3400とはいえ従来のLEDプリンタに比べ、寿命が短
くなってしまうという問題点を持っていた。 しかしながら本実施例によると、ビット総数が同じ条
件で比較すると、この例ではブロックに３素子入ってい
るため、従来の方式に比べ１素子の発光時間は３倍とな
る。従って、ON素子に流す電流は1/3でよく、従来例に
比べ長寿命化することが可能である。 上記例では、１ブロックに３素子含まれる場合を例示
したが、この素子数が大きいほうが書き込み電流が小さ
くて済み、さらに長寿命化をはかることができる。 実施例−３ 以下に、デューティをさらに向上することが出来る発
光装置の例を第７図，第８図，第９図，第10図を用いて
説明する。第７図は本実施例の発光装置の断面図で、第
８図は該ブロック構成図、第９図は同等価回路図、第10
図は同等価回路のPNイメージ図である 本実施例のブロック構成図を第８図に示す。発光素子
アレイはシフトレジスタ（200）、書き込みスイッチア
レイ（201）部分、リセットスイッチアレイ（202）、発
光メモリ素子アレイ（203）から構成される。各々のア
レイはＮケの素子からなっており、その番号を（１）〜
（Ｎ）とする。 シフトレジスタ（200）は電源:V1、複数の転送パル
ス：φ、及びスタートパルス：φＳにより駆動され、ON
状態が転送（自己走査）される。転送方向は、ここでは
左から右、即ち（１）から（Ｎ）としてある。 書き込みスイッチアレイ（201）は、画像信号:VINを
発光メモリ素子アレイ（203）に書き込むスイッチであ
り、シフトレジスタ（200）に同期する。つまり、時刻
ｔにON状態であるシフトレジスタ（200）に対応する発
光メモリ素子アレイ（203）のビットに、画像信号:VIN
（ｔ）を書き込む働きを有する。 この画像信号:VINの書き込みは、本実施例では各ビッ
トとも同じ番号内で行われる様されている。一度書き込
まれた発光情報は発光メモリ素子アレイ（203）に保持
される。 一方、シフトレジスタ（200）は同時にリセットスイ
ッチアレイ（202）もアドレスするよう構成されてい
る。但し番号（１）のシフトレジスタ出力は番号（２）
のリセットスイッチに、番号（２）のシフトレジスタ出
力は番号（３）のリセットスイッチに、等、１ビット転
送方向へ進んだ素子に接続されている。このリセットス
イッチがアドレスされると発光メモリ素子はリセットさ
れる。即ち、シフトレジスタがONすると、該シフトレジ
スタより１ビット転送方向へ進んだ発光メモリ素子は、
発光状態、非発光状態に関わらず、一旦非発光状態（OF
F状態）に戻される。 このような構成になっていれば、画像信号の時間変化
が発光メモリ素子の位置変化として書き込まれ、発光メ
モリ素子に画像情報が書き込まれて発光による画像パタ
ーンが構成される。そして次の画像信号を書き込む際、
リセットスイッチにより書き込まれた画像情報は消去さ
れ、そのすぐ後に新たな画像情報が書き込まれる。 このため、発光素子はほぼ常時点灯に近い状態とな
り、デューティはほぼ１となる。 ここではシフトレジスタ（200）を一つのみ設け、こ
の出力を画像信号書き込み及びリセットの両方に用いる
よう構成したが、シフトレジスタを二つ設け、それぞれ
画像信号書き込み用及びリセット用として用いても良
い。 本施例等価回路図を第９図に示す。この実施例は第８
図に示した構成の機能を果たすよう作られたものであ
る。 シフトレジスタ（200）は従来例にて示した先の発明
（特願昭63−65392）と同じ構成である。サイリスタは
トランジスタTr1、Tr2で構成され、そのゲート部が抵抗
RL、RIを介して隣接するサイリスタ及び電源:V1に接続
される。このシフトレジスタの出力はゲート部から取り
出され、出力電圧V0（１）〜V0（３）と表示されてい
る。（１）〜（３）は各ビットの番号である。図中、ク
ロックラインの電流を制限する抵抗は、抵抗Reで表して
いる。 書き込みスイッチとしてPNPトランジスタTr3（１）〜
Tr3（３）を用い、リセットスイッチとしてNPNトランジ
スタTr4（１）〜Tr4（３）を用いている。抵抗Rcは発光
メモリ素子に流れる電流を制御する抵抗である。また発
光メモリ素子としてトランジスタTr5、Tr6の組合せで表
示される発光サイリスタを用いている。この発光サイリ
スタの特性として一度ONしてしまうと電源を落とすまで
ONし続けるという特徴を持ち、これを発光のメモリ機能
として利用する。 この等価回路図の動作を第11図に示すパルスタイミン
グ図を用いて説明する。第11図に於てT1〜T5は時刻を表
す。転送クロックはφ１〜φ３であり、φ１はT1〜T2及
びT4〜T5の間、φ２はT2〜T3の間、φ３はT3〜T4の間が
ハイレベルとなっている。シフトレジスタ出力V0（１）
〜V0（３）はそれぞれφ１〜φ３に同期して取り出さ
れ、出力はローレベルとして与えられる。画像信号:VIN
は時刻T2〜T3にハイレベルとなり、ビット番号（２）の
発光素子に書き込む。 今時刻T1〜T2の間を考える。このときシフトレジスタ
の出力として、出力V0（１）がローレベルとして取り出
される。この出力V0（１）は書き込みスイッチであるト
ランジスタTr3（１）のベースに接続され、トランジス
タTr3（１）を書き込み可能状態にする。しかしここで
画像信号:VINはローレベルであるから発光メモリ素子へ
の書き込みは行われない。一方出力V0（１）は同時にリ
セットスイッチであるトランジスタTr4（２）のベース
にも印加される。この出力V0（１）は零ボルト程度まで
下がるためトランジスタTr4（２）のエミッタ電圧もほ
ぼ零ボルトとなり発光メモリ素子をOFF状態にしてしま
う。従って、ビット番号（２）の発光メモリ素子はリセ
ットされたことになる。 次に時刻T2〜T3の間を考える。シフトレジスタ出力は
V0（２）であり、これがTr3（２）のベースに印加され
る。ここで画像信号:VINはハイレベルであるからトラン
ジスタTr3（２）に電流が流れ、発光メモリに流れ込
む。この電流はトランジスタTr6（２）のベース電流と
なりこれがビット番号（２）の発光メモリ素子をONさせ
る。この発光は次のリセット信号まで維持される。この
時、ビット番号（３）の発光メモリ素子はV0（２）によ
りリセットされる。 発光メモリ素子に流れる電流は抵抗Rcによって制限さ
れ、デューティが大きくなったため少ない電流で良く、
高信頼度の発光装置を得ることができる。 本実施例では転送クロックパルスが３相の場合で動作
を説明したが、３相以上であってももちろん動作する。
さらに発光素子を一列に並べた例を示したが、配列を直
線にする必要はなく、応用によって蛇行させてもよい
し、途中から二列以上に増やすことも可能である。また
この説明では発光サイリスタに限定して説明したが同様
な機能を持つデバイスであればこれに限られず何であっ
ても良く、発光素子としてレーザサイリスタであっても
よい。この駆動方法は発光素子を単体部品で構成しても
よく、また次の実施例で示すようになんらかの方法によ
り集積化してもよい。 第７図では第９図で示した等価回路を集積化して作成
する場合を示す。第10図に第９図の等価回路をＰ、Ｎイ
メージで書き直した図を示す。シフトレジスタの各ビッ
トはPNPNの４層構成で表され、発光メモリ素子も同様に
PNPN構成で表される。シフトレジスタのPNPNの各ビット
をTs（１）〜Ts（４）と表し、発光メモリ素子の各ビッ
トをTL（１）〜TL（４）と表す。この構成を半導体基板
上に作成した例を第７図に示す。 第７図はビット番号（２）についてその断面図を示し
たものである。半絶縁性GaAs基板（１）上に、Ｎ形GaAs
層（24）、Ｐ形GaAs層（23）、Ｎ形GaAs層（22）、Ｐ形
GaAs層（21）を順次積層した構造となっている。各半導
体層は絶縁膜（30）により分離され、それぞれ機能を有
する素子に分割され、金属電極（43）により電気的に接
続される。抵抗RL、RIはＮ形GaAs層（22）で形成される
抵抗素子であり、その端は電源V1に接続される。シフト
レジスタ:Ts（２）は（21）（22）（23）（24）の４層
から構成される。書き込みスイッチ:Tr3（２）は（21）
（22）（23）から構成され、不要な（24）を（23）に接
続し、（24）の効果を殺している。発光メモリ素子:TL
（２）は（21）（22）（23）（24）の４層から構成さ
れ、書き込みスイッチTr3（２）の（23）（24）がシフ
トレジスタTL（２）の（23）と接続される。これが発光
メモリ素子の書き込み電極となる。抵抗Rcも抵抗RL、RI
と同じくＮ形GaAs層（22）で形成される。リセットスイ
ッチ:Tr4（２）は（22）（23）（24）から構成され、不
要な（21）は（22）と接続されている。（23）は書き込
みスイッチTr3（１）のベース（21）と接続される。 第７図に示した構造を用いると、上述の機能を完全に
果たす事が可能となる。 なお上記実施例では半導体としてGaAsを用いた例を示
したが、他の半導体であっても良い。また半導体の積層
の仕方を上部からPNPNとしたが、逆にNPNPとしても動作
電圧、クロックパルスが反転するだけで同様に動作す
る。 またここではシフトレジスタ部分としてPNPNのサイリ
スタ構成を例に説明したが、この電位を検知し、しきい
電圧が低下し、これを利用して転送動作を行わせるとい
う構成は、PNPN構成のみに限られず、その機能が達成で
きる素子であれば特に限定されない。例えば、PNPN4層
構成でなく、６層以上の構成でも同様な効果を期待で
き、まったく同様なシフトレジスタ機能を達成すること
が可能である。さらには静電誘導（SI）サイリスタまた
は電界制御サイリスタ（FCT）と呼ばれるサイリスタを
用いてもまったく同様であり、本発明に含まれるもので
ある。 発光メモリ素子についてもPNPN構成に限られるもので
なく、６層以上の構成でも同様な効果を期待でき、さら
には静電誘導（SI）サイリスタまたは電界制御サイリス
タ（FCT）と呼ばれるサイリスタを用いてもまったく同
様な発光メモリ機能を実現することができる。 尚、以上述べてきた本発明の一連の実施例は基板とし
て半導体基板を用い、その電位を零ボルト（接地）とし
た例を示してきたが、本発明はこれに限られず基板とし
て他の物質を用いてもよい。もっとも近い例でいえばク
ロム（Cr）等をドウプした半絶縁性GaAs基板上に実施例
のｎ形GaAs基板に相当するｎ形GaAs層を形成し、この上
に実施例で説明した構造を形成してもよい。また例えば
ガラス、アルミナ等の絶縁基板上に半導体膜を形成し、
この半導体を用いて実施例の構造を形成してもよい。 この自己走査型発光装置は、光プリンタの書き込みヘ
ッド、ディスプレイ等への応用が考えられ、これらの機
器の低価格化、高性能化に大きな寄与をすることができ
る。
本実施例の発光装置の概略を示す平面図、第２図は第１
図のＸ−Ｘ′ラインの断面図である。層構成は第12図、
第13図、第14図に示した従来の発光素子アレイと同じと
している。以下に製造工程および構造について説明す
る。 まず、ｎ形GaAs基板（１）上に、ｎ形GaAs層（24
b）、ｎ形AlGaAs層（24a）、ｐ形GaAs層（23a）、ｎ形G
aAs層（22a）、ｐ形AlGaAs層（21b）、およびｐ形GaAs
層（21a）を順次積層する。 積層された半導体層は、分離溝（50）により各発光素
子Ｔに分離される。また、各発光素子Ｔのｐ形GaAs層
（21a）およびｐ形AlGaAs層（21b）は、３つの島状にｎ
形GaAs層（22a）上に残留する様、ゲート電極および一
方向性結合素子作製のために一部削除される。該３つの
島は、１つの大きな島と連続する２つの小さな島とさ
れ、２つの小さな島は、発光素子アレイの長手方向に、
島，島，谷、島，島，谷、島，島，谷と繰り返す様に配
置される。ここで、島，島，谷は１つの発光素子に対応
し、谷とは露出したｎ形GaAs層（22a）部分を示す。 次に基板上全体に絶縁被膜（30）を被覆する。 そして、該絶縁被膜（30）と、前記削除操作されたｎ
形GaAs層（22a）上および３箇所のｐ形のGaAs層（21a）
上の位置に接続用コンタクトホールC1を開ける。 次に、該絶縁被膜（30）上に、各発光素子のｎ形GaAs
層（22a）と隣接する発光素子のｐ形GaAs層（21a）とを
コンタクトホールC1を用いて接続するＴ字型の電源電極
およびゲート電極結合用金属薄膜配線（45）、発光素子
の大きな島状ｐ形GaAs層（21a）へコンタクトホールC1
を介してクロックパルスをつたえる金属薄膜配線（4
4）、発光素子の残りの島状ｐ形GaAs層（21a）へコンタ
クトホールC1を介して駆動電圧をつたえる金属薄膜配線
（42）、をそれぞれ設ける。 次に該金属薄膜配線（45）上の一部に、ゲート電極−
電源電極間の抵抗RLとして使用する燐をドウプした非晶
質シリコン（163）を約１μｍの厚さで被覆する。 該非晶質シリコン（163）は、各発光素子に対して１
つづつになるように分離される。 次に基板上全体に絶縁被膜（31）を被覆する。 そして、該絶縁被膜（31）の、前記非晶質シリコン
（163）、金属薄膜配線（42）、および金属薄膜配線（4
4）の上の位置に接続用コンタクトホールC2を開ける。 次に、該絶縁被膜（31）上に、コンタクトホールC2を
介して金属薄膜配線（44）（発光素子のアノード電極）
へクロックパルスを伝える書き込み信号ライン（Si
n）、コンタクトホールC2を介して金属薄膜配線（43）
（非晶質シリコン（163）を介して走査回路素子のゲー
ト電極に接続される）へ電源電圧をつたえる電源ライン
（41）、コンタクトホールC2を介して金属薄膜配線（4
0）（走査回路素子のアノード電極）へクロックパルス
を伝えるクロックラインφ１、φ２を設けた。 ここで、クロックライン結合用金属薄膜配線（40）上
に設ける片側のコンタクト孔C2の位置は、各走査回路素
子のアノード電極が、クロックラインφ１、φ２のいず
れか１本に、長さ方向に向かってφ１、φ２の順番で繰
り返しすように調整される。 上記実施例の構造では、転送素子、結合用ダイオー
ド、書き込み用発光素子の全てをｐ形GaAs層（21a）お
よびｐ形AlGaAs層（21b）のパターンニングのみで形成
でき、製造工程は前記従来の発光素子製造工程とさほど
変化ない。つまり構造が複雑化しているわりには、製造
工程は複雑化していない。 上記発光装置の等価回路図を第３図に示す。第３図か
らも明らかな様に、上記実施例の発光装置は、転送素子
Ｔ（−１）〜Ｔ（２）、書き込み用発光素子Ｌ（−１）
〜Ｌ（−２）からなる。転送素子部分の構成は前記従来
例と全く同じであり、ここでは第９図で示したダイオー
ド接続を用いた例を示している。転送素子のゲート電極
G-1〜G1は書き込み用発光素子のゲートにも接続され
る。書き込み用発光素子のアノードには書き込み信号Si
nが加えられている。 以下に上記発光装置の動作を説明する。 転送素子回路の簡略化した構成断面図を第４図に示す
が、転送素子部分は従来例と同様に動作する。いま転送
素子Ｔ（０）がON状態にあるとするとゲート電極G0の電
圧はVGK（ここでは5Vと想定する）より低下し、ほぼ零
Ｖとなる。従って書き込み信号Sinの電圧がpn接合の拡
散電位（約1V）以上であれば、発光素子Ｌ（０）を発光
状態とすることができる。これに対しゲート電極G-1は
約5Vであり、ゲート電極G1は約1Vとなる。従って発光素
子Ｌ（−１）の書き込み電圧は約6V、発光素子Ｌ（１）
の書き込み電圧は約2Vとなる。これから発光素子Ｌ
（０）のみに書き込める書き込み信号Sinの電圧は１〜2
Vの範囲となる。発光素子Ｌ（０）がON、即ち発光状態
に入ると書き込み信号Sinラインの電圧は約1Vに固定さ
れてしまうので、他の発光素子が選択されてしまうとい
うエラーは防ぐことができる。発光強度は書き込み信号
Sinに流す電流量で決められ、任意の強度にて画像書き
込みが可能となる。また発光状態の次の素子に転送する
ためには書き込み信号Sinラインの電圧を一度零Ｖまで
おとし、発光している素子をいったんOFFにしておく必
要がある。 尚ここでは、しきい電圧もしくはしきい電流が外部か
ら制御可能な制御電極の結合方式として、ダイオード結
合方式を用いているが、該接続方式は上記に限らず、第
15図，第16図に示す様な抵抗ネットワークによる方式な
どの方法であっても良い。 また、上記例においては、抵抗（163）として非晶質
シリコンを用いているが、該抵抗は同様の抵抗率の物質
であれば、任意の物が使用出来る。また、抵抗の構造も
上記構造に限らず、発光素子作成のために積層した一部
の層を抵抗層として流用する等任意の構造を使用出来
る。 実施例−２ 本発明の第２の実施例を第５図および第６図を用いて
以下に説明する。第５図は本実施例の発光装置の平面図
を示し、第６図は等価回路図である。 まず、ｎ形GaAs基板（１）上に、ｎ形GaAs層（24
b）、ｎ形AlGaAs層（24a）、ｐ形GaAs層（23a）、ｎ形G
aAs層（22a）、ｐ形AlGaAs層（21b）、およびｐ形GaAs
層（21a）を順次積層する。 積層された半導体層は、分離溝（50）により各発光素
子Ｔに分離される。また、各発光素子Ｔのｐ形GaAs層
（21a）およびｐ形AlGaAs層（21b）は、５つの島状にｎ
形GaAs層（22a）上に残留する様、ゲート電極および一
方向性結合素子作製のために一部削除される。該５つの
島は、２つの小さな島と連続する３つの比較的大きな島
とされ、３つの比較的大きな島は、発光素子アレイの長
手方向に、並ぶ様に配置される。２つの小さな島は、発
光素子アレイの長手方向に、島，島，谷、島，島，谷、
島，島，谷と繰り返す様に配置される。ここで、１つの
比較的大きな島は１つの発光素子に対応し、島，島，谷
は３つの発光素子に結合された１つの走査回路素子に対
応し、谷とは露出したｎ形GaAs層（22a）のゲート電極
部分を示す。 次に基板上全体に絶縁被膜（30）を被覆する。 そして、該絶縁被膜（30）の、前記削除操作されたｎ
形GaAs層（22a）上および５箇所のｐ形GaAs層（21a）上
の位置に接続用コンタクトホールC1を開ける。 次に、該絶縁被膜（30）上に、各走査回路素子のｎ形
GaAs層（22a）と隣接する走査回路素子のｐ形GaAs層（2
1a）とをコンタクトホールC1用いて接続し、かつの電源
電極およびゲート電極結合用Ｔ字型金属薄膜配線（4
5）、発光素子の３つの大きな島状ｐ形GaAs層（21a）へ
コンタクトホールC1を介してクロックパルスをつたえる
金属薄膜配線（44）、発光素子の残りの島状ｐ形GaAs層
（21a）へコンタクトホールC1介して駆動電圧をつたえ
る金属薄膜配線（42）、をそれぞれ設ける。 次に該金属薄膜配線（45）上の一部に、ゲート電極−
電源電極間の抵抗RLとして使用する燐をドウプした非晶
質シリコン（163）を約１μｍの厚さで被覆する。該非
晶質シリコン（163）は、各発光素子に対して１つづつ
になるよう分離される。 次に基板上全体に絶縁被膜（31）を被覆する。 そして、該絶縁被膜（31）の、前記非晶質シリコン
（163）、金属薄膜配線（42）、および金属薄膜配線（4
4）の上の位置に接続用コンタクトホールC2を開ける。 次に、該絶縁被膜（31）上に、コンタクトホールC2を
介して金属薄膜配線（44）（発光素子のアノード電極）
へクロックパルスをつたえる書き込みライン（Sin1,Sin
2,Sin3）、コンタクトホールC2（非晶質シリコン（16
3））を介して金属薄膜配線（43）（走査回路素子のゲ
ート電極に接続）へ電源電圧をつたえる電源ライン（4
1）、コンタクトホールC2を介して金属薄膜配線（40）
（走査回路素子のアノード電極）へクロックパルスをつ
たえるクロックラインφ1,φ２、を設けた。 ここで、クロックライン結合用金属薄膜配線（40b）
上に設ける片側のコンタクト孔C2の位置は、各走査回路
素子のアノード電極が、クロックラインSin1、Sin2、Si
n3のいずれか１本に、長さ方向に向かってSin1、Sin2、
Sin3の順番で繰り返すように調整される。 第６図は上記実施例の等価回路図であるが、上記回路
が第１の実施例と異なるのは、発光素子を３つづつのブ
ロックとし、１ブロック内の発光素子は１つの走査回路
素子によって制御し、かつ１ブロック内の発光素子にそ
れぞれ別々のクロックラインを接続して、発光素子の発
光を制御した点である。図中、発光素子L1（−１）,L2
（−１）,L3（−１）、発光素子L1（０）,L2（０）,L3
（０）、発光素子L1（−１）,L2（−１）,L3（−１）等
がブロック化された発光素子を示している。 動作は第１の実施例と同じで、１素子づつSinによっ
て発光が書き込まれていたものが、同時に複数書き込ま
れ発光し、それがブロックごとに転送するようになった
ものである。 いま、LEDプリンタ等の一般的に知られる光プリンタ
用の光源として上記自己走査型発光装置を用いることを
考えると、A4の短辺（約21cm）相当のプリントを16ドッ
ト/mmの解像度で印字するためには約3400ビットの発光
素子が必要になる。 上記実施例−１にて説明してきた発光装置では発光し
ているポイントは常に一つで、上記場合ではこの強度を
変化させて画像を書き込むことになる。これを用いて光
プリンタを形成すると、通常使用されている光プリンタ
用LEDアレイ（これは画像を書き込むポイントに位置す
るLEDが同時に発光するよう駆動ICによって制御されて
いる）に比べ、画像書き込み時に3400倍の輝度が必要と
なり、発光効率が同じならば3400倍の電流を流す必要が
ある。但し発光時間は逆に通常のLEDアレイに比べ1/340
0となる。しかし発光素子は一般的に電流が増えると加
速度的に寿命が短くなる傾向があり、いくらデューティ
が1/3400とはいえ従来のLEDプリンタに比べ、寿命が短
くなってしまうという問題点を持っていた。 しかしながら本実施例によると、ビット総数が同じ条
件で比較すると、この例ではブロックに３素子入ってい
るため、従来の方式に比べ１素子の発光時間は３倍とな
る。従って、ON素子に流す電流は1/3でよく、従来例に
比べ長寿命化することが可能である。 上記例では、１ブロックに３素子含まれる場合を例示
したが、この素子数が大きいほうが書き込み電流が小さ
くて済み、さらに長寿命化をはかることができる。 実施例−３ 以下に、デューティをさらに向上することが出来る発
光装置の例を第７図，第８図，第９図，第10図を用いて
説明する。第７図は本実施例の発光装置の断面図で、第
８図は該ブロック構成図、第９図は同等価回路図、第10
図は同等価回路のPNイメージ図である 本実施例のブロック構成図を第８図に示す。発光素子
アレイはシフトレジスタ（200）、書き込みスイッチア
レイ（201）部分、リセットスイッチアレイ（202）、発
光メモリ素子アレイ（203）から構成される。各々のア
レイはＮケの素子からなっており、その番号を（１）〜
（Ｎ）とする。 シフトレジスタ（200）は電源:V1、複数の転送パル
ス：φ、及びスタートパルス：φＳにより駆動され、ON
状態が転送（自己走査）される。転送方向は、ここでは
左から右、即ち（１）から（Ｎ）としてある。 書き込みスイッチアレイ（201）は、画像信号:VINを
発光メモリ素子アレイ（203）に書き込むスイッチであ
り、シフトレジスタ（200）に同期する。つまり、時刻
ｔにON状態であるシフトレジスタ（200）に対応する発
光メモリ素子アレイ（203）のビットに、画像信号:VIN
（ｔ）を書き込む働きを有する。 この画像信号:VINの書き込みは、本実施例では各ビッ
トとも同じ番号内で行われる様されている。一度書き込
まれた発光情報は発光メモリ素子アレイ（203）に保持
される。 一方、シフトレジスタ（200）は同時にリセットスイ
ッチアレイ（202）もアドレスするよう構成されてい
る。但し番号（１）のシフトレジスタ出力は番号（２）
のリセットスイッチに、番号（２）のシフトレジスタ出
力は番号（３）のリセットスイッチに、等、１ビット転
送方向へ進んだ素子に接続されている。このリセットス
イッチがアドレスされると発光メモリ素子はリセットさ
れる。即ち、シフトレジスタがONすると、該シフトレジ
スタより１ビット転送方向へ進んだ発光メモリ素子は、
発光状態、非発光状態に関わらず、一旦非発光状態（OF
F状態）に戻される。 このような構成になっていれば、画像信号の時間変化
が発光メモリ素子の位置変化として書き込まれ、発光メ
モリ素子に画像情報が書き込まれて発光による画像パタ
ーンが構成される。そして次の画像信号を書き込む際、
リセットスイッチにより書き込まれた画像情報は消去さ
れ、そのすぐ後に新たな画像情報が書き込まれる。 このため、発光素子はほぼ常時点灯に近い状態とな
り、デューティはほぼ１となる。 ここではシフトレジスタ（200）を一つのみ設け、こ
の出力を画像信号書き込み及びリセットの両方に用いる
よう構成したが、シフトレジスタを二つ設け、それぞれ
画像信号書き込み用及びリセット用として用いても良
い。 本施例等価回路図を第９図に示す。この実施例は第８
図に示した構成の機能を果たすよう作られたものであ
る。 シフトレジスタ（200）は従来例にて示した先の発明
（特願昭63−65392）と同じ構成である。サイリスタは
トランジスタTr1、Tr2で構成され、そのゲート部が抵抗
RL、RIを介して隣接するサイリスタ及び電源:V1に接続
される。このシフトレジスタの出力はゲート部から取り
出され、出力電圧V0（１）〜V0（３）と表示されてい
る。（１）〜（３）は各ビットの番号である。図中、ク
ロックラインの電流を制限する抵抗は、抵抗Reで表して
いる。 書き込みスイッチとしてPNPトランジスタTr3（１）〜
Tr3（３）を用い、リセットスイッチとしてNPNトランジ
スタTr4（１）〜Tr4（３）を用いている。抵抗Rcは発光
メモリ素子に流れる電流を制御する抵抗である。また発
光メモリ素子としてトランジスタTr5、Tr6の組合せで表
示される発光サイリスタを用いている。この発光サイリ
スタの特性として一度ONしてしまうと電源を落とすまで
ONし続けるという特徴を持ち、これを発光のメモリ機能
として利用する。 この等価回路図の動作を第11図に示すパルスタイミン
グ図を用いて説明する。第11図に於てT1〜T5は時刻を表
す。転送クロックはφ１〜φ３であり、φ１はT1〜T2及
びT4〜T5の間、φ２はT2〜T3の間、φ３はT3〜T4の間が
ハイレベルとなっている。シフトレジスタ出力V0（１）
〜V0（３）はそれぞれφ１〜φ３に同期して取り出さ
れ、出力はローレベルとして与えられる。画像信号:VIN
は時刻T2〜T3にハイレベルとなり、ビット番号（２）の
発光素子に書き込む。 今時刻T1〜T2の間を考える。このときシフトレジスタ
の出力として、出力V0（１）がローレベルとして取り出
される。この出力V0（１）は書き込みスイッチであるト
ランジスタTr3（１）のベースに接続され、トランジス
タTr3（１）を書き込み可能状態にする。しかしここで
画像信号:VINはローレベルであるから発光メモリ素子へ
の書き込みは行われない。一方出力V0（１）は同時にリ
セットスイッチであるトランジスタTr4（２）のベース
にも印加される。この出力V0（１）は零ボルト程度まで
下がるためトランジスタTr4（２）のエミッタ電圧もほ
ぼ零ボルトとなり発光メモリ素子をOFF状態にしてしま
う。従って、ビット番号（２）の発光メモリ素子はリセ
ットされたことになる。 次に時刻T2〜T3の間を考える。シフトレジスタ出力は
V0（２）であり、これがTr3（２）のベースに印加され
る。ここで画像信号:VINはハイレベルであるからトラン
ジスタTr3（２）に電流が流れ、発光メモリに流れ込
む。この電流はトランジスタTr6（２）のベース電流と
なりこれがビット番号（２）の発光メモリ素子をONさせ
る。この発光は次のリセット信号まで維持される。この
時、ビット番号（３）の発光メモリ素子はV0（２）によ
りリセットされる。 発光メモリ素子に流れる電流は抵抗Rcによって制限さ
れ、デューティが大きくなったため少ない電流で良く、
高信頼度の発光装置を得ることができる。 本実施例では転送クロックパルスが３相の場合で動作
を説明したが、３相以上であってももちろん動作する。
さらに発光素子を一列に並べた例を示したが、配列を直
線にする必要はなく、応用によって蛇行させてもよい
し、途中から二列以上に増やすことも可能である。また
この説明では発光サイリスタに限定して説明したが同様
な機能を持つデバイスであればこれに限られず何であっ
ても良く、発光素子としてレーザサイリスタであっても
よい。この駆動方法は発光素子を単体部品で構成しても
よく、また次の実施例で示すようになんらかの方法によ
り集積化してもよい。 第７図では第９図で示した等価回路を集積化して作成
する場合を示す。第10図に第９図の等価回路をＰ、Ｎイ
メージで書き直した図を示す。シフトレジスタの各ビッ
トはPNPNの４層構成で表され、発光メモリ素子も同様に
PNPN構成で表される。シフトレジスタのPNPNの各ビット
をTs（１）〜Ts（４）と表し、発光メモリ素子の各ビッ
トをTL（１）〜TL（４）と表す。この構成を半導体基板
上に作成した例を第７図に示す。 第７図はビット番号（２）についてその断面図を示し
たものである。半絶縁性GaAs基板（１）上に、Ｎ形GaAs
層（24）、Ｐ形GaAs層（23）、Ｎ形GaAs層（22）、Ｐ形
GaAs層（21）を順次積層した構造となっている。各半導
体層は絶縁膜（30）により分離され、それぞれ機能を有
する素子に分割され、金属電極（43）により電気的に接
続される。抵抗RL、RIはＮ形GaAs層（22）で形成される
抵抗素子であり、その端は電源V1に接続される。シフト
レジスタ:Ts（２）は（21）（22）（23）（24）の４層
から構成される。書き込みスイッチ:Tr3（２）は（21）
（22）（23）から構成され、不要な（24）を（23）に接
続し、（24）の効果を殺している。発光メモリ素子:TL
（２）は（21）（22）（23）（24）の４層から構成さ
れ、書き込みスイッチTr3（２）の（23）（24）がシフ
トレジスタTL（２）の（23）と接続される。これが発光
メモリ素子の書き込み電極となる。抵抗Rcも抵抗RL、RI
と同じくＮ形GaAs層（22）で形成される。リセットスイ
ッチ:Tr4（２）は（22）（23）（24）から構成され、不
要な（21）は（22）と接続されている。（23）は書き込
みスイッチTr3（１）のベース（21）と接続される。 第７図に示した構造を用いると、上述の機能を完全に
果たす事が可能となる。 なお上記実施例では半導体としてGaAsを用いた例を示
したが、他の半導体であっても良い。また半導体の積層
の仕方を上部からPNPNとしたが、逆にNPNPとしても動作
電圧、クロックパルスが反転するだけで同様に動作す
る。 またここではシフトレジスタ部分としてPNPNのサイリ
スタ構成を例に説明したが、この電位を検知し、しきい
電圧が低下し、これを利用して転送動作を行わせるとい
う構成は、PNPN構成のみに限られず、その機能が達成で
きる素子であれば特に限定されない。例えば、PNPN4層
構成でなく、６層以上の構成でも同様な効果を期待で
き、まったく同様なシフトレジスタ機能を達成すること
が可能である。さらには静電誘導（SI）サイリスタまた
は電界制御サイリスタ（FCT）と呼ばれるサイリスタを
用いてもまったく同様であり、本発明に含まれるもので
ある。 発光メモリ素子についてもPNPN構成に限られるもので
なく、６層以上の構成でも同様な効果を期待でき、さら
には静電誘導（SI）サイリスタまたは電界制御サイリス
タ（FCT）と呼ばれるサイリスタを用いてもまったく同
様な発光メモリ機能を実現することができる。 尚、以上述べてきた本発明の一連の実施例は基板とし
て半導体基板を用い、その電位を零ボルト（接地）とし
た例を示してきたが、本発明はこれに限られず基板とし
て他の物質を用いてもよい。もっとも近い例でいえばク
ロム（Cr）等をドウプした半絶縁性GaAs基板上に実施例
のｎ形GaAs基板に相当するｎ形GaAs層を形成し、この上
に実施例で説明した構造を形成してもよい。また例えば
ガラス、アルミナ等の絶縁基板上に半導体膜を形成し、
この半導体を用いて実施例の構造を形成してもよい。 この自己走査型発光装置は、光プリンタの書き込みヘ
ッド、ディスプレイ等への応用が考えられ、これらの機
器の低価格化、高性能化に大きな寄与をすることができ
る。
以上述べてきたように、本発明ではバイアス光の原因
となるON状態転送を行う「転送素子」と画像書き込みを
行う「書き込み用発光素子」とを分離したため、転送素
子によるバイアス光は上部に光遮蔽層を設けることによ
り画像書き込みに影響の出ないようにすることが出来
る。このためバイアス光の影響は殆どなくなり、プリン
タ等の品位を向上させることができる。 また画像の書き込み信号を、転送クロックラインにで
なく、書き込み発光素子に直接入力できるため駆動回路
が簡単となる。 さらには発光素子のブロックを形成し、ブロック内素
子を別々に書き込むことにより、書き込み時の電流を少
なくでき、発光素子の寿命を高めることができる。 また、発光メモリ素子アレイを用いることにより、デ
ューティがほぼ１の発光装置を、簡単な製造工程にて製
造でき、ワイヤボンディングの数の問題、駆動ICの問
題、コンパクト化、短ピッチ化等の種々の問題を解決す
るものである。 また本発明は光プリンタ、ディスプレイ等へ応用で
き、これらの機器の性能向上、低価格化に大きく寄与す
ることができる。
となるON状態転送を行う「転送素子」と画像書き込みを
行う「書き込み用発光素子」とを分離したため、転送素
子によるバイアス光は上部に光遮蔽層を設けることによ
り画像書き込みに影響の出ないようにすることが出来
る。このためバイアス光の影響は殆どなくなり、プリン
タ等の品位を向上させることができる。 また画像の書き込み信号を、転送クロックラインにで
なく、書き込み発光素子に直接入力できるため駆動回路
が簡単となる。 さらには発光素子のブロックを形成し、ブロック内素
子を別々に書き込むことにより、書き込み時の電流を少
なくでき、発光素子の寿命を高めることができる。 また、発光メモリ素子アレイを用いることにより、デ
ューティがほぼ１の発光装置を、簡単な製造工程にて製
造でき、ワイヤボンディングの数の問題、駆動ICの問
題、コンパクト化、短ピッチ化等の種々の問題を解決す
るものである。 また本発明は光プリンタ、ディスプレイ等へ応用で
き、これらの機器の性能向上、低価格化に大きく寄与す
ることができる。
第１図は本発明の第１の実施例を示す平面図、第２図は
同断面図、第３図は同等価回路図、第４図は、第５図は
本発明の第２の実施例を示す平面図、第６図は同等価回
路図、第７図は本発明の第３の実施例を示す断面図、第
８図はブロック構成図、第９図は同等価回路図、第10図
は同等価回路のPNイメージ図、第11図は駆動方法を示す
パルスタイミング図、第12図は先の出願の発光素子アレ
イの構造を示す平面図、第13図および第14図は同断面
図、第15図は同等価回路図、第16図および第17図は別の
発光素子アレイの等価回路図および断面構造図、第18図
は先の発光素子アレイの駆動方法を示すパルスタイミン
グ図、第19図は従来の発光素子の電流電圧特性図、第20
図は従来の３端子型発光素子の構造を示す概略断面図で
ある。
同断面図、第３図は同等価回路図、第４図は、第５図は
本発明の第２の実施例を示す平面図、第６図は同等価回
路図、第７図は本発明の第３の実施例を示す断面図、第
８図はブロック構成図、第９図は同等価回路図、第10図
は同等価回路のPNイメージ図、第11図は駆動方法を示す
パルスタイミング図、第12図は先の出願の発光素子アレ
イの構造を示す平面図、第13図および第14図は同断面
図、第15図は同等価回路図、第16図および第17図は別の
発光素子アレイの等価回路図および断面構造図、第18図
は先の発光素子アレイの駆動方法を示すパルスタイミン
グ図、第19図は従来の発光素子の電流電圧特性図、第20
図は従来の３端子型発光素子の構造を示す概略断面図で
ある。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 33/00 (72)発明者 田中 修平 大阪府大阪市中央区道修町３丁目５番11 号 日本板硝子株式会社内 (56)参考文献 特開 昭48−96291（ＪＰ，Ａ) 特開 昭57−124368（ＪＰ，Ａ) 特開 昭61−234652（ＪＰ，Ａ) 特開 昭49−124992（ＪＰ，Ａ) Ｓｏｌｉｄ ｓ ｔａｔｅ ｅｌｅｃ ｔｒｏｎｉｃｓ Ｖｏｌ，20．Ｎｏ．５ （1977．05）Ｐ．469−Ｐ．473
Claims (14)
- 【請求項１】しきい電圧もしくはしきい電流が外部から
制御可能な制御電極を有する３端子スイッチ素子多数個
を配列した３端子スイッチ素子アレイの各スイッチ素子
の制御電極を互いに第１の電気的手段にて接続すると共
に、各スイッチの素子の制御電極に電源ラインを第２の
電気的手段を用いて接続し、かつ各スイッチ素子の残り
の２端子の一方にクロックラインを接続して形成した自
己走査形スイッチ素子アレイと、 しきい電圧もしくはしきい電流が外部から制御可能な制
御電極を有する３端子発光素子多数個を配列した発光素
子アレイとからなり、 前記発光素子アレイの各制御電極を前記スイッチ素子の
制御電極と第３の電気的手段にて接続し、各発光素子の
残りの２端子の一方に発光のための電流を印加するライ
ンを設けた発光装置。 - 【請求項２】前記発光素子の端子に設けた発光のための
電流を印加するラインが、前記発光素子の発光を制御す
るクロックラインである、請求項１記載の発光装置。 - 【請求項３】前記発光素子アレイが、複数の発光素子の
ブロックに分割され、各ブロック内の発光素子の制御電
極全てが、各ブロックに対して１つずつ配置された１つ
の前記スイッチ素子の制御電極と各々前記第３の電気的
手段にて接続され、発光のための電流を印加する複数の
ラインが１ブロック内の発光素子に接続されている、請
求項１または２記載の発光装置。 - 【請求項４】前記３端子スイッチ素子が、Ｐ導電形半導
体領域及びＮ導電形半導体領域を複数積層した負性抵抗
を有する３端子発光素子である、請求項１〜３のいずれ
かに記載の発光装置。 - 【請求項５】前記３端子発光素子が、Ｐ導電形半導体領
域及びＮ導電形半導体領域を複数積層した負性抵抗を有
する３端子発光素子である、請求項１〜４のいずれかに
記載の自己走査形発光素子アレイ。 - 【請求項６】前記３端子スイッチ素子は、発光サイリス
タ、静電誘導サイリスタ、または電界制御サイリスタで
ある、請求項４に記載の発光装置。 - 【請求項７】前記３端子発光素子は、発光サイリスタ、
静電誘導サイリスタ、または電界制御サイリスタであ
る、請求項５に記載の発光装置。 - 【請求項８】前記スイッチ素子及び前記発光素子が、共
にPNPN構造の３端子発光サイリスタである、請求項７記
載の発光装置。 - 【請求項９】前記第１の電気的手段が抵抗またはダイオ
ードであり、前記第２の電気的手段が抵抗である、請求
項１〜８のいずれかに記載の発光装置。 - 【請求項１０】同一の基板上に集積されて構成された、
請求項１〜９のいずれかに記載の発光装置。 - 【請求項１１】前記自己走査形スイッチ素子からの発光
を遮光する遮光層を設けた、請求項10記載の発光装置。 - 【請求項１２】しきい電圧もしくはしきい電流が外部か
ら制御可能な制御電極を有するスイッチ素子多数個を配
列したスイッチ素子アレイの各スイッチ素子の制御電極
を互いに電気的手段にて接続すると共に、各スイッチの
素子に電源ラインを電気的手段を用いて接続し、かつ各
スイッチ素子にクロックラインを接続して形成した自己
走査形スイッチ素子アレイと、 メモリ機能を有する発光メモリ素子アレイと、 前記自己走査形スイッチ素子アレイに接続した、信号を
前記発光メモリ素子アレイに書き込む書き込みスイッチ
アレイと、 前記発光メモリ素子アレイをリセットするリセットスイ
ッチアレイと、からなる自己走査機能を用いて動作を行
なう発光装置。 - 【請求項１３】しきい電圧もしくはしきい電流が外部か
ら制御可能な制御電極を有する３端子スイッチ素子多数
個を配列した３端子スイッチ素子アレイの各スイッチ素
子の制御電極を互いに第１の電極的手段にて接続すると
共に、各スイッチの素子の制御電極に電源ラインを第２
の電気的手段を用いて接続し、かつ各スイッチ素子の残
りの２端子の一方にクロックラインを接続して形成した
自己走査形スイッチ素子アレイと、 しきい電圧もしくはしきい電流が外部から制御可能な制
御電極を有する３端子発光素子多数個を配列した発光素
子アレイとからなり、 前記発光素子アレイの各制御電極を前記スイッチ素子の
制御電極と第３の電気的手段にて接続し、各発光素子の
残りの２端子の一方に発光のための電流を印加するライ
ンを設けた発光装置の駆動方法において、 あるスイッチ素子のON状態が、そのスイッチ素子近傍の
他の発光素子のしきい電圧もしくはしきい電流を、前記
第１の電気的手段を介して変化させ、 ON状態のスイッチ素子によりしきい電圧もしくはしきい
電流を変化させられた次駆動スイッチ素子をONさせ、か
つ、しきい電圧もしくはしきい電流を変化させられてい
ないかまたは変化させられた量が次駆動スイッチ素子ほ
どではない発光素子はONさせない、電圧パルスもしくは
電流パルスを前記クロックラインを介してスイッチ素子
に印加させて、ON状態を順次転送させ、 前記ラインに電流を印加して、ON状態にあるスイッチ素
子に接続された発光素子を発光させる、 発光状態を順次転送させる発光装置の駆動方法。 - 【請求項１４】しきい電圧もしくはしきい電流が外部か
ら制御可能な制御電極を有する３端子スイッチ素子多数
個を配列した３端子スイッチ素子アレイの各スイッチ素
子の制御電極を互いに第１の電気的手段にて接続すると
共に、各スイッチの素子の制御電極に電源ラインを第２
の電気的手段を用いて接続し、かつ各スイッチ素子の残
りの２端子の一方にクロックラインを接続して形成した
自己走査形スイッチ素子アレイと、 しきい電圧もしくはしきい電流が外部から制御可能な制
御電極を有する３端子発光素子多数個をブロックに分割
して配列した発光素子アレイとからなり、 各ブロック内の発光素子の制御電極全てが、各ブロック
に対して１つずつ配置された１つの前記スイッチ素子の
制御電極と各々第３の電気的手段にて接続され、発光の
ための電流を印加する複数のラインが１ブロック内の発
光素子に接続されている発光装置の駆動方法において、 あるスイッチ素子のON状態が、そのスイッチ素子近傍の
他の発光素子のしきい電圧もしくはしきい電流を、前記
第１の電気的手段を介して変化させ、 ON状態のスイッチ素子によりしきい電圧もしくはしきい
電流を変化させられた次駆動スイッチ素子をONさせ、か
つ、しきい電圧もしくはしきい電流を変化させられてい
ないかまたは変化させられた量が次駆動スイッチ素子ほ
どではない発光素子はONさせない、電圧パルスもしくは
電流パルスを前記クロックラインを介してスイッチ素子
に印加させて、ON状態を順次転送させ、 前記複数のラインに電流を印加して、ON状態にあるスイ
ッチ素子に接続されたブロック内の発光素子を同時に発
光させる、 発光素子の発光状態をブロック毎に順次転送させる発光
装置の駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19216189A JP2577089B2 (ja) | 1988-11-10 | 1989-07-25 | 発光装置およびその駆動方法 |
| US07/557,389 US5177405A (en) | 1989-07-25 | 1990-07-24 | Self-scanning, light-emitting device |
| DE1990633837 DE69033837T2 (de) | 1989-07-25 | 1990-07-24 | Lichtemittierende Vorrichtung |
| EP19900308094 EP0410695B1 (en) | 1989-07-25 | 1990-07-24 | Light-emitting device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-284338 | 1988-11-10 | ||
| JP28433888 | 1988-11-10 | ||
| JP19216189A JP2577089B2 (ja) | 1988-11-10 | 1989-07-25 | 発光装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02263668A JPH02263668A (ja) | 1990-10-26 |
| JP2577089B2 true JP2577089B2 (ja) | 1997-01-29 |
Family
ID=17677280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19216189A Expired - Lifetime JP2577089B2 (ja) | 1988-11-10 | 1989-07-25 | 発光装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577089B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1944868A1 (en) | 2005-09-13 | 2008-07-16 | Oki Data Corporation | Integrated circuit that emits light, optical head that incorporates the integrated circuit, and image forming apparatus that uses the optical head |
| CN101740558A (zh) * | 2008-11-10 | 2010-06-16 | 富士施乐株式会社 | 发光元件头、发光元件芯片、图像形成设备和信号供给方法 |
| US8089077B2 (en) | 2006-04-04 | 2012-01-03 | Fuji Xerox Co., Ltd. | Light-emitting element array with micro-lenses and optical writing head |
Families Citing this family (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0852817A1 (en) | 1995-09-25 | 1998-07-15 | Nippon Sheet Glass Co., Ltd. | Surface light-emitting element and self-scanning type light-emitting device |
| JPH0985985A (ja) * | 1995-09-25 | 1997-03-31 | Nippon Sheet Glass Co Ltd | 光プリントヘッドおよびロッドレンズ・ユニット |
| JPH0985987A (ja) * | 1995-09-27 | 1997-03-31 | Nippon Sheet Glass Co Ltd | 自己走査型発光装置 |
| JP3562884B2 (ja) * | 1995-10-02 | 2004-09-08 | 日本板硝子株式会社 | 自己走査型発光装置、光プリンタ用光源および光プリンタ |
| JP3212498B2 (ja) * | 1995-10-04 | 2001-09-25 | 日本板硝子株式会社 | 自己走査型発光装置およびその静電破壊防止用保護回路 |
| JPH0999581A (ja) * | 1995-10-04 | 1997-04-15 | Nippon Sheet Glass Co Ltd | 自己走査型発光装置 |
| JPH0999582A (ja) * | 1995-10-05 | 1997-04-15 | Nippon Sheet Glass Co Ltd | 自己走査型発光装置の駆動方法 |
| JP3595044B2 (ja) * | 1995-10-05 | 2004-12-02 | 日本板硝子株式会社 | 自己走査型発光装置およびこれを用いた光プリンタ装置 |
| JP3604474B2 (ja) * | 1995-10-27 | 2004-12-22 | 日本板硝子株式会社 | 自己走査型発光装置 |
| JPH09283794A (ja) * | 1996-04-08 | 1997-10-31 | Nippon Sheet Glass Co Ltd | 面発光素子および自己走査型発光装置 |
| CN1306678A (zh) | 1999-06-08 | 2001-08-01 | 日本板硝子株式会社 | 外部发光效率高的端面发光元件及用其制作的自扫描型发光元件阵列 |
| JP4359964B2 (ja) * | 1999-07-12 | 2009-11-11 | 富士ゼロックス株式会社 | 発光素子アレイ装置 |
| TW505578B (en) * | 1999-08-24 | 2002-10-11 | Nippon Sheet Glass Co Ltd | Self-scanning light-emitting device |
| JP4457437B2 (ja) | 1999-08-30 | 2010-04-28 | 富士ゼロックス株式会社 | 自己走査型発光装置 |
| JP2001077421A (ja) * | 1999-09-06 | 2001-03-23 | Nippon Sheet Glass Co Ltd | 自己走査型発光装置のマスク設計方法 |
| TW457735B (en) | 1999-09-06 | 2001-10-01 | Nippon Sheet Glass Co Ltd | Method of designing mask for self-scanning light emitting devices |
| JP4362905B2 (ja) | 1999-09-21 | 2009-11-11 | 富士ゼロックス株式会社 | 自己走査型発光装置、書き込み用光源および光プリンタ |
| JP4395674B2 (ja) * | 1999-09-21 | 2010-01-13 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ |
| JP4265049B2 (ja) | 1999-10-22 | 2009-05-20 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動回路 |
| JP2001189526A (ja) * | 2000-01-05 | 2001-07-10 | Nippon Sheet Glass Co Ltd | 自己走査型面発光レーザアレイ |
| JP4461552B2 (ja) * | 2000-02-22 | 2010-05-12 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ |
| JP2001250980A (ja) * | 2000-03-03 | 2001-09-14 | Nippon Sheet Glass Co Ltd | ３端子発光サイリスタ |
| CN1166517C (zh) | 2000-04-06 | 2004-09-15 | 日本板硝子株式会社 | 自扫描型发光元件阵列的驱动方法 |
| JP4352573B2 (ja) * | 2000-04-06 | 2009-10-28 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ |
| JP4483013B2 (ja) * | 2000-04-06 | 2010-06-16 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動方法および光プリンタ用光源 |
| JP4438174B2 (ja) * | 2000-04-06 | 2010-03-24 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動方法 |
| KR20010100868A (ko) | 2000-04-06 | 2001-11-14 | 이주하라 요죠우 | 광기록 헤드와 그 조립 방법 |
| JP2001308377A (ja) * | 2000-04-25 | 2001-11-02 | Nippon Sheet Glass Co Ltd | ３端子発光サイリスタおよび自己走査型発光素子アレイ |
| JP2001326383A (ja) * | 2000-05-16 | 2001-11-22 | Hitachi Cable Ltd | 発光ダイオードアレイ |
| JP3882539B2 (ja) | 2000-07-18 | 2007-02-21 | ソニー株式会社 | 半導体発光素子およびその製造方法、並びに画像表示装置 |
| JP3975669B2 (ja) * | 2000-11-01 | 2007-09-12 | 富士ゼロックス株式会社 | 発光素子アレイ駆動装置 |
| JP4595198B2 (ja) | 2000-12-15 | 2010-12-08 | ソニー株式会社 | 半導体発光素子及び半導体発光素子の製造方法 |
| JP4649745B2 (ja) | 2001-02-01 | 2011-03-16 | ソニー株式会社 | 発光素子の転写方法 |
| JP5283293B2 (ja) | 2001-02-21 | 2013-09-04 | ソニー株式会社 | 半導体発光素子 |
| JP3690340B2 (ja) | 2001-03-06 | 2005-08-31 | ソニー株式会社 | 半導体発光素子及びその製造方法 |
| JP2002261327A (ja) | 2001-03-06 | 2002-09-13 | Sony Corp | 半導体発光素子及び半導体発光素子の製造方法 |
| JP4876319B2 (ja) * | 2001-03-09 | 2012-02-15 | ソニー株式会社 | 表示装置およびその製造方法 |
| JP4292747B2 (ja) | 2002-02-25 | 2009-07-08 | 富士ゼロックス株式会社 | 発光サイリスタおよび自己走査型発光素子アレイ |
| JP4196586B2 (ja) * | 2002-04-30 | 2008-12-17 | 富士ゼロックス株式会社 | 発光素子アレイチップ、光書き込みヘッドおよび光書き込みヘッドの駆動方法 |
| JP4140332B2 (ja) * | 2002-10-02 | 2008-08-27 | 富士ゼロックス株式会社 | 発光素子および自己走査型発光素子アレイチップ |
| JP4182727B2 (ja) * | 2002-11-15 | 2008-11-19 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ、光プリンタヘッド、光プリンタ |
| JP4140358B2 (ja) * | 2002-11-27 | 2008-08-27 | 富士ゼロックス株式会社 | 発光サイリスタ、発光サイリスタの製造方法および発光素子アレイチップ |
| JP4284983B2 (ja) * | 2002-12-03 | 2009-06-24 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイチップおよび光書込みヘッド |
| JP2004288799A (ja) | 2003-03-20 | 2004-10-14 | Sony Corp | 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 |
| US7989825B2 (en) | 2003-06-26 | 2011-08-02 | Fuji Xerox Co., Ltd. | Lens-attached light-emitting element and method for manufacturing the same |
| JP4479286B2 (ja) * | 2004-03-10 | 2010-06-09 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイチップ |
| JP4165436B2 (ja) | 2004-04-14 | 2008-10-15 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動方法、光書き込みヘッド |
| JP4763404B2 (ja) * | 2005-09-27 | 2011-08-31 | 京セラ株式会社 | 発光装置および画像形成装置 |
| JP4837611B2 (ja) | 2007-03-30 | 2011-12-14 | 株式会社沖データ | 半導体装置及びプリントヘッド |
| US20100177155A1 (en) * | 2007-06-25 | 2010-07-15 | Kyocera Corporation | Light Emitting Element Array, Light Emitting Device, and Image Forming Apparatus |
| US8134585B2 (en) | 2008-12-18 | 2012-03-13 | Fuji Xerox Co., Ltd. | Light-emitting element head, image forming apparatus and light-emission control method |
| JP4614017B1 (ja) * | 2009-07-22 | 2011-01-19 | 富士ゼロックス株式会社 | 発光装置、プリントヘッドおよび画像形成装置 |
| JP5333075B2 (ja) * | 2009-09-04 | 2013-11-06 | 富士ゼロックス株式会社 | 発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置 |
| JP2011061138A (ja) | 2009-09-14 | 2011-03-24 | Fuji Xerox Co Ltd | 光機能素子、光機能素子列、露光装置および光機能素子の製造方法 |
| JP5568931B2 (ja) * | 2009-09-25 | 2014-08-13 | 富士ゼロックス株式会社 | 発光素子アレイ及びこれを用いた画像形成装置 |
| JP5664012B2 (ja) * | 2010-08-13 | 2015-02-04 | 富士ゼロックス株式会社 | 発光素子アレイチップ、発光素子ヘッドおよび画像形成装置 |
| JP5625778B2 (ja) | 2010-11-12 | 2014-11-19 | 富士ゼロックス株式会社 | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 |
| JP5874678B2 (ja) * | 2013-04-24 | 2016-03-02 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法 |
| JP5884767B2 (ja) * | 2013-04-25 | 2016-03-15 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP6812693B2 (ja) * | 2016-07-27 | 2021-01-13 | 富士ゼロックス株式会社 | レーザ部品及びレーザ光発生装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240837B2 (ja) * | 1972-03-23 | 1977-10-14 | ||
| JPS57124368A (en) * | 1981-01-27 | 1982-08-03 | Ricoh Co Ltd | Recorder |
| JPS61234652A (ja) * | 1985-04-10 | 1986-10-18 | Alps Electric Co Ltd | Ｌｅｄプリンタの光書込みヘツド駆動方式 |
-
1989
- 1989-07-25 JP JP19216189A patent/JP2577089B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ｓｏｌｉｄ ｓ ｔａｔｅ ｅｌｅｃｔｒｏｎｉｃｓ Ｖｏｌ，２０．Ｎｏ．５ （１９７７．０５）Ｐ．４６９−Ｐ．４７３ |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1944868A1 (en) | 2005-09-13 | 2008-07-16 | Oki Data Corporation | Integrated circuit that emits light, optical head that incorporates the integrated circuit, and image forming apparatus that uses the optical head |
| US7961209B2 (en) | 2005-09-13 | 2011-06-14 | Oki Data Corporation | Integrated circuit that emits light, optical head that incorporates the integrated circuit, and image forming apparatus that uses the optical head |
| US8089077B2 (en) | 2006-04-04 | 2012-01-03 | Fuji Xerox Co., Ltd. | Light-emitting element array with micro-lenses and optical writing head |
| CN101740558A (zh) * | 2008-11-10 | 2010-06-16 | 富士施乐株式会社 | 发光元件头、发光元件芯片、图像形成设备和信号供给方法 |
| CN101740558B (zh) * | 2008-11-10 | 2013-08-21 | 富士施乐株式会社 | 发光元件头、发光元件芯片、图像形成设备和信号供给方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02263668A (ja) | 1990-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577089B2 (ja) | 発光装置およびその駆動方法 | |
| EP0410695B1 (en) | Light-emitting device | |
| US6614055B1 (en) | Surface light-emitting element and self-scanning type light-emitting device | |
| US5451977A (en) | Self-scanning light-emitting array and a driving method of the array | |
| US5814841A (en) | Self-scanning light-emitting array | |
| JP2790631B2 (ja) | 自己走査形発光素子アレイ | |
| JP2784011B2 (ja) | 自己走査型発光素子アレイ | |
| JP2683781B2 (ja) | 発光装置 | |
| JPH0992885A (ja) | 面発光素子および自己走査型発光装置 | |
| JP3647968B2 (ja) | 自己走査型発光装置 | |
| JP2784052B2 (ja) | 自己走査型発光素子アレイおよびその駆動方法 | |
| JP2784010B2 (ja) | 自己走査型発光素子アレイ | |
| JPH08153890A (ja) | 発光サイリスタおよび自己走査型発光装置 | |
| JP2846135B2 (ja) | 発光素子アレイの駆動方法 | |
| JP4068172B2 (ja) | 面発光サイリスタおよび自己走査型発光装置 | |
| US6717182B1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
| JPH09283794A (ja) | 面発光素子および自己走査型発光装置 | |
| US6919583B2 (en) | End surface light-emitting element having increased external light emission efficiency and self-scanning light-emitting element array using the same | |
| JP3562884B2 (ja) | 自己走査型発光装置、光プリンタ用光源および光プリンタ | |
| JP2744504B2 (ja) | 自己走査型発光素子アレイ | |
| JP3595044B2 (ja) | 自己走査型発光装置およびこれを用いた光プリンタ装置 | |
| JP3975613B2 (ja) | 端面発光サイリスタおよび自己走査型発光装置 | |
| JP3212498B2 (ja) | 自己走査型発光装置およびその静電破壊防止用保護回路 | |
| JPH11330541A (ja) | 端面発光素子 | |
| JP3212497B2 (ja) | 自己走査型発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |