JP4265049B2 - 自己走査型発光素子アレイの駆動回路 - Google Patents
自己走査型発光素子アレイの駆動回路 Download PDFInfo
- Publication number
- JP4265049B2 JP4265049B2 JP30037399A JP30037399A JP4265049B2 JP 4265049 B2 JP4265049 B2 JP 4265049B2 JP 30037399 A JP30037399 A JP 30037399A JP 30037399 A JP30037399 A JP 30037399A JP 4265049 B2 JP4265049 B2 JP 4265049B2
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- light emitting
- light
- pulse voltage
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000872 buffer Substances 0.000 claims description 70
- 230000003287 optical effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
- B41J2002/453—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays self-scanning
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Optics & Photonics (AREA)
- Led Devices (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、自己走査型発光素子アレイの駆動回路、特に、電流源を用いないようにした駆動回路に関する。本発明は、さらには、このような駆動回路を用いた自己走査型発光素子アレイに関する。
【０００２】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイはその駆動用ＩＣと組み合わせて光プリンタ等の書き込み用光源として利用されている。本発明者らは発光素子アレイの構成要素としてｐｎｐｎ構造を持つ発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願（特開平１−２３８９６２号公報、特開平２−１４５８４号公報、特開平２−９２６５０号公報、特開平２−９２６５１号公報）し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光装置を作製できること等を示した。
【０００３】
このような発光装置を光プリンタなどに応用するとき、転送動作による発光が邪魔になる。このため、転送機能のみを受け持つシフト部と、発光機能を受け持つ発光部とに役割を分け、別々の発光サイリスタを使い、シフト部の発光は金属などで発光部を隠すことによって、この転送による発光の影響から逃げることのできる自己走査型発光装置を提案している（特開平２−２６３６６８号公報）。
【０００４】
しかし、図１に示すような特性の低電流域での光出力の小さな発光サイリスタを使うことによって、転送動作時の光出力を十分抑えることが可能である。このような場合には、シフト部と発光部とを分けた構造にする必要はなく、シフト部と発光部とを兼ねた発光素子アレイも、十分に光プリンタ用の光源として用いることができる。
【０００５】
このような自己走査型発光素子アレイの場合、転送に必要な電流Ｉt と、ある発光点を点灯させたい時の書き込み電流Ｉwの２種類の電流を供給する必要がある。
【０００６】
図２は、転送電流と書き込み電流とを供給する従来の自己走査型発光素子アレイの等価回路を示す。この自己走査型発光素子アレイは、ダイオード結合方式による２相駆動のものである。図中、Ｔ1 〜Ｔ4 は発光サイリスタ、Ｄ1 〜Ｄ4 は結合ダイオード、Ｒ1 〜Ｒ4 はゲート負荷抵抗を示している。発光サイリスタのカソードは基板電極に、奇数番の発光サイリスタのアノードはクロックパルスラインφ1 （１１）に、偶数番の発光サイリスタのアノードはクロックパルスラインφ2 （１２）に接続されている。発光サイリスタのゲートは、ゲート負荷抵抗Ｒ1 ，Ｒ2 ，Ｒ3 …を介して電源ラインφGK（１４）に接続され、更に隣り合うゲート電極同士はダイオードD1 ，Ｄ2 ，Ｄ3 …を介して接続されている。各ライン１１，１２，１４は、端子２１，２２，２４を介して外部に接続される。また、発光サイリスタＴ1 のゲートは、スタートパルスφS 用端子２３に接続される。
【０００７】
なお図２において、１０は、自己走査型発光素子アレイチップとして、集積化された部分を示している。チップ１０に駆動回路が外付けされている。
【０００８】
チップ１０の各端子２１，２２，２３は、電流制限用抵抗素子４１，４２，４３を介して、パルス電圧源５１，５２，５３に接続され、端子２４は、電圧源６０に接続されている。また、抵抗４１およびパルス電圧源５１の直列回路には、電流源３１が並列に接続され、抵抗４２およびパルス電圧源５２の直列回路には、電流源３２が並列に接続されている。
【０００９】
これら電流制限用抵抗素子，パルス電圧源，電流源，電圧源が、駆動回路を構成している。
【００１０】
このような構造の自己走査型発光素子アレイでは、転送動作に必要な電流は、抵抗４１，４２とパルス電圧源５１，５２とによって決まる。所望の発光点を光らせたい場合は、発光サイリスタのオン状態を所望の発光点の位置まで送り、電流源３１，３２で、必要な書込み電流を流している。
【００１１】
図３は、駆動波形を示す。ただし、ｖ（数字）は、数字の表す電圧源の電圧、ｉ（数字）は数字の表す電流源の電流、Ｌ（Ｔｎ）はｎ番目の発光サイリスタの光出力を示している。
【００１２】
スタートパルス用電圧源５３のパルス電圧ｖ（５３）がＬ（Ｌｏｗ）レベルで、クロックパルス用電圧源５１のパルス電圧ｖ（５１）がＨ（Ｈｉｇｈ）レベルのとき、発光サイリスタＴ1 がＯＮする。以上のように、発光サイリスタＴ1 が発光した後は、２相クロックパルスφ1 ，φ2 の繰り返しにより発光状態が転送されていく。このとき転送発光しているが、光出力は極めて小さい。電流源３１から書き込み電流ｉ（３１）を供給することによって、発光サイリスタは書き込み発光する。
【００１３】
【発明が解決しようとする課題】
上述した従来の自己走査型発光素子アレイでは、電流源は、回路が複雑であり、また、特性のばらつきが大きいという問題がある。
【００１４】
また、図３において、例えば発光サイリスタＴ5 は「書き込みなし」であるが、オン状態を保持する電流が必要なため、わずかに発光している。「書き込みなし」の状態での発光は書き込みに対してノイズとなるので、できる限り小さいことが望ましいが、発光量を減らすためには、転送電流を決める抵抗４１，４２の抵抗値を大きくする必要がある。しかしこの抵抗値を大きくすると、転送速度が低下するという問題がある。
【００１５】
本発明の目的は、簡単な回路構成で電流源と同じ機能を実現できる駆動回路を提供することにある。
【００１６】
本発明の他の目的は、「書き込みなし」時に転送速度を低下させることなく発光量を減らすことのできる機能をもった駆動回路を提供することにある。
【００１７】
本発明のさらに他の目的は、このような駆動回路を有する自己走査型発光素子アレイを提供することにある。
【００１８】
【課題を解決するための手段】
本発明に係る自己走査型発光素子アレイは、発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子発光素子多数個を、一次元的に配列し、隣接する発光素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、一次元的に配列された各発光素子の残りの２端子のうちの一方に、外部から２相のクロックパルスφ1 ，φ2を、それぞれ１素子おきに供給し、一方の相のクロックパルスにより、ある発光素子が発光しているとき、その発光素子近傍の発光素子のしきい電圧もしくはしきい電流を、電気的手段を介して変化させ、他方の相のクロックパルスにより、前記ある発光素子に隣接する発光素子を発光させ、発光している発光素子に書き込み電流を供給して書き込み発光させる自己走査型発光素子アレイである。
【００１９】
このような自己走査型発光素子アレイのφ1，φ2端子は、オン状態では定電圧特性を持っているので、φ1 ，φ2 端子に対し電圧源と抵抗の組み合わせ回路を設けて、電流源と同じ働きをさせることができる。電圧源としては、入力端子が電源に接続されたバッファを用いる。バッファと抵抗の直列回路を、チップのクロックパルス端子とパルス電圧源との間に設け、パルス電圧源からのパルス電圧を、バッファのゲート端子に入力する。
【００２０】
一方、クロックパルスを供給する側もバッファおよび抵抗の直列回路を用い、この直列回路をパルス電圧源に接続する構成とする。パルス電圧源からのパルス電圧は、バッファの入力端子に供給される。この場合、バッファのゲート端子は、一般的に、接地される。
【００２１】
このような構成の駆動回路によれば、電流源を用いる従来の駆動回路に比べて、構成が極めて簡単になり、Ｃ−ＭＯＳロジックＩＣで構成できるという利点がある。さらにこのようなバッファは、抵抗とともに、発光サイリスタと同一のチップ上に作製することも可能である。
【００２２】
さらに「書き込みなし」時の発光量を減少させようとすると転送速度が低下するという問題を解決するためには、転送時には抵抗値を小さくし、転送が終わった後に大きい抵抗値に切り換えればよい。クロックパルスを供給するバッファと抵抗の直列回路を２組設け、抵抗の出力側を互いに接続する。２つの抵抗値を大小異なる値としておき、２つの回路をパルス電圧源から供給するパルスによって制御することにより、転送時と転送後に流れる電流を切り換える。
【００２３】
このような構成の駆動回路は、上記同様にＣ−ＭＯＳロジックＩＣで構成でき、発光サイリスタと同一チップ上に作製することも可能である。
【００２４】
【発明の実施の形態】
図４は、本発明の自己走査型発光素子アレイの等価回路図である。図２の回路の構成要素と同じ要素には、同一の参照番号を付して示している。
【００２５】
この実施例では、転送に必要な電流Ｉt と、書き込み電流Ｉw とを供給する回路を、パルス電圧源とバッファ回路とにより構成する。具体的には、クロックパルスφ1 端子２１に接続される駆動回路は、パルス電圧源５４，５５と、バッファ回路９０とにより構成され、クロックパルスφ2 端子２２に接続される駆動回路は、パルス電圧源５６，５７と、バッファ回路９１とにより構成される。
【００２６】
バッファ回路９０と９１とは、同じ回路構成であるので、図５にバッファ回路９０を代表して示す。バッファ回路９０は、２個のバッファ８１，８２と、これらの出力端子に接続された２個の抵抗４４，４５とにより構成される。バッファ８１の入力端子７１はパルス電圧源５４に接続され、ゲート端子は接地されている。また、バッファ８２の入力端子は＋５Ｖ電源に接続され、ゲート端子７２はパルス電圧源５５に接続されている。抵抗４４，４５は共に、出力端子７３に接続され、出力端子７３はクロックパルスφ1 端子２１に接続されている。
【００２７】
このバッファの真理表を図６に示す。ｘは入力、ｙはゲート入力、ｚは出力を示している。この真理表から、クロックパルス用のバッファ８１は、パルス電圧源５４が出力するパルス電圧のＨレベルおよびＬレベルに応じて、その出力は、ＨレベルまたはＬレベルになることがわかる。バッファ８１の出力は、クロックパルスφ1 としてチップ１０の端子２１に供給される。また書き込み用のバッファ８２は、パルス電圧源５５の出力するパルス電圧がＬレベルのとき、出力はＨレベルになり、書き込み電流Ｉw を端子２１に供給する。パルス電圧源５５の出力するパルス電圧がＨレベルのとき、出力はハイインピーダンスになり、端子２１に書き込み電流を供給しない。
【００２８】
同様にバッファ回路９１は、チップ１０の端子２２に、クロックパルスφ2 および書き込み電流Ｉw を供給する。
【００２９】
抵抗４４の値は、転送に必要な電流Ｉt を流せるように決める。ここでは、バッファ８１の出力電圧を、Ｈレベルで＋５Ｖ、Ｌレベルで０Ｖとして、発光サイリスタＯＮ時のφ1 ，φ2 端子２１，２２の定電圧を１．５Ｖとして、１ｍＡを流すために、３．５ｋΩとした。一方、抵抗４５は書き込みのための電流Ｉw を２０ｍＡ流すために、１７５Ωとした。
【００３０】
図７に、駆動波形を示す。スタートパルス電圧ｖ（５３）がＬレベルのとき、クロックパルスφ1 電圧ｖ（５４）がＨレベルで、バッファ８１の出力は図６の真理表から明らかなようにＨレベルとなり、発光サイリスタＴ1 がＯＮする。以上のように、発光サイリスタＴ1 が発光した後は、２相クロックパルスφ1 ，φ2 の繰り返しにより発光状態が転送されていく。
【００３１】
ある発光サイリスタがＯＮしているとき、パルス電圧源５５の出力電圧ｖ（５５）がＬレベルになると、バッファ８２の出力は、Ｈレベルとなり、書き込み電流Ｉw を流す。これにより発光サイリスタＴ1 は書き込み発光することとなる。
【００３２】
バッファ８１，８２には市販のＩＣであるＴＣ７４ＶＨＣ２４４（東芝製）などを用いることもできるが、抵抗を含めた回路９０全体を一括して集積化することが望ましい。回路９０をＣ−ＭＯＳを用いて構成した例を図８に示す。なお、上述のように抵抗４５の抵抗値によって書き込み電流が決まるため、抵抗４５は外付けとした方が抵抗の精度の点で有利な場合もある。図９は抵抗４５を外付けにした場合に対応した回路である。図９では＋５Ｖ側に抵抗４４を入れてあるが、図１０に示す位置に変更してもよい。またＮＭＯＳのチャンネル幅を減らしてオン抵抗を大きくすれば、抵抗４４をＭＯＳＦＥＴと別に作製するのを省くこともできる。上記市販のＩＣのＴＣ７４ＶＨＣ２４４には、８個のバッファが集積されているが、図８〜図１０も同様に４回路分を１チップに集積できる。さらに多数の回路を集積してもよい。
【００３３】
なお、図３において、例えば発光サイリスタＴ5 は「書き込みなし」であるが、オン状態を保持する電流が必要なため、わずかに発光している。「書き込みなし」の状態での発光はできる限り小さいことが望ましいが、発光量を減らすためには、転送電流を決める抵抗４４の抵抗値を大きくする必要がある。しかし、この抵抗値を大きくすると、既に説明したように、転送速度が低下するという問題点がある。この問題を解決するためには、転送時には抵抗４４の抵抗値を小さくし、転送が終わった後に大きい値に切り換えればよい。これを実現するためには、図５の回路を図１１の回路９４に置き換えればよい。クロックパルス用のバッファ８４を新たに追加し、入力を＋５Ｖに接続し、ゲートに新たな端子７４を設けた。クロックパルス用のバッファ８１，８４の出力に接続される抵抗の値は、それぞれＲA ，ＲB とする。転送時に端子７１，７４をＬとすることで、ＲA とＲB の並列抵抗値によって決まる電流で発光サイリスタをオンさせることができる。転送が終わったら、端子７４をＨにし、ＲA のみでサイリスタのオン状態を保持するのに十分な電流を流す。
【００３４】
いま保持電流（サイリスタのオンを保持するのに必要な電流）が余裕も見込んで１００μＡであった場合、オン時のサイリスタのアノード電圧を１．５Ｖ、Ｈレベル電圧を＋５ＶとするとＲA は３５ｋΩとなる。
【００３５】
一方、転送時間（クロックφ1 とφ2 のオン状態を移すために必要な時間）は、φ1 端子２１（またはφ2 端子２２）の容量と、Ｒ1 （またはＲ2 ）の積で表される時定数にほぼ等しい。例えばφ1 端子２１（またはφ2 端子２２）の容量が３０ｐＦ、Ｒ1 （またはＲ2 ）が３５ｋΩのとき、転送時間はおよそ１μｓ必要となる。例えば、５００ｋｄｏｔ／ｓの転送速度で書き込みを行おうとすると、点灯時間は５０％程度になってしまう。そこで上記の方法で転送時だけはＲ1 （またはＲ2 ）を１ｋΩに切り換えると、転送時間は３０ｎｓとなり、１Ｍｄｏｔ／ｓの書き込みで点灯時間は９８．５％確保できる。ＲA ＝３５ｋΩ、ＲA とＲB の並列抵抗値が１ｋΩの場合は、ＲB をおよそ１ｋΩとすれば実現できる。
【００３６】
図１１の回路はＣＭＯＳにより図１２のような回路で構成でき、図８〜図１０の回路同様に複数の回路を収めた集積回路として実現できる。
【００３７】
以上の実施例によれば、電流源をバッファと抵抗とで簡単に構成でき、また、２〜３個のバッファの出力端子をそれぞれ抵抗を介して１本のラインにまとめられるため、配線が簡略になる。
【００３８】
また以上の実施例では、バッファ回路９０，９１をチップ１０に外付けして用いているが、この回路を、抵抗４５を除いてチップ１０に一緒に集積化することもできる。抵抗４５を除く理由は、先にも説明したとおり、抵抗４５によって、書き込み電流が決まるため、高精度の抵抗を使う必要があるからである。
【００３９】
このように抵抗４５を構成する抵抗は精度が高くなければならないが、同一集積回路の中では、抵抗値のばらつきはあまり大きくないと予想される。そこで、バッファ回路をすべて集積化し、書き込み光量は、駆動回路を組んだ後に、点灯時間を調節するようにしても良い。
【図面の簡単な説明】
【図１】低電流域での光出力の小さな発光サイリスタの特性を示す図である。
【図２】従来の自己走査型発光素子アレイの等価回路を示す図である。
【図３】図２の自己走査型発光素子アレイの駆動波形を示す図である。
【図４】本発明の自己走査型発光素子アレイの等価回路を示す図である。
【図５】バッファ回路の構成を示す図である。
【図６】バッファの真理表である。
【図７】図４の自己走査型発光素子アレイの駆動波形を示す図である。
【図８】図５のバッファ回路の具体例を示す図である。
【図９】図８のバッファ回路の変形例を示す図である。
【図１０】図８のバッファ回路の変形例を示す図である。
【図１１】バッファ回路の他の構成を示す図である。
【図１２】図１１のバッファ回路の具体例を示す図である。
【符号の説明】
１０ 自己走査型発光素子アレイチップ
１１ クロックパルスラインφ1
１２ クロックパルスラインφ2
１４ 電源ラインφGK
２１，２２，２４ 端子
４４，４５ 抵抗
５３，５４，５５，５６，５７ パルス電圧源
６０ 電圧源
８１，８２，８４ バッファ
９０，９４ バッファ回路
【発明の属する技術分野】
本発明は、自己走査型発光素子アレイの駆動回路、特に、電流源を用いないようにした駆動回路に関する。本発明は、さらには、このような駆動回路を用いた自己走査型発光素子アレイに関する。
【０００２】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイはその駆動用ＩＣと組み合わせて光プリンタ等の書き込み用光源として利用されている。本発明者らは発光素子アレイの構成要素としてｐｎｐｎ構造を持つ発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願（特開平１−２３８９６２号公報、特開平２−１４５８４号公報、特開平２−９２６５０号公報、特開平２−９２６５１号公報）し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光装置を作製できること等を示した。
【０００３】
このような発光装置を光プリンタなどに応用するとき、転送動作による発光が邪魔になる。このため、転送機能のみを受け持つシフト部と、発光機能を受け持つ発光部とに役割を分け、別々の発光サイリスタを使い、シフト部の発光は金属などで発光部を隠すことによって、この転送による発光の影響から逃げることのできる自己走査型発光装置を提案している（特開平２−２６３６６８号公報）。
【０００４】
しかし、図１に示すような特性の低電流域での光出力の小さな発光サイリスタを使うことによって、転送動作時の光出力を十分抑えることが可能である。このような場合には、シフト部と発光部とを分けた構造にする必要はなく、シフト部と発光部とを兼ねた発光素子アレイも、十分に光プリンタ用の光源として用いることができる。
【０００５】
このような自己走査型発光素子アレイの場合、転送に必要な電流Ｉt と、ある発光点を点灯させたい時の書き込み電流Ｉwの２種類の電流を供給する必要がある。
【０００６】
図２は、転送電流と書き込み電流とを供給する従来の自己走査型発光素子アレイの等価回路を示す。この自己走査型発光素子アレイは、ダイオード結合方式による２相駆動のものである。図中、Ｔ1 〜Ｔ4 は発光サイリスタ、Ｄ1 〜Ｄ4 は結合ダイオード、Ｒ1 〜Ｒ4 はゲート負荷抵抗を示している。発光サイリスタのカソードは基板電極に、奇数番の発光サイリスタのアノードはクロックパルスラインφ1 （１１）に、偶数番の発光サイリスタのアノードはクロックパルスラインφ2 （１２）に接続されている。発光サイリスタのゲートは、ゲート負荷抵抗Ｒ1 ，Ｒ2 ，Ｒ3 …を介して電源ラインφGK（１４）に接続され、更に隣り合うゲート電極同士はダイオードD1 ，Ｄ2 ，Ｄ3 …を介して接続されている。各ライン１１，１２，１４は、端子２１，２２，２４を介して外部に接続される。また、発光サイリスタＴ1 のゲートは、スタートパルスφS 用端子２３に接続される。
【０００７】
なお図２において、１０は、自己走査型発光素子アレイチップとして、集積化された部分を示している。チップ１０に駆動回路が外付けされている。
【０００８】
チップ１０の各端子２１，２２，２３は、電流制限用抵抗素子４１，４２，４３を介して、パルス電圧源５１，５２，５３に接続され、端子２４は、電圧源６０に接続されている。また、抵抗４１およびパルス電圧源５１の直列回路には、電流源３１が並列に接続され、抵抗４２およびパルス電圧源５２の直列回路には、電流源３２が並列に接続されている。
【０００９】
これら電流制限用抵抗素子，パルス電圧源，電流源，電圧源が、駆動回路を構成している。
【００１０】
このような構造の自己走査型発光素子アレイでは、転送動作に必要な電流は、抵抗４１，４２とパルス電圧源５１，５２とによって決まる。所望の発光点を光らせたい場合は、発光サイリスタのオン状態を所望の発光点の位置まで送り、電流源３１，３２で、必要な書込み電流を流している。
【００１１】
図３は、駆動波形を示す。ただし、ｖ（数字）は、数字の表す電圧源の電圧、ｉ（数字）は数字の表す電流源の電流、Ｌ（Ｔｎ）はｎ番目の発光サイリスタの光出力を示している。
【００１２】
スタートパルス用電圧源５３のパルス電圧ｖ（５３）がＬ（Ｌｏｗ）レベルで、クロックパルス用電圧源５１のパルス電圧ｖ（５１）がＨ（Ｈｉｇｈ）レベルのとき、発光サイリスタＴ1 がＯＮする。以上のように、発光サイリスタＴ1 が発光した後は、２相クロックパルスφ1 ，φ2 の繰り返しにより発光状態が転送されていく。このとき転送発光しているが、光出力は極めて小さい。電流源３１から書き込み電流ｉ（３１）を供給することによって、発光サイリスタは書き込み発光する。
【００１３】
【発明が解決しようとする課題】
上述した従来の自己走査型発光素子アレイでは、電流源は、回路が複雑であり、また、特性のばらつきが大きいという問題がある。
【００１４】
また、図３において、例えば発光サイリスタＴ5 は「書き込みなし」であるが、オン状態を保持する電流が必要なため、わずかに発光している。「書き込みなし」の状態での発光は書き込みに対してノイズとなるので、できる限り小さいことが望ましいが、発光量を減らすためには、転送電流を決める抵抗４１，４２の抵抗値を大きくする必要がある。しかしこの抵抗値を大きくすると、転送速度が低下するという問題がある。
【００１５】
本発明の目的は、簡単な回路構成で電流源と同じ機能を実現できる駆動回路を提供することにある。
【００１６】
本発明の他の目的は、「書き込みなし」時に転送速度を低下させることなく発光量を減らすことのできる機能をもった駆動回路を提供することにある。
【００１７】
本発明のさらに他の目的は、このような駆動回路を有する自己走査型発光素子アレイを提供することにある。
【００１８】
【課題を解決するための手段】
本発明に係る自己走査型発光素子アレイは、発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子発光素子多数個を、一次元的に配列し、隣接する発光素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、一次元的に配列された各発光素子の残りの２端子のうちの一方に、外部から２相のクロックパルスφ1 ，φ2を、それぞれ１素子おきに供給し、一方の相のクロックパルスにより、ある発光素子が発光しているとき、その発光素子近傍の発光素子のしきい電圧もしくはしきい電流を、電気的手段を介して変化させ、他方の相のクロックパルスにより、前記ある発光素子に隣接する発光素子を発光させ、発光している発光素子に書き込み電流を供給して書き込み発光させる自己走査型発光素子アレイである。
【００１９】
このような自己走査型発光素子アレイのφ1，φ2端子は、オン状態では定電圧特性を持っているので、φ1 ，φ2 端子に対し電圧源と抵抗の組み合わせ回路を設けて、電流源と同じ働きをさせることができる。電圧源としては、入力端子が電源に接続されたバッファを用いる。バッファと抵抗の直列回路を、チップのクロックパルス端子とパルス電圧源との間に設け、パルス電圧源からのパルス電圧を、バッファのゲート端子に入力する。
【００２０】
一方、クロックパルスを供給する側もバッファおよび抵抗の直列回路を用い、この直列回路をパルス電圧源に接続する構成とする。パルス電圧源からのパルス電圧は、バッファの入力端子に供給される。この場合、バッファのゲート端子は、一般的に、接地される。
【００２１】
このような構成の駆動回路によれば、電流源を用いる従来の駆動回路に比べて、構成が極めて簡単になり、Ｃ−ＭＯＳロジックＩＣで構成できるという利点がある。さらにこのようなバッファは、抵抗とともに、発光サイリスタと同一のチップ上に作製することも可能である。
【００２２】
さらに「書き込みなし」時の発光量を減少させようとすると転送速度が低下するという問題を解決するためには、転送時には抵抗値を小さくし、転送が終わった後に大きい抵抗値に切り換えればよい。クロックパルスを供給するバッファと抵抗の直列回路を２組設け、抵抗の出力側を互いに接続する。２つの抵抗値を大小異なる値としておき、２つの回路をパルス電圧源から供給するパルスによって制御することにより、転送時と転送後に流れる電流を切り換える。
【００２３】
このような構成の駆動回路は、上記同様にＣ−ＭＯＳロジックＩＣで構成でき、発光サイリスタと同一チップ上に作製することも可能である。
【００２４】
【発明の実施の形態】
図４は、本発明の自己走査型発光素子アレイの等価回路図である。図２の回路の構成要素と同じ要素には、同一の参照番号を付して示している。
【００２５】
この実施例では、転送に必要な電流Ｉt と、書き込み電流Ｉw とを供給する回路を、パルス電圧源とバッファ回路とにより構成する。具体的には、クロックパルスφ1 端子２１に接続される駆動回路は、パルス電圧源５４，５５と、バッファ回路９０とにより構成され、クロックパルスφ2 端子２２に接続される駆動回路は、パルス電圧源５６，５７と、バッファ回路９１とにより構成される。
【００２６】
バッファ回路９０と９１とは、同じ回路構成であるので、図５にバッファ回路９０を代表して示す。バッファ回路９０は、２個のバッファ８１，８２と、これらの出力端子に接続された２個の抵抗４４，４５とにより構成される。バッファ８１の入力端子７１はパルス電圧源５４に接続され、ゲート端子は接地されている。また、バッファ８２の入力端子は＋５Ｖ電源に接続され、ゲート端子７２はパルス電圧源５５に接続されている。抵抗４４，４５は共に、出力端子７３に接続され、出力端子７３はクロックパルスφ1 端子２１に接続されている。
【００２７】
このバッファの真理表を図６に示す。ｘは入力、ｙはゲート入力、ｚは出力を示している。この真理表から、クロックパルス用のバッファ８１は、パルス電圧源５４が出力するパルス電圧のＨレベルおよびＬレベルに応じて、その出力は、ＨレベルまたはＬレベルになることがわかる。バッファ８１の出力は、クロックパルスφ1 としてチップ１０の端子２１に供給される。また書き込み用のバッファ８２は、パルス電圧源５５の出力するパルス電圧がＬレベルのとき、出力はＨレベルになり、書き込み電流Ｉw を端子２１に供給する。パルス電圧源５５の出力するパルス電圧がＨレベルのとき、出力はハイインピーダンスになり、端子２１に書き込み電流を供給しない。
【００２８】
同様にバッファ回路９１は、チップ１０の端子２２に、クロックパルスφ2 および書き込み電流Ｉw を供給する。
【００２９】
抵抗４４の値は、転送に必要な電流Ｉt を流せるように決める。ここでは、バッファ８１の出力電圧を、Ｈレベルで＋５Ｖ、Ｌレベルで０Ｖとして、発光サイリスタＯＮ時のφ1 ，φ2 端子２１，２２の定電圧を１．５Ｖとして、１ｍＡを流すために、３．５ｋΩとした。一方、抵抗４５は書き込みのための電流Ｉw を２０ｍＡ流すために、１７５Ωとした。
【００３０】
図７に、駆動波形を示す。スタートパルス電圧ｖ（５３）がＬレベルのとき、クロックパルスφ1 電圧ｖ（５４）がＨレベルで、バッファ８１の出力は図６の真理表から明らかなようにＨレベルとなり、発光サイリスタＴ1 がＯＮする。以上のように、発光サイリスタＴ1 が発光した後は、２相クロックパルスφ1 ，φ2 の繰り返しにより発光状態が転送されていく。
【００３１】
ある発光サイリスタがＯＮしているとき、パルス電圧源５５の出力電圧ｖ（５５）がＬレベルになると、バッファ８２の出力は、Ｈレベルとなり、書き込み電流Ｉw を流す。これにより発光サイリスタＴ1 は書き込み発光することとなる。
【００３２】
バッファ８１，８２には市販のＩＣであるＴＣ７４ＶＨＣ２４４（東芝製）などを用いることもできるが、抵抗を含めた回路９０全体を一括して集積化することが望ましい。回路９０をＣ−ＭＯＳを用いて構成した例を図８に示す。なお、上述のように抵抗４５の抵抗値によって書き込み電流が決まるため、抵抗４５は外付けとした方が抵抗の精度の点で有利な場合もある。図９は抵抗４５を外付けにした場合に対応した回路である。図９では＋５Ｖ側に抵抗４４を入れてあるが、図１０に示す位置に変更してもよい。またＮＭＯＳのチャンネル幅を減らしてオン抵抗を大きくすれば、抵抗４４をＭＯＳＦＥＴと別に作製するのを省くこともできる。上記市販のＩＣのＴＣ７４ＶＨＣ２４４には、８個のバッファが集積されているが、図８〜図１０も同様に４回路分を１チップに集積できる。さらに多数の回路を集積してもよい。
【００３３】
なお、図３において、例えば発光サイリスタＴ5 は「書き込みなし」であるが、オン状態を保持する電流が必要なため、わずかに発光している。「書き込みなし」の状態での発光はできる限り小さいことが望ましいが、発光量を減らすためには、転送電流を決める抵抗４４の抵抗値を大きくする必要がある。しかし、この抵抗値を大きくすると、既に説明したように、転送速度が低下するという問題点がある。この問題を解決するためには、転送時には抵抗４４の抵抗値を小さくし、転送が終わった後に大きい値に切り換えればよい。これを実現するためには、図５の回路を図１１の回路９４に置き換えればよい。クロックパルス用のバッファ８４を新たに追加し、入力を＋５Ｖに接続し、ゲートに新たな端子７４を設けた。クロックパルス用のバッファ８１，８４の出力に接続される抵抗の値は、それぞれＲA ，ＲB とする。転送時に端子７１，７４をＬとすることで、ＲA とＲB の並列抵抗値によって決まる電流で発光サイリスタをオンさせることができる。転送が終わったら、端子７４をＨにし、ＲA のみでサイリスタのオン状態を保持するのに十分な電流を流す。
【００３４】
いま保持電流（サイリスタのオンを保持するのに必要な電流）が余裕も見込んで１００μＡであった場合、オン時のサイリスタのアノード電圧を１．５Ｖ、Ｈレベル電圧を＋５ＶとするとＲA は３５ｋΩとなる。
【００３５】
一方、転送時間（クロックφ1 とφ2 のオン状態を移すために必要な時間）は、φ1 端子２１（またはφ2 端子２２）の容量と、Ｒ1 （またはＲ2 ）の積で表される時定数にほぼ等しい。例えばφ1 端子２１（またはφ2 端子２２）の容量が３０ｐＦ、Ｒ1 （またはＲ2 ）が３５ｋΩのとき、転送時間はおよそ１μｓ必要となる。例えば、５００ｋｄｏｔ／ｓの転送速度で書き込みを行おうとすると、点灯時間は５０％程度になってしまう。そこで上記の方法で転送時だけはＲ1 （またはＲ2 ）を１ｋΩに切り換えると、転送時間は３０ｎｓとなり、１Ｍｄｏｔ／ｓの書き込みで点灯時間は９８．５％確保できる。ＲA ＝３５ｋΩ、ＲA とＲB の並列抵抗値が１ｋΩの場合は、ＲB をおよそ１ｋΩとすれば実現できる。
【００３６】
図１１の回路はＣＭＯＳにより図１２のような回路で構成でき、図８〜図１０の回路同様に複数の回路を収めた集積回路として実現できる。
【００３７】
以上の実施例によれば、電流源をバッファと抵抗とで簡単に構成でき、また、２〜３個のバッファの出力端子をそれぞれ抵抗を介して１本のラインにまとめられるため、配線が簡略になる。
【００３８】
また以上の実施例では、バッファ回路９０，９１をチップ１０に外付けして用いているが、この回路を、抵抗４５を除いてチップ１０に一緒に集積化することもできる。抵抗４５を除く理由は、先にも説明したとおり、抵抗４５によって、書き込み電流が決まるため、高精度の抵抗を使う必要があるからである。
【００３９】
このように抵抗４５を構成する抵抗は精度が高くなければならないが、同一集積回路の中では、抵抗値のばらつきはあまり大きくないと予想される。そこで、バッファ回路をすべて集積化し、書き込み光量は、駆動回路を組んだ後に、点灯時間を調節するようにしても良い。
【図面の簡単な説明】
【図１】低電流域での光出力の小さな発光サイリスタの特性を示す図である。
【図２】従来の自己走査型発光素子アレイの等価回路を示す図である。
【図３】図２の自己走査型発光素子アレイの駆動波形を示す図である。
【図４】本発明の自己走査型発光素子アレイの等価回路を示す図である。
【図５】バッファ回路の構成を示す図である。
【図６】バッファの真理表である。
【図７】図４の自己走査型発光素子アレイの駆動波形を示す図である。
【図８】図５のバッファ回路の具体例を示す図である。
【図９】図８のバッファ回路の変形例を示す図である。
【図１０】図８のバッファ回路の変形例を示す図である。
【図１１】バッファ回路の他の構成を示す図である。
【図１２】図１１のバッファ回路の具体例を示す図である。
【符号の説明】
１０ 自己走査型発光素子アレイチップ
１１ クロックパルスラインφ1
１２ クロックパルスラインφ2
１４ 電源ラインφGK
２１，２２，２４ 端子
４４，４５ 抵抗
５３，５４，５５，５６，５７ パルス電圧源
６０ 電圧源
８１，８２，８４ バッファ
９０，９４ バッファ回路
Claims (16)
- 発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子発光素子多数個を、一次元的に配列し、隣接する発光素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、前記一次元的に配列された各発光素子の残りの２端子のうちの一方に、外部から２相のクロックパルスを、それぞれ１素子おきに供給し、一方の相のクロックパルスにより、ある発光素子が発光しているとき、その発光素子近傍の発光素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させ、他方の相のクロックパルスにより、前記ある発光素子に隣接する発光素子を発光させ、発光している発光素子に書き込み電流を供給して書き込み発光させる自己走査型発光素子アレイの駆動回路において、
第１のパルス電圧源と、この第１のパルス電圧源からのパルス電圧が入力端子に供給される第１のバッファと、この第１のバッファの出力端子に接続された第１の抵抗とからなり、前記クロックパルスを発生する回路と、
第２のパルス電圧源と、この第２のパルス電圧源からのパルス電圧がゲート端子に供給され、入力端子は電源に接続される第２のバッファと、この第２のバッファの出力端子に接続された第２の抵抗とからなり、前記書き込み電流を発生する回路とを有し、
前記第１のバッファは前記第１のパルス電圧源からのパルス電圧に応じて前記クロックパルスを出力し、前記第２のバッファは前記第２のパルス電圧源からのパルス電圧に応じて前記書き込み電流を当該クロックパルスに加えて出力する
ことを特徴とする駆動回路。 - 前記第２の抵抗の値は、前記発光素子を書き込み発光させるのに必要な書き込み電流を流すための抵抗値となるように選択されることを特徴とする請求項１記載の駆動回路。
- 発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子発光素子多数個を、一次元的に配列し、
隣接する発光素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、
前記一次元的に配列された各発光素子の残りの２端子のうちの一方に、外部から２相のクロックパルスを、それぞれ１素子おきに供給し、
一方の相のクロックパルスにより、ある発光素子が発光しているとき、その発光素子近傍の発光素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させ、
他方の相のクロックパルスにより、前記ある発光素子に隣接する発光素子を発光させ、
発光している発光素子に書き込み電流を供給して書き込み発光させる自己走査型発光素子アレイにおいて、
第１のパルス電圧源と、この第１のパルス電圧源からのパルス電圧が入力端子に供給される第１のバッファと、この第１のバッファの出力端子に接続された第１の抵抗とからなり、前記クロックパルスを発生する回路と、
第２のパルス電圧源と、この第２のパルス電圧源からのパルス電圧がゲート端子に供給され、入力端子は電源に接続される第２のバッファと、この第２のバッファの出力端子に接続された第２の抵抗とからなり、前記書き込み電流を発生する回路とを備え、
前記第１のバッファは前記第１のパルス電圧源からのパルス電圧に応じて前記クロックパルスを出力し、前記第２のバッファは前記第２のパルス電圧源からのパルス電圧に応じて前記書き込み電流を当該クロックパルスに加えて出力する
ことを特徴とする自己走査型発光素子アレイ。 - 前記第２の抵抗の値は、前記発光素子を書き込み発光させるのに必要な書き込み電流を流すための抵抗値となるように選択されることを特徴とする請求項３記載の自己走査型発光素子アレイ。
- 前記第１の抵抗と前記第１および第２のバッファとは、前記発光素子と同一チップ上に集積されていることを特徴とする請求項３または４記載の自己走査型発光素子アレイ。
- 前記第１および第２の抵抗と、前記第１および第２のバッファとは、前記発光素子と同一チップ上に集積されていることを特徴とする請求項３または４記載の自己走査型発光素子アレイ。
- 前記発光素子は、発光サイリスタであることを特徴とする請求項３〜６のいずれかに記載の自己走査型発光素子アレイ。
- 発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子発光素子多数個を、一次元的に配列し、隣接する発光素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、前記一次元的に配列された各発光素子の残りの２端子のうちの一方に、外部から２相のクロックパルスを、それぞれ１素子おきに供給し、一方の相のクロックパルスにより、ある発光素子が発光しているとき、その発光素子近傍の発光素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させ、他方の相のクロックパルスにより、前記ある発光素子に隣接する発光素子を発光させ、発光している発光素子に書き込み電流を供給して書き込み発光させる自己走査型発光素子アレイの駆動回路において、
第１のパルス電圧源と、この第１のパルス電圧源からのパルス電圧が入力端子に供給される第１のバッファと、この第１のバッファの出力端子に接続された第１の抵抗と、第２のパルス電圧源と、この第２のパルス電圧源からのパルス電圧がゲート端子に供給され、入力端子は電源に接続される第２のバッファと、この第２のバッファの出力端子に接続された第２の抵抗とからなり、転送時と転送後に電流を２段階に変化させることができる前記クロックパルスを発生する回路と、
第３のパルス電圧源と、この第３のパルス電圧源からのパルス電圧がゲート端子に供給され、入力端子は電源に接続される第３のバッファと、この第３のバッファの出力端子に接続された第３の抵抗とからなり、前記書き込み電流を発生する回路と、
を有ることを特徴とする駆動回路。 - 前記第１の抵抗の値は前記第２の抵抗の値よりも大きくなるように選択され、
前記第３の抵抗の値は、前記発光素子を書き込み発光させるのに必要な書き込み電流を流すための抵抗値となるように選択されることを特徴とする請求項８記載の駆動回路。 - 発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子発光素子多数個を、一次元的に配列し、
隣接する発光素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、
前記一次元的に配列された各発光素子の残りの２端子のうちの一方に、外部から２相のクロックパルスを、それぞれ１素子おきに供給し、
一方の相のクロックパルスにより、ある発光素子が発光しているとき、その発光素子近傍の発光素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させ、
他方の相のクロックパルスにより、前記ある発光素子に隣接する発光素子を発光させ、
発光している発光素子に書き込み電流を供給して書き込み発光させる自己走査型発光素子アレイにおいて、
第１のパルス電圧源と、この第１のパルス電圧源からのパルス電圧が入力端子に供給される第１のバッファと、この第１のバッファの出力端子に接続された第１の抵抗と、第２のパルス電圧源と、この第２のパルス電圧源からのパルス電圧がゲート端子に供給され、入力端子は電源に接続される第２のバッファと、この第２のバッファの出力端子に接続された第２の抵抗とからなり、転送時と転送後に電流を２段階に変化させることができる前記クロックパルスを発生する回路と、
第３のパルス電圧源と、この第３のパルス電圧源からのパルス電圧がゲート端子に供給され、入力端子は電源に接続される第３のバッファと、この第３のバッファの出力端子に接続された第３の抵抗とからなり、前記書き込み電流を発生する回路と、
を備えることを特徴とする自己走査型発光素子アレイ。 - 前記第１の抵抗の値は前記第２の抵抗の値よりも大きくなるように選択され、
前記第３の抵抗の値は、前記発光素子を書き込み発光させるのに必要な書き込み電流を流すための抵抗値となるように選択されることを特徴とする請求項１０記載の自己走査型発光素子アレイ。 - 前記第１および第２の抵抗と、前記第１，第２および第３のバッファとは、前記発光素子と同一チップ上に集積されていることを特徴とする請求項１０または１１記載の自己走査型発光素子アレイ。
- 前記第１，第２および第３の抵抗と、前記第１，第２および第３のバッファとは、前記発光素子と同一チップ上に集積されていることを特徴とする請求項１０または１１記載の自己走査型発光素子アレイ。
- 前記発光素子は、発光サイリスタであることを特徴とする請求項１０〜１３のいずれかに記載の自己走査型発光素子アレイ。
- 請求項３〜７，１０〜１４のいずれかに記載の自己走査型発光素子アレイを備えることを特徴とする書き込み用光源。
- 請求項１５に記載の書き込み用光源を備えることを特徴とする光プリンタ。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30037399A JP4265049B2 (ja) | 1999-10-22 | 1999-10-22 | 自己走査型発光素子アレイの駆動回路 |
| CA002356196A CA2356196A1 (en) | 1999-10-22 | 2000-10-10 | Driver circuit for a self-scanning light-emitting element array |
| EP00969877A EP1142722A4 (en) | 1999-10-22 | 2000-10-10 | DRIVE CIRCUIT FOR SELF-SCANNING LUMINESCENT NETWORK |
| PCT/JP2000/007257 WO2001030580A1 (fr) | 1999-10-22 | 2000-10-19 | Circuit d'excitation pour reseau luminescent auto-balaye |
| US09/868,582 US6504309B1 (en) | 1999-10-22 | 2000-10-19 | Driver circuit for a self-scanning light-emitting array |
| KR1020017008014A KR100735504B1 (ko) | 1999-10-22 | 2000-10-19 | 자기 주사형 발광 소자 어레이의 구동 회로 |
| CNB008020493A CN1185105C (zh) | 1999-10-22 | 2000-10-19 | 自扫描型发光器件阵列的驱动电路及自扫描型发光器件阵列 |
| TW089122088A TW533139B (en) | 1999-10-22 | 2000-10-20 | Driving circuit for self-scanned light emitting device array |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30037399A JP4265049B2 (ja) | 1999-10-22 | 1999-10-22 | 自己走査型発光素子アレイの駆動回路 |
| PCT/JP2000/007257 WO2001030580A1 (fr) | 1999-10-22 | 2000-10-19 | Circuit d'excitation pour reseau luminescent auto-balaye |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001119071A JP2001119071A (ja) | 2001-04-27 |
| JP2001119071A5 JP2001119071A5 (ja) | 2006-11-09 |
| JP4265049B2 true JP4265049B2 (ja) | 2009-05-20 |
Family
ID=17884008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30037399A Expired - Lifetime JP4265049B2 (ja) | 1999-10-22 | 1999-10-22 | 自己走査型発光素子アレイの駆動回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6504309B1 (ja) |
| EP (1) | EP1142722A4 (ja) |
| JP (1) | JP4265049B2 (ja) |
| KR (1) | KR100735504B1 (ja) |
| CN (1) | CN1185105C (ja) |
| CA (1) | CA2356196A1 (ja) |
| TW (1) | TW533139B (ja) |
| WO (1) | WO2001030580A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4767634B2 (ja) * | 2005-09-13 | 2011-09-07 | 株式会社沖データ | 発光集積回路、光学ヘッド、及びそれを用いた画像形成装置 |
| CN101770737B (zh) * | 2009-01-06 | 2013-09-11 | 群创光电股份有限公司 | 图像显示系统与显示面板 |
| JP4998501B2 (ja) * | 2009-03-27 | 2012-08-15 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動方法、光書込みヘッドおよび光プリンタ |
| JP6206068B2 (ja) * | 2013-10-10 | 2017-10-04 | 富士ゼロックス株式会社 | 光走査装置、及び画像形成装置 |
| KR102139681B1 (ko) * | 2014-01-29 | 2020-07-30 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1067177B (it) * | 1975-07-07 | 1985-03-12 | Nippon Electric Co | Circuito per il pilotaggio di un pannello di visualizzazione a scarica in gas |
| JP2784010B2 (ja) | 1988-09-30 | 1998-08-06 | 日本板硝子株式会社 | 自己走査型発光素子アレイ |
| JP2784011B2 (ja) | 1988-09-30 | 1998-08-06 | 日本板硝子株式会社 | 自己走査型発光素子アレイ |
| JP2577034B2 (ja) | 1988-03-18 | 1997-01-29 | 日本板硝子株式会社 | 自己走査形発光素子アレイおよびその駆動方法 |
| JP2790631B2 (ja) | 1988-07-01 | 1998-08-27 | 日本板硝子株式会社 | 自己走査形発光素子アレイ |
| JP2577089B2 (ja) | 1988-11-10 | 1997-01-29 | 日本板硝子株式会社 | 発光装置およびその駆動方法 |
| US5177405A (en) * | 1989-07-25 | 1993-01-05 | Nippon Sheet Glass Co., Ltd. | Self-scanning, light-emitting device |
| JP4066501B2 (ja) * | 1998-04-10 | 2008-03-26 | 富士ゼロックス株式会社 | ２次元発光素子アレイおよびその駆動方法 |
-
1999
- 1999-10-22 JP JP30037399A patent/JP4265049B2/ja not_active Expired - Lifetime
-
2000
- 2000-10-10 EP EP00969877A patent/EP1142722A4/en not_active Withdrawn
- 2000-10-10 CA CA002356196A patent/CA2356196A1/en not_active Abandoned
- 2000-10-19 WO PCT/JP2000/007257 patent/WO2001030580A1/ja not_active Application Discontinuation
- 2000-10-19 KR KR1020017008014A patent/KR100735504B1/ko active IP Right Grant
- 2000-10-19 CN CNB008020493A patent/CN1185105C/zh not_active Expired - Lifetime
- 2000-10-19 US US09/868,582 patent/US6504309B1/en not_active Expired - Lifetime
- 2000-10-20 TW TW089122088A patent/TW533139B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6504309B1 (en) | 2003-01-07 |
| JP2001119071A (ja) | 2001-04-27 |
| CN1322169A (zh) | 2001-11-14 |
| EP1142722A4 (en) | 2003-06-25 |
| EP1142722A1 (en) | 2001-10-10 |
| CN1185105C (zh) | 2005-01-19 |
| KR100735504B1 (ko) | 2007-08-28 |
| CA2356196A1 (en) | 2001-05-03 |
| WO2001030580A1 (fr) | 2001-05-03 |
| WO2001030580A8 (fr) | 2004-11-04 |
| TW533139B (en) | 2003-05-21 |
| KR20010089688A (ko) | 2001-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4411723B2 (ja) | 自己走査型発光素子アレイ | |
| JP3308801B2 (ja) | 記録素子アレイ | |
| JP2846135B2 (ja) | 発光素子アレイの駆動方法 | |
| JP4265049B2 (ja) | 自己走査型発光素子アレイの駆動回路 | |
| JP4362946B2 (ja) | 自己走査型発光素子アレイを用いた光書込みヘッド | |
| JP4164997B2 (ja) | 自己走査型発光素子アレイの駆動方法および駆動回路 | |
| KR100702352B1 (ko) | 자기 주사형 발광 장치 | |
| JP2001301231A (ja) | 自己走査型発光素子アレイおよび駆動方法 | |
| JP4457437B2 (ja) | 自己走査型発光装置 | |
| JP3710231B2 (ja) | 自己走査型発光装置の駆動方法 | |
| JP4158308B2 (ja) | 自己走査型発光装置 | |
| JP2001119071A5 (ja) | ||
| JP2002141554A (ja) | 発光素子アレイ駆動装置 | |
| JP3604474B2 (ja) | 自己走査型発光装置 | |
| JP4406969B2 (ja) | Ｅｌ表示装置 | |
| JP4438174B2 (ja) | 自己走査型発光素子アレイの駆動方法 | |
| JP2001060722A (ja) | 自己走査型発光装置 | |
| JP3387803B2 (ja) | Ｌｅｄアレー駆動装置 | |
| JPH10258545A (ja) | 発光素子アレイ制御ユニットおよびその制御方法 | |
| JP2001287398A (ja) | 自己走査型発光素子アレイおよびその駆動方法 | |
| JPH11192744A (ja) | Ｌｅｄアレイ駆動装置および方法 | |
| JPH0999582A (ja) | 自己走査型発光装置の駆動方法 | |
| JPH079394Y2 (ja) | 発光素子駆動用の集積回路装置 | |
| JP2000335004A (ja) | Ｌｅｄ駆動回路 | |
| JP2000158700A (ja) | 印字駆動集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060919 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090209 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4265049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |