JPH079394Y2 - 発光素子駆動用の集積回路装置 - Google Patents
発光素子駆動用の集積回路装置Info
- Publication number
- JPH079394Y2 JPH079394Y2 JP1988096705U JP9670588U JPH079394Y2 JP H079394 Y2 JPH079394 Y2 JP H079394Y2 JP 1988096705 U JP1988096705 U JP 1988096705U JP 9670588 U JP9670588 U JP 9670588U JP H079394 Y2 JPH079394 Y2 JP H079394Y2
- Authority
- JP
- Japan
- Prior art keywords
- driving
- light emitting
- gate
- integrated circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 この考案は、光プリンタのLED等の発光素子の駆動用に
使用される集積回路装置、特に発光素子の発光量を調整
する際に有効な集積回路装置に関する。
使用される集積回路装置、特に発光素子の発光量を調整
する際に有効な集積回路装置に関する。
（ロ）従来の技術 一般に、光プリンタのヘッドは、基板上に、多数個のLE
D（発光素子）が直線上に配列されており、いくつかの
駆動用IC（駆動用集積回路）によって駆動される。この
駆動用ICは、１個で例えば64個のLEDを駆動し、従っ
て、この64個に対応するビットセルを持つ、シフトレジ
スタ、ラッチ回路、同数の論理ゲート及び駆動用のMOSF
ET（MOS電界効果トランジスタ）を内蔵している。この
種のLED駆動用ICにおいては、供給するゲート電位、IC
の特性のバラツキ等によって、駆動用のMOSFETの駆動電
流、つまり、LEDを流れる電流にバラツキが生じ、各LED
の発光量が相違し、印字品質を下げていた。そこで、従
来は、この不具合を避けるために、各IC毎に、駆動用の
MOSFETのゲートへの供給電位を外付けの抵抗で調整し、
LEDの発光量が平均化するようにしている。
D（発光素子）が直線上に配列されており、いくつかの
駆動用IC（駆動用集積回路）によって駆動される。この
駆動用ICは、１個で例えば64個のLEDを駆動し、従っ
て、この64個に対応するビットセルを持つ、シフトレジ
スタ、ラッチ回路、同数の論理ゲート及び駆動用のMOSF
ET（MOS電界効果トランジスタ）を内蔵している。この
種のLED駆動用ICにおいては、供給するゲート電位、IC
の特性のバラツキ等によって、駆動用のMOSFETの駆動電
流、つまり、LEDを流れる電流にバラツキが生じ、各LED
の発光量が相違し、印字品質を下げていた。そこで、従
来は、この不具合を避けるために、各IC毎に、駆動用の
MOSFETのゲートへの供給電位を外付けの抵抗で調整し、
LEDの発光量が平均化するようにしている。
（ハ）考案が解決しようとする課題 上記従来の駆動用ICにおけるゲート電位の調整は、電源
供給端子とアース間に接続される外付け抵抗の分圧比を
変えるものであり、ゲート電位を段階的に調整するのに
種々の抵抗を用意しておく必要があり、管理上、作業上
非常に面倒である上に、用意する抵抗の種類には限界が
あり、細かく微調整することができなかった。
供給端子とアース間に接続される外付け抵抗の分圧比を
変えるものであり、ゲート電位を段階的に調整するのに
種々の抵抗を用意しておく必要があり、管理上、作業上
非常に面倒である上に、用意する抵抗の種類には限界が
あり、細かく微調整することができなかった。
この考案は、上記問題点に着目してなされたもので、調
整用部品としての抵抗を特別に用意することなく、しか
も、ゲート電位を細かく微調整可能な発光素子駆動用の
集積回路装置を提供することを目的としている。
整用部品としての抵抗を特別に用意することなく、しか
も、ゲート電位を細かく微調整可能な発光素子駆動用の
集積回路装置を提供することを目的としている。
（ニ）課題を解決するための手段及び作用 この考案の発光素子駆動用の集積回路装置は、複数個並
設される発光素子を、個別に発光駆動するために、前記
発光素子に対応して設けられる複数個の駆動用電界効果
トランジスタを備えるものにおいて、電源供給端子と前
記駆動用電界効果トランジスタのゲートにゲート電位を
供給する端子間に接続される第１の抵抗と、一端が前記
第１の抵抗のゲート電位供給側の一端に共通接続され、
他端が個別に外部導出端子に接続される各々抵抗値の異
なる複数個の第２の抵抗を内蔵している。
設される発光素子を、個別に発光駆動するために、前記
発光素子に対応して設けられる複数個の駆動用電界効果
トランジスタを備えるものにおいて、電源供給端子と前
記駆動用電界効果トランジスタのゲートにゲート電位を
供給する端子間に接続される第１の抵抗と、一端が前記
第１の抵抗のゲート電位供給側の一端に共通接続され、
他端が個別に外部導出端子に接続される各々抵抗値の異
なる複数個の第２の抵抗を内蔵している。
この発光素子駆動用の集積回路装置では、第２の抵抗の
外部導出端子を任意に選択して、一端がアースに接続さ
れる共通抵抗に接続することにより、電源電圧の分圧電
圧であるゲート電位を多段階にかつ、細かく調整するこ
とができる。また、ゲート電位調整用の第１の抵抗及び
第２の抵抗を集積回路装置に内蔵しているので、電位調
整用の抵抗素子を特別に用意しておく必要がない。
外部導出端子を任意に選択して、一端がアースに接続さ
れる共通抵抗に接続することにより、電源電圧の分圧電
圧であるゲート電位を多段階にかつ、細かく調整するこ
とができる。また、ゲート電位調整用の第１の抵抗及び
第２の抵抗を集積回路装置に内蔵しているので、電位調
整用の抵抗素子を特別に用意しておく必要がない。
（ホ）実施例 以下、実施例により、この考案をさらに詳細に説明す
る。
る。
第２図は、この考案が実施されるLED駆動用の集積回路1
0の回路構成を示すブロック図である。この集積回路10
は、ビット記憶セル11-1、11-2、…、11-64からなり、D
IN端子から入力されるデータを記憶するシフトレジスタ
11、ラッチセル12-1、12-2、…、12-64からなり、シフ
トレジスタ11の各ビット記憶セル出力をラッチするラッ
チ回路12、アンドゲート13-1、13-2、…、13-64からな
り、STR端子に加えられるストローブ信号に同期してラ
ッチ回路12の各ラッチ信号を出力するアンド回路部13、
アンドゲート13-1、13-2、…、13-64の出力が“1"（ハ
イ）の時に、VG端子の電位を出力する論理ゲート14-1、
14-2、…、14-64からなる論理回路部14、この論理回路
部14の各論理ゲートのVG出力を受けてオンする駆動用の
MOSFET15-1、15-2、…、15-64からなる駆動回路部15及
びMOSFET15-1、15-2、…、15-64の各ゲートに入力され
るVG端子の電位を調整設定するためのゲート電位設定回
路16から構成されている。なお、図示はしていないが、
MOSFET15-1、15-2、…、15-64の出力端子DO1、DO2、
…、DO64には、LEDプリントヘッドの各LEDがそれぞれ個
別に接続される。
0の回路構成を示すブロック図である。この集積回路10
は、ビット記憶セル11-1、11-2、…、11-64からなり、D
IN端子から入力されるデータを記憶するシフトレジスタ
11、ラッチセル12-1、12-2、…、12-64からなり、シフ
トレジスタ11の各ビット記憶セル出力をラッチするラッ
チ回路12、アンドゲート13-1、13-2、…、13-64からな
り、STR端子に加えられるストローブ信号に同期してラ
ッチ回路12の各ラッチ信号を出力するアンド回路部13、
アンドゲート13-1、13-2、…、13-64の出力が“1"（ハ
イ）の時に、VG端子の電位を出力する論理ゲート14-1、
14-2、…、14-64からなる論理回路部14、この論理回路
部14の各論理ゲートのVG出力を受けてオンする駆動用の
MOSFET15-1、15-2、…、15-64からなる駆動回路部15及
びMOSFET15-1、15-2、…、15-64の各ゲートに入力され
るVG端子の電位を調整設定するためのゲート電位設定回
路16から構成されている。なお、図示はしていないが、
MOSFET15-1、15-2、…、15-64の出力端子DO1、DO2、
…、DO64には、LEDプリントヘッドの各LEDがそれぞれ個
別に接続される。
上記集積回路10に、端子DINより入力データが入力され
ると、シフトレジスタ11の各ビット記憶セル11-1、1
1-2、…、11-64にデータがストアされる。このシフトレ
ジスタ11にストアされるデータは、LEDヘッドの各LEDに
電流を流し、ドライブして印字動作を行わせるビットセ
ルには“1"が、印字動作をさせないビットセルには“0"
がそれぞれデータとして記憶される。このシフトレジス
タ11の各ビット記憶セルの出力は、▲▼端子にラッ
チ信号が入力されると、ラッチ回路12の各ラッチセル12
-1、12-2、…、12-64にラッチされる。そして、STR端子
にストローブ信号が入力されるタイミングに各ラッチセ
ル12-1、12-2、…、12-64のデータは、アンド回路部13
の各アンドゲート13-1、13-2、…、13-64を通して、論
理回路部14の論理ゲート14-1、14-2、…、14-64にそれ
ぞれ入力される。そして、論理回路部14の論理ゲート14
-1、14-2、…、14-64は、各アンドゲート13-1、13-2、
…、13-64より入力された信号のうち、データ“1"の場
合のみ、端子VGに入力される電位を出力する。
ると、シフトレジスタ11の各ビット記憶セル11-1、1
1-2、…、11-64にデータがストアされる。このシフトレ
ジスタ11にストアされるデータは、LEDヘッドの各LEDに
電流を流し、ドライブして印字動作を行わせるビットセ
ルには“1"が、印字動作をさせないビットセルには“0"
がそれぞれデータとして記憶される。このシフトレジス
タ11の各ビット記憶セルの出力は、▲▼端子にラッ
チ信号が入力されると、ラッチ回路12の各ラッチセル12
-1、12-2、…、12-64にラッチされる。そして、STR端子
にストローブ信号が入力されるタイミングに各ラッチセ
ル12-1、12-2、…、12-64のデータは、アンド回路部13
の各アンドゲート13-1、13-2、…、13-64を通して、論
理回路部14の論理ゲート14-1、14-2、…、14-64にそれ
ぞれ入力される。そして、論理回路部14の論理ゲート14
-1、14-2、…、14-64は、各アンドゲート13-1、13-2、
…、13-64より入力された信号のうち、データ“1"の場
合のみ、端子VGに入力される電位を出力する。
なお、データが“0"で入力されている場合には、電源電
圧VDDを出力する。駆動用のMOSFET15-1、15-2、…、15
-64はゲート電位に論理回路部14の論理ゲート14-1、14
-2、…、14-64より電位が入力されるが、VG電位が入力
された場合、VDD−VGの電圧がゲートに入力され、この
電圧が入力されたMOSFETのみがONする。これにより、電
源電圧VDDよりONしたMOSFETを介して、それぞれ接続さ
れる出力端子より、LEDのアノードを通して、駆動電流
が流れ、LEDは光を発し、プリント動作を行うことにな
る。
圧VDDを出力する。駆動用のMOSFET15-1、15-2、…、15
-64はゲート電位に論理回路部14の論理ゲート14-1、14
-2、…、14-64より電位が入力されるが、VG電位が入力
された場合、VDD−VGの電圧がゲートに入力され、この
電圧が入力されたMOSFETのみがONする。これにより、電
源電圧VDDよりONしたMOSFETを介して、それぞれ接続さ
れる出力端子より、LEDのアノードを通して、駆動電流
が流れ、LEDは光を発し、プリント動作を行うことにな
る。
このMOSFET15-1、15-2、…、15-64を介して、各LEDに流
れる駆動電流は、ゲート電位VGによって相違し、また、
集積回路10の特性によっても相違するため、集積回路10
に対応するLEDヘッドの平均光量を一定にするため、端
子VG入力されるゲート電位をゲート電位設定回路16で調
整設定する。このゲート電位設定回路16を集積回路10内
に内蔵した点が本考案の特徴である。
れる駆動電流は、ゲート電位VGによって相違し、また、
集積回路10の特性によっても相違するため、集積回路10
に対応するLEDヘッドの平均光量を一定にするため、端
子VG入力されるゲート電位をゲート電位設定回路16で調
整設定する。このゲート電位設定回路16を集積回路10内
に内蔵した点が本考案の特徴である。
次に、この本考案の要部であるゲート電位設定回路16に
ついて第１図を参照して具体的に説明する。
ついて第１図を参照して具体的に説明する。
ゲート電位設定回路16は、電源VDDに一端が接続される
抵抗Raと、この抵抗Raに直列に接続されるRbと、この抵
抗Rbの他端に共通に接続される７個の抵抗R1、R2、…、
R7とから構成されており、抵抗R1、R2、…、R7の他端
は、それぞれ個別に集積回路10の外部端子GS1、GS2、
…、GS7に接続されている。また、抵抗RaとRbの接続点
は、外部端子GS0に接続され、抵抗Rbの一端と抵抗R1、R
2、…、R7の共通接続点は、外部接続端子VGに接続され
ている。抵抗Ra、Rb及びR1、R2、…、R7の各抵抗値は、
R1＝Ｒとし、以下R2＝1.6R、R3＝2.2R、R4＝2.8R、R5＝
3.4R、R6＝4.0R、R7＝4.5Rとそれぞれ各抵抗R1、R2、
…、R7は異なる抵抗値に順次段階的に設定してあり、ま
た、Ra＝1.6R、Rb＝1.9Rに接地している。使用に際して
は、端子GS1、GS2、…、GS7の外部端子の任意の３つを
選択し、共通接続して外部接続される共通抵抗Rcを介し
て設置する。また、端子VGは、論理ゲート14-1のVG端子
に接続する。
抵抗Raと、この抵抗Raに直列に接続されるRbと、この抵
抗Rbの他端に共通に接続される７個の抵抗R1、R2、…、
R7とから構成されており、抵抗R1、R2、…、R7の他端
は、それぞれ個別に集積回路10の外部端子GS1、GS2、
…、GS7に接続されている。また、抵抗RaとRbの接続点
は、外部端子GS0に接続され、抵抗Rbの一端と抵抗R1、R
2、…、R7の共通接続点は、外部接続端子VGに接続され
ている。抵抗Ra、Rb及びR1、R2、…、R7の各抵抗値は、
R1＝Ｒとし、以下R2＝1.6R、R3＝2.2R、R4＝2.8R、R5＝
3.4R、R6＝4.0R、R7＝4.5Rとそれぞれ各抵抗R1、R2、
…、R7は異なる抵抗値に順次段階的に設定してあり、ま
た、Ra＝1.6R、Rb＝1.9Rに接地している。使用に際して
は、端子GS1、GS2、…、GS7の外部端子の任意の３つを
選択し、共通接続して外部接続される共通抵抗Rcを介し
て設置する。また、端子VGは、論理ゲート14-1のVG端子
に接続する。
以上の接続により端子VG、つまりゲート電位は、電源電
圧VDDを抵抗Ra、Rbと、さらに７個の抵抗R1、R2、…、R
7の３個を並列接続して、共通抵抗Rcに接続した抵抗と
の分圧電圧が供給される。この３個の並列抵抗の選択の
組合せを変えることにより、34段階に抵抗値の異なる組
合せを得ることができ、この選択に応じゲート電位VGは
第４図に示すように、連続的に変化するゲート電位を得
ることができる。
圧VDDを抵抗Ra、Rbと、さらに７個の抵抗R1、R2、…、R
7の３個を並列接続して、共通抵抗Rcに接続した抵抗と
の分圧電圧が供給される。この３個の並列抵抗の選択の
組合せを変えることにより、34段階に抵抗値の異なる組
合せを得ることができ、この選択に応じゲート電位VGは
第４図に示すように、連続的に変化するゲート電位を得
ることができる。
なお、第４図は、共通抵抗Rcの電位を0.5Vに仮定設定
し、特性Ａは、抵抗Raのみを直列抵抗とし、つまり、端
子GS0とVGを短絡する場合であり、特性Ｂは、直列抵抗R
a、Rbを接続し、つまり3.5Rとした場合の特性図であ
る。これらより、ゲート電位は、1.90から2.90の範囲
で、広範囲に、かつ連続的に調整することができる。
し、特性Ａは、抵抗Raのみを直列抵抗とし、つまり、端
子GS0とVGを短絡する場合であり、特性Ｂは、直列抵抗R
a、Rbを接続し、つまり3.5Rとした場合の特性図であ
る。これらより、ゲート電位は、1.90から2.90の範囲
で、広範囲に、かつ連続的に調整することができる。
ここで、論理ゲート14-1の動作について簡単に説明して
おくと、論理ゲート14-1は、電源電位VDDを駆動用のMOS
FET15-1のゲートに供給するためのスイッチング用のMOS
FETTaとゲート電位VGを供給するためのスイッチング用
のMOSFETTbから構成され、両MOSFETTa、Tbは、導電型が
逆タイプのものが使用され、13-1のアンドゲート出力が
ハイで入力される場合には、MOSFETTbがONし、端子VGの
電位が駆動用のMOSFET15-1のゲートに入力される。これ
に対し、アンドゲート13-1の出力がローの場合には、MO
SFETTaがONし、電源電位VDDが出力されることになる。
おくと、論理ゲート14-1は、電源電位VDDを駆動用のMOS
FET15-1のゲートに供給するためのスイッチング用のMOS
FETTaとゲート電位VGを供給するためのスイッチング用
のMOSFETTbから構成され、両MOSFETTa、Tbは、導電型が
逆タイプのものが使用され、13-1のアンドゲート出力が
ハイで入力される場合には、MOSFETTbがONし、端子VGの
電位が駆動用のMOSFET15-1のゲートに入力される。これ
に対し、アンドゲート13-1の出力がローの場合には、MO
SFETTaがONし、電源電位VDDが出力されることになる。
第３図に複数個の駆動用の集積回路10、10、…、10を用
いてシリアルに配列されるLEDアレイヘッド１の各LEDを
駆動する場合の電位設定回路の接続例を示している各集
積回路の端子GS1、GS2、…、GS7のうち、３つ選択され
て、共通抵抗Rcに接続されるそれぞれの端子は、各個別
の集積回路に応じて相違している。これは、各集積回路
に対応する各LEDアレイの発光量の平均値を所定範囲内
におさめるためであり、そのためにこのような回路接続
となる。
いてシリアルに配列されるLEDアレイヘッド１の各LEDを
駆動する場合の電位設定回路の接続例を示している各集
積回路の端子GS1、GS2、…、GS7のうち、３つ選択され
て、共通抵抗Rcに接続されるそれぞれの端子は、各個別
の集積回路に応じて相違している。これは、各集積回路
に対応する各LEDアレイの発光量の平均値を所定範囲内
におさめるためであり、そのためにこのような回路接続
となる。
なお、上記の説明では、ゲート電位を調整するために、
７個の並列抵抗のうち３個を任意に組み合わせて短絡す
る場合を例を挙げたが、これに限ることなく、一個ある
いは他の複数個の任意の組合せにより、抵抗を選択する
ようにすれば、さらに多段階のゲート電位を得ることが
できる。
７個の並列抵抗のうち３個を任意に組み合わせて短絡す
る場合を例を挙げたが、これに限ることなく、一個ある
いは他の複数個の任意の組合せにより、抵抗を選択する
ようにすれば、さらに多段階のゲート電位を得ることが
できる。
（ヘ）考案の効果 この考案によれば、一端が電源電位に接続される第１の
抵抗と、この第１の抵抗に、一端が共通接続され、他端
が個別に外部端子に接続される複数個の第２の抵抗か
ら、ゲート電位設定回路を構成しているので、そして、
このゲート電位設定回路を内部に内蔵しているので、こ
れらの抵抗のうち、第２の抵抗を任意に選択して、外部
接続される共通抵抗に接続することにより、駆動用のト
ランジスタのゲートに種々のレベルの電位を任意に供給
することができ、従って、発光量を細かく設定すること
ができる。その上、各抵抗は、集積回路内に内蔵してい
るので、多段階レベルの電位を調整するのに、種々の抵
抗を用意することがなく、極めて容易に電位調整を行い
得るという利点がある。
抵抗と、この第１の抵抗に、一端が共通接続され、他端
が個別に外部端子に接続される複数個の第２の抵抗か
ら、ゲート電位設定回路を構成しているので、そして、
このゲート電位設定回路を内部に内蔵しているので、こ
れらの抵抗のうち、第２の抵抗を任意に選択して、外部
接続される共通抵抗に接続することにより、駆動用のト
ランジスタのゲートに種々のレベルの電位を任意に供給
することができ、従って、発光量を細かく設定すること
ができる。その上、各抵抗は、集積回路内に内蔵してい
るので、多段階レベルの電位を調整するのに、種々の抵
抗を用意することがなく、極めて容易に電位調整を行い
得るという利点がある。
第１図は、この考案の実施例集積回路の要部を示す回路
図、第２図は、この考案が実施される集積回路の内部構
成を示すブロック図、第３図は、同集積回路を用いてLE
Dアレイヘッドを駆動する場合の概略回路接続図、第４
図は、第１図に示す回路を用いた場合の、抵抗選定に対
応する合成抵抗とゲート電位の関係を示す図である。 15-1・15-2・…・15-64：駆動用のMOSFET、Ra・Rb：第
１の抵抗、R1・R2・…・R7：第２の抵抗、16:ゲート電
位設定回路。
図、第２図は、この考案が実施される集積回路の内部構
成を示すブロック図、第３図は、同集積回路を用いてLE
Dアレイヘッドを駆動する場合の概略回路接続図、第４
図は、第１図に示す回路を用いた場合の、抵抗選定に対
応する合成抵抗とゲート電位の関係を示す図である。 15-1・15-2・…・15-64：駆動用のMOSFET、Ra・Rb：第
１の抵抗、R1・R2・…・R7：第２の抵抗、16:ゲート電
位設定回路。
Claims (1)
- 【請求項１】複数個並設される発光素子を、個別に発光
駆動するために、前記発光素子に対応して設けられる複
数個の駆動用電界効果トランジスタを備える発光素子駆
動用の集積回路装置において、 電源供給端子と前記駆動用電界効果トランジスタのゲー
トにゲート電位を供給する端子間に接続される第１の抵
抗と、一端が前記第１の抵抗のゲート電位供給側の一端
に共通接続され、他端が個別に外部導出端子に接続され
る各々抵抗値の異なる複数個の第２の抵抗を内蔵してい
ることを特徴とする発光素子駆動用の集積回路装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988096705U JPH079394Y2 (ja) | 1988-07-21 | 1988-07-21 | 発光素子駆動用の集積回路装置 |
| US07/367,750 US5023442A (en) | 1988-06-21 | 1989-06-19 | Apparatus for optically writing information |
| DK300689A DK300689A (da) | 1988-06-21 | 1989-06-19 | Apparat til optisk skrivning af informationer |
| CA000603344A CA1334726C (en) | 1988-06-21 | 1989-06-20 | Apparatus for optically writing information |
| EP19940200320 EP0600853A3 (en) | 1988-06-21 | 1989-06-20 | Apparatus for optically writing information. |
| EP19890201634 EP0348003A3 (en) | 1988-06-21 | 1989-06-20 | Apparatus for optically writing information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988096705U JPH079394Y2 (ja) | 1988-07-21 | 1988-07-21 | 発光素子駆動用の集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0217859U JPH0217859U (ja) | 1990-02-06 |
| JPH079394Y2 true JPH079394Y2 (ja) | 1995-03-06 |
Family
ID=31321778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988096705U Expired - Lifetime JPH079394Y2 (ja) | 1988-06-21 | 1988-07-21 | 発光素子駆動用の集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079394Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5991762U (ja) * | 1982-12-09 | 1984-06-21 | 三洋電機株式会社 | 発光ダイオ−ドの定電流駆動用ｉｃ |
| JP2576463B2 (ja) * | 1985-09-18 | 1997-01-29 | セイコーエプソン株式会社 | 駆動用回路 |
-
1988
- 1988-07-21 JP JP1988096705U patent/JPH079394Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0217859U (ja) | 1990-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3315652B2 (ja) | 電流出力回路 | |
| JP4127743B2 (ja) | ドライバ回路の出力インピーダンス校正回路 | |
| US5150016A (en) | LED light source with easily adjustable luminous energy | |
| US7327091B2 (en) | Light-emitting element driving apparatus | |
| JP3308801B2 (ja) | 記録素子アレイ | |
| KR100760173B1 (ko) | 자기 주사형 발광 소자 어레이의 구동 방법 | |
| JP3256225B2 (ja) | Ｌｅｄアレイ・プリンタ | |
| JPH079394Y2 (ja) | 発光素子駆動用の集積回路装置 | |
| US5467036A (en) | Integrated circuit device for driving elements and light emitting device | |
| CN101473458B (zh) | 发光二极管驱动电路 | |
| JP2006189711A (ja) | 電流駆動回路 | |
| JP2948446B2 (ja) | 素子駆動用の集積回路装置及び発光装置 | |
| JP2849651B2 (ja) | 画像形成装置 | |
| JP2001119071A (ja) | 自己走査型発光素子アレイの駆動回路 | |
| JPH0548016A (ja) | 半導体集積回路装置 | |
| JP3142450B2 (ja) | 駆動回路 | |
| JP2948448B2 (ja) | 素子駆動用の集積回路装置及び発光装置 | |
| JP4158308B2 (ja) | 自己走査型発光装置 | |
| KR910005831Y1 (ko) | Led 전류 제어용 구동회로 | |
| JP2611470B2 (ja) | 電流供給回路 | |
| JP3231943B2 (ja) | Ｍｏｓドライブ回路 | |
| JP3995352B2 (ja) | 印字駆動集積回路 | |
| JP2516245B2 (ja) | 駆動回路 | |
| JPH01130961A (ja) | サーマルヘッド | |
| JP3354510B2 (ja) | 印字駆動集積回路 |